JPH05198741A - コンデンサを備えた回路パターンおよびその製造方法 - Google Patents
コンデンサを備えた回路パターンおよびその製造方法Info
- Publication number
- JPH05198741A JPH05198741A JP4237709A JP23770992A JPH05198741A JP H05198741 A JPH05198741 A JP H05198741A JP 4237709 A JP4237709 A JP 4237709A JP 23770992 A JP23770992 A JP 23770992A JP H05198741 A JPH05198741 A JP H05198741A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dielectric film
- circuit pattern
- capacitor
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 238000003486 chemical etching Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 26
- 239000003792 electrolyte Substances 0.000 claims description 20
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000002378 acidificating effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000001947 vapour-phase growth Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 239000012670 alkaline solution Substances 0.000 claims description 2
- 238000002048 anodisation reaction Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 238000005868 electrolysis reaction Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000000243 solution Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 7
- 239000003989 dielectric material Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000000080 wetting agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 比容量が電解コンデンサの比容量と匹敵し、
しかも電解コンデンサの欠点を持たないコンデンサを備
えた回路パターンを得る。 【構成】 ドーピングされた単結晶シリコン基板１の一
方の表面２に電気化学的エッチングにより深さが直径よ
り大きい多数の穴３を設け、この穴３の領域の表面２上
に穴３の直径の半分より小さい膜厚の誘電体膜４を設
け、その上に導電膜５を設け、基板１と導電膜５とにコ
ンタクト６、７を設ける。
しかも電解コンデンサの欠点を持たないコンデンサを備
えた回路パターンを得る。 【構成】 ドーピングされた単結晶シリコン基板１の一
方の表面２に電気化学的エッチングにより深さが直径よ
り大きい多数の穴３を設け、この穴３の領域の表面２上
に穴３の直径の半分より小さい膜厚の誘電体膜４を設
け、その上に導電膜５を設け、基板１と導電膜５とにコ
ンタクト６、７を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、少なくとも１つのコン
デンサを備えた回路パターンおよびその製造方法に関す
る。
デンサを備えた回路パターンおよびその製造方法に関す
る。
【０００２】
【従来の技術】多くの技術分野、例えばマイクロエレク
トロニクスおよびオーディオ・ビデオ分野においては、
大きな比容量を有するコンデンサが重要である。比容量
Ｃs は次の数１に示すようにコンデンサの容量Ｃが定格
電圧Ｕと掛算されて容積Ｖによって割算された値と規定
されている。
トロニクスおよびオーディオ・ビデオ分野においては、
大きな比容量を有するコンデンサが重要である。比容量
Ｃs は次の数１に示すようにコンデンサの容量Ｃが定格
電圧Ｕと掛算されて容積Ｖによって割算された値と規定
されている。
【０００３】
【数１】Ｃs ＝（Ｃ・Ｕ）／Ｖ
【０００４】大きな比容量を有するコンデンサとしては
アルミニウムまたはタンタルをベースとした電解コンデ
ンサが知られている。この電解コンデンサは１０〜１０
０μＦＶ／ｍｍ3 の範囲の比容量が得られる単一の公知
のコンデンサである。
アルミニウムまたはタンタルをベースとした電解コンデ
ンサが知られている。この電解コンデンサは１０〜１０
０μＦＶ／ｍｍ3 の範囲の比容量が得られる単一の公知
のコンデンサである。
【０００５】しかしながら、電解コンデンサは次のよう
な欠点を有している。即ち、極性を間違えると電解コン
デンサが破壊する。さらに、電解コンデンサは約１５０
゜Ｃ以上の温度では破壊する。最大運転温度はデータシ
ートによれば約１２５゜Ｃである。装置の直列抵抗ＥＳ
Ｒによって制約されるが、電解コンデンサは約１００ｋ
Ｈｚの限界周波数までしか使用できない。電解液の使用
はコンデンサの老化問題を惹き起こす。電解コンデンサ
はシリコンチップ上に集積することができない。また電
解コンデンサの機械的強度に限界がある。
な欠点を有している。即ち、極性を間違えると電解コン
デンサが破壊する。さらに、電解コンデンサは約１５０
゜Ｃ以上の温度では破壊する。最大運転温度はデータシ
ートによれば約１２５゜Ｃである。装置の直列抵抗ＥＳ
Ｒによって制約されるが、電解コンデンサは約１００ｋ
Ｈｚの限界周波数までしか使用できない。電解液の使用
はコンデンサの老化問題を惹き起こす。電解コンデンサ
はシリコンチップ上に集積することができない。また電
解コンデンサの機械的強度に限界がある。
【０００６】半導体メモリ回路においてはトレンチコン
デンサが知られている。トレンチコンデンサは、シリコ
ン基板内に作られた溝の表面に配置された導電膜と、こ
の導電膜上に配置された誘電体膜と、対向電極とから形
成される。シリコン内の溝はプラズマエッチングによっ
て作られるので、溝穴に対する溝深さの比は１０に制限
される。従って、溝エッチングによる表面拡大は１５倍
に制限される。
デンサが知られている。トレンチコンデンサは、シリコ
ン基板内に作られた溝の表面に配置された導電膜と、こ
の導電膜上に配置された誘電体膜と、対向電極とから形
成される。シリコン内の溝はプラズマエッチングによっ
て作られるので、溝穴に対する溝深さの比は１０に制限
される。従って、溝エッチングによる表面拡大は１５倍
に制限される。
【０００７】ドイツ連邦共和国特許第２３２８０９０号
明細書によれば、単結晶シリコンから成る基板表面に結
晶方位に依存するエッチングによって条溝が設けられる
ようにした半導体コンデンサの製造方法が知られてい
る。エッチングは５０％の水酸化カリウム・水混合液を
用いて８５゜Ｃで行われる。５００μｍの深さと５μｍ
の幅とを有する条溝が形成され、これらの条溝は１０μ
ｍの間隔で配置されている。このようにして表面は１０
０倍まで拡大され得る。従って、得ることのできる最大
比容量はこのようにして製造されたコンデンサの場合に
は２．３μＦＶ／ｍｍ3 に制限される。
明細書によれば、単結晶シリコンから成る基板表面に結
晶方位に依存するエッチングによって条溝が設けられる
ようにした半導体コンデンサの製造方法が知られてい
る。エッチングは５０％の水酸化カリウム・水混合液を
用いて８５゜Ｃで行われる。５００μｍの深さと５μｍ
の幅とを有する条溝が形成され、これらの条溝は１０μ
ｍの間隔で配置されている。このようにして表面は１０
０倍まで拡大され得る。従って、得ることのできる最大
比容量はこのようにして製造されたコンデンサの場合に
は２．３μＦＶ／ｍｍ3 に制限される。
【０００８】
【発明が解決しようとする課題】本発明は、比容量が電
解コンデンサの比容量に匹敵するが、電解コンデンサの
欠点が回避されているような少なくとも１つのコンデン
サを備えた回路パターンを提供することを課題とする。
解コンデンサの比容量に匹敵するが、電解コンデンサの
欠点が回避されているような少なくとも１つのコンデン
サを備えた回路パターンを提供することを課題とする。
【０００９】さらに、本発明はこのような回路パターン
の製造方法を提供することを課題とする。
の製造方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】このような課題を解決す
るために、本発明の回路パターンにおいては、ドーピン
グされた単結晶シリコンから成る基板に第１の表面が設
けられ、第１の表面の少なくとも一部分には、基板がア
ノードとして接続されたフッ化物含有の酸性電解液内で
の電気化学的エッチングによって深さが直径よりも大き
い穴が設けられ、第１の表面上には誘電体膜が配置さ
れ、この誘電体膜は少なくとも穴の領域の第１の表面を
この第１の表面の形状と同じ形状にて被覆し、その膜厚
は穴の直径の半分よりも小さく、誘電体膜上には導電膜
が配置され、基板と導電膜とにはそれぞれコンタクトが
設けられる。
るために、本発明の回路パターンにおいては、ドーピン
グされた単結晶シリコンから成る基板に第１の表面が設
けられ、第１の表面の少なくとも一部分には、基板がア
ノードとして接続されたフッ化物含有の酸性電解液内で
の電気化学的エッチングによって深さが直径よりも大き
い穴が設けられ、第１の表面上には誘電体膜が配置さ
れ、この誘電体膜は少なくとも穴の領域の第１の表面を
この第１の表面の形状と同じ形状にて被覆し、その膜厚
は穴の直径の半分よりも小さく、誘電体膜上には導電膜
が配置され、基板と導電膜とにはそれぞれコンタクトが
設けられる。
【００１１】さらに、本発明による回路パターンの製造
方法においては、ｎドーピングされた単結晶シリコンか
ら成る基板内に多数の穴が基板を電解セルのアノードと
して配線したフッ化物含有の酸性電解液内での電気化学
的エッチングによってエッチングされ、穴の表面には誘
電体膜が設けられ、この誘電体膜は穴の表面の形状と同
一形状に析出され、穴の直径の半分よりも小さい厚みで
あり、気相成長法によって誘電体膜上に導電膜が形成さ
れる。
方法においては、ｎドーピングされた単結晶シリコンか
ら成る基板内に多数の穴が基板を電解セルのアノードと
して配線したフッ化物含有の酸性電解液内での電気化学
的エッチングによってエッチングされ、穴の表面には誘
電体膜が設けられ、この誘電体膜は穴の表面の形状と同
一形状に析出され、穴の直径の半分よりも小さい厚みで
あり、気相成長法によって誘電体膜上に導電膜が形成さ
れる。
【００１２】電気化学的エッチングによって基板表面は
特徴のある方法でパターン化される。基板表面には何れ
にせよ規則的に配置された穴パターンが形成される。こ
の穴パターンを用いて、範囲１：１０００までのアスペ
クト比が得られる。
特徴のある方法でパターン化される。基板表面には何れ
にせよ規則的に配置された穴パターンが形成される。こ
の穴パターンを用いて、範囲１：１０００までのアスペ
クト比が得られる。
【００１３】本発明による回路パターンにおいては、コ
ンデンサの有効面積は第１の表面内の多数の穴によって
基板上のコンデンサの占有スペースに比較して何倍も拡
大される。それによって本発明による回路パターンにお
いては電解コンデンサと比較可能な比容量が得られる。
本発明によるコンデンサにおいては比容量は最大１００
μＦＶ／ｍｍ3 まで、しかしながら標準的には約１０μ
ＦＶ／ｍｍ3 の範囲で得られる。
ンデンサの有効面積は第１の表面内の多数の穴によって
基板上のコンデンサの占有スペースに比較して何倍も拡
大される。それによって本発明による回路パターンにお
いては電解コンデンサと比較可能な比容量が得られる。
本発明によるコンデンサにおいては比容量は最大１００
μＦＶ／ｍｍ3 まで、しかしながら標準的には約１０μ
ＦＶ／ｍｍ3 の範囲で得られる。
【００１４】極性を間違えると本発明による回路パター
ンにおいて電気化学的エッチングによって製造されたコ
ンデンサは確かに小さな容量を示すが、しかしながら該
コンデンサは同一もしくは若干高い破壊電圧を有してお
り、従って極性を間違えても破壊されない。極性を間違
えても同じ容量が現れるべきであるような回路適用例に
おいては、本発明の枠内で、回路パターン内には逆極性
に並列に接続された２つの構成的に同一のコンデンサが
設けられる。極性を間違えても同じ容量が得られるよう
にするために、さらに本発明の枠内で、基板が電気化学
的エッチング後に高ドーピングされる。
ンにおいて電気化学的エッチングによって製造されたコ
ンデンサは確かに小さな容量を示すが、しかしながら該
コンデンサは同一もしくは若干高い破壊電圧を有してお
り、従って極性を間違えても破壊されない。極性を間違
えても同じ容量が現れるべきであるような回路適用例に
おいては、本発明の枠内で、回路パターン内には逆極性
に並列に接続された２つの構成的に同一のコンデンサが
設けられる。極性を間違えても同じ容量が得られるよう
にするために、さらに本発明の枠内で、基板が電気化学
的エッチング後に高ドーピングされる。
【００１５】本発明による回路パターンにおけるコンデ
ンサはタングステンコンタクトを使用した際には約６０
０゜Ｃまで温度に耐えられる。温度に対する容量の相対
的変化は１００゜Ｃ当たり１％より下にある。コンデン
サは固体コンデンサであるので、本発明による回路パタ
ーンにおける寄生抵抗は最少になる。電解液に比較して
固体導体は僅かな抵抗しか有しない。コンデンサは１Ｍ
Ｈｚの限界周波数ｆG まで使用可能である。
ンサはタングステンコンタクトを使用した際には約６０
０゜Ｃまで温度に耐えられる。温度に対する容量の相対
的変化は１００゜Ｃ当たり１％より下にある。コンデン
サは固体コンデンサであるので、本発明による回路パタ
ーンにおける寄生抵抗は最少になる。電解液に比較して
固体導体は僅かな抵抗しか有しない。コンデンサは１Ｍ
Ｈｚの限界周波数ｆG まで使用可能である。
【００１６】本発明の枠内で、誘電体膜として酸化シリ
コン、窒化シリコン、酸化チタンまたはこれらの膜の組
合わせを使用することができる。酸化シリコンは最も良
く知られた誘電体の１つであり、従って取扱が非常に容
易である。酸化チタンから成る誘電体を用いると、高い
誘電率のために大きな容量が得られる。ＳｉＯ2 、Ｓｉ
3 Ｎ4 、ＳｉＯ2 の膜列を有する多層誘電体を使用する
と、特に欠陥密度が僅少となる。
コン、窒化シリコン、酸化チタンまたはこれらの膜の組
合わせを使用することができる。酸化シリコンは最も良
く知られた誘電体の１つであり、従って取扱が非常に容
易である。酸化チタンから成る誘電体を用いると、高い
誘電率のために大きな容量が得られる。ＳｉＯ2 、Ｓｉ
3 Ｎ4 、ＳｉＯ2 の膜列を有する多層誘電体を使用する
と、特に欠陥密度が僅少となる。
【００１７】本発明による回路パターンにおけるコンデ
ンサは重金属も電解液を含んでいない。従って、本発明
による回路パターンにおけるコンデンサは環境に悪影響
を与えない。
ンサは重金属も電解液を含んでいない。従って、本発明
による回路パターンにおけるコンデンサは環境に悪影響
を与えない。
【００１８】本発明による回路パターンは電気化学的エ
ッチングを用いて有利に製造される。それゆえ、直径に
対する深さの比は１０よりも相当大きく、特に２５〜１
０００の範囲にある。従って、３５〜１４００倍の表面
拡大が得られる。
ッチングを用いて有利に製造される。それゆえ、直径に
対する深さの比は１０よりも相当大きく、特に２５〜１
０００の範囲にある。従って、３５〜１４００倍の表面
拡大が得られる。
【００１９】電気化学的エッチングによってｎドーピン
グされたシリコン内に穴または溝を作成する方法はヨー
ロッパ特許出願公開第２９６３４８号公報により公知で
ある。しかしながら、この公報においては、例えば大容
量の可制御コンデンサ（バリキャップ）のために必要で
あるような、水平方向のドーピング深さが僅かであり垂
直方向のドーピングが深いトレンチコンデンサを製造す
る方法、シリコン基板内の隣接領域の電気的絶縁を行う
ために深く狭い溝を作成する方法、深いところに位置す
る膜の電気的接触方法、または、電圧制御形トランジス
タを製造する方法については記載されていない。この方
法は誘電体の欠陥密度が１／ｃｍ2 の範囲にあるマイク
ロエレクトロニクス分野に対して最適であるので、この
方法は大きな比容量を有するコンデンサの製造に容易に
転用され得ない。というのは、この程度の欠陥密度はこ
こでは受け入れられないからである。
グされたシリコン内に穴または溝を作成する方法はヨー
ロッパ特許出願公開第２９６３４８号公報により公知で
ある。しかしながら、この公報においては、例えば大容
量の可制御コンデンサ（バリキャップ）のために必要で
あるような、水平方向のドーピング深さが僅かであり垂
直方向のドーピングが深いトレンチコンデンサを製造す
る方法、シリコン基板内の隣接領域の電気的絶縁を行う
ために深く狭い溝を作成する方法、深いところに位置す
る膜の電気的接触方法、または、電圧制御形トランジス
タを製造する方法については記載されていない。この方
法は誘電体の欠陥密度が１／ｃｍ2 の範囲にあるマイク
ロエレクトロニクス分野に対して最適であるので、この
方法は大きな比容量を有するコンデンサの製造に容易に
転用され得ない。というのは、この程度の欠陥密度はこ
こでは受け入れられないからである。
【００２０】本発明による製造方法はｎドーピングされ
たシリコンから成る基板から出発する。市販の基板が使
用される。それゆえコンデンサの製造が安価になる。基
板上に同時に多数のコンデンサを製造することができ、
これらのコンデンサは最後のステップで分離される。コ
ンデンサは機械的に安定である。コンデンサを回路パタ
ーン内に他のスイッチング素子と共に集積することが可
能である。市販のシリコンウエハを用いて０．５ｍｍの
高さが得られ、それゆえＳＭＤ（表面実装デバイス）用
のコンデンサが理想的に使用可能となる。
たシリコンから成る基板から出発する。市販の基板が使
用される。それゆえコンデンサの製造が安価になる。基
板上に同時に多数のコンデンサを製造することができ、
これらのコンデンサは最後のステップで分離される。コ
ンデンサは機械的に安定である。コンデンサを回路パタ
ーン内に他のスイッチング素子と共に集積することが可
能である。市販のシリコンウエハを用いて０．５ｍｍの
高さが得られ、それゆえＳＭＤ（表面実装デバイス）用
のコンデンサが理想的に使用可能となる。
【００２１】製造方法の最適化のためにシリコンマイク
ロエレクトロニクスの全ノウハウが注入される。
ロエレクトロニクスの全ノウハウが注入される。
【００２２】穴の作成後、基板表面には誘電体膜が作ら
れる。誘電体膜は全表面、同様に穴の領域もこの形状と
同じ形状にて被覆すべきであるので、誘電体膜としては
熱的にまたは気相成長法によって作ることのできる誘電
体膜が適する。このようにして作られた誘電体膜は欠陥
密度が非常に小さいことが判明しており、このことは特
にアスペクト比が大きい場合にコンデンサの機能発揮の
ために重要である。誘電体膜は例えばＳｉＯ2 の熱的酸
化によって形成される。この方法は費用が僅少である。
れる。誘電体膜は全表面、同様に穴の領域もこの形状と
同じ形状にて被覆すべきであるので、誘電体膜としては
熱的にまたは気相成長法によって作ることのできる誘電
体膜が適する。このようにして作られた誘電体膜は欠陥
密度が非常に小さいことが判明しており、このことは特
にアスペクト比が大きい場合にコンデンサの機能発揮の
ために重要である。誘電体膜は例えばＳｉＯ2 の熱的酸
化によって形成される。この方法は費用が僅少である。
【００２３】多層誘電体、例えば酸化シリコン−窒化シ
リコン−酸化シリコンの膜列（所謂ＯＮＯ）を使用する
ことによって、欠陥密度はさらに製造上正当な収量を得
るために必要である１／４００ｃｍ2 より良好な値まで
低減する。
リコン−酸化シリコンの膜列（所謂ＯＮＯ）を使用する
ことによって、欠陥密度はさらに製造上正当な収量を得
るために必要である１／４００ｃｍ2 より良好な値まで
低減する。
【００２４】本発明の枠内で、ＳｉＯ2 の誘電体膜を陽
極酸化、特に酢酸含有の電解液内で形成することができ
る。陽極酸化の酸化シリコンは熱的酸化の酸化シリコン
に比較して室温で作成し得るという利点を有している。
それゆえ、機械的応力が回避される。さらに、陽極酸化
における酸化物形成は自己回復プロセスである。という
のは、酸化物の希薄個所では電界強度を高めることによ
って酸化が強められるからである。それによって希薄個
所が厚くされて、欠陥が治される。
極酸化、特に酢酸含有の電解液内で形成することができ
る。陽極酸化の酸化シリコンは熱的酸化の酸化シリコン
に比較して室温で作成し得るという利点を有している。
それゆえ、機械的応力が回避される。さらに、陽極酸化
における酸化物形成は自己回復プロセスである。という
のは、酸化物の希薄個所では電界強度を高めることによ
って酸化が強められるからである。それによって希薄個
所が厚くされて、欠陥が治される。
【００２５】酸化チタンの気相成長によって誘電体膜を
作成すると、コンデンサができあがったとき誘電体膜の
膜厚が等しいときより大きい容量が得られる。
作成すると、コンデンサができあがったとき誘電体膜の
膜厚が等しいときより大きい容量が得られる。
【００２６】電気化学的エッチングにおいてはエッチン
グによって穴を作られるべき基板表面は電解液に接触す
る。フッ化物含有の酸性電解液が使用される。場合によ
っては電解液はさらに湿潤剤または他の酸を含むことが
できる。電気化学的エッチングの材料除去は、電解液と
は反対側に位置する基板表面が照射される場合、増大す
る。
グによって穴を作られるべき基板表面は電解液に接触す
る。フッ化物含有の酸性電解液が使用される。場合によ
っては電解液はさらに湿潤剤または他の酸を含むことが
できる。電気化学的エッチングの材料除去は、電解液と
は反対側に位置する基板表面が照射される場合、増大す
る。
【００２７】電気化学的エッチングにおいては基板はア
ノードとして接続される。それによって、ｎドーピング
されたシリコン内の少数電荷キャリアは電解液に接触し
ている表面へ移動する。この表面に空間電荷領域が形成
される。表面の窪み領域の電界強度はそれよりも外側の
電界強度よりも大きいので、少数電荷キャリアは特にこ
の点へ移動する。それによって表面のパターン化が行わ
れる。最初は小さな非平坦性がエッチングによって深く
なればなる程、少数キャリアがそこへより一層多く移動
し、この個所でのエッチング浸食がより一層強くなる。
ノードとして接続される。それによって、ｎドーピング
されたシリコン内の少数電荷キャリアは電解液に接触し
ている表面へ移動する。この表面に空間電荷領域が形成
される。表面の窪み領域の電界強度はそれよりも外側の
電界強度よりも大きいので、少数電荷キャリアは特にこ
の点へ移動する。それによって表面のパターン化が行わ
れる。最初は小さな非平坦性がエッチングによって深く
なればなる程、少数キャリアがそこへより一層多く移動
し、この個所でのエッチング浸食がより一層強くなる。
【００２８】基板内に穴を一様に分散させるために、表
面が電気化学的エッチング前に表面トポロジーを施され
ることは有利である。この表面トポロジーは次の電気化
学的エッチングの際にエッチング浸食のための芽として
作用する非平坦性を含んでいる。本発明の枠内で、かか
る表面トポロジーは従来のホトリトグラフィーの助けに
よって製造することができる。その際、異方性エッチン
グによってホトラックマスクの作成後基板表面には表面
トポロジーが施される。ホトラックマスクの分離後、電
気化学的エッチングが行われる。
面が電気化学的エッチング前に表面トポロジーを施され
ることは有利である。この表面トポロジーは次の電気化
学的エッチングの際にエッチング浸食のための芽として
作用する非平坦性を含んでいる。本発明の枠内で、かか
る表面トポロジーは従来のホトリトグラフィーの助けに
よって製造することができる。その際、異方性エッチン
グによってホトラックマスクの作成後基板表面には表面
トポロジーが施される。ホトラックマスクの分離後、電
気化学的エッチングが行われる。
【００２９】表面トポロジーを形成するために、基板表
面を表面トポロジーに対応する照射パターンを用いて照
射することが可能である。その際、基板の電位は照射が
行われていないときには未だ電気化学的エッチングが生
じないように調節される。照明強さは、基板表面を照明
する際、電気化学的エッチングを行うためには充分な大
きさでありかつ同時に電気化学的エッチングの最大値を
上回らないような電流が電子−正孔対の形成によって流
れるように設定される。このようにして基板は被照射個
所だけがエッチングされる。それによって次の電気化学
的エッチングの際に芽として作用する非平坦性が生ぜし
められる。この光誘起式電気化学的エッチングにおいて
はホトラックマスクを作成することは必要ない。基板と
光源との間に配置されたマスクによる露光で充分であ
る。同様に、露光を回折パターンまたはホログラムの補
助によって実施することも可能である。
面を表面トポロジーに対応する照射パターンを用いて照
射することが可能である。その際、基板の電位は照射が
行われていないときには未だ電気化学的エッチングが生
じないように調節される。照明強さは、基板表面を照明
する際、電気化学的エッチングを行うためには充分な大
きさでありかつ同時に電気化学的エッチングの最大値を
上回らないような電流が電子−正孔対の形成によって流
れるように設定される。このようにして基板は被照射個
所だけがエッチングされる。それによって次の電気化学
的エッチングの際に芽として作用する非平坦性が生ぜし
められる。この光誘起式電気化学的エッチングにおいて
はホトラックマスクを作成することは必要ない。基板と
光源との間に配置されたマスクによる露光で充分であ
る。同様に、露光を回折パターンまたはホログラムの補
助によって実施することも可能である。
【００３０】多数のコンデンサを作るために、ウエハ状
基板には全面に亘って穴が設けられる。誘電体膜と、導
電膜と、コンタクトとを全面に亘って設けた後、個々の
コンデンサは従来のホトリトグラフィーを用いて区画さ
れる。誘電体膜上までエッチングを行うことによって個
々のコンデンサがパターン化される。その後、コンデン
サはチップ製造において知られているような切断および
折りによってばらばらにされる。
基板には全面に亘って穴が設けられる。誘電体膜と、導
電膜と、コンタクトとを全面に亘って設けた後、個々の
コンデンサは従来のホトリトグラフィーを用いて区画さ
れる。誘電体膜上までエッチングを行うことによって個
々のコンデンサがパターン化される。その後、コンデン
サはチップ製造において知られているような切断および
折りによってばらばらにされる。
【００３１】
【実施例】次に本発明の実施例を図面に基づいて詳細に
説明する。
説明する。
【００３２】ｎドーピングされた単結晶シリコンから成
る基板１は５Ω×ｃｍの抵抗率を有しており、第１の表
面２に多数の穴３が設けられている。穴３は例えば２μ
ｍの直径と例えば２００μｍの深さとを有している（図
１参照。但し、図１においては穴深さ方向には穴直径方
向とは異なった尺度が使用されている。）。この第１の
表面２はこの第１の表面２の形状と同じ形状を持つ誘電
体膜４によって被覆されている。誘電体膜４は例えばＳ
ｉＯ2 から構成され、例えば６０ｎｍの厚みを有してい
る。誘電体膜４上には導電膜５が配置されている。導電
膜５は例えばｎドーピングされたポリシリコンから構成
されている。導電膜５は誘電体膜４を完全に被覆してい
る。
る基板１は５Ω×ｃｍの抵抗率を有しており、第１の表
面２に多数の穴３が設けられている。穴３は例えば２μ
ｍの直径と例えば２００μｍの深さとを有している（図
１参照。但し、図１においては穴深さ方向には穴直径方
向とは異なった尺度が使用されている。）。この第１の
表面２はこの第１の表面２の形状と同じ形状を持つ誘電
体膜４によって被覆されている。誘電体膜４は例えばＳ
ｉＯ2 から構成され、例えば６０ｎｍの厚みを有してい
る。誘電体膜４上には導電膜５が配置されている。導電
膜５は例えばｎドーピングされたポリシリコンから構成
されている。導電膜５は誘電体膜４を完全に被覆してい
る。
【００３３】導電膜５は第１のコンタクト６によって電
気的に接触される。第１のコンタクト６は例えばアルミ
ニウムから成る。アルミニウムの表面張力に基づいて第
１のコンタクト６は連続膜から構成されており、この連
続膜は穴３の領域においては導電膜５の上側部分だけと
電気的に接触している。穴３の領域におけるパターンに
基づいて構成された、導電膜５の隣接する表面間の隙間
には、第１のコンタクトは充填されていない。コンデン
サの機能のためにはこのことは同様に必要ではない。と
いうのは、導電膜５は対向電極として作用するからであ
る。基板１の第１の表面２とは反対側に位置する表面上
には例えばアルミニウムから成る第２のコンタクト７が
設けられている。コンデンサが耐高温度性であるべき場
合、例えばタングステンから成る第１のコンタクト６と
第２のコンタクト７とが設けられる。
気的に接触される。第１のコンタクト６は例えばアルミ
ニウムから成る。アルミニウムの表面張力に基づいて第
１のコンタクト６は連続膜から構成されており、この連
続膜は穴３の領域においては導電膜５の上側部分だけと
電気的に接触している。穴３の領域におけるパターンに
基づいて構成された、導電膜５の隣接する表面間の隙間
には、第１のコンタクトは充填されていない。コンデン
サの機能のためにはこのことは同様に必要ではない。と
いうのは、導電膜５は対向電極として作用するからであ
る。基板１の第１の表面２とは反対側に位置する表面上
には例えばアルミニウムから成る第２のコンタクト７が
設けられている。コンデンサが耐高温度性であるべき場
合、例えばタングステンから成る第１のコンタクト６と
第２のコンタクト７とが設けられる。
【００３４】運転中に第１のコンタクト６がプラス極に
接続され、第２のコンタクト７がマイナス極に接続され
ると、コンデンサは最大容量を有する。逆の極性の場合
には容量は最小になる。例えば、電気化学的エッチング
後に１０19〜１０21ｃｍ-3の範囲のドーピング物質濃度
を有するＡｓまたはＰを用いて基板をドーピングするこ
とによって、容量は極性に依存せずに常に最大値を持つ
ようになる。
接続され、第２のコンタクト７がマイナス極に接続され
ると、コンデンサは最大容量を有する。逆の極性の場合
には容量は最小になる。例えば、電気化学的エッチング
後に１０19〜１０21ｃｍ-3の範囲のドーピング物質濃度
を有するＡｓまたはＰを用いて基板をドーピングするこ
とによって、容量は極性に依存せずに常に最大値を持つ
ようになる。
【００３５】図２はフッ化物含有の酸性電解液とｎドー
ピングされたシリコンとの間のコンタクトの特性曲線を
示す。
ピングされたシリコンとの間のコンタクトの特性曲線を
示す。
【００３６】特性曲線のハッチング部分では電気化学的
エッチングが行われている。ハッチング部分の上側では
電解研磨された表面膜が形成される。電解研磨の際には
表面にはパターンはもはや形成され得ない。従って、電
気化学的エッチングのためには、コンタクトが特性曲線
のハッチング部分内に位置するように電流密度を調節す
ることが重要である。このことは電流密度の調節によっ
て行われる。
エッチングが行われている。ハッチング部分の上側では
電解研磨された表面膜が形成される。電解研磨の際には
表面にはパターンはもはや形成され得ない。従って、電
気化学的エッチングのためには、コンタクトが特性曲線
のハッチング部分内に位置するように電流密度を調節す
ることが重要である。このことは電流密度の調節によっ
て行われる。
【００３７】図１に示されたコンデンサを製造するため
に、シリコン基板には表面トポロジーが施される。この
ことは例えば従来ではホトリトグラフィーを用いて行わ
れるかまたは同様に基板表面が電解液と接触しかつ電流
密度が図２の特性曲線のハッチング部分の下側範囲に保
持される間この基板表面の照射によって行われる。
に、シリコン基板には表面トポロジーが施される。この
ことは例えば従来ではホトリトグラフィーを用いて行わ
れるかまたは同様に基板表面が電解液と接触しかつ電流
密度が図２の特性曲線のハッチング部分の下側範囲に保
持される間この基板表面の照射によって行われる。
【００３８】その後、電気化学的エッチングを用いて穴
３の形成が行われる。電解液として例えば６％のフッ化
水素酸（ＨＦ）が使用される。ｎドーピングされた基板
はアノードとして３ボルトの電位を与えられる。基板は
背面側から照射される。１０ｍＡ／ｃｍ2 の電流密度に
調節される。約１５０分のエッチング時間の後、穴は２
μｍの直径と２００μｍの深さとを有するようになる。
３の形成が行われる。電解液として例えば６％のフッ化
水素酸（ＨＦ）が使用される。ｎドーピングされた基板
はアノードとして３ボルトの電位を与えられる。基板は
背面側から照射される。１０ｍＡ／ｃｍ2 の電流密度に
調節される。約１５０分のエッチング時間の後、穴は２
μｍの直径と２００μｍの深さとを有するようになる。
【００３９】その後、基板は例えば５０％のエチレンジ
アミンを含むアルカリ溶液内で５分間例えば１０ボルト
の正電位を与えられながら洗浄される。その際、電気化
学的エッチングの際に基板の表面に形成された多孔性シ
リコンが除去される。
アミンを含むアルカリ溶液内で５分間例えば１０ボルト
の正電位を与えられながら洗浄される。その際、電気化
学的エッチングの際に基板の表面に形成された多孔性シ
リコンが除去される。
【００４０】水を用いた基本的な洗浄後、基板１上には
誘電体膜４が陽極酸化によって形成される。
誘電体膜４が陽極酸化によって形成される。
【００４１】このために基板１は例えば２％の酢酸を含
む電解液内で例えば１０μＡ／ｃｍ2 の電流密度にて酸
化される。この際に形成されたＳｉＯ2 の誘電体膜４の
厚みは酸化時間によって制御される。６０ｎｍの厚みは
例えば１６時間で得られる。
む電解液内で例えば１０μＡ／ｃｍ2 の電流密度にて酸
化される。この際に形成されたＳｉＯ2 の誘電体膜４の
厚みは酸化時間によって制御される。６０ｎｍの厚みは
例えば１６時間で得られる。
【００４２】誘電体膜４を製造するための別の製造方法
としては穴３の表面の熱的酸化がある。しかしながらそ
の場合には基板１内に大きな機械的応力が作用するのを
覚悟しなければならない。というのは、熱的ＳｉＯ2 は
室温では作ることができないからである。導電膜５は標
準ＣＶＤ法によって誘電体膜４上にｎドーピングされた
ポリシリコンから析出される。
としては穴３の表面の熱的酸化がある。しかしながらそ
の場合には基板１内に大きな機械的応力が作用するのを
覚悟しなければならない。というのは、熱的ＳｉＯ2 は
室温では作ることができないからである。導電膜５は標
準ＣＶＤ法によって誘電体膜４上にｎドーピングされた
ポリシリコンから析出される。
【００４３】電気的接触を良好にするために第１のコン
タクト６と第２のコンタクト７とは例えばアルミニウム
を用いた蒸着によって形成される。
タクト６と第２のコンタクト７とは例えばアルミニウム
を用いた蒸着によって形成される。
【００４４】従来のホトリトグラフィーを用いてウエハ
表面上に個々のコンデンサが画成される。アルミニウム
から成る第１のコンタクトとポリシリコンから成る導電
膜５とはその際誘電体膜４上までエッチングされる。切
断および折曲げによってその後コンデンサがばらばらに
される。
表面上に個々のコンデンサが画成される。アルミニウム
から成る第１のコンタクトとポリシリコンから成る導電
膜５とはその際誘電体膜４上までエッチングされる。切
断および折曲げによってその後コンデンサがばらばらに
される。
【００４５】ｎドーピングされた単結晶シリコンから成
る基板１１は５Ω×ｃｍの抵抗率を有しており、第１の
表面１２に多数の穴１３が設けられている。穴１３は例
えば１μｍの直径と例えば４００μｍの深さとを有して
いる（図３参照。但し、尺度通りに示されていな
い。）。穴１３はフッ化物含有の酸性電解液内で電気化
学的エッチングによって基板１１に図１および図２と同
様にして製造される。なお、フッ化物含有の酸性電解液
内では基板１１はアノードとして接続される。
る基板１１は５Ω×ｃｍの抵抗率を有しており、第１の
表面１２に多数の穴１３が設けられている。穴１３は例
えば１μｍの直径と例えば４００μｍの深さとを有して
いる（図３参照。但し、尺度通りに示されていな
い。）。穴１３はフッ化物含有の酸性電解液内で電気化
学的エッチングによって基板１１に図１および図２と同
様にして製造される。なお、フッ化物含有の酸性電解液
内では基板１１はアノードとして接続される。
【００４６】第１の表面１２はこの第１の表面１２の形
状と同じ形状を持つ誘電体膜１４によって被覆されてい
る。誘電体膜１４は例えばＳｉＯ2 、Ｓｉ3 Ｎ4 および
ＳｉＯ2 の組合わせ堆積によって製造され、６０ｎｍの
厚みを有している。誘電体膜１４上には導電膜１５が配
置されている。導電膜１５は例えばｎドーピングされた
ポリシリコンから構成されている。
状と同じ形状を持つ誘電体膜１４によって被覆されてい
る。誘電体膜１４は例えばＳｉＯ2 、Ｓｉ3 Ｎ4 および
ＳｉＯ2 の組合わせ堆積によって製造され、６０ｎｍの
厚みを有している。誘電体膜１４上には導電膜１５が配
置されている。導電膜１５は例えばｎドーピングされた
ポリシリコンから構成されている。
【００４７】誘電体膜１４と導電膜１５とは側方が制限
されている。誘電体膜１４は導電膜１５よりも突出して
いる。導電膜１５は第１のコンタクト１６によって電気
的に接触される。第１のコンタクト１６は例えばアルミ
ニウムから成る。アルミニウムの表面張力に基づいて第
１のコンタクト１６は連続膜から構成されており、この
連続膜は穴１３の領域において導電膜１５の上側部分だ
けと電気的に接触している。第１のコンタクト１６は側
方を制限された導電膜１５上にのみ配置されるようにパ
ターン化される。
されている。誘電体膜１４は導電膜１５よりも突出して
いる。導電膜１５は第１のコンタクト１６によって電気
的に接触される。第１のコンタクト１６は例えばアルミ
ニウムから成る。アルミニウムの表面張力に基づいて第
１のコンタクト１６は連続膜から構成されており、この
連続膜は穴１３の領域において導電膜１５の上側部分だ
けと電気的に接触している。第１のコンタクト１６は側
方を制限された導電膜１５上にのみ配置されるようにパ
ターン化される。
【００４８】基板１１においては第１の表面１２に高ド
ーピング領域１８が配設されている。領域１８のドーピ
ングは電気化学的エッチング後ＡｓまたはＰを用いて１
０19〜１０21ｃｍ-3の範囲のドーピング物質濃度に調節
される。高ドーピング領域１８によってコンデンサ容量
は極性に依存せずに常に最大値を有するようになる。
ーピング領域１８が配設されている。領域１８のドーピ
ングは電気化学的エッチング後ＡｓまたはＰを用いて１
０19〜１０21ｃｍ-3の範囲のドーピング物質濃度に調節
される。高ドーピング領域１８によってコンデンサ容量
は極性に依存せずに常に最大値を有するようになる。
【００４９】誘電体膜１４と導電膜１５との側方では露
出した第１の表面１２上に第２のコンタクト１７が配置
されている。第２のコンタクト１７は高ドーピング領域
１８に直接電気的に接触している。第１の表面１２上に
第２のコンタクト１７を配置することによって装置の直
列抵抗ＥＳＲが低減し、それゆえコンデンサは１ＭＨｚ
の限界周波数まで使用可能である。さらに、図３に基づ
いて示されているコンデンサは第１の表面１２上に第１
のコンタクト１６および第２のコンタクト１７が配置さ
れるためにシリコンチップ内への集積に適している。
出した第１の表面１２上に第２のコンタクト１７が配置
されている。第２のコンタクト１７は高ドーピング領域
１８に直接電気的に接触している。第１の表面１２上に
第２のコンタクト１７を配置することによって装置の直
列抵抗ＥＳＲが低減し、それゆえコンデンサは１ＭＨｚ
の限界周波数まで使用可能である。さらに、図３に基づ
いて示されているコンデンサは第１の表面１２上に第１
のコンタクト１６および第２のコンタクト１７が配置さ
れるためにシリコンチップ内への集積に適している。
【図１】本発明によるコンデンサの一例を示す断面図。
【図２】電解液とｎドーピングされたシリコンとの間の
コンタクトの特性線を示す特性曲線図。
コンタクトの特性線を示す特性曲線図。
【図３】表面が電気的に接触された本発明によるコンデ
ンサの例を示す断面図。
ンサの例を示す断面図。
１、１１ 基板 ２、１２ 第１の表面 ３、１３ 穴 ４、１４ 誘電体膜 ５、１５ 導電膜 ６、１６ 第１のコンタクト ７、１７ 第２のコンタクト １８ 高ドーピング領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウオルフガング ヘンライン ドイツ連邦共和国 8025 ウンターハツヒ ング ルードヴイツヒ‐トーマ‐シユトラ ーセ 60
Claims (29)
- 【請求項１】 ドーピングされた単結晶シリコンから成
る基板（１）に第１の表面（２）が設けられ、第１の表
面（２）の少なくとも一部分には、基板（１）がアノー
ドとして接続されたフッ化物含有の酸性電解液内での電
気化学的エッチングによって深さが直径よりも大きい穴
（３）が設けられ、第１の表面（２）上には誘電体膜
（４）が配置され、この誘電体膜（４）は少なくとも穴
（３）の領域の第１の表面（２）をこの第１の表面
（２）の形状と同じ形状にて被覆し、その膜厚は穴
（３）の直径の半分よりも小さく、誘電体膜（４）上に
は導電膜（５）が配置され、基板（１）と導電膜（５）
とにはそれぞれコンタクト（６、７）が設けられること
を特徴とするコンデンサを備えた回路パターン。 - 【請求項２】 穴（３）の深さと穴（３）の直径との比
は少なくとも１００の大きさであることを特徴とする請
求項１記載の回路パターン。 - 【請求項３】 誘電体膜（４）は陽極ＳｉＯ2 、熱的Ｓ
ｉＯ2 、Ｓｉ3 Ｎ4 またはＴｉＯ2 の材料の少なくとも
１つを含むことを特徴とする請求項１または２記載の回
路パターン。 - 【請求項４】 誘電体膜（４）は異なった材料の少なく
とも２つの膜から構成されることを特徴とする請求項３
記載の回路パターン。 - 【請求項５】 導電膜（５）は誘電体膜（４）の表面を
同じ形状で被覆することを特徴とする請求項１ないし４
の１つに記載の回路パターン。 - 【請求項６】 導電膜（５）はドーピングされたポリシ
リコンを含むことを特徴とする請求項５記載の回路パタ
ーン。 - 【請求項７】 基板（１１）には少なくとも穴（１３）
の領域の第１の表面（１２）に高ドーピング領域が配置
されることを特徴とする請求項１ないし６の１つに記載
の回路パターン。 - 【請求項８】 誘電体膜（１４）と導電膜（１５）とは
側方が制限され、基板（１１）に対するコンタクト（１
７）は第１の表面（１２）に配置されていることを特徴
とする請求項１ないし７の１つに記載の回路パターン。 - 【請求項９】 導電膜（５）上に配置されたコンタクト
（６）は基板（１）の、第１の表面（２）と反対側に位
置する第２の表面に平行な表面を有することを特徴とす
る請求項１ないし８の１つに記載の回路パターン。 - 【請求項１０】 コンタクト（６、７）はアルミニウム
を含むことを特徴とする請求項１ないし９の１つに記載
の回路パターン。 - 【請求項１１】 第１のコンデンサと構造的に同一の第
２のコンデンサが設けられ、第２のコンデンサは逆極性
にて第１のコンデンサに並列に接続されていることを特
徴とする請求項１ないし１０の１つに記載の回路パター
ン。 - 【請求項１２】 基板（１）内に他のスイッチング素子
が集積して含まれていることを特徴とする請求項１ない
し１１の１つに記載の回路パターン。 - 【請求項１３】 ｎドーピングされた単結晶シリコンか
ら成る基板（１）内に多数の穴（３）が基板（１）を電
解セルのアノードとして接続したフッ化物含有の酸性電
解液内での電気化学的エッチングによってエッチングさ
れ、穴（３）の表面には誘電体膜（４）が設けられ、こ
の誘電体膜（４）は穴（３）の表面の形状と同一形状に
析出され、穴（３）の直径の半分よりも小さい厚みであ
り、気相成長法によって誘電体膜（４）上に導電膜
（５）が形成されることを特徴とするコンデンサを備え
た回路パターンの製造方法。 - 【請求項１４】 ０．１μｍ〜１０μｍの範囲の直径と
１０μｍ〜５００μｍの範囲の深さとを有する穴（３）
が作られることを特徴とする請求項１３記載の方法。 - 【請求項１５】 基板（１）の電解液とは反対側に位置
する表面が照射されることを特徴とする請求項１３また
は１４記載の方法。 - 【請求項１６】 基板（１）の電解液側に位置する表面
に電気化学的エッチングの前に表面トポロジーが施され
ることを特徴とする請求項１３ないし１５の１つに記載
の方法。 - 【請求項１７】 表面トポロジーはホトリトグラフィー
を用いて製造されることを特徴とする請求項１６記載の
方法。 - 【請求項１８】 表面トポロジーは表面トポロジーに相
当する照射パターンを用いた光誘起式電気化学的エッチ
ングによって作られることを特徴とする請求項１６記載
の方法。 - 【請求項１９】 基板（１）は電気化学的エッチング後
にアルカリ溶液内で洗浄され、その際基板（１）はアノ
ードとして接続されることを特徴とする請求項１３ない
し１８の１つに記載の方法。 - 【請求項２０】 誘電体膜（４）は熱的酸化によって形
成されることを特徴とする請求項１３ないし１９の１つ
に記載の方法。 - 【請求項２１】 誘電体膜（４）は陽極酸化によって形
成されることを特徴とする請求項１３ないし１９の１つ
に記載の方法。 - 【請求項２２】 陽極酸化は酢酸含有の電解液内で実施
されることを特徴とする請求項２１記載の方法。 - 【請求項２３】 誘電体膜（４）はＴｉＯ2 の気相成長
によって形成されることを特徴とする請求項１３ないし
１９の１つに記載の方法。 - 【請求項２４】 導電膜（５）はドーピングされたポリ
シリコンの気相成長によって形成されることを特徴とす
る請求項１３ないし２３の１つに記載の方法。 - 【請求項２５】 基板（１）は電気化学的エッチング後
にドーピング物質ＡｓまたはＰを用いて少なくとも１０
19ｃｍ-3にドーピングされることを特徴とする請求項１
３ないし２４の１つに記載の方法。 - 【請求項２６】 導電膜（５）はエッチングによって誘
電体膜（４）上までパターン化されることを特徴とする
請求項１３ないし２５の１つに記載の方法。 - 【請求項２７】 誘電体膜（４）はエッチングによって
基板（１）上までパターン化され、基板（１）の露出表
面上には基板（１）に対するコンタクト（７）が形成さ
れることを特徴とする請求項２６記載の方法。 - 【請求項２８】 導電膜（５）の表面と基板（１）の表
面とには金属の蒸着によってコンタクト（６、７）が作
られることを特徴とする請求項１３ないし２７の１つに
記載の方法。 - 【請求項２９】 誘電体膜（４）はＳｉＯ2 とＳｉ3 Ｎ
4 の組合わせ堆積によって形成されることを特徴とする
請求項１３ないし２８の１つに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4126917.9 | 1991-08-14 | ||
| DE4126917 | 1991-08-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198741A true JPH05198741A (ja) | 1993-08-06 |
| JP3310344B2 JP3310344B2 (ja) | 2002-08-05 |
Family
ID=6438310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23770992A Expired - Fee Related JP3310344B2 (ja) | 1991-08-14 | 1992-08-12 | コンデンサを備えた回路パターンおよびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5759903A (ja) |
| EP (1) | EP0528281A2 (ja) |
| JP (1) | JP3310344B2 (ja) |
| BR (1) | BR9203128A (ja) |
| FI (1) | FI923629A (ja) |
| RU (1) | RU2082258C1 (ja) |
| UA (1) | UA27735C2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135311A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
| JP2010232655A (ja) * | 2009-03-26 | 2010-10-14 | Semikron Elektronik Gmbh & Co Kg | 複数の集積半導体構成素子の製造方法 |
| CN103348442A (zh) * | 2010-12-09 | 2013-10-09 | 德塞拉股份有限公司 | 高密度三维集成电容器 |
| US9190463B2 (en) | 2010-12-09 | 2015-11-17 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| JP2017092080A (ja) * | 2015-11-02 | 2017-05-25 | 富士通株式会社 | 容量素子及び容量素子の製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4219031C2 (de) * | 1992-06-10 | 1994-11-10 | Siemens Ag | Multi-Chip-Modul mit Kondensator, der auf dem Träger aus Silizium (monokristalines Substrat) realisiert ist |
| DE4418430C1 (de) * | 1994-05-26 | 1995-05-11 | Siemens Ag | Verfahren zur Herstellung eines Siliziumkondensators |
| DE4428195C1 (de) * | 1994-08-09 | 1995-04-20 | Siemens Ag | Verfahren zur Herstellung eines Siliziumkondensators |
| DE19600782C1 (de) * | 1996-01-11 | 1997-03-06 | Itt Ind Gmbh Deutsche | Verfahren zum Herstellen von nebeneinanderliegenden Gräben oder Löchern in einem elektrisch nichtisolierenden Substrat, insbesondere einem Halbleitersubstrat |
| JPH10189909A (ja) * | 1996-12-27 | 1998-07-21 | Texas Instr Japan Ltd | 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法 |
| DE19701935C1 (de) * | 1997-01-21 | 1997-12-11 | Siemens Ag | Verfahren zur Herstellung eines Siliziumkondensators |
| DE19713052A1 (de) * | 1997-03-27 | 1998-10-01 | Siemens Ag | Kondensatorstruktur |
| DE19940825A1 (de) * | 1999-08-27 | 2001-04-05 | Infineon Technologies Ag | Kondensatorstruktur |
| FI118804B (fi) * | 1999-12-03 | 2008-03-31 | Asm Int | Menetelmä oksidikalvojen kasvattamiseksi |
| EP1150350A3 (en) * | 2000-02-25 | 2002-04-24 | Infineon Technologies North America Corp. | Manufacturing a trench capacitor |
| DE10034003A1 (de) * | 2000-07-07 | 2002-01-24 | Infineon Technologies Ag | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren |
| DE10127950B4 (de) * | 2001-06-08 | 2007-04-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement |
| DE10138981B4 (de) * | 2001-08-08 | 2005-09-08 | Infineon Technologies Ag | Verfahren zur Bildung von Siliziumoxid durch elektrochemische Oxidation eines Halbleiter-Substrats mit Vertiefungen |
| EP1298716A1 (en) * | 2001-09-11 | 2003-04-02 | Infineon Technologies AG | Method for roughening a surface of a semiconductor substrate |
| DE10216614B4 (de) * | 2002-04-15 | 2004-06-17 | Infineon Technologies Ag | Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht |
| UA101949C2 (ru) * | 2006-11-27 | 2013-05-27 | Юніверсал Суперкапасіторз Елелсі | Электрод для использования в электрохимическом конденсаторе с двойным электрическим слоем (варианты) |
| US8501637B2 (en) * | 2007-12-21 | 2013-08-06 | Asm International N.V. | Silicon dioxide thin films by ALD |
| JP2010258402A (ja) * | 2008-09-26 | 2010-11-11 | Sony Corp | 静電容量素子及び共振回路 |
| US8722503B2 (en) * | 2010-07-16 | 2014-05-13 | Texas Instruments Incorporated | Capacitors and methods of forming |
| EP2999002A1 (en) * | 2014-09-18 | 2016-03-23 | Services Petroliers Schlumberger | Capacitor cell and method for manufacturing same |
| FR3040532B1 (fr) * | 2015-08-31 | 2017-10-13 | St Microelectronics Tours Sas | Puce a montage en surface |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3661741A (en) * | 1970-10-07 | 1972-05-09 | Bell Telephone Labor Inc | Fabrication of integrated semiconductor devices by electrochemical etching |
| GB1439351A (en) * | 1972-06-02 | 1976-06-16 | Texas Instruments Inc | Capacitor |
| US3968565A (en) * | 1972-09-01 | 1976-07-13 | U.S. Philips Corporation | Method of manufacturing a device comprising a semiconductor body |
| US4017885A (en) * | 1973-10-25 | 1977-04-12 | Texas Instruments Incorporated | Large value capacitor |
| US3916041A (en) * | 1974-02-14 | 1975-10-28 | Westinghouse Electric Corp | Method of depositing titanium dioxide films by chemical vapor deposition |
| JPS54121080A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Semiconductor device |
| JPS5928368A (ja) * | 1982-08-09 | 1984-02-15 | Hitachi Ltd | 半導体容量素子 |
| KR900000170B1 (ko) * | 1984-06-05 | 1990-01-23 | 가부시끼가이샤 도오시바 | 다이내믹형 메모리셀과 그 제조방법 |
| US4658283A (en) * | 1984-07-25 | 1987-04-14 | Hitachi, Ltd. | Semiconductor integrated circuit device having a carrier trapping trench arrangement |
| US4650544A (en) * | 1985-04-19 | 1987-03-17 | Advanced Micro Devices, Inc. | Shallow groove capacitor fabrication method |
| US4983544A (en) * | 1986-10-20 | 1991-01-08 | International Business Machines Corporation | Silicide bridge contact process |
| JPS63122261A (ja) * | 1986-11-12 | 1988-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP0296348B1 (de) * | 1987-05-27 | 1993-03-31 | Siemens Aktiengesellschaft | Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium |
| KR910007181B1 (ko) * | 1988-09-22 | 1991-09-19 | 현대전자산업 주식회사 | Sdtas구조로 이루어진 dram셀 및 그 제조방법 |
| US5017506A (en) * | 1989-07-25 | 1991-05-21 | Texas Instruments Incorporated | Method for fabricating a trench DRAM |
-
1992
- 1992-07-23 RU SU925052040A patent/RU2082258C1/ru not_active IP Right Cessation
- 1992-08-06 EP EP92113424A patent/EP0528281A2/de not_active Ceased
- 1992-08-12 JP JP23770992A patent/JP3310344B2/ja not_active Expired - Fee Related
- 1992-08-13 FI FI923629A patent/FI923629A/fi not_active IP Right Cessation
- 1992-08-13 BR BR929203128A patent/BR9203128A/pt not_active IP Right Cessation
-
1993
- 1993-06-08 UA UA93002731A patent/UA27735C2/uk unknown
-
1995
- 1995-11-13 US US08/556,639 patent/US5759903A/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135311A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
| JP2010232655A (ja) * | 2009-03-26 | 2010-10-14 | Semikron Elektronik Gmbh & Co Kg | 複数の集積半導体構成素子の製造方法 |
| CN103348442A (zh) * | 2010-12-09 | 2013-10-09 | 德塞拉股份有限公司 | 高密度三维集成电容器 |
| JP2014505354A (ja) * | 2010-12-09 | 2014-02-27 | テッセラ，インコーポレイテッド | 高密度３次元集積コンデンサ |
| US9190463B2 (en) | 2010-12-09 | 2015-11-17 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US9431475B2 (en) | 2010-12-09 | 2016-08-30 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US9437557B2 (en) | 2010-12-09 | 2016-09-06 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| CN103348442B (zh) * | 2010-12-09 | 2017-03-22 | 德塞拉股份有限公司 | 高密度三维集成电容器 |
| US10157978B2 (en) | 2010-12-09 | 2018-12-18 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| US11004930B2 (en) | 2010-12-09 | 2021-05-11 | Tessera, Inc. | High density three-dimensional integrated capacitors |
| JP2017092080A (ja) * | 2015-11-02 | 2017-05-25 | 富士通株式会社 | 容量素子及び容量素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2082258C1 (ru) | 1997-06-20 |
| UA27735C2 (uk) | 2000-10-16 |
| FI923629A (fi) | 1993-02-15 |
| EP0528281A2 (de) | 1993-02-24 |
| EP0528281A3 (ja) | 1994-04-06 |
| BR9203128A (pt) | 1993-03-30 |
| FI923629A0 (fi) | 1992-08-13 |
| JP3310344B2 (ja) | 2002-08-05 |
| US5759903A (en) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310344B2 (ja) | コンデンサを備えた回路パターンおよびその製造方法 | |
| JP4862144B2 (ja) | キャパシタ構造体の形成方法 | |
| US20070275536A1 (en) | Mim capacitor | |
| KR100199346B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| US6433379B1 (en) | Tantalum anodization for in-laid copper metallization capacitor | |
| JP3873133B2 (ja) | キャパシタ構造 | |
| KR100227070B1 (ko) | 커패시터 및 그의 제조방법 | |
| EP0231274A1 (en) | METHOD FOR PRODUCING A THICK DIELECTRIC ON THE BOTTOM SIDE OF A PIT FOR INTEGRATED CIRCUITS. | |
| US5539612A (en) | Intermediate structure for forming a storage capacitor | |
| US7579253B2 (en) | Method for cleaning a semiconductor wafer | |
| KR20030084350A (ko) | 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법 | |
| KR100278267B1 (ko) | 캐패시터의제조방법 | |
| TW492137B (en) | Manufacturing method of capacitor | |
| JPH0114701B2 (ja) | ||
| KR100319876B1 (ko) | 실린더형캐패시터를갖는반도체장치및그제조방법 | |
| JPH0418472B2 (ja) | ||
| JP2013038197A (ja) | キャパシタ及びその製造方法 | |
| KR20070078955A (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR20030002316A (ko) | 화학적 기계적 연마를 이용한 커패시터의 하부 전극 분리방법 | |
| JPH0883891A (ja) | 半導体装置の製造方法 | |
| KR20040060139A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20070016636A (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR19990000652A (ko) | 반도체 장치의 트렌치 제조 방법 | |
| JPS60249358A (ja) | 半導体装置の製造方法 | |
| KR19980060627A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020411 |
|
| LAPS | Cancellation because of no payment of annual fees |