JPH11340420A - マイクロ波半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 エアブリッジを用いた構造では、インダクタ
の損失が大きくなり、スパイラルインダクタの損失の低
減が制限されるという問題があった。 【解決手段】 渦巻き状のスパイラルインダクタ２の中
心部分に位置する端部にバンプ３による接続を行うため
の領域を設け、外部基板５とはバンプ３を介して外部基
板５のグランド面から延ばされた配線と接続している。
スパイラルインダクタ３のもう一方の端部は外周に位置
しているので、任意の位置で外部基板とバンプを介して
接続しているか、又は半導体基板１に形成されたキャパ
シタ等の他の素子と接続している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波半導体
集積回路装置に関するものである。

【０００２】

【従来の技術】図４は第１の従来の半導体基板と外部基
板とが接続された状態の上面透視図であり、図５（ａ）
は図４におけるＡ−Ａ断面図、（ｂ）は図４におけるＢ
−Ｂ断面図である。図６は第２の従来のマイクロ波半導
体集積回路装置の断面図であり、図７は第３の従来のマ
イクロ波半導体集積回路装置の断面図であり、図８は第
４の従来のマイクロ波半導体集積回路装置の上面図であ
る。

【０００３】２１は上層配線、２２は上層配線２１を渦
巻き状に巻いて構成しスパイラルインダクタ、２３はエ
アブリッジ配線、２４は下層配線でスパイラルインダク
タ２２のエアブリッジ配線２３直下の交差部に当たる厚
みの薄い部分であり、２５は上層配線と下層配線とを接
続するためのコンタクト部、点線で囲まれた部分２６は
スパイラルインダクタ２２の中の交差する部分において
エアブリッジ配線２３と下層配線２４とがお互いに電気
的に接触しないように持ち上げたエアブリッジの部分で
あり、２７は半導体基板である。２８はグランド面、２
９はボンディングバンプであり、外部基板３０のグラン
ド面３１とボンディングバンプ２９を介して接続する。

【０００４】このエアブリッジの形成方法は、下層配線
の形成後、レジストで、下層配線付近をカバーし、渦巻
き状のスパイラルインダクタを形成し、その後、レジス
トを除去すると図５（ｂ）に示すように、交差部では上
層配線がエアブリッジの状態となっている。

【０００５】製造工程上、下層配線の抵抗を下げるた
め、下層配線の厚さを厚くすることは、エアブリッジを
高くすることになるが、これは壊れやすいので、好まし
くない。下層配線の幅を大きくして抵抗を下げる方法も
考えられるが、上層配線と下層配線との交差部で寄生容
量が大きくなり、デジタル携帯電話などはマイクロ波を
使用しているため、寄生容量が大きくなることは、高周
波帯での動作特性が悪くなるという欠点があるので、好
ましくなく、通常は上層配線を厚くして、下層配線は薄
くしている。エアブリッジが使用されているのも、絶縁
膜では比誘電率が大きいため、寄生容量が大きくなるか
らである。

【０００６】他に、壊れやすいエアブリッジの方法を避
ける方法として、特開平９−１６２３５７号公報ではエ
アブリッジではなく、図６に示すように、上層配線３５
と薄い下層配線３４との間に絶縁膜３３を形成してい
る。しかし、このスパイラルインダクタの中心部の端部
は従来と同様に下層配線で引き出し、バンプで別の基板
と接続させている。この方法はエアブリッジが壊れるこ
とがないが、下層配線と上層配線との間は絶縁膜が介在
しているために、静電結合による寄生容量が大きくな
る。図６において、３２、３３は絶縁層間膜、３４は配
線層、３５はスパイラルインダクタを構成する配線層、
３６はシリコン半導体基板を示す。

【０００７】

【発明が解決しようとする課題】マイクロ波集積回路装
置においては、コイルとコンデンサにより構成された整
合回路部分、特に、スパイラルインダクタにおける損失
をできるだけ小さくすることが必要不可欠である。従来
は配線の導電体を厚くすることによって問題解決を目指
していた。しかし、上述のように構成されているので、
エアブリッジ配線の直下の薄い下層配線の部分は抵抗が
大きくなるので、インダクタの損失が大きくなり、スパ
イラルインダクタの損失の低減が制限されるという問題
があった。

【０００８】その他に、特開平６−２６７７４５号公報
では、図７に示すように、基板に深い溝を形成し、その
溝に下層配線を埋め込む方法や、図８に示すように、ス
パイラルインダクタの中心部分から同じ回転方向の渦巻
きにしてスパイラルインダクタの中の端部を外側に引き
出し、交差させない方法が考えられている。

【０００９】これらの方法は、配線の一部が薄くなるこ
とはないが、図７の方法は、溝を掘る工程（レジストを
マスクにして、基板をエッチングする。）と、溝の中の
み配線材料を埋め込む工程の増加以外に、溝の底部のみ
均一に埋め込むこと自体、困難な技術である。例えば、
溝を掘るために用いたレジストを残した状態で、配線材
料を蒸着などで堆積してレジストを除去するリフトオフ
法又はメッキ法は溝の側壁にも形成されるので、これも
上層配線とのショートの可能性の問題がある。

【００１０】また、図８の往復スパイラル構造では、工
程は簡単だが、電流の流れが逆向きになるので、磁界が
打ち消し合い、単位面積当たりの大きなインダクタンス
が得られない。また、配線も長くなるので、抵抗が大き
くなり、インダクタンスの損失が大きくなる。

【００１１】尚、図７及び図８において、４１、４５は
半導体基板、４２、４６は線路、４３は導電体、４４は
絶縁体である。

【００１２】

【課題を解決するための手段】請求項１に記載の本発明
のマイクロ波半導体集積回路装置は、受動素子としてス
パイラルインダクタを有する半導体基板と、該半導体基
板と電気的に接続される配線を有する外部基板とを備え
たマイクロ波半導体集積回路装置において、上記スパイ
ラルインダクタは、一端を内側に位置させて渦巻き状に
形成し、他端が外側に位置し、上記スパイラルインダク
タの上記一端はバンプを介して、対向する上記外部基板
に形成された配線と電気的に接続されることを特徴とす
るものである。

【００１３】また、請求項２に記載の本発明のマイクロ
波半導体集積回路装置は、上記スパイラルインダクタが
２層の積層構造の導電層からなることを特徴とする、請
求項１に記載のマイクロ波半導体集積回路装置である。

【００１４】更に、請求項３に記載の本発明のマイクロ
波半導体集積回路装置は、上記外部基板に形成された配
線が上記スパイラルインダクタの電流の流れる方向と同
一方向となるように渦巻き状に形成されていることを特
徴とする、請求項１又は請求項２に記載のマイクロ波半
導体集積回路装置である。

【００１５】

【発明の実施の形態】以下、一実施の形態に基づいて、
本発明について詳細に説明する。

【００１６】図１（ａ）は本発明の第１の実施の形態の
半導体基板と外部基板とが接続された状態の上面透視
図、同（ｂ）は図１（ａ）におけるＡ−Ａ断面図、図２
は本発明の第２の実施の形態の半導体基板と外部基板と
が接続された状態の断面図、図３（ａ）は本発明の第３
の実施の形態の外部基板の上面図、同（ｂ）は図３
（ａ）におけるＡ−Ａ断面での半導体基板と外部基板と
が接続された状態の断面図である。図１乃至図３におい
て、１は半導体基板、２はスパイラルインダクタ、３は
バンプ、４は外部基板５に形成された配線、６はキャパ
シタの誘電体膜を示す。

【００１７】本発明は、渦巻き状のスパイラルインダク
タ２の中心部分に位置する端部にバンプ３による接続を
行うための領域を設け、外部基板５とはバンプ３を介し
て外部基板５のグランド面から延ばされた配線と接続し
ている。スパイラルインダクタ３のもう一方の端部は外
周に位置しているので、任意の位置で外部基板とバンプ
を介して接続しているか、又は半導体基板１に形成され
たキャパシタ等の他の素子と接続している。

【００１８】本発明では、従来のようにスパイラルイン
ダクタの中心部分の端部を引き出す下層配線は存在しな
いが、その代わりを外部基板側の配線が行っている。

【００１９】半導体基板側のスパイラルインダクタ２と
外部基板側の配線４は、空気を介して位置している。こ
の距離はバンプ３の高さによって決まり、このバンプ３
の高さは数十μｍと大きくすることが可能なので、従来
のエアブリッジの距離である数μｍよりは大きくできる
ので、寄生容量の影響も小さい。

【００２０】また、外部基板側の配線４の厚さは任意に
決定できるので、ここでの抵抗の増大もない。バンプ３
を複数個にしているのは、バンプ接合を確実にするため
であるが、１個の接合でも可能である。

【００２１】マイクロ波半導体集積回路に用いられるス
パイラルインダクタ２は、製造工程上、コイルであるス
パイラルインダクタ２とコンデンサとが同一基板で形成
される。この場合、酸化膜などの誘電体膜６を用いたコ
ンデンサでは、その誘電体膜６の上下にある電極２ａ、
２ｂの形成工程があるので、スパイラルインダクタをそ
の電極形成時の上下電極材料で多層で形成して、スパイ
ラルインダクタ２ａ、２ｂとして、スパイラルインダク
タの厚さを稼いでいる場合でも、図２に示すように本発
明の方法が応用できる。

【００２２】また、図３（ａ）、（ｂ）に示すように、
上方の外部基板５における、スパイラルインダクタ２と
バンプ３を介して接続される配線４の形状を渦巻き状に
し、その渦巻き状の中心部をバンプ３で互いに接続する
場合にも応用できる。この場合、上部の外部基板５に形
成する配線４の渦巻きの巻く方向は、スパイラルインダ
クタ２と、バンプ３で接続した状態において、電流の流
れる方向がスパイラルインダクタ２と同一の方向にする
必要がある。

【００２３】図３（ａ）は外部基板５と半導体基板１と
を接合した状態で、上側より見た外部基板側に形成した
スパイラルインダクタ２の渦巻きの状態であり、図１
（ａ）の半導体基板側のスパイラルインダクタとは逆向
きとなっている。この構成で電流の流れる回転方向は、
両方のスパイラルインダクタにおいて、同一方向とな
り、インダクタを稼げることになる。即ち、単位面積当
たりで大きなインダクタが得られる。

【００２４】尚、本実施例では、スパイラルインダクタ
の渦巻き状の内側の端部はグランド面に接続されている
が、グランド面でなく、何らかのバイアス供給端子に接
続されていてもよいことは言うまでもない。また、図に
おいては４角形状のスパイラルインダクタで図示してい
るが、多角形でも円形でもよい。

【００２５】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、渦巻き状のスパイラルインダクタの内側の端部
にボンディングバンプを構成し、フリップチップボンデ
ィングを行うことにより、半導体基板上で導電層の交差
部を作ることなく、スパイラルインダクタの渦巻き状の
内側に巻き込まれた側の端部を引き出すことが可能であ
る。

【００２６】したがって、損失の支配的な要因となって
いたエアブリッジ配線の直下の薄い配線を無くすことが
できるので、スパイラルインダクタ部分の損失を、工程
数の増加なしに容易に低減することができる。

【００２７】また、請求項２に記載の本発明を用いるこ
とにより、工程数を増やすことなく多層スパイラルイン
ダクタを形成することができ、抵抗を下げることもでき
る。

【００２８】更に、請求項３に記載の本発明を用いるこ
とにより、より単位面積当たりで大きなインダクタを得
ることができる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施の形態の半導体基
板と外部基板とが接続された状態の上面透視図、（ｂ）
は（ａ）におけるＡ−Ａ断面図である。

【図２】本発明の第２の実施の形態の半導体基板と外部
基板とが接続された状態の断面図である。

【図３】（ａ）は本発明の第３の実施の形態の外部基板
の上面図、（ｂ）は（ａ）におけるＡ−Ａ断面での半導
体基板と外部基板とが接続された状態の断面図である。

【図４】第１の従来の半導体基板と外部基板とが接続さ
れた状態の上面透視図である。

【図５】（ａ）は図４におけるＡ−Ａ断面図、（ｂ）は
図４におけるＢ−Ｂ断面図である。

【図６】第２の従来のマイクロ波半導体集積回路装置の
断面図である。

【図７】第３の従来のマイクロ波半導体集積回路装置の
断面図である。

【図８】第４の従来のマイクロ波半導体集積回路装置の
上面図である。

【符号の説明】

１ 半導体基板 ２ スパイラルインダクタ ３ バンプ ４ 外部基板に形成された配線 ５ 外部基板 ６ キャパシタの誘電体膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】 受動素子としてスパイラルインダクタを
   有する半導体基板と、該半導体基板と電気的に接続され
   る配線を有する外部基板とを備えたマイクロ波半導体集
   積回路装置において、 上記スパイラルインダクタは、一端を内側に位置させて
   渦巻き状に形成し、他端が外側に位置し、上記スパイラ
   ルインダクタの上記一端はバンプを介して、対向する上
   記外部基板に形成された配線と電気的に接続されること
   を特徴とするマイクロ波半導体集積回路装置。
2. 【請求項２】 上記スパイラルインダクタが２層の積層
   構造の導電層からなることを特徴とする、請求項１に記
   載のマイクロ波半導体集積回路装置。
3. 【請求項３】 上記外部基板に形成された配線が上記ス
   パイラルインダクタの電流の流れる方向と同一方向とな
   るように渦巻き状に形成されていることを特徴とする、
   請求項１又は請求項２に記載のマイクロ波半導体集積回
   路装置。