TW200414530A - A planar inductive component and an integrated circuit comprising a planar inductive component - Google Patents

A planar inductive component and an integrated circuit comprising a planar inductive component Download PDF

Info

Publication number
TW200414530A
TW200414530A TW092134877A TW92134877A TW200414530A TW 200414530 A TW200414530 A TW 200414530A TW 092134877 A TW092134877 A TW 092134877A TW 92134877 A TW92134877 A TW 92134877A TW 200414530 A TW200414530 A TW 200414530A
Authority
TW
Taiwan
Prior art keywords
winding
substrate
plane
tracks
planar
Prior art date
Application number
TW092134877A
Other languages
English (en)
Inventor
Lukas Frederik Tiemeijer
Ramon Jacob Havens
Dominicus Martinus Leenaerts
Nenad Pavlovic
Hogo Veenstra
Der Heijden Edwin Van
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW200414530A publication Critical patent/TW200414530A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36Electric or magnetic shields or screens
    • H01F27/363Electric or magnetic shields or screens made of electrically conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/008Electric or magnetic shielding of printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00Variable inductances or transformers of the signal type
    • H01F21/12Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H01F2021/125Printed variable inductor with taps, e.g. for VCO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36Electric or magnetic shields or screens
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

200414530 玖、發明說明: 【發明所屬之技術領域】 本發明係關於一種平面電感部件,其包八 位於一第一平面内之繞組; 圖案化接地遮罩; 基板及—平面電感部件 用於將該繞組從另一層遮蔽之 本發明進一步係關於一種包含— 之積體電路。 【先前技術】 在已公開的國際專利申請案第wo 98/5〇956號中揭于了 此類平面電感部件。例如頻率操作的積體電路中雇泛 使用此類平面電感部件。在(例如)無線通信裝置(如蜂巢式 電話及無線LAN站)中可發現此類電路之應用。 所揭示的平面電感部件係—積體電路之部分。該平面兩 感部件的圖案化接地遮罩位於其繞組與該平面電感部件: ^於其上的半㈣基板之間。所揭示的圖案化接地遮罩本 質上係—導電材料薄片’其在操作f係連接至-供應固定 電壓的直流<DC)電壓源。 ~如购98/50956中所揭示,接地遮罩之第一目的係將燒組 k基板ιί!莜若/又有任何頟外的措施,鏡射電流將流入該 薄片中,其會降低電感邵件的有效電感並且限制其品質因 數。因此,如WQ98/5G956中所揭示,接地遮罩之第二目的 係防止此等鏡射電流流動。其係藉由圖案化該接地遮罩而 實現,方式為不產生此類鏡射電流在其中流動的閉合迴路 。然而,該已知平面電感部件之缺點在於其品質因數較低。 89951 200414530 【發明内容】 在諸多目的中,本發明之一目的係提供一種具有高品質 因數的平面電感部件。 為此目的,本發明提供一種如開始段落中定義的平面電 感部件,其特徵為: -該繞組係關於一垂直於該第一平面的鏡面至少實質上對 稱; -該圖案化接地遮罩包含位於與該第一平面平行的一第一 接地遮罩平面内的複數個導電第一軌道,該等第一軌道 具有一與該鏡面垂直之方向。 本發明係基於此共識,即平面電感部件的品質因數可由 繞組内的電流擁擠(current crowding)及圖案化接地遮罩中 的電阻限制。繞組的對稱保證了繞組軌道内的電流係均勻 分佈的。因此,應防止電流擁擠,其會導致繞組内各軌道 的電阻率實際較高。其實質上改進了依據本發明的電感部 件可達到之品質因數。 在一正常-操作模式中,將一差動電壓施加於該繞組。由 於其對稱性,該繞組内鏡面一側的電壓在數量上等於該鏡 面另一側對應鏡射位置處的電壓,但符號不同。因此,圖 案化接地遮罩的該等第一軌道之一内的電荷(其由經由繞 組與圖案化接地遮罩之間寄生電容的此等電壓感應產生) 在數量上相等,但符號亦不同。由於施加電壓的交變特性 ,繞組内該位置及其對應鏡射位置處的電壓會隨時間而變 化,但其在數量上保持相等,符號相反。 8995 1 200414530 對於繞組内鏡面一侧上的所有位置及該鏡面另一側上的 對應鏡射位置而言,情況均如此。因此,在該鏡像一側上 第一軌道之一中感應產生的電荷,將被該鏡面另一侧上第 一軌道之相同軌道中感應產生的電荷平衡。此外,該等第 一軌道的方向保證由交變感生電流引起的電流流動會流經 最短的可能路徑,該路徑具有最小電阻。因此,圖案化接 地遮罩的有效電阻得以最小化,同時亦防止鏡射電流。由 於存在寄生電容,該圖案化接地遮罩最好係關於鏡面對稱。 應明白,如果繞組並未精確對稱,則圖案化接地遮罩的 操作本質上保持一樣。例如,為此可考慮一實質上對稱的 螺旋形繞組。 依據本發明的平面電感部件之一項具體實施例的特徵為 該圖案化接地遮罩包含一方向與該第一平面平行的第二導 電軌道,其係關於該鏡面對稱;以及電性耦合至該等第一 軌道。該項具體實施例之優點在於圖案化接地遮罩中的第 一軌道均具有相同的直流電位。雖然並非嚴格要求如此, 但由於操作中在圖案化接地遮罩的第一軌道之間沒有發生 電荷轉移,因此實際上需要該等第一軌道具有相同的直流 電位。藉由將該第二軌道電性耦合至一直流源或一已知直 流電位(例如接地),可定義操作中的圖案化接地遮罩的直 流電位。在實務中,第二軌道最好位於第一接地遮罩平面 内。 依據本發明的平面電感部件之另一項具體實施例的特徵 為該圖案化接地遮罩包含複數個其他導電軌道,其位於與 89951 200414530 該第—接地遮罩平面平行的 接地遞罩平面内,兮笔見 他軌道具有—金該等第㈣通寺其 二士、 — /寺弟軌埂平行之方向,並且電性耦合 土卩s寺弟一軌道。在實務中 曰 罜 ^ /、中,取好使用多層圖案化接地遮 罩。例如,可利用在一積體兩 、i兒路中所用之具有 的不同導電材料層。因此, 私陳 1他声可用、人甘 卜層可用於第-軌道,同時 互連可措諸一…人虹、、, 知μ寺罘一及其他軌道電性 有’、返’其具有-低於第-或其他軌道的 古1:阻率。其可增強該接地遮罩的功效,產生-具有較 问品質因數的平面電感部件。 依據本發明的平面電咸 二、▲ 心1^牛 < 另一項具體實施例的特徵 為孩、纟兒組包含一具有一第一 φ 々 ^ 弟中、的罘一至少實質上螺旋形 的子繞組,其與一且有一第-φ、、 、’ 罘一中〜的罘二至少實質上螺旋
形的子繞組纏繞,讀答筮一芬锿-I 土兀g寺罘及罘一中心彼此重合;該第二 子繞組的形狀係該第一子結纟的 、 丁必乐亍%組的形狀 < 一鏡像;且該
/rAr J 吊一及第二子繞組係電性串聯。 土包含此類第—螺旋形子繞組與此類第二螺旋形子繞組纏 繞的一平面-電感部件係實現多繞組電感部件之較佳方法, 其中電流分佈係平均分佈於子繞組的各軌道中。在實務中 ,m常難以獲得螺旋形的軌道。然而,較易獲得實質上螺 旋开^的軌道’例如以類似於八角形的形式。 依據本發明的平面電感部件之另一項具體實施例的特徵 為該繞組係實質上圓形的。由於其固有的對稱性,因此實 質上圓形的繞組較佳。 依據本發明
一種依據本發明的積體電路包含一基板、 咖51 -10- 200414530 的^面兒感部件,其中該另一層係該基板。依據本發明的 包恳砟件可車父佳地用於積體電路中。在常規ic製程中,可 用於實現積體半導體裝置之間或之内導電互連所使用的任 何夕層均可用於該繞組或該圖案化接地遮罩。 【貫施方式】 圖1顯示依據本發明的平面電感部件之一喝具體實施例 之俯視圖。所顯示的平面電感部件100包含—繞组ιοι及— 圖案化接地遮罩102。該平面電感部件100位於另一層(一基 板103)的頂部上。繞組⑻基本上係導電材料(蝴之 迢,其形成-實質上圓形的迴路。該繞組關於一鏡面ι〇4對 稱,該鏡面的方向與基板103的表面垂±。圖案化接地诚罩 位於繞组UH與基板103之間。接地遮罩1〇2包含導電材料(如 鋁或多晶矽)的複數個軌道1〇5。該等軌道1〇5位於與基板表 面平行的一平面内,並且具有一與鏡面ι〇4垂直的方向。 該平面電感部件100各端子處的電壓差有_最大值。因此 ,_接地遮罩中感應產生的電荷在這些位置處也具有 -最大值(為絕對值)。感應產生的電荷具有相反的符號。因 此,在-與鏡面104垂直的方向上發生的電荷再分佈必須盡 可能「簡單」。藉由最短可能的導電路徑 一軌道ι〇5)可實現低電阻。 ]用及寺弟 對於差動模式的操作而言,最好提供—電性連接至繞組 ιοί並且關於鏡面m對稱的中分接頭。其有效地H组⑻ 分成兩個對稱的並具有相同特性的子繞組。 圖2UB顯示依據本發明的平面電感部件之其他具體實 89951 -II - 200414530 她例I俯視圖。圖2A顯示的平面電感部件2〇〇包含一繞組 2〇1及一圖案化接地遮罩202。繞組201位於圖案化接地遮罩 202與基板203之間。圖案化接地遮罩2〇2及繞組2〇1位於彼 平于、及人基板2 0 3表面平行的平面内。繞組2 〇 1係一實 .、上0形的迴路’其關於一鏡面2〇4對稱,該鏡面與基板 的表面垂直圖案化接地遮罩2 0 2包含複數個方向與該鏡面 204垂直的第一軌道。該等第一軌道2〇5係藉由一方向與該 鏡面2 0 4平行的第一軌道相互連接。該第二軌道2 $係關於 鏡面2 0 4對稱。 圖2B顯示的平面電感部件210包含一繞組211及一圖案化 接也乂罩21 2圖案化接地遮罩2 12位於繞組2 11與基板2 1 3 (間。圖案化接地遮罩212及繞組211位於彼此平行以及與 基板2b表面平行的平面内。繞組211係一實質上圓形的迴 路,其關於一鏡面214對稱,該鏡面與基板213的表面垂直 。圖案化接地遮罩212包含複數個方向與該鏡面2丨4垂直的 第一軌道。該等第一軌道215係藉由一方向與該鏡面214平 行的第二軌道相互連接。該第二軌道216係關於鏡面214對 稱。 - 取好使用第一軌道206、216以保證在操作中第一軌道2Q5 、21 5均為相同的直流電位。此外,如果未精確差動地驅動 该等平面電感邵件,第二軌道2 〇 6、2 1 6亦係有利的。 如果與繞組的直徑相比,第一及第二軌道具有—小寬度 ’則較為有利,而且該寬度最好小於繞組直徑的百分之W 。在一實際情況下,第一軌道205、215可具有大约2〇微米 -12 - 89951 200414530 的寬度,以及大約2微米的間隔。第二軌道2〇6、2 1 6可具有 大約20微米的寬度。繞組201、2 11的通常直徑為大約3〇〇微 米。 圖J A芏B頻示圖2 A至B所示的平面電感部件之其他具體 貝“例I斷面圖。圖3 A顯示平面電感部件2〇〇及基板2Q3沿 圖2八所示平面八八’之斷面圖。繞組201位於基板2〇3之上、 方向與基板203表面平行的平面内。圖案化接地遮罩so) 的第一軌道205之一位於繞組2〇1之上、一方向與基板213表 面平行的平面内。繞組201及該等第一軌道2〇5均關於鏡面 204對稱,該鏡面的方向與基板2〇3的表面垂直。 圖3B顯示平面電感部件210及基板213沿圖⑼所示平面 BB’之斷面圖。圖案化接地遮罩212的第一軌道215之一位於 基板213之上、一方向與基板213表面平行的平面内。繞組 2Π位於圖案化接地遮罩212之上、一方向與基板213表面平 行的平面m211及該等第—軌道215均關於鏡面214對 稱’該鏡面的方向與基板2 1 3的表面垂直。 圖2A至&及圖3A至B所示平面電感部件的繞組2〇〗、2ιι 各藉由-具有某-|電常數的第一非導電材料層分別與其 各自的圖案化接地遮罩2〇5、215分離。以相似方式,繞組 一具有另一介電常數的第 3、213分離。因此,繞組 201及圖案化接地遮罩212藉由另 二非導電材料層與各自的基板2 〇 201、211係電容性幸禺合至各圖案化接地遮罩加、。结 組2(H係電容性辑合至基板2〇3,而圖案化接地遮罩212係^ 容性搞合至基板213。電容_合的程度取決於各層的厚度及 89951 -13 - 200414530 應用材料的介電常數。此外,基板203、2 1 3的基板材料具 有某一電阻率。
圖4A至B顯示圖2A至B所示的平面電感部件之其他具體 實施例的集總元件模型之電路示意圖。圖4A顯示圖2A及3 A 所示的平面電感部件之集總元件模型之示意圖。繞組2 0 1由 電感器L 1表示,其第一端子連接至節點40 1,以及第二端子 連接至節點402。繞組201與圖案化接地遮罩202之間的電容 性耦合由寄生電容Cwshl表示,其第一端子連接至節點401 ;以及由電容Cwsh2表示,其第一端子連接至節點402。圖 案化接地遮罩202由Cwshl的第二端子與Cwsh2的第二端子 的一短連接表示。繞組20 1與基板203之間的電容性耦合由 寄生電容Cwsubl表示,其第一端子連接至節點401 ;以及由 寄生電容Cwsub2表示,其第一端子連接至節點402。基板的 電阻由基板電阻Rsub 1表示,其第一端子連接至C wsub 1的 第二端子,以及第二端子連接至Cwsub2的第二端子。
一方面,根據繞組201與圖案化接地遮罩202及繞组201 與基板203之間電容性耦合的程度;另一方面,從而根據寄 生電容Cwshl、Cwsh2、Cwsub 1及Cwsub2各值之間電容性 搞合的程度,圖2 A及圖3 B所示組態可提供一電感部件,其 具有的一圖案化接地遮罩可有效地將繞組從基板遮蔽。 圖4 B顯示圖2 B及3 B所示的平面電感部件之集總元件模 型之示意圖。繞組211由電感器L2表示,其第一端子連接至 節點41 1,以及第二端子連接至節點41 2。繞組2 11與圖案化 接地遮罩212之間的電答性搞合由奇生電容Cwsh3表不’其 89951 -14 - 200414530 第‘子連接至節點411 ;以及由電容cwsh4表示,其第一 端子連接至節點412。圖案化接地遮罩212由〇^113的第二端 子興Cwsh4的第一端子的一短連接表示。圖案化接地遮罩 212與基板21 3之間的電容性耦合由寄生電容CshsuM表示, 其第一端子連接至表示圖案化接地遮罩212的短連接;以及 由奇生私春Cshsub2表示,其第一端子連接至表示圖案化接 地逖罩212的短連接。基板的電阻由基板電阻Rsub2表示, 其第一端子連接至Cshsubl的第二端子,而第二端子連接至 Cshsub2的第二端子。 圖案化接地遮罩212有效地消除寄生電容cshsubi與 Sshsub2以及基板電阻Rsub2的影響。雖然與自電感以並聯 的有效總奇生電容(由Cwsh3與Cwsh4表示)比沒有圖案化接 地返罩時稍高,但電感部件的品質因數亦較高,因為消除 了基板電阻(由Rsul32表示)的影響。 圖$ A 土 F頭示依據本發明的平面電感部件之圖案化接地 遮罩之其他具體實施例的俯視圖及斷面圖。圖5 A的俯視圖 中顯不的圖-案化接地遮罩502包含複數個第一軌道505,其 係關於鏡面504對稱並且具有與該鏡面5〇4垂直的方向。該 圖案化接地遮罩502進一步包含一第二軌道506,其具有與 鏡面504平行的方向,並且進一步關於該鏡面504對稱。該 等第一軌道505及第二軌道506位於相同的平面内。第二軌 道5 06與該等第一軌道505相交。圖5B顯示平面電感部件502 沿圖5A所示平面CC,之斷面圖。圖5B顯示第一軌道5〇5與第 二軌道506均關於鏡面504對稱,並且具有一與基板503平行 -15 - 89951 200414530 的方向。 圖5 C的俯視圖中顯示的圖案化接地遮罩5 1 2包含複數個 第一軌道5 1 5,其係關於鏡面5 1 4對稱並且具有與該鏡面5 1 4 垂直的方向。邊圖案化接地遮罩512進一步包各/第二軌道 5 1 6,其具有與鏡面5 14平行的方向,並且進一步關於該鏡 面5 14對稱。該等第一軌道5 15及第二軌道516位於彼此平行 的不同平面内。該第二軌道516與該等第一軌道515相交叉 ’並且在各父叉位置與该等苐一軌道導電連接。圖5D顯示 平面電感邵件5 1 2沿圖5 C所示平面DD,之斷面圖,圖5D顯示 第一軌道5 1 5與第二軌道5 1 6均關於鏡面5丨4對稱,並且具有 一與基板5 1 3平行的方向。此外,還顯示第一軌道5丨5係位 於第二軌道516與基板513之間。其並非必需。因為實際的 原因’最好使第二軌道5丨6位於第一軌道515與基板513之 間。 在一實際情況下,第一執道5丨5可位於一多晶矽層中,同 時弟-一轨道516位於一金屬層中。 第一軌迢-5 15及第二軌道516無需位於相同層中。對於第 一軌道51 5而言,其導電性比第二軌道6要重要得多。第二 軌選5 1 6基本上係提供一種方法以將第一軌道5丨5連接至一 固定直流電位DC,例如接地。在實務中,例如因為佈局的 原因,最好使第一軌道515位於與第二軌道516不同的層内。 圖5E的偷視圖中顯示的圖案化接地遮罩522包含複數個 第軌道52 5 ’其係關於鏡面524對稱並且具有與該鏡面524 垂直的方向。孩圖案化接地遮罩522進一步包含一第二軌道 89951 -16 - 200414530 5 2 6,其具有與鏡面5 2 4平行的方向,並且進一步關於該鏡 面5 2 4對稱。該等第一軌道5 2 5及第二執道5 2 6位於彼此平行 的不同平面内。該第二軌道526與該等第一軌道525相交又 ,並且在各交叉位置與該等第一軌道導電連接。該圖案化 接地遮罩522進一步包含複數個第三軌道527,其平行於第 一軌道並且位於一與該等第一軌道所在平面平行的平面内 。該等第一軌道525與第三軌道527係電性連接。圖5F顯示 平面電感部件522沿圖5E所示平面EE,之斷面圖。圖5F顯示 第一軌道525與第二軌道526均關於鏡面524對稱,並且具有 一與基板523平行的方向。如圖所示,第三執道527位於一 與第一軌道525所在平面平行的平面内。此外,還顯示第一 軌道525係位於第二軌道526與基板523之間。其並非必需。 因為貫際的原因,最好使第二軌道526位於第一軌道525與 基板5 2 3之間。 在一貫際情況下’第一軌道可在一金屬層(如包含鋁)中形 成’而第三軌道可在一埋入!^型(buned N ; BN)層中形成。 第一軌道的—功能係在與鏡面524垂直的方向上提高圖案化 接地遮罩的有效導電性。在埋入N型層中個別軌道之間的電 性絕緣可藉由深溝渠隔離而提供。其可減少個別第三軌道 <間的電客性耦合。為了在第三軌道頂部上的第一執道之 間提供低歐姆電性連接,可使用所謂的BN分接。電感部件 的、’、兀、、且的至屬與该β N層之間的距離大於繞組的金屬與多 曰曰石夕之間的距離’從而產生較少的電容性耦合。因此,與 僅包含多晶矽中實現的第一軌道的圖案化接地遮罩相比, 89951 -17 - 200414530 =口關中Λ現的乐三軌道的圖案化接地遮罩係-較佳的 解決万案。要對圖案化接地遮罩522的作用進行另一改進 需縮短第一軌道525的長度,從而使其不會在平面電感部件 的繞組之下延伸。此時,第—軌道525僅有助於減少接地掉 罩在與鏡面524垂直方向匕的右今^ < 、 白上的有效私I且,而不會對繞組與圖 案化接地遮罩之間的電容性耦合起作用。 圖6Α至Β顯示依據本發明的平面電感部件的繞組之另 項具體實施例之俯視圖。圖6Α顯示一繞組6〇〇,其包含第 子繞組601及第二子繞組6〇2。該等第一及第二子繞組 602係實質上呈螺旋狀。該等第一及第二子繞組6〇1、6〇2係 關於一方向與繞組600垂直的鏡面6〇3對稱,並且係電性串 聯。對於差動模式的操作而言,在第一及第二子繞組6〇1、 6 0 2彼此連接的位置處最好提供一中分接頭。 圖6Β顯示一繞組610,其包含第一子繞組611及第二子繞 組612。該等第一及第二子繞組6η、6 12係實質上呈螺旋狀 。為等第一及弟一子繞組611、6 12係關於一方向與繞組6 1 〇 垂直的鏡面6 1 3對稱,並且係電性串聯。對於差動模式的操 作而言,在第一及第二子繞組611、612彼此連接的位置處 最妤提供一中分接頭。 圖7顯示依據本發明的平面電感部件之繞組的另一項具 體實施例I俯視圖。圖7顯示一繞組7 0 0,其包含第一子繞 組70 1及第二子繞組702。該等第一及第二子繞組7〇 1、702 係實質上呈螺旋狀。此外,子繞組7 0 1包含兩個平行軌道 701 A、701Β ;同時子繞組702包含兩個平行軌道702Α、702Β -18 - 89951 200414530 。該等第一及第二子繞組701、702係關於一方向與繞組700 垂直的鏡面703對稱,並且係電性串聯。在子繞組701、702 連接之處,導電軌道70 1A係連接至導電執道702B ;同時導 電軌道701 B係連接至導電軌道702A。在操作中,這樣可在 繞組700中提供更加均勻的電流分佈,從而防止電流擁擠, 電流擁擠會導致繞鈕700的有效電阻較高,並且因此降低平 面電感部件的品質因數。對於差動模式的操作而言,在第 一及第二子繞組701、702彼此連接的位置處最好提供一中 分接頭。 圖8顯示包含依據本發明的平面電感部件之積體電路之 示意圖。顯示的示意圖係一電壓控制振4器(voltage controlled oscillator ; VC〇)的簡化示意圖。該VC〇800包含 第一電晶體T1、第二電晶體T2、第一電容器Cl、第二電容 器C2及第三電容器C3、第一電感器L3及第二電感器L4。T1 及T2的射極係連接至負電源VEE。T1的集極係連接至節點 801,T2的集極係連接至節點802。C1的第一端子係連接至 節點80 1,第二端子連接至T2的基極。C2的第一端子係連接 至節點802,第二端子連接至T1的基極。C3的第一端子係連 接至節點801,第二端子連接至節點802。L3的第一端子係 連接至節點801,第二端子連接至正電源VCC。L4的第一端 子係連接至節點802,第二端子連接至VCC。
在實務中,L3及L4可作為圖1、2A至B、6及7之一中所示 的平面電感部件的子繞組而實現,其如上所述配置有一中 分接頭。在電路800所示之情況下,中分接頭係連接至VCC -19 - 89951 ^0414530 2感部件的第-端子連接至節賴卜以及電感部件的第 —柯7子連接至節點802。
。總之’本發明係關於配置於—基板1〇3上的平面電感部件 s基板包含—位於一第一平面内的繞組⑺1、一圖案化接 地遮罩1G2 ’其用於將該繞組1Q1從該基板103遮蔽。該繞組 101係關於-垂直於該第-平面的鏡面104至少實質上對稱 、该圖菜化接地遮罩1〇2包含複數個導電第一軌道,其 ^於與該第—平面平行的—第—接地遮罩平面内。該等第 —軌道具有—與該鏡面1〇4垂直之方自餐沒有該圖案化 接地遮罩102 ’該繞組⑻係電容㈣合至該基板⑻。基板 電阻導致該電感部件⑽的品質因數下降。該圖案化接地遮 罩102將該繞组1Q1從該基板1Q3遮蔽,因此消除了該基板的 降級影響。為了防止該平面電感部件的有效自電感減少, 在孩圖案化接地遮罩中必須防止避路電% ;同#必須促進
在該繞組100的鏡射半環中感應產生電荷的轉移。其係藉由 該等第一軌道105而實現。 本文虎坍的本發明之具體實施例係說明性的而非限制含 義。熟悉本技術人士可對此等具體實施例進行各種修改, 而不致脫離隨附申請專利範圍中所定義的本發明之範疇。 例如,具有一螺旋形繞組的平面電感部件係關於一對稱 軸實質上對稱。 例如,除了圖8所示的雙極電晶體外,可使用其他類型的 電晶體。此外,應明白應用(差動)電感部件的更多積體電路 均可受益於使用依據本發明的平面電感部件。 S9951 -20 - 200414530 【圖式簡單說明】 從上又結合附圖的詳細說明中可明白本發明的上述及其 他目的與特徵,其中: 圖1頌π依據本發明的平面電感部件之一項具體實施例 之俯視圖; 圖2 Α至Β顯示依據本發明的平面電感部件之另 實施例之俯視圖; 圖3A至B顯示圖2八至B所示的平面電感部件之其他具體 實施例之斷面圖; 圖4A至B顯示圖2A至B所示的平面電感部件之其他具體 實施例的集總元件模型之電路示意圖; 圖5A至F顯示依據本發明的平面電感部件的圖案化接地 遮罩4其他具體實施例之俯视圖及斷面圖; 圖6—A至B顯示依據本發明的平面電感部件的繞組之其他 具體實施例之俯視圖; 圖7顯示依據本發明的平面電感部件的繞級之另―項且 體實施例之-俯視圖; /、、 圖8顯示·包含依據本發 〕十面包感部件之積體電路之 系意圖。 圖式中相同的零件存忐士 ^ 干你由相同的茶考數字來表示。 【圖式代表符號說明】 100 101 102 平面電感部件 繞組 圖案化接地遮罩 89951 '21 - 200414530 103 基板 104 鏡面 105 第一軌道 200 平面電感部件 201 繞組 202 圖案化接地遮罩 203 基板 204 鏡面 20 5 第一軌道 206 第二軌道 210 平面電感部件 211 繞組 212 圖案化接地遮罩 213 基板 214 鏡面 215 第一軌道 216 - 第二軌道 401 節點 402 節點 411 節點 412 節點 502 圖案化接地遮罩 503 基板 504 鏡面 89951 -22 - 200414530 505 第一軌道 506 第二軌道 512 圖案化接地遮罩 513 基板 514 鏡面 515 第一軌道 516 第二軌道 522 圖案化接地遮罩 523 基板 524 鏡面 525 第一軌道 526 第二軌道 527 第三軌道 600 繞組 601 子繞組 602 子繞組 603 - 鏡面 610 繞組 611 子繞組 612 子繞組 613 鏡面 700 繞組 701 子繞組 701 A 導電軌道 -23 - 89951 200414530 701B 導電軌道 702 子繞組 702A 導電軌道 702B 導電軌道 703 鏡面 800 電壓控制振盪器 801 節點 802 節點 Cl 第一電容器 C2 第二電容器 C3 .第三電容器 Cshsub1 寄生電容 Cshsub2 寄生電容 C w s h 1 寄生電容 Cwsh2 寄生電容 C w s h 3 寄生電容 C wsh4 - 寄生電容 Cwsub 1 寄生電容 Cwsub2 寄生電容 LI 電感器 L2 電感器 L3 第一電感器 L4 弟二電感器 Rsub 1 基板電阻
89951 -24- 200414530
Rsub2 ΤΙ T2 VCC VEE 基板電阻 第一電晶體 弟二電晶體 正電源 負電源
8995 L -25 -

Claims (1)

  1. 200414530 拾、申請專利範圍: 1. 一種平面電感部件,其包含: - 一位於一第一平面内之繞組, -一用於將該繞組從一另一層遮蔽之圖案化接地遮 罩,其特徵為: - 該繞組係關於一垂直於該第一平面的鏡面至少 實質上對稱,
    - 該圖案化接地遮罩包含位於與該第一平面平行 的一第一接地遮罩平面内的複數個導電第一軌 道,該等第一軌道具有一與該鏡面垂直之方向。 2. 如申請專利範圍第1項之平面電感部件,其特徵為該等 第一軌道係關於該鏡面至少實質上對稱。 3 .如申請專利範圍第1項之平面電感部件,其特徵為該圖 案化接地遮罩包含一方向與該第一平面平行的第二導 電軌道,其關於該鏡面對稱,並且電性耦合至該等第一
    軌道。 4. 如申請專利範圍第3項之平面電感部件,其特徵為該第 二導電軌道係位於該第一接地遮罩平面内。 5. 如申請專利範圍第1項之平面電感部件,其特徵為該圖 案化接地遮罩包含複數個其他導電軌道,其位於與該第 一接地遮罩平面平行的一另一接地遮罩平面内,該等其 他軌道具有一與該等第一軌道平行之方向,並且電性搞 合至該等第一軌道。 6. 如申請專利範圍第5項之平面電感部件,其特徵為該等 89951 200414530 其他軌道係關於該鏡面至少實質上對稱。 7.如申請專利範圍第1項之平面電感部件,其特徵為該繞 組包含一具有一第一中心的第一至少實質上螺旋形的 子繞組,其與一具有一第二中心的第二至少實質上螺旋 形的子繞組纏繞,該等第一及第二中心彼此重合,該第 二子繞組的形狀係該第一子繞組的形狀之一鏡像,並且 該等第一及第二子繞組係電性串聯。 8:如申請專利範圍第1項之平面電感部件,其特徵為該.繞 組係實質上圓形的。 9. 一種包含一基板、一如申請專利範圍第1至8項中任一項 之平面電感部件之積體電路,該另一層係該基板。 -2 - 89951
TW092134877A 2002-12-13 2003-12-10 A planar inductive component and an integrated circuit comprising a planar inductive component TW200414530A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02080328 2002-12-13

Publications (1)

Publication Number Publication Date
TW200414530A true TW200414530A (en) 2004-08-01

Family

ID=32524039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092134877A TW200414530A (en) 2002-12-13 2003-12-10 A planar inductive component and an integrated circuit comprising a planar inductive component

Country Status (8)

Country Link
US (1) US20060049481A1 (zh)
EP (1) EP1573754B1 (zh)
JP (1) JP2006511068A (zh)
KR (1) KR20050089036A (zh)
CN (1) CN100468717C (zh)
AU (1) AU2003283753A1 (zh)
TW (1) TW200414530A (zh)
WO (1) WO2004055839A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084728B2 (en) * 2003-12-15 2006-08-01 Nokia Corporation Electrically decoupled integrated transformer having at least one grounded electric shield
DE102005050484B4 (de) * 2005-10-21 2010-01-28 Atmel Automotive Gmbh Monolithisch integrierbare Schaltungsanordnung
US7161228B1 (en) * 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
WO2007080531A1 (en) * 2006-01-09 2007-07-19 Nxp B.V. Integrated circuit inductor with small floating metal structures
WO2007131967A1 (en) 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
KR100744143B1 (ko) * 2006-07-27 2007-08-01 삼성전자주식회사 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치
CN100442507C (zh) * 2006-12-15 2008-12-10 威盛电子股份有限公司 对称电感元件
TWI344658B (en) * 2007-05-11 2011-07-01 Via Tech Inc Inductor structure
US8138876B2 (en) * 2008-01-29 2012-03-20 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors
US8559186B2 (en) * 2008-04-03 2013-10-15 Qualcomm, Incorporated Inductor with patterned ground plane
EP2266121B1 (en) 2008-04-10 2015-06-10 Nxp B.V. 8-shaped inductor
CN101556860B (zh) * 2008-04-10 2011-10-12 财团法人工业技术研究院 含有电感与电容并联的电路元件
WO2009130665A1 (en) 2008-04-21 2009-10-29 Nxp B.V. Planar inductive unit and an electronic device comprising a planar inductive unit
JP2012521089A (ja) * 2009-03-18 2012-09-10 アギア システムズ インコーポレーテッド 磁気結合が低減された集積回路インダクタ
CN102576605B (zh) * 2009-11-17 2016-01-20 马维尔国际贸易有限公司 接地屏蔽电容器
US8772975B2 (en) * 2009-12-07 2014-07-08 Qualcomm Incorporated Apparatus and method for implementing a differential drive amplifier and a coil arrangement
WO2012128832A1 (en) * 2011-03-21 2012-09-27 Xilinx, Inc. Symmmetrical center tap inductor structure
US8836078B2 (en) * 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8659126B2 (en) * 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
CN102446898A (zh) * 2011-12-27 2012-05-09 杭州电子科技大学 一种多个衬底屏蔽层的集成电路片上电感结构
CN102522402A (zh) * 2011-12-27 2012-06-27 杭州电子科技大学 一种新型衬底屏蔽层的片上变压器结构
EP2669906B1 (en) 2012-06-01 2018-08-29 Nxp B.V. An integrated circuit based transformer
CN102738124B (zh) * 2012-06-29 2015-05-13 杭州电子科技大学 一种分形图案接地屏蔽结构
JP5970308B2 (ja) 2012-09-19 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US9214269B2 (en) * 2012-12-10 2015-12-15 Texas Instruments Incorporated IC rectangular inductor with perpendicular center and side shield traces
CN104078448B (zh) * 2013-03-28 2018-02-06 瑞昱半导体股份有限公司 集成电感结构以及集成电感结构制造方法
CN103247614A (zh) * 2013-04-28 2013-08-14 上海宏力半导体制造有限公司 电感器件
CN103337494A (zh) * 2013-06-08 2013-10-02 上海集成电路研发中心有限公司 电感结构
US9805864B2 (en) 2014-04-04 2017-10-31 Apple Inc. Inductive spring system
US10062492B2 (en) 2014-04-18 2018-08-28 Apple Inc. Induction coil having a conductive winding formed on a surface of a molded substrate
US20160064137A1 (en) * 2014-09-02 2016-03-03 Apple Inc. Capacitively balanced inductive charging coil
US20160094078A1 (en) 2014-09-29 2016-03-31 Apple Inc. Inductive coupling assembly for an electronic device
US10404089B2 (en) 2014-09-29 2019-09-03 Apple Inc. Inductive charging between electronic devices
US9837847B2 (en) * 2014-10-28 2017-12-05 Lite-On Technology Corporation Wireless charging transmitter and method thereof
US9583554B1 (en) * 2014-12-23 2017-02-28 Altera Corporation Adjustable ground shielding circuitry
US10075138B2 (en) 2015-10-12 2018-09-11 Qualcomm Incorporated Inductor shielding
US10644697B2 (en) * 2016-02-11 2020-05-05 Texas Instruments Incorporated Material-discernment proximity sensor
WO2017169543A1 (ja) * 2016-03-29 2017-10-05 株式会社村田製作所 コイルアンテナ、給電装置、受電装置およびワイヤレス電力供給システム
CN106024340A (zh) * 2016-08-02 2016-10-12 成都线易科技有限责任公司 具有屏蔽结构的变压器
US10561049B2 (en) * 2016-10-28 2020-02-11 Integrated Device Technology, Inc. Interference filter for wireless power transfer systems
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
US10217703B2 (en) * 2017-01-03 2019-02-26 Xilinx, Inc. Circuits for and methods of implementing an inductor and a pattern ground shield in an integrated circuit
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
CN107946279B (zh) * 2017-11-15 2020-07-17 上海华虹宏力半导体制造有限公司 调节电感结构感值的方法
CN109950228B (zh) * 2017-12-20 2021-03-09 炬芯科技股份有限公司 一种芯片及设备
US10692963B2 (en) 2018-01-30 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for shielded inductive devices
US10896780B2 (en) 2018-03-02 2021-01-19 Intel IP Corporation Resonant LC tank package and method of manufacture
CN113785494B (zh) * 2019-04-30 2023-09-22 华为技术有限公司 一种半导体器件及电子设备
EP4040482A4 (en) * 2019-10-29 2022-11-02 Huawei Technologies Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MAKING IT
CN112019168A (zh) * 2020-08-21 2020-12-01 武汉大学 一种基于慢波微带线匹配网络的功率放大器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213762A1 (fr) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Dispositif d'isolation d'un élement électrique
US6593838B2 (en) * 2000-12-19 2003-07-15 Atheros Communications Inc. Planar inductor with segmented conductive plane
FR2819938B1 (fr) * 2001-01-22 2003-05-30 St Microelectronics Sa Dispositif semi-conducteur comprenant des enroulements constituant des inductances
US6573822B2 (en) * 2001-06-18 2003-06-03 Intel Corporation Tunable inductor using microelectromechanical switches
US6794977B2 (en) * 2001-10-15 2004-09-21 Nokia Corportation Planar transformers
US6794978B2 (en) * 2002-05-15 2004-09-21 John C. Tung Accurate multi-ground inductors for high-speed integrated circuits
US6803849B2 (en) * 2002-10-31 2004-10-12 Intersil Americas Inc. Solid state inducting device

Also Published As

Publication number Publication date
CN1723513A (zh) 2006-01-18
JP2006511068A (ja) 2006-03-30
EP1573754B1 (en) 2016-06-29
US20060049481A1 (en) 2006-03-09
WO2004055839A1 (en) 2004-07-01
KR20050089036A (ko) 2005-09-07
EP1573754A1 (en) 2005-09-14
AU2003283753A1 (en) 2004-07-09
CN100468717C (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
TW200414530A (en) A planar inductive component and an integrated circuit comprising a planar inductive component
US5936298A (en) Method for realizing magnetic circuits in an integrated circuit
CN1826670B (zh) 用于具有最小图案密度要求的半导体技术的电感和电容元件
US6380835B1 (en) Symmetric multi-layer spiral inductor for use in RF integrated circuits
TWI395240B (zh) 積體半導體電感器及其形成方法與積體半導體濾波器
TW522561B (en) Via/line inductor on semiconductor material
US8427266B2 (en) Integrated circuit inductor having a patterned ground shield
JP2004519844A (ja) セグメント化された導電性平面を有するプレーナインダクタ
US20080150670A1 (en) Multi-layered symmetric helical inductor
WO1998050956A1 (en) Patterned ground shields for integrated circuit inductors
JP2000504497A (ja) インダクタを具えた半導体集積回路
US8003529B2 (en) Method of fabrication an integrated circuit
US6714112B2 (en) Silicon-based inductor with varying metal-to-metal conductor spacing
TWI300617B (en) Low substrate loss inductor
JP2020507204A (ja) 集積回路においてインダクタおよびパターングランドシールドを実装するための回路および方法
JP2002009166A (ja) 集積された誘導性回路
US8198965B2 (en) Grounding of magnetic cores
CN207993862U (zh) 一种电感堆叠结构
TWI749398B (zh) 電感電容振盪器及共模共振腔
JP2004095777A (ja) インダクタ素子
JP3909799B2 (ja) 半導体集積回路装置
TW200522269A (en) IC design of differential varactors
TW465078B (en) Manufacturing method of inductor formation using redistribution process of flip-chip
TW202234656A (zh) 半導體裝置和電感器裝置
CN116417439A (zh) 电感结构及电感结构的形成方法