TW202234656A - 半導體裝置和電感器裝置 - Google Patents

半導體裝置和電感器裝置 Download PDF

Info

Publication number
TW202234656A
TW202234656A TW110147740A TW110147740A TW202234656A TW 202234656 A TW202234656 A TW 202234656A TW 110147740 A TW110147740 A TW 110147740A TW 110147740 A TW110147740 A TW 110147740A TW 202234656 A TW202234656 A TW 202234656A
Authority
TW
Taiwan
Prior art keywords
loop
inductor
intersection
conductor
terminal
Prior art date
Application number
TW110147740A
Other languages
English (en)
Other versions
TWI803105B (zh
Inventor
孫瑞伯
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202234656A publication Critical patent/TW202234656A/zh
Application granted granted Critical
Publication of TWI803105B publication Critical patent/TWI803105B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本發明公開一種半導體裝置，包括：基板；第一端子和第二端子；以及導體，佈置在該基板上的該第一端子和該第二端子之間以構成電感器，其形狀用於形成第一迴路和第二迴路，其中該導體與其自身的第一交叉點存在於第一迴路和第二迴路之間，其中該第一迴路與該第二迴路分別界定第一封閉區域與第二封閉區域，其中該第一封閉區域小於該第二封閉區域。

Description

半導體裝置和電感器裝置
本發明涉及半導體技術領域，尤其涉及一種半導體裝置和電感器裝置。
積體電路（integrated circuit）電感器對於實現許多完全整合的收發器晶片所需的壓控振盪器 (voltage-controlled oscillator，VCO) 至關重要，這些收發器晶片服務於多種無線通訊協定。已知使用複數個迴路（loop）形成電感器，並且每個迴路具有複數個路徑。導電軌道（conductive track）優選地設置在兩個水平面上，在導電軌道的路徑之間具有交叉或交叉點。
減少單個半導體晶片或晶粒上VCO 諧振器之間的相互電磁耦合（electromagnetic coupling）的一種方法涉及使用關於它們的水平軸和/或它們的垂直軸基本對稱的電感器，並以某種方式向電感器提供電流，使得產生的磁場分量由於對稱性而趨於相互抵消。此外，兩個這樣的電感器可以彼此靠近放置並以某種方式定向，以便顯著降低由於源自第一電感器的磁場而在第二電感器中的感應電流。對稱的 8 字形（8-shaped）電感器是晶粒上（on-die）電感器的常用實現方法。
有鑑於此，本發明提供一種半導體裝置和電感器裝置，包括非對稱8字形電感器，能夠減輕電感電容壓控振盪器(inductor-capacitor voltage-controlled oscillator，LC-VCO)的干擾，以解決上述問題。
根據本發明的第一方面，公開一種半導體裝置，包括：
基板；
第一端子和第二端子；以及
導體，佈置在該基板上的該第一端子和該第二端子之間以構成電感器，其形狀用於形成第一迴路和第二迴路，其中該導體與其自身的第一交叉點存在於第一迴路和第二迴路之間，其中該第一迴路與該第二迴路分別界定第一封閉區域與第二封閉區域，其中該第一封閉區域小於該第二封閉區域。
根據本發明的第二方面，公開一種電感器裝置，包括：
基板；
第一端子和第二端子；以及
導體，佈置在該基板上的該第一端子和該第二端子之間以構成電感器，其形狀用於形成第一迴路和第二迴路，其中該導體與其自身的第一交叉點存在於第一迴路和第二迴路之間，其中該第一迴路與該第二迴路分別界定第一封閉區域與第二封閉區域，其中該第一封閉區域小於該第二封閉區域。
本發明的半導體裝置由於包括：基板；第一端子和第二端子；以及導體，佈置在該基板上的該第一端子和該第二端子之間以構成電感器，其形狀用於形成第一迴路和第二迴路，其中該導體與其自身的第一交叉點存在於第一迴路和第二迴路之間，其中該第一迴路與該第二迴路分別界定第一封閉區域與第二封閉區域，其中該第一封閉區域小於該第二封閉區域。透過第一迴路相對於軸與第二迴路不對稱的設置，可以極大的減小耦合雜訊，減輕對其他電路的負面干擾。
在下面對本發明的實施例的詳細描述中，參考了附圖，這些附圖構成了本發明的一部分，並且在附圖中透過圖示的方式示出了可以實踐本發明的特定的優選實施例。對這些實施例進行了足夠詳細的描述，以使所屬技術領域具有通常知識者能夠實踐它們，並且應當理解，在不脫離本發明的精神和範圍的情況下，可以利用其他實施例，並且可以進行機械，結構和程式上的改變。本發明。因此，以下詳細描述不應被理解為限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
將理解的是，儘管術語“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用於描述各種元件、組件、區域、層和/或部分，但是這些元件、組件、區域、這些層和/或部分不應受到這些術語的限制。這些術語僅用於區分一個元件、組件、區域、層或部分與另一區域、層或部分。因此，在不脫離本發明構思的教導的情況下，下面討論的第一或主要元件、組件、區域、層或部分可以稱為第二或次要元件、組件、區域、層或部分。
此外，為了便於描述，本文中可以使用諸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之類的空間相對術語，以便於描述一個元件或特徵與之的關係。如圖所示的另一元件或特徵。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋設備在使用或運行中的不同方位。該裝置可以以其他方式定向（旋轉90度或以其他定向），並且在此使用的空間相對描述語可以同樣地被相應地解釋。另外，還將理解的是，當“層”被稱為在兩層“之間”時，它可以是兩層之間的唯一層，或者也可以存在一個或複數個中間層。
術語“大約”、“大致”和“約”通常表示規定值的±20％、或所述規定值的±10％、或所述規定值的±5％、或所述規定值的±3％、或規定值的±2％、或規定值的±1％、或規定值的±0.5％的範圍內。本發明的規定值是近似值。當沒有具體描述時，所述規定值包括“大約”、“大致”和“約”的含義。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明。如本文所使用的，單數術語“一”，“一個”和“該”也旨在包括複數形式，除非上下文另外明確指出。本文所使用的術語僅出於描述特定實施例的目的，並不旨在限制本發明構思。如本文所使用的，單數形式“一個”、“一種”和“該”也旨在包括複數形式，除非上下文另外明確指出。
將理解的是，當將“元件”或“層”稱為在另一元件或層“上”、“連接至”、“耦接至”或“鄰近”時，它可以直接在其他元件或層上、與其連接、耦接或相鄰、或者可以存在中間元件或層。相反，當元件稱為“直接在”另一元件或層“上”、“直接連接至”、“直接耦接至”或“緊鄰”另一元件或層時，則不存在中間元件或層。
注意：（i）在整個附圖中相同的特徵將由相同的附圖標記表示，並且不一定在它們出現的每個附圖中都進行詳細描述，並且（ii）一系列附圖可能顯示單個專案的不同方面，每個方面都與各種參考標籤相關聯，這些參考標籤可能會出現在整個序列中，或者可能只出現在序列的選定圖中。
隨著矽上的整合表面（integration surface）越來越小，敏感塊（sensitive block）和電磁 (electromagnetic，EM) 源（如 VCO）之間的相互作用變得越來越強。電感電容壓控振盪器 (inductor-capacitor voltage-controlled oscillator，LC-VCO) 由負 gm（跨導）單元、開關電容器陣列 (switched capacitor array，SCA)、電感器等組成。如前所述，對稱的 8 字形電感（或電感器）通常用於電感電容壓控振盪器（或電感器電容器壓控振盪器）中。然而，對於這種對稱的 8 字形電感器，雜訊耦合已成為一個問題，尤其是當存在相鄰的接地頂部金屬（ground top metal）時。
本發明提供了一種半導體裝置（電感器裝置），其包括用於晶粒上電感耦合減輕的非對稱8字形電感器，以解決該問題。根據本發明的電感器用於例如壓控振盪器的情況下可以獲得更好的電性能。根據實驗結果，在受干擾電路（victim circuit）的電感器處可以觀察到 20dB 的耦合雜訊降低。
圖1示出了根據本發明實施例的非對稱8字形電感器。如圖1所示，半導體裝置（電感器裝置）1a包括基板100例如矽基基板和製作在基板100上的電感器IN。根據一個實施例，電感器IN至少部分地被接地金屬環GR包圍。根據一個實施例，例如，接地金屬環GR構造在基板100上方的頂部金屬層202處。這裡提到的頂部金屬層不限於最頂部的金屬層。例如，頂部金屬層可以包括最頂部金屬層和位於最頂部金屬層下方的幾個上部金屬層。應當理解，接地金屬環GR可以限定在任何頂部金屬層中，例如最頂部金屬層或上部金屬層等。
根據一個實施例，例如，頂部金屬層202可以是鋁層，但不限於此。電感器IN透過使用佈置在受干擾電路VC的兩個端子A、B之間的導體210形成，該受干擾電路VC佈置在接地金屬環GR的開口端OP附近。儘管示出了開環型接地環GR，但應當理解，在一些實施例中，接地金屬環GR可以是閉環型接地環。根據一個實施例，例如，受干擾電路VC可以是電感電容壓控振盪器的開關電容陣列，但不限於此。
根據一個實施例，導體210成形為形成單匝（single-turn）電感器IN的第一迴路L1和第二迴路L2。在第一迴路L1和第二迴路L2之間存在交叉點C。第一迴路L1包圍第一區域（第一封閉區域），第二迴路L2包圍第二區域（第二封閉區域）。第一迴路L1由導體210和交叉點C限定，交叉點C使第一封閉區域至少在垂直於佈置第一迴路的平面的方向上的投影中完全封閉。第二迴路L2由導體210和交叉點C限定。根據一個實施例，第二封閉區域不是完全封閉的。封閉區域可以是完全或不完全封閉的。
根據一個實施例，第一迴路L1相對於軸AS與第二迴路L2不對稱，軸AS可以是穿過交叉點C的軸。根據一個實施例，第一封閉區域小於第二封閉區域。根據一個實施例，第二迴路L2佈置得更靠近受干擾電路VC並且第一迴路L1佈置得離受干擾電路VC更遠，從而減小對受干擾電路VC的負面影響。透過本發明的第一迴路L1相對於軸AS與第二迴路L2不對稱的設置，可以極大的減小耦合雜訊，並且本發明實施例中透過設置在外圍的接地金屬環GR，以至少部分的圍繞第一迴路L1與第二迴路L2，從而消除或減少電磁耦合的影響。
電感器IN可以透過傳統的半導體製造製程製造在基板100上，包括但不限於沉積、光刻、蝕刻、清洗、拋光、退火等。電感器IN可以由至少兩個互連層組成。通常，較厚的頂部互連層具有較低的電阻並且電感器IN通常佈置在頂部金屬層中，除了導體210與自身相交的位置。在那些交叉點使用較低的互連層（也即交叉點C形成在頂部金屬層之下的金屬層中）。例如，在圖1中，導體210可以位於頂部金屬層中並且在交叉點C1處連接到下面的互連層211。互連層211可以位於較低的金屬層中。
圖2示出了根據本發明的另一個實施例的不對稱的8字形電感器，其中相同的區域、層或元件由相同的數字編號或標籤表示。如圖2所示，同樣地，單匝8字形電感器1b包括基板100例如矽基基板和製作在基板100上的電感器IN。根據一個實施例，電感器IN至少為部分被接地金屬環 GR 包圍。根據一個實施例，例如，接地金屬環GR構造在基板100上方的頂部金屬層202處。根據一個實施例，例如，頂部金屬層202可以是鋁層，但不限於此。電感器IN透過使用佈置在受干擾電路VC的兩個端子A、B之間的導體210形成，該受干擾電路VC佈置在接地金屬環GR的開口端OP附近。根據一個實施例，例如，受干擾電路VC可以是電感電容壓控振盪器的開關電容陣列，但不限於此。
根據一個實施例，導體210成形為形成單匝電感器IN的第一迴路L1和第二迴路L2。在第一迴路L1和第二迴路L2之間存在第一交叉點C1。第一迴路L1包圍第一區域（第一封閉區域），第二迴路L2包圍第二區域（第二封閉區域）。第一迴路L1由導體210和構成第一封閉區域的第一交叉點C1限定。第二迴路L2由導體210、第一交叉點C1和第二迴路L2與端子A、B之間的第二交叉點C2限定。根據一個實施例，第一迴路L1與第二迴路L2相對於軸 AS不對稱。根據一個實施例，第一封閉區域小於第二封閉區域。根據一個實施例，第二迴路L2佈置得更靠近受干擾電路VC並且第一迴路L1佈置得離受干擾電路VC更遠。本實施例中透過將端子A和B交叉以形成交叉點C2，然後連接到受干擾電路VC，可以進一步減少雜訊的影響，減少對受干擾電路VC的負面影響。
電感器IN可以透過傳統的半導體製造製程製造在基板100上，包括但不限於沉積、光刻、蝕刻、清洗、拋光、退火等。電感器IN可以由至少兩個互連層組成。通常，較厚的頂部互連層具有較低的電阻並且電感器IN通常佈置在頂部金屬層中，除了導體210與自身相交的位置。在那些交叉點使用較低的互連層（也即交叉點C1形成在頂部金屬層之下的金屬層中）。例如，在圖2中，導體210可以位於頂部金屬層中並且分別在交叉點C1、C2處連接到下面的互連層211、212。互連層211、212可以位於頂部金屬層下方的金屬層中。
圖3示出了根據本發明的另一個實施例的不對稱的8字形電感器，其中相同的區域、層或元件由相同的數字編號或標籤表示。如圖3所示，半導體裝置1c包括基板100，例如矽基基板，以及製作在基板100上的雙匝（double-turn）8字形電感器IN。可以理解的是，本發明適用於多匝電感器（例如三匝更多匝），不限於雙匝電感器。根據一個實施例，電感器IN至少部分地被接地金屬環GR包圍。根據一個實施例，例如，接地金屬環GR構造在基板100上方的頂部金屬層202處。根據一個實施例，例如，頂部金屬層202可以是鋁層，但不限於此。電感器IN透過使用佈置在開關電容器陣列20的兩個端子A、B之間的導體210形成，該開關電容器陣列20鄰近接地金屬環GR的開口端OP佈置。根據一個實施例，例如，開關電容器陣列20可以電連接到負gm單元30。應當理解，電感器IN、開關電容器陣列20和負gm單元30的佈置僅用於說明目的。負gm單元30可以作為受干擾電路的一個示例。
根據一個實施例，導體210成形為形成電感器IN的第一迴路L1和第二迴路L2。在第一迴路L1和第二迴路L2之間存在第一交叉點C1。第一迴路L1包圍第一區域，第二迴路L2包圍第二區域。第一迴路L1通常由導體210和形成第一封閉區域的第一交叉點C1限定。第二迴路L2通常由導體210、第一交叉點C1和端子A、B限定。根據一個實施例，第一迴路L1關於軸AS與第二迴路L2不對稱。根據一個實施例，第一封閉區域小於第二封閉區域。根據一個實施例，第二迴路L2佈置得更靠近開關電容器陣列20並且第一迴路L1佈置成遠離開關電容器陣列20。
根據一個實施例，導體210進一步成形以形成第三迴路L3和第四迴路L4。根據一個實施例，導體210與其自身的第三交叉點C3存在於第三迴路L3和第四迴路L4之間。根據一個實施例，第三迴路L3和第四迴路L4分別限定第三封閉區域和第四封閉區域。根據一個實施例，第四封閉區域大於第三封閉區域。
根據一個實施例，導體210還設有第四交叉點C4，其本身連接第一回路L1與第三回路L3，從而進一步界定第一封閉區域與第三封閉區域的邊界。
根據一個實施例，第一迴路L1連接在第四迴路L4和第二迴路L2之間。根據一個實施例，第四迴路L4連接在第一迴路L1和第三迴路L3之間以獲得與8形（或8字形）結構串聯的8形（或8字形）結構。
根據一個實施例，第三迴路L3佈置在第一迴路L1內並且第四迴路L4佈置在第二迴路L2內從而形成用於進一步限定第四封閉區域的第五交叉點C5，並且形成用於進一步限定第一封閉區域和第二封閉區域的第六交叉點C6，以獲得8中8（8-within-8）形結構（或8合8形結構）。也即，本實施例中，第一迴路L1可以是圖3中電感器的左邊區域（軸AS以左）的外圍的大圈，例如從交叉點C1，到交叉點C4，再回到交叉點C1的一圈；第二迴路L2可以是圖3中中電感器的右邊區域（軸AS以右）的外圍的大圈，例如從交端子B，到交叉點C1，再到端子A；第三迴路L3可以是圖3中電感器的左邊區域（軸AS以左）的在第一迴路L1內的小圈，例如從交叉點C4，到交叉點C6，再回到交叉點C4的一圈；第四迴路L4可以是圖3中中電感器的右邊區域（軸AS以右）的在第二迴路L2內的小圈，例如從交叉點C5，再回到交叉點C5的一圈。
電感器IN可以透過傳統的半導體製造製程製造在基板100上，包括但不限於沉積、光刻、蝕刻、清洗、拋光、退火等。電感器IN可以由至少兩個互連層組成。通常，較厚的頂部互連層具有較低的電阻並且電感器IN通常佈置在頂部金屬層中，除了導體210與自身相交的位置。在那些交叉點使用較低的互連層。例如，在圖3中，導體210可以在頂部金屬層中被圖案化並且分別在交叉點C1、C3、C4、C5-C6處連接到下麵的互連層211、213、214、215。互連層211、214和215可以位於頂部金屬層正下方的下部金屬層中。互連層213可以位於互連層211、214和215下方的金屬層中。
圖4示出了根據本發明的另一個實施例的不對稱的8字形電感器，其中相同的區域、層或元件由相同的數字編號或標籤表示。如圖4所示，裝置1d包括基板100，例如矽基基板，以及製作在基板100上的雙匝8字形電感器IN。可以理解，本發明適用於多匝電感，不限於雙匝電感器。根據一個實施例，電感器IN至少部分地被接地金屬環GR包圍。根據一個實施例，例如，接地金屬環GR構造在基板100上方的頂部金屬層202處。根據一個實施例，例如，頂部金屬層202可以是鋁層，但不限於此。電感器IN透過使用佈置在開關電容器陣列20的兩個端子A、B之間的導體210形成，該開關電容器陣列20鄰近接地金屬環GR的開口端OP佈置。根據一個實施例，例如，開關電容器陣列20可以電連接到負gm單元30。應當理解，電感器IN、開關電容器陣列20和負gm單元30的佈置僅用於說明目的。
根據一個實施例，導體210成形為形成電感器IN的第一迴路L1和第二迴路L2。在第一迴路L1和第二迴路L2之間存在第一交叉點C1。第一迴路L1包圍第一區域，第二迴路L2包圍第二區域。第一迴路L1通常由導體210和形成第一封閉區域的第一交叉點C1限定。第二迴路L2通常由導體210、第一交叉點C1和第二迴路L2與端子A、B之間的第二交叉點C2限定。根據一個實施例，第一迴路L1與第二迴路相對於軸 AS不對稱L2 。根據一個實施例，第一封閉區域小於第二封閉區域。根據一個實施例，第二迴路L2佈置得更靠近開關電容器陣列20並且第一迴路L1佈置成遠離開關電容器陣列20。本實施例中透過將端子A和B交叉以形成交叉點C2，然後連接到負gm單元30，可以進一步減少雜訊的影響，減少對負gm單元30的負面影響。
根據一個實施例，導體210進一步成形以形成第三迴路L3和第四迴路L4。根據一個實施例，導體210與其自身的第三交叉點C3存在於第三迴路L3和第四迴路L4之間。根據一個實施例，第三迴路L3和第四迴路L4分別限定第三封閉區域和第四封閉區域。根據一個實施例，第四封閉區域大於第三封閉區域。
根據一個實施例，導體210還設置有第四交叉點C4，其自身連接第一迴路L1和第三迴路L3，從而進一步限定第一封閉區域和第三封閉區域的邊界。
根據一個實施例，第一迴路L1連接在第四迴路L4和第二迴路L2之間。根據一個實施例，第四迴路L4連接在第一迴路L1和第三迴路L3之間以獲得與8形結構串聯的8形結構。
根據一個實施例，第三迴路L3佈置在第一迴路L1內並且第四迴路L4佈置在第二迴路L2內從而形成用於進一步限定第四封閉區域的第五交叉點C5，並且形成用於進一步限定第一封閉區域和第二封閉區域的第六交叉點C6，以獲得8中8形結構。
電感器IN可以透過傳統的半導體製造製程製造在基板100上，包括但不限於沉積、光刻、蝕刻、清洗、拋光、退火等。電感器IN可以由至少兩個互連層組成。通常，較厚的頂部互連層具有較低的電阻並且電感器IN通常佈置在頂部金屬層中，除了導體210與自身相交的位置。在那些交叉點使用較低的互連層。例如，在圖4中，導體210可以在頂部金屬層中被圖案化並且分別在交叉點C1、C2、C3、C4、C5-C6處連接到下麵的互連層211、212、213、214、215。互連層211、212、214和215可以位於頂部金屬層正下方的下部金屬層中。互連層213可以位於互連層211、212、214和215下方的金屬層中。
圖5示出了根據本發明的又一實施例的不對稱的8字形電感器，其中相同的區域、層或元件由相同的數字編號或標籤表示。如圖5所示，裝置（半導體裝置）1e包括基板100（例如矽基基板）和製造在基板100上的單匝8形電感器IN。可以理解，本發明適用於多匝電感器，不限於雙匝電感器。根據一個實施例，電感器IN至少部分地被接地金屬環GR包圍。根據一個實施例，例如，接地金屬環GR構造在基板100上方的頂部金屬層202處。根據一個實施例，例如，頂部金屬層202可以是鋁層，但不限於此。透過使用導體210形成電感器IN，該導體210與鄰近接地金屬環GR的開口端OP設置的開關電容器陣列20的連接部分22、24合併。根據一個實施例，例如，開關電容器陣列20可以電連接到負gm單元30。應當理解，電感器IN、開關電容器陣列20和負gm單元30的佈置僅用於說明目的。
取消圖3中的端子A、B是有益的，因為開關電容器陣列20和電感器IN之間的金屬連接可能引起額外的電流迴路並因此降低電感器耦合的干擾源（aggressor）。透過將電感器IN與開關電容器陣列20的連接部分22、24合併，可以避免不期望的電流迴路。具體的，本實施例中透過取消圖3中的端子A、B以減短從電感器IN到負gm單元30的距離，使得由電感器IN連直接連接到連接部分22、24，因此可以進一步減少雜訊的影響，減少對負gm單元30的負面影響。
根據一個實施例，同樣地，導體210成形為形成電感器IN的第一迴路L1和第二迴路L2。在第一迴路L1和第二迴路L2之間存在第一交叉點C1。第一迴路L1包圍第一區域，第二迴路L2包圍第二區域。第一迴路L1通常由導體210和形成第一封閉區域的第一交叉點C1限定。第二迴路L2通常由導體210、第一交叉點C1和開關電容器陣列20的連接部分22、24限定。根據一個實施例，第一迴路L1與第二迴路L2相對於軸 AS不對稱。根據一個實施例，第一封閉區域小於第二封閉區域。根據一個實施例，第二迴路L2（較大）佈置得更靠近開關電容器陣列20並且第一迴路L1（較小）佈置成遠離開關電容器陣列20。
電感器IN可以透過傳統的半導體製造製程製造在基板100上，包括但不限於沉積、光刻、蝕刻、清洗、拋光、退火等。電感器IN可以由至少兩個互連層組成。通常，較厚的頂部互連層具有較低的電阻並且電感器IN通常佈置在頂部金屬層中，除了導體210與自身相交的位置。在那些交叉點使用較低的互連層。例如，在圖5中，導體210可以在頂部金屬層中被圖案化並且在交叉點C1處連接到下面的互連層211。
圖6示出了根據本發明的又一實施例的不對稱的8字形電感器，其中相同的區域、層或元件由相同的數字編號或標籤表示。如圖6所示，裝置1f包括基板100，例如矽基基板和製作在基板100上的雙匝8字形電感器IN。可以理解，本發明適用於多匝電感，不限於雙匝電感器。根據一個實施例，電感器IN至少部分地被接地金屬環GR包圍。根據一個實施例，例如，接地金屬環GR構造在基板100上方的頂部金屬層202處。根據一個實施例，例如，頂部金屬層202可以是鋁層，但不限於此。透過使用導體210形成電感器IN，該導體210與鄰近接地金屬環GR的開口端OP設置的開關電容器陣列20的連接部分22、24合併。根據一個實施例，例如，開關電容器陣列20可以電連接到負gm單元30。應當理解，電感器IN、開關電容器陣列20和負gm單元30的佈置僅用於說明目的。
取消圖3中描繪的端子A、B是有益的，因為開關電容器陣列20和電感器IN之間的金屬連接可能引起額外的電流迴路並且因此降低電感器耦合的干擾源。透過將電感器IN與開關電容器陣列20的連接部分22、24合併，可以避免不期望的電流迴路。
根據一個實施例，同樣地，導體210成形為形成電感器IN的第一迴路L1和第二迴路L2。在第一迴路L1和第二迴路L2之間存在第一交叉點C1。第一迴路L1包圍第一區域，第二迴路L2包圍第二區域。第一迴路L1通常由導體210和形成第一封閉區域的第一交叉點C1限定。第二迴路L2通常由導體210、第一交叉點C1和開關電容器陣列20的連接部分22、24限定。根據一個實施例，第一迴路L1與第二迴路L2相對於軸 AS不對稱。根據一個實施例，第一封閉區域小於第二封閉區域。根據一個實施例，第二迴路L2佈置得更靠近開關電容器陣列20並且第一迴路L1佈置成遠離開關電容器陣列20。
根據一個實施例，導體210進一步成形以形成第三迴路L3和第四迴路L4。根據一個實施例，導體210與其自身的第三交叉點C3存在於第三迴路L3和第四迴路L4之間。根據一個實施例，第三迴路L3和第四迴路L4分別限定第三封閉區域和第四封閉區域。根據一個實施例，第四封閉區域大於第三封閉區域。
根據一個實施例，導體210還設置有第四交叉點C4，其自身連接第一迴路L1和第三迴路L3，從而進一步限定第一封閉區域和第三封閉區域的邊界。
根據一個實施例，第一迴路L1連接在第四迴路L4和第二迴路L2之間。根據一個實施例，第四迴路L4連接在第一迴路L1和第三迴路L3之間以獲得與8形結構串聯的8形結構。
根據一個實施例，第三迴路L3佈置在第一迴路L1內並且第四迴路L4佈置在第二迴路L2內從而形成用於進一步限定第四封閉區域的第五交叉點C5，並且形成用於進一步限定第四封閉區域的第六交叉點C6。定義第一和第二封閉區域，以獲得8合8形結構。
電感器IN可以透過傳統的半導體製造製程製造在基板100上，包括但不限於沉積、光刻、蝕刻、清洗、拋光、退火等。電感器IN可以由至少兩個互連層組成。通常，較厚的頂部互連層具有較低的電阻並且電感器IN通常佈置在頂部金屬層中，除了導體210與自身相交的位置。在那些交叉點使用較低的互連層。例如，在圖6中，導體210位於頂部金屬層中並且分別在交叉點C1、C3、C4、C5-C6處連接到下麵的互連層211、213、214、215。互連層211、214和215可以位於頂部金屬層下方的下部金屬層中。互連層213可以位於互連層211、214和215下方的金屬層中。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1a, 1b, 1c, 1d, 1e, 1f:半導體裝置 100:基板 202:頂部金屬層 210:導體 211, 212, 213, 214, 215:互連層 L1:第一迴路 L2:第二迴路 L3:第三迴路 L4:第四迴路 AS:軸 GR:接地金屬環 VC:受干擾電路 A, B:端子 C, C1, C2, C3, C4, C5 ,C6:交叉點 IN:電感器 OP:開口端 20:開關電容器陣列 22, 24:連接部分 30:負gm單元
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中： 圖1示出了根據本發明實施例的非對稱8字形電感器； 圖2示出了根據本發明另一實施例的非對稱8字形電感器； 圖3示出了根據本發明另一實施例的非對稱8字形電感器； 圖4示出了根據本發明又一實施例的非對稱8字形電感器； 圖5示出了根據本發明又一實施例的非對稱8字形電感器； 以及 圖6示出了根據本發明又一實施例的非對稱8字形電感器。
1a:半導體裝置
100:基板
202:頂部金屬層
210:導體
211:互連層
L1:第一迴路
L2:第二迴路
AS:軸
GR:接地金屬環
VC:受干擾電路
A,B:端子
C:交叉點
IN:電感器
OP:開口端

Claims (12)

  1. 一種半導體裝置，包括： 基板； 第一端子和第二端子；以及 導體，佈置在該基板上的該第一端子和該第二端子之間以構成電感器，其形狀用於形成第一迴路和第二迴路，其中該導體與其自身的第一交叉點存在於第一迴路和第二迴路之間，其中該第一迴路與該第二迴路分別界定第一封閉區域與第二封閉區域，其中該第一封閉區域小於該第二封閉區域。
  2. 如請求項1之半導體裝置，其中該第一端子和該第二端子是開關電容器陣列的兩個端子。
  3. 如請求項2之半導體裝置，其中，該第二迴路靠近該開關電容陣列，該第一迴路遠離該開關電容陣列。
  4. 如請求項1之半導體裝置，其中該電感器至少部分地由接地金屬環包圍。
  5. 如請求項4之半導體裝置，其中該接地金屬環構造在該基板上方的頂部金屬層處。
  6. 如請求項1之半導體裝置，其中，該導體在該第一端子或該第二端子和該第二迴路之間具有與自身的第二交叉點。
  7. 如請求項6之半導體裝置，其中該導體進一步成形以形成第三迴路和第四迴路，其中該導體與其自身的第三交叉點存在於該第三迴路和該第四迴路之間，並且其中該第三迴路與第四迴路分別界定第三封閉區域與第四封閉區域，其中該第四封閉區域大於該第三封閉區域。
  8. 如請求項7之半導體裝置，其中該導體還具有第四交叉點，其自身將第一迴路與第三迴路連接，從而進一步限定第一封閉區域和第三封閉區域的邊界。
  9. 如請求項8之半導體裝置，其中該第一迴路連接在該第四迴路和該第二迴路之間，該第四迴路連接在該第一迴路和該第三迴路之間，以得到與8形結構串聯的8形結構。
  10. 如請求項9之半導體裝置，其中該第三迴路佈置在該第一迴路內並且該第四迴路佈置在該第二迴路內從而形成用於進一步限定該第四封閉區域的第五交叉點，並且形成用於進一步限定該第一封閉區域和該第二封閉區域的第六交叉點，以獲得8合8形結構。
  11. 如請求項1之半導體裝置，其中該電感器是該電感器電容器壓控振盪器的一部分。
  12. 一種電感器裝置，包括： 基板； 第一端子和第二端子；以及 導體，佈置在該基板上的該第一端子和該第二端子之間以構成電感器，其形狀用於形成第一迴路和第二迴路，其中該導體與其自身的第一交叉點存在於該第一迴路和該第二迴路之間，其中該第一迴路與該第二迴路分別界定第一封閉區域與第二封閉區域，其中該第一封閉區域小於該第二封閉區域。
TW110147740A 2021-02-09 2021-12-20 半導體裝置和電感器裝置 TWI803105B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163147249P 2021-02-09 2021-02-09
US63/147,249 2021-02-09
US17/544,883 2021-12-07
US17/544,883 US20220254868A1 (en) 2021-02-09 2021-12-07 Asymmetric 8-shaped inductor and corresponding switched capacitor array

Publications (2)

Publication Number Publication Date
TW202234656A true TW202234656A (zh) 2022-09-01
TWI803105B TWI803105B (zh) 2023-05-21

Family

ID=79021178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147740A TWI803105B (zh) 2021-02-09 2021-12-20 半導體裝置和電感器裝置

Country Status (4)

Country Link
US (1) US20220254868A1 (zh)
EP (1) EP4040673A1 (zh)
CN (1) CN114914360A (zh)
TW (1) TWI803105B (zh)

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6429504B1 (en) * 2000-05-16 2002-08-06 Tyco Electronics Corporation Multilayer spiral inductor and integrated circuits incorporating the same
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US7319261B1 (en) * 2002-11-21 2008-01-15 Analog Devices, Inc. Integrated MOS one-way isolation coupler and a semiconductor chip having an integrated MOS isolation one-way coupler located thereon
JP3974537B2 (ja) * 2003-02-18 2007-09-12 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP2004311504A (ja) * 2003-04-02 2004-11-04 Renesas Technology Corp 半導体装置およびその製造方法
JP4141881B2 (ja) * 2003-04-04 2008-08-27 シャープ株式会社 集積回路
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
JP2005006153A (ja) * 2003-06-13 2005-01-06 Nec Electronics Corp 電圧制御発振器
JP4651920B2 (ja) * 2003-07-15 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4391263B2 (ja) * 2004-02-20 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路
US7268409B2 (en) * 2004-05-21 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Spiral inductor with electrically controllable resistivity of silicon substrate layer
US20060097346A1 (en) * 2004-11-10 2006-05-11 Advanpack Solutions Pte Ltd Structure for high quality factor inductor operation
US7265433B2 (en) * 2005-01-13 2007-09-04 International Business Machines Corporation On-pad broadband matching network
CN101142638A (zh) * 2005-08-04 2008-03-12 加利福尼亚大学董事 交错式三维芯片上差动电感器和变压器
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7486167B2 (en) * 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
US7705421B1 (en) * 2005-11-18 2010-04-27 National Semiconductor Corporation Semiconductor die with an integrated inductor
US7477123B2 (en) * 2005-11-21 2009-01-13 Agilent Technologies, Inc. Planar inductor using liquid metal MEMS technology
KR100763224B1 (ko) * 2006-02-08 2007-10-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI302027B (en) * 2006-03-17 2008-10-11 Ind Tech Res Inst A wafer level packaging structure with inductors and manufacture method thereof
US7518481B2 (en) * 2006-06-30 2009-04-14 Intel Corporation Slotted magnetic material for integrated circuit inductors
KR100824783B1 (ko) * 2006-10-17 2008-04-24 삼성전자주식회사 다중 대역용 저잡음 증폭기 및 다중 대역용 무선 신호수신기
US7750408B2 (en) * 2007-03-29 2010-07-06 International Business Machines Corporation Integrated circuit structure incorporating an inductor, a conductive sheet and a protection circuit
DE102007027612B4 (de) * 2007-06-12 2009-04-02 Atmel Duisburg Gmbh Monolithisch integrierte Induktivität
US8084859B2 (en) * 2007-10-12 2011-12-27 Panasonic Corporation Semiconductor device
JP5658429B2 (ja) * 2008-07-03 2015-01-28 ルネサスエレクトロニクス株式会社 回路装置
WO2009125324A1 (en) * 2008-04-10 2009-10-15 Nxp B.V. 8-shaped inductor
JP2009260080A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd インダクタ装置
US8421577B2 (en) * 2008-04-21 2013-04-16 Nxp B.V. Planar inductive unit and an electronic device comprising a planar inductive unit
US8957498B2 (en) * 2009-08-21 2015-02-17 National Chiao Tung University On-chip electronic device and method for manufacturing the same
US8183948B2 (en) * 2009-09-13 2012-05-22 International Business Machines Corporation Ultra-compact PLL with wide tuning range and low noise
US8633777B2 (en) * 2009-12-01 2014-01-21 Qualcomm Incorporated Methods and apparatus for inductors with integrated passive and active elements
JP2011139383A (ja) * 2009-12-29 2011-07-14 Seiko Epson Corp 集積回路装置及び電子機器
US9112263B2 (en) * 2010-02-25 2015-08-18 Stmicroelectronics S.R.L. Electronic communications device with antenna and electromagnetic shield
EP2421011A1 (en) * 2010-08-19 2012-02-22 Nxp B.V. Symmetrical inductor
US8592943B2 (en) * 2011-03-21 2013-11-26 Xilinx, Inc. Symmetrical center tap inductor structure
US8531250B1 (en) * 2011-03-22 2013-09-10 Netlogic Microsystems, Inc. Configuring a tunable inductor across multiple layers of an integrated circuit
US8818282B2 (en) * 2011-08-11 2014-08-26 Qualcomm Incorporated Clock sharing between cores on an integrated circuit
US8742859B2 (en) * 2011-12-06 2014-06-03 Qualcomm Incorporated Tunable inductor circuit
GB2491238B (en) * 2012-05-15 2013-07-03 Renesas Mobile Corp Filter circuitry
JP5970308B2 (ja) * 2012-09-19 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US9312060B2 (en) * 2012-09-20 2016-04-12 Marvell World Trade Ltd. Transformer circuits having transformers with figure eight and double figure eight nested structures
US9294046B2 (en) * 2013-03-15 2016-03-22 Rf Micro Devices (Cayman Islands), Ltd. RF power amplifier with PM feedback linearization
US10269489B2 (en) * 2013-03-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable inductor
CN108807208B (zh) * 2013-03-25 2023-06-23 瑞萨电子株式会社 半导体装置
US9209132B2 (en) * 2013-07-26 2015-12-08 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same
US9697938B2 (en) * 2014-01-17 2017-07-04 Marvell World Trade Ltd. Pseudo-8-shaped inductor
JP6235353B2 (ja) * 2014-01-22 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9473067B2 (en) * 2014-04-11 2016-10-18 Qualcomm Incorporated Reducing mismatch caused by power/ground routing in multi-core VCO structure
US10116259B2 (en) * 2014-05-29 2018-10-30 Qualcomm Incorporated Inductor-enclosed voltage-controlled oscillators
US9570233B2 (en) * 2014-06-13 2017-02-14 Globalfoundries Inc. High-Q multipath parallel stacked inductor
US9543068B2 (en) * 2014-06-17 2017-01-10 Qualcomm Technologies International, Ltd. Inductor structure and application thereof
US9214426B1 (en) * 2014-07-11 2015-12-15 Qualcomm Incorporated Highly coupled spiral planar inductors structure at bump to compensate on die excess capacitance of differential I/O
JP2016127162A (ja) * 2015-01-05 2016-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9484312B2 (en) * 2015-01-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor shielding structure, integrated circuit including the same and method of forming the integrated circuit
US9666523B2 (en) * 2015-07-24 2017-05-30 Nxp Usa, Inc. Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
US9787254B2 (en) * 2015-09-23 2017-10-10 Nxp Usa, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
US11239025B2 (en) * 2015-10-23 2022-02-01 Realtek Semiconductor Corporation Inductive device having electromagnetic radiation shielding mechanism and manufacturing method of the same
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
US10014250B2 (en) * 2016-02-09 2018-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor devices
US20170236790A1 (en) * 2016-02-12 2017-08-17 Semtech Corporation Semiconductor Device on Leadframe with Integrated Passive Component
US10103703B2 (en) * 2016-05-20 2018-10-16 Qualcomm Incorporated Double-sided circuit
US20170345547A1 (en) * 2016-05-27 2017-11-30 Qualcomm Incorporated Stacked inductors
JP2017216278A (ja) * 2016-05-30 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置、電力量測定器、及び、半導体装置の製造方法
US10797655B2 (en) * 2016-11-04 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wireless receiver
US10438889B2 (en) * 2016-12-23 2019-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10217703B2 (en) * 2017-01-03 2019-02-26 Xilinx, Inc. Circuits for and methods of implementing an inductor and a pattern ground shield in an integrated circuit
US10483910B2 (en) * 2017-02-02 2019-11-19 Credo Technology Group Limited Multiport inductors for enhanced signal distribution
JP2019009343A (ja) * 2017-06-27 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置および増幅回路
TWI632568B (zh) * 2017-12-12 2018-08-11 絡達科技股份有限公司 晶片式平衡-不平衡變壓器
US10447226B2 (en) * 2017-12-21 2019-10-15 Qualcomm Incorporated Three dimensional inductor-capacitor apparatus and method of fabricating
TWI643217B (zh) * 2018-01-15 2018-12-01 瑞昱半導體股份有限公司 八字形電感性線圈裝置
US10734966B2 (en) * 2018-01-20 2020-08-04 Steradian Semiconductors Private Limited Phase shifter for Giga Hertz integrated circuits
US10727116B2 (en) * 2018-07-30 2020-07-28 Texas Instruments Incorporated Programming reactive components
KR102605442B1 (ko) * 2019-01-10 2023-11-23 삼성전자주식회사 차동 신호를 처리하는 전자 회로를 포함하는 장치
US11495382B2 (en) * 2019-01-19 2022-11-08 Intel Corporation High Q-factor inductor
US10804847B2 (en) * 2019-02-12 2020-10-13 Apple Inc. Harmonic trap for voltage-controlled oscillator noise reduction
US11011466B2 (en) * 2019-03-28 2021-05-18 Advanced Micro Devices, Inc. Integrated circuit package with integrated voltage regulator
US10965331B2 (en) * 2019-04-22 2021-03-30 Semiconductor Components Industries, Llc Broad range voltage-controlled oscillator
US20200388570A1 (en) * 2019-06-06 2020-12-10 Texas Instruments Incorporated Multi-layer inductor
US12062480B2 (en) * 2019-09-11 2024-08-13 Realtek Semiconductor Corporation Inductor device
US11869700B2 (en) * 2019-09-11 2024-01-09 Realtek Semiconductor Corporation Inductor device
US11557421B2 (en) * 2020-03-05 2023-01-17 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Integrated circuit structure with dielectric material to cover horizontally separated metal layers, and related method
US11670583B2 (en) * 2020-06-04 2023-06-06 Microchip Technology Incorporated Integrated inductor with a stacked metal wire
US10985724B1 (en) * 2020-06-10 2021-04-20 Apple Inc. Transformer-based wideband filter with ripple reduction
US11075603B1 (en) * 2020-11-04 2021-07-27 Realtek Semiconductor Corp. Integrated LC oscillator and method thereof
WO2022126583A1 (zh) * 2020-12-18 2022-06-23 中国科学技术大学 基于晶圆级封装的隔离电源芯片及其制备方法
CN113611690A (zh) * 2021-04-12 2021-11-05 联芯集成电路制造(厦门)有限公司 射频装置
US11705433B2 (en) * 2021-07-20 2023-07-18 Renesas Electronics Corporation Semiconductor device
KR20230029411A (ko) * 2021-08-24 2023-03-03 삼성전자주식회사 인덕터 및 이를 포함하는 반도체 패키지
US20230065844A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
TWI803105B (zh) 2023-05-21
US20220254868A1 (en) 2022-08-11
EP4040673A1 (en) 2022-08-10
CN114914360A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US10971296B2 (en) Compact vertical inductors extending in vertical planes
EP0778593B1 (en) Method for realizing magnetic circuits in an integrated circuit
US7489220B2 (en) Integrated circuits with inductors in multiple conductive layers
US7808752B2 (en) Integrated passive filter incorporating inductors and ESD protectors
US8841983B2 (en) Inductor structure
US7847666B2 (en) Differential inductor for use in integrated circuits
US7501924B2 (en) Self-shielding inductor
JP5009934B2 (ja) 小型薄膜バンドパスフィルタ
JP2012235155A (ja) インダクタ
EP3566247B1 (en) Circuits for and methods of implementing an inductor and a pattern ground shield in an integrated circuit
KR20030057303A (ko) 반도체 물질 상의 비아/라인 인덕터
US8003529B2 (en) Method of fabrication an integrated circuit
JP2007537604A (ja) 金属メッシュ構造を含む半導体集積回路
US10566409B2 (en) Integrated quantized inductor and fabrication method thereof
US10355642B2 (en) Comb terminals for planar integrated circuit inductor
WO2010107430A1 (en) Integrated circuit inductors with reduced magnetic coupling
TWI803105B (zh) 半導體裝置和電感器裝置
Ooi et al. A comprehensive explanation on the high quality characteristics of symmetrical octagonal spiral inductor
US20020093414A1 (en) Patterned ground shield for mirror current elimination
TW202232360A (zh) 積體電感電容振盪器及其方法
GB2492872A (en) An integrated circuit inductor structure
EP4312234A1 (en) 8-shaped inductor with ground bar structure
CN117476612A (zh) 半导体器件
US10665378B1 (en) Systems and methods for an inductor structure with enhanced area usage of a circuit
KR20030013191A (ko) 집적형 인덕터