CN104078448B - 集成电感结构以及集成电感结构制造方法 - Google Patents

集成电感结构以及集成电感结构制造方法 Download PDF

Info

Publication number
CN104078448B
CN104078448B CN201310104651.0A CN201310104651A CN104078448B CN 104078448 B CN104078448 B CN 104078448B CN 201310104651 A CN201310104651 A CN 201310104651A CN 104078448 B CN104078448 B CN 104078448B
Authority
CN
China
Prior art keywords
inductance
integrated
inductance structure
integrated inductance
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310104651.0A
Other languages
English (en)
Other versions
CN104078448A (zh
Inventor
叶达勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201310104651.0A priority Critical patent/CN104078448B/zh
Publication of CN104078448A publication Critical patent/CN104078448A/zh
Application granted granted Critical
Publication of CN104078448B publication Critical patent/CN104078448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电感结构以及集成电感结构制造方法，该集成电感结构包含有：一半导体基底、一电感以及一重分布金属层。该电感形成于该半导体基底上方，以及该重分布金属层形成于该电感上方并具有一特定图案，以形成一图案式接地防护。根据本发明的权利要求范围，其公开了一种集成电感结构制造方法，该集成电感结构制造方法包含有：形成一半导体基底；于该半导体基底上方形成一电感；以及于该电感上方形成具有一特定图案的一重分布金属层，以形成一图案式接地防护。

Description

集成电感结构以及集成电感结构制造方法
技术领域
本发明有关于一种集成电感结构以及一种集成电感结构制造方法，特别是有关于具有创新的图案式接地防护（Patterned Ground Shield，PGS）的一种集成电感结构以及一种集成电感结构制造方法。
背景技术
随着IC制造朝系统单芯片（SoC）方向发展，集成电感（integrated inductor）等被动元件已被广泛整合制作在高频集成电路中。由于IC制造一般采用硅基底的结构，集成电感因为基底损耗而存在着低品质因子（Q-factor）问题。
因此，有人提出利用多晶硅（polysilicon）金属构成的图案式接地防护层（Patterned Ground Shield，PGS），来降低集成电感的电磁涡电流（eddy current），藉以提高品质因子，举例来说，请参考图1，图1所绘示的为美国专利第8106479号所揭示的一集成电感结构50的一剖面示意图。如图1所示，图案式接地防护22形成于电感30与栅极氧化层24之间，然而，这样的图案式接地防护22对于形成于半导体基底10中深层的电磁涡电流的阻断效果很差，而且图1中的图案式接地防护22的材质是多晶硅，无法有效地降低电磁涡电流。
发明内容
有鉴于此，本发明的主要目的在提供一种集成电感结构以及一种集成电感结构制造方法，其具有创新的图案式接地防护（Patterned Ground Shield，PGS），可以降低电磁涡电流（eddy current）并且提高品质因子（Q-factor）。
根据本发明揭示一种集成电感结构，该集成电感结构包含有：一半导体基底、一电感以及一重分布金属层（redistribution layer，RDL）。该电感形成于该半导体基底上方，以及该重分布金属层形成于该电感上方并具有一特定图案，以形成一图案式接地防护（Patterned Ground Shield，PGS）。
根据本发明还揭示一种集成电感结构制造方法，该集成电感结构制造方法包含有：形成一半导体基底；于该半导体基底上方形成一电感；以及于该电感上方形成具有一特定图案的一重分布金属层（redistribution layer，RDL），以形成一图案式接地防护（Patterned Ground Shield，PGS）。
综上所述，相较于先前技术，由于本发明所揭示的集成电感结构以及集成电感结构制造方法具有创新的图案式接地防护（Patterned Ground Shield，PGS），可以阻隔半导体基底中深层的电磁涡流（eddy current）的形成，并且能阻断电磁涡流可能发生的路径，阻绝效果更彻底，并且提高品质因子（Q-factor）。
附图说明
图1所绘示的为美国专利第8106479号所揭示的一集成电感结构的一剖面示意图。
图2所绘示的为依据本发明的一第一实施例的一种集成电感结构的一剖面示意图。
图3为本发明的第一实施例的集成电感结构的一结构俯视图。
图4所绘示的为依据本发明的第一实施例的集成电感结构来概述本发明的集成电感结构制造方法的一第一实施例的流程图。
图5所绘示的为依据本发明的一第二实施例的一种集成电感结构的一剖面示意图。
图6为本发明的第二实施例的集成电感结构的一结构俯视图。
图7所绘示的为依据本发明的一第三实施例的一种集成电感结构的一剖面示意图。
图8为本发明的第二实施例的集成电感结构的一结构俯视图。
图9所绘示的为依据上述本发明的第二实施例的集成电感结构来概述本发明的集成电感结构制造方法的一第二实施例的流程图。
图10所绘示的为依据本发明的一第四实施例的一种集成电感结构的一剖面示意图。
图11为本发明的第四实施例的集成电感结构的一结构俯视图。
图12所绘示的为依据本发明的第四实施例的集成电感结构应用于覆晶技术的一简化示意图。
图13所绘示的为依据本发明的第四实施例的集成电感结构来概述本发明的集成电感结构制造方法的一第四实施例的流程图。
图14所绘示的为依据本发明的一第五实施例的一种集成电感结构900的一剖面示意图。
图15为本发明的第五实施例的集成电感结构的一结构底部俯视图。
图16所绘示的为依据本发明的第五实施例的集成电感结构应用于一三维芯片的一简化示意图。
图17所绘示的为依据本发明的第五实施例的集成电感结构来概述本发明的集成电感结构制造方法的一第五实施例的流程图。
图18所绘示的为依据本发明的实施例的集成电感结构应用于一三维芯片的一简化示意图。
其中，附图标记说明如下：
10：半导体基底
22：图案式接地防护
24：栅极氧化层
30：电感
50：集成电感结构
200：集成电感结构
202：半导体基底
204：深沟槽
206：电感
208：图案式接地防护
500：集成电感结构
502：半导体基底
504：直通硅晶穿孔
506：电感
508：图案式接地防护
510：遮蔽金属层
700：集成电感结构
702：半导体基底
704：重分布金属层
706：电感
708：图案式接地防护
720：第一芯片
730：第二芯片
900：集成电感结构
902：半导体基底
904：直通硅晶穿孔
906：电感
908：图案式接地防护
910：背面重分布金属层
920：三维芯片
930：第一芯片
940：硅插件
950：第二芯片
1120：三维芯片
1130：第一芯片
1140：硅插件
1150：第二芯片
具体实施方式
请参考图2，图2所绘示的为依据本发明的一第一实施例的一种集成电感结构200的一剖面示意图。如图2所示，集成电感结构200包含有：一半导体基底202、多个深沟槽（deep trench）204以及一电感206。该多个深沟槽204形成于半导体基底202中并排列成一特定图案（举例来说，如图3所示，图3为集成电感结构200的一结构俯视图，但本发明不限于此），且该多个深沟槽204中填充一金属材料（例如铜、铝或金或其合金等），以形成一图案式接地防护（Patterned Ground Shield，PGS）208，其中该多个深沟槽204的宽度可小于20微米，且该多个深沟槽204的深度可为如小于100微米但大于20微米，以及电感206形成于半导体基底202上方。另外，在本发明中，电感206与半导体基底202之间可不具有其他任何多余的图案式接地防护。请注意，上述的实施例仅作为本发明的举例说明，并非本发明的限制条件，举例来说，图案式接地防护208也可以另外接地，以进一步降低电磁涡电流（eddycurrent）并且提高品质因子（Q-factor）。见图2和3，较佳地，其中图案式接地防护208实质上在该电感206下方与其正交(垂直)。
与过去不同，由于目前的先进半导体工艺技术可以制作出宽度极小的深沟槽，因此本发明可以藉此在半导体基底200中制作具有该特定图案的深沟槽204，并且于深沟槽204中填充该金属材料，以形成创新的图案式接地防护，用于取代传统技术中以多晶硅设置于电感与栅极氧化层之间的图案式接地防护（请参考图1）。
请参考图4，图4所绘示的为依据上述的集成电感结构200来概述本发明的集成电感结构制造方法的一第一实施例的流程图，假如大体上可以得到相同的结果，则流程中的步骤不一定需要照图4所示的顺序来执行，也不一定需要是连续的，也就是说，这些步骤之间可以插入其他的步骤。本发明的集成电感结构制造方法的第一实施例包含有下列步骤：
步骤400：形成一半导体基底。
步骤402：于该半导体基底中形成多个深沟槽，并将该多个深沟槽排列成一特定图案。
步骤404：于该多个深沟槽中填充一金属材料，以形成一图案式接地防护。
步骤406：于该半导体基底上方形成一电感。
请注意，上述的实施例仅作为本发明的举例说明，并非本发明的限制条件，举例来说，本发明的集成电感结构制造方法的步骤可以另包含有：将该图案式接地防护接地。较佳地，其中该图案式接地防护实质上在该电感下方与其正交(垂直)。
请参考图5，图5所绘示的为依据本发明的一第二实施例的一种集成电感结构500的一剖面示意图。如图5所示，集成电感结构500包含有：一半导体基底502、多个直通硅晶穿孔（Through Silicon Via，TSV）504以及一电感506。该多个直通硅晶穿孔504形成于半导体基底500中并排列成一特定图案（举例来说，如图6所示，图6为集成电感结构500的一结构俯视图，但本发明不限于此），且该多个直通硅晶穿孔504中填充一金属材料（例如铜、铝或金等），以形成一图案式接地防护（Patterned Ground Shield，PGS）508，其中该多个直通硅晶穿孔504的宽度可小于20微米，以及电感506形成于半导体基底502上方。请注意，在本发明中，电感506与半导体基底502之间可不具有其他任何多余的图案式接地防护。此外，本发明的集成电感结构500可以作应用于一三维芯片（3D IC）中的一硅插件（Si Interposer）。请注意，上述的实施例仅作为本发明的举例说明，并非本发明的限制条件，举例来说，图案式接地防护508也可以另外接地，以更大幅地降低电磁涡电流（eddy current）并且提高品质因子（Q-factor）。此外，在本发明的一第三实施例中，集成电感结构500还可以另包含有：一遮蔽金属层510，根据该特定图案连接该多个直通硅晶穿孔504，如图7所示，并且该遮蔽金属层510也可以与该多个直通硅晶穿孔504共同形成图案式接地防护508，如图8所示；而较佳地，图案式接地防护508的遮蔽金属层510实质上在该电感506下方与其正交(垂直)。其中，该金属层例如可以用半导体工艺中的第一层金属(metal1)来形成。
与过去不同，由于目前的先进半导体工艺技术可以制作出宽度极小的直通硅晶穿孔，因此本发明可以藉此在半导体基底500中制作具有该特定图案的直通硅晶穿孔504，并且于直通硅晶穿孔504中填充该金属材料，以形成创新的图案式接地防护，用于取代传统技术中以多晶硅设置于电感与栅极氧化层之间的图案式接地防护（请参考图1）。
请参考图9，图9所绘示的为依据上述的集成电感结构500来概述本发明的集成电感结构制造方法的一第二实施例的流程图，假如大体上可以得到相同的结果，则流程中的步骤不一定需要照图9所示的顺序来执行，也不一定需要是连续的，也就是说，这些步骤之间可以插入其他的步骤。本发明的集成电感结构制造方法的第二实施例包含有下列步骤：
步骤600：形成一半导体基底。
步骤602：于该半导体基底中形成多个直通硅晶穿孔，并将该多个直通硅晶穿孔排列成一特定图案。
步骤604：于该多个直通硅晶穿孔中填充一金属材料，以形成一图案式接地防护。
步骤606：于该半导体基底上方形成一电感。
请注意，上述的实施例仅作为本发明的举例说明，并非本发明的限制条件，举例来说，本发明的集成电感结构制造方法的步骤可以另包含有：将该图案式接地防护接地。此外，在本发明的一第三实施例中，本发明的集成电感结构制造方法可以另包含有：根据该特定图案将一遮蔽金属层连接于该多个直通硅晶穿孔。而较佳地，该图案式接地防护的该多个遮蔽金属层实质上在该电感下方与其正交(垂直)。其中，该金属层例如可以用半导体工艺中的第一层金属(metal1)来形成。
请参考图10，图10所绘示的为依据本发明的一第四实施例的一种集成电感结构700的一剖面示意图。如图10所示，集成电感结构700包含有：一半导体基底702、一重分布金属层（redistribution layer，RDL）704以及一电感706。电感706形成于半导体基底702上方；以及重分布金属层704形成于电感706上方并具有一特定图案（举例来说，如图11所示，图11为集成电感结构700的一结构俯视图，但本发明不限于此），以形成一图案式接地防护（Patterned Ground Shield，PGS）708，其中重分布金属层704的材质可以为铝。请注意，在本发明中，电感706与半导体基底702之间可不具有其他任何多余的图案式接地防护。此外，本发明的集成电感结构700可以应用于一三维芯片（3D IC）中的一集成被动装置（Integrated Passive Device，IPD）。本实施例的集成电感结构700可以应用于覆晶技术（Flip Chip），请参考图12，图12所绘示的为依据本发明的第四实施例的集成电感结构700应用于覆晶技术的一简化示意图，如图12所示，当包含有集成电感结构700的一第一芯片720反转朝下时，在集成电感结构700中上方的重分布金属层704所形成的图案式接地防护708不但可以降低电磁涡电流（eddy current）以及提高品质因子（Q-factor），并且可以更有效地避免上层的第一芯片720中的电感磁场流影响下层的一第二芯片730的信号。请注意，上述的实施例仅作为本发明的举例说明，并非本发明的限制条件，举例来说，图案式接地防护708也可以另外接地，以进一步降低电磁涡电流（eddy current）并且提高品质因子（Q-factor）。如图10、11所示，较佳地，其中重分布金属层704实质上在该电感706上方与其正交(垂直)。
请参考图13，图13所绘示的为依据上述的集成电感结构700来概述本发明的集成电感结构制造方法的一第四实施例的流程图，假如大体上可以得到相同的结果，则流程中的步骤不一定需要照图13所示的顺序来执行，也不一定需要是连续的，也就是说，这些步骤之间可以插入其他的步骤。本发明的集成电感结构制造方法的第四实施例包含有下列步骤：
步骤800：形成一半导体基底。
步骤802：于该半导体基底上方形成一电感。
步骤804：于该电感上方形成具有一特定图案的一重分布金属层，以形成一图案式接地防护。
请注意，上述的实施例仅作为本发明的举例说明，并非本发明的限制条件，举例来说，本发明的集成电感结构制造方法的步骤可以另包含有：将该图案式接地防护接地。较佳地，其中该重分布金属层实质上在该电感上方与其正交(垂直)。
请参考图14，图14所绘示的为依据本发明的一第五实施例的一种集成电感结构900的一剖面示意图。如图14所示，集成电感结构900包含有：一半导体基底902、多个直通硅晶穿孔（Through Silicon Via，TSV）904、一电感906以及一背面重分布金属层（back sideredistribution layer，back side RDL）910。电感906形成于半导体基底902上方，以及该多个直通硅晶穿孔904形成于半导体基底902中。背面重分布金属层910形成于半导体基底902的底部并连接于该多个直通硅晶穿孔904，并且背面重分布金属层910具有一特定图案（举例来说，如图15所示，图15为集成电感结构900的一结构底部俯视图，但本发明不限于此），以形成一图案式接地防护（Patterned Ground Shield，PGS）908，其中背面重分布金属层904的材质可以为铝。请注意，在本发明中，电感906与半导体基底902之间可不具有其他任何多余的图案式接地防护。此外，本发明的集成电感结构900可以应用于一三维芯片（3DIC）中的一硅插件（SiInterposer），请参考图16，图16所绘示的为依据本发明的第五实施例的集成电感结构900应用于一三维芯片920的一简化示意图，如图16所示，三维芯片920包含有一第一芯片930、一硅插件940以及一第二芯片950，其中硅插件940具有集成电感结构900，并且集成电感结构900中下方的背面重分布金属层910所形成的图案式接地防护908不但可以降低电磁涡电流以及提高品质因子（Q-factor），并且可以更有效地避免硅插件940中的电感磁场流影响下层的一第二芯片950的信号。请注意，上述的实施例仅作为本发明的举例说明，并非本发明的限制条件，举例来说，图案式接地防护908也可以另外接地，以进一步降低电磁涡电流（eddy current）并且提高品质因子（Q-factor）。
请参考图17，图17所绘示的为依据上述的集成电感结构900来概述本发明的集成电感结构制造方法的一第五实施例的流程图，假如大体上可以得到相同的结果，则流程中的步骤不一定需要照图17所示的顺序来执行，也不一定需要是连续的，也就是说，这些步骤之间可以插入其他的步骤。本发明的集成电感结构制造方法的第五实施例包含有下列步骤：
步骤1000：形成一半导体基底。
步骤1002：于该半导体基底中形成多个直通硅晶穿孔。
步骤1004：于该半导体基底上方形成一电感。
步骤1006：于该半导体基底的底部形成具有一特定图案的一背面重分布金属层，并且将该背面重分布金属层连接于该多个直通硅晶穿孔，以形成一图案式接地防护。
请注意，上述的实施例仅作为本发明的举例说明，并非本发明的限制条件，举例来说，本发明的集成电感结构制造方法的步骤可以另包含有：将该图案式接地防护接地。
此外，本发明的集成电感结构可以应用于一三维芯片（3D IC）中的一硅插件（SiInterposer），请参考图18，图18所绘示的为依据本发明的前述实施例的集成电感结构应用于一三维芯片1120的一简化示意图，如图18所示，三维芯片1120包含有一第一芯片1130、一硅插件1140以及一第二芯片1150，其中硅插件1140包含有本发明的一集成电感结构，其具有直通硅晶穿孔与背面重分布金属层或重分布金属层。
综上所述，相较于先前技术，由于本发明所揭示的集成电感结构以及集成电感结构制造方法具有创新的图案式接地防护，可以阻隔半导体基底中深层的电磁涡流的形成，并且能阻断电磁涡流可能发生的路径，阻绝效果更彻底，并且提高品质因子，并可应用于三维芯片或覆晶技术。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (7)

1.一种集成电感结构，包含有：
一半导体基底；
一电感，形成于该半导体基底上方；以及
一重分布金属层，形成于该电感上方并具有一特定图案，以形成一图案式接地防护，其中该图案式接地防护接地，且该半导体基底、该电感及该重分布金属层形成的集成电感结构用以反转并应用于覆晶技术；
其中该集成电感结构应用于一三维芯片中的一集成被动装置；以及
该重分布金属层上方直接接触连接有外部连接部件。
2.如权利要求1所述的集成电感结构，其中该重分布金属层的特定图案实质上在该电感上方与该电感正交。
3.如权利要求1所述的集成电感结构，其中该重分布金属层的材质为铝。
4.如权利要求1所述的集成电感结构，其中该电感与该半导体基底之间不具有图案式接地防护。
5.一种集成电感结构制造方法，包含有：
形成一半导体基底；
于该半导体基底上方形成一电感；以及
于该电感上方形成具有一特定图案的一重分布金属层，以形成一图案式接地防护，其中该图案式接地防护接地，且该半导体基底、电感即重分布金属层形成的集成电感结构用以反转并应用于覆晶技术；
其中该集成电感结构应用于一三维芯片中的一集成被动装置；以及
该重分布金属层上方直接接触连接有外部连接部件。
6.如权利要求5所述的集成电感结构制造方法，另包含有：
将该图案式接地防护接地。
7.如权利要求5所述的集成电感结构制造方法，其中该重分布金属层的材质为铝。
CN201310104651.0A 2013-03-28 2013-03-28 集成电感结构以及集成电感结构制造方法 Active CN104078448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310104651.0A CN104078448B (zh) 2013-03-28 2013-03-28 集成电感结构以及集成电感结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310104651.0A CN104078448B (zh) 2013-03-28 2013-03-28 集成电感结构以及集成电感结构制造方法

Publications (2)

Publication Number Publication Date
CN104078448A CN104078448A (zh) 2014-10-01
CN104078448B true CN104078448B (zh) 2018-02-06

Family

ID=51599628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310104651.0A Active CN104078448B (zh) 2013-03-28 2013-03-28 集成电感结构以及集成电感结构制造方法

Country Status (1)

Country Link
CN (1) CN104078448B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1723513A (zh) * 2002-12-13 2006-01-18 皇家飞利浦电子股份有限公司 平面电感元件和包括平面电感元件的集成电路
CN101404281A (zh) * 2007-10-05 2009-04-08 台湾积体电路制造股份有限公司 Q值改善的具有硅贯通孔围篱的芯片上电感器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738127B (zh) * 2012-06-29 2015-05-20 杭州电子科技大学 分形pgs结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1723513A (zh) * 2002-12-13 2006-01-18 皇家飞利浦电子股份有限公司 平面电感元件和包括平面电感元件的集成电路
CN101404281A (zh) * 2007-10-05 2009-04-08 台湾积体电路制造股份有限公司 Q值改善的具有硅贯通孔围篱的芯片上电感器

Also Published As

Publication number Publication date
CN104078448A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
CN103187380A (zh) 具有穿基板通路的半导体装置
CN102237336B (zh) 集成变压器
CN103515302B (zh) 半导体元件与制作方法
US6677235B1 (en) Silicon die with metal feed through structure
CN102760710B (zh) 硅穿孔结构及其形成方法
CN104538373B (zh) 三维集成传感芯片封装结构及封装方法
CN104766806B (zh) 晶圆三维集成的方法
CN104078448B (zh) 集成电感结构以及集成电感结构制造方法
US9281293B2 (en) Microelectronic packages having layered interconnect structures and methods for the manufacture thereof
CN109422234A (zh) 测试结构及其制造方法
CN104078449B (zh) 集成电感结构以及集成电感结构制造方法
TWI521676B (zh) 積體電感結構以及積體電感結構製造方法
TWI509771B (zh) 積體電感結構以及積體電感結構製造方法
Jung et al. Disconnection failure model and analysis of TSV-based 3D ICs
CN104766828B (zh) 晶圆三维集成的方法
CN104078441A (zh) 集成电感结构以及集成电感结构制造方法
CN103681605B (zh) low-k芯片的封装结构及其制造方法
CN104241200B (zh) 一种功率器件与控制器件的集成方法
CN103904136B (zh) 变容器
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
CN111435700B (zh) 半导体传感器结构
CN104134747A (zh) 用于感测电磁感应的半导体结构及其制造方法
TW201438036A (zh) 積體電感結構以及積體電感結構製造方法
CN208806243U (zh) 芯片内护城河结构
CN108269812B (zh) 一种优化的芯片级封装工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant