JPH07335441A - コイル構造 - Google Patents
コイル構造Info
- Publication number
- JPH07335441A JPH07335441A JP14858194A JP14858194A JPH07335441A JP H07335441 A JPH07335441 A JP H07335441A JP 14858194 A JP14858194 A JP 14858194A JP 14858194 A JP14858194 A JP 14858194A JP H07335441 A JPH07335441 A JP H07335441A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- coil
- layer
- diffusion layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 141
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0053—Printed inductances with means to reduce eddy currents
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 本発明は、コイル下方の半導体基体内に渦電
流の発生を無くして、コイルのＱの向上を図り、このコ
イルを用いて形成される集積回路の性能の向上を図る。 【構成】 第１導電型基体１１上には第２導電型層１２
と絶縁層１３とが積層され、絶縁層１３上にはコイル２
１が設けられていて、その下方の第２導電型層１２には
コイル２１の下方を横断する状態にかつ第２導電型層１
２の表面からその深さ方向に向かって第１導電型拡散層
３１が形成されているものである。または、図示はしな
いが、第１導電型基体上に形成した絶縁層上にはコイル
が設けられていて、その下方を横断する状態にかつ第１
導電型基体の表面からその深さ方向に向かって第２導電
型拡散層が形成されているものである。
流の発生を無くして、コイルのＱの向上を図り、このコ
イルを用いて形成される集積回路の性能の向上を図る。 【構成】 第１導電型基体１１上には第２導電型層１２
と絶縁層１３とが積層され、絶縁層１３上にはコイル２
１が設けられていて、その下方の第２導電型層１２には
コイル２１の下方を横断する状態にかつ第２導電型層１
２の表面からその深さ方向に向かって第１導電型拡散層
３１が形成されているものである。または、図示はしな
いが、第１導電型基体上に形成した絶縁層上にはコイル
が設けられていて、その下方を横断する状態にかつ第１
導電型基体の表面からその深さ方向に向かって第２導電
型拡散層が形成されているものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に搭載
されるコイル構造に関するものである。
されるコイル構造に関するものである。
【０００２】
【従来の技術】最近、高周波用集積回路内にコイルを形
成して、例えば増幅器の一部分を構成する整合回路が形
成されている。このような増幅器の一例を、図７の回路
構成図によって説明する。
成して、例えば増幅器の一部分を構成する整合回路が形
成されている。このような増幅器の一例を、図７の回路
構成図によって説明する。
【０００３】図に示すように、増幅器１０１の整合回路
１１１および整合回路１１２には、それぞれにコイル１
１３，コイル１１４が搭載されている。上記整合回路１
１１，１１２に用いられるコイル１１３，１１４は、損
失が少ないものでなければならない。すなわち、コイル
のＱが高いものでなければならない。
１１１および整合回路１１２には、それぞれにコイル１
１３，コイル１１４が搭載されている。上記整合回路１
１１，１１２に用いられるコイル１１３，１１４は、損
失が少ないものでなければならない。すなわち、コイル
のＱが高いものでなければならない。
【０００４】次に、コイルを搭載した集積回路の一例と
して、上記回路のコイルとバイポーラトランジスタとの
部分を図８の概略斜視断面図によって説明する。
して、上記回路のコイルとバイポーラトランジスタとの
部分を図８の概略斜視断面図によって説明する。
【０００５】図に示すように、ｐ型シリコン基体（以下
シリコン基体と記す）２０１上にｎ型エピタキシャル層
（以下エピタキシャル層と記す）２０２が形成されてい
て、シリコン基体２０１とエピタキシャル層２０２との
間の一部分にはｎ+ 型埋込拡散層（以下埋込層と記す）
２０３が形成されている。上記埋込層２０３上のエピタ
キシャル層（２０２）からなる素子形成領域２０４は、
上記シリコン基体２０１に達する状態に形成されている
ｐ+ 型素子分離拡散層２０５によって、エピタキシャル
層の他の領域２０６と分離されている。
シリコン基体と記す）２０１上にｎ型エピタキシャル層
（以下エピタキシャル層と記す）２０２が形成されてい
て、シリコン基体２０１とエピタキシャル層２０２との
間の一部分にはｎ+ 型埋込拡散層（以下埋込層と記す）
２０３が形成されている。上記埋込層２０３上のエピタ
キシャル層（２０２）からなる素子形成領域２０４は、
上記シリコン基体２０１に達する状態に形成されている
ｐ+ 型素子分離拡散層２０５によって、エピタキシャル
層の他の領域２０６と分離されている。
【０００６】上記素子形成領域２０４には、例えばｎｐ
ｎ型バイポーラトランジスタ２０７が形成されている。
さらにエピタキシャル層２０２上には層間絶縁膜２０８
が形成されている。そして。上記層間絶縁膜２０８上に
は上記ｎｐｎ型バイポーラトランジスタ２０７に接続す
る配線２１１，２１２，２１３が形成されている。
ｎ型バイポーラトランジスタ２０７が形成されている。
さらにエピタキシャル層２０２上には層間絶縁膜２０８
が形成されている。そして。上記層間絶縁膜２０８上に
は上記ｎｐｎ型バイポーラトランジスタ２０７に接続す
る配線２１１，２１２，２１３が形成されている。
【０００７】一方、エピタキシャル層の他の領域２０６
上方の層間絶縁膜２０８上にはコイル２０９が形成され
ている。このコイル２０９は、例えば上記配線２１１〜
２１３と同一の層で形成されている。
上方の層間絶縁膜２０８上にはコイル２０９が形成され
ている。このコイル２０９は、例えば上記配線２１１〜
２１３と同一の層で形成されている。
【０００８】
【発明が解決しようとする課題】しかしながら、導電性
のエピタキシャル層上の層間絶縁膜または導電性のシリ
コン基体上の層間絶縁膜の上面にコイルを形成した構成
では、コイル下方のエピタキシャル層またはシリコン基
体の表層に渦電流が発生する。この渦電流はコイルが発
生する磁気変化を打ち消す方向に流れるため、コイルの
磁気損失が増加（渦電流損）し、コイルのＱが低下す
る。上記従来の技術で説明したような整合回路に用いた
コイルでは、その損失は大きくなる。そのため、コイ
ル，コンデンサ等を集積して増幅器を構成した半導体集
積回路では、コイルの磁気損失のために、増幅度、雑音
指数に関して要求の性能が満たされなくなる。
のエピタキシャル層上の層間絶縁膜または導電性のシリ
コン基体上の層間絶縁膜の上面にコイルを形成した構成
では、コイル下方のエピタキシャル層またはシリコン基
体の表層に渦電流が発生する。この渦電流はコイルが発
生する磁気変化を打ち消す方向に流れるため、コイルの
磁気損失が増加（渦電流損）し、コイルのＱが低下す
る。上記従来の技術で説明したような整合回路に用いた
コイルでは、その損失は大きくなる。そのため、コイ
ル，コンデンサ等を集積して増幅器を構成した半導体集
積回路では、コイルの磁気損失のために、増幅度、雑音
指数に関して要求の性能が満たされなくなる。
【０００９】本発明は、コイル下方の半導体基体内に発
生する渦電流を無くしてコイルのＱを高めたコイル構造
を提供することを目的とする。
生する渦電流を無くしてコイルのＱを高めたコイル構造
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたコイル構造である。第１のコイル
構造は以下のように構成されている。すなわち、第１導
電型基体上には第２導電型層と絶縁層とが積層され、そ
の絶縁層上にはコイルが形成されている。さらにこのコ
イルの下方の第２導電型層にはコイル下方を横断する状
態にかつ第２導電型層の表面からその深さ方向に第１導
電型拡散層が形成されている。
成するためになされたコイル構造である。第１のコイル
構造は以下のように構成されている。すなわち、第１導
電型基体上には第２導電型層と絶縁層とが積層され、そ
の絶縁層上にはコイルが形成されている。さらにこのコ
イルの下方の第２導電型層にはコイル下方を横断する状
態にかつ第２導電型層の表面からその深さ方向に第１導
電型拡散層が形成されている。
【００１１】次に第２のコイル構造は以下のように構成
されている。すなわち、第１導電型基体上には絶縁層が
形成され、その上にコイルが形成されている。さらにこ
のコイルの下方を横断する状態にかつ第１導電型基体の
表面からその深さ方向に第２導電型拡散層が形成されて
いる。また上記第２のコイル構造において、コイルの下
方の第１導電型基体中に第２導電型埋込層を設け、第２
導電型拡散層は第２導電型埋込層に接合されている。
されている。すなわち、第１導電型基体上には絶縁層が
形成され、その上にコイルが形成されている。さらにこ
のコイルの下方を横断する状態にかつ第１導電型基体の
表面からその深さ方向に第２導電型拡散層が形成されて
いる。また上記第２のコイル構造において、コイルの下
方の第１導電型基体中に第２導電型埋込層を設け、第２
導電型拡散層は第２導電型埋込層に接合されている。
【００１２】
【作用】上記第１のコイル構造では、コイル下方の第２
導電型層に、このコイル下方を横断する状態にかつ第２
導電型層の表面からその深さ方向に第１導電型拡散層を
形成したことから、コイルの下方の第２導電型層に流れ
ていた渦電流が第１導電型拡散層によって遮断される。
このため、渦電流が発生しなくなる。
導電型層に、このコイル下方を横断する状態にかつ第２
導電型層の表面からその深さ方向に第１導電型拡散層を
形成したことから、コイルの下方の第２導電型層に流れ
ていた渦電流が第１導電型拡散層によって遮断される。
このため、渦電流が発生しなくなる。
【００１３】また第２のコイル構造では、コイル下方の
第１導電型基体に、このコイル下方を横断する状態にか
つ第１導電型基体の表面からその深さ方向に第２導電型
拡散層を形成したことから、コイルの下方の第１導電型
基体に流れていた渦電流が第２導電型拡散層によって遮
断される。このため、渦電流が発生しなくなる。またコ
イルの下方の第１導電型基体中に第２導電型埋込層を設
けて、第２導電型拡散層を第２導電型埋込層に接合した
ことから、第２導電型拡散層の下方を回り込んで流れよ
うとする渦電流も遮断される。
第１導電型基体に、このコイル下方を横断する状態にか
つ第１導電型基体の表面からその深さ方向に第２導電型
拡散層を形成したことから、コイルの下方の第１導電型
基体に流れていた渦電流が第２導電型拡散層によって遮
断される。このため、渦電流が発生しなくなる。またコ
イルの下方の第１導電型基体中に第２導電型埋込層を設
けて、第２導電型拡散層を第２導電型埋込層に接合した
ことから、第２導電型拡散層の下方を回り込んで流れよ
うとする渦電流も遮断される。
【００１４】
【実施例】第１の発明の実施例を、図１の概略斜視断面
図によって説明する。
図によって説明する。
【００１５】図に示すように、第１導電型基体１１の表
面には第２導電型層１２が形成されている。上記第１導
電型基体１１は、例えばｐ型シリコン基板からなる。ま
た第２導電型層１２は、例えばｎ型エピタキシャル層か
らなる。上記第２導電型層１２上には絶縁層１３が形成
されている。この絶縁層１３は、例えば酸化シリコンで
形成される層間絶縁膜からなる。
面には第２導電型層１２が形成されている。上記第１導
電型基体１１は、例えばｐ型シリコン基板からなる。ま
た第２導電型層１２は、例えばｎ型エピタキシャル層か
らなる。上記第２導電型層１２上には絶縁層１３が形成
されている。この絶縁層１３は、例えば酸化シリコンで
形成される層間絶縁膜からなる。
【００１６】この絶縁層１３上にはコイル２１が形成さ
れている。このコイル２１は、例えば渦巻き状に形成さ
れている。上記コイル２１の下方の上記第２導電型層１
２には、このコイル２１の下方を横断する状態にかつ該
第２導電型層１２の表面からその深さ方向に、例えば第
１導電型基体１１に達する状態に第１導電型拡散層３１
が形成されている。この第１導電型拡散層３１は、例え
ばｐ+ 型不純物拡散層からなる。上記の如くに、コイル
構造が形成されている。
れている。このコイル２１は、例えば渦巻き状に形成さ
れている。上記コイル２１の下方の上記第２導電型層１
２には、このコイル２１の下方を横断する状態にかつ該
第２導電型層１２の表面からその深さ方向に、例えば第
１導電型基体１１に達する状態に第１導電型拡散層３１
が形成されている。この第１導電型拡散層３１は、例え
ばｐ+ 型不純物拡散層からなる。上記の如くに、コイル
構造が形成されている。
【００１７】なお、上記第２導電型拡散層１２が厚く形
成されているものでは、第１導電型拡散層３１を形成す
る深さは渦電流の発生を抑制する深さに形成すればよ
い。したがって、必ずしも、第１導電型拡散層３１を第
１導電型基体１１に達する状態に形成する必要はない。
また、第１導電型基体１１と第２導電型層との間に第１
導電型拡散層３１に接合する埋込拡散層（図示省略）が
設けられていても差し支えない。
成されているものでは、第１導電型拡散層３１を形成す
る深さは渦電流の発生を抑制する深さに形成すればよ
い。したがって、必ずしも、第１導電型拡散層３１を第
１導電型基体１１に達する状態に形成する必要はない。
また、第１導電型基体１１と第２導電型層との間に第１
導電型拡散層３１に接合する埋込拡散層（図示省略）が
設けられていても差し支えない。
【００１８】上記図１で説明したコイル構造では、コイ
ル２１が形成されている下方の第２導電型層１２に、こ
のコイル２１の下方を横断する状態にかつ第２導電型層
１２の表面からその深さ方向に第１導電型拡散層３１を
形成したことから、コイル２１の下方の第２導電型層１
２に流れていた渦電流が第１導電型拡散層３１で遮断さ
れる。このため、渦電流が発生しなくなる。
ル２１が形成されている下方の第２導電型層１２に、こ
のコイル２１の下方を横断する状態にかつ第２導電型層
１２の表面からその深さ方向に第１導電型拡散層３１を
形成したことから、コイル２１の下方の第２導電型層１
２に流れていた渦電流が第１導電型拡散層３１で遮断さ
れる。このため、渦電流が発生しなくなる。
【００１９】次に、上記第１導電型拡散層３１のレイア
ウトの一例を、図２のレイアウト図によって説明する。
図２の（１）〜（３）には円渦巻き状のコイルを示し、
同図の（４）〜（６）には方形渦巻き状のコイルを示
す。なお、絶縁層（１３）の図示は省略してある。
ウトの一例を、図２のレイアウト図によって説明する。
図２の（１）〜（３）には円渦巻き状のコイルを示し、
同図の（４）〜（６）には方形渦巻き状のコイルを示
す。なお、絶縁層（１３）の図示は省略してある。
【００２０】図２の（１）に示すように、第１導電型拡
散層３１（網目模様で示す部分）は、コイル２１の下方
の第２導電型層１２にスリット状に配置されている。こ
の第１導電型拡散層３１の間隔は、コイル２１の巻き間
隔に合わせても合わせなくてもどちらでもよい。
散層３１（網目模様で示す部分）は、コイル２１の下方
の第２導電型層１２にスリット状に配置されている。こ
の第１導電型拡散層３１の間隔は、コイル２１の巻き間
隔に合わせても合わせなくてもどちらでもよい。
【００２１】図２の（２）に示すレイアウトは、第１導
電型拡散層３１（網目模様で示す部分）が、コイル２１
の下方の第１導電型層２１に放射状に配置されている。
このように配置した第１導電型拡散層３１の放射状の中
心は、コイル２１の中心に一致させてもさせなくてもど
ちらでもよい。
電型拡散層３１（網目模様で示す部分）が、コイル２１
の下方の第１導電型層２１に放射状に配置されている。
このように配置した第１導電型拡散層３１の放射状の中
心は、コイル２１の中心に一致させてもさせなくてもど
ちらでもよい。
【００２２】図２の（３）に示すレイアウトは、第１導
電型拡散層３１（網目模様で示す部分）が、コイル２１
の下方の第１導電型層２１に格子状に配置されている。
この第１導電型拡散層３１の格子間隔は、コイル２１の
巻き間隔に合わせても合わせなくてもどちらでもよい。
電型拡散層３１（網目模様で示す部分）が、コイル２１
の下方の第１導電型層２１に格子状に配置されている。
この第１導電型拡散層３１の格子間隔は、コイル２１の
巻き間隔に合わせても合わせなくてもどちらでもよい。
【００２３】図２の（４）に示すように、第１導電型拡
散層３１（網目模様で示す部分）は、コイル２１の下方
の第２導電型層１２にスリット状に配置されている。こ
の第１導電型拡散層３１の間隔は、コイル２１の巻き間
隔に合わせても合わせなくてもどちらでもよい。
散層３１（網目模様で示す部分）は、コイル２１の下方
の第２導電型層１２にスリット状に配置されている。こ
の第１導電型拡散層３１の間隔は、コイル２１の巻き間
隔に合わせても合わせなくてもどちらでもよい。
【００２４】図２の（５）に示すレイアウトは、第１導
電型拡散層３１（網目模様で示す部分）が、コイル２１
の下方の第１導電型層２１に放射状に配置されている。
このように配置した第１導電型拡散層３１の放射状の中
心は、コイル２１の中心に一致させてもさせなくてもど
ちらでもよい。
電型拡散層３１（網目模様で示す部分）が、コイル２１
の下方の第１導電型層２１に放射状に配置されている。
このように配置した第１導電型拡散層３１の放射状の中
心は、コイル２１の中心に一致させてもさせなくてもど
ちらでもよい。
【００２５】図２の（６）に示すレイアウトは、第１導
電型拡散層３１（網目模様で示す部分）が、コイル２１
の下方の第１導電型層２１に格子状に配置されている。
この第１導電型拡散層３１の格子間隔は、コイル２１の
巻き間隔に合わせても合わせなくてもどちらでもよい。
電型拡散層３１（網目模様で示す部分）が、コイル２１
の下方の第１導電型層２１に格子状に配置されている。
この第１導電型拡散層３１の格子間隔は、コイル２１の
巻き間隔に合わせても合わせなくてもどちらでもよい。
【００２６】第１導電型拡散層３１のレイアウトは、上
記のように種々の構成が考えられる。いずれの構成であ
っても、基本的にはコイル２１の下方を横断する状態に
構成されていることが必要である。そして上記いずれの
レイアウトでも、第１導電型拡散層３１はコイル２１の
下方を横断する状態に配置されていることから、コイル
２１で発生しようとする渦電流は第１導電型拡散層３１
によって遮断される。このため、渦電流は発生しない。
記のように種々の構成が考えられる。いずれの構成であ
っても、基本的にはコイル２１の下方を横断する状態に
構成されていることが必要である。そして上記いずれの
レイアウトでも、第１導電型拡散層３１はコイル２１の
下方を横断する状態に配置されていることから、コイル
２１で発生しようとする渦電流は第１導電型拡散層３１
によって遮断される。このため、渦電流は発生しない。
【００２７】上記構成のコイル構造は、集積回路を形成
するプロセスとして、例えばバイポーラトランジスタの
プロセスで容易に形成することが可能である。それを図
３に示す概略断面斜視図によって説明する。
するプロセスとして、例えばバイポーラトランジスタの
プロセスで容易に形成することが可能である。それを図
３に示す概略断面斜視図によって説明する。
【００２８】図に示すように、第１導電型基体（例えば
ｐ型シリコン基体）１１上に第２導電型層（例えばｎ型
エピタキシャル層）１２が形成されていて、第１導電型
基体１１と第２導電型層１２との間の一部分には第２導
電型埋込拡散層（例えばｎ+型埋込拡散層）４１が形成
されている。上記第２導電型埋込拡散層４１上の第２導
電型層１２からなる素子形成領域５１は、上記第１導電
型基体１１に達する状態に形成されている第１導電型の
素子分離拡散層（例えばｐ+ 型拡散層）６１によって、
第２導電型層（１２）の他の領域５２と分離されてい
る。
ｐ型シリコン基体）１１上に第２導電型層（例えばｎ型
エピタキシャル層）１２が形成されていて、第１導電型
基体１１と第２導電型層１２との間の一部分には第２導
電型埋込拡散層（例えばｎ+型埋込拡散層）４１が形成
されている。上記第２導電型埋込拡散層４１上の第２導
電型層１２からなる素子形成領域５１は、上記第１導電
型基体１１に達する状態に形成されている第１導電型の
素子分離拡散層（例えばｐ+ 型拡散層）６１によって、
第２導電型層（１２）の他の領域５２と分離されてい
る。
【００２９】上記素子形成領域５１には、例えばｎｐｎ
型バイポーラトランジスタ２２が形成されている。さら
に第２導電型層１２上には絶縁層（例えば層間絶縁膜）
１３が形成されている。そして。上記絶縁層１３上には
上記ｎｐｎ型バイポーラトランジスタ２２に接続する配
線２３，２４，２５が形成されている。
型バイポーラトランジスタ２２が形成されている。さら
に第２導電型層１２上には絶縁層（例えば層間絶縁膜）
１３が形成されている。そして。上記絶縁層１３上には
上記ｎｐｎ型バイポーラトランジスタ２２に接続する配
線２３，２４，２５が形成されている。
【００３０】一方、第２導電型層（１２）の他の領域５
２上方の絶縁層１３上にはコイル２１が形成されてい
る。このコイル２１は、例えば上記配線２３〜２５を形
成する層と同一の層で形成され、例えばアルミニウム
（Ａｌ）またはアルミニウムを主材料にしたものからな
る。上記コイル２１の下方の第２導電型層１２には上記
図１で説明したと同様の第１導電型拡散層（例えばｐ+
型拡散層）３１が、例えばスリット状に形成されてい
る。
２上方の絶縁層１３上にはコイル２１が形成されてい
る。このコイル２１は、例えば上記配線２３〜２５を形
成する層と同一の層で形成され、例えばアルミニウム
（Ａｌ）またはアルミニウムを主材料にしたものからな
る。上記コイル２１の下方の第２導電型層１２には上記
図１で説明したと同様の第１導電型拡散層（例えばｐ+
型拡散層）３１が、例えばスリット状に形成されてい
る。
【００３１】上記第１導電型拡散層３１は、第２導電型
層１２に形成される上記第１導電型の素子分離拡散層６
１と同時に形成することが可能である。またコイル２１
は、絶縁層１３上に形成される上記配線２３〜２５と同
時に形成することが可能である。したがって、パターン
形成に用いるマスクを変更するのみで、上記コイル構造
を形成することが可能になる。
層１２に形成される上記第１導電型の素子分離拡散層６
１と同時に形成することが可能である。またコイル２１
は、絶縁層１３上に形成される上記配線２３〜２５と同
時に形成することが可能である。したがって、パターン
形成に用いるマスクを変更するのみで、上記コイル構造
を形成することが可能になる。
【００３２】次に、第２の発明の実施例を、図４の概略
斜視断面図によって説明する。図では、上記図１で説明
した構成部品と同様のものには同一の符号を付して示
す。
斜視断面図によって説明する。図では、上記図１で説明
した構成部品と同様のものには同一の符号を付して示
す。
【００３３】図に示すように、第１導電型基体１１の表
面には絶縁層１３が形成されている。この絶縁層１３
は、例えば酸化シリコンで形成される層間絶縁膜からな
る。上記絶縁層１３上にはコイル２１が形成されてい
る。このコイル２１は、例えば渦巻き状に形成されてい
る。上記コイル２１の下方の上記第１導電型基体１１に
は、このコイル２１の下方を横断する状態にかつ上記第
１導電型基体１１の表面からその深さ方向に第２導電型
拡散層７１が形成されている。この第２導電型拡散層７
１は、例えばｎ+ 型不純物拡散層からなる。上記の如く
に、コイル構造が形成されている。
面には絶縁層１３が形成されている。この絶縁層１３
は、例えば酸化シリコンで形成される層間絶縁膜からな
る。上記絶縁層１３上にはコイル２１が形成されてい
る。このコイル２１は、例えば渦巻き状に形成されてい
る。上記コイル２１の下方の上記第１導電型基体１１に
は、このコイル２１の下方を横断する状態にかつ上記第
１導電型基体１１の表面からその深さ方向に第２導電型
拡散層７１が形成されている。この第２導電型拡散層７
１は、例えばｎ+ 型不純物拡散層からなる。上記の如く
に、コイル構造が形成されている。
【００３４】上記図４で示したコイル構造では、コイル
２１が形成されている下方の第１導電型基体１１に、こ
のコイル２１の下方を横断する状態にかつ第１導電型基
体１１の表面から深さ方向に第２導電型拡散層７１を形
成したことから、コイル２１の下方の第１導電型基体１
１に流れていた渦電流が第２導電型拡散層７１で遮断さ
れる。このため、渦電流が発生しなくなる。
２１が形成されている下方の第１導電型基体１１に、こ
のコイル２１の下方を横断する状態にかつ第１導電型基
体１１の表面から深さ方向に第２導電型拡散層７１を形
成したことから、コイル２１の下方の第１導電型基体１
１に流れていた渦電流が第２導電型拡散層７１で遮断さ
れる。このため、渦電流が発生しなくなる。
【００３５】次に、埋込層を設けた構造を図５に示す概
略断面図によって説明する。なお、図４で説明したのと
同様の構成部品には同一の符号を付して示す。
略断面図によって説明する。なお、図４で説明したのと
同様の構成部品には同一の符号を付して示す。
【００３６】図に示すように、上記図５で説明したコイ
ル構成において、コイル２１の下方の第１導電型基体１
１中に第２導電型埋込層７２を設ける。そして第２導電
型拡散層７１を上記第２導電型埋込層７２に接合した構
成のものである。
ル構成において、コイル２１の下方の第１導電型基体１
１中に第２導電型埋込層７２を設ける。そして第２導電
型拡散層７１を上記第２導電型埋込層７２に接合した構
成のものである。
【００３７】上記図５で説明したコイル構造では、コイ
ル２１の下方の第１導電型基体１１中に第２導電型埋込
層７２を設けて、第２導電型拡散層７１を第２導電型埋
込層７２に接合したことから、第２導電型拡散層７１の
下方を回り込んで流れようとする渦電流が遮断される。
このため、渦電流は全く発生しなくなる。
ル２１の下方の第１導電型基体１１中に第２導電型埋込
層７２を設けて、第２導電型拡散層７１を第２導電型埋
込層７２に接合したことから、第２導電型拡散層７１の
下方を回り込んで流れようとする渦電流が遮断される。
このため、渦電流は全く発生しなくなる。
【００３８】上記各実施例による説明では、第１導電型
をｐ型、第２導電型をｎ型として説明したが、逆に第１
導電型をｎ型、第２導電型をｐ型とした構成であっても
差し支えない。
をｐ型、第２導電型をｎ型として説明したが、逆に第１
導電型をｎ型、第２導電型をｐ型とした構成であっても
差し支えない。
【００３９】上記説明したようなコイル構造のもので
は、第１導電型拡散層３１または第２導電型拡散層７１
によって発生しようとする渦電流が遮断される。このた
め、コイルの渦電流損が無くなるので、上記コイル構造
のものを搭載した集積回路のコイルのＱは高くなる。ま
た、増幅器の整合回路に本案のコイル構造を採用したも
のでは整合回路の損失はなくなる。このため、増幅器の
増幅度が十分に得られるようになる。さらに入力の整合
回路の損失がなくなるので、雑音指数が小さくなる。す
なわち、増幅器の感度の向上が図れる。
は、第１導電型拡散層３１または第２導電型拡散層７１
によって発生しようとする渦電流が遮断される。このた
め、コイルの渦電流損が無くなるので、上記コイル構造
のものを搭載した集積回路のコイルのＱは高くなる。ま
た、増幅器の整合回路に本案のコイル構造を採用したも
のでは整合回路の損失はなくなる。このため、増幅器の
増幅度が十分に得られるようになる。さらに入力の整合
回路の損失がなくなるので、雑音指数が小さくなる。す
なわち、増幅器の感度の向上が図れる。
【００４０】
【発明の効果】以上、説明したように第１の発明によれ
ば、コイルが形成されている下方の第２導電型層に、こ
のコイル下方を横断する状態にかつ第２導電型層の表面
からその深さ方向に第１導電型拡散層を形成したので、
コイルの下方の第２導電型層に発生していた渦電流が第
１導電型拡散層で遮断できる。また第２の発明によれ
ば、コイルが形成されている下方の第１導電型基体に、
このコイル下方を横断する状態にかつ第１導電型基体の
表面から深さ方向に第２導電型拡散層を形成したので、
コイル下方の第１導電型基体に流れていた渦電流が第２
導電型拡散層で遮断できる。したがって、渦電流が発生
しなくなるので、コイルのＱの向上が図れる。
ば、コイルが形成されている下方の第２導電型層に、こ
のコイル下方を横断する状態にかつ第２導電型層の表面
からその深さ方向に第１導電型拡散層を形成したので、
コイルの下方の第２導電型層に発生していた渦電流が第
１導電型拡散層で遮断できる。また第２の発明によれ
ば、コイルが形成されている下方の第１導電型基体に、
このコイル下方を横断する状態にかつ第１導電型基体の
表面から深さ方向に第２導電型拡散層を形成したので、
コイル下方の第１導電型基体に流れていた渦電流が第２
導電型拡散層で遮断できる。したがって、渦電流が発生
しなくなるので、コイルのＱの向上が図れる。
【図１】第１の発明を示す実施例の概略斜視断面図であ
る。
る。
【図２】第１導電型拡散層のレイアウト図である。
【図３】コイルを搭載した集積回路の概略斜視断面図で
ある。
ある。
【図４】第２の発明を示す実施例の概略斜視断面図であ
る。
る。
【図５】埋込層を設けたコイル構造の概略斜視断面図で
ある。
ある。
【図６】増幅器の一例の回路構成図である。
【図７】コイルを搭載した集積回路の従来構造の概略斜
視断面図である。
視断面図である。
【符号の説明】 １１ 第１導電型基体 １２ 第２導電型層 １３ 絶縁層 ２１ コイル ３１ 第１導電型拡散層 ７１ 第２導電型拡散層 ７２ 第２導電型埋込層
Claims (3)
- 【請求項１】 第１導電型基体と、 前記第１導電型基体上に形成した第２導電型層と、 前記第２導電型層上に形成した絶縁層と、 前記絶縁層上に形成したコイルと、 前記第２導電型層の表面から深さ方向に形成したもので
あって前記コイル下方を横断する状態に形成した第１導
電型拡散層とからなることを特徴とするコイル構造。 - 【請求項２】 第１導電型基体と、 前記第１導電型基体の表面に形成した絶縁層と、 前記絶縁層上に形成したコイルと、 前記第１導電型基体の表面から深さ方向に形成したもの
であって前記コイル下方を横断する状態に形成した第２
導電型拡散層とからなることを特徴とするコイル構造。 - 【請求項３】 請求項２記載のコイル構造において、 前記コイル下方の前記第１導電型基体中に第２導電型埋
込層を設けるとともに、前記第２導電型拡散層を前記第
２導電型埋込層に接合したことを特徴とするコイル構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14858194A JPH07335441A (ja) | 1994-06-07 | 1994-06-07 | コイル構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14858194A JPH07335441A (ja) | 1994-06-07 | 1994-06-07 | コイル構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335441A true JPH07335441A (ja) | 1995-12-22 |
Family
ID=15455951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14858194A Pending JPH07335441A (ja) | 1994-06-07 | 1994-06-07 | コイル構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335441A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308273A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002093916A (ja) * | 2000-06-20 | 2002-03-29 | Koninkl Philips Electronics Nv | 大きなｑ因子を有する誘導素子を含む非常にコンパクトな集積回路 |
| JP2006013111A (ja) * | 2004-06-25 | 2006-01-12 | Internatl Business Mach Corp <Ibm> | 磁気コアを有するオンチップ・インダクタ |
| WO2008009998A1 (en) * | 2006-07-21 | 2008-01-24 | X-Fab Semiconductor Foundries Ag | A semiconductor device |
| JP2013254955A (ja) * | 2012-06-05 | 2013-12-19 | Freescale Semiconductor Inc | インタラプタ領域を有する誘導性素子および形成方法 |
-
1994
- 1994-06-07 JP JP14858194A patent/JPH07335441A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308273A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002093916A (ja) * | 2000-06-20 | 2002-03-29 | Koninkl Philips Electronics Nv | 大きなｑ因子を有する誘導素子を含む非常にコンパクトな集積回路 |
| JP2006013111A (ja) * | 2004-06-25 | 2006-01-12 | Internatl Business Mach Corp <Ibm> | 磁気コアを有するオンチップ・インダクタ |
| WO2008009998A1 (en) * | 2006-07-21 | 2008-01-24 | X-Fab Semiconductor Foundries Ag | A semiconductor device |
| US7973385B2 (en) | 2006-07-21 | 2011-07-05 | X-Fab Semiconductor Foundries Ag | Semiconductor device |
| JP2013254955A (ja) * | 2012-06-05 | 2013-12-19 | Freescale Semiconductor Inc | インタラプタ領域を有する誘導性素子および形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3942264B2 (ja) | 半導体基板上に形成されるインダクタンス素子 | |
| US20020158306A1 (en) | Semiconductor device with a spiral inductor | |
| US7973385B2 (en) | Semiconductor device | |
| JP2002100733A (ja) | 高周波集積回路装置 | |
| JPH07335441A (ja) | コイル構造 | |
| KR100581269B1 (ko) | 래치 업 방지 인덕터를 포함하는 집적 회로 및, 그 제조 방법 | |
| JPH05206484A (ja) | アバランシェダイオード | |
| US20010000413A1 (en) | PNP lateral bipolar electronic device | |
| JP3899888B2 (ja) | バイポーラトランジスタ及び絶縁ゲート型バイポーラトランジスタ | |
| JP2000100826A (ja) | パワートランジスタ及びそれを用いた半導体集積回路装置 | |
| JPS59178770A (ja) | 高耐圧半導体装置 | |
| JP2006186034A (ja) | 半導体装置 | |
| JPS59145569A (ja) | マルチコレクタ縦型ｐｎｐトランジスタ | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPH02114645A (ja) | バイポーラトランジスタ | |
| JP3888786B2 (ja) | パワートランジスタ及びそれを用いた半導体集積回路装置 | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPH06224291A (ja) | 半導体装置 | |
| JPH11121459A (ja) | 半導体装置及びそのコレクタ抵抗低減方法 | |
| JPH08102494A (ja) | 半導体集積回路およびその製造方法 | |
| JPS60200563A (ja) | 半導体集積回路装置 | |
| JPS60233856A (ja) | 半導体装置 | |
| JP2001102524A (ja) | 集積半導体装置 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPH05121418A (ja) | 半導体装置 |