JPH06224291A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06224291A JPH06224291A JP873193A JP873193A JPH06224291A JP H06224291 A JPH06224291 A JP H06224291A JP 873193 A JP873193 A JP 873193A JP 873193 A JP873193 A JP 873193A JP H06224291 A JPH06224291 A JP H06224291A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- trench
- isolation layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】素子と素子のエピタキシャル層の電圧が違う場
合でも、選択酸化分離層に囲まれた同一の区画内に素子
を配置できるようにする。 【構成】選択酸化分離層に囲まれた区画内に周囲をトレ
ンチ分離された素子を配置する。
合でも、選択酸化分離層に囲まれた同一の区画内に素子
を配置できるようにする。 【構成】選択酸化分離層に囲まれた区画内に周囲をトレ
ンチ分離された素子を配置する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
に高集積度に素子配置した半導体装置に関する。
に高集積度に素子配置した半導体装置に関する。
【０００２】
【従来の技術】図３は従来のレイアウトによる素子配置
を示す平面図であり、図４は図３を切断線Ｂ−Ｂ′で切
断し矢印の方向を視た断面図である。
を示す平面図であり、図４は図３を切断線Ｂ−Ｂ′で切
断し矢印の方向を視た断面図である。
【０００３】Ｐ型基板１の上に部分的に形成されたＮ+
型埋込層２をはさんでＮ型エピタキシャル層３が形成さ
れている。このＮ型エピタキシャル層３内に、Ｎ+ 型コ
レクタ引出し層７とＰ型ベース層８とＮ型エミッタ層９
で構成されたＮＰＮ型トランジスタが形成され、またＰ
型の抵抗層６によって抵抗が形成されている。さらにＮ
ＰＮ型トランジスタと抵抗層の周囲に、エピタキシャル
層３の表面より内部に埋設されて選択的に形成された選
択酸化分離層５およびその底面に形成されＮ型エピタキ
シャル層３とＰＮ接合を形成して素子分離の機能を行う
Ｐ+ 型絶縁分離層４から成る素子絶縁分離構造が設けら
れている。
型埋込層２をはさんでＮ型エピタキシャル層３が形成さ
れている。このＮ型エピタキシャル層３内に、Ｎ+ 型コ
レクタ引出し層７とＰ型ベース層８とＮ型エミッタ層９
で構成されたＮＰＮ型トランジスタが形成され、またＰ
型の抵抗層６によって抵抗が形成されている。さらにＮ
ＰＮ型トランジスタと抵抗層の周囲に、エピタキシャル
層３の表面より内部に埋設されて選択的に形成された選
択酸化分離層５およびその底面に形成されＮ型エピタキ
シャル層３とＰＮ接合を形成して素子分離の機能を行う
Ｐ+ 型絶縁分離層４から成る素子絶縁分離構造が設けら
れている。
【０００４】このように従来技術のパターンレイアウト
では、トランジスタを形成する領域におけるエピタキシ
ャル層３の電圧と抵抗を形成する領域におけるエピタキ
シャル層３の電圧とが異なる場合は、上記した選択酸化
分離層５とＰＮ接合分離層４とからなる素子絶縁分離構
造を両領域間に設ける必要がある。
では、トランジスタを形成する領域におけるエピタキシ
ャル層３の電圧と抵抗を形成する領域におけるエピタキ
シャル層３の電圧とが異なる場合は、上記した選択酸化
分離層５とＰＮ接合分離層４とからなる素子絶縁分離構
造を両領域間に設ける必要がある。
【０００５】
【発明が解決しようとする課題】このように従来技術で
は素子と素子とのそれぞれのエピタキシャル層の電圧が
違う場合は、素子は個々に選択酸化分離層あるいは選択
酸化分離層とＰＮ接合層により絶縁分離を行い、別々に
配置する必要があるという問題があり、集積度向上の妨
げになっている。
は素子と素子とのそれぞれのエピタキシャル層の電圧が
違う場合は、素子は個々に選択酸化分離層あるいは選択
酸化分離層とＰＮ接合層により絶縁分離を行い、別々に
配置する必要があるという問題があり、集積度向上の妨
げになっている。
【０００６】本発明の目的は、素子と素子のエピタキシ
ャル層の電圧が違う場合でも選択酸化分離層によって囲
まれた同一の区画内にそれぞれの素子を配置できる半導
体装置を提供することにある。
ャル層の電圧が違う場合でも選択酸化分離層によって囲
まれた同一の区画内にそれぞれの素子を配置できる半導
体装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の特徴は、選択酸
化分離層によって区画内に、周囲をトレンチ分離された
素子を配置する半導体装置にある。
化分離層によって区画内に、周囲をトレンチ分離された
素子を配置する半導体装置にある。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例の半導体装置を示
す平面図であり、図２は図１を切断線Ａ−Ａ′で切断し
矢印の方向を視た断面図である。
す平面図であり、図２は図１を切断線Ａ−Ａ′で切断し
矢印の方向を視た断面図である。
【００１０】Ｐ型基板１の上に部分的に形成されたＮ+
型埋込層２をはさんでＮ型エピタキシャル層３が形成さ
れている。このＮ型エピタキシャル層３内に、Ｎ+ 型コ
レクタ引出し層７と、コレクタ層となるＮ型エピタキシ
ャル層３内の領域に形成されたＰ型ベース層８と、Ｎ型
エピタキシャル層の他の領域に形成されたＰ型の抵抗層
６によって抵抗が構成されている。このＮＰＮ型トラン
ジスタの形成領域と抵抗層の形成領域とは選択酸化分離
層５とその下のＰＮ接合分離層４による絶縁分離構造に
よって同一の区画内に囲まれ、両者間にこの絶縁分離構
造は存在しない。そしてＮＰＮ型トランジスタの周囲に
あって上記絶縁分離構造の内側にトレンチ溝に酸化シリ
コンを充填したトレンチ分離層１２が形成されている。
また各層にそれぞれ電極導体１１が接続されている。
型埋込層２をはさんでＮ型エピタキシャル層３が形成さ
れている。このＮ型エピタキシャル層３内に、Ｎ+ 型コ
レクタ引出し層７と、コレクタ層となるＮ型エピタキシ
ャル層３内の領域に形成されたＰ型ベース層８と、Ｎ型
エピタキシャル層の他の領域に形成されたＰ型の抵抗層
６によって抵抗が構成されている。このＮＰＮ型トラン
ジスタの形成領域と抵抗層の形成領域とは選択酸化分離
層５とその下のＰＮ接合分離層４による絶縁分離構造に
よって同一の区画内に囲まれ、両者間にこの絶縁分離構
造は存在しない。そしてＮＰＮ型トランジスタの周囲に
あって上記絶縁分離構造の内側にトレンチ溝に酸化シリ
コンを充填したトレンチ分離層１２が形成されている。
また各層にそれぞれ電極導体１１が接続されている。
【００１１】このように選択酸化分離層５及びＰＮ接合
絶縁分離層４により囲まれてエピタキシャル層３内に抵
抗領域と周囲をトレンチ分離されたトランジスタを配置
することによってトランジスタと抵抗領域のエピタキシ
ャル層の電圧が違う場合でも、トランジスタと抵抗とは
個々に選択酸化分離層およびＰＮ接合分離層により絶縁
分離を行う必要がなく、同一包囲区画内にトランジスタ
と抵抗を配置できる。
絶縁分離層４により囲まれてエピタキシャル層３内に抵
抗領域と周囲をトレンチ分離されたトランジスタを配置
することによってトランジスタと抵抗領域のエピタキシ
ャル層の電圧が違う場合でも、トランジスタと抵抗とは
個々に選択酸化分離層およびＰＮ接合分離層により絶縁
分離を行う必要がなく、同一包囲区画内にトランジスタ
と抵抗を配置できる。
【００１２】また、トレンチ分離層１２の形成には反応
性イオンエッチング法を使用するため、トレンチ幅を
１．０μｍで形成できるので、Ｎ+ 型コレクタ引出し層
７及びＰ型ベース層８と選択酸化分離層５との距離を変
更しないでトレンチ分離層１２を形成でき、選択酸化分
離層５の幅６．０μｍと比較しても小さく形成できるの
で集積度が向上できる。
性イオンエッチング法を使用するため、トレンチ幅を
１．０μｍで形成できるので、Ｎ+ 型コレクタ引出し層
７及びＰ型ベース層８と選択酸化分離層５との距離を変
更しないでトレンチ分離層１２を形成でき、選択酸化分
離層５の幅６．０μｍと比較しても小さく形成できるの
で集積度が向上できる。
【００１３】
【発明の効果】以上説明したように本発明の半導体装置
によれば、素子と素子のエピタキシャル層の電圧が違う
場合でも、素子は個々に選択酸化分離層およびその下の
ＰＮ接合分離層による絶縁分離を行う必要がなく、これ
により集積度を向上することができる。
によれば、素子と素子のエピタキシャル層の電圧が違う
場合でも、素子は個々に選択酸化分離層およびその下の
ＰＮ接合分離層による絶縁分離を行う必要がなく、これ
により集積度を向上することができる。
【図１】本発明の一実施例の半導体装置を示す平面図で
ある。
ある。
【図２】図１の切断線Ａ−Ａ′で切断し矢印の方向を視
た断面図である。
た断面図である。
【図３】従来技術の半導体装置を示す平面図である。
【図４】図３を切断線Ｂ−Ｂ′で切断し矢印の方向を視
た断面図である。
た断面図である。
１ Ｐ型基板 ２ Ｎ+ 型埋込層 ３ Ｎ型エピタキシャル層 ４ ＰＮ接合絶縁分離層（Ｐ+ 型絶縁分離層） ５ 選択酸化分離層 ６ 抵抗層 ７ Ｎ+ 型コレクタ引出し層 ８ Ｐ型ベース層 ９ Ｎ型エミッタ層 １０ シリコン窒化膜 １１ 電極導体 １２ トレンチ分離層
Claims (2)
- 【請求項１】 選択酸化分離層によって囲まれた区画内
に、周囲をトレンチ分離された素子を配置することを特
徴とする半導体装置。 - 【請求項２】 前記選択酸化分離層とともにその底面に
形成されたＰＮ接合分離層によって前記区画を絶縁分離
することを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP873193A JPH06224291A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP873193A JPH06224291A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224291A true JPH06224291A (ja) | 1994-08-12 |
Family
ID=11701105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP873193A Withdrawn JPH06224291A (ja) | 1993-01-22 | 1993-01-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11211449B2 (en) | 2018-12-28 | 2021-12-28 | Mitsubishi Electric Corporation | Semiconductor device |
-
1993
- 1993-01-22 JP JP873193A patent/JPH06224291A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11211449B2 (en) | 2018-12-28 | 2021-12-28 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0721211B1 (en) | Semiconductor device | |
| US5449946A (en) | Semiconductor device provided with isolation region | |
| JP3818673B2 (ja) | 半導体装置 | |
| US4051506A (en) | Complementary semiconductor device | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPH06224291A (ja) | 半導体装置 | |
| GB1129891A (en) | Improvements in or relating to methods of manufacturing solid state circuits | |
| EP0661735B1 (en) | Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices | |
| JPS63122147A (ja) | 半導体装置 | |
| JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
| JPS6140140B2 (ja) | ||
| JP2752655B2 (ja) | バイポーラ集積回路装置 | |
| JPS62177959A (ja) | 半導体装置 | |
| JPH0240922A (ja) | 半導体装置 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS6364058B2 (ja) | ||
| JPH0585054U (ja) | モノリシック半導体集積回路デバイス用複数導体層構造 | |
| JPS60200563A (ja) | 半導体集積回路装置 | |
| JPH0697275A (ja) | 半導体装置 | |
| JPH02137233A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02285655A (ja) | 集積回路装置の接合分離構造 | |
| JPH03190281A (ja) | 半導体デバイス及びピエゾ抵抗型トランスデューサとその形成方法 | |
| JPS6156624B2 (ja) | ||
| JPH0372650A (ja) | 半導体基板 | |
| JPH05109885A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |