JPH05109885A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05109885A
JPH05109885A JP3266655A JP26665591A JPH05109885A JP H05109885 A JPH05109885 A JP H05109885A JP 3266655 A JP3266655 A JP 3266655A JP 26665591 A JP26665591 A JP 26665591A JP H05109885 A JPH05109885 A JP H05109885A
Authority
JP
Japan
Prior art keywords
insulating film
region
pellets
pellet
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3266655A
Other languages
English (en)
Other versions
JP3133425B2 (ja
Inventor
Mitsuhiro Muraoka
満博 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP03266655A priority Critical patent/JP3133425B2/ja
Publication of JPH05109885A publication Critical patent/JPH05109885A/ja
Application granted granted Critical
Publication of JP3133425B2 publication Critical patent/JP3133425B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected

Landscapes

  • Wire Bonding (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】ボンディングワイヤーがチップ端と接触しても
半導体装置と電気短絡が発生しない。 【構成】スクライブ線領域１に厚い絶縁膜１３を形成し
ておくことにより分割後の半導体チップの外周をこの厚
い絶縁膜で取り囲む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置にかかり、
特にペレットを分離する領域（以下 スクライブ線領域
と称す）の構造に関する。
【０００２】
【従来の技術】従来、この種の半導体装置は、図４に示
す様にそれぞれのペレット間の境界領域となるスクライ
ブ線領域１には、例えばＰ型またはＮ型の絶縁分離領域
６を形成していた。このため、個々のペレットに分離す
ると、このスクライブ線領域１のペレット表面上はシリ
コンが露出するか、または０．５〜１．０μｍ程度の薄
い表面保護膜８で被覆されている構造となっている。
尚、図４において、半導体基体５の上にエピタキシャル
層４を成長し、ペレットのスクライブ線領域１に囲まれ
た素子形成領域２には選択的に基板（エピタキシャル層
４）に一部埋設する厚い素子分離絶縁膜３が形成されて
いる。７ａ、７ｂ、７ｃは各ペレット（半導体装置）で
あり、ペレットを分離するスクライブ線領域１の中央部
で分離される。
【０００３】
【発明が解決しようとする課題】従来の半導体装置のス
クライブ線領域は、半導体基体と絶縁分離層が同種の不
純物拡散をされたもので形成され電気的に短絡してい
た。また、このペレットを分離するスクライブ線領域に
は表面保護膜のない場合が多く、その為、図５に示すよ
うにボンディングワイヤー９が、ペレット端に接触する
と、裏面部である半導体基体と短絡し特性不良になると
いう問題点があった。また、スクライブ線領域に表面保
護膜を残しても絶縁は十分でない。
【０００４】
【課題を解決するための手段】本発明の特徴は、半導体
基板の周囲がペレットを分離する領域により囲まれ、前
記半導体基板の素子を形成する領域に基板に一部埋設す
る厚い素子分離絶縁膜を有する半導体装置において、前
記ペレットを分離する領域には前記素子分離絶縁膜と同
じ態様の厚い絶縁膜が形成されている半導体装置にあ
る。
【０００５】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【０００６】図１は本発明の第１の実施例の半導体ウエ
ーハ状態を示す断面図であり、図２は図１を個々のペレ
ット（半導体装置）に切断分離したときの断面図であ
る。半導体基体５上にエピタキシャル層４を成長形成し
て，半導体基板を構成している。それぞれの素子形成領
域２すなわち半導体装置本体はスクライブ線領域１によ
って囲まれている。各素子形成領域２には多数の能動素
子や受動素子またボンディングパッドを含む内部配線が
形成されている。これらの素子は基板に一部埋設する厚
い素子分離絶縁膜３によってたがいに素子分離されてい
る。この厚い絶縁膜３はいわゆるＬＯＣＯＳ（Ｌｏｃａ
ｌ Ｏｘｉｄａｔｉｏｎ ｏｆＳｉｌｉｃｏｎ）等の方
法により形成された１．５μｍ以上の膜厚の厚い酸化膜
である。また、素子形成領域の周辺部にはＮ型もしくは
Ｐ型の不純物による絶縁分離領域６が形成され、上面に
は全体的に表面保護膜となる絶縁膜８が披着している。
本発明では、素子分離絶縁膜３の形成の際にスクライブ
線領域２にも同様の厚い絶縁膜１３を形成する。このス
クライブ線領域２の中央部１１を切断して個々の半導体
ペレットすなわち半導体装置に分離する。分離方法は、
けがき（スクライブ）を入れてから引延す方法でもダイ
シング法でも良い。個々のペレット領域７ａ、７ｂ、７
ｃごとに分離されたペレットは図２に示す様に、上部周
辺を厚い絶縁膜１３の部分１３Ａによって囲まれたもの
となるから、ペレット端にボンディングワイヤー９が接
触しても内部の半導体装置と不都合な電気的短絡を生じ
ることはない。
【０００７】図３は本発明の第２の実施例を示す断面図
である。図３において図１、図２と同じ機能の箇所は同
一の符号で示している。この第２の実施例では不純物に
よる絶縁分離領域６を省略しており、使用周波数が低
い、または、ＤＣの用途に使用される半導体装置に適用
できる。
【０００８】
【発明の効果】以上説明した様に、本発明は、スクライ
ブ線領域上に厚い絶縁膜層を形成することにより、ペレ
ット個片時にボンディングワイヤーがペレット端に接触
しても、半導体基板とボンディングワイヤーとの絶縁が
完全となり、特性不良にならないという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体ウエハー状態に
おける断面図。
【図２】本発明の第１の実施例の半導体装置の断面図。
【図３】本発明の第２の実施例の半導体装置の断面図。
【図４】従来技術の半導体ウエハー状態における断面
図。
【図５】従来技術の半導体装置の断面図。
【符号の説明】
１ スクライブ線領域 ２ 素子形成領域 ３ 厚い絶縁膜 ４ エピタキシャル層 ５ 半導体基体 ６ 絶縁分離領域 ７ ペレット領域 ８ 表面保護膜 ９ ボンディングワイヤー １１ スクライブ線領域の中央部 １３ スクライブ線領域の厚い絶縁膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の周囲がペレットを分離する
    領域により囲まれ、前記半導体基板の素子を形成する領
    域に基板に一部埋設する厚い素子分離絶縁膜を有する半
    導体装置において、前記ペレットを分離する領域には前
    記素子分離絶縁膜と同じ態様の厚い絶縁膜が形成されて
    いる事を特徴とする半導体装置。
JP03266655A 1991-10-16 1991-10-16 半導体装置及びその製造方法 Expired - Lifetime JP3133425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03266655A JP3133425B2 (ja) 1991-10-16 1991-10-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03266655A JP3133425B2 (ja) 1991-10-16 1991-10-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH05109885A true JPH05109885A (ja) 1993-04-30
JP3133425B2 JP3133425B2 (ja) 2001-02-05

Family

ID=17433849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03266655A Expired - Lifetime JP3133425B2 (ja) 1991-10-16 1991-10-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3133425B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019106983A1 (ja) * 2017-11-28 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019106983A1 (ja) * 2017-11-28 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP3133425B2 (ja) 2001-02-05

Similar Documents

Publication Publication Date Title
US4888304A (en) Method of manufacturing an soi-type semiconductor device
US20030215985A1 (en) Semiconductor wafer and manufacturing method of semiconductor device
JPS6410105B2 (ja)
US6104078A (en) Design for a semiconductor device having elements isolated by insulating regions
US6208012B1 (en) Zener zap diode and method of manufacturing the same
JPH05109885A (ja) 半導体装置
JPS59130465A (ja) Ｍｉｓ半導体装置の製造方法
JP2000156408A (ja) 半導体装置及びその製造方法
JPH05190662A (ja) 半導体デバイス
JP2001257348A (ja) 半導体装置及びその製造方法
JP2760401B2 (ja) 誘電体分離基板及び半導体装置
JP2518929B2 (ja) バイポ―ラ型半導体集積回路
JPS6146062A (ja) ラテラルトランジスタ半導体装置の製造方法
JPS6031105B2 (ja) 半導体装置
JPS59204251A (ja) 小配線容量の半導体装置
JPS6024039A (ja) 半導体装置
JPS6140140B2 (ja)
JPS5858815B2 (ja) イオン注入法
JPS61172347A (ja) 半導体集積回路装置の製造方法
JP2000058872A (ja) ツェナーダイオードおよび半導体装置
JPH05275628A (ja) 半導体集積回路
JPH06216233A (ja) 高耐圧半導体装置
JPS58213443A (ja) 半導体装置
JPS60245248A (ja) 半導体集積回路
JPH10189786A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001107

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 11

EXPY Cancellation because of completion of term