JPH10189786A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH10189786A JPH10189786A JP34867496A JP34867496A JPH10189786A JP H10189786 A JPH10189786 A JP H10189786A JP 34867496 A JP34867496 A JP 34867496A JP 34867496 A JP34867496 A JP 34867496A JP H10189786 A JPH10189786 A JP H10189786A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- oxide film
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ラテラル型ＰＮＰトランジスタのベース−コ
レクタ間耐圧を向上するものである。 【解決手段】 フィールド電極２１，２２をアイランド
表面に形成された絶縁膜１８およびＬＯＣＯＳ酸化膜１
６上に設け、且つベース領域とコレクタ領域２０の界面
およびその近傍に形成し、前記フィールド電極２１，２
２およびコレクタ領域２０とコンタクトしたコレクタ電
極２６を設ける。ＬＯＣＯＳ酸化膜１６の上までフィー
ルド電極２１を延在するため、ここの部分のＳｉ表面に
与える電界Ｌ（垂直成分）の影響を弱めることができ、
特にＳｉ表面で終端する空乏層端部は、ＬＯＣＯＳ酸化
膜の厚み分電界Ｌの強度が弱められ、一方ＬＯＣＯＳ酸
化膜周囲を回り込んではいる電界Ｍにより空乏層端は外
側に向かって終端し、電界集中による破壊を抑止するこ
とができる。
レクタ間耐圧を向上するものである。 【解決手段】 フィールド電極２１，２２をアイランド
表面に形成された絶縁膜１８およびＬＯＣＯＳ酸化膜１
６上に設け、且つベース領域とコレクタ領域２０の界面
およびその近傍に形成し、前記フィールド電極２１，２
２およびコレクタ領域２０とコンタクトしたコレクタ電
極２６を設ける。ＬＯＣＯＳ酸化膜１６の上までフィー
ルド電極２１を延在するため、ここの部分のＳｉ表面に
与える電界Ｌ（垂直成分）の影響を弱めることができ、
特にＳｉ表面で終端する空乏層端部は、ＬＯＣＯＳ酸化
膜の厚み分電界Ｌの強度が弱められ、一方ＬＯＣＯＳ酸
化膜周囲を回り込んではいる電界Ｍにより空乏層端は外
側に向かって終端し、電界集中による破壊を抑止するこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｂｉ−ＣＭＯＳ半
導体集積回路装置に関するもので、特にＢＩＰ型として
採用されるラテラルＰＮＰトランジスタのベース−コレ
クタ間耐圧向上に関するものである。
導体集積回路装置に関するもので、特にＢＩＰ型として
採用されるラテラルＰＮＰトランジスタのベース−コレ
クタ間耐圧向上に関するものである。
【０００２】
【従来の技術】一般に、半導体集積回路装置は、各素子
の微細化が進むと接合深さが浅くなるので耐圧が低下す
る問題を有し、このようなＩＣに比較的高電圧を印加す
る場合、ＢＩＰ型のトランジスタのベース−コレクタ間
逆方向耐圧ＶCBOを如何に向上させるかが重要な課題で
あった。
の微細化が進むと接合深さが浅くなるので耐圧が低下す
る問題を有し、このようなＩＣに比較的高電圧を印加す
る場合、ＢＩＰ型のトランジスタのベース−コレクタ間
逆方向耐圧ＶCBOを如何に向上させるかが重要な課題で
あった。
【０００３】例えば、ＩＣに組み込まれる縦型ＮＰＮト
ランジスタは、ベース−コレクタ接合部の端部に於いて
ベース不純物（ホウ素）が酸化膜に捕獲され、空乏層が
内側に湾曲し、ここで電界集中が発生し耐圧ＶCBOが劣
化する現象があった。そこで、本出願人は、特願平０５
−２９６６９１号に記載するように、ベース領域の周囲
にフィールド電極を形成する技術を採用している。つま
りベース−コレクタ接合を覆うように酸化膜の上にフィ
ールド電極を形成し、フィールド電極とベース電極を同
電位としている。そのため、空乏層をフィールド電極端
まで拡張でき、前記不純物捕獲による空乏層の内側への
湾曲を防止でき、電界集中による耐圧劣化を抑制でき
た。
ランジスタは、ベース−コレクタ接合部の端部に於いて
ベース不純物（ホウ素）が酸化膜に捕獲され、空乏層が
内側に湾曲し、ここで電界集中が発生し耐圧ＶCBOが劣
化する現象があった。そこで、本出願人は、特願平０５
−２９６６９１号に記載するように、ベース領域の周囲
にフィールド電極を形成する技術を採用している。つま
りベース−コレクタ接合を覆うように酸化膜の上にフィ
ールド電極を形成し、フィールド電極とベース電極を同
電位としている。そのため、空乏層をフィールド電極端
まで拡張でき、前記不純物捕獲による空乏層の内側への
湾曲を防止でき、電界集中による耐圧劣化を抑制でき
た。
【０００４】前述した事柄は、ラテラル型ＰＮＰトラン
ジスタに於いても同様なことが言える。ここで図３は、
ラテラル型ＰＮＰトランジスタの右側のコレクタ領域２
０と対応するもので、ＶCBOの向上を達成しようとし
て、ベース領域となるアイランド１７とコレクタ領域２
０の界面およびその近傍に対応する酸化膜１８の上にフ
ィールド電極２１，２２を形成し、フィールド電極２
１，２２とコレクタ電極を同電位にして空乏層をフィー
ルド端部まで拡張するものであり、前述した理由から耐
圧劣化を抑制させること可能であると考えられる。
ジスタに於いても同様なことが言える。ここで図３は、
ラテラル型ＰＮＰトランジスタの右側のコレクタ領域２
０と対応するもので、ＶCBOの向上を達成しようとし
て、ベース領域となるアイランド１７とコレクタ領域２
０の界面およびその近傍に対応する酸化膜１８の上にフ
ィールド電極２１，２２を形成し、フィールド電極２
１，２２とコレクタ電極を同電位にして空乏層をフィー
ルド端部まで拡張するものであり、前述した理由から耐
圧劣化を抑制させること可能であると考えられる。
【０００５】
【発明が解決しようとする課題】しかしながら、フィー
ルド電極２１，２２を配置して空乏層Ｖを拡張しても、
フィールド電極２１で電界が急に途切れる為、フィール
ド電極端に対応する島領域では、空乏層が内側に曲がっ
て終端し、電界集中によりそれほど大きく耐圧を上げる
事ができない問題があった。
ルド電極２１，２２を配置して空乏層Ｖを拡張しても、
フィールド電極２１で電界が急に途切れる為、フィール
ド電極端に対応する島領域では、空乏層が内側に曲がっ
て終端し、電界集中によりそれほど大きく耐圧を上げる
事ができない問題があった。
【０００６】
【課題を解決するための手段】本発明は斯上した課題に
鑑みてなされ、第１に、フィールド電極をアイランド表
面に形成された絶縁膜およびＬＯＣＯＳ酸化膜上に設
け、且つベース領域とコレクタ領域の界面およびその近
傍に形成し、前記フィールド電極およびコレクタ領域と
コンタクトしたコレクタ電極を設けることで解決するも
のである。
鑑みてなされ、第１に、フィールド電極をアイランド表
面に形成された絶縁膜およびＬＯＣＯＳ酸化膜上に設
け、且つベース領域とコレクタ領域の界面およびその近
傍に形成し、前記フィールド電極およびコレクタ領域と
コンタクトしたコレクタ電極を設けることで解決するも
のである。
【０００７】ＬＯＣＯＳ酸化膜の上までフィールド電極
を延在するため、ここの部分のＳｉ表面に与える電界Ｌ
（垂直成分）の影響を弱めることができ、特にＳｉ表面
で終端する空乏層端部は、ＬＯＣＯＳ酸化膜の厚み分電
界Ｌの強度が弱められ、一方ＬＯＣＯＳ酸化膜周囲を回
り込んではいる電界Ｍにより空乏層端は外側に向かって
終端し、電界集中による破壊を抑止することができる。
を延在するため、ここの部分のＳｉ表面に与える電界Ｌ
（垂直成分）の影響を弱めることができ、特にＳｉ表面
で終端する空乏層端部は、ＬＯＣＯＳ酸化膜の厚み分電
界Ｌの強度が弱められ、一方ＬＯＣＯＳ酸化膜周囲を回
り込んではいる電界Ｍにより空乏層端は外側に向かって
終端し、電界集中による破壊を抑止することができる。
【０００８】第２に、フィールド電極を、ＭＯＳ型の半
導体素子のゲート電極と同一材料で成すことで解決する
ものであり、ゲート電極の形成時に同時に形成されるた
め、フィールド電極をＬＯＣＯＳ酸化膜の上に形成させ
ることができ、工程の簡略化が実現できる。
導体素子のゲート電極と同一材料で成すことで解決する
ものであり、ゲート電極の形成時に同時に形成されるた
め、フィールド電極をＬＯＣＯＳ酸化膜の上に形成させ
ることができ、工程の簡略化が実現できる。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を図面
を参照しながら説明する。図１に於いて、Ｐ型の単結晶
Ｓｉ基板１０の上には、Ｎ型のエピタキシャル層１１が
積層されている。またＳｉ基板１０とエピタキシャル層
１１との間には、Ｎ＋型の埋込み層１２が形成され、こ
の埋込み層１２を囲むように、Ｐ＋型の分離領域１３が
エピタキシャル層１１表面からＳｉ基板１０にまで貫通
している。
を参照しながら説明する。図１に於いて、Ｐ型の単結晶
Ｓｉ基板１０の上には、Ｎ型のエピタキシャル層１１が
積層されている。またＳｉ基板１０とエピタキシャル層
１１との間には、Ｎ＋型の埋込み層１２が形成され、こ
の埋込み層１２を囲むように、Ｐ＋型の分離領域１３が
エピタキシャル層１１表面からＳｉ基板１０にまで貫通
している。
【００１０】この分離領域１３の部分には、ＬＯＣＯＳ
酸化膜１４が形成され、且つ後述するＮ＋型のベースコ
ンタクト領域１５を囲むように前記ＬＯＣＯＳ酸化膜１
４とＬＯＣＯＳ酸化膜１６とが形成されている。前述し
た分離領域１３によりアイランド１７が形成されてお
り、このアイランド１７に設けられたＬＯＣＯＳ酸化膜
１４，１６の配置領域以外の部分には、ゲート絶縁膜１
８が設けられている。ここでゲート絶縁膜１８は酸化膜
でありまたＬＯＣＯＳ酸化膜も酸化膜であるため、実際
は一体となって形成されている。
酸化膜１４が形成され、且つ後述するＮ＋型のベースコ
ンタクト領域１５を囲むように前記ＬＯＣＯＳ酸化膜１
４とＬＯＣＯＳ酸化膜１６とが形成されている。前述し
た分離領域１３によりアイランド１７が形成されてお
り、このアイランド１７に設けられたＬＯＣＯＳ酸化膜
１４，１６の配置領域以外の部分には、ゲート絶縁膜１
８が設けられている。ここでゲート絶縁膜１８は酸化膜
でありまたＬＯＣＯＳ酸化膜も酸化膜であるため、実際
は一体となって形成されている。
【００１１】またＬＯＣＯＳ酸化膜１４で囲まれたアイ
ランド１７は、ベース領域であり、このベース領域１７
の実質中央にＰ＋型のエミッタ領域１９が拡散により形
成され、このエミッタ領域１９を囲むようにリング状の
Ｐ＋型のコレクタ領域２０が形成されている。またコレ
クタ領域２０の隣にはＬＯＣＯＳ酸化膜１６を介してＮ
＋型のベースコンタクト領域１５が設けられている。
ランド１７は、ベース領域であり、このベース領域１７
の実質中央にＰ＋型のエミッタ領域１９が拡散により形
成され、このエミッタ領域１９を囲むようにリング状の
Ｐ＋型のコレクタ領域２０が形成されている。またコレ
クタ領域２０の隣にはＬＯＣＯＳ酸化膜１６を介してＮ
＋型のベースコンタクト領域１５が設けられている。
【００１２】またコレクタ領域２０の周囲に対応するゲ
ート絶縁膜上には、フィールド電極２１，２２が設けら
れている。コレクタ領域２０は、アイランド１７内にリ
ング状に設けられているため、外側のコレクタ−ベース
接合界面およびその近傍を覆うようにフィールド電極２
１が、また内側のコレクタ−ベース接合界面およびその
近傍を覆うようにフィールド電極２２が設けられてい
る。更にフィールド電極２１は、ＬＯＣＯＳ酸化膜１
４，１６の上にまで延在され、フィールド電極２２は、
エミッタ領域１９に向かって延在されている。ここでフ
ィールド電極２１，２２は、本発明の特徴であり、後述
する電極とで空乏層端を外側に広げて電界集中を緩和し
ている。
ート絶縁膜上には、フィールド電極２１，２２が設けら
れている。コレクタ領域２０は、アイランド１７内にリ
ング状に設けられているため、外側のコレクタ−ベース
接合界面およびその近傍を覆うようにフィールド電極２
１が、また内側のコレクタ−ベース接合界面およびその
近傍を覆うようにフィールド電極２２が設けられてい
る。更にフィールド電極２１は、ＬＯＣＯＳ酸化膜１
４，１６の上にまで延在され、フィールド電極２２は、
エミッタ領域１９に向かって延在されている。ここでフ
ィールド電極２１，２２は、本発明の特徴であり、後述
する電極とで空乏層端を外側に広げて電界集中を緩和し
ている。
【００１３】更に全面に、比較的厚みのある酸化膜２３
が設けられ、ベースコンタクト孔、エミッタコンタクト
孔およびコレクタコンタクト孔が設けられ、このコンタ
クト孔を介してベース電極２４、エミッタ電極２５およ
びコレクタ電極２６が設けられている。ここでコレクタ
コンタクト孔は、図でも判るようにベース領域であるエ
ピタキシャル層が露出しており、更にこの露出した部分
の周囲には、フィールド電極２１，２２の一部が露出し
ている。従って、コレクタ電極２６はコレクタ領域２０
とコンタクトしており、且つフィールド電極２１，２２
とコンタクトしている。
が設けられ、ベースコンタクト孔、エミッタコンタクト
孔およびコレクタコンタクト孔が設けられ、このコンタ
クト孔を介してベース電極２４、エミッタ電極２５およ
びコレクタ電極２６が設けられている。ここでコレクタ
コンタクト孔は、図でも判るようにベース領域であるエ
ピタキシャル層が露出しており、更にこの露出した部分
の周囲には、フィールド電極２１，２２の一部が露出し
ている。従って、コレクタ電極２６はコレクタ領域２０
とコンタクトしており、且つフィールド電極２１，２２
とコンタクトしている。
【００１４】本発明の特徴は、フィールド電極２１，２
２を設けることにある。ベース−コレクタ間に逆バイア
スを印加すると、フィールド電極２１，２２にはコレク
タ電極やコレクタ領域と同じ電位が印加されており、空
乏層が発生する。従来構造では図３の様に、フィールド
電極２１が実質一定の膜厚の酸化膜１８上で終端してい
るので、この終端部で電界が途切れ、空乏層Ｖはこの終
端部に向かって内側に曲がっており、この終端部で電界
集中を起こす問題を有していた。
２を設けることにある。ベース−コレクタ間に逆バイア
スを印加すると、フィールド電極２１，２２にはコレク
タ電極やコレクタ領域と同じ電位が印加されており、空
乏層が発生する。従来構造では図３の様に、フィールド
電極２１が実質一定の膜厚の酸化膜１８上で終端してい
るので、この終端部で電界が途切れ、空乏層Ｖはこの終
端部に向かって内側に曲がっており、この終端部で電界
集中を起こす問題を有していた。
【００１５】しかし本発明の構造（図４）では、ベース
−コレクタ接合から広がる空乏層Ｖがフィールド電極２
１を配置することで、更に外側に広がり、しかもフィー
ルド電極２１は、ＬＯＣＯＳ酸化膜１６のバーズビーク
の傾斜部分から一定膜厚のフラット面迄延在されている
ので、空乏層の広がりに与える電界強度は、弱められ
る。つまり空乏層端は、ＬＯＣＯＳ酸化膜周囲を回り込
んで入る電界Ｍにより、内側に窪むことなく外側に広が
り終端する。そのため電界集中による破壊を抑制するこ
とができる。
−コレクタ接合から広がる空乏層Ｖがフィールド電極２
１を配置することで、更に外側に広がり、しかもフィー
ルド電極２１は、ＬＯＣＯＳ酸化膜１６のバーズビーク
の傾斜部分から一定膜厚のフラット面迄延在されている
ので、空乏層の広がりに与える電界強度は、弱められ
る。つまり空乏層端は、ＬＯＣＯＳ酸化膜周囲を回り込
んで入る電界Ｍにより、内側に窪むことなく外側に広が
り終端する。そのため電界集中による破壊を抑制するこ
とができる。
【００１６】図２は、第２の実施の形態であり、Ｎチャ
ンネル型ＭＯＳトランジスタを付加し、更には、エピタ
キシャル層１７表面に於いて、ＶEBOの向上を目的とし
てエミッタ領域１９−ベース領域１７の接合界面および
その近傍にフィールド電極３０を設けたものである。こ
こでフィルド電極３０以外は、図１のトランジスタと同
一構造であるため、説明は省略する。
ンネル型ＭＯＳトランジスタを付加し、更には、エピタ
キシャル層１７表面に於いて、ＶEBOの向上を目的とし
てエミッタ領域１９−ベース領域１７の接合界面および
その近傍にフィールド電極３０を設けたものである。こ
こでフィルド電極３０以外は、図１のトランジスタと同
一構造であるため、説明は省略する。
【００１７】一方、Ｐ＋型の分離領域１３で囲まれたア
イランド３１には、基板とエピタキシャル層との間にＰ
＋型の埋込領域３２が設けられ、またＬＯＣＯＳ酸化膜
で囲まれたアイランド３１表面からはＰ−型のウェル領
域３３が設けられ、更にウェル領域３３の中にソース・
ドレイン領域３４が形成されている。またＬＯＣＯＳ酸
化膜で囲まれた領域には、ゲート絶縁膜１８が設けら
れ、ソース領域とドレイン領域との間には、ポリシリコ
ンより成るゲート電極３５が設けられ、更に酸化膜２３
を介してそれぞれにコンタクト孔が設けられ、ソース電
極およびドレイン電極が形成されている。
イランド３１には、基板とエピタキシャル層との間にＰ
＋型の埋込領域３２が設けられ、またＬＯＣＯＳ酸化膜
で囲まれたアイランド３１表面からはＰ−型のウェル領
域３３が設けられ、更にウェル領域３３の中にソース・
ドレイン領域３４が形成されている。またＬＯＣＯＳ酸
化膜で囲まれた領域には、ゲート絶縁膜１８が設けら
れ、ソース領域とドレイン領域との間には、ポリシリコ
ンより成るゲート電極３５が設けられ、更に酸化膜２３
を介してそれぞれにコンタクト孔が設けられ、ソース電
極およびドレイン電極が形成されている。
【００１８】つまりフィールド電極をＭＯＳ型の半導体
素子のゲート電極と同一材料で成すので、ゲート電極の
形成時に同時に形成されるため、工程の簡略化が実現で
き、フィールド電極をＬＯＣＯＳ酸化膜の上に形成させ
ることができる。工程の簡略化を考えると、Ｂｉ−ＣＭ
ＯＳのプロセス工程では、ポリシリコンの工程、ソー
ス、ドレインおよびＢｉｐトランジスタの電極を形成す
るメタルの工程の２つの工程でフィールド電極を形成で
きるが、メタルの工程では、ＬＯＣＯＳ酸化膜の上に更
に絶縁膜（膜厚数千オングストローム）２３を積層しな
ければならず、この上に積層されたフィールド電極は、
電界が弱められるが、ゲート電極形成工程を利用すれ
ば、絶縁膜２３の形成工程前に成るため、ＬＯＣＯＳ酸
化膜の上に直接フィールド電極２１，２２，３０を形成
させることができ、絶縁膜が無い分電界強度を高く取る
ことができ、空乏層を良好に広げることができる。また
絶縁膜２３の上に設けるとフィールド電極のステップカ
バレージがきつくなり断線等の問題が生じるが、これを
本願によって緩和させることが可能となる。
素子のゲート電極と同一材料で成すので、ゲート電極の
形成時に同時に形成されるため、工程の簡略化が実現で
き、フィールド電極をＬＯＣＯＳ酸化膜の上に形成させ
ることができる。工程の簡略化を考えると、Ｂｉ−ＣＭ
ＯＳのプロセス工程では、ポリシリコンの工程、ソー
ス、ドレインおよびＢｉｐトランジスタの電極を形成す
るメタルの工程の２つの工程でフィールド電極を形成で
きるが、メタルの工程では、ＬＯＣＯＳ酸化膜の上に更
に絶縁膜（膜厚数千オングストローム）２３を積層しな
ければならず、この上に積層されたフィールド電極は、
電界が弱められるが、ゲート電極形成工程を利用すれ
ば、絶縁膜２３の形成工程前に成るため、ＬＯＣＯＳ酸
化膜の上に直接フィールド電極２１，２２，３０を形成
させることができ、絶縁膜が無い分電界強度を高く取る
ことができ、空乏層を良好に広げることができる。また
絶縁膜２３の上に設けるとフィールド電極のステップカ
バレージがきつくなり断線等の問題が生じるが、これを
本願によって緩和させることが可能となる。
【００１９】
【発明の効果】以上に説明した通り、本発明に依れば、
ラテラルＰＮＰトランジスタに設けられるフィールド電
極をＬＯＣＯＳ酸化膜の上にまで延在させたため、空乏
層をＬＯＣＯＳ酸化膜の下方まで広げることができると
同時に、空乏層端を外側に向けることができる。従って
空乏層の電界集中が抑制でき、ラテラルＰＮＰトランジ
スタのＶCBOを大きく取ることが可能となる。
ラテラルＰＮＰトランジスタに設けられるフィールド電
極をＬＯＣＯＳ酸化膜の上にまで延在させたため、空乏
層をＬＯＣＯＳ酸化膜の下方まで広げることができると
同時に、空乏層端を外側に向けることができる。従って
空乏層の電界集中が抑制でき、ラテラルＰＮＰトランジ
スタのＶCBOを大きく取ることが可能となる。
【図１】本発明の実施の形態を説明した半導体集積回路
装置の断面図である。
装置の断面図である。
【図２】本発明の実施の形態を説明した半導体集積回路
装置の断面図である。
装置の断面図である。
【図３】従来の半導体集積回路装置に於ける空乏層の広
がりを説明する図である。
がりを説明する図である。
【図４】本発明の半導体集積回路装置の空乏層の広がり
を説明する図である。
を説明する図である。
Claims (2)
- 【請求項１】 ＢＩＰ型の半導体素子とＭＯＳ型の半導
体素子が同一の半導体基板に集積化された半導体集積回
路装置であり、 一導電型の半導体基板上に積層された逆導電型の半導体
層と、 前記半導体層を貫通してアイランド領域を形成する一導
電型の分離領域と、 前記分離領域の上に設けられ前記アイランド領域を囲む
ように形成されたＬＯＣＯＳ酸化膜と、 前記アイランド領域をベース領域とし、ベース領域表面
に形成された一導電型のエミッタ領域と、 前記ベース領域表面に形成され、且つ前記エミッタ領域
を囲んで形成された一導電型のコレクタ領域と、 前記アイランド表面に形成された絶縁膜および前記ＬＯ
ＣＯＳ酸化膜上に設けられ、且つ前記ベース領域と前記
コレクタ領域の界面およびその近傍に形成されたフィー
ルド電極と、 前記エミッタ領域とコンタクトしたエミッタ電極と、 前記フィールド電極およびコレクタ領域とコンタクトし
たコレクタ電極と、 前記ベース領域とコンタクトしたベース電極とを有する
ことを特徴とする半導体集積回路装置。 - 【請求項２】前記フィールド電極は、前記ＭＯＳ型の半
導体素子を構成するゲート電極と同一材料で成る請求項
１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34867496A JPH10189786A (ja) | 1996-12-26 | 1996-12-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34867496A JPH10189786A (ja) | 1996-12-26 | 1996-12-26 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189786A true JPH10189786A (ja) | 1998-07-21 |
Family
ID=18398602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34867496A Pending JPH10189786A (ja) | 1996-12-26 | 1996-12-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189786A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946356A (zh) * | 2017-03-02 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种横向高压功率双极结型晶体管及其制造方法 |
| CN107946355A (zh) * | 2017-03-02 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种横向高压双极结型晶体管及其制造方法 |
-
1996
- 1996-12-26 JP JP34867496A patent/JPH10189786A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946356A (zh) * | 2017-03-02 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种横向高压功率双极结型晶体管及其制造方法 |
| CN107946355A (zh) * | 2017-03-02 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种横向高压双极结型晶体管及其制造方法 |
| CN107946355B (zh) * | 2017-03-02 | 2024-04-05 | 重庆中科渝芯电子有限公司 | 一种横向高压双极结型晶体管及其制造方法 |
| CN107946356B (zh) * | 2017-03-02 | 2024-04-09 | 重庆中科渝芯电子有限公司 | 一种横向高压功率双极结型晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6410105B2 (ja) | ||
| KR100366896B1 (ko) | 반도체 장치 | |
| JPH10189786A (ja) | 半導体集積回路装置 | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| JP2004128142A (ja) | 半導体装置及びその製造方法 | |
| JP3761162B2 (ja) | バイポーラトランジスタ及びこれを用いた半導体装置 | |
| JPH06151728A (ja) | 半導体集積回路装置 | |
| JPH09283646A (ja) | 半導体集積回路 | |
| JPH10189787A (ja) | 半導体集積回路装置 | |
| JP5641383B2 (ja) | 縦型バイポーラトランジスタ及びその製造方法 | |
| JPH10135489A (ja) | ダイオード | |
| JP3439149B2 (ja) | 半導体装置 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JPH04234173A (ja) | 縦型電界効果トランジスタの保護ダイオード | |
| JPH0521442A (ja) | 半導体装置 | |
| JP2678081B2 (ja) | 半導体集積回路装置 | |
| JPH09270470A (ja) | 半導体集積回路 | |
| JP2000012553A (ja) | 半導体装置及びその製造方法 | |
| JPH06338514A (ja) | 半導体装置 | |
| JPS6276775A (ja) | 半導体装置 | |
| JPH0713969B2 (ja) | 縦型ｐｎｐトランジスタ | |
| JPH0992743A (ja) | 半導体装置およびその製造方法 | |
| JPH05109885A (ja) | 半導体装置 | |
| JPH07302800A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20031224 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20040726 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Effective date: 20041022 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050510 Free format text: JAPANESE INTERMEDIATE CODE: A02 |