JPH10189787A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH10189787A JPH10189787A JP34867596A JP34867596A JPH10189787A JP H10189787 A JPH10189787 A JP H10189787A JP 34867596 A JP34867596 A JP 34867596A JP 34867596 A JP34867596 A JP 34867596A JP H10189787 A JPH10189787 A JP H10189787A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- oxide film
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ラテラル型ＰＮＰトランジスタのベース−コ
レクタ間耐圧を向上するものである。 【解決手段】 フィールド電極２２をアイランド２０表
面に形成された絶縁膜２１およびＬＯＣＯＳ酸化膜１８
上に設け、且つベース領域とエミッタ領域１５の界面お
よびその近傍に形成し、フィールド電極２２およびエミ
ッタ領域１５とコンタクトしたエミッタ電極２５を設け
る。ＬＯＣＯＳ酸化膜１８の上までフィールド電極２２
を延在するため、ここの部分のＳｉ表面に与える電界Ｌ
（垂直成分）の影響を弱めることができ、特にＳｉ表面
で終端する空乏層端部は、ＬＯＣＯＳ酸化膜の厚み分電
界Ｌの強度が弱められ、一方ＬＯＣＯＳ酸化膜周囲を回
り込んではいる電界Ｍにより空乏層端は外側に向かって
終端し、電界集中による破壊を抑止することができる。
レクタ間耐圧を向上するものである。 【解決手段】 フィールド電極２２をアイランド２０表
面に形成された絶縁膜２１およびＬＯＣＯＳ酸化膜１８
上に設け、且つベース領域とエミッタ領域１５の界面お
よびその近傍に形成し、フィールド電極２２およびエミ
ッタ領域１５とコンタクトしたエミッタ電極２５を設け
る。ＬＯＣＯＳ酸化膜１８の上までフィールド電極２２
を延在するため、ここの部分のＳｉ表面に与える電界Ｌ
（垂直成分）の影響を弱めることができ、特にＳｉ表面
で終端する空乏層端部は、ＬＯＣＯＳ酸化膜の厚み分電
界Ｌの強度が弱められ、一方ＬＯＣＯＳ酸化膜周囲を回
り込んではいる電界Ｍにより空乏層端は外側に向かって
終端し、電界集中による破壊を抑止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｂｉ−ＣＭＯＳ半
導体集積回路装置に関するもので、特にＢＩＰ型として
採用されるラテラルＰＮＰトランジスタのベース−コレ
クタ間耐圧向上に関するものである。
導体集積回路装置に関するもので、特にＢＩＰ型として
採用されるラテラルＰＮＰトランジスタのベース−コレ
クタ間耐圧向上に関するものである。
【０００２】
【従来の技術】一般に、半導体集積回路装置は、各素子
の微細化が進むと接合深さが浅くなるので耐圧が低下す
る問題を有し、このようなＩＣに比較的高電圧を印加す
る場合、ＢＩＰ型のトランジスタのベース−コレクタ間
逆方向耐圧ＶCBOを如何に向上させるかが重要な課題で
あった。
の微細化が進むと接合深さが浅くなるので耐圧が低下す
る問題を有し、このようなＩＣに比較的高電圧を印加す
る場合、ＢＩＰ型のトランジスタのベース−コレクタ間
逆方向耐圧ＶCBOを如何に向上させるかが重要な課題で
あった。
【０００３】例えば、ＩＣに組み込まれる縦型ＮＰＮト
ランジスタは、ベース−コレクタ接合部の端部に於いて
ベース不純物（ホウ素）が酸化膜に捕獲され、空乏層が
内側に湾曲し、ここで電界集中が発生し耐圧ＶCBOが劣
化する現象があった。そこで、本出願人は、特願平０５
−２９６６９１号に記載するように、ベース領域の周囲
にフィールド電極を形成する技術を採用している。つま
りベース−コレクタ接合を覆うように酸化膜の上にフィ
ールド電極を形成し、フィールド電極とベース電極を同
電位としている。そのため、空乏層をフィールド電極端
まで拡張でき、前記不純物捕獲による空乏層の内側への
湾曲を防止でき、電界集中による耐圧劣化を抑制でき
た。
ランジスタは、ベース−コレクタ接合部の端部に於いて
ベース不純物（ホウ素）が酸化膜に捕獲され、空乏層が
内側に湾曲し、ここで電界集中が発生し耐圧ＶCBOが劣
化する現象があった。そこで、本出願人は、特願平０５
−２９６６９１号に記載するように、ベース領域の周囲
にフィールド電極を形成する技術を採用している。つま
りベース−コレクタ接合を覆うように酸化膜の上にフィ
ールド電極を形成し、フィールド電極とベース電極を同
電位としている。そのため、空乏層をフィールド電極端
まで拡張でき、前記不純物捕獲による空乏層の内側への
湾曲を防止でき、電界集中による耐圧劣化を抑制でき
た。
【０００４】前述した事柄は、ラテラル型ＰＮＰトラン
ジスタに於いても同様なことが言える。ここで図４は、
図１のラテラル型ＰＮＰトランジスタとほぼ対応するも
ので、ＶEBOの向上を達成しようとして、ベース領域と
なるアイランド５０とエミッタ領域５１の界面およびそ
の近傍に対応する酸化膜５２の上にフィールド電極５３
を形成し、フィールド電極５３とエミッタ電極５４を同
電位にして空乏層Ｖをフィールド電極５３端部まで拡張
したものである。この構成で、前述した理由により耐圧
劣化を抑制させること可能であると考えられる。
ジスタに於いても同様なことが言える。ここで図４は、
図１のラテラル型ＰＮＰトランジスタとほぼ対応するも
ので、ＶEBOの向上を達成しようとして、ベース領域と
なるアイランド５０とエミッタ領域５１の界面およびそ
の近傍に対応する酸化膜５２の上にフィールド電極５３
を形成し、フィールド電極５３とエミッタ電極５４を同
電位にして空乏層Ｖをフィールド電極５３端部まで拡張
したものである。この構成で、前述した理由により耐圧
劣化を抑制させること可能であると考えられる。
【０００５】
【発明が解決しようとする課題】しかしながら、フィー
ルド電極５３を配置して空乏層Ｖを拡張しても、フィー
ルド電極５３で電界が急に途切れる為、フィールド電極
端に対応する島領域では、空乏層が内側に曲がって終端
し、ここでの電界集中によりそれほど大きく耐圧を上げ
る事ができない問題があった。
ルド電極５３を配置して空乏層Ｖを拡張しても、フィー
ルド電極５３で電界が急に途切れる為、フィールド電極
端に対応する島領域では、空乏層が内側に曲がって終端
し、ここでの電界集中によりそれほど大きく耐圧を上げ
る事ができない問題があった。
【０００６】また高耐圧のトランジスタを達成しようと
して、エピタキシャル層５５の比抵抗を高く取ると、空
乏層は広がりやすくなるが、比抵抗が高いために再結合
がしにくくなり、ｈFEが大きくなる。ここで何らかの原
因により、トランジスタがオフしているにも係わらず、
ベース領域に極微小の電流が流れると、ｈFEが高い分だ
け増幅された電流が、矢印で示すようにベース領域表面
に沿って流れる。その結果、基板温度が上がり、更に電
流が多く流れるプロセスをとり、ひどい場合はこの電流
により素子が破壊する問題があった。
して、エピタキシャル層５５の比抵抗を高く取ると、空
乏層は広がりやすくなるが、比抵抗が高いために再結合
がしにくくなり、ｈFEが大きくなる。ここで何らかの原
因により、トランジスタがオフしているにも係わらず、
ベース領域に極微小の電流が流れると、ｈFEが高い分だ
け増幅された電流が、矢印で示すようにベース領域表面
に沿って流れる。その結果、基板温度が上がり、更に電
流が多く流れるプロセスをとり、ひどい場合はこの電流
により素子が破壊する問題があった。
【０００７】
【課題を解決するための手段】本発明は斯上した課題に
鑑みてなされ、第１に、フィールド電極をアイランド表
面に形成された絶縁膜およびＬＯＣＯＳ酸化膜上に設
け、且つベース領域とエミッタ領域の界面およびその近
傍に形成し、前記フィールド電極およびエミッタ領域と
コンタクトしたエミッタ電極を設けることで解決するも
のである。
鑑みてなされ、第１に、フィールド電極をアイランド表
面に形成された絶縁膜およびＬＯＣＯＳ酸化膜上に設
け、且つベース領域とエミッタ領域の界面およびその近
傍に形成し、前記フィールド電極およびエミッタ領域と
コンタクトしたエミッタ電極を設けることで解決するも
のである。
【０００８】ＬＯＣＯＳ酸化膜の上までフィールド電極
を延在するため、ここの部分のＳｉ表面に与える電界Ｌ
（垂直成分）の影響を弱めることができ、特にＳｉ表面
で終端する空乏層端部は、ＬＯＣＯＳ酸化膜の厚み分電
界Ｌの強度が弱められ、一方ＬＯＣＯＳ酸化膜周囲を回
り込んではいる電界Ｍにより空乏層端は外側に向かって
終端し、電界集中による破壊を抑止することができる。
を延在するため、ここの部分のＳｉ表面に与える電界Ｌ
（垂直成分）の影響を弱めることができ、特にＳｉ表面
で終端する空乏層端部は、ＬＯＣＯＳ酸化膜の厚み分電
界Ｌの強度が弱められ、一方ＬＯＣＯＳ酸化膜周囲を回
り込んではいる電界Ｍにより空乏層端は外側に向かって
終端し、電界集中による破壊を抑止することができる。
【０００９】またエミッタ領域からコレクタ領域に流れ
る電流は、ベース領域表面を主として流れる。つまり従
来構造では、点線で示す矢印ａの距離しかないが、本構
造ではＬＯＣＯＳ酸化膜がエピタキシャル層から下方に
膨らんで形成されているため、前記電流のパスは点線で
示す矢印ｂとなり、距離が長くなる分抵抗が増加すると
同時に、ｈFEが小さくなることになる。従って電流量は
抑制され素子の破壊が防止できる。
る電流は、ベース領域表面を主として流れる。つまり従
来構造では、点線で示す矢印ａの距離しかないが、本構
造ではＬＯＣＯＳ酸化膜がエピタキシャル層から下方に
膨らんで形成されているため、前記電流のパスは点線で
示す矢印ｂとなり、距離が長くなる分抵抗が増加すると
同時に、ｈFEが小さくなることになる。従って電流量は
抑制され素子の破壊が防止できる。
【００１０】第２にアイランド表面に形成されたゲート
絶縁膜およびＬＯＣＯＳ酸化膜上で、且つベース領域と
記コレクタ領域の界面およびその近傍に第２および第３
のフィールド電極を設けることで、第１の手段の作用の
他に、ＶCBOの向上も実現できるものである。第３に、
フィールド電極を、ＭＯＳ型の半導体素子のゲート電極
と同一材料で成すことで解決するものであり、ゲート電
極の形成時に同時に形成されるため、フィールド電極を
ＬＯＣＯＳ酸化膜の上に形成させることができ、工程の
簡略化が実現できる。
絶縁膜およびＬＯＣＯＳ酸化膜上で、且つベース領域と
記コレクタ領域の界面およびその近傍に第２および第３
のフィールド電極を設けることで、第１の手段の作用の
他に、ＶCBOの向上も実現できるものである。第３に、
フィールド電極を、ＭＯＳ型の半導体素子のゲート電極
と同一材料で成すことで解決するものであり、ゲート電
極の形成時に同時に形成されるため、フィールド電極を
ＬＯＣＯＳ酸化膜の上に形成させることができ、工程の
簡略化が実現できる。
【００１１】
【発明の実施の形態】以下に本発明の実施の形態を図面
を参照しながら説明する。図１に於いて、Ｐ型の単結晶
Ｓｉ基板１０の上には、Ｎ型のエピタキシャル層１１が
積層されている。またＳｉ基板１０とエピタキシャル層
１１との間には、Ｎ＋型の埋込み層１２が形成され、こ
の埋込み層１２を囲むように、Ｐ＋型の分離領域１３が
エピタキシャル層１１表面からＳｉ基板１０にまで貫通
している。
を参照しながら説明する。図１に於いて、Ｐ型の単結晶
Ｓｉ基板１０の上には、Ｎ型のエピタキシャル層１１が
積層されている。またＳｉ基板１０とエピタキシャル層
１１との間には、Ｎ＋型の埋込み層１２が形成され、こ
の埋込み層１２を囲むように、Ｐ＋型の分離領域１３が
エピタキシャル層１１表面からＳｉ基板１０にまで貫通
している。
【００１２】この分離領域１３の部分には、ＬＯＣＯＳ
酸化膜１４が形成され、且つ後述するＰ＋型のエミッタ
領域１５、Ｐ＋型のコレクタ領域１６およびＮ＋型のベ
ースコンタクト領域１７を囲むように前記ＬＯＣＯＳ酸
化膜１８，１９とＬＯＣＯＳ酸化膜１４とが一体となっ
て形成されている。前述した分離領域１３によりアイラ
ンド２０が形成されており、このアイランド２０に設け
られたＬＯＣＯＳ酸化膜１４，１８，１９の配置領域以
外の部分には、ゲート絶縁膜２１が設けられている。こ
こでゲート絶縁膜２１は酸化膜でありまたＬＯＣＯＳ酸
化膜も酸化膜であるため、実際は一体となって形成され
ている。
酸化膜１４が形成され、且つ後述するＰ＋型のエミッタ
領域１５、Ｐ＋型のコレクタ領域１６およびＮ＋型のベ
ースコンタクト領域１７を囲むように前記ＬＯＣＯＳ酸
化膜１８，１９とＬＯＣＯＳ酸化膜１４とが一体となっ
て形成されている。前述した分離領域１３によりアイラ
ンド２０が形成されており、このアイランド２０に設け
られたＬＯＣＯＳ酸化膜１４，１８，１９の配置領域以
外の部分には、ゲート絶縁膜２１が設けられている。こ
こでゲート絶縁膜２１は酸化膜でありまたＬＯＣＯＳ酸
化膜も酸化膜であるため、実際は一体となって形成され
ている。
【００１３】またＬＯＣＯＳ酸化膜１４で囲まれたアイ
ランド２０は、ベース領域であり、このベース領域２０
の実質中央にＰ＋型のエミッタ領域１５が拡散により形
成され、このエミッタ領域１５を囲むようにリング状の
Ｐ＋型のコレクタ領域１６が形成されている。またコレ
クタ領域１６の隣にはＬＯＣＯＳ酸化膜１９を介してＮ
＋型のベースコンタクト領域１７が設けられている。
ランド２０は、ベース領域であり、このベース領域２０
の実質中央にＰ＋型のエミッタ領域１５が拡散により形
成され、このエミッタ領域１５を囲むようにリング状の
Ｐ＋型のコレクタ領域１６が形成されている。またコレ
クタ領域１６の隣にはＬＯＣＯＳ酸化膜１９を介してＮ
＋型のベースコンタクト領域１７が設けられている。
【００１４】またエミッタ領域１５の周囲に対応するゲ
ート絶縁膜２１上には、フィールド電極２２が設けられ
ている。エミッタ領域１５は、アイランド２０内にアイ
ランド状に設けられているため、エミッタ−ベース接合
界面、界面の内側および界面の外側を覆うようにフィー
ルド電極２２が設けられている。更にフィールド電極２
２は、ＬＯＣＯＳ酸化膜１８の上まで延在されている。
ここでフィールド電極２２は、本発明の特徴であり、後
述するエミッタ電極とで空乏層端を外側に広げて電界集
中を緩和している。
ート絶縁膜２１上には、フィールド電極２２が設けられ
ている。エミッタ領域１５は、アイランド２０内にアイ
ランド状に設けられているため、エミッタ−ベース接合
界面、界面の内側および界面の外側を覆うようにフィー
ルド電極２２が設けられている。更にフィールド電極２
２は、ＬＯＣＯＳ酸化膜１８の上まで延在されている。
ここでフィールド電極２２は、本発明の特徴であり、後
述するエミッタ電極とで空乏層端を外側に広げて電界集
中を緩和している。
【００１５】更に全面に、比較的厚みのある酸化膜２３
が設けられ、ベースコンタクト孔、エミッタコンタクト
孔およびコレクタコンタクト孔が設けられ、このコンタ
クト孔を介してベース電極２４、エミッタ電極２５およ
びコレクタ電極２６が設けられている。ここでエミッタ
コンタクト孔は、図でも判るようにベース領域であるエ
ピタキシャル層１１が露出しており、更にこの露出部分
の周囲には、フィールド電極２２の一部が露出してい
る。従って、エミッタ電極２５はエミッタ領域１５とコ
ンタクトしており、且つフィールド電極２２とコンタク
トしている。つまりエミッタ電極に印加される電圧がフ
ィールド電極２２にも印加されている。
が設けられ、ベースコンタクト孔、エミッタコンタクト
孔およびコレクタコンタクト孔が設けられ、このコンタ
クト孔を介してベース電極２４、エミッタ電極２５およ
びコレクタ電極２６が設けられている。ここでエミッタ
コンタクト孔は、図でも判るようにベース領域であるエ
ピタキシャル層１１が露出しており、更にこの露出部分
の周囲には、フィールド電極２２の一部が露出してい
る。従って、エミッタ電極２５はエミッタ領域１５とコ
ンタクトしており、且つフィールド電極２２とコンタク
トしている。つまりエミッタ電極に印加される電圧がフ
ィールド電極２２にも印加されている。
【００１６】本発明の特徴は、フィールド電極２２を設
けることにある。ベース−エミッタ間に逆バイアスを印
加すると、前述したようにフィールド電極２２にはエミ
ッタ電極やエミッタ領域と同じ電位が印加された状態
で、空乏層が発生する。従来構造では図４の様に、フィ
ールド電極５３が実質一定の膜厚の酸化膜（ゲート絶縁
膜）５２上で終端しているので、この終端部で電界が途
切れ、空乏層Ｖはこの終端部に向かって内側に曲がり、
この終端部で電界集中を起こす問題を有していた。
けることにある。ベース−エミッタ間に逆バイアスを印
加すると、前述したようにフィールド電極２２にはエミ
ッタ電極やエミッタ領域と同じ電位が印加された状態
で、空乏層が発生する。従来構造では図４の様に、フィ
ールド電極５３が実質一定の膜厚の酸化膜（ゲート絶縁
膜）５２上で終端しているので、この終端部で電界が途
切れ、空乏層Ｖはこの終端部に向かって内側に曲がり、
この終端部で電界集中を起こす問題を有していた。
【００１７】しかし本発明の構造（図１）では、ベース
−エミッタ接合から広がる空乏層Ｖがフィールド電極２
２を配置することで、更に外側に広がる。、しかもフィ
ールド電極２２は、ＬＯＣＯＳ酸化膜１８のバーズビー
クの傾斜部分から一定膜厚のフラット面迄延在されてい
るので、空乏層の広がりに与える電界強度は、弱められ
る。一方空乏層端は、ＬＯＣＯＳ酸化膜周囲を回り込ん
で入る電界Ｍにより、内側に窪むことなく外側に広がり
終端する。そのため電界集中による破壊を抑制すること
ができる。
−エミッタ接合から広がる空乏層Ｖがフィールド電極２
２を配置することで、更に外側に広がる。、しかもフィ
ールド電極２２は、ＬＯＣＯＳ酸化膜１８のバーズビー
クの傾斜部分から一定膜厚のフラット面迄延在されてい
るので、空乏層の広がりに与える電界強度は、弱められ
る。一方空乏層端は、ＬＯＣＯＳ酸化膜周囲を回り込ん
で入る電界Ｍにより、内側に窪むことなく外側に広がり
終端する。そのため電界集中による破壊を抑制すること
ができる。
【００１８】またエミッタ領域からコレクタ領域に流れ
る電流は、ベース領域表面を主として流れる。つまり従
来構造では、ＬＯＣＯＳ酸化膜１８が設けられていない
ために、点線で示す矢印ａの距離しかないが、本構造で
はＬＯＣＯＳ酸化膜１８がエピタキシャル層１１から下
方に膨らんで形成されているため、前記電流のパスは点
線で示す矢印ｂとなる。つまり従来構造と比べ距離が長
くなる分抵抗が増加し、それに伴いｈFEが小さくなるこ
とになる。
る電流は、ベース領域表面を主として流れる。つまり従
来構造では、ＬＯＣＯＳ酸化膜１８が設けられていない
ために、点線で示す矢印ａの距離しかないが、本構造で
はＬＯＣＯＳ酸化膜１８がエピタキシャル層１１から下
方に膨らんで形成されているため、前記電流のパスは点
線で示す矢印ｂとなる。つまり従来構造と比べ距離が長
くなる分抵抗が増加し、それに伴いｈFEが小さくなるこ
とになる。
【００１９】従って高耐圧のトランジスタを達成しよう
として、エピタキシャル層５５の比抵抗を高く取って
も、等価的にｈFEを小さくすることができ、トランジス
タがオフしているにも係わらず、何らかの原因により、
ベース領域に極微小の電流が流れても、増幅される電流
量は抑制され素子の破壊を防止できる。図２は、第２の
実施の形態であり、前実施の形態の他にＶCBOの向上も
考慮し、アイランド表面に形成されたゲート絶縁膜およ
びＬＯＣＯＳ酸化膜上で、且つベース領域と記コレクタ
領域の界面およびその近傍に第２および第３のフィール
ド電極２７，２８を設けたものである。この構成以外
は、同一であるので、この構成のみ以下に説明する。
として、エピタキシャル層５５の比抵抗を高く取って
も、等価的にｈFEを小さくすることができ、トランジス
タがオフしているにも係わらず、何らかの原因により、
ベース領域に極微小の電流が流れても、増幅される電流
量は抑制され素子の破壊を防止できる。図２は、第２の
実施の形態であり、前実施の形態の他にＶCBOの向上も
考慮し、アイランド表面に形成されたゲート絶縁膜およ
びＬＯＣＯＳ酸化膜上で、且つベース領域と記コレクタ
領域の界面およびその近傍に第２および第３のフィール
ド電極２７，２８を設けたものである。この構成以外
は、同一であるので、この構成のみ以下に説明する。
【００２０】つまり、フィールド電極２７，２８を設
け、ベース−コレクタ間に逆バイアスを印加すると、フ
ィールド電極２７，２８は、コンタクト孔で一部が露出
されているために、コレクタ電極２６やコレクタ領域１
６と同じ電位が印加されており、それに伴い空乏層Ｖが
発生する。前述した図４のように、フィールド電極２
７，２８が実質一定の膜厚のゲート絶縁膜２１上で終端
していれば、この終端部で電界が途切れ、空乏層はこの
終端部に向かって内側に曲がり、この終端部で電界集中
を起こす問題を有する。しかし、ＬＯＣＯＳ酸化膜の上
にまで配置することで、更に空乏層は外側に広がり、し
かもＬＯＣＯＳ酸化膜周囲を回り込んで入る電界Ｍによ
り、内側に窪むことなく外側に広がり終端することにな
る。そのため電界集中による破壊を抑制することがで
き、ＶCBOの向上が実現できる。
け、ベース−コレクタ間に逆バイアスを印加すると、フ
ィールド電極２７，２８は、コンタクト孔で一部が露出
されているために、コレクタ電極２６やコレクタ領域１
６と同じ電位が印加されており、それに伴い空乏層Ｖが
発生する。前述した図４のように、フィールド電極２
７，２８が実質一定の膜厚のゲート絶縁膜２１上で終端
していれば、この終端部で電界が途切れ、空乏層はこの
終端部に向かって内側に曲がり、この終端部で電界集中
を起こす問題を有する。しかし、ＬＯＣＯＳ酸化膜の上
にまで配置することで、更に空乏層は外側に広がり、し
かもＬＯＣＯＳ酸化膜周囲を回り込んで入る電界Ｍによ
り、内側に窪むことなく外側に広がり終端することにな
る。そのため電界集中による破壊を抑制することがで
き、ＶCBOの向上が実現できる。
【００２１】図３は、図２の構成のものにＭＯＳトラン
ジスタも含めて図示したものであり、ここではＮチャン
ネル型ＭＯＳトランジスタを付加したものである。従っ
て異なる部分のみ説明する。つまり、Ｐ＋型の分離領域
１３で囲まれたアイランド３１には、基板とエピタキシ
ャル層との間にＰ＋型の埋込領域３２が設けられ、また
ＬＯＣＯＳ酸化膜で囲まれたアイランド３１表面からは
Ｐ−型のウェル領域３３が設けられ、更にウェル領域３
３の中にソース・ドレイン領域３４が形成されている。
またＬＯＣＯＳ酸化膜で囲まれた領域には、ゲート絶縁
膜２１が設けられ、ソース領域とドレイン領域との間に
は、ポリシリコンより成るゲート電極３５が設けられ、
更に酸化膜２３を介してそれぞれにコンタクト孔が設け
られ、ソース電極およびドレイン電極が形成されてい
る。
ジスタも含めて図示したものであり、ここではＮチャン
ネル型ＭＯＳトランジスタを付加したものである。従っ
て異なる部分のみ説明する。つまり、Ｐ＋型の分離領域
１３で囲まれたアイランド３１には、基板とエピタキシ
ャル層との間にＰ＋型の埋込領域３２が設けられ、また
ＬＯＣＯＳ酸化膜で囲まれたアイランド３１表面からは
Ｐ−型のウェル領域３３が設けられ、更にウェル領域３
３の中にソース・ドレイン領域３４が形成されている。
またＬＯＣＯＳ酸化膜で囲まれた領域には、ゲート絶縁
膜２１が設けられ、ソース領域とドレイン領域との間に
は、ポリシリコンより成るゲート電極３５が設けられ、
更に酸化膜２３を介してそれぞれにコンタクト孔が設け
られ、ソース電極およびドレイン電極が形成されてい
る。
【００２２】つまりフィールド電極をＭＯＳ型の半導体
素子のゲート電極と同一材料で成すので、ゲート電極の
形成時に同時に形成されるため、工程の簡略化が実現で
き、フィールド電極をＬＯＣＯＳ酸化膜の上に形成させ
ることができる。工程の簡略化を考えると、Ｂｉ−ＣＭ
ＯＳのプロセス工程では、ポリシリコンの工程、ソー
ス、ドレインおよびＢｉｐトランジスタの電極を形成す
るメタルの工程の２つの工程でフィールド電極を形成で
きるが、メタルの工程では、ＬＯＣＯＳ酸化膜の上に更
に絶縁膜（膜厚数千オングストローム）２３を積層しな
ければならず、この上に積層されたフィールド電極は、
電界が弱められるが、ゲート電極形成工程を利用すれ
ば、絶縁膜２３の形成工程前に成るため、ＬＯＣＯＳ酸
化膜の上に直接フィールド電極２１，２２，３０を形成
させることができ、絶縁膜が無い分電界強度を高く取る
ことができ、空乏層を良好に広げることができる。また
絶縁膜２３の上に設けるとフィールド電極のステップカ
バレージがきつくなり断線等の問題が生じるが、これを
本願によって緩和させることが可能となる。
素子のゲート電極と同一材料で成すので、ゲート電極の
形成時に同時に形成されるため、工程の簡略化が実現で
き、フィールド電極をＬＯＣＯＳ酸化膜の上に形成させ
ることができる。工程の簡略化を考えると、Ｂｉ−ＣＭ
ＯＳのプロセス工程では、ポリシリコンの工程、ソー
ス、ドレインおよびＢｉｐトランジスタの電極を形成す
るメタルの工程の２つの工程でフィールド電極を形成で
きるが、メタルの工程では、ＬＯＣＯＳ酸化膜の上に更
に絶縁膜（膜厚数千オングストローム）２３を積層しな
ければならず、この上に積層されたフィールド電極は、
電界が弱められるが、ゲート電極形成工程を利用すれ
ば、絶縁膜２３の形成工程前に成るため、ＬＯＣＯＳ酸
化膜の上に直接フィールド電極２１，２２，３０を形成
させることができ、絶縁膜が無い分電界強度を高く取る
ことができ、空乏層を良好に広げることができる。また
絶縁膜２３の上に設けるとフィールド電極のステップカ
バレージがきつくなり断線等の問題が生じるが、これを
本願によって緩和させることが可能となる。
【００２３】図３は、図２のトランジスタを用いて説明
しているが、当然図１の構造のものを図３のトランジス
タから置き換えて配置しても良い。
しているが、当然図１の構造のものを図３のトランジス
タから置き換えて配置しても良い。
【００２４】
【発明の効果】以上に説明した通り、本発明に依れば、
ラテラルＰＮＰトランジスタに設けられるフィールド電
極をＬＯＣＯＳ酸化膜の上にまで延在させたため、空乏
層をＬＯＣＯＳ酸化膜の下方まで広げることができると
同時に、空乏層端を外側に向けることができる。従って
空乏層の電界集中が抑制でき、ラテラルＰＮＰトランジ
スタのＶEBOを大きく取ることが可能となる。
ラテラルＰＮＰトランジスタに設けられるフィールド電
極をＬＯＣＯＳ酸化膜の上にまで延在させたため、空乏
層をＬＯＣＯＳ酸化膜の下方まで広げることができると
同時に、空乏層端を外側に向けることができる。従って
空乏層の電界集中が抑制でき、ラテラルＰＮＰトランジ
スタのＶEBOを大きく取ることが可能となる。
【００２５】またＬＯＣＯＳ酸化膜１８がエピタキシャ
ル層から下方に膨らんで形成されているため、電流のパ
スはその分長くなり抵抗が増加し、それに伴いｈFEが小
さくなることになる。そのため高耐圧のトランジスタを
達成しようとして、エピタキシャル層の比抵抗を高く取
っても、等価的にｈFEを小さくすることができ、何らか
の原因により、トランジスタがオフしているにも係わら
ず、ベース領域に極微小の電流が流れても、増幅される
電流量は抑制され素子の破壊を防止できる。
ル層から下方に膨らんで形成されているため、電流のパ
スはその分長くなり抵抗が増加し、それに伴いｈFEが小
さくなることになる。そのため高耐圧のトランジスタを
達成しようとして、エピタキシャル層の比抵抗を高く取
っても、等価的にｈFEを小さくすることができ、何らか
の原因により、トランジスタがオフしているにも係わら
ず、ベース領域に極微小の電流が流れても、増幅される
電流量は抑制され素子の破壊を防止できる。
【図１】本発明の実施の形態を説明した半導体集積回路
装置の断面図である。
装置の断面図である。
【図２】本発明の実施の形態を説明した半導体集積回路
装置の断面図である。
装置の断面図である。
【図３】本発明の実施の形態を説明した半導体集積回路
装置の断面図である。
装置の断面図である。
【図４】従来の半導体集積回路装置に於ける空乏層の広
がりを説明する図である。
がりを説明する図である。
Claims (3)
- 【請求項１】 ラテラル型のＰＮＰトランジスタ素子と
ＭＯＳ型の半導体素子が同一の半導体基板に集積化され
た半導体集積回路装置であり、 一導電型の半導体基板上に積層された逆導電型の半導体
層と、 前記半導体層を貫通してアイランド領域を形成する一導
電型の分離領域と、 前記アイランド領域をベース領域とし、ベース領域表面
に形成された一導電型のエミッタ領域と、 前記ベース領域表面に形成され、且つ前記エミッタ領域
を囲むリング状の一導電型のコレクタ領域と、 前記分離領域上に設けられて前記アイランド領域を囲
み、且つ前記エミッタ領域および前記コレクタ領域をそ
れぞれ囲むように形成されたＬＯＣＯＳ酸化膜と、 前記アイランド表面に形成されたゲート絶縁膜および前
記ＬＯＣＯＳ酸化膜上に設けられ、且つ前記ベース領域
と前記エミッタ領域の界面およびその近傍に形成された
第１のフィールド電極と、 前記第１のフィールド電極およびエミッタ領域とコンタ
クトしたエミッタ電極と、 前記コレクタ領域とコンタクトしたコレクタ電極と、 前記ベース領域とコンタクトしたベース電極とを有する
ことを特徴とする半導体集積回路装置。 - 【請求項２】 ラテラル型のＰＮＰトランジスタ素子と
ＭＯＳ型の半導体素子が同一の半導体基板に集積化され
た半導体集積回路装置であり、 一導電型の半導体基板上に積層された逆導電型の半導体
層と、 前記半導体層を貫通してアイランド領域を形成する一導
電型の分離領域と、 前記アイランド領域をベース領域とし、ベース領域表面
に形成された一導電型のエミッタ領域と、 前記ベース領域表面に形成され、且つ前記エミッタ領域
を囲むリング状の一導電型のコレクタ領域と、 前記分離領域上に設けられて前記アイランド領域を囲
み、且つ前記エミッタ領域および前記コレクタ領域をそ
れぞれ囲むように形成されたＬＯＣＯＳ酸化膜と、 前記アイランド表面に形成されたゲート絶縁膜および前
記ＬＯＣＯＳ酸化膜上に設けられ、且つ前記ベース領域
と前記エミッタ領域の界面およびその近傍に形成された
第１のフィールド電極と、 前記アイランド表面に形成されたゲート絶縁膜および前
記ＬＯＣＯＳ酸化膜上に設けられ、且つ前記ベース領域
と前記コレクタ領域の界面およびその近傍に形成された
第２および第３のフィールド電極と、 前記第１のフィールド電極および前記エミッタ領域とコ
ンタクトしたエミッタ電極と、 前記第２および第３のフィールド電極およびコレクタ領
域とコンタクトしたコレクタ電極と、 前記ベース領域とコンタクトしたベース電極とを有する
ことを特徴とする半導体集積回路装置。 - 【請求項３】 前記フィールド電極は、前記ＭＯＳ型の
半導体素子を構成するゲート電極と同一材料で成る請求
項１または請求項２記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34867596A JPH10189787A (ja) | 1996-12-26 | 1996-12-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34867596A JPH10189787A (ja) | 1996-12-26 | 1996-12-26 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189787A true JPH10189787A (ja) | 1998-07-21 |
Family
ID=18398608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34867596A Pending JPH10189787A (ja) | 1996-12-26 | 1996-12-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189787A (ja) |
-
1996
- 1996-12-26 JP JP34867596A patent/JPH10189787A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066001B2 (ja) | 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法 | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US5552624A (en) | Multi-function electronic component, especially negative dynamic resistance element, and corresponding method of fabrication | |
| JP3530414B2 (ja) | 半導体装置 | |
| US5298440A (en) | Method of fabrication of transistor device with increased breakdown voltage | |
| US6274921B1 (en) | Semiconductor integrated circuit including protective transistor protecting another transistor during processing | |
| JP2004128142A (ja) | 半導体装置及びその製造方法 | |
| JP2507632B2 (ja) | 半導体装置 | |
| JPH10189787A (ja) | 半導体集積回路装置 | |
| JP3761162B2 (ja) | バイポーラトランジスタ及びこれを用いた半導体装置 | |
| JPH10189786A (ja) | 半導体集積回路装置 | |
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JP3425574B2 (ja) | 半導体集積回路の入出力保護装置 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPH0521442A (ja) | 半導体装置 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JP3241000B2 (ja) | 半導体装置 | |
| JP2002299465A (ja) | 半導体装置 | |
| JP2001156181A (ja) | 半導体装置 | |
| JPS6153770A (ja) | 半導体装置 | |
| JP2010114292A (ja) | 縦型バイポーラトランジスタ及びその製造方法 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH06163839A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031224 |
|
| A977 | Report on retrieval |
Effective date: 20040726 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040824 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |