JPS6024039A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6024039A JPS6024039A JP13231083A JP13231083A JPS6024039A JP S6024039 A JPS6024039 A JP S6024039A JP 13231083 A JP13231083 A JP 13231083A JP 13231083 A JP13231083 A JP 13231083A JP S6024039 A JPS6024039 A JP S6024039A
- Authority
- JP
- Japan
- Prior art keywords
- film
- apertures
- type
- contact
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置に関し、特に為耐圧にして段切れの
ない改良された半導体装直に関する。
ない改良された半導体装直に関する。
従来、半導体装置、例えば縦型NPN)ランジスタの高
耐圧化を実現するためには、エピタキシャル層の比抵抗
を高くしたシエピタキシャル層の厚さを厚くしたシ、拡
散層の深さを深くすることなどが行なわれておシ、トラ
ンジスタ単体の高耐圧化は比較的容易に実現できる。
耐圧化を実現するためには、エピタキシャル層の比抵抗
を高くしたシエピタキシャル層の厚さを厚くしたシ、拡
散層の深さを深くすることなどが行なわれておシ、トラ
ンジスタ単体の高耐圧化は比較的容易に実現できる。
しかし高耐圧集積回路装置(以後高耐圧ICと記す)に
おいては、配線が拡散層上をフィールド酸化膜を介して
横切ることは免れ得ないことである。例えば高電位の配
線がP中型絶縁分離層上をフィールド酸化膜を介して横
切る場合に、いわゆる絶縁耐圧が低下することが知られ
ている。又低電位の配曜〃:エビクキシャル層懺面のP
型反転を防止するために設けられたN型チャンネルスト
ッパー領域上をフィールド酸化膜を介して横切る、1針
に、その低電鼠配線釦接続される領域とN1型チャンネ
ルストッパー領域との耐圧が低下することが知られてい
る。
おいては、配線が拡散層上をフィールド酸化膜を介して
横切ることは免れ得ないことである。例えば高電位の配
線がP中型絶縁分離層上をフィールド酸化膜を介して横
切る場合に、いわゆる絶縁耐圧が低下することが知られ
ている。又低電位の配曜〃:エビクキシャル層懺面のP
型反転を防止するために設けられたN型チャンネルスト
ッパー領域上をフィールド酸化膜を介して横切る、1針
に、その低電鼠配線釦接続される領域とN1型チャンネ
ルストッパー領域との耐圧が低下することが知られてい
る。
これらの耐圧低下現象は配線の電位と拡散層の電位との
相互作用によシフイールド酸化膜を介して亀気力腺が終
端し電界強度が上昇するからである。なお、この電界強
度はフィールド酸化ノ模が薄い程大きいため耐圧低下は
顕著になる。
相互作用によシフイールド酸化膜を介して亀気力腺が終
端し電界強度が上昇するからである。なお、この電界強
度はフィールド酸化ノ模が薄い程大きいため耐圧低下は
顕著になる。
従って尚耐圧ICにおいてはフィールド酸化膜を厚くす
る必要がるる。
る必要がるる。
フィールド酸化膜を厚くする手段としては、酸化時間を
増大ざセることも考えられるが、非能率的であシ、かつ
結晶欠陥等の発生を助長する結果となる。又/ことえ酸
化膜を厚くし得たとしても配線の段切れの問題が発生す
る。
増大ざセることも考えられるが、非能率的であシ、かつ
結晶欠陥等の発生を助長する結果となる。又/ことえ酸
化膜を厚くし得たとしても配線の段切れの問題が発生す
る。
〔元側の目的〕
不発明の目的は、上記問題点を解決し、高耐圧化が実現
できると共に、配線の段切れ問題の発生しない半導体装
置を提供することにちる。
できると共に、配線の段切れ問題の発生しない半導体装
置を提供することにちる。
本発明の半導体装置は、少くとも1つの拡散層とそれに
伴うPN接合を含む半導体基板上に形成され前記拡散層
に第1コンタクト開口部を有する第1絶縁膜と、該第1
絶縁膜上に形成され前記第1コンタクト開口部を含み該
開口部より広い第2コンタクト開口部を有する@2絶縁
膜と、前記第1及び第2コンタクト開口部を介して前記
拡散層に接続する電極とを含んで構成される。
伴うPN接合を含む半導体基板上に形成され前記拡散層
に第1コンタクト開口部を有する第1絶縁膜と、該第1
絶縁膜上に形成され前記第1コンタクト開口部を含み該
開口部より広い第2コンタクト開口部を有する@2絶縁
膜と、前記第1及び第2コンタクト開口部を介して前記
拡散層に接続する電極とを含んで構成される。
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第1図(a)〜(d)は本発明の一実施例の構造並びに
その製造方法を説明するための工程順に示した断面図で
おる。
その製造方法を説明するための工程順に示した断面図で
おる。
なお本実施例は縦型NPN )ランジスタを富む高耐圧
ICに実施した場合である。
ICに実施した場合である。
第1図<a)に示すように、縦型NPN )ラン・ジス
タを周知の方法で形成する。図において1はP型半導体
基板、2はN 型埋込層、3はP+型埋込層、4d、N
−型エピタキシャル層、5はP+型絶縁分離層、6はN
+型エミッタ領域、7はP型ベース領域、8はNヘコレ
クタ領域である。以上のようにして半導体基板に縦型N
PN)ランジスタの構成領域が形成される。
タを周知の方法で形成する。図において1はP型半導体
基板、2はN 型埋込層、3はP+型埋込層、4d、N
−型エピタキシャル層、5はP+型絶縁分離層、6はN
+型エミッタ領域、7はP型ベース領域、8はNヘコレ
クタ領域である。以上のようにして半導体基板に縦型N
PN)ランジスタの構成領域が形成される。
次に、本発明の第1の絶縁膜として熱酸化シリコン酸化
膜9を約1μm〜1.5μmの厚さに形成する。
膜9を約1μm〜1.5μmの厚さに形成する。
次に第1図00))に示すように、エミッタ領域6、ベ
ース領域7、コレクタ領域8に対して第1コンタクト開
ロ部10,11.12を熱酸化シリコン酸化膜9に設け
る。
ース領域7、コレクタ領域8に対して第1コンタクト開
ロ部10,11.12を熱酸化シリコン酸化膜9に設け
る。
次に第2の絶縁膜としてCVD法によるシリコン酸化膜
(以下CVD−8i0.膜と記す)13を約1.0μm
の厚ざに形成する。第2の絶縁膜としてPi CVD−
8io、% 13 (7)上に膜厚的3ooJのリンガ
ラス膜(以下PSG膜とErrす)14を全面に形成し
た2層構造のものでもよい。PSG膜14はゲッタリン
グ効果があるため第2絶縁膜としてこの2層の膜を使用
することは製品の信頼性上からもよシ良い結果が得られ
る。
(以下CVD−8i0.膜と記す)13を約1.0μm
の厚ざに形成する。第2の絶縁膜としてPi CVD−
8io、% 13 (7)上に膜厚的3ooJのリンガ
ラス膜(以下PSG膜とErrす)14を全面に形成し
た2層構造のものでもよい。PSG膜14はゲッタリン
グ効果があるため第2絶縁膜としてこの2層の膜を使用
することは製品の信頼性上からもよシ良い結果が得られ
る。
次に第1図(C)に示すように、第1コンタクト開ロ部
10,11.12を含み該開口部よシ広い第2コア1’
り)開口部20,21.22ヲCVD−8i0. jJ
lf13及びP8G膜14を同時にエツチングすること
により形成する。
10,11.12を含み該開口部よシ広い第2コア1’
り)開口部20,21.22ヲCVD−8i0. jJ
lf13及びP8G膜14を同時にエツチングすること
により形成する。
このときエミッタ領域6及びベース領域7の第2コンタ
クト開口部20及び21は1部においてベース・コレク
タ接合を含むように延在して形成すると後で説明するよ
うにフィールドプレート効果が上昇するのでより良い結
果が得られる。
クト開口部20及び21は1部においてベース・コレク
タ接合を含むように延在して形成すると後で説明するよ
うにフィールドプレート効果が上昇するのでより良い結
果が得られる。
次に、第1図(d)に示すように1全面アルミニウムを
蒸着した後、第2コンタクト開口部を覆うように電極パ
ターン15,16.17を形成する。
蒸着した後、第2コンタクト開口部を覆うように電極パ
ターン15,16.17を形成する。
最後にオーミックコンタクトをとるために窒素雰囲気中
で熱処理する。
で熱処理する。
以上で、本発明の一実施例による縦型NPN)ランジス
タを含む高耐圧ICが完成する。
タを含む高耐圧ICが完成する。
本発明の一実施例による縦型NPN)ランジスタを含む
高耐圧ICではフィールド絶縁膜として従来一般に使用
きれている厚い単層の熱酸化シリコン酸化膜に代え、第
1絶縁膜としての熱酸化シリコン酸化膜と第2絶縁膜と
してのCVD−8i0゜膜又はCVD−8in、膜とP
SG膜の2層膜の複合膜を使用しているので第1絶縁膜
である熱酸化シリコン酸化膜を従来のように淳くするこ
となく厚いフィールド絶縁膜を形成することができる。
高耐圧ICではフィールド絶縁膜として従来一般に使用
きれている厚い単層の熱酸化シリコン酸化膜に代え、第
1絶縁膜としての熱酸化シリコン酸化膜と第2絶縁膜と
してのCVD−8i0゜膜又はCVD−8in、膜とP
SG膜の2層膜の複合膜を使用しているので第1絶縁膜
である熱酸化シリコン酸化膜を従来のように淳くするこ
となく厚いフィールド絶縁膜を形成することができる。
従って1配線がフィールド絶縁膜を介して拡散層を横切
ることによる耐圧低下を防止することができる。
ることによる耐圧低下を防止することができる。
又、コンタクト開口部は第1コンタクト開口部よシ第2
コンタクト開口部を広く形成しているので、開口部はス
テップ状になシその上に形成された配線の段切れ問題を
減小させることができる。
コンタクト開口部を広く形成しているので、開口部はス
テップ状になシその上に形成された配線の段切れ問題を
減小させることができる。
又、CVD−8jO,Hのエツチングレートは速いため
開口部の形成時サイドエッチが起とシテーパを形成する
ため、この面からも配線の段切れを防止することができ
る。
開口部の形成時サイドエッチが起とシテーパを形成する
ため、この面からも配線の段切れを防止することができ
る。
さらに、エミッタ及びベース領域の第2コンタクト開口
部をコレクタ領域の一部であるエピタキシャル層まで延
在させるとベース・コレクタ接合上の絶縁膜は熱酸化シ
リコン酸化膜のみとなシ、エミッタ電極及びベース電極
によるフィールドプレート効果が上昇し、ベース・コレ
クタ接合の耐圧は上昇するという付加の効果も得られる
。
部をコレクタ領域の一部であるエピタキシャル層まで延
在させるとベース・コレクタ接合上の絶縁膜は熱酸化シ
リコン酸化膜のみとなシ、エミッタ電極及びベース電極
によるフィールドプレート効果が上昇し、ベース・コレ
クタ接合の耐圧は上昇するという付加の効果も得られる
。
以上説明したように、本発明によれば、段切れの心配を
することなく、厚いフィールド絶縁膜を容易に形成する
ことができ、よって耐圧をあけることができ、災に第2
コンタクト開口部にPN接合を含ませることによシフイ
ールドプレート効果も上昇させることができ、更に高耐
圧化が図れる牛導体装置を容易に得ることができる。
することなく、厚いフィールド絶縁膜を容易に形成する
ことができ、よって耐圧をあけることができ、災に第2
コンタクト開口部にPN接合を含ませることによシフイ
ールドプレート効果も上昇させることができ、更に高耐
圧化が図れる牛導体装置を容易に得ることができる。
第1図(1)〜(d)は本発明の一実施例並びにその製
造方法を説明するための工程ノ誼に示した断面図である
。 l・・・・・・P型半導体基板、2・・・・・・Nt型
埋込層、3・・・・・・P 型埋込ノー、4・・・・・
・N−型エピタキシャル層、5・・・・・・P+型絶縁
分離層、6・・・・・・N+型エミッタ領域、7・・・
・・・P型ベース領域、8・・・・・・N懺コレクタコ
ンタクト領域、9・・・・・・熱酸化シリコン酸化膜、
10・・山・エミッタ第1コンタクト開口部、11・・
・・・・ベース第1コンタクト開口部、12・・・・・
・コレクタ第1コンタクト開口部、13・・・・・・C
VD・” 10! #、14・・・・・・PSG膜、1
5・・・用エミッタ電極パターン、16・・印・ベース
電極パターン、17・・・・・・コレクタ電極パターン
、2o・・・・・・エミッタ第2コンタクト開口部、2
1・旧・・ベース第2コンタクト開口部、22・・・・
・・コレクタ第2コンタクト開口部。
造方法を説明するための工程ノ誼に示した断面図である
。 l・・・・・・P型半導体基板、2・・・・・・Nt型
埋込層、3・・・・・・P 型埋込ノー、4・・・・・
・N−型エピタキシャル層、5・・・・・・P+型絶縁
分離層、6・・・・・・N+型エミッタ領域、7・・・
・・・P型ベース領域、8・・・・・・N懺コレクタコ
ンタクト領域、9・・・・・・熱酸化シリコン酸化膜、
10・・山・エミッタ第1コンタクト開口部、11・・
・・・・ベース第1コンタクト開口部、12・・・・・
・コレクタ第1コンタクト開口部、13・・・・・・C
VD・” 10! #、14・・・・・・PSG膜、1
5・・・用エミッタ電極パターン、16・・印・ベース
電極パターン、17・・・・・・コレクタ電極パターン
、2o・・・・・・エミッタ第2コンタクト開口部、2
1・旧・・ベース第2コンタクト開口部、22・・・・
・・コレクタ第2コンタクト開口部。
Claims (1)
- 【特許請求の範囲】 (1ン 少くとも1つの拡散層とそれ忙伴うPN、79
合を含む半導体基板上に形成され前記拡散層に第1コン
タクト開口部を有する第1絶縁膜と、該第1絶縁膜上に
形成され前記第1コンタクト開口部を含み該開口部よシ
広い第2コンタクト開口部を有する第2絶縁膜と、前記
第1及び第2コンタクト開口部を介して前記拡散層に接
続する電極とを含むことを特徴とする半導体装置。 (2ン 第2:7ンタクト開口部が基板に形成され九P
N接合を含んで広く設けられた特許請求の範囲第(1)
項記載の半導体装置。 (3) 第2絶縁膜がCVD−8402でおる特許請求
範囲第(1)項又は第(2)項記載の半導体装置。 (4)第2絶縁膜がCVD−8i0.とその上に形成さ
れたリンガラス膜の2層構造である特許請求の範囲第(
υ項又は帛(2)項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13231083A JPS6024039A (ja) | 1983-07-20 | 1983-07-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13231083A JPS6024039A (ja) | 1983-07-20 | 1983-07-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6024039A true JPS6024039A (ja) | 1985-02-06 |
Family
ID=15078318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13231083A Pending JPS6024039A (ja) | 1983-07-20 | 1983-07-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6024039A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01132596U (ja) * | 1988-02-20 | 1989-09-08 | ||
US10176977B2 (en) | 2014-12-12 | 2019-01-08 | Agilent Technologies, Inc. | Ion source for soft electron ionization and related systems and methods |
-
1983
- 1983-07-20 JP JP13231083A patent/JPS6024039A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01132596U (ja) * | 1988-02-20 | 1989-09-08 | ||
US10176977B2 (en) | 2014-12-12 | 2019-01-08 | Agilent Technologies, Inc. | Ion source for soft electron ionization and related systems and methods |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3818673B2 (ja) | 半導体装置 | |
US4051506A (en) | Complementary semiconductor device | |
JPS5936432B2 (ja) | 半導体装置の製造方法 | |
US4160989A (en) | Integrated circuit having complementary bipolar transistors | |
JPS6024039A (ja) | 半導体装置 | |
JPS58186965A (ja) | トランジスタ | |
JPS6081862A (ja) | 半導体装置およびその製造方法 | |
US6150225A (en) | Method for fabricating a semiconductor device having vertical and lateral type bipolar transistors | |
JPS6262466B2 (ja) | ||
JPS6352465B2 (ja) | ||
JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
JPS6355954A (ja) | 半導体装置の製造方法 | |
JP2758509B2 (ja) | 半導体装置およびその製造方法 | |
JPH0157506B2 (ja) | ||
JPS6140140B2 (ja) | ||
JP3133425B2 (ja) | 半導体装置及びその製造方法 | |
JPS58197882A (ja) | 半導体装置の製造方法 | |
JPS59132617A (ja) | 半導体装置の製造方法 | |
JPS6031105B2 (ja) | 半導体装置 | |
JPH06163839A (ja) | 半導体装置及びその製造方法 | |
JPS59198768A (ja) | ツエナ−ダイオ−ド | |
JPH0122989B2 (ja) | ||
JPH0982723A (ja) | 半導体装置 | |
JPS61172347A (ja) | 半導体集積回路装置の製造方法 | |
JPH06163565A (ja) | トランジスタ素子 |