JP2013254955A - インタラプタ領域を有する誘導性素子および形成方法 - Google Patents
インタラプタ領域を有する誘導性素子および形成方法 Download PDFInfo
- Publication number
- JP2013254955A JP2013254955A JP2013113997A JP2013113997A JP2013254955A JP 2013254955 A JP2013254955 A JP 2013254955A JP 2013113997 A JP2013113997 A JP 2013113997A JP 2013113997 A JP2013113997 A JP 2013113997A JP 2013254955 A JP2013254955 A JP 2013254955A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- substrate
- doped
- doped regions
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001939 inductive effect Effects 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000007943 implant Substances 0.000 claims description 17
- 230000000295 complement effect Effects 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体デバイス構造体(10)は、第1の導電型および上面を有する半導体基板(12)を含む。複数の第1のドープ領域(32または58)は、格子状模様に配列され、上面の下の第1の深さにある。複数の第1のドープ領域は、第2の導電型である。誘電体層(95)は上面の上にある。誘導性素子(96)は、誘電体層の上にあり、誘導性素子は、複数の第1のドープ領域の上にある。
【選択図】図7
Description
その上、本明細書および特許請求の範囲における「正面(front)」、「裏(back)」、「上部(top)」、「底(bottom)」、「上(over)」、「下(under)」などの用語は、存在する場合、説明を目的として使用されており、必ずしも永久的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向で動作することが可能であるように、適切な状況下で置き換え可能であることが理解される。
項目1は、半導体デバイス構造体であって、第1の導電型および上面を有する半導体基板と、格子状模様に配列される複数の第1のドープ領域であって、該複数の第1のドープ領域は、前記上面よりも下の第1の深さにあり、該複数の第1のドープ領域は、第2の導電型である、前記複数の第1のドープ領域と、前記上面の上の誘電体層と、前記誘電体層の上の誘導性素子とを備え、該誘導性素子は、前記複数の第1のドープ領域の上にある、半導体デバイス構造体を含む。項目2は、項目1に記載の半導体デバイス構造体であって、前記基板は、P−の自然ドーピングを有し、前記複数の第1のドープ領域が位置する場所においては、P−−−のドーピングを有する、半導体デバイス構造体を含む。項目3は、項目2に記載の半導体デバイス構造体であって、前記複数の第1のドープ領域は、N−のドーピングを有する、半導体デバイス構造体を含む。項目4は、項目1に記載の半導体デバイス構造体であって、格子状模様に配列される複数の第2のドープ領域をさらに備え、該複数の第2のドープ領域は、前記第2の導電型であり、前記基板内の複数の第1の領域よりも上にあり、該複数の第1の領域に位置合わせされている、半導体デバイス構造体を含む。項目5は、項目4に記載の半導体デバイス構造体であって、前記複数の第2のドープ領域は、前記基板内の前記複数の第1の領域よりも上、かつ前記複数の第1のドープ領域よりも上に、前記基板内の複数の第2の領域を画定し、それによって、該基板内の該複数の第2の領域は、前記複数の第1のドープ領域の格子状パターンと相補的な格子状パターンとなっている、半導体デバイス構造体を含む。項目6は、項目5に記載の半導体デバイス構造体であって、前記基板は、P−の自然ドーピングを有し、前記第1のドープ領域および前記第2のドープ領域は、N−−−のドーピングレベルを有し、前記基板内の前記第1の領域および前記第2の領域は、P−−−のドーピングレベルを有する、半導体デバイス構造体を含む。項目7は、項目5に記載の半導体デバイス構造体であって、前記基板の前記複数の第1のドープ領域の各々および前記複数の第2のドープ領域の各々は、実質的に正方形であり、同じ面積である、半導体デバイス構造体を含む。項目8は、項目5に記載の半導体デバイス構造体であって、前記基板内に前記上面から第2の深さまで形成される複数の誘電体領域をさらに備え、該複数の誘電体領域は、前記基板内の前記第2のドープ領域および前記第2の領域の上で格子状パターンとなっており、該複数の誘電体領域は、前記複数の第2のドープ領域に位置合わせされている、半導体デバイス構造体を含む。項目9は、項目8に記載の半導体デバイス構造体であって、前記複数の誘電体領域は、前記基板内の前記第2の領域よりも上、かつ前記複数の第2のドープ領域よりも上に、前記基板内の複数の第3の領域を画定し、該基板内の該複数の第3の領域は、複数の第3のドープ領域の格子状パターンと相補的な格子状パターンとなっている、半導体デバイス構造体を含む。項目10は、項目9に記載の半導体デバイス構造体であって、前記基板内の前記第1の領域、第2の領域、および第3の領域は、それぞれ前記第1のドープ領域、第2のドープ領域、および第3のドープ領域とのPN接合を維持しながら、抵抗を最大化するレベルまでドープされている、半導体デバイス構造体を含む。項目11は、項目10に記載の半導体デバイス構造体であって、前記基板内の前記複数の第1のドープ領域の各々および前記複数の第1の領域の各々は、長方形であり、1以外のアスペクト比を有する、半導体デバイス構造体を含む。
を備え、該誘導性素子は、前記複数の第1のドープ領域の上にある、半導体デバイス構造体を含む。項目20は、項目19に記載の半導体デバイス構造体であって、格子状模様に配列される複数の第2のドープ領域であって、該複数の第2のドープ領域は、前記第2の導電型であり、前記基板内の前記複数の第1の領域よりも上にあり、該複数の第1の領域に位置合わせされており、前記複数の第2のドープ領域の格子状パターンと相補的な格子状パターンを有する前記基板内の複数の第2の領域を画定する、前記複数の第2のドープ領域と、前記基板内に前記上面から第2の深さまで形成される複数の誘電体領域であって、該複数の誘電体領域は、前記基板内の前記第2のドープ領域および前記第2の領域の上で格子状パターンとなっている、前記複数の誘電体領域とをさらに備える、半導体デバイス構造体を含む。
Claims (20)
- 半導体デバイス構造体であって、
第1の導電型および上面を有する半導体基板と、
格子状模様に配列される複数の第1のドープ領域であって、該複数の第1のドープ領域は、前記上面よりも下の第1の深さにあり、該複数の第1のドープ領域は、第2の導電型である、前記複数の第1のドープ領域と、
前記上面の上の誘電体層と、
前記誘電体層の上の誘導性素子と
を備え、該誘導性素子は、前記複数の第1のドープ領域の上にある、半導体デバイス構造体。 - 前記基板は、P−の自然ドーピングを有し、前記複数の第1のドープ領域が位置する場所においては、P−−−のドーピングを有する、請求項1に記載の半導体デバイス構造体。
- 前記複数の第1のドープ領域は、N−のドーピングを有する、請求項2に記載の半導体デバイス構造体。
- 格子状模様に配列される複数の第2のドープ領域をさらに備え、該複数の第2のドープ領域は、前記第2の導電型であり、前記基板内の複数の第1の領域よりも上にあり、該複数の第1の領域に位置合わせされている、請求項1に記載の半導体デバイス構造体。
- 前記複数の第2のドープ領域は、前記基板内の前記複数の第1の領域よりも上、かつ前記複数の第1のドープ領域よりも上に、前記基板内の複数の第2の領域を画定し、それによって、該基板内の該複数の第2の領域は、前記複数の第1のドープ領域の格子状パターンと相補的な格子状パターンとなっている、請求項4に記載の半導体デバイス構造体。
- 前記基板は、P−の自然ドーピングを有し、前記第1のドープ領域および前記第2のドープ領域は、N−−−のドーピングレベルを有し、前記基板内の前記第1の領域および前記第2の領域は、P−−−のドーピングレベルを有する、請求項5に記載の半導体デバイス構造体。
- 前記基板の前記複数の第1のドープ領域の各々および前記複数の第2のドープ領域の各々は、実質的に正方形であり、同じ面積である、請求項5に記載の半導体デバイス構造体。
- 前記基板内に前記上面から第2の深さまで形成される複数の誘電体領域をさらに備え、該複数の誘電体領域は、前記基板内の前記第2のドープ領域および前記第2の領域の上で格子状パターンとなっており、該複数の誘電体領域は、前記複数の第2のドープ領域に位置合わせされている、請求項5に記載の半導体デバイス構造体。
- 前記複数の誘電体領域は、前記基板内の前記第2の領域よりも上、かつ前記複数の第2のドープ領域よりも上に、前記基板内の複数の第3の領域を画定し、該基板内の該複数の第3の領域は、複数の第3のドープ領域の格子状パターンと相補的な格子状パターンとなっている、請求項8に記載の半導体デバイス構造体。
- 前記基板内の前記第1の領域、第2の領域、および第3の領域は、それぞれ前記第1のドープ領域、第2のドープ領域、および第3のドープ領域とのPN接合を維持しながら、抵抗を最大化するレベルまでドープされている、請求項9に記載の半導体デバイス構造体。
- 前記基板内の前記複数の第1のドープ領域の各々および前記複数の第1の領域の各々は、長方形であり、1以外のアスペクト比を有する、請求項10に記載の半導体デバイス構造体。
- 上面を有する半導体基板を使用して半導体デバイス構造体を形成する方法であって、
パターン化インプラントを実施して、前記上面よりも下の第1の深さにおいて、格子状模様に配列される複数の第1のドープ領域を形成することであって、該複数の第1のドープ領域は、第2の導電型である、前記複数の第1のドープ領域を形成すること、
前記上面の上に誘電体層を形成すること、
前記誘電体層の上に誘導性素子を形成すること
を含み、該誘導性素子は、前記複数の第1のドープ領域の上にある、方法。 - 前記基板をカウンタードーピングして、前記基板の一部分の抵抗を増大させることをさらに含む、請求項12に記載の方法。
- 前記カウンタードーピングは、前記基板の一部分をP−からP−−−へ変化させ、前記パターン化インプラントの実施は、該基板の一部分に適用され、該一部分は、前記複数の第1のドープ領域が形成されている場所を含む、請求項13に記載の方法。
- 前記パターン化インプラントの実施は、前記複数の第1のドープ領域が、複数の第1のドープ領域の格子状パターンと相補的な格子状パターンの、前記第1の深さにある前記基板内の複数の第1の領域を画定することによりさらに特徴付けられる、請求項12に記載の方法。
- 前記複数の第1のドープ領域よりも上でパターン化インプラントを実施して、複数の第2のドープ領域を形成することをさらに含み、該複数の第2のドープ領域は、前記基板内の前記複数の第1の領域よりも上にあり、該複数の第1の領域に位置合わせされており、該複数の第2のドープ領域は、前記基板内の複数の第2の領域を画定する、請求項13に記載の方法。
- 前記複数の第2のドープ領域の上にあり、該複数の第2のドープ領域に位置合わせされた、前記基板内の複数の誘電体領域を形成することをさらに含む、請求項16に記載の方法。
- 前記基板内の前記複数の第2の領域の上にあり、該複数の第2の領域に位置合わせされた、前記基板内の複数の誘電体領域を形成することをさらに含む、請求項16に記載の方法。
- 半導体デバイス構造体であって、
第1の導電型および上面を有する半導体基板であって、該半導体基板は、PN接合を持続させることが依然として可能でありながら抵抗が最大化されるレベルまでドープされた第1の部分を有する、前記半導体基板と、
格子状模様に配列され、前記上面よりも下の第1の深さにある前記第1の部分内の複数の第1のドープ領域であって、該複数の第1のドープ領域は第2の導電型である、前記複数の第1のドープ領域と、
前記上面の上の誘電体層と、
前記誘電体層の上の誘導性素子と
を備え、該誘導性素子は、前記複数の第1のドープ領域の上にある、半導体デバイス構造体。 - 格子状模様に配列される複数の第2のドープ領域であって、該複数の第2のドープ領域は、前記第2の導電型であり、前記基板内の前記複数の第1の領域よりも上にあり、該複数の第1の領域に位置合わせされており、前記複数の第2のドープ領域の格子状パターンと相補的な格子状パターンを有する前記基板内の複数の第2の領域を画定する、前記複数の第2のドープ領域と、
前記基板内に前記上面から第2の深さまで形成される複数の誘電体領域であって、該複数の誘電体領域は、前記基板内の前記第2のドープ領域および前記第2の領域の上で格子状パターンとなっている、前記複数の誘電体領域と
をさらに備える、請求項19に記載の半導体デバイス構造体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/489,139 US8766402B2 (en) | 2012-06-05 | 2012-06-05 | Inductive element with interrupter region |
US13/489,139 | 2012-06-05 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013254955A true JP2013254955A (ja) | 2013-12-19 |
JP2013254955A5 JP2013254955A5 (ja) | 2016-07-14 |
JP6116051B2 JP6116051B2 (ja) | 2017-04-19 |
Family
ID=49669211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013113997A Active JP6116051B2 (ja) | 2012-06-05 | 2013-05-30 | インタラプタ領域を有する誘導性素子および形成方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8766402B2 (ja) |
JP (1) | JP6116051B2 (ja) |
CN (1) | CN103474419B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3108443B1 (fr) * | 2020-03-18 | 2023-12-29 | Commissariat Energie Atomique | Substrat rf avec jonctions ayant un agencement ameliore |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183468A (ja) * | 1993-12-22 | 1995-07-21 | Tokin Corp | 絶縁シリコン基板並びにそれを用いたインダクタおよび分布定数型フィルタ |
JPH07335441A (ja) * | 1994-06-07 | 1995-12-22 | Sony Corp | コイル構造 |
JP2000243908A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体集積回路 |
JP2006041292A (ja) * | 2004-07-28 | 2006-02-09 | Sharp Corp | インダクタンス素子、半導体装置およびインダクタンス素子の製造方法 |
US7135951B1 (en) * | 2003-07-15 | 2006-11-14 | Altera Corporation | Integrated circuit inductors |
US20090146252A1 (en) * | 2007-12-07 | 2009-06-11 | Kai-Yi Huang | Integrated inductor structure |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4969715B2 (ja) | 2000-06-06 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6593838B2 (en) * | 2000-12-19 | 2003-07-15 | Atheros Communications Inc. | Planar inductor with segmented conductive plane |
CN1290127C (zh) * | 2002-12-03 | 2006-12-13 | 威盛电子股份有限公司 | 低衬底损耗电感 |
GB2440365A (en) * | 2006-07-21 | 2008-01-30 | X Fab Uk Ltd | A semiconductor device |
-
2012
- 2012-06-05 US US13/489,139 patent/US8766402B2/en active Active
-
2013
- 2013-05-29 CN CN201310205001.5A patent/CN103474419B/zh not_active Expired - Fee Related
- 2013-05-30 JP JP2013113997A patent/JP6116051B2/ja active Active
-
2014
- 2014-05-27 US US14/288,268 patent/US9219107B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183468A (ja) * | 1993-12-22 | 1995-07-21 | Tokin Corp | 絶縁シリコン基板並びにそれを用いたインダクタおよび分布定数型フィルタ |
JPH07335441A (ja) * | 1994-06-07 | 1995-12-22 | Sony Corp | コイル構造 |
JP2000243908A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体集積回路 |
US7135951B1 (en) * | 2003-07-15 | 2006-11-14 | Altera Corporation | Integrated circuit inductors |
JP2006041292A (ja) * | 2004-07-28 | 2006-02-09 | Sharp Corp | インダクタンス素子、半導体装置およびインダクタンス素子の製造方法 |
US20090146252A1 (en) * | 2007-12-07 | 2009-06-11 | Kai-Yi Huang | Integrated inductor structure |
Also Published As
Publication number | Publication date |
---|---|
US20140273391A1 (en) | 2014-09-18 |
JP6116051B2 (ja) | 2017-04-19 |
US20130320490A1 (en) | 2013-12-05 |
CN103474419A (zh) | 2013-12-25 |
US8766402B2 (en) | 2014-07-01 |
US9219107B2 (en) | 2015-12-22 |
CN103474419B (zh) | 2017-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9209130B2 (en) | Semiconductor device having ground shield structure and fabrication method thereof | |
US9601625B2 (en) | Guard ring structure of semiconductor arrangement | |
TW200926395A (en) | Integrated inductor | |
US9653772B2 (en) | Semiconductor resonators with reduced substrate losses | |
US8987839B2 (en) | Ground shield structure and semiconductor device | |
TWI300617B (en) | Low substrate loss inductor | |
TWI533450B (zh) | 半導體裝置與其製造方法 | |
US8575717B2 (en) | Integrated circuit device and method of manufacturing the same | |
GB2440365A (en) | A semiconductor device | |
KR101524935B1 (ko) | 딥 트랜치 쓰루 실리콘(dts)을 사용하는 집적 회로 및 그 제조방법 | |
JP6116051B2 (ja) | インタラプタ領域を有する誘導性素子および形成方法 | |
CN102214640A (zh) | 半导体装置 | |
JP6334655B2 (ja) | パワー半導体デバイス | |
CN101640196A (zh) | 一种集成电感 | |
CN105097514A (zh) | 半导体装置及其制造方法 | |
US9553143B2 (en) | Semiconductor device and method for fabricating the same | |
TW201401505A (zh) | 電晶體裝置及其製造方法 | |
CN102969343B (zh) | 一种高压器件的保护环结构及其制造方法 | |
US8350352B2 (en) | Bipolar transistor | |
JP4309090B2 (ja) | 集積回路のクロストークと渦電流の遮断回路 | |
US9859356B2 (en) | Semiconductor integrated circuit | |
CN103972053A (zh) | 一种图形化高能重离子注入的低损耗硅基射频无源器件的制作方法 | |
CN103390605B (zh) | 电感 | |
TW506049B (en) | Semiconductor device and its manufacturing method | |
JP2009252965A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6116051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |