WO2016190114A1 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
WO2016190114A1
WO2016190114A1 PCT/JP2016/064084 JP2016064084W WO2016190114A1 WO 2016190114 A1 WO2016190114 A1 WO 2016190114A1 JP 2016064084 W JP2016064084 W JP 2016064084W WO 2016190114 A1 WO2016190114 A1 WO 2016190114A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
electronic device
thin film
functional module
substrate
Prior art date
Application number
PCT/JP2016/064084
Other languages
English (en)
French (fr)
Inventor
祐作 加藤
眞仁 六波羅
俊 御手洗
伊藤　鎮
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Publication of WO2016190114A1 publication Critical patent/WO2016190114A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present disclosure relates to an electronic device, and more particularly, to an electronic device in which noise caused by the operation of an IC mounted on an electronic substrate is reduced by a capacitor.
  • an MCU mounted on a wearable device or an IoT (Internet of Things) device operates at about 10 MHz, and thus a bypass capacitor of about 0.1 ⁇ F is required to suppress noise generated due to this.
  • a bypass capacitor of about 0.1 ⁇ F is required to suppress noise generated due to this.
  • a parallel plate capacitor having a dielectric constant of 100, a film thickness of 2 ⁇ m, and a capacitance of 0.044 ⁇ F / cm 2 is used as a bypass capacitor, a size of about 15 mm square is required to obtain a capacitance of 0.1 ⁇ F. .
  • the size of an IC chip such as an MCU is about 2 to 6 mm square, and therefore a bypass capacitor with a small size and a capacity of less than 0.1 ⁇ F is directly underneath. Can only be embedded. Therefore, it is difficult to suppress noise in a high frequency band (particularly in the MHz band) caused by an MCU or the like operating at about 10 MHz in an electronic device having a small area of the electronic substrate.
  • the present disclosure has been made in view of such a situation, and is intended to suppress the influence of noise caused by the operation of a semiconductor chip.
  • An electronic apparatus includes a functional module in which a semiconductor chip is mounted on a first wiring board and a plurality of the functional modules arranged in parallel.
  • a second wiring board having a layer comprising the thin film capacitor, and the thin film capacitor is disposed across the plurality of functional modules arranged in parallel.
  • the first wiring board and the second wiring board may have different core materials.
  • the core material of the first wiring board may be glass, and the core material of the second wiring board may be an organic material.
  • a through electrode may be formed on the first wiring board.
  • a counter electrode sandwiching the thin film capacitor is formed on the second wiring board, and the semiconductor chip on the first wiring board is electrically connected to the counter electrode. Can do.
  • the counter electrode of the second wiring board may be a solid electrode and the other may be a divided patterning electrode.
  • the functional module can be stacked on the second wiring board.
  • the functional module can be connected to each of the opposing surfaces of the second wiring board.
  • the functional module may be connected to a recessed portion of the second wiring board.
  • a standardized land pattern for connecting the functional module may be formed on the second wiring board.
  • the land pattern may include at least a digital power supply terminal, a signal terminal, an analog power supply terminal, and a GND terminal.
  • FIG. 1 is a cross-sectional view of a first configuration example of an electronic substrate that is employed in an electronic apparatus that is an embodiment of the present disclosure.
  • the first configuration example has a structure in which a glass substrate 20 is connected on an organic substrate 10 containing a thin film capacitor 12 as a bypass capacitor, and a semiconductor chip 31 is mounted on the glass substrate 20.
  • the glass substrate 20 on which the semiconductor chip 31 is mounted is referred to as a functional module 41.
  • the organic substrate 10 is provided with a patterning electrode 11 and a solid electrode 13 so as to sandwich the thin film capacitor 12.
  • the organic substrate 10 can be formed by, for example, a coreless built-up method using an organic material on both sides of the thin film capacitor 12.
  • the patterning electrode 11 is made of Cu, for example.
  • the solid electrode 13 is made of a metal material having a linear expansion coefficient lower than 15 ppm / K, for example, Ni, in order to reduce the influence of thermal stress when connected to the glass substrate 20 by solder.
  • the thin film capacitor 12 is a parallel capacitor having a dielectric constant of 100 BaTiO 3 , a film thickness of 0.9 ⁇ m, and a capacitance of 0.1 ⁇ F for the purpose of suppressing noise in a high frequency band (particularly in the MHz band) caused by, for example, an MCU operating at about 10 MHz.
  • a plate capacitor can be employed.
  • the glass substrate 20 is provided with solder joints 22 having a relatively wide pitch on one surface, and is connected to the organic substrate 10 via the solder joints 22.
  • a solder joint 23 having a relatively narrow pitch is provided on the other surface, and various semiconductor chips 31 are mounted via the solder joint 23.
  • a through electrode (TGV) 21 is formed on the glass substrate 20.
  • the function module 41 includes, for example, a main module on which a semiconductor chip having a minimum function (MCU, Bluetooth (registered trademark), etc.), a power supply / battery charge / discharge management function, a power supply module having a wireless power feeding function, These include sensor modules equipped with acceleration sensors, gyros, temperature sensors, humidity sensors, pressure sensors, and communication modules with communication functions such as wireless LAN and 4G LTE.
  • the semiconductor chip 31 mounted on each functional module 41 may be formed as a resin-sealed package or may be a bare chip.
  • FIG. 2 is a cross-sectional view showing an example of the power wiring of the semiconductor chip 31 in the functional module 41.
  • the power supply terminal of the semiconductor chip 31 is connected to the patterning electrode 11 and the solid electrode 13 sandwiching the thin film capacitor 12 of the organic substrate 10 for noise reduction.
  • the patterning electrode 11 may be divided into a digital power patterning electrode 11d and an analog power patterning electrode 11a as shown in the figure.
  • FIG. 3 is a top view showing an example of the arrangement of the thin film capacitor 12 with respect to the functional module 41.
  • the thin film capacitor 12 since the thin film capacitor 12 extends over a plurality of functional modules 41, the thin film capacitor 12 can be formed to occupy a sufficient area in order to secure a required capacity. As shown in FIG. 2, when the patterning electrode 11 is divided into a digital power supply and an analog power supply, the thin film capacitor 12 is also divided into a digital power supply thin film capacitor 12d and an analog power supply thin film capacitor 12a. To form.
  • the electronic device is a wearable device or the like and the semiconductor chip 31 mounted on the functional module 41 is an MCU
  • the MCU does not operate as fast as a CPU mounted on a personal computer or the like.
  • the thin film capacitor 12 is not necessarily arranged directly under the IC chip (MCU).
  • FIG. 4 is a cross-sectional view of a second configuration example of the electronic substrate employed in the electronic apparatus according to the embodiment of the present disclosure.
  • the second configuration example has a structure in which a plurality of functional modules 41, each of which is resin-sealed, are stacked on the organic substrate 10. By arranging the plurality of functional modules 41 in a stacked manner, the surface area of the electronic substrate can be reduced.
  • a rewiring layer 51 is formed between a plurality of resin-sealed functional modules 41 (41c and 41d).
  • a through resin via 52 is formed in the functional module 41 d connected to the organic substrate 10 including the thin film capacitor 12.
  • a signal line, a GND line, a power supply line, and the like can be arranged in the through resin via 52. These wirings can be shared by a plurality of functional modules 41 to be stacked.
  • the number of functional modules 41 stacked is 2, but the functional modules 41 may be stacked in more layers.
  • the thin film capacitor 12 may be formed as shown in FIG. 5 in addition to being embedded in the organic substrate 10 by coreless built-up.
  • FIG. 5 shows an example of a method for forming the thin film capacitor 12.
  • a wiring board 61 made of an organic material and a thin film capacitor 12 on which the patterning electrode 11 is formed are separately prepared as shown in FIG. A, and bonded to the wiring board 61 as shown in FIG.
  • the organic substrate 10 may be formed by pressing the thin film capacitor 12 through the layer 62.
  • the functional module 41 is connected to the thin film capacitor 12 as shown in FIG.
  • FIG. 6 is a cross-sectional view of a third configuration example of the electronic substrate employed in the electronic apparatus according to the embodiment of the present disclosure.
  • the third configuration example has a structure in which functional modules 41 sealed with resin are arranged on both surfaces of the organic substrate 10, that is, a structure in which the organic substrate 10 is sandwiched between two functional modules 41. Thereby, the surface area of an electronic substrate can be made small.
  • the thin film capacitor 12 is arranged near the center of the electronic substrate, the stress balance between the front and back of the electronic substrate can be balanced.
  • the thin film capacitor 12 may be disposed at an electrically optimal position where the power supply noise is minimized in consideration of the balance between the current amounts on the front and back sides.
  • FIG. 7 is a cross-sectional view of a fourth configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
  • the fourth configuration example has a structure in which an underfill material 71 is disposed between the organic substrate 10 including the thin film capacitor 12 and the functional module 41 sealed with resin.
  • the thermal expansion coefficients of the organic substrate 10 and the glass substrate 20 constituting the functional module 40 may be adjusted by adding a predetermined filler to the organic substrate 10 or by multilayering the thin film capacitors 12 in the organic substrate 10.
  • FIG. 8 shows a cross-sectional view of a fifth configuration example of the electronic substrate employed in the electronic apparatus according to the embodiment of the present disclosure.
  • the fifth configuration example has a structure in which the functional module 41 connected to the organic substrate 10 is further resin-sealed with a low thermal conductive material 81 and a high thermal conductive material 82.
  • the electronic device adopting the fifth configuration example is a wearable device
  • the wearable device is used at a position close to the user's skin, so that the user is not affected by exhaust heat.
  • a low thermal conductive material 81 is disposed closer to the user's skin, and a higher thermal conductive material 82 having a higher thermal conductivity is disposed farther from the user's skin. Thereby, the strength of the entire electronic substrate can be increased, and the heat generated from the semiconductor chip 31 can be exhausted.
  • FIG. 9 is a cross-sectional view of a sixth configuration example of the electronic substrate employed in the electronic apparatus according to the embodiment of the present disclosure.
  • the sixth configuration example has a structure in which the concave portion 91 is formed by hollowing out the organic substrate 10 and the functional module 41 is arranged in the concave portion 91. Thereby, the thickness of the electronic substrate can be reduced, and as a result, the height of the electronic device can be reduced.
  • FIG. 10 is a cross-sectional view of a seventh configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
  • the seventh configuration example has a structure in which the organic substrate 10 is hollowed to form the recessed portion 91, the functional module 41 is arranged in the recessed portion 91, and the mold 92 is formed thereon. .
  • a portion where the bending center when the bending stress is generated on the electronic substrate is the weakest in the electronic substrate (near the thin film capacitor 12, the glass substrate 20, and the solder joint portion 22). ).
  • the thickness of the electronic substrate can be reduced, and in addition to the reduction in the height of the electronic device, it is possible to improve the resistance to bending and impact.
  • the parasitic inductance can be adjusted.
  • FIG. 11 is a cross-sectional view of an eighth configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
  • the eighth configuration example has a structure in which one or more functional module land patterns 100 are arranged on the surface of the organic substrate 10.
  • the functional module land pattern 100 is a group of connection terminals for connecting the functional module 41, and at least a plurality of terminals including a digital power supply terminal 101, a signal terminal 102, an analog power supply terminal 103, and a GND terminal 104 are standardized. It is arranged in.
  • the functional module land pattern 100 By forming the functional module land pattern 100 on the surface of the organic substrate 10, it is possible to realize the organic substrate 10 capable of exhibiting a noise suppressing effect regardless of the type of the functional module 41 connected thereto. Moreover, the design man-hour of the air board
  • substrate 10 can be reduced so that a connection terminal with the functional module 41 may be standardized. Furthermore, although illustration is omitted, if the signal line layout in the organic substrate 10 is also standardized, the number of man-hours can be further reduced.
  • FIG. 12 is a cross-sectional view of a ninth configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
  • the ninth configuration example has a structure in which two or more thin film capacitors 12 are arranged in an organic substrate 10.
  • These two or more layers of thin film capacitors 12 may be electrically connected in parallel via vias 121. In this case, the capacity of the bypass capacitor per area of the organic substrate 10 can be increased. Further, each of these two or more layers of thin film capacitors 12 may be connected to separate power sources.
  • the thin film capacitors 12 to be laminated need not all have the same area (capacitance), and the area (capacitance) ratio is, for example, 1, 2, 4, 8,...
  • the capacity may be adjusted.
  • the rigidity of the organic substrate 10 can be increased by providing two or more layers of the thin film capacitor 12.
  • FIG. 13 is a cross-sectional view of a tenth configuration example of the electronic substrate employed in the electronic device according to the embodiment of the present disclosure.
  • the rewiring layer 132 is disposed on the upper surface of the functional module 41 sealed with the resin material 131, and the organic substrate 10 including the thin film capacitor 12 is disposed on the upper surface of the rewiring layer 132. It has a structure. Thereby, the surface area of an electronic substrate can be made small.
  • the two organic substrates 10 sandwiching the functional module 41 are connected via the rewiring layer 132 and the through via 133, and the thin film capacitor 12 incorporated in each of them is the same as that in the ninth configuration example described above. Similarly, both can be electrically connected in parallel to increase the capacity of the bypass capacitor, or both can be connected to separate power sources.
  • ⁇ Summary> According to the first to tenth configuration examples of the electronic substrate described above, it is possible to suppress the influence of noise generated due to the operation of the semiconductor chip 31 on the power supply voltage. In addition, since a thin film capacitor is used as the bypass capacitor, the number of components mounted on the surface layer of the electronic substrate can be reduced, and the mounting area of the electronic substrate can be reduced.
  • the semiconductor chip 31 is not directly mounted on the organic substrate 10 in which the thin film capacitor 12 is incorporated, but is connected to the organic substrate 10 in a state where the semiconductor chip 31 is mounted on the glass substrate 20.
  • a large gap can be reduced.
  • thermal stress due to a change in temperature in the manufacturing process or in the usage environment can be relieved, and as a result, the reliability of the electronic device can be improved.
  • the first to tenth structural examples of the electronic substrate described above can be combined as appropriate.
  • a functional module comprising a semiconductor chip mounted on a first wiring board; A plurality of the functional modules arranged in parallel are connected, and a second wiring board having a layer made of a thin film capacitor; The thin film capacitor is an electronic device arranged across the plurality of functional modules arranged in parallel.
  • the electronic device according to (1) wherein the first wiring board and the second wiring board have different core materials.
  • the through-electrode is formed in the first wiring board.
  • the electronic apparatus according to any one of (1) to (3).
  • a counter electrode sandwiching the thin film capacitor is formed on the second wiring board,
  • One of the counter electrodes of the second wiring board is a solid electrode, and the other is a divided patterning electrode.
  • the electronic device according to any one of (1) to (6), wherein the functional module is stacked on the second wiring board.
  • the electronic device according to any one of (1) to (7), wherein the functional module is connected to each of opposing surfaces of the second wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本開示は、半導体チップの動作に起因するノイズの影響を抑止することができるようにする電子機器に関する。 本開示の一側面である電子機器は、第１の配線基板上に半導体チップが搭載されて成る機能モジュールと、並列に配された複数の前記機能モジュールが接続されており、薄膜コンデンサから成る層を有する第２の配線基板とを備え、前記薄膜コンデンサは、並列に配された前記複数の機能モジュールに跨って配置されている。本開示は、例えば、ウェアラブル機器やIoT(Internet of Things)機器などに適用できる。

Description

電子機器
　本開示は、電子機器に関し、特に、電子基板に実装されているＩＣの動作に起因するノイズをコンデンサによって削減するようにした電子機器に関する。
　従来、電子機器には、CPU(Central Processing Unit)、MCU(Micro Controller Unit)、メモリ等の高速動作するＩＣが搭載されており、ＩＣの動作に起因して発生するノイズの電源電圧に対する影響を抑止するための構成として、ＩＣが実装されている基板のＩＣ直下にコンデンサ（バイパスコンデンサ）を埋め込む方法が提案されている（例えば、特許文献１参照）。
特表２０１０－５０３１９９号公報
　ところで、例えば、ウェアラブル機器やIoT(Internet of Things)機器に搭載されるMCUは10MHz程度で動作するため、これに起因して発生するノイズを抑止するには0.1μＦ程度のバイパスコンデンサが必要となる。具体的には、誘電率100、膜厚２μｍ、静電容量0.044μＦ／ｃｍ2の平行平板コンデンサをバイパスコンデンサとして用いる場合、0.1μＦの容量を得るためには約１５ｍｍ角のサイズが必要となる。
　これに対し、電子基板の面積が小さいウェアラブル機器等では、MCUなどのＩＣチップのサイズが２乃至６ｍｍ角程度であることから、その直下にはサイズが小さく容量が0.1μＦに満たないバイパスコンデンサを埋め込むことしかできない。したがって、電子基板の面積が小さい電子機器では、10MHz程度で動作するMCUなどに起因する高周波帯域（特にMHz帯）のノイズを抑止することが困難であった。
　本開示はこのような状況に鑑みてなされたものであり、半導体チップの動作に起因するノイズの影響を抑止できるようにするものである。
　本開示の第１の側面である電子機器は、第１の配線基板上に半導体チップが搭載されて成る機能モジュールと、並列に配された複数の前記機能モジュールが接続されており、薄膜コンデンサから成る層を有する第２の配線基板とを備え、前記薄膜コンデンサは、並列に配された前記複数の機能モジュールに跨って配置されている。
　前記第１の配線基板と前記第２の配線基板は、コア材が異なるようにすることができる。
　前記第１の配線基板のコア材はガラスであり、前記第２の配線基板のコア材は有機材料であるようにすることができる。
　前記第１の配線基板には、貫通電極が形成されているようにすることができる。
　前記第２の配線基板には、前記薄膜コンデンサを挟む対向電極が形成されており、前記第１の配線基板上の前記半導体チップは、前記対向電極と電気的に接続されているようにすることができる。
　前記第２の配線基板の前記対向電極は、一方はべた電極であり、他方は分割されたパターニング電極であるようにすることができる。
　前記第２の配線基板には、前記機能モジュールが積層されているようにすることができる。
　前記第２の配線基板の対向する面それぞれには、前記機能モジュールが接続されているようにすることができる。
　前記機能モジュールは、前記第２の配線基板の凹部位に接続されているようにすることができる。
　前記第２の配線基板には、前記前記機能モジュールを接続するための標準化されたランドパターンが形成されているようにすることができる。
　前記ランドパターンは、少なくともデジタル電源用端子、信号端子、アナログ電源端子、およびGND端子を含むようにすることができる。
　本開示の一側面によれば、半導体チップの動作に起因するノイズの影響を抑止することができる。
本開示を適用した電子機器に採用されている電子基板の第１の構成例を示す断面図である。 機能モジュールにおけるＩＣチップの電力配線を示す断面図である。 機能モジュールに対する薄膜コンデンサの配置例を示す上面図である。 本開示を適用した電子機器に採用されている電子基板の第２の構成例を示す断面図である。 薄膜コンデンサの形成方法の一例を示す図である。 本開示を適用した電子機器に採用されている電子基板の第３の構成例を示す断面図である。 本開示を適用した電子機器に採用されている電子基板の第４の構成例を示す断面図である。 本開示を適用した電子機器に採用されている電子基板の第５の構成例を示す断面図である。 本開示を適用した電子機器に採用されている電子基板の第６の構成例を示す断面図である。 本開示を適用した電子機器に採用されている電子基板の第７の構成例を示す断面図である。 本開示を適用した電子機器に採用されている電子基板の第８の構成例を示す断面図である。 本開示を適用した電子機器に採用されている電子基板の第９の構成例を示す断面図である。 本開示を適用した電子機器に採用されている電子基板の第１０の構成例を示す断面図である。
　以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
　＜電子基板の第１の構成例＞
　図１は、本開示の実施の形態である電子機器に採用されている電子基板の第１の構成例の断面図を示している。
　第１の構成例は、バイパスコンデンサとしての薄膜コンデンサ１２を内蔵する有機基板１０の上にガラス基板２０が接続され、ガラス基板２０の上に半導体チップ３１が実装されている構造を有する。以下、半導体チップ３１が搭載されているガラス基板２０を、機能モジュール４１と称する。
　有機基板１０は、薄膜コンデンサ１２を挟むようにパターニング電極１１とべた電極１３が配されている。なお、有機基板１０は、例えば、薄膜コンデンサ１２の両面側に有機材料を用いてコアレスビルトアップ工法により形成することができる。
　パターニング電極１１は、例えばＣｕによって形成される。べた電極１３は、半田によるガラス基板２０との接続時の熱応力の影響を低減させるために、線膨張係数が１５ppm／Ｋよりも低い金属材料、例えば、Ｎｉによって形成される。
　薄膜コンデンサ１２は、例えば、10MHz程度で動作するMCUなどに起因する高周波帯域（特にMHz帯）のノイズ抑止を目的とする場合、誘電率１００のBaTiO3、膜厚0.9μｍ、容量0.1μＦの平行平板コンデンサを採用することができる。
　ガラス基板２０には、一方の表面に比較的広いピッチの半田接合部２２が設けられ、半田接合部２２を介して有機基板１０と接続される。また、他方の表面に比較的狭いピッチの半田接合部２３が設けられ、半田接合部２３を介して各種の半導体チップ３１が搭載される。さらに、ガラス基板２０には、貫通電極(TGV)２１が形成される。
　機能モジュール４１は、例えば、最低限の機能（MCU，Bluetooth（登録商標）など）の半導体チップが搭載されているメインモジュールや、電源・バッテリー充放電管理機能、無線給電機能をもった電源モジュール、加速度センサやジャイロ、温度センサ、湿度センサ、圧力センサなどを搭載したセンサモジュール、無線LANや4G LTEなどの通信機能をもった通信モジュールなどである。なお、各機能モジュール４１に搭載される半導体チップ３１は樹脂封止パッケージ化によりされていてもよいし、ベアチップでも構わない。
　図２は、機能モジュール４１における半導体チップ３１の電力配線の一例を示す断面図を示している。
　同図に示されるように、半導体チップ３１の電源端子は、ノイズ低減のために有機基板１０の薄膜コンデンサ１２を挟むパターニング電極１１とべた電極１３に接続される。なお、パターニング電極１１は、図示するように、デジタル電源用パターニング電極１１ｄとアナログ電源用パターニング電極１１ａに分けられていてもよい。
　図３は、機能モジュール４１に対する薄膜コンデンサ１２の配置の一例を示す上面図である。
　同図に示されるように、薄膜コンデンサ１２は、複数の機能モジュール４１に跨ることがされているので、必要とされる容量を確保するために十分な面積を占めて形成することができる。なお、図２に示されたように、パターニング電極１１がデジタル電源用とアナログ電源用に分けられている場合、薄膜コンデンサ１２についても、デジタル電源用薄膜コンデンサ１２ｄとアナログ電源用薄膜コンデンサ１２ａに分けて形成するようにする。
　ただし、該電子機器がウェアラブル機器などであって、機能モジュール４１に搭載されている半導体チップ３１がMCUである場合、該MCUはパーソナルコンピュータなどに搭載されているCPUほどの高速動作は行わない。このような場合、薄膜コンデンサ１２は必ずしもICチップ（MCU）の直下に配置しなくてもよい。
　＜電子基板の第２の構成例＞
　図４は、本開示の実施の形態である電子機器に採用されている電子基板の第２の構成例の断面図を示している。
　第２の構成例は、有機基板１０上に、それぞれが樹脂封止されている複数の機能モジュール４１が積層配置された構造を有する。複数の機能モジュール４１を積層配置することにより、電子基板の表面積を小さくすることができる。
　複数の樹脂封止された機能モジュール４１（４１ｃと４１ｄ）の間には、再配線層５１が形成されている。また、薄膜コンデンサ１２を含む有機基板１０に接続されている機能モジュール４１ｄには、樹脂貫通ビア５２が形成されている。樹脂貫通ビア５２には、信号線、GND線、電源線などを配することができる。なお、これらの配線は、積層される複数の機能モジュール４１で共通化することができる。
　なお、図４の場合、機能モジュール４１の積層数は２であるが、より多層に機能モジュール４１を積層するようにしてもよい。
　＜薄膜コンデンサの形成方法＞
　薄膜コンデンサ１２は、コアレスビルトアップにより有機基板１０内に埋め込むように形成する他、図５に示されるように形成してもよい。
　図５は、薄膜コンデンサ１２の形成方法の一例を示している。同図Ａに示されるように、有機材料から成る配線基板６１と、パターニング電極１１が形成されている薄膜コンデンサ１２を別途作成し、同図Ｂに示されるように、配線基板６１に対して接着層６２を介して薄膜コンデンサ１２を圧着して有機基板１０を形成するようにしてもよい。この場合、同図Ｃに示されるように、薄膜コンデンサ１２上に機能モジュール４１が接続される。
　＜電子基板の第３の構成例＞
　図６は、本開示の実施の形態である電子機器に採用されている電子基板の第３の構成例の断面図を示している。
　第３の構成例は、有機基板１０の両面に、樹脂封止された機能モジュール４１が配置された構造、すなわち、有機基板１０が２つの機能モジュール４１に挟まれた構造を有する。これにより、電子基板の表面積を小さくすることができる。
　また、薄膜コンデンサ１２を電子基板の中心付近に配した構造となるので、電子基板の表裏の応力バランスを均衡させることができる。ただし、表裏の電流量のバランス等を配慮して、最も電源ノイズが少なくなるような電気的に最適な位置に薄膜コンデンサ１２を配置するようにしてもよい。
　＜電子基板の第４の構成例＞
　図７は、本開示の実施の形態である電子機器に採用されている電子基板の第４の構成例の断面図を示している。
　第４の構成例は、薄膜コンデンサ１２を含む有機基板１０と、樹脂封止された機能モジュール４１の間にアンダーフィル材７１を配した構造を有する。アンダーフィル材７１を配したことにより、電子基板全体としての剛性を増すことができ、これによって、温度変化によって起こる熱膨張や収縮により電子基板が劣化したり破損したりすることを抑止できる。
　さらに、温度変化に起因する電子基板の劣化や破損を抑止するためには、有機基板１０と、機能モジュール４０を成すガラス基板２０との熱膨張係数を近づけることが望ましい。具体的には、例えば、有機基板１０に所定のフィラーを入れたり、有機基板１０内の薄膜コンデンサ１２を多層化したりして、有機基板１０の熱膨張係数を調整すればよい。
　＜電子基板の第５の構成例＞
　次に、図８は、本開示の実施の形態である電子機器に採用されている電子基板の第５の構成例の断面図を示している。
　第５の構成例は、有機基板１０に接続されている機能モジュール４１を、さらに低熱伝導材８１と高熱伝導材８２により樹脂封止した構造を有する。具体的には、第５の構成例を採用した電子機器がウェアラブル機器である場合、ウェアラブル機器はユーザの皮膚に近い位置で使用されることになるので、ユーザが排熱の影響を受けないように、ユーザの皮膚に近い方には低熱伝導材８１を配し、ユーザの皮膚から遠い方には熱伝導性がより高熱伝導材８２を配するようにする。これにより、電子基板全体としての強度を増すとともに、半導体チップ３１から生じた熱を排熱することができる。
　＜電子基板の第６の構成例＞
　図９は、本開示の実施の形態である電子機器に採用されている電子基板の第６の構成例の断面図を示している。
　第６の構成例は、有機基板１０をくりぬいて凹部位９１を形成し、凹部位９１に機能モジュール４１を配した構造を有する。これにより、電子基板の厚みを薄くすることができ、延いては電子機器の低背化を実現することができる。
　＜電子基板の第７の構成例＞
　図１０は、本開示の実施の形態である電子機器に採用されている電子基板の第７の構成例の断面図を示している。
　第７の構成例は、第６の構成例と同様、有機基板１０をくりぬいて凹部位９１を形成し、凹部位９１に機能モジュール４１を配し、その上にモールド９２を形成した構造を有する。
　さらに、第７の構成例は、電子基板に対して曲げ応力が生じた場合の湾曲の中心が電子基板の中で最も応力に弱い部分（薄膜コンデンサ１２、ガラス基板２０、および半田接合部２２付近）とほぼ一致するように形成されている。これにより、電子基板の厚みを薄くすることができ、延いては電子機器の低背化を実現することができることに加えて、耐湾曲、耐衝撃性を高めることができる。なお、ガラス基板２０の厚さを調整すれば、寄生インダクタンスを調整することができる。
　＜電子基板の第８の構成例＞
　図１１は、本開示の実施の形態である電子機器に採用されている電子基板の第８の構成例の断面図を示している。
　第８の構成例は、有機基板１０の表面に、１以上の機能モジュール用ランドパターン１００を配置した構造を有する。機能モジュール用ランドパターン１００は、機能モジュール４１を接続するため接続端子群であり、少なくともデジタル電源用端子１０１、信号端子１０２、アナログ電源端子１０３、およびGND端子１０４を複数の端子が標準化された位置に配されている。
　有機基板１０の表面に機能モジュール用ランドパターン１００を形成することにより、どのような種類の機能モジュール４１が接続されても、ノイズ抑止効果を発揮できる有機基板１０を実現できる。また、機能モジュール４１との接続端子が標準化されるように、空気基板１０の設計工数を減らすることができる。さらに、図示は省略するが、有機基板１０内の信号線レイアウトも標準化すれば、より工数を削減することができる。
　＜電子基板の第９の構成例＞
　図１２は、本開示の実施の形態である電子機器に採用されている電子基板の第９の構成例の断面図を示している。
　第９の構成例は、有機基板１０内に２層以上の薄膜コンデンサ１２を配した構造を有する。
　これら２層以上の薄膜コンデンサ１２はビア１２１を介して電気的に並列に接続してもよい。この場合、有機基板１０の面積当たりのバイパスコンデンサの容量を増やすことができる。また、これら２層以上の薄膜コンデンサ１２のそれぞれを別々の電源に接続してもよい。
　積層する薄膜コンデンサ１２は、全てが同じ面積（容量）である必要はなく、その面積（容量）比を、例えば１，２，４，８…として、それらを任意に組み合わせることにより、バイパスコンデンサの容量を調整するようにしてもよい。
　また、２層以上の薄膜コンデンサ１２を配したことにより、有機基板１０の剛性を高めることができる。
　＜電子基板の第１０の構成例＞
　図１３は、本開示の実施の形態である電子機器に採用されている電子基板の第１０の構成例の断面図を示している。第１０の構成例は、樹脂材料１３１により樹脂封止された機能モジュール４１の上面に再配線層１３２が配され、再配線層１３２の上面に、薄膜コンデンサ１２を含む有機基板１０が配置された構造を有する。これにより、電子基板の表面積を小さくすることができる。
　機能モジュール４１を挟む２枚の有機基板１０の間は、再配線層１３２および貫通ビア１３３を介して接続されており、それぞれに内蔵されている薄膜コンデンサ１２は、上述した第９の構成例と同様、両者を電気的に並列に接続してバイパスコンデンサの容量を増やしたり、両者を別々の電源に接続したりすることができる。
　＜まとめ＞
　以上に説明した電子基板の第１乃至第１０の構成例によれば、半導体チップ３１の動作に起因して発生するノイズの電源電圧に対する影響を抑止することができる。また、バイパスコンデンサとして薄膜コンデンサを用いるので、電子基板の表層に実装する部品点数を削減することができ、電子基板の実装面積を減らすことができる。
　また、半導体チップ３１を薄膜コンデンサ１２が内蔵された有機基板１０に直接実装するのではなく、半導体チップ３１をガラス基板２０に搭載した状態で有機基板１０に接続するので両差の熱膨張係数の大きなギャップを低減することができる。これによって製造工程やで使用環境における温度の変化による熱応力を緩和することができ、延いては、該電子機器の信頼性を高めることができる。
　薄膜コンデンサ１２をガラス基板２０内ではなく、有機基板１０内に配する構造としたことにより、微細加工を必要とするガラス基板作製プロセスと、比較的微細な加工を必要としない有機基板作製プロセスを分離することができるため、工程を簡素化することができる。
　なお、以上に説明した電子基板の第１乃至第１０の構成例は適宜組み合わせることができる。
　また、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　本開示は以下のような構成も取ることができる。
（１）
　第１の配線基板上に半導体チップが搭載されて成る機能モジュールと、
　並列に配された複数の前記機能モジュールが接続されており、薄膜コンデンサから成る層を有する第２の配線基板とを備え、
　前記薄膜コンデンサは、並列に配された前記複数の機能モジュールに跨って配置されている
　電子機器。
（２）
　前記第１の配線基板と前記第２の配線基板は、コア材が異なる
　前記（１）に記載の電子機器。
（３）
　前記第１の配線基板のコア材はガラスであり、前記第２の配線基板のコア材は有機材料である
　前記（２）に記載の電子機器。
（４）
　前記第１の配線基板には、貫通電極が形成されている
　前記（１）から（３）のいずれかに記載の電子機器。
（５）
　前記第２の配線基板には、前記薄膜コンデンサを挟む対向電極が形成されており、
　前記第１の配線基板上の前記半導体チップは、前記対向電極と電気的に接続されている
　前記（１）から（４）のいずれかに記載の電子機器。
（６）
　前記第２の配線基板の前記対向電極は、一方はべた電極であり、他方は分割されたパターニング電極である
　前記（５）に記載の電子機器。
（７）
　前記第２の配線基板には、前記機能モジュールが積層されている
　前記（１）から（６）のいずれかに記載の電子機器。
（８）
　前記第２の配線基板の対向する面それぞれには、前記機能モジュールが接続されている
　前記（１）から（７）のいずれかに記載の電子機器。
（９）
　前記機能モジュールは、前記第２の配線基板の凹部位に接続されている
　前記（１）から（８）のいずれかに記載の電子機器。
（１０）
　前記第２の配線基板には、前記前記機能モジュールを接続するための標準化されたランドパターンが形成されている
　前記（１）から（９）のいずれかに記載の電子機器。
（１１）
　前記ランドパターンは、少なくともデジタル電源用端子、信号端子、アナログ電源端子、およびGND端子を含む
　前記（１０）に記載の電子機器。
　１０　有機基板，　１１　パターニング電極，　１２　薄膜コンデンサ，　１３　べた電極，　２０　ガラス基板，　２１　貫通電極，　２２，２３　半田接合部，　３１　半導体チップ，　４１　機能モジュール，　７１　アンダーフィル材，　８１　低熱伝導材，　８２　高熱伝導材，　１００　機能モジュールランドパターン，　１０１　デジタル電源端子，　１０２　信号端子，　１０３　アナログ電源端子，　１０４　GND端子

Claims (11)

  1. 　第１の配線基板上に半導体チップが搭載されて成る機能モジュールと、
    　並列に配された複数の前記機能モジュールが接続されており、薄膜コンデンサから成る層を有する第２の配線基板とを備え、
    　前記薄膜コンデンサは、並列に配された前記複数の機能モジュールに跨って配置されている
    　電子機器。
  2. 　前記第１の配線基板と前記第２の配線基板は、コア材が異なる
    　請求項１に記載の電子機器。
  3. 　前記第１の配線基板のコア材はガラスであり、前記第２の配線基板のコア材は有機材料である
    　請求項２に記載の電子機器。
  4. 　前記第１の配線基板には、貫通電極が形成されている
    　請求項２に記載の電子機器。
  5. 　前記第２の配線基板には、前記薄膜コンデンサを挟む対向電極が形成されており、
    　前記第１の配線基板上の前記半導体チップは、前記対向電極と電気的に接続されている
    　請求項２に記載の電子機器。
  6. 　前記第２の配線基板の前記対向電極は、一方はべた電極であり、他方は分割されたパターニング電極である
    　請求項５に記載の電子機器。
  7. 　前記第２の配線基板には、前記機能モジュールが積層されている
    　請求項２に記載の電子機器。
  8. 　前記第２の配線基板の対向する面それぞれには、前記機能モジュールが接続されている
    　請求項２に記載の電子機器。
  9. 　前記機能モジュールは、前記第２の配線基板の凹部位に接続されている
    　請求項２に記載の電子機器。
  10. 　前記第２の配線基板には、前記前記機能モジュールを接続するための標準化されたランドパターンが形成されている
    　請求項２に記載の電子機器。
  11. 　前記ランドパターンは、少なくともデジタル電源用端子、信号端子、アナログ電源端子、およびGND端子を含む
    　請求項２に記載の電子機器。
PCT/JP2016/064084 2015-05-26 2016-05-12 電子機器 WO2016190114A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015106420A JP2016219737A (ja) 2015-05-26 2015-05-26 電子機器
JP2015-106420 2015-05-26

Publications (1)

Publication Number Publication Date
WO2016190114A1 true WO2016190114A1 (ja) 2016-12-01

Family

ID=57394127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/064084 WO2016190114A1 (ja) 2015-05-26 2016-05-12 電子機器

Country Status (2)

Country Link
JP (1) JP2016219737A (ja)
WO (1) WO2016190114A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181453A (ja) * 1994-12-22 1996-07-12 Fujitsu Ltd コンデンサ内蔵配線板
JP2002076314A (ja) * 2000-08-30 2002-03-15 Texas Instr Japan Ltd 超小型撮像装置
JP2002094247A (ja) * 2000-09-14 2002-03-29 Sony Corp 高周波モジュール装置及びその製造方法
JP2008078301A (ja) * 2006-09-20 2008-04-03 Fujitsu Ltd キャパシタ内蔵型配線基板およびその製造方法
JP2012253195A (ja) * 2011-06-02 2012-12-20 Sony Corp 多層配線基板およびその製造方法、並びに半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181453A (ja) * 1994-12-22 1996-07-12 Fujitsu Ltd コンデンサ内蔵配線板
JP2002076314A (ja) * 2000-08-30 2002-03-15 Texas Instr Japan Ltd 超小型撮像装置
JP2002094247A (ja) * 2000-09-14 2002-03-29 Sony Corp 高周波モジュール装置及びその製造方法
JP2008078301A (ja) * 2006-09-20 2008-04-03 Fujitsu Ltd キャパシタ内蔵型配線基板およびその製造方法
JP2012253195A (ja) * 2011-06-02 2012-12-20 Sony Corp 多層配線基板およびその製造方法、並びに半導体装置

Also Published As

Publication number Publication date
JP2016219737A (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
US7889509B2 (en) Ceramic capacitor
US7968991B2 (en) Stacked package module and board having exposed ends
US7046501B2 (en) Capacitor-embedded substrate
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
EP1965615A1 (en) Module having built-in component and method for fabricating such module
US9313911B2 (en) Package substrate
JP2007019498A (ja) 半導体マルチチップパッケージ
KR100992344B1 (ko) 반도체 멀티칩 패키지
KR20140039736A (ko) 스택 패키지 및 그 제조 방법
JPH07235632A (ja) コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPWO2009011419A1 (ja) 電子部品実装装置及びその製造方法
US8415794B2 (en) Semiconductor device having stable signal transmission at high speed and high frequency
US10186479B2 (en) Semiconductor device, package, and vehicle
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US10021791B2 (en) Multilayer wiring substrate
US20080230886A1 (en) Stacked package module
CN111696970B (zh) 半导体装置
JP4975507B2 (ja) キャパシタ内蔵配線基板
JP5958454B2 (ja) 部品内蔵モジュール
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
TW201032389A (en) Wireless transceiver module
JP2008124072A (ja) 半導体装置
TWI284401B (en) Chip embedded packaging structure
WO2016190114A1 (ja) 電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16799822

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16799822

Country of ref document: EP

Kind code of ref document: A1