JP3275851B2 - 高周波集積回路 - Google Patents
高周波集積回路Info
- Publication number
- JP3275851B2 JP3275851B2 JP29035198A JP29035198A JP3275851B2 JP 3275851 B2 JP3275851 B2 JP 3275851B2 JP 29035198 A JP29035198 A JP 29035198A JP 29035198 A JP29035198 A JP 29035198A JP 3275851 B2 JP3275851 B2 JP 3275851B2
- Authority
- JP
- Japan
- Prior art keywords
- bcb
- metal
- integrated circuit
- substrate
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体薄膜を積層
して形成した高周波集積回路に関する。
して形成した高周波集積回路に関する。
【０００２】
【従来の技術】従来、誘電体薄膜を積層した集積回路と
しては、１９９６年ＩＥＥＥ ＭＴＴ−Ｓマイクロ波シ
ンポジウムダイジェスト１２０９頁から１２１３頁に記
載されたものが知られている。
しては、１９９６年ＩＥＥＥ ＭＴＴ−Ｓマイクロ波シ
ンポジウムダイジェスト１２０９頁から１２１３頁に記
載されたものが知られている。
【０００３】図７に従来の誘電体薄膜を積層した集積回
路の構造を示す。６０１のガリウム砒素基板上に能動素
子としてＭＥＳＦＥＴ６０２と、受動素子としてＭＩＭ
型容量６０３、抵抗６０４を半導体プロセスを用いて形
成し、その上にポリィミド６０５を４層積層し、各層間
や層の上に金属配線を有し、層間をヴィアホール６０６
で接続する構造を有している。
路の構造を示す。６０１のガリウム砒素基板上に能動素
子としてＭＥＳＦＥＴ６０２と、受動素子としてＭＩＭ
型容量６０３、抵抗６０４を半導体プロセスを用いて形
成し、その上にポリィミド６０５を４層積層し、各層間
や層の上に金属配線を有し、層間をヴィアホール６０６
で接続する構造を有している。
【０００４】
【発明が解決しようとする課題】この集積回路では、高
周波の信号を処理するためのトランジスタと同一基板上
に受動素子を形成している。高価な半導体基板上に、低
周波で必要とする集中定数型の受動素子を形成するため
に、高コストとなる。
周波の信号を処理するためのトランジスタと同一基板上
に受動素子を形成している。高価な半導体基板上に、低
周波で必要とする集中定数型の受動素子を形成するため
に、高コストとなる。
【０００５】本発明は上記課題を解決するものであり、
受動素子部分を安価な基板上に形成し、高価な能動素子
部分の基板面積を最小限に抑えて、能動素子部分を受動
素子とは別に形成することで低コスト化を実現すること
を目的とする。
受動素子部分を安価な基板上に形成し、高価な能動素子
部分の基板面積を最小限に抑えて、能動素子部分を受動
素子とは別に形成することで低コスト化を実現すること
を目的とする。
【０００６】
【課題を解決するための手段】シリコン基板上に、ＭＩ
Ｍ型の容量と、スパイラルインダクタと、薄膜抵抗と、
これらを接続する金属配線とを有し、これらの素子の上
部に第１のＢＣＢ（ベンソシクロブテン）を積層し、前
記第１のＢＣＢの上面に接地面として金属を積層し、第
２、第３のＢＣＢを積層し、第２、第３のＢＣＢ上に金
属配線を有し、前記第１、第２、第３のＢＣＢ層間の金
属配線をヴィアホールで接続し、前記第３のＢＣＢ上に
金属電極を設け、前記金属電極上にフリップチップ実装
により能動素子を実装した構造を有する。
Ｍ型の容量と、スパイラルインダクタと、薄膜抵抗と、
これらを接続する金属配線とを有し、これらの素子の上
部に第１のＢＣＢ（ベンソシクロブテン）を積層し、前
記第１のＢＣＢの上面に接地面として金属を積層し、第
２、第３のＢＣＢを積層し、第２、第３のＢＣＢ上に金
属配線を有し、前記第１、第２、第３のＢＣＢ層間の金
属配線をヴィアホールで接続し、前記第３のＢＣＢ上に
金属電極を設け、前記金属電極上にフリップチップ実装
により能動素子を実装した構造を有する。
【０００７】これにより、接続による特性劣化がなく、
安価で高機能な高周波集積回路が得られる。
安価で高機能な高周波集積回路が得られる。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、シリコン基板と、前記シリコン基板表面に形成され
たバイポーラトランジスタまたは電界効果トランジスタ
と、前記シリコン基板上に形成された、ＭＩＭ型の容量
と、スパイラルインダクタと、薄膜抵抗と、これらを接
続する金属配線とを有し、これらの素子の上部に第１の
ＢＣＢ（ベンソシクロブテン）を積層し、前記第１のＢ
ＣＢの上面に接地面として金属を積層し、第２、第３の
ＢＣＢを積層し、第２、第３のＢＣＢ上に金属配線を有
し、前記第１、第２、第３のＢＣＢ層間の金属配線をヴ
ィアホールで接続し、前記第３のＢＣＢ上に金属電極を
設け、前記金属電極上にフリップチップ実装により能動
素子を実装したことを特徴とする高周波集積回路であ
り、受動素子を比較的安価な基板上に形成し、能動素子
をフリップチップで実装することにより特性劣化するこ
となく、高機能な高周波集積回路を安価に実現でき、か
つモジュールの面積を増やさず、電源回路などの低周波
回路を内蔵することができるという作用を有する。
は、シリコン基板と、前記シリコン基板表面に形成され
たバイポーラトランジスタまたは電界効果トランジスタ
と、前記シリコン基板上に形成された、ＭＩＭ型の容量
と、スパイラルインダクタと、薄膜抵抗と、これらを接
続する金属配線とを有し、これらの素子の上部に第１の
ＢＣＢ（ベンソシクロブテン）を積層し、前記第１のＢ
ＣＢの上面に接地面として金属を積層し、第２、第３の
ＢＣＢを積層し、第２、第３のＢＣＢ上に金属配線を有
し、前記第１、第２、第３のＢＣＢ層間の金属配線をヴ
ィアホールで接続し、前記第３のＢＣＢ上に金属電極を
設け、前記金属電極上にフリップチップ実装により能動
素子を実装したことを特徴とする高周波集積回路であ
り、受動素子を比較的安価な基板上に形成し、能動素子
をフリップチップで実装することにより特性劣化するこ
となく、高機能な高周波集積回路を安価に実現でき、か
つモジュールの面積を増やさず、電源回路などの低周波
回路を内蔵することができるという作用を有する。
【０００９】請求項２に記載の発明は、ガリウム砒素基
板と、前記ガリウム砒素基板表面に形成されたバイポー
ラトランジスタまたは電界効果トランジスタと、前記ガ
リウム砒素基板上に形成された、ＭＩＭ型の容量と、ス
パイラルインダクタと、薄膜抵抗と、これらを接続する
金属配線とを有し、これらの素子の上部に第１のＢＣＢ
（ベンソシクロブテン）を積層し、前記第１のＢＣＢの
上面に接地面として金属を積層し、第２、第３のＢＣＢ
を積層し、第２、第３のＢＣＢ上に金属配線を有し、前
記第１、第２、第３のＢＣＢ層間の金属配線をヴィアホ
ールで接続し、前記第３のＢＣＢ上に金属電極を設け、
前記金属電極上にフリップチップ実装により能動素子を
実装したことを特徴とする高周波集積回路であり、受動
素子を比較的安価な基板上に形成し、能動素子をフリッ
プチップで実装することにより特性劣化することなく、
高機能な高周波集積回路を安価に実現でき、かつモジュ
ールの面積を増やさず、電源回路などの低周波回路を内
蔵することができるという作用を有する。
板と、前記ガリウム砒素基板表面に形成されたバイポー
ラトランジスタまたは電界効果トランジスタと、前記ガ
リウム砒素基板上に形成された、ＭＩＭ型の容量と、ス
パイラルインダクタと、薄膜抵抗と、これらを接続する
金属配線とを有し、これらの素子の上部に第１のＢＣＢ
（ベンソシクロブテン）を積層し、前記第１のＢＣＢの
上面に接地面として金属を積層し、第２、第３のＢＣＢ
を積層し、第２、第３のＢＣＢ上に金属配線を有し、前
記第１、第２、第３のＢＣＢ層間の金属配線をヴィアホ
ールで接続し、前記第３のＢＣＢ上に金属電極を設け、
前記金属電極上にフリップチップ実装により能動素子を
実装したことを特徴とする高周波集積回路であり、受動
素子を比較的安価な基板上に形成し、能動素子をフリッ
プチップで実装することにより特性劣化することなく、
高機能な高周波集積回路を安価に実現でき、かつモジュ
ールの面積を増やさず、電源回路などの低周波回路を内
蔵することができるという作用を有する。
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】以下、本発明の実施の形態について、図１
から図６を用いて説明する。 （実施の形態１）図１は、本発明の高周波集積回路にお
ける第１の実施の形態を示したものである。図１におい
て１０１はシリコン基板、１０２は窒化珪素を誘電体と
するＭＩＭ型容量、１０３はスパイラルインダクタ、１
０４は薄膜抵抗、１０５は第１のＢＣＢ膜、１０６は第
１のＢＣＢ膜上に形成した接地導体層、１０７、１０８
は第２、第３のＢＣＢ膜、１０９は分布定数回路を形成
するための金属配線、１１０はＢＣＢ層間を貫くヴィア
ホール、１１１は能動素子を形成した半導体チップ、１
１２はフリップチップ実装の接続部となる金バンプ、１
１３は封止樹脂である。
から図６を用いて説明する。 （実施の形態１）図１は、本発明の高周波集積回路にお
ける第１の実施の形態を示したものである。図１におい
て１０１はシリコン基板、１０２は窒化珪素を誘電体と
するＭＩＭ型容量、１０３はスパイラルインダクタ、１
０４は薄膜抵抗、１０５は第１のＢＣＢ膜、１０６は第
１のＢＣＢ膜上に形成した接地導体層、１０７、１０８
は第２、第３のＢＣＢ膜、１０９は分布定数回路を形成
するための金属配線、１１０はＢＣＢ層間を貫くヴィア
ホール、１１１は能動素子を形成した半導体チップ、１
１２はフリップチップ実装の接続部となる金バンプ、１
１３は封止樹脂である。
【００２４】このような構造とすることで、バイアス回
路などで必要となる容量１０２、インダクタ１０３、抵
抗１０４などの集中定数素子と高周波における整合回路
などで必要となる分布定数回路１０９を多層に配置する
ことにより、受動回路部分を小型化することができる。
そして、両者の層間には接地導体層１０６を設けている
ために、アイソレーションが確保できる。
路などで必要となる容量１０２、インダクタ１０３、抵
抗１０４などの集中定数素子と高周波における整合回路
などで必要となる分布定数回路１０９を多層に配置する
ことにより、受動回路部分を小型化することができる。
そして、両者の層間には接地導体層１０６を設けている
ために、アイソレーションが確保できる。
【００２５】また、能動素子１１１を別の基板上に形成
するため、低コスト化が実現できる。
するため、低コスト化が実現できる。
【００２６】更に、能動素子を微小な金バンプ１１２を
用いてフリップチップ実装により実装するため、高周波
における接続部の損失を低減することができる。
用いてフリップチップ実装により実装するため、高周波
における接続部の損失を低減することができる。
【００２７】なお、シリコン基板の代わりにガリウム砒
素基板、セラミック基板、ガラス基板などを用いても同
様の効果が得られることは言うまでもない。
素基板、セラミック基板、ガラス基板などを用いても同
様の効果が得られることは言うまでもない。
【００２８】また、ＢＣＢの代わりにポリィミドなどの
有機系の材料を使用しても同様の効果が得られることは
言うまでもない。
有機系の材料を使用しても同様の効果が得られることは
言うまでもない。
【００２９】また、フリップチップする能動素子１１１
としては、ＨＥＭＴ、ＨＢＴ、ＭＥＳＦＥＴ、バイポー
ラトランジスタ、ＭＯＳＦＥＴ、ダイオードなどの単体
トランジスタのチップでも、これらの素子が複数集積化
されたチップでもよいが、複数集積化されたチップを用
いることにより、より小型化を実現することができる。
としては、ＨＥＭＴ、ＨＢＴ、ＭＥＳＦＥＴ、バイポー
ラトランジスタ、ＭＯＳＦＥＴ、ダイオードなどの単体
トランジスタのチップでも、これらの素子が複数集積化
されたチップでもよいが、複数集積化されたチップを用
いることにより、より小型化を実現することができる。
【００３０】（実施の形態２）図２は、高周波集積回路
における第２の実施の形態を示し、図２において第１の
実施の形態と異なるのは、シリコン基板の代わりに窒化
アルミ基板２０１を用い、窒化アルミ基板２０１にヴィ
アホール１１４を設け、窒化アルミ基板２０１を放熱板
１１６上に実装した点である。
における第２の実施の形態を示し、図２において第１の
実施の形態と異なるのは、シリコン基板の代わりに窒化
アルミ基板２０１を用い、窒化アルミ基板２０１にヴィ
アホール１１４を設け、窒化アルミ基板２０１を放熱板
１１６上に実装した点である。
【００３１】このように、放熱性に優れた窒化アルミ基
板を用いるとともに、裏面に熱を放熱するために、高出
力アンプなどの放熱性に優れた高周波集積回路が実現で
きる。
板を用いるとともに、裏面に熱を放熱するために、高出
力アンプなどの放熱性に優れた高周波集積回路が実現で
きる。
【００３２】（実施の形態３）図３は、高周波集積回路
における第３の実施の形態を示し、図３において第１の
実施の形態と異なるのは、集中定数素子１０２、１０
３、１０４をシリコン基板の裏面に形成し、ヴィアホー
ル１１６を介して表面の回路と接続した点である。
における第３の実施の形態を示し、図３において第１の
実施の形態と異なるのは、集中定数素子１０２、１０
３、１０４をシリコン基板の裏面に形成し、ヴィアホー
ル１１６を介して表面の回路と接続した点である。
【００３３】このように、裏面に形成することで、表面
の接地導体層１０６との距離をとることができるため、
接地面に対する寄生容量を低減することができ、集中定
数素子の自己共振周波数を高くすることができる。
の接地導体層１０６との距離をとることができるため、
接地面に対する寄生容量を低減することができ、集中定
数素子の自己共振周波数を高くすることができる。
【００３４】（実施の形態４）図４は、高周波集積回路
における第４の実施の形態を示し、図４において第１の
実施の形態と異なる点は、シリコン基板１０１の代わり
としてセラミック多層基板３０１を用いて、その内層に
スパイラルインダクタ２０３や薄膜抵抗２０４を形成し
た点である。
における第４の実施の形態を示し、図４において第１の
実施の形態と異なる点は、シリコン基板１０１の代わり
としてセラミック多層基板３０１を用いて、その内層に
スパイラルインダクタ２０３や薄膜抵抗２０４を形成し
た点である。
【００３５】このようにすることで、さらに小型化を図
ることができる。 （実施の形態５）図５は高周波集積回路における第５の
実施の形態を示し、図６は回路例を示したものである。
図５において第１の実施例の形態と異なる点は、シリコ
ン基板１０１上に低周波信号の処理を行う半導体回路を
形成し、その上に第１、第２、第３のＢＣＢ膜１０５、
１０７、１０８を積層し、ＢＣＢ膜上に、高周波信号の
処理を行う高周波集積回路を形成した点である。
ることができる。 （実施の形態５）図５は高周波集積回路における第５の
実施の形態を示し、図６は回路例を示したものである。
図５において第１の実施例の形態と異なる点は、シリコ
ン基板１０１上に低周波信号の処理を行う半導体回路を
形成し、その上に第１、第２、第３のＢＣＢ膜１０５、
１０７、１０８を積層し、ＢＣＢ膜上に、高周波信号の
処理を行う高周波集積回路を形成した点である。
【００３６】本実施の形態においては、受動素子だけで
なく、トランジスタ３０２を半導体プロセスにより、シ
リコン基板１０１上に形成し、高周波増幅器の電源回路
や、バイアス回路などの低周波回路３０３をシリコン基
板上に形成し、高周波増幅器の１／４波長型高周波阻止
回路３０５や、入出力整合回路３０６などの高周波回路
３０３をＢＣＢの膜上に分布定数回路を用いて形成し、
能動素子１１１としてＨＢＴを用いている。
なく、トランジスタ３０２を半導体プロセスにより、シ
リコン基板１０１上に形成し、高周波増幅器の電源回路
や、バイアス回路などの低周波回路３０３をシリコン基
板上に形成し、高周波増幅器の１／４波長型高周波阻止
回路３０５や、入出力整合回路３０６などの高周波回路
３０３をＢＣＢの膜上に分布定数回路を用いて形成し、
能動素子１１１としてＨＢＴを用いている。
【００３７】このように、接地導体１０６を境として、
これより上層に高周波回路３０４、接地導体１０６より
下部に低周波回路３０３を設けることで、両者のアイソ
レーションを確保しながら、高密度に回路を形成するこ
とができ、小型化を実現することができる。
これより上層に高周波回路３０４、接地導体１０６より
下部に低周波回路３０３を設けることで、両者のアイソ
レーションを確保しながら、高密度に回路を形成するこ
とができ、小型化を実現することができる。
【００３８】また本実施の形態においては、低周波信号
処理回路として、電源回路を例としたが、Ａ／Ｄコンバ
ータ、ディジタルフィルタ、検波回路などのディジタル
信号処理回路を設けてもよいことは言うまでもない。
処理回路として、電源回路を例としたが、Ａ／Ｄコンバ
ータ、ディジタルフィルタ、検波回路などのディジタル
信号処理回路を設けてもよいことは言うまでもない。
【００３９】
【発明の効果】以上のように本発明によれば、シリコン
基板上とシリコン基板上に積層したＢＣＢ上に、高密度
に受動回路を形成し、その上に能動素子をフリップチッ
プ実装する構造とすることにより、接続による特性劣化
がなく、高集積度の集積回路を安価に実現できるという
効果が得られる。
基板上とシリコン基板上に積層したＢＣＢ上に、高密度
に受動回路を形成し、その上に能動素子をフリップチッ
プ実装する構造とすることにより、接続による特性劣化
がなく、高集積度の集積回路を安価に実現できるという
効果が得られる。
【図１】本発明の一実施の形態による高周波集積回路の
構造断面図
構造断面図
【図２】本発明の一実施の形態による高周波集積回路の
構造断面図
構造断面図
【図３】本発明の一実施の形態による高周波集積回路の
構造断面図
構造断面図
【図４】本発明の一実施の形態による高周波集積回路の
構造断面図
構造断面図
【図５】本発明の一実施の形態による高周波集積回路の
構造断面図
構造断面図
【図６】本発明の一実施の形態による高周波集積回路の
回路例を示す図
回路例を示す図
【図７】従来の高周波集積回路の構造断面図
１０１ シリコン基板 １０２ ＭＩＭ型容量 １０３、２０３ スパイラルインダクタ １０４、２０４ 薄膜抵抗 １０５ 第１のＢＣＢ膜 １０６、１１５ 接地導体 １０７ 第２のＢＣＢ膜 １０８ 第３のＢＣＢ膜 １０９ 金属配線 １１０ ヴィアホール １１１ 能動素子 １１２ 金バンプ １１３ 封止樹脂 １１４ ヴィアホール １１６ 放熱板 ２０１ 窒化アルミ基板 ３０１ セラミック基板 ３０２ トランジスタ ３０３ 低周波回路 ３０４ 高周波回路 ３０５ １／４波長型高周波阻止回路 ３０６ 整合回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−36857（ＪＰ，Ａ) 特開 平４−309250（ＪＰ，Ａ) 特開 平９−93077（ＪＰ，Ａ) 特開 平６−5731（ＪＰ，Ａ) 特開 平９−275164（ＪＰ，Ａ) 特開 昭60−53035（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 301 H01P 1/203 H03F 3/60
Claims (2)
- 【請求項１】 シリコン基板と、前記シリコン基板表面
に形成されたバイポーラトランジスタまたは電界効果ト
ランジスタと、前記シリコン基板上に形成された、ＭＩ
Ｍ型の容量と、スパイラルインダクタと、薄膜抵抗と、
これらを接続する金属配線とを有し、これらの素子の上
部に第１のＢＣＢ（ベンソシクロブテン）を積層し、前
記第１のＢＣＢの上面に接地面として金属を積層し、第
２、第３のＢＣＢを積層し、第２、第３のＢＣＢ上に金
属配線を有し、前記第１、第２、第３のＢＣＢ層間の金
属配線をヴィアホールで接続し、前記第３のＢＣＢ上に
金属電極を設け、前記金属電極上にフリップチップ実装
により能動素子を実装したことを特徴とする高周波集積
回路。 - 【請求項２】 ガリウム砒素基板と、前記ガリウム砒素
基板表面に形成されたバイポーラトランジスタまたは電
界効果トランジスタと、前記ガリウム砒素基板上に形成
された、ＭＩＭ型の容量と、スパイラルインダクタと、
薄膜抵抗と、これらを接続する金属配線とを有し、これ
らの素子の上部に第１のＢＣＢ（ベンソシクロブテン）
を積層し、前記第１のＢＣＢの上面に接地面として金属
を積層し、第２、第３のＢＣＢを積層し、第２、第３の
ＢＣＢ上に金属配線を有し、前記第１、第２、第３のＢ
ＣＢ層間の金属配線をヴィアホールで接続し、前記第３
のＢＣＢ上に金属電極を設け、前記金属電極上にフリッ
プチップ実装により能動素子を実装したことを特徴とす
る高周波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29035198A JP3275851B2 (ja) | 1998-10-13 | 1998-10-13 | 高周波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29035198A JP3275851B2 (ja) | 1998-10-13 | 1998-10-13 | 高周波集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124358A JP2000124358A (ja) | 2000-04-28 |
| JP3275851B2 true JP3275851B2 (ja) | 2002-04-22 |
Family
ID=17754929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29035198A Expired - Fee Related JP3275851B2 (ja) | 1998-10-13 | 1998-10-13 | 高周波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275851B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4529262B2 (ja) * | 2000-09-14 | 2010-08-25 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
| TW552686B (en) * | 2001-07-12 | 2003-09-11 | Hitachi Ltd | Electronic circuit component |
| TW560017B (en) | 2001-07-12 | 2003-11-01 | Hitachi Ltd | Semiconductor connection substrate |
| JP3616605B2 (ja) * | 2002-04-03 | 2005-02-02 | 沖電気工業株式会社 | 半導体装置 |
| US7965126B2 (en) | 2008-02-12 | 2011-06-21 | Transphorm Inc. | Bridge circuits and their components |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
| US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
| US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
| JP2013187352A (ja) * | 2012-03-08 | 2013-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| US9419567B2 (en) | 2012-06-14 | 2016-08-16 | Skyworks Solutions, Inc. | Process-compensated HBT power amplifier bias circuits and methods |
| EP3567629A3 (en) | 2012-06-14 | 2020-01-22 | Skyworks Solutions, Inc. | Power amplifier modules including related systems, devices, and methods |
| US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
| CN104576764A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种集成无源器件及其制造方法 |
| US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| WO2016149146A1 (en) | 2015-03-13 | 2016-09-22 | Transphorm, Inc. | Paralleling of switching devices for high power circuits |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
-
1998
- 1998-10-13 JP JP29035198A patent/JP3275851B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124358A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3275851B2 (ja) | 高周波集積回路 | |
| US5614442A (en) | Method of making flip-chip microwave integrated circuit | |
| JP7474349B2 (ja) | Ｒｆ増幅器パッケージ | |
| TWI822112B (zh) | 在電晶體晶粒之閘極及/或汲極上通過穿碳化矽通孔進行堆疊式射頻電路拓撲 | |
| US5446309A (en) | Semiconductor device including a first chip having an active element and a second chip having a passive element | |
| US10381984B2 (en) | Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors | |
| US10861806B2 (en) | Amplifiers and amplifier modules with ground plane height variation structures | |
| US12074123B2 (en) | Multi level radio frequency (RF) integrated circuit components including passive devices | |
| JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
| US6507110B1 (en) | Microwave device and method for making same | |
| US6825809B2 (en) | High-frequency semiconductor device | |
| JPH10289979A (ja) | 高周波半導体デバイス | |
| JPH06334137A (ja) | ハイブリッド集積回路およびその製造方法 | |
| WO2022259922A1 (ja) | 半導体モジュール及び半導体装置 | |
| US20240162862A1 (en) | Amplifier device with low frequency resonance decoupling circuitry | |
| US6580166B2 (en) | High frequency semiconductor device | |
| JP3196752B2 (ja) | 半導体集積回路装置とその製造方法 | |
| US20240186212A1 (en) | Power amplifier module with transistor dies for multiple amplifier stages on a same heat dissipation structure | |
| JP2013197655A (ja) | 高周波電力増幅器 | |
| JP2000031374A (ja) | 集積回路装置 | |
| JP2000261214A (ja) | 高周波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |