JP2005276860A - 多数個取り配線基板 - Google Patents

多数個取り配線基板 Download PDF

Info

Publication number
JP2005276860A
JP2005276860A JP2004083517A JP2004083517A JP2005276860A JP 2005276860 A JP2005276860 A JP 2005276860A JP 2004083517 A JP2004083517 A JP 2004083517A JP 2004083517 A JP2004083517 A JP 2004083517A JP 2005276860 A JP2005276860 A JP 2005276860A
Authority
JP
Japan
Prior art keywords
wiring board
capacitor
dielectric layer
dividing groove
glass ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004083517A
Other languages
English (en)
Other versions
JP4502675B2 (ja
Inventor
Tetsuya Tojo
哲也 東條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004083517A priority Critical patent/JP4502675B2/ja
Publication of JP2005276860A publication Critical patent/JP2005276860A/ja
Application granted granted Critical
Publication of JP4502675B2 publication Critical patent/JP4502675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 ガラスセラミック配線基板内に形成したコンデンサの容量値のバラツキを大幅に抑制して、信頼性の高い多数個取り配線基板を提供すること。
【解決手段】 多数個取り配線基板は、ガラスセラミックスから成る絶縁母基板1の主面に、分割溝4で区切られた四角形の配線基板領域が複数縦横に配列形成された多数個取り配線基板において、絶縁母基板1の内部に、隣接する配線基板領域にわたって分割溝4を横断するように形成された、一対の電極層2が誘電体層3を挟んで対向配置されたコンデンサが設けられており、分割溝4は、コンデンサを配線基板領域毎に切断する深さで形成されている。
【選択図】 図2

Description

本発明は、ガラスセラミックス焼結体から成る絶縁母基板の内部に容量素子(コンデンサ)を内蔵した多数個取り配線基板に関するものである。
従来、携帯電子機器や携帯用情報端末等の分野では、半導体素子を実装した配線基板と共に、受動部品として抵抗体、コンデンサ、インダクタ等をプリント回路基板等の配線基板上に実装したモジュール基板が用いられてきた。
しかし、近年、このような携帯電子機器や携帯用情報端末等に用いられる部品の小型化、複合化、高性能化が強く求められており、半導体素子を実装する配線基板の内部に受動部品に相当する機能を有する電子回路素子を内蔵させて、半導体素子と受動部品とを高密度に実装するという集積化の流れが進んでいる。これらの受動部品を配線基板の内部に取り込むことは、配線基板の表面に受動部品の実装スペースを確保する必要をなくし、また設計の自由度も増すため、配線基板の小型化に寄与できることとなる。
例えば、コンデンサを内蔵したガラスセラミック配線基板を構成する場合、絶縁層となるガラスセラミックグリーンシートの上面にコンデンサの電極層となる金属ペーストを塗布形成しておき、その表面にコンデンサの誘電体層となる誘電体ペーストを塗布形成し、その後、コンデンサの電極となる金属ペーストと、誘電体層となる誘電体ペーストとを形成したガラスセラミックグリーンシートを積層して、ガラスセラミック積層体と金属ペーストと誘電体ペーストとを同時焼成することで形成する方法が採用されている。
また、このようなコンデンサを内蔵したガラスセラミック配線基板は、5〜10mm角程度の大きさであるため、母基板となる1枚のガラスセラミックグリーンシートに分割溝を設け、複数枚積層し焼結してセラミックスとした後、半導体素子等を実装した後に、分割溝で分割することにより個々の製品とするといったいわゆる多数個取りにより製造されている。このように多数個取りにより製造することによって、分割された個々のセラミックグリーンシートを積層し焼結するよりも製造を非常に容易にでき、またコストを低く抑えることができる。
特開平8−17674号公報
しかしながら、このような多数個取りのコンデンサを内蔵したガラスセラミック配線基板は、ガラスセラミックグリーンシートの上面にコンデンサの電極層となる金属ペーストを塗布形成しておき、その表面にコンデンサの誘電体層となる誘電体ペーストを塗布形成するときに、塗布形成する電極層や誘電体層の大きさが小さいため、下地の金属ペーストの表面の凹凸の影響を受けて、塗布形成された誘電体層の厚みのバラツキが大きくなったり、形状にバラツキを生じていたりした。このため、ガラスセラミック配線基板の内部に形成したコンデンサの容量値が低下したり、容量値のバラツキが大きくなったりするという問題点があった。
また、半導体素子等を実装した後に、分割溝に沿って撓折して分割するときに、分割溝の直下に印加される曲げ応力が、配線基板の内部に形成されている脆い誘電体層部分まで影響して、分割溝から垂直方向に破断せずに配線基板にバリや欠けが発生して、その結果、正確に個々の製品に分割することが困難となるという問題点があった。
この問題を解決するために、電極層となる金属導体に、エッチング法でパターン形成したCu箔等の平滑な表面の金属箔を転写法等でガラスセラミックグリーンシートに転写しておき、この表面に誘電体層ペーストを塗布形成する方法で作製した多数個取り配線基板を、半導体素子等を実装した後に、ダイヤモンドカッター等で個々の製品に分割する方法等が提案されている。この方法によれば、電極層となる金属箔とガラスセラミックグリーンシートとのX,Y,Z方向の収縮挙動の違いから、焼成後にガラスセラミックス焼結体にクラックが生じて、配線基板の内部に形成されている配線導体や貫通導体が断線し、電気的導通が得られなくなるという不具合が発生していた。また、硬いガラスセラミックス焼結体を切断することから、加工性が悪くなり、コストの高いものとなっていた。
本発明は上記問題点に鑑みて完成されたものであり、その目的は、誘電体層を形成するときの厚みバラツキを抑制して、ガラスセラミックスから成る配線基板の内部に形成したコンデンサの容量のバラツキを抑制するとともに、個々に分割するときのバリや欠けの発生を抑制した多数個取り配線基板を提供することにある。
本発明の多数個取り配線基板は、ガラスセラミックスから成る絶縁母基板の主面に、分割溝で区切られた四角形の配線基板領域が複数縦横に配列形成された多数個取り配線基板において、前記絶縁母基板の内部に、隣接する前記配線基板領域にわたって前記分割溝を横断するように形成された、一対の電極層が誘電体層を挟んで対向配置されたコンデンサが設けられており、前記分割溝は、前記コンデンサを前記配線基板領域毎に切断する深さで形成されていることを特徴とするものである。
また、本発明の多数個取り配線基板は、好ましくは、分割溝は、前記絶縁母基板の厚みの20〜40%の深さで形成されていることを特徴とするものである。
本発明の多数個取り配線基板は、ガラスセラミックスから成る絶縁母基板の主面に、分割溝で区切られた四角形の配線基板領域が複数縦横に配列形成された多数個取り配線基板において、絶縁母基板の内部に、隣接する配線基板領域にわたって分割溝を横断するように形成された、一対の電極層が誘電体層を挟んで対向配置されたコンデンサが設けられており、分割溝は、コンデンサを配線基板領域毎に切断する深さで形成されていることから、形状の小さい誘電体層からなるコンデンサであっても、隣接する配線基板領域のコンデンサと一体化して塗布形成することが出来るので、コンデンサの誘電体層の厚みばらつきや形状バラツキを抑制することができ、精度の高いものとすることができるとともに、個々の配線基板領域に分割するときの配線基板の端部側面に生じるバリや欠けの発生を抑制することが出来る。
本発明の多数個取り配線基板は、好ましくは、分割溝は、絶縁基板の厚みの20〜40%の深さで形成されていることから、焼成後の多数個取り配線基板の分割溝から分割するときの配線基板の端部側面に生じるバリや欠けの発生を抑制することができるとともに、半導体素子等を実装するときの熱や圧力による配線基板の割れの発生を抑制することができる。その結果、多数個取り配線基板の内部に形成したコンデンサの容量値のバラツキを大幅に抑制することができ、実装するときの信頼性の高い多数個取り配線基板を安定して製造することができる。
本発明の多数個取り配線基板について以下に詳細に説明する。図1は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、図2は要部拡大断面図である。1は絶縁母基板、2は電極層、3は誘電体層、4は分割溝、5は表面配線層である。
本発明における絶縁母基板1はガラスとセラミック粉末とから成る。このガラスとしては、例えばSiO−B系、SiO−B−Al系、SiO−B−Al−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す)、SiO−Al−MO−MO系(但し、MおよびMは同じまたは異なっており、Ca,Sr,Mg,BaまたはZnを示す)、SiO−B−Al−MO−MO系(但し、MおよびMは上記と同じである)、SiO−B−M O系(但し、MはLi,NaまたはKを示す)、SiO−B−Al−M O系(但し、Mは上記と同じである)、Pb系ガラス、Bi系ガラス等が挙げられる。
また、セラミック粉末としては、例えばAl、SiO、ZrOとアルカリ土類金属酸化物との複合酸化物、TiOとアルカリ土類金属酸化物との複合酸化物、AlおよびSiOから選ばれる少なくとも1種を含む複合酸化物(例えばスピネル,ムライト,コージェライト)等が挙げられる。
この絶縁母基板1の焼成前の生シートであるガラスセラミックグリーンシートは、ガラス粉末およびセラミック粉末と、有機バインダ、有機溶剤、可塑剤等とを混合してスラリーと成すとともに、そのスラリーを用いてドクターブレード法やカレンダロール法を採用することによってシート状に成形する。
このガラス粉末およびセラミック粉末に添加混合される有機バインダとしては、従来からセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系(アクリル酸,メタクリル酸またはそれらのエステルの単独重合体または共重合体、具体的にはアクリル酸エステル共重合体,メタクリル酸エステル共重合体,アクリル酸エステル−メタクリル酸エステル共重合体等)、ポリビニルブチラール系、ポリビニルアルコール系、アクリル−スチレン系、ポリプロピレンカーボネート系、セルロース系等の単独重合体または共重合体が挙げられる。
ガラスセラミックグリーンシートを成形するためのスラリーに用いられる有機溶剤としては、ガラス粉末、セラミック粉末および有機バインダを分散させ、ガラスセラミックグリーンシート成形に適した粘度のスラリーが得られるように、例えば炭化水素類、エーテル類、エステル類、ケトン類、アルコール類等の有機溶剤が挙げられる。
以上のようにして作製したガラスセラミックグリーンシートに、必要に応じて金型加工等により貫通孔を形成し、この貫通孔にCu等の金属粉末に適当な有機バインダ、溶剤を添加混合した貫通導体用ペーストをスクリーン印刷等により充填して、貫通導体(図示せず)を形成する。
また、ガラスセラミックグリーンシートの表面に、Cu等の金属粉末に適当な有機バインダ、溶剤を添加混合して成る配線層用ペーストをスクリーン印刷等により塗布し、ガラスセラミックグリーンシートと同時焼成することで表面配線層5となる表面配線層パターンを形成する。
次に、ガラスセラミックグリーンシートの表面に、Cu等の金属粉末に適当な有機バインダ、溶剤を添加混合して成る電極層用ペーストをスクリーン印刷等により塗布し、ガラスセラミックグリーンシートと同時焼成することで電極層2となる電極層パターンを形成する。
電極層用ペーストに用いる金属粉末がCu粉末の場合には、積算50%粒径が0.8〜1.2μmで積算10%粒径が0.5μm以上の球状のCu粉末であることが好ましい。Cu粉末の積算50%粒径が0.8μm未満の場合、ペースト化する際にCu粉末の分散性が劣化しやすく、スクリーン印刷性が劣化する傾向がある。他方、Cu粉末の積算50%粒径が1.2μmを超えると、電極層2の焼結中に誘電体層3の成分が相互拡散しやすく、誘電体層3の焼結性が劣化する傾向がある。また、Cu粉末の積算10%粒径が0.5μm未満では、微粉末が凝集しやすく、ペースト化する際にCu粉末の分散性が劣化しやすく、スクリーン印刷性が劣化しやすい傾向がある。
なお、積算10%粒径とは、例えばレーザ式粒度分布測定装置により粒度を測定して、測定した粒径が小さい方から粉末の個数を積算して、その積算した個数が全体の個数の10%となった時点での粒径であり、積算50%粒径とは、同様に測定した粒径が小さい方から粉末の個数を積算して、その積算した個数が全体の個数の50%となった時点での粒径である。
次に、電極層2となる電極層パターンを形成したガラスセラミックグリーンシートの表面に、チタン酸バリウム粉末に焼結助剤および有機バインダ、溶剤を添加して成る誘電体層用ペーストをスクリーン印刷等により塗布し、ガラスセラミックグリーンシートと同時焼成することで誘電体層3となる誘電体層パターンを形成する。
この誘電体層用ペーストは、ガラスセラミックグリーンシートと同時焼成することができることや、高い比誘電率を有することから、チタン酸バリウム粉末を主成分とするものが好ましい。
また、この誘電体層ペーストに用いるチタン酸バリウム粉末は、平均粒径が0.3μm以下であることが好ましい。チタン酸バリウム粉末の平均粒径が0.3μmを超えると、誘電体層3の焼結性が劣化しやすい傾向がある。また、焼結助剤としては、例えばSiO−B系、SiO−B−Al系、SiO−B−Al−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す)、SiO−B−M O系(但し、MはLi,NaまたはKを示す)、SiO−B−Al−M O系(但し、Mは上記と同じである)、Pb系ガラス、Bi系ガラス等を用いることができる。
また、この焼結助剤の誘電体層用ペーストへの添加量は、チタン酸バリウム粉末100質量部に対して、2〜10質量部であることが好ましい。焼結助剤の添加量が2質量部未満では、チタン酸バリウムが焼結しにくい傾向がる。他方、焼結助剤の添加量が10質量部を超えると、誘電体層3の誘電率が低下しやすい傾向がある。
次に、誘電体層3となる誘電体層パターンを形成したガラスセラミックグリーンシートに、電極層2となる電極層パターンを塗布し形成する。この電極層2となる電極層パターンも、先に使用した電極層用ペーストと同じものを用いてスクリーン印刷等により塗布形成することができる。
これにより、ガラスセラミックグリーンシートと同時焼成することで、絶縁母基板1の内部にコンデンサが形成されることとなる。このコンデンサは、分割溝4によって横断するように塗布形成されることが好ましい。これにより、小さい容量のコンデンサであっても、電極層パターンや誘電体パターンの塗布面積を大きくすることができることから、誘電体パターンの厚みバラツキや形状のバラツキを抑制することができる。
次に、これらのガラスセラミックグリーンシートを複数枚積み重ねて、3〜20MPaの圧力および30〜80℃の温度で加熱圧着することにより積層体を作製する。この積層体の少なくとも一方の主面に金型やカッター刃等を押圧することにより分割溝4を形成する。この分割溝4は、積層体の内部に形成したコンデンサを所定の寸法に分割するように形成される。また、この分割溝4は、積層体の両主面の対向する位置に形成してもよい。
また、分割溝4は、絶縁母基板1の内部に形成したコンデンサを横断する深さに形成しておくとよい。積層体を焼結してセラミック基板とした後に分割する際、コンデンサを精度よく分割することができる。
さらに、分割溝4は、その深さを絶縁母基板1の厚みの20〜40%の深さにすることが好ましい。深さが20%未満では、絶縁母基板1を分割溝4から分割した時にバリが発生しやすくなる傾向がある。他方、40%を超えると、焼結後のハンドリングで割れが発生したり、表面配線層5に半導体素子等(図示せず)を実装するときの、熱や圧力により割れが発生しやすくなる傾向がある。
その後、加湿窒素雰囲気中で有機分を除去して、次いで800〜1000℃の温度で積層体を焼成することにより、本発明の多数個取り配線基板が得られる。
また、積層体を焼成する際に、ガラスセラミックグリーンシートや誘電体層3が焼結する温度では実質的に焼結収縮しない無機成分、例えばアルミナのセラミックグリーンシートから成る拘束グリーンシートを積層体の両面に積層して焼成するとよく、この拘束グリーンシートによって積層体の焼成時における主面方向の収縮が拘束されることで抑制されるため、コンデンサを内蔵したガラスセラミック配線基板の寸法精度が向上し、コンデンサの容量値のばらつきを小さくすることが可能となる。
このように作製された多数個取り配線基板は、表面配線層5に半導体素子等(図示せず)を実装された後、分割溝4で個々の配線基板領域に分割されることによって使用される。
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば、上述の実施の形態の例では、焼成前の積層体に金型やカッター刃等を押圧することにより分割溝4を形成したが、焼成後の基板にレーザ加工等で分割溝4を形成してもよい。
本発明の多数個取り配線基板の実施例を以下に説明する。
ガラスセラミック成分として、SiO−CaO−MgO系ガラス粉末50質量部と、Al粉末50質量部とを混合し、この無機粉末100質量部に有機バインダとしてのアクリル系樹脂12質量部、フタル酸系可塑剤6質量部および溶剤としてのトルエン30質量部を加え、ボールミル法により混合しスラリーとした。このスラリーを用いてドクターブレード法により厚さ200μmのガラスセラミックグリーンシートを成形した。
このガラスセラミックグリーンシートに電極層用ペーストをスクリーン印刷法によって20μmの厚みに塗布し、70℃で30分乾燥して電極層2となる電極層パターンを形成した。このパターンの形状は5×1mmの四角形のパターンとした。電極層用ペーストとしては、Cu粉末100質量部に、アクリル樹脂12質量部と有機溶剤としてのα−テルピネオール2質量部とを加え、攪拌脱泡機により十分に混合した後に3本ロールにて十分に混練したものを用いた。
次に、電極層2となる電極層パターンの上に、誘電体層用ペーストをスクリーン印刷法によって20μmの厚みに塗布し、70℃で30分乾燥して誘電体層3となる誘電体層パターンを形成した。この誘電体層パターンの形状は5×1mmの四角形のパターンとした。誘電体層用ペーストとしては、チタン酸バリウム粉末100質量部に対して5質量部のB,SiO,CaO,BaO,ZnOを含むガラス粉末の混合物に、アクリル樹脂12質量部と有機溶剤としてのα−テルピネオール2質量部とを加え、攪拌脱泡機により十分に混合した後に3本ロールにて十分に混練したものを用いた。
次に、誘電体層パターンの上に、上記と同様の電極層用ペーストを20μmの厚みに塗布して、電極層2がチタン酸バリウムからなる誘電体層3を挟んで配置されて成るコンデンサが形成されるように構成した。このパターン形状は5×1mmの四角形のパターンとした。
次に、コンデンサとなる部位を形成したガラスセラミックグリーンシートと、コンデンサとなる部位を形成していないガラスセラミックグリーンシートとを積み重ねて、5MPaの圧力と50℃の温度で加熱圧着して、厚み1mmのガラスセラミックグリーンシートの積層体を作製した。
なお、電極層2は、ガラスセラミックグリーンシートに打ち抜き加工で形成した貫通孔にCuペーストを充填して形成した貫通導体によって、それぞれ積層体の表面に電気的に引き出されるようにした。
次に、積層体の表面にカッター刃を押圧することによって、深さ0.3mmで幅が0.2mmの分割溝4を積層体の一方の主面に形成した。この分割溝4の形成位置は、電極層2と誘電体層3とが4.3×1mmのコンデンサと0.5×1mmのコンデンサに分割されるように横断して形成した。
次に、積層体について、加湿窒素場雰囲気中で500℃で3時間焼成して有機分を除去し、窒素雰囲気中で900℃で1時間焼成することにより、緻密なガラスセラミック焼結体から成る絶縁母基板1の内部に同時焼成により形成された電極層2と誘電体層3とを配設して成る多数個取り配線基板を作製した。
また、比較例1として、電極層パターンと誘電体層パターンとが4.3×1mmと0.5×1mmとになるように個別にコンデンサを印刷形成した以外は同様に多数個取り配線基板を作製した。比較例2として、分割溝4がコンデンサを横断しないように形成した以外は同様に多数個取り配線基板を作製した。
これらの多数個取り配線基板を、分割溝4で分割することにより、4.3×1mmのコンデンサと0.5×1mmのコンデンサとを内部に有する個々の製品を得た。
そして、得られた個々の製品について、そのコンデンサの電気的な容量を測定した。容量の測定は、測定周波数1MHz、測定温度25℃の条件で、インピーダンス測定器(型式「4294Aプレシジョンインピーダンスアナライザ」、アジレントテクノロジー株式会社製、測定精度±0.08%)を用いて測定した。
その結果、分割溝4で分割して、電極層2と誘電体層3の大きさが4.3×1mmと0.5×1mmとのコンデンサを内部に形成したサンプル(実施例)は、コンデンサの電気的な容量のバラツキが4.8%であることがわかった。これに対して、電極層2と誘電体層3の大きさが4.3×1mmと0.5×1mmとのコンデンサを、あらかじめ分割して印刷形成したサンプル(比較例1)は、0.5×1mmのコンデンサの誘電体層3の厚みと形状とがばらついて、コンデンサの電気的な容量のバラツキが53%になっていることがわかった。
また、分割溝4がコンデンサを横断するように形成したサンプル(実施例)は、分割溝4で分割したときに、配線基板の端部側面にはバリと欠けが発生していなかった。これに対して、分割溝4がコンデンサを横断しないように形成したサンプル(比較例2)は、分割溝4で分割したときに、配線基板の端部側面にバリと欠けとが発生していた。
本発明の多数個取り配線基板の実施の形態の一例を示す平面図である。 本発明の多数個取り配線基板の実施の形態の一例を示す要部拡大断面図である。
符号の説明
1・・・絶縁母基板
2・・・電極層
3・・・誘電体層
4・・・分割溝
5・・・表面配線層

Claims (2)

  1. ガラスセラミックスから成る絶縁母基板の主面に、分割溝で区切られた四角形の配線基板領域が複数縦横に配列形成された多数個取り配線基板において、前記絶縁母基板の内部に、隣接する前記配線基板領域にわたって前記分割溝を横断するように形成された、一対の電極層が誘電体層を挟んで対向配置されたコンデンサが設けられており、前記分割溝は、前記コンデンサを前記配線基板領域毎に切断する深さで形成されていることを特徴とする多数個取り配線基板。
  2. 前記分割溝は、前記絶縁母基板の厚みの20〜40%の深さで形成されていることを特徴とする請求項1記載の多数個取り配線基板。
JP2004083517A 2004-03-22 2004-03-22 多数個取り配線基板 Expired - Fee Related JP4502675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004083517A JP4502675B2 (ja) 2004-03-22 2004-03-22 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004083517A JP4502675B2 (ja) 2004-03-22 2004-03-22 多数個取り配線基板

Publications (2)

Publication Number Publication Date
JP2005276860A true JP2005276860A (ja) 2005-10-06
JP4502675B2 JP4502675B2 (ja) 2010-07-14

Family

ID=35176237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004083517A Expired - Fee Related JP4502675B2 (ja) 2004-03-22 2004-03-22 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP4502675B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211191A (ja) * 1990-02-09 1992-08-03 Hitachi Ltd 実装構造体
JPH07192961A (ja) * 1993-12-27 1995-07-28 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
JPH08181445A (ja) * 1994-12-22 1996-07-12 Sumitomo Metal Ind Ltd セラミックス多層基板
JPH10209328A (ja) * 1997-01-27 1998-08-07 Sumitomo Kinzoku Electro Device:Kk フリップチップセラミック基板
JP2003212646A (ja) * 2002-01-18 2003-07-30 Narumi China Corp ガラスセラミックス用組成物及び高誘電率ガラスセラミックス基板及びコンデンサ内蔵セラミックス多層配線基板
JP2003342064A (ja) * 2002-05-28 2003-12-03 Kyocera Corp ガラスセラミック焼結体および多層配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211191A (ja) * 1990-02-09 1992-08-03 Hitachi Ltd 実装構造体
JPH07192961A (ja) * 1993-12-27 1995-07-28 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
JPH08181445A (ja) * 1994-12-22 1996-07-12 Sumitomo Metal Ind Ltd セラミックス多層基板
JPH10209328A (ja) * 1997-01-27 1998-08-07 Sumitomo Kinzoku Electro Device:Kk フリップチップセラミック基板
JP2003212646A (ja) * 2002-01-18 2003-07-30 Narumi China Corp ガラスセラミックス用組成物及び高誘電率ガラスセラミックス基板及びコンデンサ内蔵セラミックス多層配線基板
JP2003342064A (ja) * 2002-05-28 2003-12-03 Kyocera Corp ガラスセラミック焼結体および多層配線基板

Also Published As

Publication number Publication date
JP4502675B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
KR101076643B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP4578134B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4502675B2 (ja) 多数個取り配線基板
JP4688460B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2006093482A (ja) コンデンサ内蔵ガラスセラミック配線基板
JP2005243851A (ja) コンデンサ内蔵ガラスセラミック配線基板
JP2010278117A (ja) 配線基板の製造方法
JP2006128362A (ja) コンデンサ内蔵ガラスセラミック配線基板
JP4214039B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2007201276A (ja) 配線基板
JP4583123B2 (ja) 高周波モジュール
JP2008135523A (ja) 多層基板およびその製造方法
JP2007173857A (ja) 多層基板およびその製造方法
JP2006237317A (ja) コンデンサ内蔵セラミック配線基板およびその製造方法
JP2005159126A (ja) コンデンサ内蔵ガラスセラミック配線基板
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2005101330A (ja) コンデンサ内蔵ガラスセラミック配線基板
JP4530864B2 (ja) コンデンサ内蔵配線基板
JP4831492B2 (ja) セラミック基板の製造方法
JP2006089352A (ja) 誘電体ペーストおよびコンデンサ内蔵ガラスセラミック多層配線基板
JP2006278759A (ja) 配線基板
JP2004288663A (ja) セラミック配線基板およびその製造方法
JP3987810B2 (ja) セラミック配線基板
JP2006156595A (ja) コンデンサ内蔵配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100420

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees