KR20160035934A - 적층 세라믹 전자부품 및 그 제조방법 - Google Patents

적층 세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR20160035934A
KR20160035934A KR1020140127922A KR20140127922A KR20160035934A KR 20160035934 A KR20160035934 A KR 20160035934A KR 1020140127922 A KR1020140127922 A KR 1020140127922A KR 20140127922 A KR20140127922 A KR 20140127922A KR 20160035934 A KR20160035934 A KR 20160035934A
Authority
KR
South Korea
Prior art keywords
electrode
ceramic body
external
diffusion portion
internal
Prior art date
Application number
KR1020140127922A
Other languages
English (en)
Other versions
KR102107030B1 (ko
Inventor
이경노
이규하
최은주
김준형
전병준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140127922A priority Critical patent/KR102107030B1/ko
Priority to US14/723,448 priority patent/US9673383B2/en
Publication of KR20160035934A publication Critical patent/KR20160035934A/ko
Application granted granted Critical
Publication of KR102107030B1 publication Critical patent/KR102107030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시형태는 제1 전극물질을 포함하는 내부전극 및 유전체층이 교대로 배치된 세라믹 본체; 상기 세라믹 본체의 외부에 형성되며 제2 전극물질을 포함하는 외부전극; 및 상기 내부전극의 일단 및 상기 외부전극과 연결되도록 배치되며 상기 제1 전극물질과 상기 제2 전극물질이 혼재된 확산부;를 포함하며, 상기 확산부는 세라믹 본체의 내부에 배치되는 내부 확산부 및 상기 세라믹 본체의 외부로 돌출된 외부 확산부를 포함하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 및 그 제조방법{multilayer ceramic electronic component and method of manufacturing the same}
본 발명은 적층 세라믹 전자부품 및 그 제조방법에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
고신뢰성을 요구하는 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층 세라믹 전자부품 역시 고신뢰성이 요구된다.
적층 세라믹 전자부품의 외부자극에 대한 내성은 고신뢰성 구현을 위해 문제되는 요소 중 하나 일 수 있다.
또한 적층 세라믹 전자부품의 기판 실장 시 내부 전극들 사이에서 압전 현상이 발생하여 진동음이 나타날 수 있으며, 상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으므로 적층 세라믹 전자부품의 진동이 기판으로 전달되는 것을 감소시킬 필요가 있다.
한국 공개특허공보 제2012-0068622호
본 발명의 일 실시예의 목적은 적층 세라믹 전자부품 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시형태는 제1 전극물질을 포함하는 내부전극이 내부에 배치된 세라믹 본체; 상기 세라믹 본체의 외부에 형성되며 제2 전극물질을 포함하는 외부전극; 및 상기 내부전극 및 상기 외부전극과 연결되는 확산부;를 포함하며, 상기 확산부가 상기 세라믹 본체의 외부로 돌출된 영역을 포함하도록 하여 외부 스트레스로부터 세라믹 본체를 보호할 수 있는 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태에 의하면 상기 세라믹 본체의 외부로 돌출된 확산부로 인하여 상기 세라믹 본체의 외부면과 상기 외부전극 사이에는 밀폐된 간극이 존재할 수 있다.
본 발명의 다른 일 실시형태는 내부에 내부전극이 배치된 세라믹 본체를 형성하는 단계; 상기 내부 전극의 일단과 연결되도록 상기 세라믹 본체의 외부면에 외부전극용 페이스트를 도포하는 단계; 및 상기 세라믹 본체와의 계면에 밀폐된 간극이 형성되도록 상기 외부전극용 페이스트를 소성하여 외부전극을 형성하는 단계; 를 포함하며, 상기 세라믹 본체와 상기 외부전극 사이에 밀폐된 간극을 형성하여 외부 자극으로부터 세라믹 본체의 보호가 가능한 적층 세라믹 전자부품의 제조방법을 제공한다.
본 발명의 일 실시형태에 의하면 외부 스트레스에 대한 내성이 우수하고 기판 실장 시 어쿠스틱 노이즈 발생이 감소된 적층 세라믹 전자부품 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 2의 P 영역에 대한 확대도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품에서 확산층이 형성된 영역 및 그와 인접한 영역의 단면을 나타내는 주사전자현미경(SEM)사진이다.
도 5는 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 나타내는 흐름도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)을 나타내는 사시도이고, 도 2는 도 1의 A-A' 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 세라믹 본체(110); 상기 세라믹 본체의 내부에 배치된 내부전극(121, 122); 상기 세라믹 본체의 외부에 배치된 외부전극(131, 132); 및 상기 내부전극과 상기 외부전극을 연결하는 확산부(140);를 포함한다.
상기 세라믹 본체(110)는 전자부품의 용량 형성에 기여하는 부분으로서의 액티브 층과, 상하 마진부로서 액티브 층의 상하부에 각각 형성된 상부 및 하부 커버층을 포함한다. 상기 액티브 층은 유전체 층(111)과 내부전극(121, 122)을 포함하며, 내부전극(121, 122)이 인쇄된 유전체 층(111)이 적층되어 형성될 수 있다.
본 발명의 일 실시형태에서, 세라믹 본체(110)는 형상에 있어 특별히 제한은 없지만, 실질적으로 육면체 형상일 수 있다. 칩 소성 시 세라믹 분말의 소성 수축과 내부전극 패턴 존부에 따른 두께 차이 및 세라믹 본체 모서리부의 연마로 인하여, 세라믹 본체(110)는 완전한 육면체 형상은 아니지만 실질적으로 육면체에 가까운 형상을 가질 수 있다.
본 발명의 실시 예들을 명확하게 설명하기 위해 세라믹 본체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
상기 내부전극(121, 122)은 유전체층(111)과 번갈아 적층될 수 있으며 내부전극 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 절연된다.
상기 내부전극(121, 122)은 제1 내부전극(121) 및 제2 내부 전극(121, 122)을 포함할 수 있다.
상기 내부전극(121, 122)은 확산부(140)를 통해 세라믹 본체(110)의 외부에 배치된 외부전극(131, 132)과 전기적으로 연결된다. 상기 외부전극은 제1 외부전극(131) 및 제2 외부전극(132)을 포함할 수 있으며, 상기 제1 내부전극(121)은 확산부(140)를 통해 제1 외부전극(131)과 전기적으로 연결되고 제2 내부전극(122)은 확산부(140)를 통해 제2 외부전극(132)과 각각 전기적으로 연결될 수 있다.
상기 내부 전극(121, 122)의 두께 및 적층 수는 용도에 따라 결정될 수 있다.
상기 내부 전극(121, 122)은 제1 전극물질을 포함하며, 상기 제1 전극물질은 이에 제한되는 것은 아니나 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
이에 제한되는 것은 아니나, 상기 제1 전극물질은 니켈(Ni) 일 수 있다.
상기 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상부 및 하부 커버층은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다. 상부 및 하부 커버층은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층의 상하면에 각각 상하 방향으로 적층하여 형성된 것으로 볼 수 있으며, 물리적 또는 화학적 스트레스에 의한 내부 전극(121,122)의 손상을 방지하는 역할을 수행할 수 있다.
상기 외부전극(131, 132)은 확산부(140)를 통해 상기 내부전극(121, 122)과 연결되며 외부와 내부전극 간 전기적 도통을 확보한다.
상기 외부전극(131, 132)은 제2 전극물질을 포함하고, 상기 제2 전극물질은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au), 은(Ag) 또는 이들의 합금일 수 있으며 본 발명이 이제 한정되는 것은 아니다.
이에 제한되는 것은 아니나, 상기 제2 전극물질은 구리(Cu) 일 수 있다.
이에 제한되는 것은 아니나, 상기 외부전극(131, 132)은 글라스를 더 포함할 수 있으며, 상기 외부전극(131, 132)은 제2 전극물질 및 글라스를 포함하는 외부전극용 페이스트에 의해 형성될 수 있다. 상기 외부전극용 페이스트에서 글라스는 글라스 프릿의 형태로 포함될 수 있다.
상기 외부전극은 외부전극용 페이스트의 소성에 의해 형성되는 소성형 전극이다.
상기 내부전극(121, 122)과 상기 외부전극(131, 132)의 접속영역에는 제1 전극물질과 제2 전극물질이 혼재된 확산부(140)가 배치된다. 상기 확산부(140)는 상기 외부전극의 소성과정에서 상기 내부전극(121, 122)에 포함된 제1 전극물질과 상기 외부전극(131, 132)에 포함된 제2 전극물질이 반응하여 형성되며, 상기 내부전극(121, 122)과 상기 외부전극(131, 132)은 상기 확산부(140)를 통해 연결된다.
예를 들어, 상기 확산부(140)는 제1 전극물질로 니켈(Ni) 및 제2 전극물질로 구리(Cu)가 반응하여 니켈 및 구리가 혼재되어 형성될 수 있다.
도 3은 도 2의 P 영역에 대한 확대도이고, 도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품에서 확산층이 형성된 영역 및 그와 인접한 영역의 단면을 나타내는 주사전자현미경(SEM)사진이다.
이하에서, 도 3을 참조하여 본 발명의 일 실시형태에 따른 확산부(140) 및 외부전극(131, 132)의 배치형상에 대해 보다 자세히 설명하도록 한다.
도 3에 도시된 바와 같이, 본 발명의 일 실시형태에서 상기 확산부(140)는 상기 세라믹 본체의 내부에 배치되는 내부 확산부(140a)와 상기 세라믹 본체의 외부로 돌출된 외부 확산부(140b)를 포함한다.
도면에서는 설명을 위하여 내부전극(121, 122), 확산부(140) 및 외부전극(131, 132)의 경계를 과장하여 명확히 표시하였으나 이들의 경계는 분명하게 구분되지 않고 소성과정에서 일체화된 형태로 형성될 수 있으며, 내부전극(121, 122), 확산부(140) 및 외부전극(131, 132)은 이들의 성분 차이로 구분될 수 있다.
내부 전극(121, 122)에 포함된 제1 전극물질과 외부전극(131, 132)에 포함된 제2 전극물질이 반응하여 확산부가 형성되는 경우 부피 팽창이 발생할 수 있으며, 이때 인접한 유전체층(111)에 의해 부피 팽창이 억제되는 세라믹 본체(110)의 내부보다 세라믹 본체(110)의 외부에서 확산부(140)가 더 두껍게 형성될 수 있다.
예를 들어, 도 3에 도시된 바와 같이 상기 내부 확산부(140a)의 두께를 Ta, 상기 외부 확산부(140b)의 두께를 Tb로 규정할 때, 상기 확산부(140)는 Ta＜Tb를 만족할 수 있다.
여기서, 내부 확산부(140a)의 두께 및 외부 확산부(140b)의 두께는 적층 세라믹 커패시터(100)의 두께-길이 방향 단면에서 측정한 내부 확산부(140a)의 평균 두께 및 외부 확산부(140b)의 평균 두께일 수 있다.
본 발명의 일 실시형태에 의하면, 세라믹 본체(110)의 외부로 돌출된 확산부, 즉 외부 확산부(140b)로 인하여 상기 외부전극(131, 132)은 상기 세라믹 본체(110)의 외부 표면에 전체적으로 밀착되어 형성되지 않고 일부 영역이 상기 세라믹 본체의 외부 표면과 이격되어 형성된다.
예를 들어, 상기 외부전극(131, 132)의 표면 중 상기 세라믹 본체와 마주하여 인접한 표면을 내부 표면이라 할 때, 상기 외부전극(131, 132)의 내부 표면은 상기 세라믹 본체(110)의 외부 표면과 접하는 영역 및 상기 세라믹 본체(110)의 외부 표면과 이격된 영역을 포함한다.
본 발명의 일 실시형태에 의하면, 상기 세라믹 본체(110)의 외부 표면과 상기 외부전극(131, 132)의 내부 표면이 이격된 영역에는 세라믹 본체와 외부전극 사이에 간극(150)이 배치된다.
상기 간극(150)은 상기 확산부(140)와 인접한 영역에 형성되며, 상기 간극(150)의 크기는 상기 내부전극(121, 122)의 두께보다 크게 형성될 수 있다.
상기 간극(150)의 크기는 상기 적층 세라믹 전자부품(100)의 두께-길이 방향 단면에서, 간극(150)을 가로지르는 가상의 직선 중 가장 긴 직선의 길이를 의미할 수 있다.
본 발명의 일 실시형태에 의하면 세라믹 본체(110)와 외부전극(131, 132)이 전체적으로 밀착되어 형성되지 않고 부분적으로 이격되어 형성된 간극(150)으로 인하여 외부전극(131, 132)을 통해 세라믹 본체(110)로 전달되는 외부자극을 줄일 수 있다.
예를 들어, 적층 세라믹 전자부품(100)을 기판에 실장 후 기판의 휨 현상 등으로 인하여 발생되는 외력은 외부전극(131, 132)을 통해 세라믹 본체(110)로 전달되는데, 세라믹 본체(110)와 외부전극(131, 132) 사이에 간극(150)이 형성되어 있는 경우 간극(150)에서 외력의 전달이 일부 차단되어 세라믹 본체(110)에 가해시는 스트레스를 감소시킬 수 있다.
또한, 적층 세라믹 전자부품(100)의 유전체층(111)은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 전자부품(100)에 직류 또는 교류 전압이 인가될 때 내부 전극(121,122)들 사이에서 압전 현상이 발생하여 진동이 나타나게 된다.
이러한 진동은 적층 세라믹 전자부품의 외부전극과 연결된 솔더를 통해 적층 세라믹 전자부품이 실장된 기판으로 전달되고 기판이 음향 방사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
본 발명의 일 실시형태에 의하면 세라믹 본체(110)와 외부전극(131, 132)의 일부 영역 사이에 간극(150)이 배치됨으로써, 내부전극의 압전 현상에 의해 발생하는 진동이 외부전극을 통해 기판으로 전달되는 것을 감소시킬 수 있으며 이로 인해 어쿠스틱 노이즈를 감소시킬 수 있다.
본 발명의 일 실시형태에 의하면 외부 확산부(140b)의 두께가 내부 확산부(140a)의 두께 이상으로 형성되어 외부 확산부(140b)와 인접한 영역에 간극(150)이 배치되더라도 내부전극(121, 122)과 외부전극(131, 132) 간 연결성을 확보할 수 있다.
본 발명의 일 실시형태에 의하면, 상기 외부전극(131, 132)과 상기 세라믹 본체(110) 사이에 부분적으로 간극(150)이 존재하더라도, 내부전극(121, 122)을 외부의 물리적 또는 화학적 자극으로부터 보호하기 위하여 상기 외부전극(131, 132)은 상기 내부전극(121, 122) 및 확산부(140)가 외부로부터 밀봉(hermatic sealing)되도록 형성된다.
예를 들어, 상기 외부전극(131, 132)의 내부 표면 중 상기 세라믹 본체(110)의 외부 표면과 이격된 영역은 상기 외부전극(131, 132)의 내부 표면 중 상기 세라믹 본체(110)의 외부 표면과 접하는 영역의 내부에 배치되어 상기 세라믹 본체(110)와 상기 외부전극(131, 132) 사이에 부분적으로 형성된 간극(150)은 외부로부터 밀폐될 수 있다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 의하면 상기 내부 확산부(140a)의 두께를 Ta, 상기 외부 확산부(140b)의 두께를 Tb로 규정할 때, 1≤Tb/Ta≤3을 만족할 수 있다.
Tb/Ta가 1 미만인 경우, 내부 전극 주변부와 외부 전극 사이에 간극을 형성하기 어려울 수 있고, Tb/Ta가 3을 초과하는 경우 각각의 확산부가 서로 연결되어 적당한 간극이 형성되기 어려울 수 있다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 의하면 상기 외부전극(131, 132)의 두께를 La, 상기 외부 확산부(140b)의 길이를 Lb로 규정할 때, Lb/La≤1/2를 만족할 수 있다.
상기 Lb/La가 1/2를 초과하는 경우 간극이 너무 커지게 되어, 외부 충격등에 의해서 적층 세라믹 전자부품이 쉽게 파손될 수 있으며, 확산부가 커지면서 적당한 간극 형성이 어려울 수 있다.
도시되지 않았으나, 선택적으로 상기 외부전극(131, 132) 상에는 전도성 입자 및 에폭시 수지를 포함하는 도전성 수지층이 배치될 수 있다.
또한 기판 실장 시 솔더와의 접합력 향상을 위하여 선택적으로 상기 외부전극 상에는 주석을 포함하는 도금층이 형성될 수 있다.
예를 들어, 상기 외부전극(131, 132) 상에는 도전성 수지층이 배치되고 상기 도전성 수지층 상에는 도금층이 형성될 수 있다.
본 발명의 일 실시형태에 의한 적층 세라믹 전자부품은 외부전극(131, 132)과 내부전극(121, 122)을 연결하는 확산부(140)가 세라믹 본체의 외부로 돌출된 영역을 포함하도록 하여, 외부로부터 가해진 스트레스로부터 세라믹 본체(110)를 보호할 수 있으며, 기판 실장 시 어쿠스틱 노이즈를 감소시킬 수 있다.
도 5는 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 나타내는 흐름도이다.
도 5를 참조하면 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법은 복수의 세라믹 그린 시트를 마련하는 단계(S1), 상기 세라믹 그린시트에 내부전극 패턴을 형성하는 단계(S2), 세라믹 본체를 형성하는 단계(S3), 상기 세라믹 본체의 외부면에 외부전극용 페이스트를 도포하는 단계(S4) 및 외부전극을 형성하는 단계(S5)를 포함한다.
상기 복수의 세라믹 그린 시트를 마련하는 단계(S1)는 유전체 파우더를 포함하는 슬러리를 캐리어 필름 상에 도포 및 건조하여 형성될 수 있다.
상기 내부전극 패턴을 형성하는 단계(S2)는 내부전극 형성을 위한 페이스트를 상기 세라믹 그린시트에 인쇄하여 수행될 수 있으며 내부전극 패턴의 형성 방법이 이에 한정되는 것은 아니다.
상기 내부전극 형성을 위한 페이스트는 제1 전극물질을 포함한다.
상기 제1 전극물질은 이에 제한되는 것은 아니나 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
상기 세라믹 본체를 형성하는 단계(S3)는 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하고 커버층 형성을 위해 내부전극 패턴이 형성되지 않은 세라믹 그린시트를 상부 및 하부에 적층하여 세라믹 적층체를 형성한 다음 상기 세라믹 적층체를 소성하여 수행될 수 있다.
본 발명의 일 실시형태에 의하면 세라믹 적층체의 소성 공정 이전에 상기 적층체를 압착하고 내부전극 패턴의 일단이 절단면을 통해 번갈아 노출되도록 개별 칩 형태로 절단하는 공정을 더 포함할 수 있다.
상기 세라믹 본체의 외부면에 외부전극용 페이스트를 도포하는 단계(S4)는 외부전극용 페이스트를 이용하여 수행될 수 있다. 상기 외부전극용 페이스트의 도포는 상기 세라믹 본체를 외부전극용 페이스트에 디핑(dipping)하여 수행될 수 있으며 이에 한정되는 것은 아니다.
본 발명의 일 실시형태에 의하면 상기 외부전극용 페이스트는 제2 전극물질을 포함한다.
상기 제2 전극물질은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au), 은(Ag) 또는 이들의 합금일 수 있으며 본 발명이 이제 한정되는 것은 아니다.
다음으로, 상기 외부전극을 형성하는 단계(S5)는 세라믹 본체에 도포된 외부전극용 페이스트를 소성하여 수행된다.
상기 외부전극을 형성단계는 외부전극용 페이스트에 포함된 제2 전극물질과 상기 내부전극에 포함된 제1 전극물질이 반응하여 내부전극과 외부전극을 연결하는 확산층 및 세라믹 본체와 외부전극 사이에 존재하는 간극을 형성할 수 있도록 일반적인 외부전극 소성 공정보다 높은 온도에서 수행된다.
예를 들어, 이에 제한되는 것은 아니나 세라믹 본체의 외부로 돌출된 외부 확산층에 의해 세라믹 본체와 외부전극 사이에 간극이 형성될 수 있도록 외부전극용 페이스트의 적정 소성온도보다 높은 온도에서 수행되되, 적정 소성온도의 120% 이내의 온도(℃)에서 수행될 수 있다. 적정 소성온도는 세라믹 본체와 외부전극 사이에 간극이 형성되지 않도록하는 외부전극용 페이스트의 일반적인 소성 온도이며, 외부전극용 페이스트의 소성온도는 외부전극용 페이스트의 종류에 따라 달라질 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 : 적층 세라믹 전자부품
110 : 세라믹 본체
111 : 유전체층
121, 122 : 내부전극
131, 132 : 외부전극
140 : 확산부
150 : 간극

Claims (18)

  1. 제1 전극물질을 포함하는 내부전극 및 유전체층이 교대로 배치된 세라믹 본체;
    상기 세라믹 본체의 외부에 형성되며 제2 전극물질을 포함하는 외부전극; 및
    상기 내부전극의 일단 및 상기 외부전극과 연결되도록 배치되며 상기 제1 전극물질과 상기 제2 전극물질이 혼재된 확산부;를 포함하며,
    상기 확산부는 세라믹 본체의 내부에 배치되는 내부 확산부 및 상기 세라믹 본체의 외부로 돌출된 외부 확산부를 포함하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 세라믹 본체의 외부면과 상기 외부전극 사이에는 밀폐된 간극이 존재하는 적층 세라믹 전자부품.
  3. 제2항에 있어서,
    상기 간극은 상기 확산부와 인접한 영역에 존재하는 적층 세라믹 전자부품.
  4. 제2항에 있어서,
    상기 간극의 크기는 상기 내부전극의 두께보다 큰 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 세라믹 본체의 외부 표면과 인접한 상기 외부전극의 내부 표면은 상기 세라믹 본체의 외부 표면과 접하는 영역 및 상기 세라믹 본체의 외부 표면과 이격된 영역을 포함하는 적층 세라믹 전자부품.
  6. 제5항에 있어서,
    상기 외부전극의 내부 표면 중 상기 세라믹 본체의 외부 표면과 이격된 영역은 상기 세라믹 본체의 외부 표면과 접하는 영역의 내부에 배치된 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 외부 확산부는 상기 내부 확산부보다 두꺼운 두께를 갖는 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 내부 확산부의 두께를 Ta, 상기 외부 확산부의 두께를 Tb로 규정할 때, 1≤Tb/Ta≤3을 만족하는 적층 세라믹 전자부품.
  9. 제1항에 있어서,
    상기 외부전극의 두께를 La, 상기 외부 확산부의 길이를 Lb로 규정할 때, Lb/La≤1/2를 만족하는 적층 세라믹 전자부품.
  10. 제1 전극물질을 포함하는 내부전극 및 유전체층이 교대로 배치된 세라믹 본체;
    제2 전극물질을 포함하며, 상기 세라믹 본체와의 계면에 밀폐된 간극을 갖도록 상기 세라믹 본체의 외부에 형성되는 외부전극; 및
    상기 내부전극의 일단 및 상기 외부전극과 연결되도록 배치되며 상기 제1 전극물질과 상기 제2 전극물질이 혼재된 확산부;를 포함하는 적층 세라믹 전자부품.
  11. 제10항에 있어서,
    상기 간극은 상기 확산부와 인접한 영역에 존재하는 적층 세라믹 전자부품.
  12. 제10항에 있어서,
    상기 간극의 크기는 상기 내부전극의 두께보다 큰 적층 세라믹 전자부품.
  13. 제10항에 있어서,
    상기 확산부는 세라믹 본체의 내부에 배치되는 내부 확산부 및 상기 세라믹 본체의 외부로 돌출된 외부 확산부를 포함하는 적층 세라믹 전자부품.
  14. 제10항에 있어서,
    상기 확산부는 세라믹 본체의 내부에 배치되는 내부 확산부 및 상기 내부 확산부보다 두꺼운 외부 확산부를 포함하는 적층 세라믹 전자부품.
  15. 제14항에 있어서,
    상기 내부 확산부의 두께를 Ta, 상기 외부 확산부의 두께를 Tb로 규정할 때, 1≤Tb/Ta≤3을 만족하는 적층 세라믹 전자부품.
  16. 제14항에 있어서,
    상기 외부전극의 두께를 La, 상기 외부 확산부의 길이를 Lb로 규정할 때, Lb/La≤1/2를 만족하는 적층 세라믹 전자부품.
  17. 복수의 세라믹 그린 시트를 마련하는 단계;
    상기 세라믹 그린시트에 내부전극 패턴을 형성하는 단계;
    상기 세라믹 그린시트를 적층 및 소성하여 제1 전극물질을 포함하는 내부전극 및 유전체층이 번갈아 배치된 세라믹 본체를 형성하는 단계;
    상기 내부전극의 일단과 연결되도록 상기 세라믹 본체의 외부면에 외부전극용 페이스트를 도포하는 단계; 및
    상기 세라믹 본체와의 계면에 밀폐된 간극이 형성되도록 상기 외부전극용 페이스트를 소성하여 외부전극을 형성하는 단계; 를 포함하는 적층 세라믹 전자부품의 제조방법.
  18. 제17항에 있어서,
    상기 외부전극을 형성하는 단계는 상기 내부전극과 상기 외부전극을 연결하며 상기 세라믹 본체의 외부로 돌출된 영역을 포함하는 확산부가 형성되도록 수행되는 적층 세라믹 전자부품의 제조방법.
KR1020140127922A 2014-09-24 2014-09-24 적층 세라믹 전자부품 및 그 제조방법 KR102107030B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140127922A KR102107030B1 (ko) 2014-09-24 2014-09-24 적층 세라믹 전자부품 및 그 제조방법
US14/723,448 US9673383B2 (en) 2014-09-24 2015-05-27 Multilayer ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140127922A KR102107030B1 (ko) 2014-09-24 2014-09-24 적층 세라믹 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160035934A true KR20160035934A (ko) 2016-04-01
KR102107030B1 KR102107030B1 (ko) 2020-05-07

Family

ID=55526550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140127922A KR102107030B1 (ko) 2014-09-24 2014-09-24 적층 세라믹 전자부품 및 그 제조방법

Country Status (2)

Country Link
US (1) US9673383B2 (ko)
KR (1) KR102107030B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102139753B1 (ko) * 2015-02-26 2020-07-31 삼성전기주식회사 세라믹 전자 부품 및 이의 제조방법
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件
KR20190121138A (ko) * 2018-08-06 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품의 제조방법
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210069280A (ko) * 2019-12-03 2021-06-11 삼성전기주식회사 적층형 전자 부품
KR102284127B1 (ko) * 2019-12-18 2021-07-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
JP2022133844A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ
JP2022136816A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080210564A1 (en) * 2006-11-15 2008-09-04 Murata Manufacturing Co., Ltd. Multilayer electronic component and method for manufacturing the same
JP2011049351A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 積層セラミックコンデンサ
KR20120068622A (ko) 2010-12-17 2012-06-27 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5282678B2 (ja) * 2009-06-26 2013-09-04 株式会社村田製作所 積層型電子部品およびその製造方法
JP2011014564A (ja) * 2009-06-30 2011-01-20 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
KR101079382B1 (ko) 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5471686B2 (ja) * 2010-03-24 2014-04-16 株式会社村田製作所 積層型セラミック電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080210564A1 (en) * 2006-11-15 2008-09-04 Murata Manufacturing Co., Ltd. Multilayer electronic component and method for manufacturing the same
JP2011049351A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 積層セラミックコンデンサ
KR20120068622A (ko) 2010-12-17 2012-06-27 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
US20160087189A1 (en) 2016-03-24
KR102107030B1 (ko) 2020-05-07
US9673383B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
KR20160035934A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
US9491847B2 (en) Multilayer ceramic electronic component and board having the same
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101462754B1 (ko) 적층 세라믹 커패시터 및 그 제조방법.
KR101548859B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
US9439301B2 (en) Multilayered chip electronic component and board for mounting the same
KR102004776B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR102004793B1 (ko) 적층 전자부품 및 그 실장기판
KR101532141B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR20160092251A (ko) 표면 실장 전자부품 및 전자부품의 실장 기판
JP2016032091A (ja) 積層セラミック電子部品
JP2015065394A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
KR101740818B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20160139409A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
CN104810153B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
KR20140081360A (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR20190023551A (ko) 복합 전자부품, 그 실장 기판
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR20150047384A (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2011135035A (ja) 積層セラミックキャパシタ及びその製造方法
CN109427477A (zh) 多层电子组件和具有该多层电子组件的板
KR20190057541A (ko) 복합 전자부품, 그 실장 기판
JP5791411B2 (ja) コンデンサおよび回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant