KR20190023551A - 복합 전자부품, 그 실장 기판 - Google Patents

복합 전자부품, 그 실장 기판 Download PDF

Info

Publication number
KR20190023551A
KR20190023551A KR1020170109472A KR20170109472A KR20190023551A KR 20190023551 A KR20190023551 A KR 20190023551A KR 1020170109472 A KR1020170109472 A KR 1020170109472A KR 20170109472 A KR20170109472 A KR 20170109472A KR 20190023551 A KR20190023551 A KR 20190023551A
Authority
KR
South Korea
Prior art keywords
ceramic
electrode
ceramic capacitor
electrodes
multilayer ceramic
Prior art date
Application number
KR1020170109472A
Other languages
English (en)
Other versions
KR102516763B1 (ko
Inventor
손수환
김종덕
정대헌
김호윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170109472A priority Critical patent/KR102516763B1/ko
Priority to US16/001,338 priority patent/US10622147B2/en
Priority to JP2018109049A priority patent/JP7460064B2/ja
Priority to CN202111299713.9A priority patent/CN114023562B/zh
Priority to CN201810953546.7A priority patent/CN109427482A/zh
Publication of KR20190023551A publication Critical patent/KR20190023551A/ko
Priority to US16/812,933 priority patent/US11094461B2/en
Application granted granted Critical
Publication of KR102516763B1 publication Critical patent/KR102516763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 바디와 상기 제1 세라믹 바디의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터 및 상기 적층 세라믹 커패시터의 하부에 배치되며, 제2 세라믹 바디와 상기 제2 세라믹 바디의 양 단부에 배치되되, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 제2 세라믹 바디 내에는 복수의 전극이 배치된 복합 전자부품에 관한 것이다.

Description

복합 전자부품, 그 실장 기판 {Composite electronic component and board for mounting the same}
본 발명은 복합 전자 부품 및 복합 전자 부품의 실장 기판에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터의 외부 전극을 통해 상기 적층 세라믹 커패시터가 실장된 회로 기판으로 전달되어 상기 회로 기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당 될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
상기의 어쿠스틱 노이즈(acoustic noise)는 최근 전자기기가 슬림화 및 소형화됨에 따라 인쇄회로기판과 더불어 높은 전압 및 그 전압의 변화가 큰 환경에서 사용됨에 따라 사용자가 충분히 인지할 수 있는 수준으로 나타나게 된다.
따라서, 어쿠스틱 노이즈(acoustic noise)가 저감된 신규의 제품에 대한 수요가 계속 발생하는 실정이다.
한편, 어쿠스틱 노이즈(acoustic noise) 저감을 위하여 적층 세라믹 커패시터의 하면에 기판을 사용하는 복합 전자부품에 대한 연구가 있었다.
그러나, 이 경우 어쿠스틱 노이즈(acoustic noise)는 저감할 수 있으나, 교류 전압이 인가될 때 전류 경로(Path)가 길어지기 때문에, 등가직렬인덕턴스 (Equivalent Series Inductance, ESL)가 증가하는 부효과가 발생하여 문제가 된다.
일본특허등록공보 5012658호
본 명세서는 어쿠스틱 노이즈(acoustic noise)를 저감할 수 있으며 이와 동시에 ESL을 감소할 수 있는 복합 전자 부품 및 복합 전자 부품의 실장 기판을 제공하고자 한다.
본 발명의 일 실시형태는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 바디와 상기 제1 세라믹 바디의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터 및 상기 적층 세라믹 커패시터의 하부에 배치되며, 제2 세라믹 바디와 상기 제2 세라믹 바디의 양 단부에 배치되되, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 제2 세라믹 바디 내에는 복수의 전극이 배치된 복합 전자부품을 제공한다.
상기 제2 세라믹 바디는 상유전체를 포함할 수 있다.
본 발명의 다른 실시형태는 상부에 복수개의 전극 패드를 갖는 인쇄회로기판과 상기 인쇄회로기판 위에 설치된 복합 전자부품 및 상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더를 포함하는 복합 전자부품의 실장 기판을 제공한다.
본 발명의 일 실시형태에 따르면, 적층 세라믹 커패시터의 압전성에 따른 응력이나 진동이 세라믹 칩에 의해 완화되어 회로 기판에서 발생하는 어쿠스틱 노이즈를 저감할 수 있는 효과가 있다.
이와 동시에, 종래 적층 세라믹 커패시터 하부에 세라믹 칩이 배치된 복합품의 경우 ESL이 증가하는 부 효과가 발생하지만, 본 발명의 일 실시형태에 따르면 적층 세라믹 커패시터 하부에 배치되는 세라믹 칩의 내부에 전극을 삽입함으로써, 전류 경로(Path)가 단축되어 ESL의 증가 없이 어쿠스틱 노이즈를 저감할 수 있다.
또한, 세라믹 칩의 내부에 전극을 삽입하되, 전극을 관통하는 비아 전극을 삽입함으로써, 전류 경로(Path)를 더욱 단축할 수 있어, ESL을 보다 감소시킬 수 있다.
또한, 적층 세라믹 커패시터의 내부전극은 실장면에 수직 방향으로 적층되고, 압전 변위량이 작은 길이-폭 방향의 면이 세라믹 칩과 접합하여, 적층 세라믹 커패시터에서 발생하는 응력 및 진동이 세라믹 칩에 전달되는 것을 최소화함으로써, 어쿠스틱 노이즈가 저감될 수 있다.
또한, 적층 세라믹 커패시터와 세라믹 칩 사이에 단차를 형성함으로써, 적층 세라믹 커패시터의 두께 방향으로 솔더가 형성되지 못하게 차단할 수 있어, 솔더에 의한 기판으로의 진동 전달을 최소화할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 도 1의 복합 전자 부품 중 제2 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 4는 본 발명의 제3 실시형태에 따른 도 1의 I-I' 단면도이다.
도 5는 본 발명의 제4 실시형태에 따른 도 1의 I-I' 단면도이다.
도 6은 도 1의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
도 7은 도 1의 다른 실시형태의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
도 8은 본 발명의 제5 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 9는 본 발명의 제6 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 10은 본 발명의 제7 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 11은 도 1의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 12는 도 11의 II-II' 단면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
복합 전자 부품
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 제1 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 커패시터의 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
한편, 본 발명의 일 실시형태에서, 복합 전자부품은 서로 대향하는 상면 및 하면과 상기 상하면을 연결하는 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면을 가질 수 있다. 상기 복합 전자부품의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
또한, 상기 복합 전자부품의 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면은 후술하는 바와 같이, 적층 세라믹 커패시터 및 세라믹 칩의 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면과 동일한 방향의 면으로 정의하도록 한다.
한편, 상기 복합 전자부품은 적층 세라믹 커패시터와 세라믹 칩이 결합된 형태로서, 적층 세라믹 커패시터 하부에 세라믹 칩이 결합되어 있는 경우 상기 복합 전자부품의 상면은 상기 적층 세라믹 커패시터의 상면으로 정의되며, 상기 복합 전자부품의 하면은 상기 세라믹 칩의 하면으로 정의될 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시형태에 따른 복합 전자부품은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극(121, 122)이 적층된 제1 세라믹 바디(110)와 상기 제1 세라믹 바디(110)의 양 단부에 배치된 제1 및 제2 외부전극(131, 132)을 포함하는 적층 세라믹 커패시터(100)와 상기 적층 세라믹 커패시터(100)의 하부에 배치되며, 제2 세라믹 바디(210)와 상기 제2 세라믹 바디(210)의 양 단부에 배치되되 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(231, 232)을 포함하는 세라믹 칩(200)이 결합된 복합체(300)를 포함한다.
본 발명의 일 실시형태에 따르면, 상기 제2 세라믹 바디(210) 내에는 복수의 전극(221, 222)이 배치된다.
종래 어쿠스틱 노이즈(acoustic noise) 저감을 위하여 적층 세라믹 커패시터의 하면에 기판을 사용하는 복합 전자부품에 대한 연구가 있었다.
그러나, 이와 같이 적층 세라믹 커패시터의 하면에 기판을 사용할 경우 어쿠스틱 노이즈(acoustic noise)는 저감할 수 있으나, 교류 전압이 인가될 때 기판의 두께만큼 전류 경로(Path)가 길어지기 때문에, 등가직렬인덕턴스 (Equivalent Series Inductance, ESL)가 증가하는 부효과가 발생하는 문제가 있었다.
본 발명의 일 실시형태에서는, 어쿠스틱 노이즈를 저감하기 위하여 적층 세라믹 커패시터(100)의 하부에 세라믹 칩(200)을 배치하되, 제2 세라믹 바디(210) 내에 복수의 전극(221, 222)을 배치함으로써, 전류 경로(Path)가 단축되어 ESL의 증가 없이 어쿠스틱 노이즈를 저감할 수 있다.
구체적으로, 상기 복수의 전극(221, 222)은 세라믹 칩(200)의 제1 단자 전극(231)과 연결된 제1 전극(221) 및 제2 단자 전극(232)과 연결된 제2 전극(222)으로 구성될 수 있다.
상기 제2 세라믹 바디(210) 내에 배치되는 제1 및 제2 전극(221, 222)의 적층수는 특별히 제한되지 않으며, 제1 및 제2 전극(221, 222) 각 1개씩 2개를 최소 개수로 하여 적절한 적층수로 적층될 수 있다. 도 2에서는 제1 전극(221)이 1개, 제2 전극(222)이 2개로 도시되어 있으나, 반드시 이에 제한되는 것은 아니다.
상기 제1 전극(221)은 제2 세라믹 바디(210)의 일측면, 구체적으로, 길이 방향 제1 측면으로 노출되어 제1 단자 전극(231)과 연결되고, 상기 제2 전극(222)은 제2 세라믹 바디(210)의 타측면, 구체적으로, 길이 방향 제2 측면으로 노출되어 제2 단자 전극(232)과 연결될 수 있다.
상기 세라믹 칩(200)의 제1 및 제2 단자 전극(231, 232)은 상기 적층 세라믹 커패시터(100)의 제1 및 제2 외부전극(131, 132)과 각각 접속된다.
종래에는 교류 전압이 인가될 때 기판의 두께만큼 전류 경로(Path)가 길어지기 때문에, 등가직렬인덕턴스 (Equivalent Series Inductance, ESL)가 증가하는 문제가 있으나, 본 발명의 일 실시형태에 따르면, 전류 경로(Path)가 기판의 실장면에 직접 접하면서 실장되는 세라믹 칩(200)의 내부에 배치된 제1 및 제2 전극(221, 222)을 따라 형성되기 때문에, 종래 복합 전자부품과 달리 ESL의 증가 없이 어쿠스틱 노이즈를 저감할 수 있다.
이하에서는 상기 복합체(300)를 구성하는 적층 세라믹 커패시터(100)와 세라믹 칩(200)에 대하여 구체적으로 설명하도록 한다.
도 2를 참조하면, 상기 적층 세라믹 커패시터(100)를 구성하는 상기 제1 세라믹 바디(110)는 복수의 유전체층(111)이 적층됨으로써 형성되며, 상기 제1 세라믹 바디(110)의 내에는 복수의 내부 전극들(121, 122: 순차적으로 제1 및 제2 내부 전극)이 유전체층(111)을 사이에 두고 서로 분리되어 배치될 수 있다.
상기 제1 세라믹 바디(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
즉, 상기 제1 세라믹 바디(110)를 구성하는 유전체층(111)은 강유전체 재료를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
한편, 본 발명의 제1 실시형태에 따르면, 상기 내부전극은 상기 복합체(300)의 길이 방향 제1 측면으로 노출된 제1 내부전극(121)과 길이 방향 제2 측면으로 노출된 제2 내부전극(122)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 제1 및 제2 내부전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
상기 유전체층(111)을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 제1 및 제2 내부 전극(121, 122)을 인쇄할 수 있다.
내부전극이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 제1 세라믹 바디(110)를 형성할 수 있다.
상기 복수의 제1 및 제2 내부 전극(121, 122)은 상기 제1 세라믹 바디(110)의 상면 및 하면에 수평으로 배치될 수 있다.
한편, 상기 제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 제1 및 제2 외부 전극(131, 132) 상에는 니켈/주석(Ni/Sn) 도금층이 더 배치될 수 있다.
본 발명의 제1 실시형태에 따르면, 상기 적층 세라믹 커패시터(100)의 하부에 세라믹 칩(200)이 결합하여 배치된다.
상기 세라믹 칩(200)은 벌크(Bulk) 형태의 세라믹으로 제작된 제2 세라믹 바디(210)의 양 단부에 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(231, 232)이 배치된 형상을 갖는다.
일반적으로, 적층 세라믹 커패시터의 진동이 인쇄회로기판에 전달되는 것을 최소화하기 위하여 적층 세라믹 커패시터와 기판 사이에 중간 매개체를 삽입하는 시도가 있었다.
그러나, 상기 중간 매개체는 일반적으로 기판 제작에 사용되는 수지로서, 탄성을 가지는 재료로 제작되기 때문에 적층 세라믹 커패시터의 진동을 중간 매개체가 갖는 탄성으로 흡수하는 작용을 한다.
반면, 본 발명의 제1 실시형태에 따르면, 상기 세라믹 칩(200)의 제2 세라믹 바디(210)는 탄성 변형을 하지 않는 단단한 재질의 세라믹만으로 제작되기 때문에 인쇄회로기판과 적층 세라믹 커패시터(100)를 상기 세라믹 칩(200)으로 이격시키며, 이로 인하여 적층 세라믹 커패시터(100)로부터 발생한 진동 자체의 전달을 차단할 수 있다.
본 발명의 제1 실시형태에 따르면, 상기 제2 세라믹 바디(210)는 상유전체 재료를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 상유전체 재료는 압전 특성이 없으므로, 상기 적층 세라믹 커패시터(100)로부터 발생한 진동 자체의 전달을 억제할 수 있으며, 이로 인하여 상기 상유전체 재료를 포함하는 제2 세라믹 바디(210)를 포함하는 세라믹 칩(200)이 상기 적층 세라믹 커패시터(100)의 하부에 배치되어 어쿠스틱 노이즈를 저감할 수 있다.
또한, 세라믹 칩(200)의 제2 세라믹 바디(210)를 상유전체 재료를 사용하여 제작할 경우 제2 세라믹 바디(210) 내에 복수의 전극(221, 222)을 배치하는 것이 용이하여 종래 복합 전자부품과 달리 ESL의 증가 없이 어쿠스틱 노이즈를 저감할 수 있는 복합 전자부품을 구현할 수 있다.
즉, 종래와 같이 중간 매개체를 일반적으로 기판 제작에 사용되는 수지나 알루미나(Al2O3) 등을 사용할 경우 내부에 전극을 삽입하는 것이 어려워, 본 발명의 구조를 구현하기 용이하지 않다.
상기 상유전체 재료는 상유전성을 띠는 물질이면 특별히 제한되지 않으며, 예를 들어 (Ca1 - xSrx)(Zr1 - yTiy)O3, Ca(Zr1-yTiy)O3, Sr(Zr1-yTiy)O3, (Ca1 - xSrx)ZrO3 및 (Ca1-xSrx)TiO3 로 표시되는 물질일 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제2 세라믹 바디(210)를 구성하는 세라믹은 상기 적층 세라믹 커패시터(100)를 구성하는 상기 제1 세라믹 바디(110)가 포함하는 세라믹과 동일한 재료일 수 있다.
즉, 상기 제2 세라믹 바디(210)를 구성하는 세라믹은 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
즉, 상기 제2 세라믹 바디(210)는 강유전체 재료를 포함할 수 있다.
상기 제2 세라믹 바디(210)를 구성하는 세라믹이 제1 세라믹 바디(110)를 구성하는 세라믹인 강유전체 재료와 동일한 경우에 세라믹 칩(200)은 압전 특성을 가질 수 있으나, 적층 세라믹 커패시터(100)로부터 발생한 진동과 세라믹 칩(200)에서의 진동의 위상이 다르기 때문에 어쿠스틱 노이즈를 저감할 수 있다.
즉, 적층 세라믹 커패시터(100)로부터 발생한 진동이 세라믹 칩(200)에 전달되는 과정에서 압전 진동의 위상이 다르게 되어 진동의 상쇄 효과가 생기게 되고, 이로 인하여 어쿠스틱 노이즈가 저감될 수 있다.
또한, 세라믹 칩(200)을 적층 세라믹 커패시터(100)의 제1 세라믹 바디(110)를 구성하는 유전체 재료와 동일한 재료를 사용하여 제작할 경우 제2 세라믹 바디(210) 내에 복수의 전극(221, 222)을 배치하는 것이 용이하여 종래 복합 전자부품과 달리 ESL의 증가 없이 어쿠스틱 노이즈를 저감할 수 있는 복합 전자부품을 구현할 수 있다.
한편, 상기 제2 세라믹 바디(210) 내에 배치되는 복수의 전극(221, 222) 즉, 제1 전극(221) 및 제2 전극(222)은 제2 세라믹 바디(210)의 길이 방향 제1 측면 및 제2 측면으로 각각 노출될 수 있다.
상기 제1 전극(221) 및 제2 전극(222)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.
상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
상기 제1 전극(221) 및 제2 전극(222)을 상기 제2 세라믹 바디(210) 내에 삽입하는 방법은 상기 제1 세라믹 바디(110) 내에 제1 및 제2 내부전극(121, 122)을 형성하는 방법과 유사하게 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 인쇄하여 수행될 수 있다.
즉, 상기 제1 전극(221) 및 제2 전극(222)을 상기 제2 세라믹 바디(210) 내에 삽입하는 방법이 일반적인 적층 세라믹 커패시터의 내부전극 형성 방법과 유사하여 특별한 공정상 어려움 없이 제작이 가능하다.
내부전극이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성함으로써, 제2 세라믹 바디(210)를 형성할 수 있다.
상기 제1 전극(221) 및 제2 전극(222)은 상기 제2 세라믹 바디(210)의 상면 및 하면에 수평으로 배치될 수 있으나, 반드시 이에 제한되는 것은 아니며 수직으로 배치될 수도 있다. 상기 제1 전극(221) 및 제2 전극(222)은 상기 제2 세라믹 바디(210)의 하면 즉, 실장면에 수직으로 배치될 경우 ESL 저감 효과가 보다 우수할 수 있다.
상기 제1 및 제2 단자 전극(231, 232)은 특별히 제한되는 것은 아니나, 예를 들어 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중층 구조를 가질 수 있다.
본 발명의 제1 실시형태에 따르면, 상기와 같이 제1 및 제2 단자 전극(231, 232)은 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중층 구조를 가지므로, 외부에서 기계적 응력이 가해졌을 경우, 세라믹 칩(200)과 세라믹 칩(200)의 단자 전극(231, 232)으로 이용된 도전성 수지층에 의해 적층 세라믹 커패시터(100)로의 응력 전달을 억제함으로써, 적층 세라믹 커패시터의 크랙에 의한 손상을 방지할 수 있다.
상기 제1 및 제2 도전성 수지층은 도전성 금속과 열경화성 수지를 포함할 수 있으며, 이에 제한되는 것은 아니나 예를 들어 은(Ag)과 에폭시 수지를 포함할 수 있다.
도 3은 도 1의 복합 전자 부품 중 제2 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
본 발명의 제2 실시 형태에 따른 적층 세라믹 커패시터는 상기 복수의 제1 및 제2 내부 전극(121, 122)이 상기 제1 세라믹 바디(110)의 상면 및 하면에 수직으로 배치될 수 있다.
즉, 상기 제1 및 제2 내부 전극(121, 122)은 상기 복합체(300)를 인쇄회로기판에 실장시 실장면에 대하여 수직으로 적층될 수 있다.
일반적으로 적층 세라믹 커패시터에 전압이 인가된 경우 유전체 층의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 바디는 길이, 폭 및 두께 방향으로 팽창과 수축을 반복하게 된다.
즉, 세라믹 바디의 길이-폭 면(LW 면)과 폭-두께 면(WT 면) 및 길이-두께 면(LT 면)의 변위량을 LDV(Laser Doppler Vibrometer)에 의해 실측할 경우 LW 면 〉WT 면 〉LT 면의 순서로 변위량이 나타난다.
WT 면 대비 LT 면의 변위량은 약 42% 수준으로 WT 면의 변위량보다 적게 나타난다. 이는 LT 면과 WT 면에 동일한 크기의 응력이 발생하게 되나, 특히 LT 면은 WT 면보다 상대적으로 넓은 면적을 가지게 되므로 넓은 면적에 걸쳐 유사 크기의 응력이 분포하게 되어 상대적으로 작은 변형이 발생하는 것으로 추측할 수 있다.
이를 통해, 일반 적층 세라믹 커패시터에서는 LT 면에서의 변위량이 가장 적음을 알 수 있다.
즉, 본 발명의 제1 실시형태에 따르면 상기 제1 및 제2 내부 전극(121, 122)을 상기 제1 세라믹 바디(110)의 상면 및 하면에 수직으로 적층함으로써, 상기 복합체(300)를 인쇄회로기판에 실장시 상기 제1 및 제2 내부 전극(121, 122)이 실장면에 대하여 수직으로 배치되어 세라믹 칩(200)과 접촉되는 면의 진동량을 최소화시킬 수 있다.
도 4는 본 발명의 제3 실시형태에 따른 도 1의 I-I' 단면도이다.
도 4를 참조하면, 본 발명의 제3 실시형태에 따른 복합 전자부품에 있어서, 상기 제2 세라믹 바디(210) 내에 배치된 복수의 전극(221, 222)은 상기 복합체의 실장면에 인접하여 배치될 수 있다.
상기 제1 전극(221) 및 제2 전극(222)은 상기 제2 세라믹 바디(210)의 상면 및 하면에 수평으로 배치되되, 상기 복합체의 실장면에 인접하여 배치됨으로써, 어쿠스틱 노이즈 저감 효과를 증가시키기 위해 세라믹 칩(200)의 두께가 커지는 경우에도 ESL이 증가하지 않도록 할 수 있다.
일반적으로, 적층 세라믹 커패시터의 하면에 세라믹 칩이 배치될 경우, 어쿠스틱 노이즈 저감 효과는 세라믹 칩의 두께에 비례하여 상승하게 된다. 그러나, 어쿠스틱 노이즈 저감 효과를 상승시키기 위해 세라믹 칩의 두께를 증가시키면 전류 경로가 더 길어져서 ESL이 증가하는 문제가 생길 수 있다.
본 발명의 제3 실시형태에 따르면, 어쿠스틱 노이즈 저감 효과를 상승시키기 위해 세라믹 칩의 두께를 증가시킨 경우, 제2 세라믹 바디(210) 내에 배치된 복수의 전극(221, 222)이 상기 복합체(300)의 실장면에 인접하여 배치되도록 함으로써, 전류 경로가 증가하지 않도록 할 수 있다. 이로 인하여. ESL 역시 증가하지 않게 된다.
구체적으로, 제3 실시형태에 따른 제2 세라믹 바디(210)의 내부 구조는 상기 제1 전극(221) 및 제2 전극(222)의 배치 위치를 기준으로 상부의 세라믹 영역의 두께가 하부의 세라믹 영역의 두께보다 두꺼운 것을 특징으로 한다.
즉, 상기 제1 전극(221) 및 제2 전극(222)의 배치 위치를 기준으로 하부의 세라믹 영역의 두께가 얇으므로, 제1 전극(221) 및 제2 전극(222)이 실장 기판에 더욱 인접하여 배치되어 전류 경로가 증가하지 않을 수 있다.
도 5는 본 발명의 제4 실시형태에 따른 도 1의 I-I' 단면도이다.
상기 세라믹 칩(200)은 상기 제1 전극(221)을 관통하여 상기 제1 단자 전극(231)과 연결된 제1 비아 전극(241) 및 제2 전극(222)을 관통하여 제2 단자 전극(232)과 연결된 제2 비아 전극(242)을 더 포함할 수 있다.
본 발명의 제4 실시형태에 따르면, 어쿠스틱 노이즈를 저감하기 위하여 적층 세라믹 커패시터(100) 하부에 세라믹 칩(200)을 배치한 경우, 상기 세라믹 칩(200)이 상기 제1 전극(221)을 관통하여 상기 제1 단자 전극(231)과 연결된 제1 비아 전극(241) 및 제2 전극(222)을 관통하여 제2 단자 전극(232)과 연결된 제2 비아 전극(242)을 더 포함함으로써, ESL이 증가하지 않도록 할 수 있다.
구체적으로, 제4 실시형태에 따른 제2 세라믹 바디(210)의 내부 구조는 상기 제1 전극(221)을 관통하여 상기 제1 단자 전극(231)과 연결된 제1 비아 전극(241) 과 제2 전극(222)을 관통하여 제2 단자 전극(232)과 연결된 제2 비아 전극(242)을 더 포함하는 것이기 때문에, 전류 경로가 상기 제1 및 제2 비아 전극(241, 242)을 따라 형성되고 이로 인하여 종래 구조에 비하여 그 경로가 줄어들 수 있다.
따라서, 본 발명의 제4 실시형태에 따르면, ESL이 증가하지 않은 상태에서 어쿠스틱 노이즈를 저감할 수 있다.
도 6은 도 1의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
상기 복합체(300)는 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)이 결합되어 형성될 수 있으며, 상기 복합체(300)의 형성 방법은 특별히 제한되지 않는다.
상기 복합체(300)의 형성은 별도로 제작된 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 고융점 솔더 또는 도전성 접착제(213) 등으로 결합시킬 수 있다.
상기 도전성 접착제(213)는 전도성 금속과 에폭시 수지를 포함하는 페이스트 형태일 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 6을 참조하면, 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 고융점 솔더 또는 도전성 접착제(213) 등으로 결합시킬 경우, 상기 도전성 접착제(213)는 상기 제1 외부전극(131)과 제2 외부전극(132)의 하면에 도포되어 상기 세라믹 칩(200)의 제1 및 제2 단자 전극(231, 232)과 접합 될 수 있다.
상기 고융점 솔더 또는 도전성 접착제(213)는 상기 제1 외부전극(131)과 제2 외부전극(132)의 하면에 도포되어 상기 적층 세라믹 커패시터(100)의 하면에서 상기 세라믹 칩(200)과 고정이 되며, 이로 인하여 상기 제1 세라믹 바디(110)의 길이-폭 면(LW 면)의 진동만이 상기 세라믹 칩(200)에 전달되도록 한다.
이로 인하여, 적층 세라믹 커패시터에서 발생하는 응력 및 진동이 세라믹 칩에 전달되는 것을 최소화함으로써, 어쿠스틱 노이즈가 저감될 수 있다.
도 7은 도 1의 다른 실시형태의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
도 7을 참조하면, 상기 고융점 솔더 또는 도전성 접착제(213)는 적층 세라믹 커패시터(100)와 접합하는 접합면인 상기 세라믹 칩(200)의 상면 전체에 도포되어 상기 적층 세라믹 커패시터(100)의 하면에서 상기 세라믹 칩(200)과 고정된다.
이와 같이, 적층 세라믹 커패시터(100)와 접합하는 접합면인 상기 세라믹 칩(200)의 상면 전체에 도전성 접착제(213)가 도포될 경우, 도전성 접착제(213)의 탄성으로 인해 어쿠스틱 노이즈 저감 효과가 보다 우수할 수 있다.
또한, 접합면 전체에 접착제가 도포되기 때문에, 실장 기판에 실장시 복합 전자부품의 결합력이 상승하여 신뢰성 개선의 효과가 있다.
도 8은 본 발명의 제5 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 8을 참조하면, 본 발명의 제5 실시 형태에 따른 복합 전자부품에 있어서, 상기 세라믹 칩(200')의 길이는 상기 적층 세라믹 커패시터(100)의 길이보다 길고, 상기 세라믹 칩(200')의 폭은 상기 적층 세라믹 커패시터(100)의 폭보다 크다.
상기 세라믹 칩(200')은 세라믹으로 이루어진 제2 세라믹 바디(210')와 상기 제2 세라믹 바디(210')의 양 단부에 배치되되, 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(231', 232')을 포함한다.
상기 세라믹 칩(200')의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 길고, 상기 세라믹 칩(200')의 폭이 상기 적층 세라믹 커패시터(100)의 폭보다 크기 때문에, 상기 복합 전자부품을 인쇄회로기판에 실장시 솔더가 상기 적층 세라믹 커패시터(100)의 길이 및 폭 방향에서 상기 적층 세라믹 커패시터(100)로까지 연결되지 못하도록 차단하는 역할을 할 수 있다.
이로 인하여, 상기 솔더에 의한 기판으로의 진동 전달 감소 효과가 보다 우수할 수 있다.
도 9는 본 발명의 제6 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 9를 참조하면, 본 발명의 제6 실시 형태에 따른 복합 전자부품에 있어서, 상기 세라믹 칩(200'')의 길이는 상기 적층 세라믹 커패시터(100)의 길이보다 짧고, 상기 세라믹 칩(200'')의 폭은 상기 적층 세라믹 커패시터(100)의 폭보다 크다.
상기 세라믹 칩(200'')은 세라믹으로 이루어진 제2 세라믹 바디(210'')와 상기 제2 세라믹 바디(210'')의 양 단부에 배치되되, 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(231'', 232'')을 포함한다.
상기 세라믹 칩(200'')의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 짧고, 상기 세라믹 칩(200'')의 폭이 상기 적층 세라믹 커패시터(100)의 폭보다 크기 때문에, 상기 복합 전자부품을 인쇄회로기판에 실장시 솔더가 상기 적층 세라믹 커패시터(100)의 길이 방향에서는 제1 및 제2 외부전극(131, 132)의 하면까지만 도포되며, 폭 방향에서는 단차로 인하여 상기 적층 세라믹 커패시터(100)로까지 연결되지 못하도록 차단하는 역할을 할 수 있다.
즉, 상기 세라믹 칩(200'')의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 짧기 때문에, 상기 적층 세라믹 커패시터(100)의 길이 방향에서는 제1 및 제2 외부전극(131, 132)으로 솔더가 타고 오르지 못하게 하는 소위 솔더 포켓이 형성될 수 있다.
이러한 구조하에서는, 상기 복합 전자부품을 인쇄회로기판에 실장시 솔더가 상기 적층 세라믹 커패시터(100)의 길이 방향에서는 제1 및 제2 외부전극(131, 132)의 하면까지만 도포될 수 있다.
이로 인하여, 상기 솔더에 의한 기판으로의 진동 전달 감소 효과가 보다 우수할 수 있다.
도 10은 본 발명의 제7 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 10을 참조하면, 본 발명의 제7 실시 형태에 따른 복합 전자부품에 있어서, 상기 세라믹 칩(200''')의 길이는 상기 적층 세라믹 커패시터(100)의 길이보다 짧고, 상기 세라믹 칩(200''')의 폭은 상기 적층 세라믹 커패시터(100)의 폭보다 작다.
상기 세라믹 칩(200''')은 세라믹으로 이루어진 제2 세라믹 바디(210''')와 상기 제2 세라믹 바디(210''')의 양 단부에 배치되되, 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(231''', 232''')을 포함한다.
상기 세라믹 칩(200''')의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 짧고, 상기 세라믹 칩(200''')의 폭이 상기 적층 세라믹 커패시터(100)의 폭보다 작기 때문에, 상기 복합 전자부품을 인쇄회로기판에 실장시 솔더가 상기 적층 세라믹 커패시터(100)의 길이 방향 및 폭 방향에서 제1 및 제2 외부전극(131, 132)의 하면까지만 도포되며, 상기 적층 세라믹 커패시터(100)의 두께 방향으로까지 연결되지 못하도록 차단하는 역할을 할 수 있다.
이로 인하여, 상기 솔더에 의한 기판으로의 진동 전달 감소 효과가 보다 우수할 수 있다.
복합 전자부품의 실장 기판
도 11은 도 1의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 12는 도 11의 II-II' 단면도이다.
도 11 및 도 12를 참조하면, 본 실시 형태에 따른 복합 전자부품의 실장 기판(400)은 복합 전자부품이 실장되는 인쇄회로기판(410)과, 인쇄회로기판(410)의 상면에 형성된 2개의 전극 패드(421, 422)를 포함한다.
상기 전극 패드(421, 422)는 상기 복합 전자부품 중 상기 세라믹 칩(200)의 제1 및 제2 단자 전극(231, 232)와 각각 연결되는 제1 및 제2 전극 패드(421, 422)로 이루어질 수 있다.
이때, 상기 세라믹 칩(200)의 제1 및 제2 단자 전극(231, 232)는 각각 제1 및 제2 전극 패드(421, 422) 위에 접촉되게 위치한 상태에서 솔더(430)에 의해 인쇄회로기판(410)과 전기적으로 연결될 수 있다.
위와 같이 복합 전자부품이 인쇄회로기판(410)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.
즉, 상기 복합 전자부품이 인쇄회로기판(410)에 실장된 상태에서 복합 전자부품 중 적층 세라믹 커패시터(100)의 길이 방향 양 측면에 배치된 제1 외부전극(131) 및 제2 외부전극(132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 바디는 두께 방향으로 팽창과 수축을 하게 되고, 제1 외부전극(131) 및 제2 외부전극(132)의 양 측면부는 포아송 효과(Poisson effect)에 의해 제1 세라믹 바디의 두께 방향의 팽창과 수축과는 반대로 수축과 팽창을 하게 된다.
여기서, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서 상기 적층 세라믹 커패시터(100) 하부에 세라믹 칩(200)이 배치됨으로써, 복합 전자부품을 인쇄회로기판 위에 실장시 솔더가 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)을 타고 올라가는 것이 방지되어, 적층 세라믹 커패시터(100)에서 제1 및 제2 외부 전극(131, 132)을 통해 회로 기판으로 압전 응력이 직접 전달되는 것을 차단하므로 어쿠스틱 노이즈의 저감 효과를 향상시킬 수 있다.
즉, 상기 복합 전자부품을 기판에 실장시 커패시터의 역압전성에 의한 커패시터의 진동이 기판에 전달되는 것을 감소시켜 어쿠스틱 노이즈(acoustic noise)를 감소시킬 수 있다.
또한, 도 12를 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품은 어쿠스틱 노이즈를 저감하기 위하여 적층 세라믹 커패시터(100)의 하부에 세라믹 칩(200)을 배치하되, 제2 세라믹 바디(210) 내에 복수의 전극(221, 222)을 배치함으로써, 전류 경로(Path)가 단축되어 ESL의 증가 없이 어쿠스틱 노이즈를 저감할 수 있다.
구체적으로, 상기 복수의 전극(221, 222)은 세라믹 칩(200)의 제1 단자 전극(231)과 연결된 제1 전극(221) 및 제2 단자 전극(232)과 연결된 제2 전극(222)으로 구성될 수 있다.
상기 제1 전극(221)은 제2 세라믹 바디(210)의 일측면, 구체적으로, 길이 방향 제1 측면으로 노출되어 제1 단자 전극(231)과 연결되고, 상기 제2 전극(222)은 제2 세라믹 바디(210)의 타측면, 구체적으로, 길이 방향 제2 측면으로 노출되어 제2 단자 전극(232)과 연결될 수 있다.
상기 세라믹 칩(200)의 제1 및 제2 단자 전극(231, 232)은 상기 적층 세라믹 커패시터(100)의 제1 및 제2 외부전극(131, 132)과 각각 접속된다.
종래에는 교류 전압이 인가될 때 기판의 두께만큼 전류 경로(Path)가 길어지기 때문에, 등가직렬인덕턴스 (Equivalent Series Inductance, ESL)가 증가하는 문제가 있으나, 본 발명의 일 실시형태에 따르면, 전류 경로(Path)가 기판의 실장면에 직접 접하면서 실장되는 세라믹 칩(200)의 내부에 배치된 제1 및 제2 전극(221, 222)을 따라 형성되기 때문에, 종래 복합 전자부품과 달리 ESL의 증가 없이 어쿠스틱 노이즈를 저감할 수 있다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
실험예
본 발명의 실시예와 비교예에 따른 복합 전자부품은 하기와 같이 제작되었다.
비교예 1은 본 발명의 실시예와 비교예에 따른 복합 전자부품의 어쿠스틱 노이즈와 ESL 값을 비교하기 위한 참조예로서, 세라믹 칩을 하부에 배치하지 않은 적층 세라믹 커패시터 단독 부품으로 제작되었다.
비교예 2 내지 5는 본 발명의 비교예에 따른 복합 전자부품으로서, 적층 세라믹 커패시터의 하부에 세라믹 칩을 배치하되, 세라믹 칩 내부에 전극이 삽입되지 않은 형태의 예이다.
구체적으로, 비교예 2는 세라믹 칩의 두께가 0.2 mm, 비교예 3은 세라믹 칩의 두께가 0.4 mm, 비교예 4는 세라믹 칩의 두께가 0.6 mm 및 비교예 5는 세라믹 칩의 두께가 0.8 mm의 두께로 제작되었다.
실시예 1 내지 6은 본 발명의 실시예에 따른 복합 전자부품으로서, 적층 세라믹 커패시터의 하부에 세라믹 칩을 배치하되, 세라믹 칩 내부에 전극이 삽입된 형태의 예이다.
구체적으로, 실시예 1은 세라믹 칩의 두께가 0.2 mm, 실시예 2는 세라믹 칩의 두께가 0.4 mm, 실시예 3은 세라믹 칩의 두께가 0.6 mm 및 실시예 4는 세라믹 칩의 두께가 0.8 mm의 두께로 제작되었다.
한편, 실시예 5 및 6은 적층 세라믹 커패시터의 하부에 세라믹 칩을 배치하되, 세라믹 칩 내부에 전극이 삽입된 형태에 추가하여 제1 및 제2 전극을 관통하도록 비아 전극을 추가로 더 포함하는 형태의 예이다.
구체적으로, 실시예 5는 세라믹 칩의 두께가 0.4 mm 및 실시예 6은 세라믹 칩의 두께가 0.6 mm의 두께로 제작되었다.
아래 표 1에서는 상기 비교예 1 내지 5 및 실시예 1 내지 6의 샘플을 인쇄회로기판에 실장된 상태에서 어쿠스틱 노이즈 (dBA) 및 등가직렬인덕턴스(ESL) (pH) 값을 측정한 결과를 나타내었다.
어쿠스틱 노이즈 (dBA) ESL (pH)
비교예 1 45.2 284
비교예 2 35.2 553
비교예 3 32.6 862
비교예 4 30.1 1008
비교예 5 29.8 1220
실시예 1 36.1 324
실시예 2 33.1 335
실시예 3 30.8 362
실시예 4 28.5 355
실시예 5 33.2 225
실시예 6 30.5 244
상기 표 1을 참조하면, 비교예 1의 경우, 일반적인 적층 세라믹 커패시터가 인쇄회로기판에 실장된 경우 발생하는 어쿠스틱 노이즈 및 ESL 값을 나타내며, 각각 45.2 dBA 및 284 pH 로 측정되었다.
이에 대하여, 비교예 2 내지 4의 경우 어쿠스틱 노이즈 값은 각각 35.2, 32.6, 30.1 및 29.8로서 상기 비교예 1에 비하여 저감된 결과를 알 수 있다. 반면, ESL 값은 각각 553, 862, 1008 및 1220으로서, 상기 적층 세라믹 커패시터 단독의 경우인 비교예 1에 비하여 매우 높아진 것을 알 수 있다. ESL 값은 세라믹 칩의 두께가 두꺼워짐에 따라 더욱 높아지는 것을 알 수 있으며, 이는 세라믹 칩의 두께가 두꺼워짐에 따라 전류 경로가 증가한 결과임을 알 수 있다. 이와 같이 종래 적층 세라믹 커패시터를 단독으로 기판에 실장시 문제점인 어쿠스틱 노이즈를 저감하기 위하여 그 하부에 세라믹 칩을 배치할 경우 ESL이 증가하는 문제가 있다.
반면, 상기 본 발명의 실시예인 실시예 1 내지 6의 경우에는 어쿠스틱 노이즈 값은 각각 36.1, 33.1, 30.8, 28.5, 33.2 및 30.5이고, ESL 값은 각각 324, 335, 362, 355, 225, 244로서, ESL 값 증가 없이 어쿠스틱 노이즈를 저감할 수 있음을 알 수 있다.
특히, 상기 실시예 5 및 6은 세라믹 칩 내부에 전극이 삽입된 형태에 추가하여 제1 및 제2 전극을 관통하도록 비아 전극을 추가로 더 포함하는 형태로서, 적층 세라믹 커패시터 단품으로 기판에 실장하는 경우에 비하여 등가 직렬 인덕턴스(ESL) 값이 20% 이상 감소시킬 수 있으며, 이와 더불어 어쿠스틱 노이즈도 저감할 수 있는 효과가 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 ; 적층 세라믹 커패시터
200, 200', 200'', 200''' ; 세라믹 칩
110 ; 제1 세라믹 바디 210 ; 제2 세라믹 바디
300 ; 복합체 111 ; 유전체층
121, 122 ; 제1 및 제2 내부전극
131, 132 ; 제1 및 제2 외부전극
221, 222 ; 제1 및 제2 전극
231, 232 ; 제1 및 제2 단자전극
241, 242 ; 제1 및 제2 비아전극
213 ; 도전성 접착제
400 ; 실장 기판 410 ; 인쇄회로기판
421, 422 ; 제1 및 제2 전극패드
430 ; 솔더

Claims (16)

  1. 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 바디와 상기 제1 세라믹 바디의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터; 및
    상기 적층 세라믹 커패시터의 하부에 배치되며, 제2 세라믹 바디와 상기 제2 세라믹 바디의 양 단부에 배치되되, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩;이 결합된 복합체를 포함하며,
    상기 제2 세라믹 바디 내에는 복수의 전극이 배치된 복합 전자부품.
  2. 제1항에 있어서,
    상기 제2 세라믹 바디는 상유전체를 포함하는 복합 전자부품.
  3. 제1항에 있어서,
    상기 제1 세라믹 바디 내의 내부전극은 상기 복합체의 실장면에 대하여 수직으로 적층된 복합 전자부품.
  4. 제1항에 있어서,
    상기 제2 세라믹 바디 내에 배치된 복수의 전극은 상기 복합체의 실장면에 인접하여 배치된 복합 전자부품.
  5. 제1항에 있어서,
    상기 복수의 전극은 제1 단자 전극과 연결된 제1 전극과 제2 단자 전극과 연결된 제2 전극으로 구성되며,
    상기 세라믹 칩은 상기 제1 전극을 관통하여 상기 제1 단자 전극과 연결된 제1 비아 전극과 제2 전극을 관통하여 제2 단자 전극과 연결된 제2 비아 전극을 더 포함하는 복합 전자부품.
  6. 제1항에 있어서,
    상기 적층 세라믹 커패시터와 상기 세라믹 칩은 상기 제1 외부전극과 제2 외부전극의 하면에 도포된 도전성 접착제에 의해 결합된 복합 전자부품.
  7. 제1항에 있어서,
    상기 적층 세라믹 커패시터와 상기 세라믹 칩은 접착면 전체에 도포된 도전성 접착제에 의해 결합된 복합 전자부품.
  8. 제1항에 있어서,
    상기 세라믹 칩의 길이는 상기 적층 세라믹 커패시터의 길이보다 긴 복합 전자부품.
  9. 제8항에 있어서,
    상기 세라믹 칩의 폭은 상기 적층 세라믹 커패시터의 폭보다 큰 복합 전자부품.
  10. 제1항에 있어서,
    상기 세라믹 칩의 길이는 상기 적층 세라믹 커패시터의 길이보다 짧은 복합 전자부품.
  11. 제1항에 있어서,
    상기 세라믹 칩의 길이는 상기 적층 세라믹 커패시터의 길이보다 짧고, 상기 세라믹 칩의 폭은 상기 적층 세라믹 커패시터의 폭보다 작은 복합 전자부품.
  12. 상부에 복수 개의 전극 패드를 갖는 인쇄회로기판;
    상기 인쇄회로기판 위에 설치된 상기 제1항의 복합 전자부품; 및
    상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더;를 포함하는 복합 전자부품의 실장 기판.
  13. 제12항에 있어서,
    상기 제2 세라믹 바디는 상유전체를 포함하는 복합 전자부품의 실장 기판.
  14. 제12항에 있어서,
    상기 제1 세라믹 바디 내의 내부전극은 상기 복합체의 실장면에 대하여 수직으로 적층된 복합 전자부품의 실장 기판.
  15. 제12항에 있어서,
    상기 제2 세라믹 바디 내에 배치된 복수의 전극은 상기 복합체의 실장면에 인접하여 배치된 복합 전자부품의 실장 기판.
  16. 제12항에 있어서,
    상기 복수의 전극은 제1 단자 전극과 연결된 제1 전극과 제2 단자 전극과 연결된 제2 전극으로 구성되며,
    상기 세라믹 칩은 상기 제1 전극을 관통하여 상기 제1 단자 전극과 연결된 제1 비아 전극과 제2 전극을 관통하여 제2 단자 전극과 연결된 제2 비아 전극을 더 포함하는 복합 전자부품의 실장 기판.
KR1020170109472A 2017-08-29 2017-08-29 복합 전자부품, 그 실장 기판 KR102516763B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170109472A KR102516763B1 (ko) 2017-08-29 2017-08-29 복합 전자부품, 그 실장 기판
US16/001,338 US10622147B2 (en) 2017-08-29 2018-06-06 Composite electronic component and board having the same
JP2018109049A JP7460064B2 (ja) 2017-08-29 2018-06-06 複合電子部品及びその実装基板
CN202111299713.9A CN114023562B (zh) 2017-08-29 2018-08-21 复合电子组件和具有该复合电子组件的板
CN201810953546.7A CN109427482A (zh) 2017-08-29 2018-08-21 复合电子组件和具有该复合电子组件的板
US16/812,933 US11094461B2 (en) 2017-08-29 2020-03-09 Composite electronic component and board having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170109472A KR102516763B1 (ko) 2017-08-29 2017-08-29 복합 전자부품, 그 실장 기판

Publications (2)

Publication Number Publication Date
KR20190023551A true KR20190023551A (ko) 2019-03-08
KR102516763B1 KR102516763B1 (ko) 2023-03-31

Family

ID=65435572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170109472A KR102516763B1 (ko) 2017-08-29 2017-08-29 복합 전자부품, 그 실장 기판

Country Status (4)

Country Link
US (2) US10622147B2 (ko)
JP (1) JP7460064B2 (ko)
KR (1) KR102516763B1 (ko)
CN (2) CN114023562B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085449A (ko) * 2019-12-30 2021-07-08 삼성전기주식회사 전자 부품

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174863A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174865A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174866A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220084658A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 전자 부품
JP2022183977A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品
JP2022183972A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012658B1 (ko) 1970-04-24 1975-05-13
KR20150089277A (ko) * 2014-01-27 2015-08-05 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US20160343504A1 (en) * 2015-05-20 2016-11-24 Tdk Corporation Electronic component
KR20170005723A (ko) * 2015-07-06 2017-01-16 삼성전기주식회사 적층 전자부품 및 적층 전자부품의 실장 기판

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124835U (ko) * 1986-01-29 1987-08-08
JP4827157B2 (ja) 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
US7122131B2 (en) 2004-02-26 2006-10-17 Kyocera Corporation Conductive paste for via conductor, ceramic wiring board using the same, and method of manufacturing the same
US7092236B2 (en) 2005-01-20 2006-08-15 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100674841B1 (ko) 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
KR100920614B1 (ko) 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
US7920370B2 (en) 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP5012658B2 (ja) 2008-05-19 2012-08-29 Ｔｄｋ株式会社 コンデンサモジュール及びコンデンサの実装構造
JP2010073759A (ja) * 2008-09-16 2010-04-02 Tdk Corp 積層型チップバリスタ及び電子部品
JP5353251B2 (ja) 2009-01-07 2013-11-27 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
US10381162B2 (en) * 2010-05-26 2019-08-13 Kemet Electronics Corporation Leadless stack comprising multiple components
JP2012043947A (ja) * 2010-08-18 2012-03-01 Tdk Corp 積層コンデンサの実装構造
CN103035406A (zh) 2011-10-04 2013-04-10 三星电机株式会社 多层电容器及其制造方法
JP5664597B2 (ja) 2012-06-12 2015-02-04 株式会社村田製作所 実装構造及び実装方法
KR101452048B1 (ko) * 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
JP5794256B2 (ja) 2013-03-19 2015-10-14 株式会社村田製作所 電子部品および電子部品連
JP2014187315A (ja) * 2013-03-25 2014-10-02 Murata Mfg Co Ltd 電子部品
KR101452130B1 (ko) 2013-08-30 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102070233B1 (ko) 2014-11-10 2020-01-28 삼성전기주식회사 복합 전자부품, 그 실장 기판 및 포장체
KR102029499B1 (ko) * 2014-11-14 2019-10-07 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102029500B1 (ko) * 2014-11-14 2019-10-07 삼성전기주식회사 복합 전자부품 및 그 실장 기판
JP6218725B2 (ja) 2014-12-26 2017-10-25 太陽誘電株式会社 積層セラミックコンデンサ
KR102139763B1 (ko) * 2015-01-08 2020-07-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6520398B2 (ja) * 2015-05-27 2019-05-29 Tdk株式会社 電子部品
JP6743602B2 (ja) * 2016-09-09 2020-08-19 株式会社村田製作所 複合電子部品および抵抗素子
KR20180047892A (ko) * 2016-11-01 2018-05-10 삼성전기주식회사 적층 전자 부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012658B1 (ko) 1970-04-24 1975-05-13
KR20150089277A (ko) * 2014-01-27 2015-08-05 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US20160343504A1 (en) * 2015-05-20 2016-11-24 Tdk Corporation Electronic component
KR20170005723A (ko) * 2015-07-06 2017-01-16 삼성전기주식회사 적층 전자부품 및 적층 전자부품의 실장 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085449A (ko) * 2019-12-30 2021-07-08 삼성전기주식회사 전자 부품
US11328870B2 (en) 2019-12-30 2022-05-10 Samsung Electro-Mechanics Co., Ltd. Electronic component

Also Published As

Publication number Publication date
US10622147B2 (en) 2020-04-14
KR102516763B1 (ko) 2023-03-31
US20200211770A1 (en) 2020-07-02
US11094461B2 (en) 2021-08-17
CN114023562A (zh) 2022-02-08
CN114023562B (zh) 2023-07-21
CN109427482A (zh) 2019-03-05
JP2019047109A (ja) 2019-03-22
US20190066919A1 (en) 2019-02-28
JP7460064B2 (ja) 2024-04-02

Similar Documents

Publication Publication Date Title
KR102070233B1 (ko) 복합 전자부품, 그 실장 기판 및 포장체
KR102538906B1 (ko) 복합 전자부품 및 그 실장 기판
KR102004804B1 (ko) 복합 전자부품, 그 실장 기판
KR102516763B1 (ko) 복합 전자부품, 그 실장 기판
KR101548793B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
KR20150051668A (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR102059442B1 (ko) 복합 전자부품, 그 실장 기판
KR20160139409A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102122931B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20180073358A (ko) 적층형 커패시터 및 그 실장 기판
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR20180072974A (ko) 적층형 커패시터 및 그 실장 기판
KR20180106427A (ko) 전자 부품, 그 실장 기판 및 메탈 프레임의 제조 방법
KR102584973B1 (ko) 복합 전자부품
US10629374B2 (en) Composite electronic component and board having the same
KR102319605B1 (ko) 복합 전자부품
KR102351179B1 (ko) 복합 전자부품
KR20180073357A (ko) 적층형 커패시터 및 그 실장 기판
KR20190067755A (ko) 적층 세라믹 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant