CN110473882B - 显示模组及其制备方法、显示面板 - Google Patents
显示模组及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN110473882B CN110473882B CN201910754141.5A CN201910754141A CN110473882B CN 110473882 B CN110473882 B CN 110473882B CN 201910754141 A CN201910754141 A CN 201910754141A CN 110473882 B CN110473882 B CN 110473882B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- conductive adhesive
- filling
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 302
- 229910052751 metal Inorganic materials 0.000 claims abstract description 172
- 239000002184 metal Substances 0.000 claims abstract description 172
- 239000012790 adhesive layer Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000002245 particle Substances 0.000 abstract description 58
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供了一种显示模组及其制备方法、显示面板，通过将设置于第一金属层和第二金属层之间的介电层上的过孔使用金属层填充，以实现第一金属层和第二金属层之间的导通，并且通过填充过孔，避免在邦定时设置于第一金属层和介电层之间的第一导电胶层和设置于第二金属层和介电层之间的第二导电胶层中的导电粒子进入过孔而造成导电粒子的压缩度不足，从而保证了导电粒子之间的良好接触，并且增加了导电粒子与第一金属层、第二金属层之间的接触面积，从而提高了导电粒子与第一金属层、第二金属层之间的导电性。
Description
技术领域
本发明涉及显示屏领域，具体涉及一种显示模组及其制备方法、显示面板。
背景技术
随着显示屏的发展，泛在屏时代慢慢融入生活，人们对屏幕的显示和使用效果的需求不断提升，对显示屏的分辨率越来越高，高PPI产品的设计和研发愈发重要，高分辨率显示是显示技术中的重要前沿方向之一。
然而，显示屏的PPI越高，集成电路芯片的输出端走线就越密集，从而导致集成电路芯片的输出管脚换线的过孔也越多，而在邦定(bonding)时由于导电胶中的导电粒子会进入过孔内，从而导致该过孔换线处的导电粒子在邦定时压缩度降低且与集成电路芯片的接触面积减小，从而，降低了导电胶的导电效果。
发明内容
有鉴于此，本发明实施例致力于提供一种显示模组及其制备方法，通过将介电层上的过孔填充，以保证导电胶层中的导电粒子在邦定过程中能够很好的被压缩，增加导电粒子与金属层之间的接触面积且保证了导电粒子之间的良好接触，从而解决上述导电胶层的导电效果不好的问题。
根据本发明的一方面，本发明一实施例提供的一种显示模组，包括：层叠设置的第一金属层和第二金属层；设置于所述第一金属层和第二金属层之间的介电层，其中所述介电层上设置至少一个贯穿所述介电层并连通所述第一金属层和所述第二金属层的过孔；设置于所述第一金属层和所述介电层之间的第一导电胶层；设置于所述第二金属层和所述介电层之间的第二导电胶层；以及填充所述过孔的填补层，其中所述填补层为金属层。
在一实施例中，所述填补层的的厚度等于所述过孔的深度。
在一实施例中，所述填充层的材质与所述第一金属层的材质相同，和/或所述填充层的材质与所述第二金属层的材质相同。
在一实施例中，所述填充层的材质包括钛/铝/钛合金。
在一实施例中，所述过孔的形状包括长方体或圆柱体。
在一实施例中，所述介电层的材质包括氮化硅或氧化硅。
根据本发明的另一方面，本发明一实施例提供的一种显示面板，包括如上任一项所述的显示模组。
根据本发明的另一方面，本发明一实施例提供的一种显示模组的制备方法，包括：在基板上表面制备第一金属层；在所述第一金属层上表面制备第一导电胶层；在所述第一导电胶层上表面制备介电层，其中所述介电层上包括至少一个贯穿所述介电层的过孔；在所述过孔中制备填补层以填充所述过孔；在所述介电层上表面制备第二导电胶层；以及在所述第二导电胶层上表面制备第二金属层。
在一实施例中，所述在所述过孔中制备填补层以填充所述过孔包括：在所述介电层上表面及所述过孔内制备所述填补层；以及将所述介电层上表面的所述填补层刻蚀掉。
在一实施例中，在所述第二导电胶层上表面制备第二金属层之后，所述方法还包括：对所述第一金属层和所述第二金属层进行邦定。
本发明实施例提供的显示模组，通过将设置于第一金属层和第二金属层之间的介电层上的过孔使用金属层填充，以实现第一金属层和第二金属层之间的导通，并且通过填充过孔，避免在邦定时第一导电胶层和第二导电胶层中的导电粒子进入过孔而造成导电粒子的压缩度不足，从而保证了导电粒子之间的良好接触，并且增加了导电粒子与第一金属层、第二金属层之间的接触面积，从而提高了导电粒子与第一金属层、第二金属层之间的导电性。
附图说明
图1所示为本申请一实施例提供的一种显示模组的结构示意图。
图2所示为本申请一实施例提供的一种显示模组的制备方法流程图。
图3所示为本申请另一实施例提供的一种显示模组的制备方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，在示例性实施例中，因为相同的参考标记表示具有相同结构的相同部件或相同方法的相同步骤，如果示例性地描述了一实施例，则在其他示例性实施例中仅描述与已描述实施例不同的结构或方法。
在整个说明书及权利要求书中，当一个部件描述为“连接”到另一部件，该一个部件可以“直接连接”到另一部件，或者通过第三部件“电连接”到另一部件。此外，除非明确地进行相反的描述，术语“包括”及其相应术语应仅理解为包括所述部件，而不应该理解为排除任何其他部件。
随着人们对显示屏的显示和使用效果的需求不断提高，显示屏的分辨率和PPI也越来越高，同时显示屏内部的走线也越来越复杂，为了充分利用显示屏内部的空间，有的显示屏在台阶侧也设置金属层，例如M1金属层和金属M3层，其中M1金属层和金属M3层之间设置绝缘层(如介电层)，并且在介电层上开设过孔以实现M1金属层和金属M3层之间的导通。然而在邦定时，过孔附近的导电粒子在压力的作用下会部分进入过孔，从而导致过孔附近的导电粒子的压缩度降低，从而导致过孔附近的导电粒子之间的接触性较差，从而影响导电胶层的整体导电性能。同时，导电粒子的压缩度降低也会导致导电粒子与金属层之间的接触面积减小，从而进一步影响了导电胶层的导电性能。
出于解决导电胶层的导电性能较差的问题，本申请提出一种显示模组，通过使用金属层填充过孔，以实现绝缘层表面的平整，从而保证绝缘层表面的导电粒子在邦定时的压缩度满足要求，继而可以保证导电粒子之间的良好接触以及导电粒子与金属层之间的良好接触，从而提高导电胶层的导电性能，提高整个显示屏的显示效果。本申请实施例所提供的技术方案可以应用于玻璃覆晶(COG，Chip On Glass)封装，覆晶薄膜(CPF，Chip OnFilm)封装以及聚酰亚胺覆晶(COP，Chip On Pi)封装。
下面结合附图具体说明本申请实施例中技术方案。
图1所示为本申请一实施例提供的一种显示模组的结构示意图。如图1所示，该显示模组包括：层叠设置的第一金属层1和第二金属层2，以及设置于第一金属层1和第二金属层2之间的介电层3，其中介电层3上设置至少一个贯穿介电层3并连通第一金属层1和第二金属层2的过孔31；介电层3用于实现第一金属层1和第二金属层2的绝缘，并且在介电层3上设置至少一个过孔31以实现第一金属层1与第二金属层2之间的部分位置的连通。在第一金属层1和介电层之间3设置第一导电胶层4，在第二金属层2和介电层3之间设置第二导电胶层5，通过第一导电胶层4和第二导电胶层5分别实现第一金属层1和第二金属层2与邦定区域的集成电路芯片的电连接。通过在过孔31中设置填充过孔31的填补层6，其中填补层6为金属层，实现第一金属层1和第二金属层2在过孔31处的连通，并且利用填补层6填平过孔，避免邦定时第一导电胶层4和第二导电胶层5中的导电粒子在压力的作用下进入过孔31而造成第一导电胶层4和第二导电胶层5的导电性能降低。
在一实施例中，第一金属层1可以为M1金属层，第二金属层2可以为M3金属层。应当理解，本申请实施例中的第一金属层1和第二金属层2也可以是其他通过导电粒子实现与其他膜层电连接且存在过孔的膜层，本申请实施例对于第一金属层1和第二金属层2的具体位置不做限定。
通过将设置于第一金属层1和第二金属层2之间的介电层3上的过孔31使用金属层填充，以实现第一金属层1和第二金属层2之间的导通，并且通过填充过孔31，避免在邦定时设置于第一金属层1和介电层3之间的第一导电胶层4和设置于第二金属层2和介电层3之间的第二导电胶层5中的导电粒子进入过孔而造成导电粒子的压缩度不足，从而保证了导电粒子之间的良好接触，并且增加了导电粒子与第一金属层1、第二金属层2之间的接触面积，从而提高了导电粒子与第一金属层1、第二金属层2之间的导电性。
在一实施例中，填补层6的的厚度可等于过孔31的深度。即填补层6刚好填平过孔31，从而使得介电层3的表面为平整的表面，在邦定时，导电粒子在平整的表面上被压缩，能够达到所需求的压缩度且能够保证各个导电粒子的压缩一致性，从而提高第一导电胶层4和第二导电胶层5的整体导电性能。
在一实施例中，填充层6的材质可与第一金属层1或第二金属层2的材质相同。通过设置填充层6的材质与第一金属层1或第二金属层2的材质相同，可以降低填充层6与第一金属层1或第二金属层2之间的接触阻抗，从而进一步提高填充层6与第一金属层1或第二金属层2之间导电性。在进一步的实施例中，填充层6的材质可与第一金属层1和第二金属层2的材质相同，同时降低填充层6与第一金属层1和第二金属层2之间的接触阻抗，从而进一步提高填充层6与第一金属层1和第二金属层2之间导电性。
在一实施例中，填充层6的材质可以是钛/铝/钛合金。应当理解，本申请实施例可以根据实际应用场景的需求而选取不同填充层6的材质，只要所选取的填充层6的材质能够满足电连通第一金属层1和第二金属层2即可，本申请对于填充层6的具体材质不做限定。
在一实施例中，过孔31的形状可包括长方体或圆柱体等。即过孔31横截面形状可以包括长方形或圆形。应当理解，本申请实施例可以根据实际应用场景的需求而选取不同形状的过孔31，只要所选取的过孔31的形状能够满足电连通第一金属层1和第二金属层2即可，本申请对于过孔31的具体形状不做限定。在进一步的实施例中，过孔31的尺寸可以为8纳米*8纳米，6纳米*10纳米，20纳米*10纳米。应当理解，本申请实施例可以根据实际应用场景的需求而选取过孔31的尺寸，只要所选取的过孔31的尺寸能够满足电连通第一金属层1和第二金属层2的需求即可，本申请对于过孔31的具体尺寸不做限定。
在一实施例中，介电层3的材质可以包括氮化硅或氧化硅等绝缘材质。应当理解，本申请实施例可以根据实际应用场景的需求而选取不同介电层3的材质，只要所选取的介电层3的材质能够满足实现第一金属层1和第二金属层2的绝缘即可，本申请对于介电层3的具体材质不做限定。
本发明一实施例提供了一种显示面板，包括如上任一项的显示模组。通过将设置于第一金属层和第二金属层之间的介电层上的过孔使用金属层填充，以实现第一金属层和第二金属层之间的导通，并且通过填充过孔，避免在邦定时设置于第一金属层和介电层之间的第一导电胶层和设置于第二金属层和介电层之间的第二导电胶层中的导电粒子进入过孔而造成导电粒子的压缩度不足，从而保证了导电粒子之间的良好接触，并且增加了导电粒子与第一金属层、第二金属层之间的接触面积，从而提高了导电粒子与第一金属层、第二金属层之间的导电性。
图2所示为本申请一实施例提供的一种显示模组的制备方法流程图。如图2所示，该显示模组的制备方法包括如下步骤。
步骤210：在基板上表面制备第一金属层1。
基板可以是制备或直接获取，其中，根据实际应用场景的需求，基板可以为刚性基板(如玻璃基板)，也可以是柔性基板。应当理解，可以直接在基板上表面制备第一金属层1，也可以在基板和第一金属层1之间设置其他膜层(例如柔性衬底等)，本申请实施例对于基板与第一金属层1之间是否存在其他膜层不做限定。
步骤220：在第一金属层1上表面制备第一导电胶层4。
在第一金属层1远离基板一侧的上表面制备第一导电胶层4，通过第一导电胶层4可以实现第一金属层1与邦定区域的集成电路芯片的电连接，其中第一导电胶层4中包括多个导电粒子，通过多个导电粒子的相互接触实现第一金属层1与邦定区域的集成电路芯片的电连接。
步骤230：在第一导电胶层4上表面制备介电层3，其中介电层3上包括至少一个贯穿介电层3的过孔31。
在第一导电胶层4远离第一金属层1一侧的上表面制备具有绝缘特性的介电层3，以实现第一金属层1与其他膜层的绝缘设置。其中介电层3上包括至少一个过孔31，该过孔31沿膜层层叠方向贯穿介电层3，通过该过孔31可以实现第一金属层1与其他膜层的部分电连通。
步骤240：在过孔31中制备填补层6以填充过孔31。
使用填补层6填充过孔31以实现介电层3的表面平整性，从而保证在邦定过程中导电粒子不会进入过孔31，避免导电粒子的压缩率降低而造成导电粒子的接触面积降低，继而避免导电粒子的导电性降低。其中填补层6的材质为金属，以实现过孔31两侧膜层的电连通，优选地，填补层6的材质可以与其两侧膜层的材质相同或相近，以尽量减少填补层6与其两侧膜层之间的接触阻抗。
在一实施例中，步骤240的实现方式可以包括：在介电层3上表面及过孔31内制备填补层6；以及将介电层3上表面的填补层6刻蚀掉。在制备过程中，可以先在介电层3远离第一金属层1一侧的表面和过孔31内部制备填补层6且保证填补层6完全填充过孔31，其中制备填补层6可以通过物理气相沉积(PVD)方法实现。然后再通过曝光、显影、刻蚀等工艺将介电层3表面的填补层6刻蚀掉，只保留过孔31内的填补层6，从而实现在过孔31内部制备填补层6以保证介电层3的表面平整。
步骤250：在介电层3上表面制备第二导电胶层5。
在介电层3远离第一金属层1一侧的表面制备第二导电胶层5，通过第二导电胶层5可以实现第二导电胶层5一侧的金属层与邦定区域的集成电路芯片的电连接，其中第二导电胶层5中包括多个导电粒子，通过多个导电粒子的相互接触实现第二导电胶层5一侧的金属层与邦定区域的集成电路芯片的电连接。
步骤260：在第二导电胶层5上表面制备第二金属层2。
在第二导电胶层5远离介电层3一侧的表面制备第二金属层2，以实现第二金属层2与邦定区域的集成电路芯片的电连接，并且第二金属层2与第一金属层1通过过孔31中的填补层6部分电连接。
通过将设置于第一金属层1和第二金属层2之间的介电层3上的过孔31使用金属层填充，以实现第一金属层1和第二金属层2之间的导通，并且通过填充过孔31，避免在邦定时设置于第一金属层1和介电层3之间的第一导电胶层4和设置于第二金属层2和介电层3之间的第二导电胶层5中的导电粒子进入过孔而造成导电粒子的压缩度不足，从而保证了导电粒子之间的良好接触，并且增加了导电粒子与第一金属层1、第二金属层2之间的接触面积，从而提高了导电粒子与第一金属层1、第二金属层2之间的导电性。
图3所示为本申请另一实施例提供的一种显示模组的制备方法流程图。如图3所示，在步骤260之后，该方法还可以包括：
步骤270：对第一金属层1和第二金属层2进行邦定。通过绑定工艺实现第一金属层1和第二金属层2分别与邦定区域的集成电路芯片的电连接。
在一实施例中，邦定的温度包括160℃，和/或邦定的压力包括60兆帕，和/或邦定的时间包括5秒。应当理解，本实施例中所列举的绑定的温度条件、压力条件和时间条件只是较优的选择，并非限定本申请实施例中绑定的实现条件。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种显示模组，其特征在于，包括：
层叠设置的第一金属层和第二金属层；
设置于所述第一金属层和第二金属层之间的介电层，其中所述介电层上设置至少一个贯穿所述介电层并连通所述第一金属层和所述第二金属层的过孔；
设置于所述第一金属层和所述介电层之间的第一导电胶层；
设置于所述第二金属层和所述介电层之间的第二导电胶层；以及
填充所述过孔的填补层，其中所述填补层为金属层；
所述第一金属层、所述第一导电胶层、所述介电层、所述第二导电胶层以及所述第二金属层形成一体式层叠结构；
所述填补层的厚度等于所述过孔的深度；
所述第一导电胶层和所述第二导电胶层覆盖所述填补层的上下表面。
2.根据权利要求1所述的显示模组，其特征在于，所述填补层的材质与所述第一金属层的材质相同，和/或所述填补层的材质与所述第二金属层的材质相同。
3.根据权利要求2所述的显示模组，其特征在于，所述填补层的材质包括钛/铝/钛合金。
4.根据权利要求1所述的显示模组，其特征在于，所述过孔的形状包括长方体或圆柱体。
5.根据权利要求1所述的显示模组，其特征在于，所述介电层的材质包括氮化硅或氧化硅。
6.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的显示模组。
7.一种显示模组的制备方法，其特征在于，包括：
在基板上表面制备第一金属层；
在所述第一金属层上表面制备第一导电胶层；
在所述第一导电胶层上表面制备介电层，其中所述介电层上包括至少一个贯穿所述介电层的过孔；
在所述过孔中制备填补层以填充所述过孔；
在所述介电层上表面制备第二导电胶层；以及
在所述第二导电胶层上表面制备第二金属层；
所述第一导电胶层和所述第二导电胶层覆盖所述填补层的上下表面；
所述填补层的厚度等于所述过孔的深度。
8.根据权利要求7所述的方法，其特征在于，所述在所述过孔中制备填补层以填充所述过孔包括：
在所述介电层上表面及所述过孔内制备所述填补层；以及
将所述介电层上表面的所述填补层刻蚀掉。
9.根据权利要求7所述的方法，其特征在于，在所述第二导电胶层上表面制备第二金属层之后，还包括：
对所述第一金属层和所述第二金属层进行邦定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910754141.5A CN110473882B (zh) | 2019-08-15 | 2019-08-15 | 显示模组及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910754141.5A CN110473882B (zh) | 2019-08-15 | 2019-08-15 | 显示模组及其制备方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473882A CN110473882A (zh) | 2019-11-19 |
| CN110473882B true CN110473882B (zh) | 2022-04-26 |
Family
ID=68510875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910754141.5A Active CN110473882B (zh) | 2019-08-15 | 2019-08-15 | 显示模组及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473882B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111583792B (zh) * | 2020-05-09 | 2022-02-01 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| CN111621243B (zh) * | 2020-05-19 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 导电胶及显示面板、显示装置 |
| CN112002700A (zh) * | 2020-08-05 | 2020-11-27 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、显示装置以及显示系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1551320A (zh) * | 2003-05-12 | 2004-12-01 | ������������ʽ���� | 各向异性导电性粘接剂、装配方法、电光装置模块和电子设备 |
| CN108242450A (zh) * | 2016-12-23 | 2018-07-03 | 三星电子株式会社 | 图像传感器及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7897431B2 (en) * | 2008-02-01 | 2011-03-01 | Promos Technologies, Inc. | Stacked semiconductor device and method |
-
2019
- 2019-08-15 CN CN201910754141.5A patent/CN110473882B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1551320A (zh) * | 2003-05-12 | 2004-12-01 | ������������ʽ���� | 各向异性导电性粘接剂、装配方法、电光装置模块和电子设备 |
| CN108242450A (zh) * | 2016-12-23 | 2018-07-03 | 三星电子株式会社 | 图像传感器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473882A (zh) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110473882B (zh) | 显示模组及其制备方法、显示面板 | |
| CN1812088B (zh) | 多层构造半导体微型组件及制造方法 | |
| TWI264744B (en) | Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same | |
| US9313911B2 (en) | Package substrate | |
| JPH09321439A (ja) | 積層回路基板 | |
| JP2014179476A (ja) | モジュールおよびその製造方法 | |
| CN104332412A (zh) | 封装基板、封装结构以及封装基板的制作方法 | |
| CN103906371A (zh) | 具有内埋元件的电路板及其制作方法 | |
| JP4839824B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
| CN110137222A (zh) | 显示面板及显示装置 | |
| TW466741B (en) | System semiconductor device and method of manufacturing the same | |
| TW200814867A (en) | Wiring board | |
| CN105518853A (zh) | 嵌入式电子封装和相关联的方法 | |
| US7843051B2 (en) | Semiconductor package and method of fabricating the same | |
| CN112151459B (zh) | 封装电路结构及其制作方法 | |
| JP6128209B2 (ja) | 多層配線基板及びその製造方法並びにプローブカード用基板 | |
| US11011319B2 (en) | Electronic component | |
| WO2019230591A1 (ja) | 固体電解コンデンサ | |
| CN107615893A (zh) | 布线基板、电子装置以及电子模块 | |
| KR20110123036A (ko) | 반도체 패키지 및 그 제조방법 | |
| WO2018128095A1 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
| TW201017864A (en) | Thin stack package using embedded-type chip carrier | |
| TW200919676A (en) | Packaging substrate structure having capacitor embedded therein and method for manufacturing the same | |
| JP2008251850A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001044317A (ja) | 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |