JP2008135648A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】強誘電体キャパシタの上部電極上の水素保護膜の膜厚を抑制し、下部側面に必要な水素保護膜を形成可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１１と、半導体基板１１に形成されたトランジスタ４０と、ランジスタ４０上を覆うように形成された層間絶縁膜１３と、層間絶縁膜１３上に形成された下部電極２１、下部電極２１上に形成された強誘電体膜２３、及び、強誘電体膜２３上に形成された上部電極２５を有し、下部電極２１及び上部電極２５が、それぞれ、トランジスタ４０に接続され、下部電極２１の下面と角度を有する下部電極２１の側面の傾斜が、連なる強誘電体膜２３及び上部電極２５の側面の傾斜より緩い強誘電体キャパシタ１０１と、強誘電体キャパシタ１０１の側面を含む表面を覆う水素保護膜３１とを備えている。
【選択図】図１

Description

本発明は、強誘電体キャパシタを有する半導体装置及び半導体装置の製造方法に関する。

従来、強誘電体キャパシタを用いて不揮発にデータを記憶する半導体装置（以下、ＦｅＲＡＭ、Ferroelectric Random Access Memory）が知られている。ＦｅＲＡＭの内、チェーン型ＦｅＲＡＭは、トランジスタと強誘電体キャパシタを並列接続したものを、複数個直列接続してセルアレイブロックを構成している。強誘電体キャパシタは、絶縁膜で覆われた半導体基板上に下部電極、強誘電体膜、及び上部電極が積層して形成される。

チェーン型ＦｅＲＡＭは、セルアレイブロック内で隣接するトランジスタの拡散層を共有することにより、また、強誘電体キャパシタにＣＯＰ（Capacitor On Plug）構造を用いることにより単位セルの微細化が可能である。ＣＯＰ構造は、トランジスタが形成された半導体基板上の層間絶縁膜にコンタクトプラグを埋め込み、このコンタクトプラグ上に強誘電体キャパシタを形成するものである。この場合、対をなす２つの強誘電体キャパシタが、１つのコンタクトプラグを介して拡散層に接続される共通の下部電極を持つように形成される。共通の下部電極上の強誘電体膜は、必ずしも分離されている訳ではないが、対をなして強誘電体膜に接続される上部電極は、分離されて、別々のセルを構成する。

チェーン型ＦｅＲＡＭは高集積化の要求が高く、セルの微細化が進められている。微細なセルを有する構造として、例えば、強誘電体キャパシタは、下部電極、その上の強誘電体膜、及びその上の上部電極を有し、２個ずつの強誘電体キャパシタが共通の下部電極及び個別の上部電極を持つように対をなし、且つ、対をなす強誘電体キャパシタ内の上部電極間のスペースと、１つの対をなす強誘電体キャパシタと隣接の対をなす強誘電体キャパシタとの間のスペースとが１回のドライエッチング工程で加工され、ドライエッチングされた側面が急な傾斜を有する半導体装置が開示されている（例えば、特許文献１参照。）。

この開示された半導体装置は、セルの小型化に有効なものの、対をなす強誘電体キャパシタの外側の側面は急な傾斜を有する構造としているため、下部側面に、強誘電体膜を水素から保護するために必要な膜厚の水素保護膜を形成しようとすると、上部電極上の水素保護膜が著しく厚くなる。その結果、上部電極上の水素保護膜にコンタクトのための開口を形成しようとすると、コンタクト形成歩留が低下するという問題が発生する。
特開２００１−２５７３２０号公報（第４、５頁、図２）

本発明は、強誘電体キャパシタの上部電極上の水素保護膜の膜厚を抑制し、下部側面に必要な水素保護膜を形成可能な半導体装置及び半導体装置の製造方法を提供する。

本発明の一態様の半導体装置は、半導体基板と、前記半導体基板に形成されたトランジスタと、前記トランジスタ上を覆うように形成された層間絶縁膜と、前記層間絶縁膜上に形成された下部電極、前記下部電極上に形成された強誘電体膜、及び、前記強誘電体膜上に形成された上部電極を有し、前記下部電極及び前記上部電極が、それぞれ、前記トランジスタに接続され、前記下部電極の下面と角度を有する前記下部電極の側面の傾斜が、連なる前記強誘電体膜及び前記上部電極の側面の傾斜より緩い強誘電体キャパシタと、前記強誘電体キャパシタの側面を含む表面を覆う水素保護膜とを備えていること特徴とする。

また、本発明の別態様の半導体装置は、半導体基板と、前記半導体基板に形成された第１及び第２の拡散領域を有するトランジスタと、前記トランジスタ上を覆うように形成された層間絶縁膜と前記層間絶縁膜上に形成された下部電極、前記下部電極上に形成された強誘電体膜、及び、前記強誘電体膜上に形成された上部電極を有し、前記下部電極及び前記上部電極が、コンタクトプラグを介して、前記第１及び第２の拡散領域と、それぞれ、接続され、前記下部電極の下面と角度を有する前記下部電極の側面の傾斜が、連なる前記強誘電体膜及び前記上部電極の側面の傾斜より緩い強誘電体キャパシタと、前記強誘電体キャパシタの側面を含む表面を覆う酸化膜を有する水素保護膜とを備えていること特徴とする。

また、本発明の別態様の半導体装置の製造方法は、半導体基板に拡散層を有するトランジスタを形成し、前記トランジスタを覆うように前記半導体基板上に層間絶縁膜を形成し、前記拡散層と接続するコンタクトプラグを形成する工程と、前記層間絶縁膜上に、前記コンタクトプラグと接続される下部電極膜、強誘電体膜、及び上部電極膜を順次堆積する工程と、前記上部電極膜の上部電極形成領域上にエッチングマスクを形成する工程と、前記エッチングマスクを用いて、前記上部電極膜を分離、または、前記上部電極膜と前記強誘電体膜とを分離するようにエッチングを行い、次に、側面の傾斜が前記強誘電体膜の側面の傾斜より緩くなるように前記下部電極膜を分離するエッチングを行い、下部電極、強誘電体膜、及び上部電極を有する強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタの側面を含む表面に、酸化膜を有する水素保護膜を形成する工程とを備えていることを特徴とする。

また、本発明の別態様の半導体装置の製造方法は、半導体基板に拡散層を有するトランジスタを形成し、前記トランジスタを覆うように前記半導体基板上に層間絶縁膜を形成し、前記拡散層と接続するコンタクトプラグを形成する工程と、前記層間絶縁膜上に、前記コンタクトプラグと接続される下部電極膜、強誘電体膜、及び上部電極膜を順次堆積する工程と、前記上部電極膜の上部電極形成領域上にエッチングマスクを形成する工程と、前記エッチングマスクを用いて、前記上部電極膜を分離、または、前記上部電極膜と前記強誘電体膜とを分離するように第１のエッチングを行う工程と、前記第１のエッチングにより形成された面上に側壁マスク用膜を堆積する工程と、前記側壁マスク用膜をエッチバックして、少なくとも前記上部電極側面に側壁マスクを形成する工程と、前記側壁マスクを用いて、前記強誘電体膜側面に連なる前記下部電極膜側面の傾斜の一部が、前記強誘電体膜側面の傾斜より緩くなるように、前記第１のエッチングにより形成された面から前記層間絶縁膜方向に第２のエッチングを行い、下部電極、強誘電体膜、及び上部電極を有する強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタの側面を含む表面に、酸化膜を有する水素保護膜を形成する工程とを備えていることを特徴とする。

本発明によれば、強誘電体キャパシタの上部電極上の水素保護膜の膜厚を抑制し、下部側面に必要な水素保護膜を形成可能な半導体装置及び半導体装置の製造方法を提供することが可能である。

以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。

本発明の実施例１に係る半導体装置及び半導体装置の製造方法について、図１乃至図３を参照しながら説明する。図１は半導体装置の構造を模式的に示す断面図である。図２は半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図である。図３は、強誘電体キャパシタに焦点を当てた半導体装置の製造方法を工程順に模式的に示す層構造断面図である。

図１に示すように、半導体装置１は、半導体基板１１、半導体基板１１上に形成されたトランジスタ４０、トランジスタ４０上を覆うように形成された層間絶縁膜１３、層間絶縁膜１３上にコンタクトプラグ１５を介して形成された強誘電体キャパシタ１０１、及び、強誘電体キャパシタ１０１の側面を含む表面を覆う水素保護膜３１を備えている。

半導体基板１１は、例えば、ｐ型の素子形成領域を有するシリコン基板である。半導体基板１１表面の素子形成領域に、ソースまたはドレインとなるｎ型の拡散層４１が離間して形成され、対をなす拡散層４１の離間した部分の上部にゲート絶縁膜４２を介してゲート電極４３が形成されてトランジスタ４０が構成されている。

強誘電体キャパシタ１０１は、下側のトランジスタ４０側から下部電極２１、強誘電体膜２３、及び、上部電極２５が積層された構造である。下部電極２１は、層間絶縁膜１３に埋め込まれた、例えば、Ｗからなるコンタクトプラグ１５を介して、トランジスタ４０の一方の拡散層４１に接続されている。上部電極２５は、周囲を覆う層間絶縁膜３３に埋め込まれた、例えば、Ａｌプラグを有する配線層４５及び層間絶縁膜１３に埋め込まれた、例えば、Ｗからなるコンタクトプラグ１６を介して、トランジスタ４０の他方の拡散層４１と接続されている。メモリの単位となるセルは、１つの強誘電体キャパシタ１０１と強誘電体キャパシタ１０１に接続されるスイッチング機能を有する１つのトランジスタ４０で構成される。

図２に示すように、強誘電体キャパシタ１０１は、２個ずつが１つの共通の下部電極２１を有し、下部電極２１上に２個に分離された上部電極２５が配置され、下部電極２１と上部電極２５との間に、上部電極２５に対応して分離された強誘電体膜２３が配置された構成をなす。対をなす強誘電体キャパシタ１０１の外側の側面は、２段の傾きを有している。下側、すなわち、下部電極２１の側面の傾き（下部電極２１の下面等に対する傾斜角）は、上側、すなわち、上部電極２５及び強誘電体膜２３の側面の傾きよりも緩やかである。そして、下部電極２１の側面に連なる層間絶縁膜１３の表面は、下部電極２１の下面よりわずかに下側に形成されている。

また、対をなす２個の強誘電体キャパシタ１０１は、Ｖ字形の溝２９が形成されて分離されている。Ｖ字形の溝２９を構成する対向する側面は、上部電極２５及び強誘電体膜２３の側面であって、対をなす強誘電体キャパシタ１０１の外側の上部側面の傾きとほぼ同じ（傾きの差は±５度程度以内）である。Ｖ字形の溝２９の底部は、下部電極２１の上面にほぼ一致する。

強誘電体キャパシタ１０１は、例えば、Ａｌ_２Ｏ_３からなる水素保護膜３１で覆われている。図１に示すように、水素保護膜３１はコンタクト用に開口されて、上部電極２５に接続するＡｌプラグが形成されて、配線層４５に接続される。Ａｌプラグは、他のＷ等からなるプラグに比較して、強誘電体膜２３に対する水素ダメージを抑制する効果がある。

次に、半導体装置１の製造方法について説明する。図３（ａ）に示すように、半導体基板１１上に形成されるトランジスタ４０は、周知の方法で形成される。トランジスタ４０を覆うように層間絶縁膜１３が形成される。この層間絶縁膜１３にコンタクト孔を形成し、コンタクト孔にＷ等のコンタクトプラグ１５を埋め込む。この後、強誘電体キャパシタ１０１を形成するための材料膜である下部電極膜２１ａ、強誘電体膜２３ａ、及び、上部電極膜２５ａを堆積する。下部電極膜２１ａは、バリアメタルを含むＴｉＡｌＮ／Ｉｒで、合計の膜厚は例えば１５０ｎｍである。なお、下部電極膜２１ａは、Ｔｉ／Ｉｒであってもよいし、Ｉｒの上にＳｒＲｕＯ_３を形成することも可能である。強誘電体膜２３ａは、Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３（ＰＺＴ膜）で、膜厚は例えば１００ｎｍである。上部電極膜２５ａは、ＳｒＲｕＯ_３／ＩｒＯ_２で、合計の膜厚は例えば８０ｎｍである。

図３（ｂ）に示すように、フォトリソグラフィ工程を用いて、上部電極膜２５ａをパターニングするためのエッチング用マスク２７を形成する。対をなす２つの強誘電体キャパシタ１０１を形成するためのマスクの間隔は、引き続き行われるドライエッチングのマイクロローディング効果により、強誘電体膜２３ａの下部でエッチングが止まるような間隔とする。

ここで、マスク２７は、積層順にＡｌ_２Ｏ_３／ＳｉＯ_２からなるハードマスクである。なお、ハードマスクは、ＴｉＡｌＮ／ＳｉＯ_２でもよいし、他に、ＳｉＯ_ｘ（例えばＳｉＯ_２）、Ａｌ_ｘＯ_ｙ（例えばＡｌ_２Ｏ_３）、ＳｉＡｌ_ｘＯ_ｙ（例えばＳｉＡｌＯ）、ＺｒＯ_ｘ（例えばＺｒＯ_２）、Ｓｉ_ｘＮ_ｙ（例えばＳｉ_３Ｎ_４）、ＴｉＡｌ_ｘＮ_ｙ（例えばＴｉＡｌ_０．５Ｎ_０．５）等、あるいは、これらを組み合わせたものでもよい（化学式のｘ、ｙは、それぞれ、組成比１％以上の含有量であることを示す。以下、同様とする。）。また、マスク２７は、約２００℃以上の高温ＲＩＥの場合は、ハードマスクが必要であるが、低温の場合等は、ハードマスクに限らず、フォトレジストを用いることも可能である。

図３（ｃ）に示すように、このマスク２７を用いて、上部電極膜２５ａ、及び強誘電体膜２３ａを連続的にドライエッチング法（ＲＩＥ）によりエッチングする。ドライエッチングを止めることなく、エッチングされる面の傾斜を緩やかにするために、ＲＩＥのＡｒの加速電圧を弱くして、つまりバイアスパワーを弱くして、下部電極膜２１ａをエッチングし、層間絶縁膜１３をわずかに（例えば、２０ｎｍ〜５０ｎｍ）エッチングするまで、オーバエッチングを行う。この一連のエッチング工程において、マイクロローディング効果により、マスク２７の間隔が広い部分（図の左方及び右方）では、下部電極膜２１ａのエッチングが進行して行くが、マスク２７の間隔が狭い（図の中央部）では、下部電極膜２１ａへのエッチングは実質的には進行しない。なお、下部電極膜２１ａ上面に形成するＳｒＲｕＯ_３によってエッチング速度を遅くすることが可能である。

この結果、加工された上部電極膜２５ａ、強誘電体膜２３ａ、及び、下部電極膜２１ａが、強誘電体キャパシタ１０１の上部電極２５、強誘電体膜２３、及び、下部電極２１となる。対をなす強誘電体キャパシタ１０１の外側の側面は、２段の傾きを有し、下側、すなわち、下部電極２１の側面の傾きは、上側、すなわち、上部電極２５及び強誘電体膜２３の側面の傾きよりも緩やかになる。

対をなす２個の強誘電体キャパシタ１０１は、上部電極２５及び強誘電体膜２３がほぼＶ字形の溝２９によって分離されている。Ｖ字形の溝２９を形成する対向する側面は、上部電極２５及び強誘電体膜２３の側面であって、対をなす強誘電体キャパシタ１０１の外側の上部側面の傾きとほぼ同じ（傾きの差は±５度程度以内）となる。

次に、マスク２７を除去して、図１または図２に示すように、強誘電体キャパシタ１０１を覆うように水素保護膜３１であるＡｌ_２Ｏ_３を、例えば、スパッタリング法で形成する。特に、マスク２７は薄い（例えば５０ｎｍ以下）場合残しておいても差し支えない。後述の変形例においても、同様に、マスクは残しておいて差し支えない。マスク２７を薄く残すようにエッチングすることにより、強誘電体キャパシタ１０１へのダメージを軽減できる可能性が高い。水素保護膜３１の膜厚は、例えば、最も形成が困難とされる下部電極２１の側面で、約１０ｎｍ、溝２９の対向する側面の下部で約１０ｎｍ、最も形成が容易な上部電極２５の上面で約４０ｎｍである。

ここで、水素保護膜３１は、水素等の進入を防ぐことが可能な、ＳｉＯ_ｘ（例えばＳｉＯ_２）、Ａｌ_ｘＯ_ｙ（例えばＡｌ_２Ｏ_３）、ＳｉＡｌ_ｘＯ_ｙ（例えばＳｉＡｌＯ）、ＺｒＯ_ｘ（例えばＺｒＯ_２）、Ｓｉ_ｘＮ_ｙ（例えばＳｉ_３Ｎ_４）、ＴｉＡｌ_ｘＮ_ｙ（例えばＴｉＡｌ_０．５Ｎ_０．５）等、または、これらを組み合わせたものである。

この後、強誘電体キャパシタ１０１を覆う層間絶縁膜３３を堆積して平坦化する。次いで、強誘電体キャパシタ１０１の脇に、コンタクトプラグ１５に接続するＷプラグ、及び、上部電極２５に接続するＡｌプラグを形成し、Ｗプラグ及びＡｌプラグ等を接続するＡｌからなる配線層４５を形成する。その後は、周知の製造工程を経て、半導体装置１が完成する。

上述したように、半導体装置１は、対をなす強誘電体キャパシタ１０１の外側の側面は、２段の傾きを有し、下側の下部電極２１の側面の傾きは、上側の上部電極２５及び強誘電体膜２３の側面の傾きよりも緩やかに形成され、一方、対をなす２個の強誘電体キャパシタ１０１は、上部電極２５及び強誘電体２３が、外側の側面とほぼ同様な傾き（±５度程度以内）の側面を有するＶ字形の溝２９によって分離されている。そして、強誘電体キャパシタ１０１表面の水素保護膜３１は、下側の下部電極２１の側面で、水素の保護に十分とされる５ｎｍ以上の膜厚を確保できる。同様に、Ｖ字形の溝２９の側面の下部においても５ｎｍ以上の膜厚を確保できる。

なお、水素保護膜３１が確実に形成される理由は、スパッタリング法等で、材料が供給される方向に対して付着面を垂直からずらす（垂直な面に対して急な傾斜にする）ほど堆積厚が減少し、また、傾斜面においてはその上端部から遠くなるほど堆積厚が減少することに基づき、逆に、下部電極２１の側面の傾斜を緩くし、Ｖ字形の溝２９を不必要に深くしない構成にすることによる。

その結果、半導体装置１は、強誘電体キャパシタ１０１の下部電極２１の側面の傾きが緩やかにされた分だけ側方に大きくなるが、上部電極上の水素保護膜の膜厚を極端に増加させることなく、強誘電体膜２３は水素保護膜３１で確実に覆われるので、水素から確実に遮蔽される。すなわち、半導体装置１の製造工程中に含まれる水素等の還元性ガスにより、強誘電体膜２３が還元されて、その自発分極量が低下して、強誘電体キャパシタ１０１の特性劣化の発生を低減できる。そして、上部電極上の水素保護膜の膜厚の極端な増加を抑えられるので、上部電極上の水素保護膜にコンタクトのための開口を形成するとき、コンタクト形成不良の発生を抑制でき、半導体装置１の製造歩留向上等が可能となる。

また、本実施例１の変形例１として、図４に示すように、強誘電体キャパシタ１０２が形成される。実施例１と比較して異なる点は、強誘電体キャパシタ１０２において、対をなす２個の強誘電体キャパシタ１０２間の対向する側面の上端の間隔が狭められており、対向する側面で形成されるＶ字形の溝２９の底部が、強誘電体膜２３の中に位置することである。

その結果、Ｖ字形の溝２９の上端の開口は狭まり、深さが浅くなるが、アスペクト比（溝の深さ／溝の開口）においては、実施例１とほとんど同じなので、溝２９の側面の水素保護膜３１は水素の還元によるダメージをブロックするのに十分な厚さとなり、全体の水素保護膜３１においても、実施例１と同様な効果を有する。更に、実施例１の場合より、対をなす２個の強誘電体キャパシタ１０２間の間隔が狭められるので、強誘電体キャパシタ１０２の外形寸法を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１０２を使用する半導体装置の高集積化が可能となる。

また、本実施例１の変形例２として、図５に示すように、強誘電体キャパシタ１０３が形成される。実施例１と比較して異なる点は、対をなす強誘電体キャパシタ１０３の外側の側面において、下部電極２１の下半部の側面の傾きは、上部電極２５、強誘電体膜２３、及び下部電極２１の上半部の側面の傾きよりも緩やかに形成され、２段の傾きを有していることである。つまり、傾きの変わる位置が、実施例１と比較して、より下側に移動されている。

その結果、傾きが緩やかな部分の位置が下がり、実施例１と比較すると、水素保護膜３１が堆積しにくい傾向になるが、水素保護膜３１は水素の還元によるダメージをブロックするのに十分な厚さとなり、実施例１と同様な効果を有する。そして、側面の傾きがより緩やか下部電極２１の部分が少なくなり、対をなす２個の強誘電体キャパシタ１０３の外形寸法が小さくなるので、強誘電体キャパシタ１０３の占める面積を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１０３を使用する半導体装置の高集積化が可能となる。

また、本実施例１の変形例３として、図６に示すように、強誘電体キャパシタ１０４が形成される。実施例１と比較して異なる点は、強誘電体キャパシタ１０４において、対をなす２個の強誘電体キャパシタ１０４間の対向する側面の上端の間隔が狭められており、対向する側面で形成されるＶ字形の溝２９の底部が、強誘電体膜２３の中に位置し、且つ、対をなす強誘電体キャパシタ１０４の外側の側面において、下部電極２１の下半部の側面の傾きは、上部電極２５、強誘電体膜２３、及び下部電極２１の上半部の側面の傾きよりも緩やかに形成され、２段の傾きを有していることである。つまり、溝２９がより浅く形成され、外側の側面の傾きの変わる位置が、より下側に移動している。

その結果、上述の本実施例１の変形例２及び変形例３の有する効果と同様な効果を有する。そして、対をなす２個の強誘電体キャパシタ１０４の外形寸法が一層小さくなるので、強誘電体キャパシタ１０４の占める面積を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１０４を使用する半導体装置の高集積化が可能となる。

また、本実施例１の変形例４として、図７に示すように、強誘電体キャパシタ１０５が形成される。実施例１と比較して異なる点は、対をなす強誘電体キャパシタ１０５の外側の側面において、下部電極２１の上半部の側面の傾きが、上部電極２５、強誘電体膜２３、及び下部電極２１の下半部の側面の傾きよりも緩やかに形成され、２種類の傾きを有する３段の斜面をなしており、且つ、対をなす２個の強誘電体キャパシタ１０５間の対向する側面の上端の間隔が、外側の側面の間隔を大きくしない範囲内で広げられており、対向する側面で形成されるＶ字形の溝２９の底部が、下部電極２１の中に食い込んで位置することである。なお、強誘電体キャパシタ１０５の材料膜をエッチングするときに、バイアスパワーの変更を２回（例えば、所定のバイアスパワーで始めて、その後、弱めて、その後、元に戻す）行っている。

その結果、傾きが緩やかな部分が下部電極２１の上半部のみとなり、下部電極２１の下半部は傾きが急となるが、強誘電体膜２３と下部電極２１との界面付近に傾きが緩やかな部分があり、必要な部分で水素保護膜３１の厚さを確保できるので、水素保護膜３１の強誘電体膜２３を保護する効果は実質的に実施例１と同程度となる。また、Ｖ字形の溝２９の開口は広がり、溝２９の底部に傾きが緩やかな部分が形成されるので、アスペクト比が小さくなり、水素保護膜３１は、実施例１の溝２９の底部より厚く形成される。すなわち、実施例１と同様な効果を有する上に、溝２９の水素保護効果がより大きくなる。

また、本実施例１の変形例５として、図８に示すように、強誘電体キャパシタ１０６が形成される。実施例１の変形例４と比較して異なる点は、対をなす２個の強誘電体キャパシタ１０６間の対向する側面の上端の間隔が狭く（実施例１とは同等に）形成され、対向する側面で形成されるＶ字形の溝２９の底部が、下部電極２１の上面に位置することである。

その結果、対をなす強誘電体キャパシタ１０６の外側の側面において、実施例１の変形例４と同様な形状、対をなす２個の強誘電体キャパシタ１０６間の対向する側面のＶ字形の溝２９において、実施例１と同様な形状を有して、水素保護膜３１の強誘電体膜２３を保護する効果は実質的に実施例１と同程度となる。そして、側面の傾きがより緩やか下部電極２１の部分が少なくなり、対をなす２個の強誘電体キャパシタ１０６の外形寸法が小さくなるので、実施例１と比較して、強誘電体キャパシタ１０６の占める面積を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１０６を使用する半導体装置の高集積化が可能となる。

また、本実施例１の変形例６として、図９に示すように、強誘電体キャパシタ１０７が形成される。実施例１の変形例５と比較して異なる点は、対をなす２個の強誘電体キャパシタ１０７間の対向する側面の上端の間隔が狭く（実施例１の変形例１とは同等に）形成され、対向する側面で形成されるＶ字形の溝２９の底部が、強誘電体膜２３の中に位置することである。

その結果、対をなす強誘電体キャパシタ１０７の外側の側面において、実施例１の変形例４及び変形例５と同様な形状、対をなす２個の強誘電体キャパシタ１０７間の対向する側面のＶ字形の溝２９において、実施例１の変形例１と同様な形状を有して、水素保護膜３１の強誘電体膜２３を保護する効果は実質的に実施例１と同程度となる。そして、実施例１の変形例５の場合より、対をなす２個の強誘電体キャパシタ１０７間の間隔が狭められるので、強誘電体キャパシタ１０７の外形寸法を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１０７を使用する半導体装置の高集積化が可能となる。

本発明の実施例２に係る半導体装置及び半導体装置の製造方法について、図１０乃至図１２を参照しながら説明する。図１０は半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図である。図１１は強誘電体キャパシタに焦点を当てた半導体装置の製造方法を工程順に模式的に示す層構造断面図である。図１２は、図１１に示す工程に引き続き、強誘電体キャパシタに焦点を当てた半導体装置の製造方法を工程順に模式的に示す層構造断面図である。実施例１の強誘電体キャパシタ１０１とは、上部電極の上面と側面、及び、強誘電体膜の側面にマスク膜または側壁膜を有する構造である点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。

図１０に示すように、強誘電体キャパシタ１１１は、上部電極２５の上面にマスク膜６７ａ、上部電極２５の側面及び強誘電体膜２３上部の側面に側壁膜７１ａを有している。側壁膜７１ａの外側の側面に連続する強誘電体膜２３及び下部電極２１上部の外側の側面の傾斜に対して、下部電極２１下部の外側の側面の傾斜は緩く形成されている。対をなす２つの強誘電体キャパシタ１１１は、上部電極２５及び強誘電体膜２３上部がほぼＶ字形に形成され、その上に、外側の側面と同様に側壁膜７１ａを有している。強誘電体キャパシタ１１１は、下部電極２１の下面を除いて、側壁膜７１ａの上から、酸化膜、例えば、Ａｌ_２Ｏ_３からなる水素保護膜３１で覆われている。

なお、強誘電体キャパシタ１１１は、上部電極２５に接続するＡｌプラグを形成する場合（図１を参照）、水素保護膜３１及びマスク膜６７ａが開口されて、配線層４５に接続される。その他の構造は、実施例１の強誘電体キャパシタ１０１と同様であり、強誘電体キャパシタ１１１を用いて、実施例１の半導体装置１と同様な半導体装置（図示略）が構成される。

次に、本実施例の半導体装置の製造方法について説明する。図１１（ａ）及び図１１（ｂ）に示すように、トランジスタ４０の作製、強誘電体キャパシタ１１１用の材料膜である下部電極膜２１ａ、強誘電体膜２３ａ、及び上部電極膜２５ａの堆積等は、実施例１の図３（ａ）及び図３（ｂ）工程とほとんど同じである。後述の側壁マスクを用いて強誘電体キャパシタ１１１を形成することになるために、エッチング用のマスク６７の位置、すなわち、対をなす上部電極２５形成のための間隔が異なる他は、マスク２７と同様である。

図１１（ｃ）に示すように、このマスク６７を用いて、上部電極膜２５ａ、及び強誘電体膜２３ａの一部、例えば、膜厚のほぼ中央部までドライエッチング法（ＲＩＥ）によりエッチングする。マスク６７同士の間隔が狭い部分（図の中央部）は、ほぼＶ字状に溝６９が形成される。ここで、マスク６７を残しておく。

図１２（ａ）に示すように、側壁マスク用の酸化膜である側壁膜７１を、上部電極膜２５ａ、及び強誘電体膜２３ａの上に堆積する。側壁膜７１は、高選択マスク材料であるＡｌ_２Ｏ_３（膜厚約４０ｎｍ）膜がスパッタ法、あるいはＡＬＤ（Atomic Layer Deposition）法、あるいはその両プロセスで形成され、その上にＳｉＯ_２膜（膜厚約５０ｎｍ）が形成される。なお、側壁膜７１の高選択マスク材料は、ＳｉＯ_ｘ膜（例えばＳｉＯ_２膜）、Ａｌ_ｘＯ_ｙ膜（例えばＡｌ_２Ｏ_３膜）、ＳｉＡｌ_ｘＯ_ｙ膜（例えばＳｉＡｌＯ膜）、ＺｒＯ_ｘ膜（例えばＺｒＯ_２膜）、Ｓｉ_ｘＮ_ｙ膜（例えばＳｉ_３Ｎ_４膜）、またはこれらを組み合わせた積層膜で形成することが可能である。ここで、化学式のｘ、ｙは、それぞれ、組成比１％以上の含有量であることを示す。

図１２（ｂ）に示すように、側壁膜７１は、エッチングバックにより、上部電極膜２５ａの側面、強誘電体膜２３ａの上半部の側面に残すように、形成される。上部電極膜２５ａの上面には、マスク６７の一部が残される。

図１２（ｃ）に示すように、マスク６７及び側壁膜７１をマスクとして、強誘電体膜２３ａの一部の側面及び下部電極膜２１ａ等を、ＲＩＥ加工する。強誘電体膜２３ａの下部及び下部電極膜２１ａの上半部までドライエッチングを行い、連続して、エッチングされる面の傾斜を緩やかにするために、ＲＩＥのＡｒの加速電圧を弱くして、つまりバイアスパワーを弱くして、下部電極膜２１ａをエッチングし、層間絶縁膜１３をわずかに（例えば、２０ｎｍ以下）エッチングするまで、オーバエッチングを行う。

この結果、加工された上部電極膜２５ａ、強誘電体膜２３ａ、及び、下部電極膜２１ａが、強誘電体キャパシタ１１１の上部電極２５、強誘電体膜２３、及び、下部電極２１となる。上部電極２５側に側壁膜７１を有する対をなす強誘電体キャパシタ１１１の外側の側面は、２段の傾きを有し、下側、すなわち、下部電極２１の下半部の側面の傾きは、上側、すなわち、上部電極２５、強誘電体膜２３及び下部電極２１の上半部の側面の傾きよりも緩やかになる。マスク６７及び側壁膜７１は薄くなり、それぞれ、マスク膜６７ａ及び側壁膜７１ａとして残される。

次に、マスク膜６７ａ及び側壁膜７１ａを残して、実施例１と同様に、図１０に示すように、強誘電体キャパシタ１１１を覆うように水素保護膜３１であるＡｌ_２Ｏ_３を、例えば、スパッタリング法で形成する。水素保護膜３１の膜厚は、例えば、最も堆積しにくい下部電極２１の下半部の側面で、約１０ｎｍ、溝６９の対向する側面の下部で約１０ｎｍ以上、上部電極２５の上面で約４０ｎｍである。

この後の工程は、実施例１と同様に進めて、本実施例の半導体装置が完成する。

上述したように、半導体装置は、対をなす強誘電体キャパシタ１１１の外側の側面は、２段の傾きを有し、下部電極２１の下半部の側面の傾きは、上側の上部電極２５及び強誘電体膜２３等の側面の傾きよりも緩やかに形成される。一方、対をなす２個の強誘電体キャパシタ１１１は、上部電極２５及び強誘電体２３の上半部が、外側の側面とほぼ同様な傾きの側面を有するＶ字形の溝６９によって分離されている。そして、強誘電体キャパシタ１１１表面の水素保護膜３１は、下側の下部電極２１の側面で、水素の保護に十分とされる５ｎｍ以上の膜厚を確保できる。同様に、Ｖ字形の溝２９の側面の下部においても約５ｎｍの膜厚を確保できる。

その結果、本実施例の半導体装置は、実施例１の半導体装置１と同様な効果を有する。他に、対をなす２個の強誘電体キャパシタ１１１間の側面は、強誘電体膜２３の膜厚のほぼ中央部に底部を有する溝２９をなし、側面及び底面には側壁膜７１ａを有するので、水素保護膜３１の傾斜は緩くなり、水素保護膜３１の膜厚は水素の還元によるダメージをブロックするのに十分な厚さとなる。

また、本実施例２の変形例１として、図１３に示すように、強誘電体キャパシタ１１２が形成される。実施例２と比較して異なる点は、マスク膜６７ｂ及び側壁膜７１ｂの膜厚が実施例２のマスク膜６７ａ及び側壁膜７１ａより薄く形成されることである。対をなす２個の強誘電体キャパシタ１１２間の側面は、Ｖ字形の溝６９をなし、側壁膜７１ｂが薄くなった分、水素保護膜３１が強誘電体膜２３に近接して形成される。対をなす強誘電体キャパシタ１１２の外側の側面は、実施例２と同様である。

その結果、強誘電体キャパシタ１１２表面の水素保護膜３１は、実施例２の水素保護膜３１の膜厚に比較して、外側の側面で同様な程度、溝６９の側面で薄くなるものの、いずれも水素の還元によるダメージをブロックするのに十分な厚さとなる。そして、実施例２の場合より、側壁膜７１ｂが薄くなった分、強誘電体キャパシタ１１２の外形寸法を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１１２を使用する半導体装置の高集積化が可能となる。

また、本実施例２の変形例２として、図１４に示すように、強誘電体キャパシタ１１３が形成される。実施例２の変形例１と比較して異なる点は、マスク膜６７ｃ及び側壁膜７１ｃの膜厚が実施例２の変形例１のマスク膜６７ｂ及び側壁膜７１ｂより薄く形成されることである。対をなす２個の強誘電体キャパシタ１１３間の側面は、その底面にあった側壁膜７１ｃがエッチングされて更に２段目の溝を有するＶ字形の溝６９をなし、側壁膜７１ｃが薄くなった分、水素保護膜３１が強誘電体膜２３の中にまで入って形成される。対をなす強誘電体キャパシタ１１３の外側の側面は、実施例２と同様である。

その結果、強誘電体キャパシタ１１３表面の水素保護膜３１は、実施例２の変形例１の水素保護膜３１の膜厚に比較して、外側の側面で同様な程度、溝６９の側面で薄くなるものの、いずれも水素の還元によるダメージをブロックするのに十分な厚さとなる。そして、実施例２の変形例１の場合より、側壁膜７１ｃが薄くなった分、強誘電体キャパシタ１１３の外形寸法を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１１３を使用する半導体装置の高集積化が可能となる。

また、本実施例２の変形例３として、図１５（ａ）及び図１５（ｂ）に示す強誘電体キャパシタが形成される。図１５（ａ）に示すように、強誘電体キャパシタ１１４ａが形成される。実施例２の変形例２と比較して異なる点は、マスク膜６７ｄ及び側壁膜７１ｄの膜厚が実施例２の変形例２のマスク膜６７ｃ及び側壁膜７１ｃより薄く（例えば、上側のＳｉＯ_２膜が除去されて）形成されることである。対をなす２個の強誘電体キャパシタ１１４ａ間の側面は、その底面にあった側壁膜７１ｄがエッチングされてより深い２段目の溝を有するＶ字形の溝６９をなし、側壁膜７１ｄが薄くなった分、水素保護膜３１が強誘電体膜２３の中にまで入って形成される。対をなす強誘電体キャパシタ１１４ａの外側の側面は、実施例２と同様である。

また、図１５（ｂ）は、対をなす２個の強誘電体キャパシタ１１４ｂ間隔が、図１５（ａ）に比べ、予め広く形成される場合等において、溝６９はより深いＶ字形をなし、溝６９の先端がコンタクトプラグ１５に至ることになる。対をなす強誘電体キャパシタ１１４ｂの外側の側面は実施例２と同様である。そして、図１５（ａ）及び図１５（ｂ）に示す強誘電体キャパシタ１１４ａ、ｂの中間の形状も存在し得る。

その結果、強誘電体キャパシタ１１４ａ、ｂ表面の水素保護膜３１は、実施例２の変形例２の水素保護膜３１の膜厚に比較して、外側の側面で同様な程度、溝６９の側面で薄くなるものの、いずれも水素の還元によるダメージをブロックするのに十分な厚さとなる。そして、実施例２の変形例２の場合より、側壁膜７１ｄが薄くなった分強誘電体キャパシタ１１４ａ、ｂの外形寸法を小さくでき、または、実施例２の変形例２の場合と同等にでき、実質的には、セルの微細化が可能となり、強誘電体キャパシタ１１４ａ、ｂを使用する半導体装置の高集積化が可能となる。

また、本実施例２の変形例４として、図１６に示すように、強誘電体キャパシタ１１５が形成される。実施例２の変形例３と比較して異なる点は、対をなす２個の上部電極２５がより近接して配置されるように、エッチング用のマスク（図１１に示すマスク６７参照）をより近接して配置して、マスク膜６７ｅ及び側壁膜７１ｅの膜厚が実施例２の変形例３のマスク膜６７ｄ及び側壁膜７１ｄより薄く（例えば、上側のＳｉＯ_２膜が除去されて）形成され、その他は実施例２の変形例３と同様にした強誘電体キャパシタ１１５が形成されることである。対をなす２個の強誘電体キャパシタ１１５間の側面は、Ｖ字形の溝６９をなし、溝６９の上端部の寸法が小さくなって側壁膜７１ｅが薄くなったので、側壁膜７１ｅが残った溝６９の底部及び側面に水素保護膜３１が形成される。対をなす強誘電体キャパシタ１１５の外側の側面は、実施例２と同様である。

その結果、強誘電体キャパシタ１１５表面の水素保護膜３１は、実施例２の変形例３の水素保護膜３１の膜厚に比較して、外側の側面で同様な程度、溝６９の側面で厚くなるので、いずれも水素の還元によるダメージをブロックするのに十分な厚さとなる。そして、実施例２の変形例３の場合より、対をなす２個の強誘電体キャパシタ１１５が近接され、側壁膜７１ｅが薄くなった分、強誘電体キャパシタ１１５の外形寸法を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１１５を使用する半導体装置の高集積化が可能となる。

また、本実施例２の変形例５として、図１７に示すように、強誘電体キャパシタ１１６が形成される。実施例２の変形例４と比較して異なる点は、マスク膜６７ｆ及び側壁膜７１ｆの膜厚が実施例２の変形例４のマスク膜６７ｅ及び側壁膜７１ｅより薄く（例えば、下側のＡｌ_２Ｏ_３膜の一部が除去されて）形成されることである。対をなす２個の強誘電体キャパシタ１１６間の側面は、その底面にあった側壁膜７１ｆがエッチングされて２段目の溝を有するＶ字形の溝６９をなし、側壁膜７１ｆが薄くなった分、水素保護膜３１が強誘電体膜２３の中にまで入って形成される。対をなす強誘電体キャパシタ１１６の外側の側面は、実施例２と同様である。

その結果、強誘電体キャパシタ１１６表面の水素保護膜３１は、実施例２の変形例４の水素保護膜３１の膜厚に比較して、外側の側面で同様な程度、溝６９の側面で薄くなるものの、いずれも水素の還元によるダメージをブロックするのに十分な厚さとなる。そして、実施例２の変形例４の場合より、側壁膜７１ｆが薄くなった分、強誘電体キャパシタ１１５の外形寸法を小さくでき、セルの微細化が可能となり、強誘電体キャパシタ１１５を使用する半導体装置の高集積化が可能となる。

また、本実施例２の変形例６として、図１８に示すように、強誘電体キャパシタ１１７が形成される。実施例２と比較して異なる点は、対をなす２個の強誘電体キャパシタ１１７間を分離する溝６９の側面が外側の側面の角度より急であることである。溝６９の側面上に側壁膜７１ｇが形成されて、その上に水素保護膜３１が形成されている。対をなす強誘電体キャパシタ１１７の外側の側面は、実施例２とほぼ同様である。溝６９の側面上の側壁膜７１ｇは、９０度回転したコ字形に描かれているが、Ｖ字形、Ｕ字形等の変形が存在し得る。

その結果、溝６９の底部を強誘電体膜２３のほぼ中央部に設定して、アスペクト比が実施例２とほぼ同様で実施例１よりは小さくしたことにより、溝６９の底部の水素保護膜３１は、薄く形成されるものの、水素の還元によるダメージをブロックするのに十分な厚さとなる。対をなす強誘電体キャパシタ１１７の外側の側面の水素保護膜３１は、実施例２の水素保護膜３１と同様な程度の厚さとなり、やはり、水素の還元によるダメージをブロックするのに十分な厚さとなる。なお、強誘電体キャパシタ１１７の外形寸法は、実施例２の強誘電体キャパシタ１１１とほぼ同じとなる。

また、本実施例２の変形例７として、図１９に示すように、強誘電体キャパシタ１１８が形成される。実施例２の変形例６と比較して異なる点は、溝６９の底部を下部電極２１の上面とし、下部電極２１上面まで伸びた側壁膜が除去されることである。上部電極２５の上の薄いマスク膜６７ｈは薄くなり残されている。対をなす２個の強誘電体キャパシタ１１８間の側面は、下部電極２１の上面まで、より深い溝６９を形成するように伸ばされ、側壁膜を使用しない分だけ開口寸法が大きくなっている。対をなす強誘電体キャパシタ１１８の外側の側面は、側壁膜の除去に伴い、上部電極２５及び強誘電体膜２３の傾きが、下部電極２１の上面が出現して不連続となった後、下部電極２１の上半部につながり、そして、下部電極２１の下半部の緩やかな傾きとなる。なお、下部電極膜２１上面にＳｒＲｕＯ_３が形成されると溝６９の底面は形成され易くなる。

その結果、側壁膜が除去される分、溝６９の開口が大きくなり、実施例２の変形例６に比較して、アスペクト比を一定のままで、より深い溝６９を形成可能となるので、水素保護膜３１は、薄く形成されるものの、水素の還元によるダメージをブロックするのに十分な厚さとなる。また、強誘電体膜２３と下部電極２１との界面に傾きがなくなった下部電極２１上面があるので、この下部電極２１上面に水素保護膜３１の十分な厚さを確保でき、水素保護膜３１の強誘電体膜２３を保護する効果は実質的に実施例２の変形例６を上回る程度となる。

また、本実施例２の変形例８として、図２０（ａ）乃至図２０（ｃ）に示す強誘電体キャパシタが形成される。図２０（ａ）に示すように、強誘電体キャパシタ１１９ａが形成される。実施例２の変形例７と比較して異なる点は、下部電極２１の上半部の側面の傾きが、上部電極２５及び強誘電体膜２３の側面の傾きよりも緩やかに形成されたことである。強誘電体キャパシタ１１９の外側の側面の傾きは、実施例１の変形例４（図７参照）とほぼ同様である。

また、図２０（ｂ）に示すように、溝６９が図２０（ａ）に示す場合より浅く、すなわち、溝６９の底面が強誘電体膜２３の中に存在する強誘電体キャパシタ１１９ｂが形成される。一方、図２０（ｃ）に示すように、溝６９の底面が、図２０（ａ）に示すように平面とならずに、下部電極２１の中に、傾斜の緩いＶ字形に入り込む強誘電体キャパシタ１１９ｃが形成される。そして、図２０（ａ）乃至図２０（ｃ）に示す強誘電体キャパシタ１１４の中間の形状も存在し得る。

その結果、強誘電体キャパシタ１１９ａの溝６９の開口による効果は、実施例２の変形例７と同様な効果を有し、強誘電体キャパシタ１１９ａの外側の側面は実施例１の変形例４と同様な効果を有している。強誘電体キャパシタ１１９ｂ、１１９ｃの溝６９の底面の水素保護膜３１は、図２０（ａ）の溝６９の底面と同様に、水素の還元によるダメージをブロックするのに十分な厚さとなる。

本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。

例えば、実施例では、共通の下部電極に１本のコンタクトプラグを形成する例を示したが、個々の強誘電体キャパシタに対応するように、それぞれのコンタクトプラグを形成することは可能である。

また、実施例では、強誘電体キャパシタはチェーン型ＦｅＲＡＭに使用される例を示したが、その他の形のＦｅＲＡＭ、例えば、強誘電体キャパシタとトランジスタを直列接続するＦｅＲＡＭ等に、本実施例の強誘電体キャパシタの外側の側面を有する構造を適用することは可能である。

また、実施例では、強誘電体膜として、ＰＺＴ膜を用いる例を示したが、他のペロブスカイト型結晶構造を有する層状酸化物強誘電体、例えばＰＺＬＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ_３）や、ＳＢＴ（ＳｒＢｉ_２Ｔａ_２Ｏ_９）等を用いることは可能である。

本発明の実施例１に係る半導体装置の構造を模式的に示す断面図。 本発明の実施例１に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例１に係る半導体装置の主要構成要素である強誘電体キャパシタの製造方法を工程順に模式的に示す層構造断面図。 本発明の実施例１の変形例１に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例１の変形例２に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例１の変形例３に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例１の変形例４に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例１の変形例５に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例１の変形例６に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２に係る半導体装置の主要構成要素である強誘電体キャパシタの製造方法を工程順に模式的に示す層構造断面図。 本発明の実施例２に係る半導体装置の主要構成要素である強誘電体キャパシタの製造方法を工程順に模式的に示す層構造断面図。 本発明の実施例２の変形例１に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２の変形例２に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２の変形例３に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２の変形例４に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２の変形例５に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２の変形例６に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２の変形例７に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。 本発明の実施例２の変形例８に係る半導体装置の主要構成要素である強誘電体キャパシタの構造を模式的に示す断面図。

符号の説明

１ 半導体装置
１１ 半導体基板
１３、３３ 層間絶縁膜
１５、１６ コンタクトプラグ
２１ 下部電極
２１ａ 下部電極膜
２３、２３ａ 強誘電体膜
２５ 上部電極
２５ａ 上部電極膜
２７、６７ マスク
２９、６９ 溝
３１ 水素保護膜
４０ トランジスタ
４１ 拡散層
４２ゲート絶縁膜
４３ ゲート電極
４５ 配線層
６７a、６７ｂ、６７ｃ、６７ｄ、６７ｅ、６７ｆ、６７ｇ、６７ｈ、６７ｉ マスク膜
７１、７１ａ、７１ｂ、７１ｃ、７１ｄ、７１ｅ、７１ｆ、７１ｇ 側壁膜
１０１、１０２、１０３、１０４、１０５、１０６、１０７、１１１、１１２、１１３、１１４ａ、１１４ｂ、１１５、１１６、１１７、１１８、１１９a、１１９ｂ、１１９ｃ 強誘電体キャパシタ

Claims (5)

1. 半導体基板と、
   前記半導体基板に形成されたトランジスタと、
   前記トランジスタ上を覆うように形成された層間絶縁膜と、
   前記層間絶縁膜上に形成された下部電極、前記下部電極上に形成された強誘電体膜、及び、前記強誘電体膜上に形成された上部電極を有し、前記下部電極及び前記上部電極が、それぞれ、前記トランジスタに接続され、前記下部電極の下面と角度を有する前記下部電極の側面の傾斜が、連なる前記強誘電体膜及び前記上部電極の側面の傾斜より緩い強誘電体キャパシタと、
   前記強誘電体キャパシタの側面を含む表面を覆う水素保護膜と、
   を備えていること特徴とする半導体装置。
2. 半導体基板と、
   前記半導体基板に形成された第１及び第２の拡散領域を有するトランジスタと、
   前記トランジスタ上を覆うように形成された層間絶縁膜と
   前記層間絶縁膜上に形成された下部電極、前記下部電極上に形成された強誘電体膜、及び、前記強誘電体膜上に形成された上部電極を有し、前記下部電極及び前記上部電極が、コンタクトプラグを介して、前記第１及び第２の拡散領域と、それぞれ、接続され、前記下部電極の下面と角度を有する前記下部電極の側面の傾斜が、連なる前記強誘電体膜及び前記上部電極の側面の傾斜より緩い強誘電体キャパシタと、
   前記強誘電体キャパシタの側面を含む表面を覆う酸化膜を有する水素保護膜と、
   を備えていること特徴とする半導体装置。
3. 前記下部電極の側面は、前記下部電極の下面となす角の角度の異なる少なくとも２種類の傾斜を有して、前記下部電極の最も緩い傾斜は、連続する前記強誘電体膜側面の傾斜より緩いこと特徴とする請求項１または２に記載の半導体装置。
4. 半導体基板に拡散層を有するトランジスタを形成し、前記トランジスタを覆うように前記半導体基板上に層間絶縁膜を形成し、前記拡散層と接続するコンタクトプラグを形成する工程と、
   前記層間絶縁膜上に、前記コンタクトプラグと接続される下部電極膜、強誘電体膜、及び上部電極膜を順次堆積する工程と、
   前記上部電極膜の上部電極形成領域上にエッチングマスクを形成する工程と、
   前記エッチングマスクを用いて、前記上部電極膜を分離、または、前記上部電極膜と前記強誘電体膜とを分離するようにエッチングを行い、次に、側面の傾斜が前記強誘電体膜の側面の傾斜より緩くなるように前記下部電極膜を分離するエッチングを行い、下部電極、強誘電体膜、及び上部電極を有する強誘電体キャパシタを形成する工程と、
   前記強誘電体キャパシタの側面を含む表面に、酸化膜を有する水素保護膜を形成する工程と、
   を備えていることを特徴とする半導体装置の製造方法。
5. 半導体基板に拡散層を有するトランジスタを形成し、前記トランジスタを覆うように前記半導体基板上に層間絶縁膜を形成し、前記拡散層と接続するコンタクトプラグを形成する工程と、
   前記層間絶縁膜上に、前記コンタクトプラグと接続される下部電極膜、強誘電体膜、及び上部電極膜を順次堆積する工程と、
   前記上部電極膜の上部電極形成領域上にエッチングマスクを形成する工程と、
   前記エッチングマスクを用いて、前記上部電極膜を分離、または、前記上部電極膜と前記強誘電体膜とを分離するように第１のエッチングを行う工程と、
   前記第１のエッチングにより形成された面上に側壁マスク用膜を堆積する工程と、
   前記側壁マスク用膜をエッチングバックして、少なくとも前記上部電極側面に側壁マスクを形成する工程と、
   前記側壁マスクを用いて、前記強誘電体膜側面に連なる前記下部電極膜側面の傾斜の一部が、前記強誘電体膜側面の傾斜より緩くなるように、前記第１のエッチングにより形成された面から前記層間絶縁膜方向に第２のエッチングを行い、下部電極、強誘電体膜、及び上部電極を有する強誘電体キャパシタを形成する工程と、
   前記強誘電体キャパシタの側面を含む表面に、酸化膜を有する水素保護膜を形成する工程と、
   を備えていることを特徴とする半導体装置の製造方法。

Images