JP2006332594A - 強誘電体記憶装置及びその製造方法 - Google Patents
強誘電体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006332594A JP2006332594A JP2006042737A JP2006042737A JP2006332594A JP 2006332594 A JP2006332594 A JP 2006332594A JP 2006042737 A JP2006042737 A JP 2006042737A JP 2006042737 A JP2006042737 A JP 2006042737A JP 2006332594 A JP2006332594 A JP 2006332594A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- upper electrode
- mask
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】強誘電体記憶装置は、強誘電体キャパシタ30の上部電極TEと、強誘電体キャパシタ30の下部電極BEと、上部電極TE及び下部電極BE間に挟まれ、上部電極TEの側面と一致する側面を有する第1の部分FEaと下部電極BEの側面と一致する側面を有する第2の部分FEbとで構成され、第2の部分FEbの側面が第1の部分FEaの側面よりも外側に突出することで段差FE’が形成された強誘電体膜FEと、上部電極TE上に設けられたトップマスク24と、トップマスク24の側面の一部、上部電極TEの側面及び強誘電体膜FEの第1の部分FEaの側面に設けられ、トップマスク24の頂上部よりも低くかつ上部電極TEの頂上部より高い頂上部を有するサイドマスク26とを具備する。
【選択図】 図1
Description
図1は、本発明の第1の実施形態に係る強誘電体記憶装置の断面図を示す。以下に、第1の実施形態に係る強誘電体記憶装置について説明する。
上記式(1)の下限値は、次の理由から規定する。図3(a)に示すように、キャパシタ信号量のばらつきの大きさと比率h/Hとの関係を調べた結果、比率h/Hが1%以上になると、ばらつきが低減して飽和することが分かった。また、図3(b)に示すように、キャパシタ信号量の大きさと比率h/Hとの関係を調べた結果、比率h/Hが1%以上になると、信号量が増加して飽和することが分かった。従って、キャパシタ信号量のばらつきの低減及びキャパシタ信号量の大きさの増加を考慮すると、比率h/Hは、1%以上であることが望ましいと言える。
第1の実施形態は、強誘電体膜FEに段差FE’を形成したのに対し、第2の実施形態は、強誘電体キャパシタの下部電極に段差を形成する。
図13乃至図17は、本発明の第2の実施形態に係る強誘電体記憶装置の製造工程の断面図を示す。以下に、第2の実施形態に係る強誘電体記憶装置の製造方法について説明する。
第3の実施形態は、第2の実施形態の変形例であり、サイドハードマスクを2層にしている。
第4の実施形態は、第3の実施形態をTC並列ユニット直列接続型構造の強誘電体メモリに適用したものである。ここで、TC並列ユニット直列接続型構造とは、セルトランジスタ(T)のソース/ドレイン間にキャパシタ(C)の両端をそれぞれ接続し、これをユニットセルとし、このユニットセルを複数直列に接続した構造のことをいう。
突出幅W2、W3のサイズの変化が起きる理由は、ドライエッチングにおけるマイクロローデイング効果(Micro-loading effect)によるものである。先に示した図2、11、19においても、隣接するキャパシタ間との距離により、突出幅W1(図2)、W2(図11、19)のサイズは差異が生じる。
第5の実施形態は、第1の実施形態の変形例であり、上部電極上のハードマスクを2層にしたものである。
第6の実施形態は、第2の実施形態の変形例であり、サイドハードマスクの頂上部をトップハードマスクの頂上部より低くしたものである。
第7の実施形態は、第3の実施形態の変形例であり、第1のサイドハードマスクの頂上部をトップハードマスクの頂上部より低くしたものである。
第8の実施形態は、第1の実施形態をTC並列ユニット直列接続型構造の強誘電体メモリに適用したものである。
Claims (5)
- 強誘電体キャパシタの上部電極と、
前記強誘電体キャパシタの下部電極と、
前記上部電極及び前記下部電極間に挟まれ、前記上部電極の側面と一致する側面を有する第1の部分と前記下部電極の側面と一致する側面を有する第2の部分とで構成され、前記第2の部分の前記側面が前記第1の部分の前記側面よりも外側に突出することで段差が形成された強誘電体膜と、
前記上部電極上に設けられたトップマスクと、
前記トップマスクの側面の一部、前記上部電極の前記側面及び前記強誘電体膜の前記第1の部分の前記側面に設けられ、前記トップマスクの頂上部よりも低くかつ前記上部電極の頂上部より高い頂上部を有するサイドマスクと
を具備することを特徴とする強誘電体記憶装置。 - 前記上部電極の前記頂上部から前記トップマスクの前記頂上部までの高さをH、前記上部電極の前記頂上部から前記サイドマスクの前記頂上部までの高さをhとした場合、1%≦h/H≦99%の関係を満たすことを特徴とする請求項1に記載の強誘電体記憶装置。
- 強誘電体キャパシタの上部電極と、
前記強誘電体キャパシタの強誘電体膜と、
前記上部電極及び前記強誘電体膜の側面と一致する側面を有する第1の部分と前記第1の部分の前記側面よりも外側に突出する側面を有する第2の部分とで構成され、前記第1及び第2の部分で段差が形成された前記強誘電体キャパシタの下部電極と、
前記上部電極上に設けられたトップマスクと、
前記トップマスクの側面の一部、前記上部電極の前記側面、前記強誘電体膜の前記側面及び前記下部電極の前記第1の部分の前記側面に設けられ、前記トップマスクの頂上部よりも低くかつ前記上部電極の頂上部より高い頂上部を有するサイドマスクと
を具備することを特徴とする強誘電体記憶装置。 - 前記上部電極の前記頂上部から前記トップマスクの前記頂上部までの高さをH、前記上部電極の前記頂上部から前記サイドマスクの前記頂上部までの高さをhとした場合、1%≦h/H≦99%の関係を満たすことを特徴とする請求項3に記載の強誘電体記憶装置。
- 下部電極材を形成する工程と、
前記下部電極材上に強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極材を形成する工程と、
前記上部電極材上にトップマスクを形成する工程と、
前記トップマスクを所望形状に加工する工程と、
前記所望形状の前記トップマスクを用いて前記上部電極材及び前記強誘電体膜の途中まで加工する工程と、
前記トップマスク及び前記強誘電体膜上にサイドマスクを形成する工程と、
前記サイドマスクを部分的に除去して、前記強誘電体膜の残り及び前記下部電極材を加工することで、強誘電体キャパシタを形成する工程と
を具備し、
前記サイドマスクの頂上部は、前記トップマスクの頂上部よりも低くかつ前記上部電極材の頂上部より高くなっていることを特徴とする強誘電体記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006042737A JP2006332594A (ja) | 2005-04-27 | 2006-02-20 | 強誘電体記憶装置及びその製造方法 |
US11/276,781 US7700987B2 (en) | 2005-04-27 | 2006-03-14 | Ferroelectric memory device and method of manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005129539 | 2005-04-27 | ||
JP2006042737A JP2006332594A (ja) | 2005-04-27 | 2006-02-20 | 強誘電体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006332594A true JP2006332594A (ja) | 2006-12-07 |
Family
ID=37233610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006042737A Pending JP2006332594A (ja) | 2005-04-27 | 2006-02-20 | 強誘電体記憶装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7700987B2 (ja) |
JP (1) | JP2006332594A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071241A (ja) * | 2007-09-18 | 2009-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2009252757A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド |
KR100942960B1 (ko) | 2007-11-01 | 2010-02-17 | 주식회사 하이닉스반도체 | 리닝 방지를 위한 반도체소자 및 그 제조 방법 |
JP2010219153A (ja) * | 2009-03-13 | 2010-09-30 | Fujifilm Corp | 圧電素子及びその製造方法並びにインクジェットヘッド |
KR20200037087A (ko) * | 2018-09-28 | 2020-04-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332594A (ja) | 2005-04-27 | 2006-12-07 | Toshiba Corp | 強誘電体記憶装置及びその製造方法 |
JP2008078416A (ja) | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2008078417A (ja) * | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2008135648A (ja) * | 2006-11-29 | 2008-06-12 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP4427563B2 (ja) * | 2007-06-12 | 2010-03-10 | 株式会社東芝 | 半導体装置の製造方法 |
JP6402528B2 (ja) * | 2014-08-07 | 2018-10-10 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US11723213B2 (en) | 2018-09-28 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structures pertaining to improved ferroelectric random-access memory (FeRAM) |
US20230337440A1 (en) * | 2018-09-28 | 2023-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM) |
US11856788B2 (en) * | 2021-03-04 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of fabricating the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
US20040169211A1 (en) * | 2003-02-28 | 2004-09-02 | Haoren Zhuang | Avoiding shorting in capacitors |
JP2004356464A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法、強誘電体素子及びFeRAM |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4034492B2 (ja) | 2000-03-10 | 2008-01-16 | 株式会社東芝 | 半導体記憶装置の製造方法 |
US6603161B2 (en) * | 2000-03-10 | 2003-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and method for manufacturing the same |
US6635498B2 (en) * | 2001-12-20 | 2003-10-21 | Texas Instruments Incorporated | Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch |
JP3657925B2 (ja) * | 2002-06-17 | 2005-06-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6855565B2 (en) * | 2002-06-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric film and manufacturing method thereof |
JP2006332594A (ja) | 2005-04-27 | 2006-12-07 | Toshiba Corp | 強誘電体記憶装置及びその製造方法 |
-
2006
- 2006-02-20 JP JP2006042737A patent/JP2006332594A/ja active Pending
- 2006-03-14 US US11/276,781 patent/US7700987B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
US20040169211A1 (en) * | 2003-02-28 | 2004-09-02 | Haoren Zhuang | Avoiding shorting in capacitors |
JP2004356464A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法、強誘電体素子及びFeRAM |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071241A (ja) * | 2007-09-18 | 2009-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US7812385B2 (en) | 2007-09-18 | 2010-10-12 | Seiko Epson Corporation | Ferroelectric capacitor device and method with optimum hysteresis characteristics |
KR100942960B1 (ko) | 2007-11-01 | 2010-02-17 | 주식회사 하이닉스반도체 | 리닝 방지를 위한 반도체소자 및 그 제조 방법 |
US8021969B2 (en) | 2007-11-01 | 2011-09-20 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
US8227920B2 (en) | 2007-11-01 | 2012-07-24 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
JP2009252757A (ja) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | 圧電素子およびその製造方法、圧電アクチュエータ、並びに、液体噴射ヘッド |
JP2010219153A (ja) * | 2009-03-13 | 2010-09-30 | Fujifilm Corp | 圧電素子及びその製造方法並びにインクジェットヘッド |
KR20200037087A (ko) * | 2018-09-28 | 2020-04-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 |
KR102306515B1 (ko) * | 2018-09-28 | 2021-10-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 |
Also Published As
Publication number | Publication date |
---|---|
US20060244023A1 (en) | 2006-11-02 |
US7700987B2 (en) | 2010-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006332594A (ja) | 強誘電体記憶装置及びその製造方法 | |
US6097051A (en) | Semiconductor device and method of fabricating | |
US7985645B2 (en) | Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same | |
KR100703970B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
US20080121956A1 (en) | Semiconductor device having ferroelectric memory cell and method for fabricating the same | |
JP2010062329A (ja) | 半導体装置及びその製造方法 | |
US7029983B2 (en) | Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed | |
US7508020B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4437301B2 (ja) | 半導体装置の製造方法 | |
US20060024883A1 (en) | Method for fabricating semiconductor memory device having cylinder type storage node | |
US6784474B2 (en) | Semiconductor memory device and method for fabricating the same | |
JP3630671B2 (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
JP4580284B2 (ja) | 強誘電体素子の製造方法 | |
US20100155802A1 (en) | Semiconductor device and method of forming semiconductor device | |
JP2000196031A (ja) | キャパシタ及びその製造方法 | |
JP2007335745A (ja) | 誘電体メモリ装置及びその製造方法 | |
KR100699206B1 (ko) | 강유전성 메모리 셀 제조방법 | |
JP3991035B2 (ja) | 半導体装置の製造方法 | |
JP4284228B2 (ja) | 半導体装置の製造方法 | |
KR102633069B1 (ko) | 반도체장치 및 그 제조 방법 | |
JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
JP2008205013A (ja) | 強誘電体メモリセルおよび強誘電体メモリセルの製造方法 | |
JP2011066145A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
TW202333350A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |