JP2007335745A - 誘電体メモリ装置及びその製造方法 - Google Patents

Abstract

【課題】拡散防止膜の大きさによって決まる最大のキャパシタの実効面積を確保し且つ熱処理時における拡散防止膜の剥離が生じにくい誘電体メモリ装置を実現できるようにする。
【解決手段】誘電体メモリ装置は、半導体基板１１の上に形成された第１の層間絶縁膜１７と、誘電体キャパシタ２５とを備えている。誘電体キャパシタ２５は、第１の層間絶縁膜の上に形成された酸素の拡散を防止する拡散防止膜１９と、第１の層間絶縁膜１７の上に形成された第２の層間絶縁膜２０に形成された開口部の壁面を覆うと共に、拡散防止膜１９の側面を覆うように形成された第１の導電膜２１と、拡散防止膜１９の上面及び第１の導電膜２１の側面を覆うように形成された誘電体膜２３と、誘電体膜２３を覆うように形成された第２の導電膜２４とを有している。
【選択図】図１

Description

本発明は、誘電体メモリ装置及びその製造方法に関し、特に、立体構造を有する誘電体メモリ装置及びその製造方法に関する。

強誘電体又は高誘電体を用いた半導体メモリ装置において、同じセルサイズでもキャパシタの実効面積を増大させることが可能な立体構造を有するスタック型メモリセルが高集積化を図るために用いられる。また、誘電体膜を結晶化させるための熱処理により、キャパシタ下のコンタクトプラグが酸化するのを防止するため、キャパシタとコンタクトプラグとの間に拡散防止膜を配置する構造が用いられる。

このような構造の例が、特許文献１の図５に記載されている。この従来例では、拡散防止膜とキャパシタを形成する開口部の合わせずれを考慮して、開口部を拡散防止膜に対して、小さくする必要があり、その分、分極量に寄与するキャパシタの実効面積も小さくなる。

この合わせずれの問題を解消し、同じセルサイズでキャパシタの実効面積をより大きくする方法が、特許文献２に記載されている。特許文献２に記載されている誘電体メモリ装置の製造方法について、図５を用いて説明する。

図５（ａ）に示すように、層間絶縁膜１１７に形成したコンタクトプラグ１１８の上に、拡散防止膜形成膜及び犠牲膜形成膜を順次形成した後、フォトレジスト１６３を用いてパターニングすることにより、拡散防止膜１１９及びキャパシタ領域を規定する犠牲膜１３１を形成する。次に、犠牲膜１３１を覆うようにウェハ全面に絶縁膜１２０を形成した後、研磨により平坦化して、絶縁膜１２０から犠牲膜１３１の上面を露出させる。続いて、図５（ｂ）に示すように犠牲膜１３１をエッチングにより除去して、拡散防止膜１１９を露出する開口部１２０ａを形成する。次に、図５（ｃ）に示すように、開口部１２０ａ内に下部電極１２２、誘電体膜１２３及び上部電極１２４からなるキャパシタ１２５を形成する。

このように、立体キャパシタを形成するための開口部１２０ａを拡散防止膜１１９と自己整合的に形成することにより、合わせずれのマージンを取る必要がなくなり、その分キャパシタの実効面積をより大きくすることができる。
特開２０００−１２４４２６号公報 特許第３７２４３７３号明細書

しかしながら、前記従来の誘電体メモリ装置及びその製造方法には、以下のような問題がある。

従来の誘電体メモリ装置は、立体キャパシタを形成するための開口部１２０ａを拡散防止膜１１９と自己整合的に形成しているため、開口部１２０ａを形成する際に合わせずれのマージンを取る必要がない。しかし、拡散防止膜１１９の上面及び開口部１２０ａの側面を覆うように下部電極１２２を形成している。このため、キャパシタの実効面積は、拡散防止膜１１９の径によって決まる最大値と比べて下部電極１２２の厚さ分だけ小さくなるという問題がある。

下部電極１２２によって失われるキャパシタの実効面積を確保するために、絶縁膜１２０の膜厚を厚くしてキャパシタ１２５の高さを高くすると、開口部１２０ａに対する誘電体材料及び電極材料のカバレッジが悪くなる等のプロセス上の課題が多く発生し、歩留りの低下を引き起こしてしまう。また、拡散防止膜１１９のサイズを大きくすることは、微細化の観点から好ましくない。従って、キャパシタの高さ及びセルサイズを変更することなくキャパシタの実効面積を大きくすることが求められている。

本発明は、前記従来の問題を解決し、拡散防止膜の大きさによって決まる最大のキャパシタの実効面積を確保した誘電体メモリ装置を実現できるようにすることを目的とする。

前記の目的を達成するため、本発明は誘電体メモリ装置を、拡散防止膜の側面を覆う導電膜と、拡散防止膜の上面を覆う誘電体膜とを備えた構成とする。

具体的に、本発明に係る誘電体メモリ装置は、半導体基板の上に形成された第１の層間絶縁膜と、第１の層間絶縁膜に形成され、上面が第１の層間絶縁膜から露出したコンタクトプラグと、第１の層間絶縁膜の上にコンタクトプラグと電気的に接続するように形成された酸素の拡散防止膜と、第１の層間絶縁膜の上に形成され、径が拡散防止膜の径よりも大きく且つ拡散防止膜を露出する開口部を有する第２の層間絶縁膜と、開口部の壁面上に形成され且つ拡散防止膜の側面を覆う第１の導電膜と、拡散防止膜の上面及び第１の導電膜の側面を覆うように形成された誘電体膜と、誘電体膜の上に形成された第２の導電膜とを備えていることを特徴とする。

本発明の誘電体メモリ装置によれば、径が拡散防止膜の径よりも大きく且つ拡散防止膜を露出する開口部を有する第２の層間絶縁膜と、開口部の壁面上に形成され且つ拡散防止膜の側面を覆う第１の導電膜と、第１の拡散防止膜の上面及び第１の導電膜の側面を覆うように形成された誘電体膜とを備えているため、キャパシタの実効面積を拡散防止膜の大きさによって決まる最大の面積とすることができる。また、誘電体膜及び上部電極である第２の導電膜を成膜する開口部の径を大きく確保できるため、誘電体膜及び上部電極のカバレッジの悪化を抑えたり、誘電体膜の組成ずれの発生を抑えたりできるという効果も得られる。さらに、拡散防止膜の側面が第１の導電膜に覆われているため、誘電体膜を熱処理する際に拡散防止膜の側面から酸素が侵入して拡散防止膜が酸化されることを抑えることができる。

本発明の誘電体メモリ装置において、拡散防止膜は、少なくとも２つの膜が積層された積層膜であり、拡散防止膜の最上層と第１の導電膜とは同一の材料からなる膜であることが好ましい。このような構成とすることにより、拡散防止膜の最上層と第１の導電膜とを一体としてキャパシタの下部電極として機能させることができる。

本発明の誘電体メモリ装置において第１の導電膜は、貴金属材料からなることが好ましい。

本発明の誘電体メモリ装置において第１の導電膜は、酸素の拡散を防止する材料からなることが好ましい。このような構成とすることにより、拡散防止膜が側面から酸化されることを効果的に抑えることができる。従って、拡散防止膜が剥離しにくく、信頼性が高い誘電体メモリ装置を実現できる。

本発明の誘電体メモリ装置において第１の導電膜は、イリジウム、酸化イリジウム、窒化チタン、窒化チタンアルミニウム又は酸窒化チタンアルミニウムからなることが好ましい。

本発明に係る誘電体メモリ装置の製造方法は、半導体基板の上に第１の層間絶縁膜を形成する工程（ａ）と、第１の層間絶縁膜に上面が第１の層間絶縁膜から露出したコンタクトプラグを形成する工程（ｂ）と、第１の層間絶縁膜の上に、コンタクトプラグの上面を覆うように、拡散防止膜及び犠牲膜を選択的に形成する工程（ｃ）と、拡散防止膜の側面及び犠牲膜の側面を覆う第１の導電膜を形成する工程（ｄ）と、第１の層間絶縁膜の上に、第１の導電膜の側面を覆うように第２の層間絶縁膜を形成する工程（ｅ）と、犠牲膜を除去して、拡散防止膜の上面及び第１の導電膜の側面をそれぞれ底面及び側壁とする開口部を形成する工程（ｆ）と、開口部の底面及び側壁に沿って誘電体膜及び第２の導電膜を順次形成する工程（ｇ）とを備えていることを特徴とする。

本発明の誘電体メモリ装置の製造方法は、犠牲膜を除去して、拡散防止膜の上面及び第１の導電膜の側面をそれぞれ底面及び側壁とする開口部を形成する工程を備えているため、拡散防止膜の上面に対して自己整合的にキャパシタを形成するための開口部を形成できるだけでなく、下部電極となる第１の導電膜の側面が開口部の側面となる。従って、キャパシタの実効面積を拡散防止膜の大きさによって決まる最大の値とすることができる。また、第１の導電膜を酸素の拡散を防止する材料により形成すれば、熱処理の際に拡散防止膜の側面に酸素が侵入して拡散防止膜が側面から酸化されることを抑えることができる。

本発明の誘電体メモリ装置の製造方法において、工程（ｄ）は、第１の層間絶縁膜の上に拡散防止膜及び犠牲膜を覆うように第１の導電膜形成膜を形成した後、第１の導電膜形成膜における拡散防止膜及び犠牲膜の側面上に形成された部分以外を除去することにより第１の導電膜を形成する工程であることが好ましい。

本発明の誘電体メモリ装置の製造方法において、工程（ｅ）は、第１の層間絶縁膜の上に、拡散防止膜及び犠牲膜を覆うように、絶縁膜を形成する工程と、絶縁膜を犠牲膜が露出しないように研磨により平坦化する工程と、平坦化した絶縁膜をエッチングすることにより犠牲膜の上面を露出する工程とを含んでいることが好ましい。このような構成とすることにより、第２の層間絶縁膜を平坦化する際に、第１の導電膜の上端部が露出して第１の導電膜が剥がれることを防止できる。

本発明の誘電体メモリ装置の製造方法において拡散防止膜は、少なくとも２つの膜が積層された積層膜であり、拡散防止膜の最上層と第１の導電膜とは同一の材料からなる膜であることが好ましい。

本発明の誘電体メモリ装置の製造方法において、第１の導電膜は、貴金属材料からなることが好ましい。

本発明の誘電体メモリ装置の製造方法において、第１の導電膜は、酸素の拡散を防止する材料からなることが好ましい。

本発明の誘電体メモリ装置の製造方法において、第１の導電膜は、イリジウム、酸化イリジウム、窒化チタン、窒化チタンアルミニウム又は酸窒化チタンアルミニウムからなることが好ましい。

本発明に係る誘電体メモリ装置及びその製造方法によれば、拡散防止膜の大きさによって決まる最大のキャパシタの実効面積を確保し且つ熱処理時における拡散防止膜の剥離が生じにくい誘電体メモリ装置を実現できる。

図１は、本発明の一実施形態に係る誘電体メモリ装置の断面構成を示している。図１に示すように本実施形態の誘電体メモリ装置は、半導体基板１１の上に形成されたトランジスタ１６とキャパシタ２５とを備えている。シリコン（Ｓｉ）からなる半導体基板１１の上部には、シャロウトレンチ分離（ＳＴＩ：Shallow Trench Isolation）領域１２によって区画された複数の素子形成領域４１が形成されている。各素子形成領域４１には、トランジスタ１６がそれぞれ形成されている。トランジスタ１６は、素子形成領域４１の上にゲート絶縁膜１３を介在させて形成されたゲート電極１４と、素子形成領域４１のゲート電極１４の両側方の領域に形成された不純物拡散層１５とを有している。

半導体基板１１の上には、膜厚が約０．４μｍ〜０．８μｍで上面が平坦化された酸化シリコンからなる第１の層間絶縁膜１７が各トランジスタ１６を覆うように形成されている。ここで、酸化シリコンには、ホウ素（Ｂ）及びリン（Ｐ）を添加したいわゆるＢＰＳＧ（Boro-Phospho-Silicate Glass）、高密度プラズマにより形成され且つホウ素やリンが添加されていない、いわゆるＨＤＰ−ＮＳＧ（High Density Plasma-Non Silicate Glass）又は酸化雰囲気にオゾン（Ｏ_３）を用いたオゾンＴＥＯＳ（Ｏ_３−Tetra Ethyl Ortho Silicate）に代表されるＯ_３−ＮＳＧ等を用いることが好ましい。

第１の層間絶縁膜１７には、トランジスタ１６の一方の不純物拡散層１５と電気的に接続されたコンタクトプラグ１８が形成されている。コンタクトプラグ１８は、タングステン（Ｗ）により形成すればよい。また、不純物をドーピングさせた多結晶シリコンを用いてもよい。

第１の層間絶縁膜１７の上における各コンタクトプラグ１８の周辺の領域には、コンタクトプラグ１８の上部を覆い、コンタクトプラグ１８と電気的に接続された拡散防止膜１９がそれぞれ形成されている。拡散防止膜１９は、主に、誘電体膜を結晶化するための熱処理の際に、酸素によってコンタクトプラグ１８が酸化することを防止する役割を果たす。拡散防止膜１９は、窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）若しくは酸窒化チタンアルミニウム（ＴｉＡｌＯＮ）等の金属窒化物であっても、プラチナ、イリジウム、ルテニウム若しくはこれらの酸化物からなる膜又はそれらが積層された積層膜であってもよい。また、金属窒化物、貴金属及び貴金属の酸化物からなる３層構造の積層膜であってもよい。

第１の層間絶縁膜１７の上には、第２の層間絶縁膜２０が形成されている。第２の層間絶縁膜２０の膜厚は、キャパシタ２５の容量値を決定するパラメータとなり、０．６μｍ〜２μｍが望ましい。ここで、第２の層間絶縁膜２０には、ＢＰＳＧ、ＨＤＰ−ＮＳＧ又はＯ_３−ＮＳＧ等からなる膜を用いることが好ましい。第２の層間絶縁膜２０には、各拡散防止膜１９と自己整合的に形成された複数の開口部が形成されている。

開口部の寸法は、拡散防止膜１９の上面の寸法よりも大きく、開口部の側面と拡散防止膜１９の側面との間には間隔が空いている。開口部の壁面を覆い且つ開口部の側面と拡散防止膜１９の側面との間隔を埋めて拡散防止膜１９の側面を覆うように、導電膜２１が形成されている。導電膜２１には、例えば、貴金属材料又は貴金属の酸化物を用いることが望ましい。拡散防止膜１９及び導電膜２１は、キャパシタ２５の下部電極２２となるため、導電膜２１は、拡散防止膜１９の最上層と同一の材料からなることが望ましい。

拡散防止膜１９の上面及び導電膜２１の側面を覆うように容量絶縁膜である誘電体膜２３が形成されている。

誘電体膜２３として、強誘電体であるチタン酸バリウムストロンチウム（ＢＳＴ：Ｂａ_ｘＳｒ_１−_ｘＴｉＯ_３、０≦ｘ≦１。）系誘電体や、ジルコニウムチタン酸鉛（ＰＺＴ：Ｐｂ（Ｚｒ_ｘＴ_１−ｘ）Ｏ_３、０≦ｘ≦１）若しくはジルコニウムチタン酸鉛ランタン（Ｐｂ_ｙＬａ_１−ｙ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３、０≦ｘ，ｙ≦１）等の鉛を含むペロブスカイト系誘電体又はタンタル酸ストロンチウムビスマス（ＳＢＴ：Ｓｒ_１−ｙＢｉ_２＋_ｘＴａ_２Ｏ_９、０≦ｘ，ｙ≦１）若しくはチタン酸ビスマスランタン（Ｂｉ_４−ｘＬａ_ｘＴｉ_３Ｏ_１２、０≦ｘ≦１）等のビスマスを含むペロブスカイト系誘電体を用いると、不揮発性メモリ装置を作製することができる。

また、誘電体膜２３には、一般式がＡＢＯ_３（但し、ＡとＢとは異なる元素である。）で表されるペロブスカイト構造を有する強誘電体化合物を用いることができる。ここで、元素Ａは、例えば、鉛（Ｐｂ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）、ランタン（Ｌａ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、マグネシウム（Ｍｇ）又はビスマス（Ｂｉ）等とすればよく、元素Ｂは、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、タングステン（Ｗ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）又はモリブデン（Ｍｏ）等とすればよい。

また、誘電体膜２３には、単層の強誘電体膜に限らず、組成が異なる複数の強誘電体膜を用いてもよく、さらには、異なる材料が組み合わされた組成傾斜を有する材料を用いてもよい。

また、本発明に係る誘電体膜２３は、強誘電体に限られないことはいうまでもなく、五酸化タンタル（Ｔａ_２Ｏ_５）又は酸化アルミニウム（Ａｌ_２Ｏ_３）、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ_３）等であってもよい。

誘電体膜２３の上には、誘電体膜２３に沿うように、導電膜である上部電極２４が形成され、下部電極２２、誘電体膜２３及び上部電極２４からなる誘電体キャパシタ２５が形成されている。上部電極２４には、Ｐｔ等の貴金属材料又は貴金属の酸化物を用いることが好ましい。

このように、拡散防止膜１９の外側に、下部電極２２となる導電膜２１を形成しているため、キャパシタ２５の実効面積の確保が容易となる。また、誘電体膜２３及び上部電極２４を成膜する開口部の径を大きくすることができるため、誘電体膜２３及び上部電極２４のカバレッジが悪化したり、誘電体膜２３の組成ずれが生じたりすることを低減できる。

また、導電膜２１には、拡散防止膜として機能する材料を用いることが望ましい。例えば、導電膜２１に、イリジウム、酸化イリジウム、ＴｉＮ、ＴｉＡｌＮ又はＴｉＡｌＯＮを用いることにより、拡散防止膜として機能する。拡散防止膜１９の側面は導電膜２１により覆われているため、導電膜２１を拡散防止膜とすることにより、誘電体膜２３を結晶化するための高温熱処理の際に、拡散防止膜１９が横方向から酸化されて剥離することを防止できる。

以下に、本実施形態の誘電体メモリ装置の製造方法について図面を参照して説明する。図２（ａ）〜（ｅ）、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｂ）は、本発明に係る誘電体メモリ装置の製造方法を工程順に示している。

まず、図２（ａ）に示すように、半導体基板１１の上部にＳＴＩ領域１２を選択的に形成し、形成したＳＴＩ領域１２により半導体基板１１を複数の素子形成領域４１に区画する。続いて、各素子形成領域４１に、酸化シリコン又は酸窒化シリコン等からなり膜厚が約３ｎｍのゲート絶縁膜１３と、多結晶シリコン、金属又は金属珪化物を含み膜厚が約２００ｎｍのゲート電極１４とを順次形成する。続いて、ゲート電極１４をマスクとして不純物イオンのイオン注入を行い素子形成領域のゲート電極１４の両側方に不純物拡散層１５を形成して、トランジスタ１６を形成する。続いて、ＣＶＤ法により、ＢＰＳＧ、ＨＤＰ−ＮＳＧ又はＯ_３−ＮＳＧ等の絶縁膜を約０．６μｍ〜１．２μｍの膜厚で成膜し、その後、化学的機械的研磨（Chemical Mechanical Polish：ＣＭＰ）法を用いて、成膜した絶縁膜の表面を平坦化することにより、膜厚が約０．４μｍ〜０．８μｍの第１の層間絶縁膜１７を形成する。

次に、図２（ｂ）に示すようにリソグラフィ法及びドライエッチング法により、第１の層間絶縁膜１７に各トランジスタ１６の一方の不純物拡散層１５を露出するコンタクトホール１７ａを形成する。

次に、図２（ｃ）に示すように第１の層間絶縁膜１７の上を覆い且つコンタクトホール１７ａが充填されるように、スパッタ法、ＣＶＤ法又はめっき法等を用いてコンタクトプラグ形成膜１８Ａを成膜する。ここで、コンタクトプラグ形成膜１８Ａには、タングステン等の金属、窒化チタン等の窒化金属、珪化チタン等の珪化金属、銅又は多結晶シリコン等を用いる。また、コンタクトプラグ形成膜１８Ａを成膜する前に、例えば基板側から順次積層されたチタンと窒化チタン又はタンタルと窒化タンタル等からなる密着層を形成してもよい。

次に、図２（ｄ）に示すように成膜したコンタクトプラグ形成膜１８Ａに対して、第１の層間絶縁膜１７が露出するまでエッチバック又はＣＭＰ処理を行うことにより、各トランジスタ１６の一方の不純物拡散層１５と電気的に接続されたコンタクトプラグ１８を形成する。

次に、図２（ｅ）に示すように第１の層間絶縁膜１７の上に、例えばスパッタ法、ＣＶＤ法又は有機金属気相堆積（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法により、第１の層間絶縁膜１７上の全面に、膜厚が５０ｎｍ〜３００ｎｍの拡散防止膜形成膜１９Ａを成膜する。拡散防止膜形成膜１９Ａの材料には、窒化チタン、窒化チタンアルミニウム若しくは酸窒化チタンアルミニウム等の金属窒化物、イリジウム若しくはルテニウム等の貴金属、貴金属の酸化物又はそれらの積層膜を用いる。次に、拡散防止膜形成膜１９Ａの上に、犠牲膜形成膜３１Ａを成膜する。この犠牲膜形成膜３１Ａには、タングステン、シリコン窒化膜、多結晶シリコン、窒化チタン又は窒化チタンアルミニウム等を用いればよい。また、その他の材料であっても、後の工程においてエッチングにより除去可能な材料であればよい。

次に、図３（ａ）に示すようにリソグラフィとドライエッチング法とを用いて、拡散防止膜形成膜１９Ａ及び犠牲膜形成膜３１Ａを、コンタクトプラグ１８及びその周辺部を覆うようにパターニングし、拡散防止膜１９及び犠牲膜３１を形成する。
次に、図３（ｂ）に示すように、犠牲膜３１を覆うように、第１の層間絶縁膜１７の上に下部電極形成膜（図示せず）を成膜する。その後、拡散防止膜１９と犠牲膜３１との側面上のみに残るように、ドライエッチングを用いて下部電極形成膜を選択的に除去し、拡散防止層１９と共に下部電極２２として機能する導電膜２１を形成する。

次に、図３（ｃ）に示すように第１の層間絶縁膜１７の上に第２の層間絶縁膜２０を形成した後、犠牲膜３１の上面が露出するように研磨して第２の層間絶縁膜２０の平坦化を行う。犠牲膜３１の上面を露出させる工程は、まず、ＣＭＰ等により犠牲膜３１の上面が露出しないように平坦化を行い、その後にエッチングを行うことにより犠牲膜３１を露出させるようにすることが好ましい。このようにすれば、研磨時に導電膜２１の上端部が露出して剥離することを防止できる。

また、犠牲膜３１に対する第２の層間絶縁膜２０の研磨選択比が大きくなるように膜の材料及び研磨条件を選択することにより、第２の層間絶縁膜２０の膜厚ばらつきを低減でき、結果として、キャパシタの実効面積のばらつきを低減できる。

次に、図４（ａ）に示すように犠牲膜３１を除去し、拡散防止膜１９及び導電膜２１が露出する開口部３４を形成する。犠牲膜３１の除去は、犠牲膜３１の材料に応じて、ウェットエッチ及びドライエッチにより行う。例えば、犠牲膜３１がＷ、ＴｉＮ及びＴｉＡｌＮ等の場合にはアンモニア過酸化水素水（ＡＰＭ）溶液を用い、シリコン窒化膜の場合には燐酸を用い、多結晶シリコンの場合にはフッ硝酸を用いてウェットエッチを行えばよい。

次に、図４（ｂ）に示すように、拡散防止膜１９の上面及び導電膜２１の側面に沿って、誘電体膜２３及び上部電極２４を成膜し、リソグラフィとドライエッチによりパターニングすることで、キャパシタ２５を形成する。

本発明に係る誘電体メモリ装置及びその製造方法は、拡散防止膜の大きさによって決まる最大のキャパシタの実効面積を確保した誘電体メモリ装置を実現でき、特に、立体構造を有する誘電体メモリ装置等として有用である。

本発明の一実施形態に係る誘電体メモリ装置を示す断面図である。 （ａ）〜（ｅ）は本発明の一実施形態に係る誘電体メモリ装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は本発明の一実施形態に係る誘電体メモリ装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｂ）は本発明の一実施形態に係る誘電体メモリ装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は従来例に係る半導体装置の製造方法を工程順に示す断面図である。

符号の説明

１１ 半導体基板
１２ シャロウトレンチ分離領域
１３ ゲート絶縁膜
１４ ゲート電極
１５ 不純物拡散層
１６ トランジスタ
１７ 第１の層間絶縁膜
１７ａ コンタクトホール
１８ コンタクトプラグ
１８Ａ コンタクトプラグ形成膜
１９ 拡散防止膜
１９Ａ 拡散防止膜形成膜
２０ 第２の層間絶縁膜
２１ 第１の導電膜
２２ 下部電極
２３ 誘電体膜
２４ 第２の導電膜
２５ キャパシタ
３１ 犠牲膜
３１Ａ 犠牲膜形成膜
３４ 開口部
４１ 素子形成領域

Claims (12)

1. 半導体基板の上に形成された第１の層間絶縁膜と、
   前記第１の層間絶縁膜に形成され、上面が前記第１の層間絶縁膜から露出したコンタクトプラグと、
   前記第１の層間絶縁膜の上に前記コンタクトプラグと電気的に接続するように形成された酸素の拡散防止膜と、
   前記第１の層間絶縁膜の上に形成され、径が前記拡散防止膜の径よりも大きく且つ前記拡散防止膜を露出する開口部を有する第２の層間絶縁膜と、
   前記開口部の壁面上に形成され且つ前記拡散防止膜の側面を覆う第１の導電膜と、
   前記拡散防止膜の上面及び第１の導電膜の側面を覆うように形成された誘電体膜と、
   前記誘電体膜の上に形成された第２の導電膜とを備えていることを特徴とする誘電体メモリ装置。
2. 前記拡散防止膜は、少なくとも２つの膜が積層された積層膜であり、
   前記拡散防止膜の最上層と前記第１の導電膜とは同一の材料からなる膜であることを特徴とする請求項１に記載の誘電体メモリ装置。
3. 前記第１の導電膜は、貴金属材料からなることを特徴とする請求項１に記載の誘電体メモリ装置。
4. 前記第１の導電膜は、酸素の拡散を防止する材料からなることを特徴とする請求項１に記載の誘電体メモリ装置。
5. 前記第１の導電膜は、イリジウム、酸化イリジウム、窒化チタン、窒化チタンアルミニウム又は酸窒化チタンアルミニウムからなることを特徴とする請求項１又は２に記載の誘電体メモリ装置。
6. 半導体基板の上に第１の層間絶縁膜を形成する工程（ａ）と、
   前記第１の層間絶縁膜に上面が前記第１の層間絶縁膜から露出したコンタクトプラグを形成する工程（ｂ）と、
   前記第１の層間絶縁膜の上に、前記コンタクトプラグの上面を覆うように、拡散防止膜及び犠牲膜を選択的に形成する工程（ｃ）と、
   前記拡散防止膜の側面及び犠牲膜の側面を覆う第１の導電膜を形成する工程（ｄ）と、
   前記第１の層間絶縁膜の上に、前記第１の導電膜の側面を覆うように第２の層間絶縁膜を形成する工程（ｅ）と、
   前記犠牲膜を除去して、前記拡散防止膜の上面及び第１の導電膜の側面をそれぞれ底面及び側壁とする開口部を形成する工程（ｆ）と、
   前記開口部の底面及び側壁に沿って誘電体膜及び第２の導電膜を順次形成する工程（ｇ）とを備えていることを特徴とする誘電体メモリ装置の製造方法。
7. 前記工程（ｄ）は、前記第１の層間絶縁膜の上に前記拡散防止膜及び犠牲膜を覆うように第１の導電膜形成膜を形成した後、前記第１の導電膜形成膜における前記拡散防止膜及び犠牲膜の側面上に形成された部分以外を除去することにより前記第１の導電膜を形成する工程であることを特徴とする請求項６に記載の誘電体メモリ装置の製造方法。
8. 前記工程（ｅ）は、
   前記第１の層間絶縁膜の上に、前記拡散防止膜及び犠牲膜を覆うように、絶縁膜を形成する工程と、
   前記絶縁膜を前記犠牲膜が露出しないように研磨により平坦化する工程と、
   平坦化した前記絶縁膜をエッチングすることにより前記犠牲膜の上面を露出する工程とを含んでいることを特徴とする請求項６に記載の誘電体メモリ装置の製造方法。
9. 前記拡散防止膜は、少なくとも２つの膜が積層された積層膜であり、
   前記拡散防止膜の最上層と前記第１の導電膜とは同一の材料からなる膜であることを特徴とする請求項８記載の誘電体メモリ装置の製造方法。
10. 前記第１の導電膜は、貴金属材料からなることを特徴とする請求項６に記載の誘電体メモリ装置の製造方法。
11. 前記第１の導電膜は、酸素の拡散を防止する材料からなることを特徴とする請求項６に記載の誘電体メモリ装置の製造方法。
12. 前記第１の導電膜は、イリジウム、酸化イリジウム、窒化チタン、窒化チタンアルミニウム又は酸窒化チタンアルミニウムからなることを特徴とする請求項６から９のいずれか１項に記載の誘電体メモリ装置の製造方法。

Images