CN116318005A - 一种滤波器及其制备方法、电子设备 - Google Patents

一种滤波器及其制备方法、电子设备 Download PDF

Info

Publication number
CN116318005A
CN116318005A CN202310337405.3A CN202310337405A CN116318005A CN 116318005 A CN116318005 A CN 116318005A CN 202310337405 A CN202310337405 A CN 202310337405A CN 116318005 A CN116318005 A CN 116318005A
Authority
CN
China
Prior art keywords
substructure
conductive structure
dielectric substrate
connection via
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310337405.3A
Other languages
English (en)
Inventor
安齐昌
李月
肖月磊
吴艺凡
李慧颖
赵莹莹
冯昱霖
徐爽
张璨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Sensor Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Sensor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Sensor Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310337405.3A priority Critical patent/CN116318005A/zh
Publication of CN116318005A publication Critical patent/CN116318005A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种滤波器及其制备方法、电子设备，属于无源器件技术领域。其中，滤波器包括介质基板，以及集成在介质基板上的至少一个电感和至少一个电容；介质基板包括沿其厚度方向相对设置的第一表面和第二表面；电感包括第一导电结构和第二导电结构，且第一导电结构和第二导电结构电连接形成电感的线圈结构；其中，第一导电结构包括沿第二表面背离第一表面方向上依次设置的第一子结构和第二子结构；电容包括第一极板和第二极板，第一极板与第一子结构同层设置，第二极板与第二子结构同层设置。

Description

一种滤波器及其制备方法、电子设备
技术领域
本公开属于无源器件技术领域，具体涉及一种滤波器及其制备方法、电子设备。
背景技术
当前消费电子市场对无源器件的小型化、高集成化、轻型化、综合化以及通用化的要求越来越高，器件结构也从单一集成模块到今天的多功能集成模块，电路模块越来越小，实现的功能越来越多，并从平面向三维转变。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供一种滤波器及其制备方法、电子设备。
第一方面，解决本公开技术问题所采用的技术方案是一种滤波器，其包括介质基板，以及集成在所述介质基板上的至少一个电感和至少一个电容；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
所述电感包括第一导电结构和第二导电结构，且所述第一导电结构和所述第二导电结构电连接形成所述电感的线圈结构；其中，所述第一导电结构包括沿所述第二表面背离所述第一表面方向上依次设置的第一子结构和第二子结构；
所述电容包括第一极板和第二极板，所述第一极板与所述第一子结构同层设置，所述第二极板与所述第二子结构同层设置。
在一些实施例中，所述介质基板具有沿其厚度方向贯穿的第一连接过孔；所述电感还包括设置在所述第一连接过孔内的第一连接电极，且所述第二导电结构设置在所述第一表面，所述第一导电结构通过第一连接电极与所述第二导电结构形成所述电感的线圈结构。
在一些实施例中，所述第一子结构和所述第二子结构之间设置有第一层间绝缘层；所述第一子结构通过所述第一连接过孔与所述第一连接电极电连接；所述第二子结构通过第二连接过孔与所述第一子结构电连接；所述第二连接过孔贯穿所述第一层间绝缘层。
在一些实施例中，所述第一连接过孔与所述第二连接过孔对应设置，且所述第二连接过孔在所述第二表面所在平面的正投影，位于与之对应设置的所述第一连接过孔在所述第二表面所在平面的正投影内。
在一些实施例中，在所述第二子结构背离所述介质基板的一侧设置第一保护层；第一连接焊盘通过第三连接过孔与所述第二子结构电连接；所述第三连接过孔贯穿所述第一保护层；第二连接焊盘通过第五连接过孔与所述第二极板电连接；所述第五连接过孔贯穿所述第一保护层。
在一些实施例中，在所述第二导电结构背离所述介质基板的一侧设置第二保护层。
在一些实施例中，所述第一子结构和所述第二子结构之间设置有第一层间绝缘层；所述第二子结构通过第二连接过孔与所述第一子结构电连接；所述第二连接过孔贯穿所述第一层间绝缘层；
所述第二导电结构设置在所述第二子结构背离所述第一子结构的一侧；所述第二导电结构和所述第二子结构之间设置有第二层间绝缘层，所述第二导电结构通过第四连接过孔与所述第二子结构电连接；所述第四连接过孔贯穿所述第二层间绝缘层。
在一些实施例中，所述第二连接过孔在所述第二表面所在平面的正投影，与所述第四连接过孔在所述第二表面所在平面的正投影不重叠。
在一些实施例中，在所述第二导电结构背离所述介质基板的一侧设置第一保护层；第一连接焊盘通过第三连接过孔与所述第二导电结构电连接；所述第三连接过孔贯穿所述第一保护层；第二连接焊盘通过第六连接过孔与所述第二导电结构电连接；所述第六连接过孔贯穿所述第一保护层。
第二方面，本公开实施例还提供了一种滤波器的制备方法，其包括：在介质基板上集成至少一个电感和至少一个电容；所述电感包括第一导电结构和第二导电结构，且所述第一导电结构和所述第二导电结构电连接形成所述电感的线圈结构；所述第一导电结构包括第一子结构和第二子结构，所述电容包括第一极板和第二极板；
其中，形成所述电感和所述电容的步骤包括：
提供一介质基板；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
在所述第二表面形成所述第一子结构和所述第一极板；
在所述第一子结构和所述第一极板背离所述介质基板的一侧形成所述第二子结构和所述第二极板；
在所述第二子结构和所述第二极板背离所述介质基板的一侧形成第一保护层；
植入第一连接焊盘和第二连接焊盘。
在一些实施例中，在所述第二表面形成所述第一子结构和所述第一极板之前还包括：
形成沿所述介质基板厚度方向贯穿所述介质基板的第一连接过孔；
在所述第一连接过孔形成第一连接电极；
在所述介质基板的所述第一表面上形成所述第二导电结构；
在所述第二导电结构背离所述介质基板的一侧形成第二保护层。
在一些实施例中，在所述第二子结构和所述第二极板背离所述介质基板的一侧形成第一保护层之前还包括：
在所述第二子结构和所述第二极板背离所述介质基板的一侧形成第二层间绝缘层；
在所述第二层间绝缘层背离所述介质基板的一侧形成第二导电结构。
第三方面，本公开实施例还提供了一种电子设备，其包括上述实施例中任一项所述的滤波器。
附图说明
图1为一种滤波电路图；
图2为一种示例性的滤波器的结构示意图；
图3为本公开实施例中提供的一种滤波器的结构示意图；
图4为图3中的电感的俯视示意图；
图5为本公开实施例中提供的另一种滤波器的结构示意图；
图6为本公开实施例中提供的另一种滤波器的结构示意图；
图7a～图7k为本公开实施例提供的玻璃基3D IPD滤波器的制备工艺流程图；
图8a～图8i为本公开实施例提供的玻璃基2D IPD滤波器的制备工艺流程图。
其中附图标记为：R1、第一电阻；L1、第一电感；C1、第一电容；1、介质基板；S1、第一表面；S2、第二表面；21、第一导电结构；22、第二导电结构；23、第一引线端；24、第二引线端；25、第一连接电极；211、第一子结构；212、第二子结构；31、第一极板；32、第二极板；33、中绝缘层；321、第一部分；322、第二部分；323、第三部分；4、第一层间绝缘层；5、第一保护层；P1、第一连接焊盘；P2、第二连接焊盘；6、第二保护层；7、第二层间绝缘层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围，而是仅仅表示本公开的选定实施例。基于本公开的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中提及的“多个或者若干个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
发明人发现，玻璃基或高阻硅基的LC型的二维(Two Dimensional，2D)或三维(Three Dimensional，3D)集成无源器件(Integrated Passive Devices，IPD)滤波器通常涉及到多层金属的堆叠和搭接，各层金属的搭接情况直接决定器件的性能和可靠性，因此金属层数越多，工艺难度越大，失效风险越大。现在IPD器件的电容上电极结构都是2层金属堆叠，两层金属之间的搭接具有较大的失效风险。
需要说明的是，目前数字电路(如动态随机存取存储器(Dynamic Random AccessMemory，DRAM)、逻辑芯片等)的三维集成普遍采用硅基板及硅通孔技术(Through SiliconVia，TSV)。近些年来，随着人们对通讯容量和速度的需求不断提升，通讯频率不断提高。由于高频应用，转接板或基板等所用材料必须具有低介电损耗和低介电常数，以减少基板的射频功率耗散、增加自谐振频率。由于硅是一种半导体材料，TSV周围的载流子在电场或磁场作用下可以自由移动，对邻近的电路或信号产生影响，降低芯片的高频性能。而玻璃内部没有自由移动的电荷、热膨胀系数可调、介电性能优良。以玻璃基板替代硅基板，以及玻璃通孔技术(Through Glass Via，TGV)代替TSV可以有效避免TSV的高频损耗问题。另外，由于硅的半导体特性，TSV还需要在通孔内制作电隔离层、扩散阻挡层、种子层以及无空隙的铜填充，不仅工艺复杂，而且寄生电容明显，往往难以满足三维集成射频微系统的性能要求。TGV技术可以省去铜填充的阻挡层和氧化覆盖膜层制作，减小镀铜层和基板之间的过孔电容，降低过孔有源和无源电路之间的电磁干扰，而且可以大幅度降低工艺复杂度和加工成本，玻璃的减薄和抛光工艺相对硅也比较简单。因此，对于射频领域，玻璃是合适的材料，而TGV也是理想的三维集成解决方案。
因此，本公开实施例中在描述3D IPD滤波器时，主要以玻璃基为例进行详细说明，在描述2D IPD滤波器时，分别以玻璃基或高阻硅基为例进行详细说明。需要说明的是，本公开中的2D和3D指的是电感结构，而滤波器中的电容为2D结构，本公开实施例中的各附图仅为示意，用于更容易的理解本发明，其具体规格和参数需要依据具体产品需求进行设计调整。
图1为一种滤波电路图，如图1所示，该滤波电路包括一个电感，一个电容和一个电阻，且分别为第一电感L1，第一电容C1和第一电阻R1。继续参照图1，第一电阻R1的第二端与第一电感L1的第一端电连接，第一电感L1的第二端和第一电容C1的第一端电连接。
需要说明的是，第一电阻R1可以通过导线实现，也可以通过采用高阻材料实现。例如，氧化锡(ITO)、镍铬(NiCr)合金。在本公开实施例中，对第一电阻R1的形成不做特殊限定，下面主要针对电感和电容进行具体说明。
图2为一种示例性的滤波器的结构示意图，如图2所示，其包括介质基板1，以及集成在介质基板1上的至少一个电感和至少一个电容；介质基板1包括沿其厚度方向相对设置的第一表面S1和第二表面S2；电感包括第一导电结构21和第二导电结构22，且第一导电结构21和第二导电结构22电连接形成电感的线圈结构；其中，第一导电结构21包括沿第二表面S2背离第一表面S1方向上依次设置的第一子结构211和第二子结构212；电容包括第一极板31和第二极板32，第一极板31与第一子结构211同层设置，第二极板32设置在第一子结构211和第二子结构212之间。
具体的，如图2所示，该滤波器为玻璃基3D IPD滤波器，即电感结构为3D结构。其中，电容为MIM(金属/绝缘/金属)结构。需要说明的是，MIM结构电容是利用厚膜技术来制造的电容器，其由两层表面可以化学镀覆的金属，以及两层金属之间的绝缘材料构成，两层金属会形成一个容量。具体的，MIM结构电容通常由三层组成：上金属层、中绝缘层33和下金属层。上金属层和下金属层分别与外部电极相连，电流通过上金属层和下金属层得以导通；中绝缘层33则把上金属层和下金属层间隔开，即把他们的电势分开，从而产生了电容电路。继续参照图2，该滤波器中的电容的第一极板31即为下金属层，第二极板32即为上金属层，电容还包括位于第一极板31和第二极板32之间的中绝缘层33。
其中，电容的第一极板31可以与第一子结构211同层设置且材料相同，也就是说，电容的第一极板31与第一子结构211可以在一次构图工艺中形成。
其中，电容的第二极板32包括沿中绝缘层33背离第一极板31的方向上依次设置的第一部分321、第二部分322和第三部分323；第一部分321的材料可以是钛(Ti)，第一部分321的厚度范围可以在0.03μm～0.05μm，可以采用磁控溅射的方法在中绝缘层33背离第一极板31的一侧形成；第二部分322的材料可以是铜(Cu)，第二部分322的厚度范围可以在0.2μm～0.5μm，可以采用磁控溅射的方法在第一部分321背离中绝缘层33的一侧形成；第三部分323的材料可以是钛(Ti)，第三部分323的厚度范围可以在0.02μm～0.05μm，可以采用磁控溅射的方法在第二部分322背离第一部分321的一侧形成。由此，电容的第二极板32可以由下Ti层-中间Cu层-上Ti层三部分共同组成。
需要说明的是，如图2所示的滤波器的结构通常涉及到多层金属的堆叠和搭接，且各层金属的搭接情况直接决定器件的性能和可靠性，因此金属层数越多，工艺难度越大，失效风险越大。由于电容的第二极板32实际上设置在电感结构的第一子结构211所在层与第二子结构212所在层之间，这样设置形成的金属之间的搭接具有较大的失效风险。
鉴于此，图3为本公开实施例中提供的一种滤波器的结构示意图；图4为图3中的电感的俯视示意图，如图3和图4所示，本公开实施例提供了一种滤波器，其包括介质基板1，以及集成在介质基板1上的至少一个电感和至少一个电容；介质基板1包括沿其厚度方向相对设置的第一表面S1和第二表面S2；电感包括第一导电结构21和第二导电结构22，且第一导电结构21和第二导电结构22电连接形成电感的线圈结构；其中，第一导电结构21包括沿第二表面S2背离第一表面S1方向上依次设置的第一子结构211和第二子结构212；电容包括第一极板31和第二极板32，第一极板31与第一子结构211同层设置，第二极板32与第二子结构212同层设置。
具体的，如图3和图4所示，本公开实施例中滤波器为玻璃基3D IPD滤波器，即电感结构为3D结构。介质基板1具有沿其厚度方向贯穿的第一连接过孔；电感还包括设置在第一连接过孔内的第一连接电极25，且第二导电结构22设置在第一表面S1，第一导电结构21通过第一连接电极25与第二导电结构22形成电感的线圈结构。
电感的各第一导电结构21均沿第一方向延伸，且沿第二方向并排设置；电感的各第二导电结构22均沿第三方向延伸，且沿第二方向并排设置。其中，第一方向、第二方向、第三方向均为不同的方向，在本公开实施例中，以第一方向和第二方向相互垂直，第一方向和第三方向相交且非垂直设置为例。当然，第一导电结构21和第二导电结构22的延伸方向也可以互换，均在本公开实施例的保护范围内。另外，在本公实施例中以电感包括N个第一导电结构21和N-1个第二导电结构22为例进行说明，其中，N≥2，且N为整数。第一导电结构21的第一端和第二端分别与一个第一连接过孔在介质基板1上正投影至少部分交叠。且一个第一导电结构21的第一端和第二端对应不同的第一连接过孔，也即一个第一导电结构21与两个第一连接过孔在介质基板1上正投影至少部分交叠。此时，电感的第i个第二导电结构22的第一端通过第一连接过孔内的第一连接电极25连接第i个第一导电结构21的第一端和第i+1个第一导电结构21的第二端，形成电感线圈，其中，1≤i≤N-1，且i为整数。
在一些实施例中，第一连接过孔与第二连接过孔对应设置，且第二连接过孔在第二表面S2所在平面的正投影，位于与之对应设置的第一连接过孔在第二表面S2所在平面的正投影内。
在此需要说明的是，其中，第一引线端23与电感线圈的第一个第一导电结构21的第二端，第二引线端24则与第N个第一导电结构21的第一端连接。进一步的，第一引线端23和第二引线端24可以与第二导电结构22同层设置，且采用相同的材料，此时第一引线端23可以通过第一连接电极25与第一个第一导电结构21的第二端连接，相应的，第二引线端24则可以通过第一连接过孔与第N个第一导电结构21的第一端连接。
继续参照图3，本公开实施例中的滤波器中的电容的第二极板32不再采用如图2所示的下Ti层-中间Cu层-上Ti层三部分结构，而是将电容的第二极板32和电感的第二子结构212同层设置，这样设置使得电容的第二极板32仅有一层金属，从而规避了现有技术中存在的两层金属之间搭接不良的问题和失效风险，可以有效增强器件的可靠性，同时，相比于如图2所示的滤波器，本公开实施例中的滤波器减少了一层金属的成膜、光刻、刻蚀等相关工艺流程，不仅可以减少成本，而且可以缩短流片周期，提高产能。
在一些实施例中，如图3所示，第一子结构211和第二子结构212之间设置有第一层间绝缘层4；第一子结构211通过第一连接过孔与第一连接电极25电连接；第二子结构212通过第二连接过孔与第一子结构211电连接；第二连接过孔贯穿第一层间绝缘层4。
具体的，在本公开实施例中，第一层间绝缘层4的材料可以为无机绝缘材料。例如：由氮化硅(SiNx)形成的无机绝缘层，或者由二氧化硅(SiO2)形成的无机绝缘层，亦或者是由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。在本公开实施例中，电容包括第一极板31、第二极板32以及位于第一极板31和第二极板32之间的中绝缘层33，第一层间绝缘层4实际上将第一极板31与第二极板32间隔开来，且中绝缘层33背离第一极板31的一侧的第一层间绝缘层4上的开孔的尺寸实际上为电容的第二极板32的面积，例如，可以是边长范围在15μm-50μm的长方形。本公开对此不做限制。
通过上述对第一层间绝缘层4和电容的第二极板32的设置，可以使得电容的第二电极仅包括一层金属，从而规避了现有技术中存在的两层金属之间搭接不良的问题和失效风险，可以有效增强器件的可靠性，同时，相比于如图2所示的滤波器，本公开实施例中的滤波器减少一层金属的成膜、光刻、刻蚀等相关工艺流程，不仅可以减少成本，而且可以缩短流片周期，提高产能。
在一些实施例中，如图3所示，在第二子结构212背离介质基板1的一侧设置第一保护层5；第一连接焊盘P1通过第三连接过孔与第二子结构212电连接；第三连接过孔贯穿第一保护层5；第二连接焊盘P2通过第五连接过孔与第二极板32电连接；第五连接过孔贯穿第一保护层5。
具体的，在本公开实施例中，第一连接焊盘P1和第二连接焊盘P2可以为锡球。其中，第一保护层5用于防止水氧侵蚀介质基板1的第二表面S2上形成的器件，同时，第一保护层5便于后续器件完成后进行图形化及曝光开口，以将器件的I/O口暴露出来。第一保护层5的厚度范围可以为5um～10um，第一保护层5的材料可以为光敏感有机材料，聚酰亚胺等。
在一些实施例中，如图3所示，滤波器不仅包括上述结构，还包括第二保护层6，且第二保护层6设置在第二导电结构22背离介质基板1的一侧。
具体的，在本公开实施例中，第二保护层6用于保护形成在介质基板1的第一表面S1上的器件走线，第二保护层6的材料可以为聚酰亚胺、亚克力等。
在一些实施例中，图5为本公开实施例中提供的另一种滤波器的结构示意图，如图5所示，其为玻璃基2D IPD滤波器。图6为本公开实施例中提供的另一种滤波器的结构示意图，如图6所示，其为高阻硅基2D IPD滤波器。如图5和图6所示的两种滤波器，主要区别在于介质基板1的材料及，二者内部形成的电感结构和电容结构实际上相同。下面，主要针对如图5所示的玻璃基2D IPD滤波器进行详细说明，重复之处不再赘述。
具体的，如图5所示，本公开实施例中电感的结构为2D结构，电感的第一导电结构21中的第一子结构211和第二子结构212之间设置有第一层间绝缘层4；第二子结构212通过第二连接过孔与第一子结构211电连接；第二连接过孔贯穿第一层间绝缘层4；第二导电结构22设置在第二子结构212背离第一子结构211的一侧；第二导电结构22和第二子结构212之间设置有第二层间绝缘层7，第二导电结构22通过第四连接过孔与第二子结构212电连接；第四连接过孔贯穿第二层间绝缘层7。
具体的，在本公开实施例中，第一层间绝缘层4的材料可以为无机绝缘材料。例如：由氮化硅(SiNx)形成的无机绝缘层，或者由二氧化硅(SiO2)形成的无机绝缘层，亦或者是由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。
在本公开实施例中，电容包括第一极板31、第二极板32以及位于第一极板31和第二极板32之间的中绝缘层33，第一层间绝缘层4实际上将第一极板31与第二极板32间隔开来，且中绝缘层33背离第一极板31的一侧的第一层间绝缘层4上的开孔的尺寸实际上为电容的第二极板32的面积，例如，可以是边长范围在15μm-50μm的长方形。本公开对此不做限制。
在一些实施例中，第一层间绝缘层4的材料可以是BL-301，第一层间绝缘层4整体覆盖电感的第一导电结构21的第一子结构211和电容的第一极板31，以及设置在第一极板31背离介质基板1一侧的中绝缘层33。第二层间绝缘层7的材料可以是BL-301，第二层间绝缘层7整体覆盖电感的第一导电结构21的第二子结构212和电容的第二极板32。
通过上述对第一层间绝缘层4和电容的第二极板32的设置，可以使得电容的第二电极仅包括一层金属，从而规避了现有技术中存在的两层金属之间搭接不良的问题和失效风险，可以有效增强器件的可靠性，同时，相比于如图2所示的滤波器，本公开实施例中的滤波器减少一层金属的成膜、光刻、刻蚀等相关工艺流程，不仅可以减少成本，而且可以缩短流片周期，提高产能。
在一些实施例中，如图5所示，由于电感为2D结构，第二连接过孔在第二表面S2所在平面的正投影，与第四连接过孔在第二表面S2所在平面的正投影不重叠。
在一些实施例中，如图5所示，在第二导电结构22背离介质基板1的一侧设置第一保护层5；第一连接焊盘P1通过第三连接过孔与第二导电结构22电连接；第三连接过孔贯穿第一保护层5；第二连接焊盘P2通过第六连接过孔与第二导电结构22电连接；第六连接过孔贯穿第一保护层5。
具体的，在本公开实施例中，第一连接焊盘P1和第二连接焊盘P2可以为锡球。其中，第一保护层5用于防止水氧侵蚀介质基板1的第二表面S2上形成的器件，同时，第一保护层5便于后续器件完成后进行图形化及曝光开口，以将器件的I/O口暴露出来。第一保护层5的厚度范围可以为5um～10um，第一保护层5的材料可以为光敏感有机材料，聚酰亚胺等。
需要说明的是，如图6所示的高阻硅基2D IPD滤波器同样具有上述结构，相同之处不再赘述。
第二方面，本公开实施例还提供了一种滤波器的制备方法。
下面，分别针对如图3所示的玻璃基3D IPD滤波器，如图5所示的玻璃基2D IPD滤波器，以及如图6所示的高阻硅基2D IPD滤波器的制备方法分别进行详细说明。
图7a～图7k为本公开实施例提供的玻璃基3D IPD滤波器的制备工艺流程图，如图7a～图7k所示，在制备如图3所示的玻璃基3D IPD滤波器时，其制备方法可以包括步骤S11～S111，具体如下：
S11、提供一介质基板1。
具体的，如图7a所示，介质基板1包括沿其厚度方向相对设置的第一表面S1和第二表面S2。其中，介质基板1包括但不限于玻璃基，在本公开实施例中以玻璃基为例进行描述。
进一步的，介质基板1的厚度在0.25mm～0.3mm左右，适用于小尺寸的生产的玻璃基板。
S12、形成沿介质基板1厚度方向贯穿介质基板1的第一连接过孔。
具体的，如图7b所示，可使用多种方法对介质基板1进行后通孔via-last/第一连接过孔制作。例如：喷砂法、光敏玻璃法、聚焦放电法、等离子刻蚀法、激光烧蚀法、电化学法、激光诱导刻蚀法等。不同的方法有不同的优缺点以及适用范围。例如，对于喷砂法，其优点是工艺简单，该种方式制作的第一连接过孔的孔径较大，只适用于孔径大于200μm的第一连接过孔的制作。光敏玻璃法的优点是工艺简单，可制作高密度、高深宽比的第一连接过孔。聚焦放电法的优点是成孔速度快。等离子刻蚀法制备第一连接过孔的侧壁粗糙度小。激光烧蚀法的优点是可以制作高密度、高深宽比的第一连接过孔，但由于激光的热效应使得柱形孔内壁粗糙度较大，这会影响孔内膜层的沉积及与孔壁的结合，不利于形成高致密的粘附层(Ti、Ta、W、TiN、TaN)和种子层Cu。电化学法的优点是成本低，设备简单，成孔速率快，第一连接过孔的直径较大。激光诱导刻蚀法的优点是成孔速率快，可以制作高密度、高深宽比的第一连接过孔，且通孔内部无损伤，缺点是激光设备昂贵。
本公开实施例中采用激光诱导刻蚀的方法进行TGV通孔制作，通孔直径范围可以为50um～80μm。具体的，使用激光诱导刻蚀的方法对其背面进行后通孔时，先用激光对需要制作第一连接过孔的位置的分子键进行激光诱导改性，然后用刻蚀液刻蚀，经过激光改性的玻璃的刻蚀速率增加，形成通孔。使用激光诱导刻蚀的方法得到的通孔内壁光滑，有助于粘附层和种子层与通孔侧壁的结合，增强可靠性。由于后通孔只能采用单面刻蚀的方法进行制作，因此得到的孔只能为倒锥形孔，对于激光诱导刻蚀的打孔方法，这种单面刻蚀的倒锥形孔是第一连接过孔背部后通孔的典型特征。
S13、在第一连接过孔形成第一连接电极25。
具体的，如图7c所示，在第一连接过孔形成第一连接电极25，即将第一连接过孔进行金属化，以实现电感的第一导电结构21和第二导电结构22的导通。
采用包括但不限于磁控溅射的方式形成辅助膜层，之后连续溅射第一导电膜层，将第一导电膜层作为种子层，对种子层进行电镀，电镀完成之后使用化学机械抛光(CMP)或者研磨的方法将第一表面S1多余的电镀铜去除干净，形成填充第一连接过孔的第一连接电极25。
其中，辅助膜层的作用是为了增加第一导电膜层的附着力。辅助膜层的材料包括但不限于钛(Ti)，第一导电膜层的材料包括但不限于铜(Cu)。辅助膜层的厚度在10nm～300nm左右，第一导电膜层的厚度在30nm～100nm左右。
其中，第一连接过孔内Cu的金属化可以采用双面蝶形电镀。
S14、形成电感的第二导电结构22。
具体的，如图7d所示，在介质基板1的第一表面S1上形成电感的第二导电结构22。
由于第二导电结构22是3D电感结构的一部分，同时起到连接第一连接过孔的作用，可以采用减成法制作。其中，先溅射Cu种子层，再电镀整面厚Cu，厚度大于5μm，然后进行图形化，以形成第二导电结构22。
S15、形成第二保护层6。
具体的，如图7e所示，可以采用旋涂的办法在第二导电结构22背离介质基板1的一侧形成第二保护层6。其中，第二保护层6用于保护形成在介质基板1的第一表面S1上的器件走线，第二保护层6的材料包括但不仅限于聚酰亚胺、亚克力等。
S16、形成电感的第一导电结构21的第一子结构211和电容的第一极板31。
具体的，如图7f所示，在介质基板1的第二表面S2形成电感的第一导电结构21的第一子结构211和电容的第一极板31。
其中，整面沉积形成粘附层，粘附层的材料可以为钛(Ti)，粘附层的厚度范围在0.03μm～0.05μm；在粘附层背离介质基板1的一侧形成种子层，种子层的材料可以为铜(Cu)，种子层的厚度范围在0.3μm～0.5μm；在种子层背离介质基板1的一侧采用电镀的方法形成铜层，铜层的厚度范围在2～4μm；旋涂光刻胶，采用对应的掩膜版mask进行曝光，紫外光辐照过的光刻胶发生变性，紫外光辐照过的光刻胶发生变性，然后进行显影；将变性的光刻胶显影去除，使用铜的刻蚀液将未被光刻胶保护区域的铜刻蚀掉，完成的图形化，最终形成电感的第一导电结构21的第一子结构211和电容的第一极板31。
需要说明的是，由于电感的第一导电结构21的第一子结构211和电容的第一极板31所在层在整个器件中非常关键，因此对平整度要求较高。
S17、形成电容的中绝缘层33。
具体的，如图7g所示，在电容的第一基板背离介质基板1的一侧形成中绝缘层33。需要说明的是，此处的中绝缘层33，也即电容的第一极板31和第二极板32之间的介质层。
其中，制备MIM结构的电容的中绝缘层33时，中绝缘层33的材料包括但不仅限于氮化硅(SiNx)，可以采用等离子体增强化学气相沉积(PECVD)等标准工艺沉积100nm～120nm的高平整度的SiNx薄膜，以形成MIM结构的电容的中绝缘层33，以保障电容的均一性。
其中，对中绝缘层33图案化，采用干法刻蚀去除多余部分的SiNx，以形成最终的电容的介电层部分。
S18、形成第一层间绝缘层4。
具体的，如图7h所示，在电容的中绝缘层33背离介质基板1的一侧形成第一层间绝缘层4。第一层间绝缘层4的厚度范围在3μm～5μm。
其中，在电容的第二极板32背离介质基板1的一侧，采用PECVD等标准工艺，沉积形成第一层间绝缘层4，通过干法刻蚀，形成贯穿第一层间绝缘层4的第二连接过孔。
其中，在电容的中绝缘层33背离介质基板1的一侧旋涂整面的氮化硅(SiNx)膜层，然后对SiNx膜层进行曝光显影，最终形成第一层间绝缘层4。第一层间绝缘层4的材料可以为无机绝缘材料。例如：由氮化硅(SiNx)形成的无机绝缘层，或者由二氧化硅(SiO2)形成的无机绝缘层，亦或者是由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。
需要说明的是，电容包括第一极板31、第二极板32以及位于第一极板31和第二极板32之间的中绝缘层33，第一层间绝缘层4实际上将第一极板31与第二极板32间隔开来，且中绝缘层33背离第一极板31的一侧的第一层间绝缘层4上的开孔的尺寸实际上为电容的第二极板32的面积，例如，可以是边长范围在15μm-50μm的长方形，本公开对此不做限制。
S19、形成电感的第一导电结构21的第二子结构212和电容的第二极板32。
具体的，如图7i所示，在第一层间绝缘层4背离介质基板1的一侧，形成电感的第一导电结构21的第二子结构212和电容的第二极板32。
其中，在第一层间绝缘层4背离介质基板1的一侧，采用包括但不限于磁控溅射的方式，依次形成第二导电薄膜和第三导电薄膜，将第三导电薄膜作为种子层，对第三导电薄膜进行电镀，再对电镀过的第三导电薄膜和第二导电薄膜进行图案化处理形成第一导电结构21的第二子结构212和电容的第二极板32。
其中，第二导电薄膜可以为钛(Ti)，也可以为钼(Mo)、镍(Ni)合金层，厚度在0.03μm～0.05μm左右；第三导电薄膜可以为铜(Cu)层，厚度在0.2μm～0.5μm左右。之所以设置第二导电薄膜是为了增加第三导电薄膜的附着力。
其中，对种子层电镀时可以采用加成法电镀厚铜，厚度范围在5μm～10μm，具体厚度依据设计值调整，这样设置，使得电容的第二极板32和电感的第一导电结构21的第二子结构212同层设置，且在同样的制备工艺下成型，减少了金属层数。
S110、形成第一保护层5。
具体的，如图7j所示，在电感的第一导电结构21的第二子结构212和电容的第二极板32背离介质基板1的一侧形成第一保护层5。
其中，可以采用PECVD等标准工艺，沉积形成第一保护层5。第一保护层5用于防止水氧侵蚀介质基板1的第二表面S2上形成的器件，同时，第一保护层5便于后续器件完成后进行图形化及曝光开口，以将器件的I/O口暴露出来。第一保护层5的厚度范围可以为5um～10um，第一保护层5的材料可以为光敏感有机材料，聚酰亚胺等。
其中，在电感的第一导电结构21的第二子结构212和电容的第二极板32背离介质基板1的一侧，采用PECVD等标准工艺，沉积形成第一保护层5，通过干法刻蚀，形成贯穿第一保护层5的第三连接过孔和第五连接过孔。
S111、植入第一连接焊盘P1和第二连接焊盘P2。
具体的，如图7k所示，第一连接焊盘P1通过贯穿第一保护层5的第三连接过孔与第二子结构212电连接；第二连接焊盘P2通过贯穿第一保护层5的第五连接过孔与第二极板32电连接。
第一连接焊盘P1和第二连接焊盘P2可以为锡球，在第一保护层5背离介质基板1的一侧的过孔处移植锡球，器件完成。
图8a～图8i为本公开实施例提供的玻璃基2D IPD滤波器的制备工艺流程图，如图8a～图8i所示，在制备如图5所示的玻璃基2D IPD滤波器时，其制备方法可以包括步骤S21～S29，具体如下：
S21、提供一介质基板1。
具体的，如图8a所示，介质基板1包括沿其厚度方向相对设置的第一表面S1和第二表面S2。其中，介质基板1包括但不限于玻璃基，在本公开实施例中以玻璃基为例进行描述。
进一步的，介质基板1的厚度在0.2mm～0.4mm左右。
S22、形成电感的第一导电结构21的第一子结构211和电容的第一极板31。
具体的，如图8b所示，在介质基板1的第二表面S2形成电感的第一导电结构21的第一子结构211和电容的第一极板31。
其中，整面沉积形成粘附层，粘附层的材料可以为钛(Ti)，粘附层的厚度范围在0.03μm～0.05μm；在粘附层背离介质基板1的一侧形成种子层，种子层的材料可以为铜(Cu)，种子层的厚度范围在0.3μm～0.5μm；在种子层背离介质基板1的一侧采用电镀的方法形成铜层，铜层的厚度范围在2～4μm；旋涂光刻胶，采用对应的掩膜版mask进行曝光，紫外光辐照过的光刻胶发生变性，紫外光辐照过的光刻胶发生变性，然后进行显影；将变性的光刻胶显影去除，使用铜的刻蚀液将未被光刻胶保护区域的铜刻蚀掉，完成的图形化，最终形成电感的第一导电结构21的第一子结构211和电容的第一极板31。
需要说明的是，由于电感的第一导电结构21的第一子结构211和电容的第一极板31所在层在整个器件中非常关键，因此对平整度要求较高。在电镀完成之后使用化学机械抛光(CMP)或者研磨的方法将第二表面S2多余的电镀铜去除干净。
S23、形成电容的中绝缘层33。
具体的，如图8c所示，在电容的第一极板31背离介质基板1的一侧形成中绝缘层33。需要说明的是，此处的中绝缘层33，也即电容的第一极板31和第二极板32之间的介质层。
其中，制备MIM结构的电容的中绝缘层33时，中绝缘层33的材料包括但不仅限于氮化硅(SiNx)，可以采用等离子体增强化学气相沉积(PECVD)等标准工艺沉积100nm～120nm的高平整度的SiNx薄膜，以形成MIM结构的电容的中绝缘层33，以保障电容的均一性。
其中，对中绝缘层33图案化，采用干法刻蚀去除多余部分的SiNx，以形成最终的电容的介电层部分。
S24、形成第一层间绝缘层4。
具体的，如图8d所示，在电容的中绝缘层33背离介质基板1的一侧形成第一层间绝缘层4。第一层间绝缘层4的厚度范围在3μm～5μm。
其中，在电容的第二极板32背离介质基板1的一侧，采用PECVD等标准工艺，沉积形成第一层间绝缘层4，通过干法刻蚀，形成贯穿第一层间绝缘层4的第二连接过孔。
其中，在电容的中绝缘层33背离介质基板1的一侧旋涂整面的氮化硅(SiNx)膜层，然后对SiNx膜层进行曝光显影，最终形成第一层间绝缘层4。第一层间绝缘层4的材料可以为无机绝缘材料。例如：由氮化硅(SiNx)形成的无机绝缘层，或者由二氧化硅(SiO2)形成的无机绝缘层，亦或者是由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。
其中，第一层间绝缘层4的材料可以是BL-301，第一层间绝缘层4整体覆盖电感的第一导电结构21的第一子结构211和电容的第一极板31，以及设置在第一极板31背离介质基板1一侧的中绝缘层33。
需要说明的是，电容包括第一极板31、第二极板32以及位于第一极板31和第二极板32之间的中绝缘层33，第一层间绝缘层4实际上将第一极板31与第二极板32间隔开来，且中绝缘层33背离第一极板31的一侧的第一层间绝缘层4上的开孔的尺寸实际上为电容的第二极板32的面积，例如，可以是边长范围在15μm-50μm的长方形，本公开对此不做限制。
S25、形成电感的第一导电结构21的第二子结构212和电容的第二极板32。
具体的，如图8e所示，在第一层间绝缘层4背离介质基板1的一侧，形成电感的第一导电结构21的第二子结构212和电容的第二极板32。
其中，在第一层间绝缘层4背离介质基板1的一侧，采用包括但不限于磁控溅射的方式，形成第四导电薄膜，并将第四导电薄膜作为种子层，接着对第四导电薄膜进行电镀厚铜，再对电镀过的第四导电薄膜进行图案化处理形成第一导电结构21的第二子结构212和电容的第二极板32。
其中，第四导电薄膜可以为铜(Cu)，为了减小损耗，最终形成的电感的第一导电结构21的第二子结构212和电容的第二极板32所在层的厚度通常在5μm以上，这样设置，使得电容的第二极板32和电感的第一导电结构21的第二子结构212同层设置，且在同样的制备工艺下成型，减少了金属层数。
S26、形成第二层间绝缘层7。
具体的，如图8f所示，在电感的第一导电结构21的第二子结构212和电容的第二极板32背离介质基板1的一侧形成第二层间绝缘层7。
其中，可以采用PECVD等标准工艺，沉积形成第二层间绝缘层7。第二层间绝缘层7的材料可以是BL-301，第二层间绝缘层7整体覆盖电感的第一导电结构21的第二子结构212和电容的第二极板32。
其中，在电感的第一导电结构21的第二子结构212和电容的第二极板32背离介质基板1的一侧，采用PECVD等标准工艺，沉积形成第二层间绝缘层7，然后使用光刻工艺对其进行曝光、显影、后烘烤，形成贯穿第二层间绝缘层7的第四连接过孔。
S27、形成电感的第二导电结构22。
具体的，如图8g所示，在第二层间绝缘层7背离介质基板1的一侧形成电感的第二导电结构22。
其中，可以采用包括但不限于磁控溅射的方式，形成第四导电薄膜，并将第四导电薄膜作为种子层，接着对第四导电薄膜进行电镀厚铜，再对电镀过的第四导电薄膜进行图案化处理形成第二导电结构22。
其中，第四导电薄膜可以为铜(Cu)，为了减小损耗，最终形成的电感的第二导电结构22的厚度通常在5μm以上。
S28、形成第一保护层5。
具体的，如图8h所示，在电感的第二导电结构22背离介质基板1的一侧形成第一保护层5。
其中，可以采用PECVD等标准工艺，沉积形成第一保护层5，然后使用光刻工艺对其进行曝光、显影、后烘烤，形成贯穿第一保护层5的第三连接过孔和第六连接过孔。
其中，第一保护层5用于防止水氧侵蚀介质基板1的第二表面S2上形成的器件，同时，第一保护层5便于后续器件完成后进行图形化及曝光开口，以将器件的I/O口暴露出来。第一保护层5的厚度范围可以为5um～10um，第一保护层5的材料可以为光敏感有机材料，聚酰亚胺等。
S29、植入第一连接焊盘P1和第二连接焊盘P2。
具体的，如图8i所示，第一连接焊盘P1通过贯穿第一保护层5的第三连接过孔与第二导电结构22电连接；第二连接焊盘P2通过贯穿第一保护层5的第六连接过孔与第二导电结构22电连接，进而与电感的第二极板32电连接。
第一连接焊盘P1和第二连接焊盘P2可以为锡球，在第一保护层5背离介质基板1的一侧的过孔处移植锡球，器件完成。
在一些实施例中，在制备如图6所示的高阻硅基2D IPD滤波器时，其制备方法与制备如图5所示的玻璃基2D IPD滤波器的制备方法大致相同，可以参照步骤S22～S29，二者主要区别在于步骤S21中：在制备如图6所示的高阻硅基2D IPD滤波器时，步骤S21中介质基板1包括但不限于高阻硅基，在本公开实施例中以高阻硅基为例进行描述。
在一些实施例中，高阻硅基的第二表面S2设置有绝缘层。
第三方面，本公开实施例还提供了一种电子设备，其包括上述实施例中任一项所述的滤波器。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (13)

1.一种滤波器，其包括介质基板，以及集成在所述介质基板上的至少一个电感和至少一个电容；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
所述电感包括第一导电结构和第二导电结构，且所述第一导电结构和所述第二导电结构电连接形成所述电感的线圈结构；其中，所述第一导电结构包括沿所述第二表面背离所述第一表面方向上依次设置的第一子结构和第二子结构；
所述电容包括第一极板和第二极板，所述第一极板与所述第一子结构同层设置，所述第二极板与所述第二子结构同层设置。
2.根据权利要求1所述的滤波器，其中，所述介质基板具有沿其厚度方向贯穿的第一连接过孔；所述电感还包括设置在所述第一连接过孔内的第一连接电极，且所述第二导电结构设置在所述第一表面，所述第一导电结构通过第一连接电极与所述第二导电结构形成所述电感的线圈结构。
3.根据权利要求2所述的滤波器，其中，所述第一子结构和所述第二子结构之间设置有第一层间绝缘层；所述第一子结构通过所述第一连接过孔与所述第一连接电极电连接；所述第二子结构通过第二连接过孔与所述第一子结构电连接；所述第二连接过孔贯穿所述第一层间绝缘层。
4.根据权利要求3所述的滤波器，其中，所述第一连接过孔与所述第二连接过孔对应设置，且所述第二连接过孔在所述第二表面所在平面的正投影，位于与之对应设置的所述第一连接过孔在所述第二表面所在平面的正投影内。
5.根据权利要求4所述的滤波器，其中，在所述第二子结构背离所述介质基板的一侧设置第一保护层；第一连接焊盘通过第三连接过孔与所述第二子结构电连接；所述第三连接过孔贯穿所述第一保护层；第二连接焊盘通过第五连接过孔与所述第二极板电连接；所述第五连接过孔贯穿所述第一保护层。
6.根据权利要求5所述的滤波器，其中，在所述第二导电结构背离所述介质基板的一侧设置第二保护层。
7.根据权利要求1所述的滤波器，其中，所述第一子结构和所述第二子结构之间设置有第一层间绝缘层；所述第二子结构通过第二连接过孔与所述第一子结构电连接；所述第二连接过孔贯穿所述第一层间绝缘层；
所述第二导电结构设置在所述第二子结构背离所述第一子结构的一侧；所述第二导电结构和所述第二子结构之间设置有第二层间绝缘层，所述第二导电结构通过第四连接过孔与所述第二子结构电连接；所述第四连接过孔贯穿所述第二层间绝缘层。
8.根据权利要求7所述的滤波器，其中，所述第二连接过孔在所述第二表面所在平面的正投影，与所述第四连接过孔在所述第二表面所在平面的正投影不重叠。
9.根据权利要求8所述的滤波器，其中，在所述第二导电结构背离所述介质基板的一侧设置第一保护层；第一连接焊盘通过第三连接过孔与所述第二导电结构电连接；所述第三连接过孔贯穿所述第一保护层；第二连接焊盘通过第六连接过孔与所述第二导电结构电连接；所述第六连接过孔贯穿所述第一保护层。
10.一种滤波器的制备方法，其包括：在介质基板上集成至少一个电感和至少一个电容；所述电感包括第一导电结构和第二导电结构，且所述第一导电结构和所述第二导电结构电连接形成所述电感的线圈结构；所述第一导电结构包括第一子结构和第二子结构，所述电容包括第一极板和第二极板；
其中，形成所述电感和所述电容的步骤包括：
提供一介质基板；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
在所述第二表面形成所述第一子结构和所述第一极板；
在所述第一子结构和所述第一极板背离所述介质基板的一侧形成所述第二子结构和所述第二极板；
在所述第二子结构和所述第二极板背离所述介质基板的一侧形成第一保护层；
植入第一连接焊盘和第二连接焊盘。
11.根据权利要求10所述的滤波器的制备方法，其中，在所述第二表面形成所述第一子结构和所述第一极板之前还包括：
形成沿所述介质基板厚度方向贯穿所述介质基板的第一连接过孔；
在所述第一连接过孔形成第一连接电极；
在所述介质基板的所述第一表面上形成所述第二导电结构；
在所述第二导电结构背离所述介质基板的一侧形成第二保护层。
12.根据权利要求10所述的滤波器的制备方法，其中，在所述第二子结构和所述第二极板背离所述介质基板的一侧形成第一保护层之前还包括：
在所述第二子结构和所述第二极板背离所述介质基板的一侧形成第二层间绝缘层；
在所述第二层间绝缘层背离所述介质基板的一侧形成第二导电结构。
13.一种电子设备，其包括权利要求1-9中任一项所述的滤波器。
CN202310337405.3A 2023-03-31 2023-03-31 一种滤波器及其制备方法、电子设备 Pending CN116318005A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310337405.3A CN116318005A (zh) 2023-03-31 2023-03-31 一种滤波器及其制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310337405.3A CN116318005A (zh) 2023-03-31 2023-03-31 一种滤波器及其制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN116318005A true CN116318005A (zh) 2023-06-23

Family

ID=86822321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310337405.3A Pending CN116318005A (zh) 2023-03-31 2023-03-31 一种滤波器及其制备方法、电子设备

Country Status (1)

Country Link
CN (1) CN116318005A (zh)

Similar Documents

Publication Publication Date Title
JP4318417B2 (ja) 高周波モジュール基板装置
US5478773A (en) Method of making an electronic device having an integrated inductor
US7355264B2 (en) Integrated passive devices with high Q inductors
KR100569590B1 (ko) 고주파 반도체 장치 및 그 제조방법
US8069560B2 (en) Method of manufacturing multilayer wiring board
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
JP2007235035A (ja) 電子基板、半導体装置および電子機器
TW201507567A (zh) 具有嵌入式濾波器的多層電子結構
WO2003050909A1 (fr) Dispositif de carte de circuit imprime et procede de fabrication
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
US20180226391A1 (en) Thin film lc component and mounting structure of same
WO2017135111A1 (ja) 回路基板および回路基板の製造方法
CN101834178A (zh) 整合型无源元件及其制造方法
CN114070220A (zh) 滤波器及其制备方法、电子设备
CN101683003B (zh) 薄膜陶瓷多层衬底的制造方法
TWI811287B (zh) 配線基板及半導體裝置
US20060005384A1 (en) Manufacturing method of a multi-layer circuit board with an embedded passive component
CN116318005A (zh) 一种滤波器及其制备方法、电子设备
US20210329773A1 (en) Integrated passive component
CN116707471A (zh) 一种滤波器及其制备方法、电子设备
JP5252491B2 (ja) 多層微細配線構造
WO2024000230A1 (zh) 电感及其制备方法、滤波器、电子设备
WO2024044871A1 (zh) 滤波器及其制备方法、电子设备
WO2023181806A1 (ja) 電子部品
CN112599492A (zh) 一种厚转接板结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination