JP2016066777A - チップ部品およびその製造方法、ならびにそれを備えた回路アセンブリおよび電子機器 - Google Patents

Abstract

【課題】基板に対する電極の固着強度を向上できると共に、表と裏とを良好に判別することができるチップ部品およびその製造方法を提供すること。【解決手段】素子領域５および電極領域１６が設定された基板２と、基板２上に形成され、表面における電極領域１６に内部凹凸構造１８を選択的に有する絶縁膜（第１絶縁膜９および第２絶縁膜１３）と、内部凹凸構造１８の凹部１７に入り込むアンカー部２４を底部に有し、その反対側の表面に外部凹凸構造６，７を有する第１接続電極３および第２接続電極４と、素子領域５に配置され、第１接続電極３および第２接続電極４と電気的に接続された回路素子とを含む、チップ部品を提供する。【選択図】図１４

Description

本発明は、チップ部品およびその製造方法、ならびにそれを備えた回路アセンブリおよび電子機器に関する。

特許文献１は、絶縁基板と、絶縁基板の片方の面に形成された電極とを含むチップ抵抗器を開示している。このチップ抵抗器は、当該絶縁基板の片方の面を下方に向けた姿勢で、はんだ付けによって実装基板にマウントされている。

特開２００１−７６９１２号公報

チップ抵抗器での電極剥がれを防止するため、基板に対する電極の固着強度は、できる限り高い方が好ましい。これは、チップ抵抗器に限らず、チップコンデンサ、チップダイオード、チップヒューズ等のチップ部品に共通の課題でもある。
また、電極表面が平坦であるため、実装基板へのチップ部品の実装の際、マウンタ装置にチップ部品が傾いて保持されていることが原因で、電極を認識できない場合がある。その結果、チップ部品の表と裏とを誤認識するおそれがある。

本発明の目的は、基板に対する電極の固着強度を向上できると共に、表と裏とを良好に判別することができるチップ部品およびその製造方法を提供することである。
本発明の他の目的は、本発明のチップ部品を備えた回路アセンブリおよび電子機器を提供することである。

本発明のチップ部品は、素子領域および電極領域が設定された基板と、前記基板上に形成され、表面における前記電極領域に内部凹凸構造を選択的に有する絶縁膜と、前記内部凹凸構造の凹部に入り込むアンカー部を底部に有し、その反対側の表面に外部凹凸構造を有する電極と、前記素子領域に配置され、前記電極と電気的に接続された回路素子とを含む（請求項１）。

この構成によれば、アンカー部によって電極と絶縁膜との接合面積が増えるので、基板（絶縁膜）に対する電極の固着強度を向上させることができる。
また、電極の表面に外部凹凸構造が形成されているので、実装基板へのチップ部品の実装の際、マウンタ装置にチップ部品が傾いて保持されていても、光源からの光をあらゆる方向に反射させることができる。そのため、部品認識カメラによって電極を良好に検出できるので、マウンタ装置における電極認識率を向上させることができる。その結果、チップ部品の表と裏との誤認識を低減できるので、チップ部品の実装を安定して遂行することができる。

前記外部凹凸構造は、前記内部凹凸構造の凹部に対向する位置に凹部を有していてもよい（請求項２）。
前記外部凹凸構造の凹部の窪み量は、前記内部凹凸構造の凹部の窪み量よりも小さくてもよい（請求項３）。
前記チップ部品は、前記回路素子にコンタクトされた配線膜を含み、前記アンカー部は、前記配線膜の延長部で構成されていてもよい（請求項４）。

この構成によれば、配線膜と同一工程でアンカー部を形成できるので、アンカー部の形成に起因して工程数が増加することを防止することができる。
前記アンカー部は、その表面に中間凹凸構造を有していてもよい（請求項５）。
前記アンカー部は、前記内部凹凸構造の凹部を満たす埋め込み部と、前記絶縁膜の表面に沿って配置され、前記内部凹凸構造を覆う表層部とを一体的に含み、前記中間凹凸構造は、前記表層部の表面に形成されていてもよい（請求項６）。

この構成によれば、内部凹凸構造の凹部が埋め込み部で満たされていて、当該凹部に異種金属の界面が存在しなくなるので、凹部内におけるアンカー部それ自体の強度を向上させることができる。
前記アンカー部は、前記内部凹凸構造の凹凸に沿って形成されていてもよい（請求項７）。

前記電極は、前記アンカー部上に形成され、前記アンカー部とは異なる材料からなる外部接続部を含んでいてもよい（請求項８）。
前記アンカー部は、Ａｌ−Ｃｕ合金からなり、前記外部接続部は、Ｎｉ−Ｐｄ−Ａｕ積層構造からなっていてもよい（請求項９）。
前記絶縁膜は、第１絶縁膜および第２絶縁膜を含み、前記チップ部品は、前記第１絶縁膜と前記第２絶縁膜との間に配置された第１配線膜と、前記第２絶縁膜上に形成された第２配線膜とを含み、前記回路素子は、前記第１配線膜からなる抵抗体を有する抵抗素子であり、前記アンカー部を構成する配線膜は、前記第２配線膜からなり、前記第２絶縁膜を介して前記抵抗体に接続された少なくとも１対の抵抗配線膜を含んでいてもよい（請求項１０）。

前記内部凹凸構造の凹部は、前記第２絶縁膜を貫通して前記第１絶縁膜の厚さ方向途中まで形成されていてもよい（請求項１１）。
この構成によれば、貫通孔の深さによって、基板上の膜に対する電極の接合面積がさらに増えるので、基板（絶縁膜）に対する電極の固着強度を一層向上させることができる。
前記絶縁膜は、第１絶縁膜および第２絶縁膜を含み、前記チップ部品は、前記第１絶縁膜と前記第２絶縁膜との間に配置された第１配線膜と、前記第２絶縁膜上に形成された第２配線膜とを含み、前記回路素子は、前記第１配線膜からなる下部電極、前記第２絶縁膜からなる誘電体膜、および前記第２配線膜からなる上部電極を有するコンデンサであり、前記アンカー部を構成する配線膜は、前記第２配線膜からなり、前記第２絶縁膜を介して前記下部電極に接続された下部配線膜を含んでいてもよい（請求項１２）。

前記下部配線膜が入り込む前記内部凹凸構造の凹部は、前記第２絶縁膜を貫通して前記第１絶縁膜の厚さ方向途中まで形成されていてもよい（請求項１３）。
この構成によれば、第２絶縁膜の貫通孔の深さによって、基板上の膜に対する電極の接合面積がさらに増えるので、基板（絶縁膜）に対する電極の固着強度を一層向上させることができる。

前記絶縁膜は、前記第２配線膜上に形成された第３絶縁膜をさらに含み、前記チップ部品は、前記第３絶縁膜上に形成された第３配線膜とを含み、前記アンカー部を構成する配線膜は、前記第３配線膜からなり、前記第３絶縁膜を介して前記上部電極に接続された上部配線膜を含んでいてもよい（請求項１４）。
前記上部配線膜が入り込む前記内部凹凸構造の凹部は、前記第３絶縁膜および前記第２絶縁膜を貫通して前記第１絶縁膜の厚さ方向途中まで形成されていてもよい（請求項１５）。

この構成によれば、第２および第３絶縁膜の貫通孔の深さによって、基板上の膜に対する電極の接合面積がさらに増えるので、基板（絶縁膜）に対する電極の固着強度を一層向上させることができる。
前記チップ部品は、前記基板に形成されたｐｎ接合部と、前記絶縁膜上に形成され、当該絶縁膜を介して前記ｐｎ接合部に接続されたｐ側膜およびｎ側膜を含む第１配線膜とを含み、前記回路素子は、前記ｐｎ接合部を有するダイオードであり、前記アンカー部を構成する配線膜は、前記ｐ側膜および前記ｎ側膜からなる少なくとも１対の膜を含んでいてもよい（請求項１６）。

前記外部凹凸構造の凹部は、平面視で規則的に配列されていてもよい（請求項１７）。
前記外部凹凸構造の凹部は、平面視で行列状に配列されていてもよい（請求項１８）。
前記外部凹凸構造の凹部は、平面視で千鳥状に配列されていてもよい（請求項１９）。
前記外部凹凸構造は、前記電極の表面のほぼ全域に亘って形成されていてもよい（請求項２０）。

前記外部凹凸構造は、前記電極の周縁に沿って形成されており、前記電極は、前記外部凹凸構造で取り囲まれた領域に、滑らかな面からなる平坦部を有していてもよい（請求項２１）。
この構成によれば、回路素子の電気的テストを実施する際、プローブの接触対象として平坦部を選択することによって、電極への接触時におけるプローブの破損を良好に防止することができる。

前記電極は、前記電極の周縁に沿って、滑らかな面からなる平坦部を有しており、前記外部凹凸構造は、前記平坦部で取り囲まれた領域に形成されていてもよい（請求項２２）。
この構成によれば、回路素子の電気的テストを実施する際、プローブの接触対象として平坦部を選択することによって、電極への接触時におけるプローブの破損を良好に防止することができる。

本発明の回路アセンブリは、本発明のチップ部品と、前記電極にはんだ接合されたランドを有する実装基板とを含む（請求項２３）。
本発明の電子機器は、本発明の回路アセンブリと、前記回路アセンブリを収容した筐体とを含む（請求項２４）。
本発明の一の局面に係るチップ部品の製造方法は、素子領域および電極領域が設定された基板上に絶縁膜を形成する工程と、前記素子領域に回路素子を形成する工程と、前記絶縁膜の表面における前記電極領域に選択的に内部凹凸構造を形成する工程と、電極材料を前記絶縁膜上に堆積させることによって、前記内部凹凸構造の凹部に入り込むアンカー部を底部に有し、その反対側の表面に外部凹凸構造を有する電極を形成する工程とを含む（請求項２５）。

この方法によって、本発明のチップ部品を製造することができる。
本発明の他の局面に係るチップ部品の製造方法は、素子領域および電極領域が設定された基板上に第１絶縁膜を形成する工程と、素子領域の回路素子の一部に使用される第１配線膜を、前記素子領域および前記電極領域に広がるように前記第１絶縁膜上に形成する工程と、前記第１配線膜の前記電極領域上の部分を選択的に除去する工程と、当該除去工程の後、前記素子領域および前記電極領域に広がるように前記第１配線膜を覆う第２絶縁膜を形成する工程と、前記第２絶縁膜に選択的に貫通孔を形成し、当該貫通孔を介したエッチングによって前記第１絶縁膜の表面部を削ることによって、前記第１絶縁膜および前記第２絶縁膜に連なる複数の凹部からなる内部凹凸構造を形成する工程と、電極材料を前記第２絶縁膜上に堆積させることによって、前記内部凹凸構造の凹部に入り込むアンカー部を底部に有し、その反対側の表面に外部凹凸構造を有する電極を形成する工程とを含む（請求項２６）。

この方法によっても、本発明のチップ部品を製造することができる。
前記第２絶縁膜は、前記第１絶縁膜に対してエッチング選択比を有する材料からなっていてもよい（請求項２７）。
前記第１絶縁膜は、ＳｉＯ_２からなり、前記第２絶縁膜は、ＳｉＮからなっていてもよい（請求項２８）。

前記内部凹凸構造の形成工程は、前記内部凹凸構造の形成工程は、前記回路素子の一部をなす前記第１配線膜を露出させる第２貫通孔を、前記第２絶縁膜に形成する工程をさらに含み、前記電極の形成工程は、前記第２絶縁膜上に第２配線膜を形成することによって、前記内部凹凸構造の凹部に入り込むアンカー部と、前記第２貫通孔に埋め込まれたビアコンタクトとを形成する工程を含んでいてもよい（請求項２９）。

前記電極の形成工程は、前記第２配線膜をスパッタ法で形成した後、前記アンカー部から当該アンカー部とは異なる材料をめっき成長させることによって外部接続部を形成する工程を含んでいてもよい（請求項３０）。
回路素子を形成する工程は、前記第１配線膜の一部を抵抗体として形成することによって抵抗素子を形成する工程を含んでいてもよい（請求項３１）。

前記回路素子を形成する工程は、前記第１配線膜の一部を下部電極として形成し、前記第２絶縁膜の一部を誘電膜として形成し、前記第２配線膜の一部を上部電極として形成することによってコンデンサを形成する工程を含んでいてもよい（請求項３２）。

図１は、第１発明の第１実施形態に係るチップ抵抗器の模式的な斜視図である。 図２は、図１のチップ抵抗器の模式的な平面図である。 図３は、図２の抵抗の部分的な拡大図である。 図４は、図３の切断線IV−IVで前記抵抗を切断したときに表れる断面図である。 図５は、図３の切断線V−Vで前記抵抗を切断したときに表れる断面図である。 図６Ａは、抵抗体膜ラインおよび第１配線膜の電気的特徴を示す回路図である。 図６Ｂは、抵抗体膜ラインおよび第１配線膜の電気的特徴を示す回路図である。 図７は、抵抗体膜ラインおよび第１配線膜の電気的特徴を示す回路図である。 図８は、図２のチップ抵抗器の部分的な拡大図である。 図９は、図８の切断線IX−IXで前記チップ抵抗器を切断したときに表れる断面図である。 図１０は、抵抗体膜ラインおよび第１配線膜によって構成される回路図の一例である。 図１１は、抵抗体膜ラインおよび第１配線膜によって構成される回路図の他の一例である。 図１２は、抵抗体膜ラインおよび第１配線膜によって構成される回路図のさらに他の一例である。 図１３は、図１のチップ抵抗器の模式的な断面図である。 図１４は、図１３のチップ抵抗器の部分的な拡大図である。 図１５Ａは、図１３のチップ抵抗器の製造工程の一部を示す図である。 図１５Ｂは、図１５Ａの次の工程を示す図である。 図１５Ｃは、図１５Ｂの次の工程を示す図である。 図１５Ｄは、図１５Ｃの次の工程を示す図である。 図１５Ｅは、図１５Ｄの次の工程を示す図である。 図１５Ｆは、図１５Ｅの次の工程を示す図である。 図１５Ｇは、図１５Ｆの次の工程を示す図である。 図１５Ｈは、図１５Ｇの次の工程を示す図である。 図１５Ｉは、図１５Ｈの次の工程を示す図である。 図１５Ｊは、図１５Ｉの次の工程を示す図である。 図１５Ｋは、図１５Ｊの次の工程を示す図である。 図１５Ｌは、図１５Ｋの次の工程を示す図である。 図１５Ｍは、図１５Ｌの次の工程を示す図である。 図１６は、図１５Ｉの工程において溝を形成するために用いられるレジストパターンの模式的な平面図である。 図１７は、外部接続部の製造工程を説明するための図である。 図１８Ａは、図１５Ｍの工程後のチップ抵抗器の回収工程を説明するための図である。 図１８Ｂは、図１８Ａの次の工程を示す図である。 図１８Ｃは、図１８Ｂの次の工程を示す図である。 図１８Ｄは、図１８Ｃの次の工程を示す図である。 図１９Ａは、図１５Ｍの工程後のチップ抵抗器の回収工程（変形例）を示す図である。 図１９Ｂは、図１９Ａの次の工程を示す図である。 図１９Ｃは、図１９Ｂの次の工程を示す図である。 図２０は、第１発明の係るチップ抵抗器の表裏判定工程を説明するための図である。 図２１は、参考例に係るチップ抵抗器の表裏判定工程を説明するための図である。 図２２は、前記チップ抵抗器が実装基板に実装された状態の回路アセンブリを示す図である。 図２３は、実装基板に実装された状態のチップ抵抗器を素子形成面側から見た図である。 図２４は、第１発明の第２実施形態に係るチップコンデンサの模式的な断面図である。 図２５は、第１発明の第３実施形態に係るチップダイオードの模式的な断面図である。 図２６は、外部凹凸構造の変形例を示す図である。 図２７は、外部凹凸構造の他の変形例を示す図である。 図２８は、アンカー部の変形例を示す図である。 図２９は、内部凹凸構造の変形例を示す図である。 図３０は、アンカー部の他の変形例を示す図である。 図３１は、第１発明の一実施形態に係るスマートフォンの外観図である。 図３２は、図３１のスマートフォンの内部構造を説明するための図である。 図３３Ａは、第２発明の第１実施形態に係るチップインダクタの一部切欠斜視図である。 図３３Ｂは、前記チップインダクタの内部に形成されたコイルを示す斜視図である。 図３４は、前記チップインダクタの平面図である。 図３５は、図３４のXXXV-XXXV線に沿う断面図である。 図３６は、図３５の部分拡大断面図である。 図３７は、図３４のXXXVII-XXXVII線に沿う断面図である。 図３８は、図３４のXXXVIII-XXXVIII線に沿う断面図である。 図３９は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図４０は、前記チップインダクタの内部の電気的構造を示す電気回路図である。 図４１は、前記チップインダクタを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図４２Ａは、チップインダクタの製造工程の一例を説明するための断面図である。 図４２Ｂは、図４２Ａの次の工程を示す断面図である。 図４２Ｃは、図４２Ｂの次の工程を示す断面図である。 図４２Ｄは、図４２Ｃの次の工程を示す断面図である。 図４２Ｅは、図４２Ｄの次の工程を示す断面図である。 図４２Ｆは、図４２Ｅの次の工程を示す断面図である。 図４２Ｇは、図４２Ｆの次の工程を示す断面図である。 図４２Ｈは、図４２Ｇの次の工程を示す断面図である。 図４２Ｉは、図４２Ｈの次の工程を示す断面図である。 図４２Ｊは、図４２Ｉの次の工程を示す断面図である。 図４２Ｋは、図４２Ｊの次の工程を示す断面図である。 図４２Ｌは、図４２Ｋの次の工程を示す断面図である。 図４３Ａは、コイルの製造工程の詳細を示す部分拡大断面図である。 図４３Ｂは、図４３Ａの次の工程を示す部分拡大断面図である。 図４３Ｃは、図４３Ｂの次の工程を示す部分拡大断面図である。 図４３Ｄは、図４３Ｃの次の工程を示す部分拡大断面図である。 図４３Ｅは、図４３Ｄの次の工程を示す部分拡大断面図である。 図４４は、チップインダクタの基板本体の元となる元基板の平面図であり、一部の領域を拡大して示してある。 図４５Ａは、図４２Ｌの工程後におけるチップインダクタの回収工程を図解的に示す断面図である。 図４５Ｂは、図４５Ａの次の工程を示す断面図である。 図４５Ｃは、図４５Ｂの次の工程を示す断面図である。 図４５Ｄは、図４５Ｃの次の工程を示す断面図である。 図４６Ａは、図４２Ｌの工程後におけるチップインダクタの回収工程の他の例を示す図解的な断面図である。 図４６Ｂは、図４６Ａの次の工程を示す断面図である。 図４６Ｃは、図４６Ｂの次の工程を示す断面図である。 図４７Ａは、外部接続電極の変形例を示す断面図であり、図３５に対応する切断面を示している。 図４７Ｂは、外部接続電極の変形例を示す断面図であり、図３８に対応する切断面を示している。 図４８Ａは、コイル形成用トレンチ内に埋め込まれる導電体の変形例を示す図であり、図３６に対応した部分拡大断面図である。 図４８Ｂは、図４８Ａの部分拡大断面図である。 図４９Ａは、コイル形成用トレンチに図４８Ａの導電体を埋設する工程を示す部分拡大断面図である。 図４９Ｂは、図４９Ａの次の工程を示す部分拡大断面図である。 図４９Ｃは、図４９Ｂの次の工程を示す部分拡大断面図である。 図４９Ｄは、図４９Ｃの次の工程を示す部分拡大断面図である。 図４９Ｅは、図４９Ｄの次の工程を示す部分拡大断面図である。 図４９Ｆは、図４９Ｅの次の工程を示す部分拡大断面図である。 図４９Ｇは、図４９Ｆの次の工程を示す部分拡大断面図である。 図４９Ｈは、図４９Ｇの次の工程を示す部分拡大断面図である。 図４９Ｉは、図４９Ｈの次の工程を示す部分拡大断面図である。 図４９Ｊは、図４９Ｉの次の工程を示す部分拡大断面図である。 図４３Ｋは、図４９Ｊの次の工程を示す部分拡大断面図である。 図５０Ａは、第２発明の第２実施形態に係るチップインダクタ（第３発明の一実施形態に係るチップインダクタ）の一部切欠斜視図である。 図５０Ｂは、前記チップインダクタの内部に形成されたコイルを示す斜視図である。 図５１Ａは、電極側から見た場合の前記チップインダクタの外観を示す平面図である。 図５１Ｂは、前記チップインダクタの内部構造を示す平面図である。 図５２は、図５１ＢのLII-LII線に沿う断面図である。 図５３は、図５２の部分拡大断面図である。 図５４は、図５１ＢのLIV-LIV線に沿う断面図である。 図５５は、図５１ＢのLV-LV線に沿う断面図である。 図５６は、図５５の部分拡大断面図である。 図５７は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図５８は、前記チップインダクタの内部の電気的構造を示す電気回路図である。 図５９は、前記チップインダクタを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図６０Ａは、チップインダクタの製造工程の一例を説明するための断面図である。 図６０Ｂは、図６０Ａの次の工程を示す断面図である。 図６０Ｃは、図６０Ｂの次の工程を示す断面図である。 図６０Ｄは、図６０Ｃの次の工程を示す断面図である。 図６０Ｅは、図６０Ｄの次の工程を示す断面図である。 図６０Ｆは、図６０Ｅの次の工程を示す断面図である。 図６０Ｇは、図６０Ｆの次の工程を示す断面図である。 図６０Ｈは、図６０Ｇの次の工程を示す断面図である。 図６０Ｉは、図６０Ｈの次の工程を示す断面図である。 図６０Ｊは、図６０Ｉの次の工程を示す断面図である。 図６０Ｋは、図６０Ｊの次の工程を示す断面図である。 図６０Ｌは、図６０Ｋの次の工程を示す断面図である。 図６１Ａは、コイルの製造工程の詳細を示す部分拡大断面図である。 図６１Ｂは、図６１Ａの次の工程を示す部分拡大断面図である。 図６１Ｃは、図６１Ｂの次の工程を示す部分拡大断面図である。 図６１Ｄは、図６１Ｃの次の工程を示す部分拡大断面図である。 図６１Ｅは、図６１Ｄの次の工程を示す部分拡大断面図である。 図６２Ａは、第１電極の凹部の製造工程を詳細に示す拡大断面図コイルの製造工程の詳細を示す拡大断面図である。 図６２Ｂは、図６２Ａの次の工程を示す部分拡大断面図である。 図６２Ｃは、図６２Ｂの次の工程を示す部分拡大断面図である。 図６２Ｄは、図６２Ｃの次の工程を示す部分拡大断面図である。 図６２Ｅは、図６２Ｄの次の工程を示す部分拡大断面図である。 図６２Ｆは、図６２Ｅの次の工程を示す部分拡大断面図である。 図６３は、チップインダクタの基板本体の元となる元基板の平面図であり、一部の領域を拡大して示してある。 図６４Ａは、第２発明の第３実施形態に係るチップインダクタの一部切欠斜視図である。 図６４Ｂは、前記チップインダクタの内部に形成されたコイルを示す斜視図である。 図６５Ａは、電極側から見た場合の前記チップインダクタの外観を示す平面図である。 図６５Ｂは、前記チップインダクタの内部構造を示す平面図である。 図６６は、図６５ＢのLXVI-LXVI線に沿う断面図である。 図６７は、図６６の部分拡大断面図である。 図６８は、図６５ＢのLXVIII-LXVIII線に沿う断面図である。 図６９は、図６５ＢのLXIX-LXIX線に沿う断面図である。 図７０は、図６９の部分拡大断面図である。 図７１は、図６５ＢのLXXI-LXXI線に沿う断面図である。 図７２は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図７３は、前記チップインダクタの内部の電気的構造を示す電気回路図である。 図７４は、前記チップインダクタを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図７５Ａは、第２発明の第２実施形態および第３実施形態のチップインダクタに対する外部接続電極の変形例を示す断面図であり、図５２（図６６）に対応する切断面を示している。 図７５Ｂは、第２発明の第２実施形態および第３実施形態のチップインダクタに対する外部接続電極の変形例を示す断面図であり、図５５（図６９）に対応する切断面を示している。 図７６Ａは、第２発明の第４実施形態に係るチップインダクタの一部切欠斜視図である。 図７６Ｂは、前記チップインダクタの内部に形成されたコイルを示す斜視図である。 図７７は、前記チップインダクタの平面図である。 図７８は、図７７のLXXVIII-LXXVIII線に沿う断面図である。 図７９は、図７８の部分拡大断面図である。 図８０は、図７７のLXXX-LXXX線に沿う断面図である。 図８１は、図７７のLXXXI-LXXXI線に沿う断面図である。 図８２は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図８３は、前記チップインダクタの内部の電気的構造を示す電気回路図である。 図８４は、前記チップインダクタを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図８５Ａは、チップインダクタの製造工程の一例を説明するための断面図である。 図８５Ｂは、図８５Ａの次の工程を示す断面図である。 図８５Ｃは、図８５Ｂの次の工程を示す断面図である。 図８５Ｄは、図８５Ｃの次の工程を示す断面図である。 図８５Ｅは、図８５Ｄの次の工程を示す断面図である。 図８５Ｆは、図８５Ｅの次の工程を示す断面図である。 図８５Ｇは、図８５Ｆの次の工程を示す断面図である。 図８５Ｈは、図８５Ｇの次の工程を示す断面図である。 図８５Ｉは、図８５Ｈの次の工程を示す断面図である。 図８５Ｊは、図８５Ｉの次の工程を示す断面図である。 図８５Ｋは、図８５Ｊの次の工程を示す断面図である。 図８５Ｌは、図８５Ｋの次の工程を示す断面図である。 図８５Ｍは、図８５Ｌの次の工程を示す断面図である。 図８６Ａは、コイルの製造工程の詳細を示す部分拡大断面図である。 図８６Ｂは、図８６Ａの次の工程を示す部分拡大断面図である。 図８６Ｃは、図８６Ｂの次の工程を示す部分拡大断面図である。 図８６Ｄは、図８６Ｃの次の工程を示す部分拡大断面図である。 図８６Ｅは、図８６Ｄの次の工程を示す部分拡大断面図である。 図８６Ｆは、図８６Ｅの次の工程を示す部分拡大断面図である。 図８７は、チップインダクタの基板本体の元となる元基板の平面図であり、一部の領域を拡大して示してある。 図８８Ａは、外部接続電極の変形例を示す断面図であり、図７８に対応する切断面を示している。 図８８Ｂは、外部接続電極の変形例を示す断面図であり、図８１に対応する切断面を示している。 図８９は、コイルの変形例を示す平面図である。 図９０は、図８９のチップインダクタの内部の電気的構造を示す電気回路図である。 図９１は、コイルの他の変形例を示す平面図である。 図９２は、コイルのさらに他の変形例を示す平面図である。 図９３Ａは、第４発明の第１実施形態に係るチップトランスの一部切欠斜視図である。 図９３Ｂは、前記チップトランスの内部に形成された１次コイルおよび２次コイルを示す斜視図である。 図９４は、前記チップトランスの平面図である。 図９５Ａは、図９４のXCVA- XCVA 線に沿う断面図である。 図９５Ｂは、図９５Ａの部分拡大断面図である。 図９６Ａは、図９４のXCVIA-XCVIA線に沿う断面図である。 図９６Ｂは、図９６Ａの部分拡大断面図である。 図９７は、図９７は、図９４のXCVII-XCVII線に沿う断面図である。 図９８は、図９４のXCVIII-XCVIII線に沿う断面図である。 図９９は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図１００は、前記チップトランスの内部の電気的構造を示す電気回路図である。 図１０１は、前記チップトランスを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図１０２Ａは、チップトランスの製造工程の一例を説明するための断面図であり、図９５Ａに対応する切断面を示す。 図１０２Ｂは、図１０２Ａの次の工程を示す断面図である。 図１０２Ｃは、図１０２Ｂの次の工程を示す断面図である。 図１０２Ｄは、図１０２Ｃの次の工程を示す断面図である。 図１０２Ｅは、図１０２Ｄの次の工程を示す断面図である。 図１０２Ｆは、図１０２Ｅの次の工程を示す断面図である。 図１０２Ｇは、図１０２Ｆの次の工程を示す断面図である。 図１０２Ｈは、図１０２Ｇの次の工程を示す断面図である。 図１０２Ｉは、図１０２Ｈの次の工程を示す断面図である。 図１０２Ｊは、図１０２Ｉの次の工程を示す断面図である。 図１０２Ｋは、図１０２Ｊの次の工程を示す断面図である。 図１０２Ｌは、図１０２Ｋの次の工程を示す断面図である。 図１０３Ａは、コイルの製造工程の詳細を示す部分拡大断面図である。 図１０３Ｂは、図１０３Ａの次の工程を示す部分拡大断面図である。 図１０３Ｃは、図１０３Ｂの次の工程を示す部分拡大断面図である。 図１０３Ｄは、図１０３Ｃの次の工程を示す部分拡大断面図である。 図１０３Ｅは、図１０３Ｄの次の工程を示す部分拡大断面図である。 図１０４Ａは、チップトランスの製造工程の一例を説明するための断面図であり、図９６Ａに対応する切断面を示す。 図１０４Ｂは、図１０４Ａの次の工程を示す断面図である。 図１０４Ｃは、図１０４Ｂの次の工程を示す断面図である。 図１０４Ｄは、図１０４Ｃの次の工程を示す断面図である。 図１０４Ｅは、図１０４Ｄの次の工程を示す断面図である。 図１０４Ｆは、図１０４Ｅの次の工程を示す断面図である。 図１０４Ｇは、図１０４Ｆの次の工程を示す断面図である。 図１０４Ｈは、図１０４Ｇの次の工程を示す断面図である。 図１０４Ｉは、図１０４Ｈの次の工程を示す断面図である。 図１０４Ｊは、図１０４Ｉの次の工程を示す断面図である。 図１０４Ｋは、図１０４Ｊの次の工程を示す断面図である。 図１０４Ｌは、図１０４Ｋの次の工程を示す断面図である。 図１０５は、チップトランスの基板本体の元となる元基板の平面図であり、一部の領域を拡大して示してある。 図１０６Ａは、第４発明の第２実施形態に係るチップトランスの一部切欠斜視図である。 図１０６Ｂは、前記チップトランスの内部に形成された１次コイルおよび２次コイルを示す斜視図である。 図１０７Ａは、電極側から見た場合の前記チップトランスの外観を示す平面図である。 図１０７Ｂは、前記チップトランスの内部構造を示す平面図である。 図１０８Ａは、図１０７ＢのCVIIIA-CVIIIA線に沿う断面図である。 図１０８Ｂは、図１０８Ａの部分拡大断面図である。 図１０９Ａは、図１０７ＢのCIXA-CIXA線に沿う断面図である。 図１０９Ｂは、図１０９Ａの部分拡大断面図である。 図１１０は、図１０７ＢのCX-CX線に沿う断面図である。 図１１１は、図１０７ＢのCXI-CXI線に沿う断面図である。 図１１２は、図１１１の部分拡大断面図である。 図１１３は、図１０７ＢのCXIII-CXIII線に沿う断面図である。 図１１４は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図１１５は、前記チップトランスの内部の電気的構造を示す電気回路図である。 図１１６は、前記チップトランスを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図１１７Ａは、第１凹部の製造工程を詳細に示す拡大断面図である。 図１１７Ｂは、図１１７Ａの次の工程を示す断面図である。 図１１７Ｃは、図１１７Ｂの次の工程を示す断面図である。 図１１７Ｄは、図１１７Ｃの次の工程を示す断面図である。 図１１７Ｅは、図１１７Ｄの次の工程を示す断面図である。 図１１７Ｆは、図１１７Ｅの次の工程を示す断面図である。 図１１８は、第４発明の第３実施形態に係るチップトランスの一部切欠斜視図である。 図１１９はチップトランスの平面図である。 図１２０は、図１１９のCXX-CXX線に沿う断面図である。 図１２１は、図１２０の部分拡大断面図である。 図１２２は、図１１９のCXXII-CXXII線に沿う断面図である。 図１２３は、図１１９のCXXIII-CXXIII線に沿う断面図である。 図１２４は、図１１９のCXXIV-CXXIV線に沿う断面図である。 図１２５は、図１１９のCXXV-CXXV線に沿う断面図である。 図１２６は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図１２７は、チップトランスの内部の電気的構造を示す電気回路図である。 図１２８は、前記チップトランスを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図１２９Ａは、チップトランスの製造工程の一例を説明するための断面図であり、図１２０に対応する切断面を示す。 図１２９Ｂは、図１２９Ａの次の工程を示す断面図である。 図１２９Ｃは、図１２９Ｂの次の工程を示す断面図である。 図１２９Ｄは、図１２９Ｃの次の工程を示す断面図である。 図１２９Ｅは、図１２９Ｄの次の工程を示す断面図である。 図１２９Ｆは、図１２９Ｅの次の工程を示す断面図である。 図１２９Ｇは、図１２９Ｆの次の工程を示す断面図である。 図１２９Ｈは、図１２９Ｇの次の工程を示す断面図である。 図１２９Ｉは、図１２９Ｈの次の工程を示す断面図である。 図１２９Ｊは、図１２９Ｉの次の工程を示す断面図である。 図１２９Ｋは、図１２９Ｊの次の工程を示す断面図である。 図１２９Ｌは、図１２９Ｋの次の工程を示す断面図である。 図１３０Ａは、コイルの製造工程の詳細を示す部分拡大断面図である。 図１３０Ｂは、図１３０Ａの次の工程を示す部分拡大断面図である。 図１３０Ｃは、図１３０Ｂの次の工程を示す部分拡大断面図である。 図１３０Ｄは、図１３０Ｃの次の工程を示す部分拡大断面図である。 図１３０Ｅは、図１３０Ｄの次の工程を示す部分拡大断面図である。 図１３１は、チップトランスの基板本体の元となる元基板の平面図であり、一部の領域を拡大して示してある。 図１３２は、第４発明の第４実施形態に係るチップトランスの一部切欠斜視図である。 図１３３Ａは、電極側から見た場合のチップトランスの外観を示す平面図である。 図１３３は、チップトランスの内部構造を示す平面図である。 図１３４は、図１３３ＢのCXXXIV-CXXXIV線に沿う断面図である。 図１３５は、図１３４の部分拡大断面図である。 図１３６は、図１３３ＢのCXXXVI-CXXXVI線に沿う断面図である。 図１３７は、図１３３ＢのCXXXVII-CXXXVII線に沿う断面図である。 図１３８は、図１３３ＢのCXXXVIII-CXXXVIII線に沿う断面図である。 図１３９は、図１３３ＢのCXXXIX-CXXXIX線に沿う断面図である。 図１４０は、図１３９の部分拡大断面図である。 図１４１は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図１４２は、チップトランスの内部の電気的構造を示す電気回路図である。 図１４３は、前記チップトランスを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図１４４Ａは、第１凹部の製造工程を詳細に示す拡大断面図である。 図１４４Ｂは、図１４４Ａの次の工程を示す断面図である。 図１４４Ｃは、図１４４Ｂの次の工程を示す断面図である。 図１４４Ｄは、図１４４Ｃの次の工程を示す断面図である。 図１４４Ｅは、図１４４Ｄの次の工程を示す断面図である。 図１４４Ｆは、図１４４Ｅの次の工程を示す断面図である。 図１４５は、第５発明の一実施形態に係るチップコンデンサの一部切欠斜視図である。 図１４６は、前記チップコンデンサの平面図である。 図１４７は、図１４６のCXLVII-CXLVII線に沿う断面図である。 図１４８は、図１４６のCXLVIII-CXLVIII線に沿う断面図である。 図１４９は、図１４８の部分拡大断面図である。 図１５０は、図１４６のCL-CL線に沿う断面図である。 図１５１は、図１４６のCLI-CLI線に沿う断面図である。 図１５２は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図１５３は、前記チップコンデンサの内部の電気的構造を示す電気回路図である。 図１５４は、前記チップコンデンサを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図１５５Ａは、チップコンデンサの製造工程の一例を説明するための断面図であり、図１４７に対応する断面図である。 図１５５Ｂは、図１５５Ａの次の工程を示す断面図である。 図１５５Ｃは、図１５５Ｂの次の工程を示す断面図である。 図１５５Ｄは、図１５５Ｃの次の工程を示す断面図である。 図１５５Ｅは、図１５５Ｄの次の工程を示す断面図である。 図１５５Ｆは、図１５５Ｅの次の工程を示す断面図である。 図１５５Ｇは、図１５５Ｆの次の工程を示す断面図である。 図１５５Ｈは、図１５５Ｇの次の工程を示す断面図である。 図１５５Ｉは、図１５５Ｈの次の工程を示す断面図である。 図１５５Ｊは、図１５５Ｉの次の工程を示す断面図である。 図１５５Ｋは、図１５５Ｊの次の工程を示す断面図である。 図１５５Ｌは、図１５５Ｋの次の工程を示す断面図である。 図１５６Ａは、チップコンデンサの製造工程の一例を説明するための断面図であり、図１４８に対応する断面図である。 図１５６Ｂは、図１５６Ａの次の工程を示す断面図である。 図１５６Ｃは、図１５６Ｂの次の工程を示す断面図である。 図１５６Ｄは、図１５６Ｃの次の工程を示す断面図である。 図１５６Ｅは、図１５６Ｄの次の工程を示す断面図である。 図１５６Ｆは、図１５６Ｅの次の工程を示す断面図である。 図１５６Ｇは、図１５６Ｆの次の工程を示す断面図である。 図１５６Ｈは、図１５６Ｇの次の工程を示す断面図である。 図１５６Ｉは、図１５６Ｈの次の工程を示す断面図である。 図１５６Ｊは、図１５６Ｉの次の工程を示す断面図である。 図１５６Ｋは、図１５６Ｊの次の工程を示す断面図である。 図１５６Ｌは、図１５６Ｋの次の工程を示す断面図である。 図１５７Ａは、第１内部電極および第２内部電極の製造工程の詳細を示す部分拡大断面図である。 図１５７Ｂは、図１５７Ａの次の工程を示す部分拡大断面図である。 図１５７Ｃは、図１５７Ｂの次の工程を示す部分拡大断面図である。 図１５７Ｄは、図１５７Ｃの次の工程を示す部分拡大断面図である。 図１５７Ｅは、図１５７Ｄの次の工程を示す部分拡大断面図である。 図１５８は、チップコンデンサの基板本体の元となる元基板の平面図であり、一部の領域を拡大して示してある。 図１５９Ａは、外部接続電極の変形例を示す断面図であり、図１４７に対応する切断面を示している。 図１５９Ｂは、外部接続電極の変形例を示す断面図であり、図１４８に対応する切断面を示している。 図１６０Ａは、内部電極形成用トレンチ内に埋め込まれる導電体の変形例を示す図であり、図１４８に対応した部分拡大断面図である。 図１６０Ｂは、図１６０Ａの部分拡大断面図である。 図１６１は、第６発明の第１実施形態に係るＬＣ複合素子チップの一部切欠斜視図である。 図１６２は、前記ＬＣ複合素子チップの平面図である。 図１６３Ａは、図１６２のCLXIIIA-CLXIIIA線に沿う断面図である。 図１６３Ｂは、図１６３Ａの部分拡大断面図である。 図１６４Ａは、図１６２のCLXIVA-CLXIVA線に沿う断面図である。 図１６４Ｂは、図１６４Ａの部分拡大断面図である。 図１６５は、図１６２のCLXV-CLXV線に沿う断面図である。 図１６６は、図１６２のCLXVI-CLXVI線に沿う断面図である。 図１６７は、図１６２のCLXVII-CLXVII線に沿う断面図である。 図１６８は、図１６２のCLXVIII-CLXVIII線に沿う断面図である。 図１６９は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図１７０は、前記ＬＣ複合素子チップの内部の電気的構造を示す電気回路図である。 図１７１は、前記ＬＣ複合素子チップを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図１７２Ａは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１６３Ａに対応する断面図である。 図１７２Ｂは、図１７２Ａの次の工程を示す断面図である。 図１７２Ｃは、図１７２Ｂの次の工程を示す断面図である。 図１７２Ｄは、図１７２Ｃの次の工程を示す断面図である。 図１７２Ｅは、図１７２Ｄの次の工程を示す断面図である。 図１７２Ｆは、図１７２Ｅの次の工程を示す断面図である。 図１７２Ｇは、図１７２Ｆの次の工程を示す断面図である。 図１７２Ｈは、図１７２Ｇの次の工程を示す断面図である。 図１７２Ｉは、図１７２Ｈの次の工程を示す断面図である。 図１７２Ｊは、図１７２Ｉの次の工程を示す断面図である。 図１７２Ｋは、図１７２Ｊの次の工程を示す断面図である。 図１７２Ｌは、図１７２Ｋの次の工程を示す断面図である。 図１７３Ａは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１６４Ａに対応する断面図である。 図１７３Ｂは、図１７３Ａの次の工程を示す断面図である。 図１７３Ｃは、図１７３Ｂの次の工程を示す断面図である。 図１７３Ｄは、図１７３Ｃの次の工程を示す断面図である。 図１７３Ｅは、図１７３Ｄの次の工程を示す断面図である。 図１７３Ｆは、図１７３Ｅの次の工程を示す断面図である。 図１７３Ｇは、図１７３Ｆの次の工程を示す断面図である。 図１７３Ｈは、図１７３Ｇの次の工程を示す断面図である。 図１７３Ｉは、図１７３Ｈの次の工程を示す断面図である。 図１７３Ｊは、図１７３Ｉの次の工程を示す断面図である。 図１７３Ｋは、図１７３Ｊの次の工程を示す断面図である。 図１７３Ｌは、図１７３Ｋの次の工程を示す断面図である。 図１７４Ａは、第１内部電極および第２内部電極の製造工程の詳細を示す部分拡大断面図であり、図１６４Ｂに対応する断面図である。 図１７４Ｂは、図１７４Ａの次の工程を示す部分拡大断面図である。 図１７４Ｃは、図１７４Ｂの次の工程を示す部分拡大断面図である。 図１７４Ｄは、図１７４Ｃの次の工程を示す部分拡大断面図である。 図１７４Ｅは、図１７４Ｄの次の工程を示す部分拡大断面図である。 図１７５は、ＬＣ複合素子チップの基板本体の元となる元基板の平面図であり、一部の領域を拡大して示してある。 図１７６Ａは、コイル形成用トレンチ内に埋め込まれる導電体の変形例を示す図であり、図１６３Ａに対応した部分拡大断面図である。 図１７６Ｂは、図１７６Ａの部分拡大断面図である。 図１７７Ａは、各内部電極形成用トレンチ内に埋め込まれる導電体の変形例を示す図であり、図１６４Ａに対応した部分拡大断面図である。 図１７７Ｂは、図１７７Ａの部分拡大断面図である。 図１７８は、第６発明の第２実施形態に係るＬＣ複合素子チップの一部切欠斜視図である。 図１７９は、ＬＣ複合素子チップの平面図である。 図１８０は、図１７９のCLXXX-CLXXX線に沿う断面図である。 図１８１Ａは、図１７９のCLXXXIA-CLXXXIA線に沿う断面図である。 図１８１Ｂは、図１８１Ａの部分拡大断面図である。 図１８２Ａは、図１７９のCLXXXIIA-CLXXXIIA線に沿う断面図である。 図１８２Ｂは、図１８２Ａの部分拡大断面図である。 図１８３は、図１７９のCLXXXIII-CLXXXIII線に沿う断面図である。 図１８４は、図１７９のCLXXXIV-CLXXXIV線に沿う断面図である。 図１８５は、図１７９のCLXXXV-CLXXXV線に沿う断面図である。 図１８６は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。 図１８７は、前記ＬＣ複合素子チップの内部の電気的構造を示す電気回路図である。 図１８８は、前記ＬＣ複合素子チップを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図１８９Ａは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１８０に対応する断面図である。 図１８９Ｂは、図１８９Ａの次の工程を示す断面図である。 図１８９Ｃは、図１８９Ｂの次の工程を示す断面図である。 図１８９Ｄは、図１８９Ｃの次の工程を示す断面図である。 図１８９Ｅは、図１８９Ｄの次の工程を示す断面図である。 図１８９Ｆは、図１８９Ｅの次の工程を示す断面図である。 図１８９Ｇは、図１８９Ｆの次の工程を示す断面図である。 図１８９Ｈは、図１８９Ｇの次の工程を示す断面図である。 図１８９Ｉは、図１８９Ｈの次の工程を示す断面図である。 図１８９Ｊは、図１８９Ｉの次の工程を示す断面図である。 図１８９Ｋは、図１８９Ｊの次の工程を示す断面図である。 図１８９Ｌは、図１８９Ｋの次の工程を示す断面図である。 図１９０Ａは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１８１Ａに対応する断面図である。 図１９０Ｂは、図１９０Ａの次の工程を示す断面図である。 図１９０Ｃは、図１９０Ｂの次の工程を示す断面図である。 図１９０Ｄは、図１９０Ｃの次の工程を示す断面図である。 図１９０Ｅは、図１９０Ｄの次の工程を示す断面図である。 図１９０Ｆは、図１９０Ｅの次の工程を示す断面図である。 図１９０Ｇは、図１９０Ｆの次の工程を示す断面図である。 図１９０Ｈは、図１９０Ｇの次の工程を示す断面図である。 図１９０Ｉは、図１９０Ｈの次の工程を示す断面図である。 図１９０Ｊは、図１９０Ｉの次の工程を示す断面図である。 図１９０Ｋは、図１９０Ｊの次の工程を示す断面図である。 図１９０Ｌは、図１９０Ｋの次の工程を示す断面図である。 図１９１Ａは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１８２Ａに対応する断面図である。 図１９１Ｂは、図１９１Ａの次の工程を示す断面図である。 図１９１Ｃは、図１９１Ｂの次の工程を示す断面図である。 図１９１Ｄは、図１９１Ｃの次の工程を示す断面図である。 図１９１Ｅは、図１９１Ｄの次の工程を示す断面図である。 図１９１Ｆは、図１９１Ｅの次の工程を示す断面図である。 図１９１Ｇは、図１９１Ｆの次の工程を示す断面図である。 図１９１Ｈは、図１９１Ｇの次の工程を示す断面図である。 図１９１Ｉは、図１９１Ｈの次の工程を示す断面図である。 図１９１Ｊは、図１９１Ｉの次の工程を示す断面図である。 図１９１Ｋは、図１９１Ｊの次の工程を示す断面図である。 図１９１Ｌは、図１９１Ｋの次の工程を示す断面図である。 図１９２Ａは、第１内部電極および第２内部電極の製造工程の詳細を示す部分拡大断面図であり、図１８２Ｂに対応する断面図である。 図１９２Ｂは、図１９２Ａの次の工程を示す部分拡大断面図である。 図１９２Ｃは、図１９２Ｂの次の工程を示す部分拡大断面図である。 図１９２Ｄは、図１９２Ｃの次の工程を示す部分拡大断面図である。 図１９２Ｅは、図１９２Ｄの次の工程を示す部分拡大断面図である。 図１９３Ａは、コイル形成用トレンチ内に埋め込まれる導電体の変形例を示す図であり、図１８１Ａに対応した部分拡大断面図である。 図１９３Ｂは、図１９３Ａの部分拡大断面図である。 図１９４Ａは、各内部電極形成用トレンチ内に埋め込まれる導電体の変形例を示す図であり、図１８２Ａに対応した部分拡大断面図である。 図１９４Ｂは、図１９４Ａの部分拡大断面図である。 図１９５は、第６発明の第３実施形態に係るＬＣ複合素子チップの一部切欠斜視図である。 図１９６は、前記ＬＣ複合素子チップの平面図である。 図１９７は、前記ＬＣ複合素子チップの内部の電気的構造を示す電気回路図である。 図１９８は、コイルの変形例を示す平面図である。 図１９９は、図４８Ａに示す導電体において、シード層が視認できない場合の構成を示す部分拡大断面図である。 図２００は、第８発明の一実施形態に係るチップキャパシタの模式的な斜視図である。 図２０１は、図２００に示すチップキャパシタの模式的な平面図である。 図２０２は、図２０１に示す切断面線CCII-CCIIから見た断面図である。 図２０３は、図２００に示すチップキャパシタの等価回路図である。 図２０４は、図２００に示すチップキャパシタの評価用素子の仕様を示す表である。 図２０５は、図２０４に示す評価用素子の周波数特性を示すグラフであって、基板の比抵抗対等価直列抵抗を示すグラフである。 図２０６は、図２０４に示す評価用素子の周波数特性を示すグラフであって、基板の比抵抗対Ｑ値（Quality Factor）を示すグラフである。 図２０７Ａは、図２００に示すチップキャパシタの製造工程の一例を説明するための断面図である。 図２０７Ｂは、図２０７Ａの次の工程を示す断面図である。 図２０７Ｃは、図２０７Ｂの次の工程を示す断面図である。 図２０７Ｄは、図２０７Ｃの次の工程を示す断面図である。 図２０７Ｅは、図２０７Ｄの次の工程を示す断面図である。 図２０７Ｆは、図２０７Ｅの次の工程を示す断面図である。 図２０７Ｇは、図２０７Ｆの次の工程を示す断面図である。 図２０７Ｈは、図２０７Ｇの次の工程を示す断面図である。 図２０７Ｉは、図２０７Ｈの次の工程を示す断面図である。 図２０８は、表面に絶縁膜が形成されたベース基板の一部の図解的な平面図である。 図２０９Ａは、図２０７Ｉの工程後におけるチップキャパシタの回収工程を図解的に示す断面図である。 図２０９Ｂは、図２０９Ａの次の工程を示す断面図である。 図２０９Ｃは、図２０９Ｂの次の工程を示す断面図である。 図２０９Ｄは、図２０９Ｃの次の工程を示す断面図である。 図２１０Ａは、図２０７Ｉの工程後におけるチップキャパシタの回収工程の他の例を示す図解的な断面図である。 図２１０Ｂは、図２１０Ａの次の工程を示す断面図である。 図２１０Ｃは、図２１０Ｂの次の工程を示す断面図である。 図２１１は、図２００に示すチップキャパシタを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図２１２は、第１変形例に係るチップキャパシタの模式的な断面図である。 図２１３は、第２変形例に係るチップキャパシタの模式的な断面図である。 図２１４は、第３変形例に係るチップキャパシタの模式的な平面図である。 図２１５は、第４変形例に係るチップキャパシタの模式的な斜視図である。 図２１６は、第５変形例に係るチップキャパシタの模式的な斜視図である。

以下では、第１発明〜第８発明の実施の形態を、添付図面を参照して詳細に説明する。
［１］第１発明について
図１は、第１発明の第１実施形態に係るチップ抵抗器１の模式的な斜視図である。
チップ抵抗器１は、微小なチップ部品である。チップ抵抗器１は、直方体形状をなしている。チップ抵抗器１の平面形状は、長方形および正方形のどちらでもよい。たとえば、チップ抵抗器１は、互いに直交する長辺および短辺が、それぞれ、０．６ｍｍ以下、０．３ｍｍ以下の長方形（０１０３チップ）であってもよいし、０．４ｍｍ以下、０．２ｍｍ以下の長方形（０４０２チップ）であってもよい。この実施形態では、チップ抵抗器１は、約０．３ｍｍの長さＬ１、約０．１５ｍｍの幅Ｗ１および約０．１ｍｍの厚さＴ１を有する０３０１５サイズで形成されている。

チップ抵抗器１は、チップ抵抗器１の本体を構成する基板２と、外部接続電極としての第１接続電極３および第２接続電極４と、素子領域５とを主に備えている。
基板２は、略直方体形状（チップ形状）をなしている。基板２において図１における上面をなす一つの表面は、素子形成面２Ａである。素子形成面２Ａは、基板２において回路素子が形成される表面である。基板２の厚さ方向において素子形成面２Ａとは反対側の面は、裏面２Ｂである。素子形成面２Ａと裏面２Ｂとは、略同寸法かつ同形状であり、互いに平行である。なお、基板２の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。

基板２は、素子形成面２Ａおよび裏面２Ｂ以外の表面として、複数の側面（側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆ）を有している。当該複数の側面は、素子形成面２Ａおよび裏面２Ｂのそれぞれに交差（詳しくは、直交）して延びて、素子形成面２Ａおよび裏面２Ｂの間を繋いでいる。この実施形態では、基板２の４つの側面は、基板２の一方の短辺を含む側面から時計回りに順に、側面２Ｃ、側面２Ｄ、側面２Ｅおよび側面２Ｆとして構成されている。

第１接続電極３および第２接続電極４は、基板２の素子形成面２Ａ上において、基板２の長手方向両端部に配置されている。第１接続電極３および第２接続電極４は、チップ抵抗器１の最表面に露出しており、基板２の表面側の角部を覆うように、素子形成面２Ａから素子形成面２Ａと側面２Ｃ〜２Ｆとの境界を横切って形成されている。具体的には、第１接続電極３および第２接続電極は、基板２の各端部において、素子形成面２Ａおよび当該端部における三方の側面を一体的に覆っている。したがって、基板２の長手方向両端部において側面同士が交わる各コーナ部１１は、それぞれ、第１接続電極３もしくは第２接続電極４によって覆われている。

また、第１接続電極３および第２接続電極４は、それぞれ、素子形成面２Ａの法線方向から見た平面視において四角形状に形成されている。より具体的には、基板２の長手方向に沿う短辺を有し、基板の短手方向に沿う長辺を有する長方形状に形成されている。
さらに、第１接続電極３および第２接続電極４の主表面３Ａ，４Ａには、それぞれ、外部凹凸構造６，７が形成されている。主表面３Ａ，４Ａは、チップ抵抗器１を実装基板（たとえば、後述する実装基板５４）に実装したときに、当該実装基板と対向する面である。この実施形態では、外部凹凸構造６，７は、主表面３Ａ，4Ａのほぼ全域に亘って形成されており、形成されていない領域は、第１接続電極３および第２接続電極４の周縁部に限られる。

素子領域５には、基板２の素子形成面２Ａにおいて第１接続電極３と第２接続電極４との間に形成されている。素子領域５には、回路素子が形成されている。
図２は、図１のチップ抵抗器１の模式的な平面図である。図２は、第１接続電極３、第２接続電極４および回路素子（抵抗８）の配置関係ならびに抵抗８の平面構成を主に示している。

チップ抵抗器１の素子領域５には、第１発明の回路素子の一例として抵抗８が形成されている。抵抗８は、等しい抵抗値を有する複数個の（単位）抵抗体Ｒを素子形成面２Ａ上でマトリクス状に配列した抵抗回路網によって構成されている。抵抗体Ｒは、ＴｉＮ（窒化チタン）、ＴｉＯＮ（酸化窒化チタン）またはＴｉＳｉＯＮからなる。抵抗８は、基板２上の領域において第１接続電極３と第２接続電極４との間に接続されている。

より具体的には、抵抗８は、行方向（基板２の長手方向）に沿って配列された８個の抵抗体Ｒと、列方向（基板２の幅方向）に沿って配列された４４個の抵抗体Ｒとで構成された合計３５２個の抵抗体Ｒを有している。これらの抵抗体Ｒは、抵抗８の抵抗回路網を構成する複数の素子要素である。
これら多数個の抵抗体Ｒが１個〜６４個の所定個数毎にまとめられて電気的に接続されることによって、複数種類の抵抗回路が形成されている。形成された複数種類の抵抗回路は、導体膜Ｄ（導体で形成された配線膜）で所定の態様に接続されている。さらに、基板２の素子形成面２Ａには、抵抗回路を抵抗８に対して電気的に組み込んだり、または、抵抗８から電気的に分離したりするために切断（溶断）可能な複数のヒューズＦが設けられている。複数のヒューズＦおよび導体膜Ｄは、第１接続電極３の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズＦおよび導体膜Ｄが隣接するように配置され、その配列方向が直線状になっている。複数のヒューズＦは、複数種類の抵抗回路（抵抗回路毎の複数の抵抗体Ｒ）を第１接続電極３に対してそれぞれ切断可能（切り離し可能）に接続している。

図３は、図２の抵抗８の部分的な拡大図である。図４は、図３の切断線IV−IVで抵抗８を切断したときに表れる断面図である。図５は、図３の切断線V−Vで抵抗８を切断したときに表れる断面図である。
チップ抵抗器１は、基板２の素子形成面２Ａ上に形成された、第１絶縁膜９、抵抗体膜１０、第１配線膜１２、第２絶縁膜１３、パッシベーション膜１４および樹脂膜１５を含む。

第１絶縁膜９は、たとえば、ＳｉＯ_２（酸化シリコン）等の絶縁材料からなる。第１絶縁膜９の厚さは、たとえば、１．５μｍ〜３．０μｍである。第１絶縁膜９は、基板２の素子形成面２Ａの全域を覆っている。この実施形態では、単層からなる第１絶縁膜９が形成されている例について説明するが、複数層からなる絶縁膜が形成されていてもよい。
抵抗体膜１０は、第１絶縁膜９上に形成されている。抵抗体膜１０は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮによって形成されている。抵抗体膜１０の厚さは、たとえば、約２０００Åである。抵抗体膜１０は、第１接続電極３と第２接続電極４との間を平行に直線状に延びる複数本の抵抗体膜（以下「抵抗体膜ライン１０Ａ」という）を構成している。抵抗体膜ライン１０Ａは、図３に示すように、ライン方向に所定の位置で切断されている場合がある。

抵抗体膜ライン１０Ａ上には、第１配線膜１２が形成されている。第１配線膜１２は、Ａｌ（アルミニウム）またはＡｌとＣｕ（銅）との合金（Ａｌ−Ｃｕ合金）からなる。第１配線膜１２の厚さは、約８０００Åである。第１配線膜１２は、抵抗体膜ライン１０Ａ上に、ライン方向に一定間隔Ｒを開けて積層されていて、抵抗体膜ライン１０Ａに接している。

第１配線膜１２を覆うように、第１絶縁膜９上に第２絶縁膜１３が形成されている。第２絶縁膜１３は、たとえば、ＳｉＮ（窒化シリコン）等の絶縁材料からなる。第２絶縁膜１３の厚さは、たとえば、０．２μｍ〜０．７μｍである。
パッシベーション膜１４は、第２絶縁膜１３上に形成されている。パッシベーション膜１４は、たとえば、ＳｉＮ（窒化シリコン）等の絶縁材料からなる。パッシベーション膜１４の厚さは、たとえば、０．７μｍ〜１．６μｍである。

樹脂膜１５は、パッシベーション膜１４上に形成されている。樹脂膜１５は、たとえば、ポリイミドからなる。樹脂膜１５の厚さは、たとえば、３μｍ〜１０μｍである。
図６Ａは、抵抗体膜ライン１０Ａおよび第１配線膜１２の電気的特徴を示す回路図である。図６Ｂは、抵抗体膜ライン１０Ａおよび第１配線膜１２の電気的特徴を示す回路図である。図７は、抵抗体膜ライン１０Ａおよび第１配線膜１２の電気的特徴を示す回路図である。

図６Ａに示すように、抵抗体膜ライン１０Ａにおける所定間隔Ｒを有する領域が、それぞれ、一定の抵抗値ｒを有する１つの抵抗体Ｒを形成している。一方、抵抗体膜ライン１０Ａにおいて第１配線膜１２が積層された領域では、第１配線膜１２が隣り合う抵抗体Ｒ同士を電気的に接続することによって、当該第１配線膜１２で抵抗体膜ライン１０Ａが短絡されている。よって、図６Ｂに示す抵抗値ｒの抵抗体Ｒの直列接続からなる抵抗回路が形成されている。

また、隣接する抵抗体膜ライン１０Ａ同士は抵抗体膜１０および第１配線膜１２で接続されているから、図３に示す抵抗８の抵抗回路網は、図７に示す（前述した抵抗体Ｒの単位抵抗からなる）抵抗回路を構成している。このように、抵抗体膜１０および第１配線膜１２は、抵抗体Ｒや抵抗回路（つまり抵抗８）を構成している。各抵抗体Ｒは、抵抗体膜ライン１０Ａ（抵抗体膜１０）と、抵抗体膜ライン１０Ａ上にライン方向に一定間隔Ｒをあけて積層された複数の第１配線膜１２とを含み、第１配線膜１２が積層されていない一定間隔Ｒ部分の抵抗体膜ライン１０Ａが、１個の抵抗体Ｒを構成している。抵抗体Ｒを構成している部分における抵抗体膜ライン１０Ａは、その形状および大きさが全て等しい。よって、基板２上にマトリクス状に配列された多数個の抵抗体Ｒは、等しい抵抗値を有している。

また、抵抗体膜ライン１０Ａ上に積層された第１配線膜１２は、抵抗体Ｒを形成すると共に、複数個の抵抗体Ｒを接続して抵抗回路を構成するための導体膜Ｄの役目も果たしている（図２参照）。
図８は、図２のチップ抵抗器１の部分的な拡大図である。図９は、図８の切断線IX−IXでチップ抵抗器１を切断したときに表れる断面図である。なお、図９は、第１接続電極３の外部凹凸構造６および第２接続電極４の外部凹凸構造７を表していないことに留意されたい。

前述したヒューズＦおよび導体膜Ｄも、抵抗体Ｒを形成する抵抗体膜１０上に積層された第１配線膜１２によって形成されている。すなわち、抵抗体Ｒを形成する抵抗体膜ライン１０Ａ上に積層された第１配線膜１２と同じレイヤーに、第１配線膜１２と同じ金属材料であるＡｌまたはＡｌ−Ｃｕ合金によってヒューズＦおよび導体膜Ｄが形成されている。なお、第１配線膜１２は、前述したように、抵抗回路を形成するために、複数個の抵抗体Ｒを電気的に接続する導体膜Ｄとしても用いられている。

つまり、抵抗体膜１０上に積層された同一レイヤーにおいて、抵抗体Ｒを形成するための配線膜や、ヒューズＦや、導体膜Ｄが、第１配線膜１２として、同一の金属材料（ＡｌまたはＡｌ−Ｃｕ合金）を用いて形成されている。なお、ヒューズＦを第１配線膜１２と異ならせている（区別している）のは、ヒューズＦが切断しやすいように細く形成されていること、および、ヒューズＦの周囲に他の回路要素が存在しないように配置されていることによる。

ここで、第１配線膜１２において、ヒューズＦが配置された領域を、トリミング対象領域Ｘということにする（図２および図８参照）。トリミング対象領域Ｘは、第１接続電極３の内側辺沿いの直線状領域であって、トリミング対象領域Ｘには、ヒューズＦだけでなく、導体膜Ｄも配置されている。また、トリミング対象領域Ｘの第１配線膜１２の下方にも抵抗体膜１０が形成されている（図９参照）。そして、ヒューズＦは、第１配線膜１２において、トリミング対象領域Ｘ以外の部分よりも配線間距離が大きい（周囲から離された）配線である。

なお、ヒューズＦは、第１配線膜１２の一部だけでなく、抵抗体Ｒ（抵抗体膜１０）の一部と抵抗体膜１０上の第１配線膜１２の一部とのまとまり（ヒューズ素子）を指していてもよい。
また、ヒューズＦは、導体膜Ｄと同一のレイヤーを用いる場合のみを説明したが、導体膜Ｄでは、その上に更に別の導体膜を積層するようにし、導体膜Ｄ全体の抵抗値を下げるようにしてもよい。なお、この場合であっても、ヒューズＦの上に導体膜を積層しなければ、ヒューズＦの溶断性が悪くなることはない。

図１０は、抵抗体膜ライン１０Ａおよび第１配線膜１２によって構成される回路図の一例である。
図１０を参照して、抵抗８は、基準抵抗回路Ｒ８、抵抗回路Ｒ６４、２つの抵抗回路Ｒ３２、抵抗回路Ｒ１６、抵抗回路Ｒ８、抵抗回路Ｒ４、抵抗回路Ｒ２、抵抗回路Ｒ１、抵抗回路Ｒ／２、抵抗回路Ｒ／４、抵抗回路Ｒ／８、抵抗回路Ｒ／１６および抵抗回路Ｒ／３２を、第１接続電極３からこの順番で直列接続することによって構成されている。基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜Ｒ２のそれぞれは、自身の末尾の数（Ｒ６４の場合には「６４」）と同数の抵抗体Ｒを直列接続することで構成されている。抵抗回路Ｒ１は、１つの抵抗体Ｒで構成されている。抵抗回路Ｒ／２〜Ｒ／３２のそれぞれは、自身の末尾の数（Ｒ／３２の場合には「３２」）と同数の抵抗体Ｒを並列接続することで構成されている。抵抗回路の末尾の数の意味については、後述する図１１および図１２においても同じである。

そして、基準抵抗回路Ｒ８以外の抵抗回路Ｒ６４〜抵抗回路Ｒ／３２のそれぞれに対して、ヒューズＦが１つずつ並列的に接続されている。ヒューズＦ同士は、直接または導体膜Ｄ（図８参照）を介して直列に接続されている。
図１０に示すように全てのヒューズＦが溶断されていない状態では、抵抗８は、第１接続電極３と第２接続電極４との間に設けられた８個の抵抗体Ｒの直列接続からなる基準抵抗回路Ｒ８の抵抗回路を構成している。たとえば、１個の抵抗体Ｒの抵抗値ｒをｒ＝８Ωとすれば、８ｒ＝６４Ωの抵抗回路（基準抵抗回路Ｒ８）によって第１接続電極３および第２接続電極４が接続されたチップ抵抗器１が構成されている。

また、全てのヒューズＦが溶断されていない状態では、基準抵抗回路Ｒ８以外の複数種類の抵抗回路は、短絡された状態となっている。つまり、基準抵抗回路Ｒ８には、１２種類１３個の抵抗回路Ｒ６４〜Ｒ／３２が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズＦによって短絡されているので、電気的に見ると、各抵抗回路は抵抗８に組み込まれてはいない。

この実施形態に係るチップ抵抗器１では、要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断する。これにより、並列的に接続されたヒューズＦが溶断された抵抗回路は、抵抗８に組み込まれることになる。よって、抵抗８の全体の抵抗値を、溶断されたヒューズＦに対応する抵抗回路が直列に接続されて組み込まれた抵抗値とできる。

特に、複数種類の抵抗回路は、等しい抵抗値を有する抵抗体Ｒが、直列に１個、２個、４個、８個、１６個、３２個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の直列抵抗回路、ならびに、等しい抵抗値の抵抗体Ｒが並列に２個、４個、８個、１６個…と、公比が２となる等比数列的に抵抗体Ｒの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そのため、ヒューズＦ（前述したヒューズ素子も含む）を選択的に溶断することによって、抵抗８全体の抵抗値を、細かく、かつデジタル的に、任意の抵抗値となるように調整して、チップ抵抗器１において所望の値の抵抗を発生させることができる。

図１１は、抵抗体膜ライン１０Ａおよび第１配線膜１２によって構成される回路図の他の一例である。
図１０に示すように基準抵抗回路Ｒ８および抵抗回路Ｒ６４〜抵抗回路Ｒ／３２を直列接続して抵抗８を構成する代わりに、図１１に示すように抵抗８を構成してもかまわない。詳しくは、第１接続電極３と第２接続電極４との間で、基準抵抗回路Ｒ／１６と、１２種類の抵抗回路Ｒ／１６、Ｒ／８、Ｒ／４、Ｒ／２、Ｒ１、Ｒ２、Ｒ４、Ｒ８、Ｒ１６、Ｒ３２、Ｒ６４、Ｒ１２８の並列接続回路との直列接続回路によって抵抗８を構成してもよい。

この場合、基準抵抗回路Ｒ／１６以外の１２種類の抵抗回路には、それぞれ、ヒューズＦが直列に接続されている。全てのヒューズＦが溶断されていない状態では、各抵抗回路は抵抗８に対して電気的に組み込まれている。要求される抵抗値に応じて、ヒューズＦを選択的に、たとえばレーザ光で溶断すれば、溶断されたヒューズＦに対応する抵抗回路（ヒューズＦが直列に接続された抵抗回路）は、抵抗８から電気的に分離されるので、チップ抵抗器１全体の抵抗値を調整できる。

図１２は、抵抗体膜ライン１０Ａおよび第１配線膜１２によって構成される回路図のさらに他の一例である。
図１２に示す抵抗８の特徴は、複数種類の抵抗回路の直列接続と、複数種類の抵抗回路の並列接続とが直列に接続された回路構成となっていることである。直列接続される複数種類の抵抗回路には、先の形態と同様、抵抗回路毎に、並列にヒューズＦが接続されていて、直列接続された複数種類の抵抗回路は、全てヒューズＦで短絡状態とされている。したがって、ヒューズＦを溶断すると、その溶断されるヒューズＦで短絡されていた抵抗回路が、抵抗８に電気的に組み込まれることになる。

一方、並列接続された複数種類の抵抗回路には、それぞれ、直列にヒューズＦが接続されている。したがって、ヒューズＦを溶断することによって、溶断されたヒューズＦが直列に接続されている抵抗回路を、抵抗回路の並列接続から電気的に切り離すことができる。
かかる構成とすれば、たとえば、１ｋΩ以下の小抵抗は並列接続側で作り、１ｋΩ以上の抵抗回路を直列接続側で作れば、数Ωの小抵抗から数ＭΩの大抵抗までの広範な範囲の抵抗回路を、等しい基本設計で構成した抵抗の回路網を用いて作ることができる。つまりチップ抵抗器１では、一つまたは複数のヒューズＦを選択して切断することによって、複数種類の抵抗値に、容易にかつ速やかに対応できる。換言すれば、抵抗値の異なる複数の抵抗体Ｒを組み合わせることによって、様々な抵抗値のチップ抵抗器１を共通の設計で実現できる。

以上のように、このチップ抵抗器１では、トリミング対象領域Ｘにおいて、複数の抵抗体Ｒ（抵抗回路）の接続状態が変更可能である。
次に、図１３および図１４を参照して、チップ抵抗器１の断面構造（特に、電極領域１６の構造）についてさらに詳しく説明する。
図１３は、図１のチップ抵抗器１の模式的な断面図である。図１４は、図１３のチップ抵抗器１の部分的な拡大図である。なお、図１３は、チップ抵抗器１の特徴部分の断面構造を断片的に表したものであり、チップ抵抗器１を特定の切断線で切断したときに表れる断面を表していないことに留意されたい。

チップ抵抗器１において、第１接続電極３および第２接続電極４の直下の電極領域１６には、第２絶縁膜１３を貫通して第１絶縁膜９の厚さ方向途中に達する複数の凹部１７が形成されている。つまり、第１絶縁膜９の凹部と第２絶縁膜１３の貫通孔とが連なって一つの凹部１７を定義している。複数の凹部１７は、この実施形態では、素子形成面２Ａの法線方向から見た平面視において、行列状（マトリクス状）に配列されている。これにより、各電極領域１６には、複数の凹部１７が集合して形成された内部凹凸構造１８が形成されている。各凹部１７は、たとえば、４μｍ×４μｍの平面サイズを有する正方形状に形成されており、隣の凹部１７に対して４μｍの間隔を空けて配置されている。また、各凹部１７の深さは、たとえば、０．５μｍ〜１．５μｍ（好ましくは、０．８μｍ程度）である。なお、凹部１７の形状は、正方形状である必要はなく、たとえば、長方形状、三角形状、円形状、楕円形状、その他の多角形状等であってもよい。

第２絶縁膜１３上には、第２配線膜１９が形成されている。第２配線膜１９は、Ａｌ（アルミニウム）またはＡｌとＣｕ（銅）との合金（Ａｌ−Ｃｕ合金）からなる。第２配線膜１９の厚さは、約８０００Åである。第２配線膜１９は、この実施形態では、第１接続電極３および第２接続電極４と、抵抗体膜１０とをそれぞれ電気的に接続する抵抗配線膜２０を含む。

抵抗配線膜２０は、素子領域５から、素子領域５と電極領域１６との境界を横切って電極領域１６に延びるように形成されている。
抵抗配線膜２０は、素子領域５において、第２絶縁膜１３に形成された貫通孔２１を介して、ビアとして第１配線膜１２に接続されている。この接続によって、抵抗配線膜２０と抵抗体膜１０との電気接続が達成されている。

一方、抵抗配線膜２０は、電極領域１６において、内部凹凸構造１８の凹部１７に入り込んでいる。より具体的には、図１４に示すように、抵抗配線膜２０は、凹部１７に完全に埋め込まれた（つまり、凹部１７を完全に満たす）埋め込み部２２と、第２絶縁膜１３の表面に沿って内部凹凸構造１８を覆う表層部２３とを一体的に含む。すなわち、抵抗配線膜２０は、第１接続電極３および第２接続電極４それぞれの一部として、絶縁膜（この実施形態では、第１絶縁膜９および第２絶縁膜１３）の厚さ方向に埋め込まれて固定されたアンカー部２４を有している。

このアンカー部２４の表面には、複数の凹部２５からなる中間凹凸構造２６が形成されている。各凹部２５は、それぞれ、内部凹凸構造１８の凹部１７に対向する位置に一対一で配置されている。つまり、複数の凹部２５も、平面視で行列状に配列されており、それぞれが各凹部１７の直上に配置されている。また、複数の凹部２５は、この実施形態では、アンカー部２４の表層部２３の表面部に形成されており、その底部は第２絶縁膜１３の表面よりも高い位置にある。

パッシベーション膜１４および樹脂膜１５は、第２配線膜１９上に形成されている。パッシベーション膜１４は、第２配線膜１９の素子領域５上の部分を選択的に覆っている。電極領域１６では、第２配線膜１９（アンカー部２４）は露出している。
樹脂膜１５は、パッシベーション膜１４と同様に、アンカー部２４を露出させるように、素子領域５上に選択的に形成されている。樹脂膜１５の端面とパッシベーション膜１４の端面とは互いに連続した平坦な端面２７を形成している。この端面２７と基板２の側面２Ｃ，２Ｅとの間の領域に、アンカー部２４が、パッシベーション膜１４および樹脂膜１５から引き出された状態で露出している。アンカー部２４は、基板２の各側面２Ｃ〜２Ｆに対して基板２の内側に入った位置に配置されており、アンカー部２４の端面と側面２Ｃ〜２Ｆとの間に一定のクリアランス３６（たとえば、３μｍ〜６μｍ）が設けられている。

さらに、チップ抵抗器１は、樹脂膜１５の端面２７および基板２の側面２Ｃ〜２Ｆに形成されたパッシベーション膜２８を有している。パッシベーション膜２８は、たとえば、ＳｉＮ（窒化シリコン）等の絶縁材料からなる。パッシベーション膜２８の厚さは、たとえば、０．２μｍ〜１．５μｍである。
第１接続電極３および第２接続電極４は、それぞれ、アンカー部２４の他に外部接続部２９を含む。外部接続部２９は、樹脂膜１５の端部および基板２の側面２Ｃ〜２Ｆを覆うように形成されている。側面２Ｃ〜２Ｆにおいては、パッシベーション膜２８によって、外部接続部２９と基板２との短絡が防止されている。

また、外部接続部２９は、Ｎｉ層３０、Ｐｄ層３１およびＡｕ層３２を基板２側からこの順で有している。外部接続部２９は、素子形成面２Ａ上の領域だけでなく、側面２Ｃ〜２Ｆ上の領域においても、Ｎｉ層３０、Ｐｄ層３１およびＡｕ層３２からなる積層構造を有している。外部接続部２９において、Ｎｉ層３０は大部分を占めており、Ｐｄ層３１およびＡｕ層３２は、Ｎｉ層３０に比べて格段に薄く形成されている。

このように、外部接続部２９では、Ｎｉ層３０の表面がＡｕ層３２によって覆われているので、Ｎｉ層３０が酸化することを防止できる。また、Ａｕ層３２を薄くすることによってＡｕ層３２に貫通孔（ピンホール）ができてしまっても、Ｎｉ層３０とＡｕ層３２との間に介装されたＰｄ層３１が当該貫通孔を塞いでいるので、当該貫通孔からＮｉ層３０が外部に露出されて酸化することを防止できる。

外部接続部２９の表面には、複数の凹部３３からなる外部凹凸構造６，７が形成されている。各凹部３３は、それぞれ、内部凹凸構造１８の凹部１７に対向する位置に一対一で配置されている。つまり、複数の凹部３３も、平面視で行列状に配列されており、それぞれが各凹部１７の直上に配置されている。また、複数の凹部３３は、この実施形態のように複数のメタル層から電極（外部接続部２９）が構成される場合には、最表面のメタル層（この実施形態では、Ａｕ層３２）のみに選択的に形成されているものではない。複数の凹部３３は、最下層のメタル層（この実施形態では、Ｎｉ層３０）の表面から略同一形状の凹部が複数段に重なり合うことによって形成されている。

また、外部接続部２９において、外部凹凸構造６，７と外部接続部２９の周縁（電極の周縁）との間には、一定のクリアランス３５が設けられている（図１４参照）。後述するように、外部凹凸構造６，７は、最表面に対するエッチング処理によって凹凸状に形成されるものではなく、予め形成された内部凹凸構造１８および中間凹凸構造２６の形状を引き継ぐことによって凹凸状に形成される（図１５Ｌ参照）。中間凹凸構造２６を有するアンカー部２４は、基板２との接触を防止する観点から、基板２の側面２Ｃ〜２Ｆとの間にクリアランス３６を有している。したがって、外部接続部２９は、少なくとも凹凸形状が形成されていないクリアランス３６上の領域において、表面が平坦なクリアランス３５（周縁部）が形成されることとなる。また、内部凹凸構造１８から凹凸形状が引き継がれるにつれて各凹部が小さくなっていくので、外部凹凸構造６，７の凹部３３の窪み量は、内部凹凸構造１８の窪み量よりも小さくなっている。

図１５Ａ〜図１５Ｍは、図１３のチップ抵抗器１の製造工程の一部を示す図である。
まず、図１５Ａに示すように、基板２の元となる基板３７を用意する。この場合、基板３７の表面３７Ａは、基板２の素子形成面２Ａであり、基板３７の裏面３７Ｂは、基板２の裏面２Ｂである。次に、基板３７の表面３７Ａを熱酸化して、表面３７ＡにＳｉＯ_２等からなる第１絶縁膜９を形成する。

次に、図１５Ｂに示すように、第１絶縁膜９上に抵抗８（抵抗体Ｒおよび抵抗体Ｒに接続された第１配線膜１２）を形成する。具体的には、スパッタリングによって、まず、第１絶縁膜９の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗体膜１０を全面に形成し、さらに、抵抗体膜１０に接するように抵抗体膜１０の上にアルミニウム（Ａｌ）の第１配線膜１２を積層する。その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって抵抗体膜１０および第１配線膜１２を選択的に除去してパターニングする。このとき、電極領域１６上の抵抗体膜１０および第１配線膜１２は完全に除去される。これにより、図３に示すように、平面視で、抵抗体膜１０が積層された一定幅の抵抗体膜ライン１０Ａが一定間隔をあけて列方向に配列される構成を得る。

このとき、部分的に抵抗体膜ライン１０Ａおよび第１配線膜１２が切断された領域も形成されると共に、前述したトリミング対象領域ＸにおいてヒューズＦおよび導体膜Ｄが形成される（図２参照）。続いて、たとえばウエットエッチングによって抵抗体膜ライン１０Ａの上に積層された第１配線膜１２を選択的に除去する。この結果、抵抗体膜ライン１０Ａ上に一定間隔Ｒをあけて第１配線膜１２が積層された構成の抵抗８が得られる。この際、抵抗体膜１０および第１配線膜１２が目標寸法で形成されたか否かを確かめるために、抵抗８全体の抵抗値を測定してもよい。

次に、図１５Ｃに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなる第２絶縁膜１３を、基板３７の表面３７Ａの全域に亘って形成する。第２絶縁膜１３は、第１絶縁膜９および第１絶縁膜９上の抵抗８（抵抗体膜１０や第１配線膜１２）を全て覆っていて、これらに接している。そのため、第２絶縁膜１３は、前述したトリミング対象領域Ｘ（図２参照）における第１配線膜１２も覆っている。

次に、図１５Ｄに示すように、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって第２絶縁膜１３を選択的に除去してパターニングする。これにより、電極領域１６に貫通孔３８が形成されると同時に、素子領域５に貫通孔２１が形成される。
次に、図１５Ｅに示すように、ＳｉＯ_２用のエッチングガスを供給することによって、貫通孔３８の下方の第１絶縁膜９を選択的に除去する（削る）。これにより、複数の凹部１７からなる内部凹凸構造１８が得られる。

次に、図１５Ｆに示すように、第２絶縁膜１３上に抵抗配線膜２０（アンカー部２４）を形成する。具体的には、スパッタリングによって、まず、第２絶縁膜１３の上にアルミニウム（Ａｌ）の第２配線膜１９を積層し、その後、フォトリソグラフィプロセスを用い、たとえばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等のドライエッチングによって第２配線膜１９を選択的に除去してパターニングする。これにより、抵抗配線膜２０（アンカー部２４）が得られる。このとき、内部凹凸構造１８上のアンカー部２４の表面には、内部凹凸構造１８の凹凸形状（凹部１７に対向する位置が窪む凹凸形状）が引き継がれ、複数の凹部２５からなる中間凹凸構造２６が形成される。また、埋め込み部２２および表層部２３（図１４参照）が形成されるようにするには、凹部１７がアルミニウムで完全に埋め戻されるように、第２配線膜１９を比較的厚く形成すればよい。

次に、図１５Ｇに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法によって、ＳｉＮからなるパッシベーション膜１４を、基板３７の表面３７Ａの全域に亘って形成する。続いて、ポリイミドからなる感光性樹脂の液体を、基板３７に対して、パッシベーション膜１４の上からスプレー塗布して、感光性樹脂の樹脂膜１５を形成する。表面３７Ａ上の樹脂膜１５の表面は、表面３７Ａに沿って平坦になっている。次に、樹脂膜１５に熱処理（キュア処理）を施す。これにより、樹脂膜１５の厚みが熱収縮すると共に、樹脂膜１５が硬化して膜質が安定する。次に、樹脂膜１５およびパッシベーション膜１４をパターニングすることによって、これらの膜１４，１５の電極領域１６上の部分が選択的に除去されると共に、樹脂膜１５の端面２７が形成される。

次に、図１５Ｈに示すように、抵抗測定装置（図示せず）のプローブ３９をアンカー部２４に接触させて、抵抗８の全体の抵抗値を検出する。そして、第２絶縁膜１３越しにレーザ光（図示せず）を任意のヒューズＦ（図２参照）に照射することによって、前述したトリミング対象領域Ｘの第１配線膜１２をレーザ光でトリミングして、当該ヒューズＦを溶断する。このようにして、必要な抵抗値となるようにヒューズＦを溶断（トリミング）することによって、前述したように、半製品４０（換言すれば、チップ抵抗器１）全体の抵抗値を調整できる。

このとき、第２絶縁膜１３が抵抗８を覆うカバー膜となっているので、溶断の際に生じた破片などが抵抗８に付着して短絡が生じることを防止できる。また、第２絶縁膜１３がヒューズＦ（抵抗体膜１０）を覆っていることから、レーザ光のエネルギーをヒューズＦに蓄えてヒューズＦを確実に溶断できる。
次に、図１５Ｉに示すように、基板３７の表面３７Ａの全域に亘ってレジストパターン４１を形成する。レジストパターン４１には、開口４２が形成されている。

図１６は、図１５Ｉの工程において溝４４を形成するために用いられるレジストパターン４１の模式的な平面図である。
図１６を参照して、レジストパターン４１の開口４２は、多数のチップ抵抗器１（チップ部品領域Ｙ）を行列状に配置した場合において平面視で隣り合うチップ抵抗器１の輪郭の間の領域（図１６のハッチング部分）に一致している。そのため、開口４２の全体形状は、互いに直交する直線部分４２Ａおよび直線部分４２Ｂを複数有する格子状になっている。

レジストパターン４１では、開口４２において互いに直交する直線部分４２Ａおよび直線部分４２Ｂは、互いに直交した状態を保ちながら（湾曲することなく）つながっている。そのため、直線部分４２Ａおよび４２Ｂの交差部分４３は、平面視で略９０°をなすように尖っている。
図１５Ｉを参照して、レジストパターン４１をマスクとするプラズマエッチングによって、基板３７を選択的に除去する。これにより、隣り合う抵抗８の間の境界領域における第２配線膜１９から間隔を空けた位置で基板３７の材料が除去される。その結果、平面視においてレジストパターン４１の開口４２と一致する位置には、基板３７の表面３７Ａから基板３７の厚さ途中まで到達する所定深さの溝４４が形成される。この実施形態では、厚さ約７２５μｍの基板３７に対して、溝４４の深さは約１００μｍであり、溝４４の幅は約２０μｍであって、深さ方向全域に渡って一定である。

基板３７における溝４４の全体形状は、平面視でレジストパターン４１の開口４２と一致する格子状になっている。そして、溝４４に取り囲まれたチップ部品領域Ｙに半製品４０が１つずつ位置していて、これらの半製品４０は、行列状に整列配置されている。このように溝４４を形成することによって、基板３７を複数のチップ部品領域Ｙ毎の基板２に分離する。溝４４が形成された後、レジストパターン４１を除去する。

次に、図１５Ｊに示すように、ＣＶＤ法によって、ＳｉＮからなるパッシベーション膜２８を、基板３７の表面３７Ａの全域に亘って形成する。このとき、溝４４の内周面の全域にもパッシベーション膜２８が形成される。
次に、図１５Ｋに示すように、パッシベーション膜２８を選択的にエッチングする。具体的には、パッシベーション膜２８における表面３７Ａに平行な部分を選択的にエッチングする。これにより、パッシベーション膜２８の電極領域１６上の部分が選択的に除去されてアンカー部２４が露出する。

次に、無電解めっきによって、アンカー部２４からＮｉ、ＰｄおよびＡｕを順にめっき成長させる。めっきは、各めっき膜が表面３７Ａに沿う横方向に成長し、溝４４の側面上のパッシベーション膜２８を覆うまで続けられる。これにより、図１５Ｌに示すように、Ｎｉ／Ｐｄ／Ａｕ積層膜からなる外部接続部２９が形成される。
図１７は、外部接続部２９の製造工程を説明するための図である。

詳しくは、図１７を参照して、まず、アンカー部２４の表面が浄化されることで、当該表面の有機物（炭素のしみ等のスマットや油脂性の汚れも含む）が除去（脱脂）される（ステップＳ１）。次に、当該表面の酸化膜が除去される（ステップＳ２）。次に、当該表面においてジンケート処理が実施されて、当該表面における（第２配線膜１９の）ＡｌがＺｎに置換される（ステップＳ３）。次に、当該表面上のＺｎが硝酸等で剥離されて、アンカー部２４では、新しいＡｌが露出される（ステップＳ４）。

次に、アンカー部２４をめっき液に浸けることによって、アンカー部２４における新しいＡｌの表面にＮｉめっきが施される。これにより、めっき液中のＮｉが化学的に還元析出されて、当該表面にＮｉ層３０が形成される（ステップＳ５）。
次に、Ｎｉ層３０を別のめっき液に浸けることによって、当該Ｎｉ層３０の表面にＰｄめっきが施される。これにより、めっき液中のＰｄが化学的に還元析出されて、当該Ｎｉ層３０の表面にＰｄ層３１が形成される（ステップＳ６）。

次に、Ｐｄ層３１をさらに別のめっき液に浸けることによって、当該Ｐｄ層３１の表面にＡｕめっきが施される。これにより、めっき液中のＡｕが化学的に還元析出されて、当該Ｐｄ層３１の表面にＡｕ層３２が形成される（ステップＳ７）。これによって、第１接続電極３および第２接続電極４が形成され、形成後の第１接続電極３および第２接続電極４を乾燥させると（ステップＳ８）、第１接続電極３および第２接続電極４の製造工程が完了する。なお、前後するステップの間には、半製品４０を水で洗浄する工程が適宜実施される。また、ジンケート処理は複数回実施されてもよい。

図１５Ｌでは、各半製品４０において第１接続電極３および第２接続電極４が形成された後の状態を示している。
以上のように、第１接続電極３および第２接続電極４（外部接続部２９）は、中間凹凸構造２６を有するアンカー部２４上に形成される。そのため、第１接続電極３および第２接続電極４の主表面３Ａ，４Ａには、中間凹凸構造２６の凹凸形状（凹部２５に対向する位置が窪む凹凸形状）が引き継がれ、複数の凹部３３からなる外部凹凸構造６，７が形成される。

また、第１接続電極３および第２接続電極４（外部接続部２９）を無電解めっきによって形成するので、電極材料であるＮｉ，ＰｄおよびＡｌをパッシベーション膜２８上にも良好にめっき成長させることができる。また、第１接続電極３および第２接続電極４を電解めっきによって形成する場合に比べて、第１接続電極３および第２接続電極４についての形成工程の工程数（たとえば、電解めっきで必要となるリソグラフィ工程やレジストマスクの剥離工程等）を削減してチップ抵抗器１の生産性を向上できる。さらに、無電解めっきの場合には、電解めっきで必要とされるレジストマスクが不要であることから、レジストマスクの位置ずれによる第１接続電極３および第２接続電極４についての形成位置にずれが生じないので、第１接続電極３および第２接続電極４の形成位置精度を向上して歩留まりを向上できる。

また、この方法では、アンカー部２４が樹脂膜１５の端面２７から露出していて、アンカー部２４から溝４４までめっき成長の妨げになるものが無い。すなわち、抵抗８は、樹脂膜１５に覆われているので、抵抗８が形成された領域は、めっき成長されない。そのため、アンカー部２４から溝４４まで直線的にめっき成長させることができる。その結果、電極の形成にかかる時間の短縮を図ることができる。

このように第１接続電極３および第２接続電極４が形成されてから、第１接続電極３と第２接続電極４との間での通電検査が行われる。第１接続電極３と第２接続電極４との間での通電検査は、たとえば、前述の図１５Ｈで説明した方法と同様の方法で、抵抗測定装置（図示せず）のプローブ４５を第１接続電極３および第２接続電極４に接触させて、抵抗８の全体の抵抗値を検出する。そして、第１接続電極３と第２接続電極４との間での通電検査が行われた後に、基板３７が裏面３７Ｂから研削される。

具体的には、溝４４を形成した後に、図１５Ｍに示すように、ＰＥＴ（ポリエチレンテレフタレート）からなる薄板状であって粘着面４６を有する支持テープ４７が、粘着面４６において、各半製品４０における第１接続電極３および第２接続電極４側（つまり、表面３７Ａ）に貼着される。これにより、各半製品４０が支持テープ４７に支持される。ここで、支持テープ４７として、たとえば、ラミネートテープを用いることができる。

各半製品４０が支持テープ４７に支持された状態で、基板３７を裏面３７Ｂ側から研削する。研削によって、溝４４の底面に達するまで基板３７が薄型化されると、隣り合う半製品４０を連結するものがなくなるので、溝４４を境界として基板３７が分割され、半製品４０が個別に分離してチップ抵抗器１の完成品となる。つまり、溝４４において基板３７が切断され、これによって、個々のチップ抵抗器１が切り出される。なお、基板３７を裏面３７Ｂ側から溝４４の底面までエッチングすることによってチップ抵抗器１を切り出しても構わない。

以上のように、溝４４を形成してから基板３７を裏面３７Ｂ側から研削すれば、基板３７に形成された複数のチップ部品領域Ｙを一斉に個々のチップ抵抗器１に分割できる（複数のチップ抵抗器１の個片を一度に得ることができる）。よって、複数のチップ抵抗器１の製造時間の短縮によってチップ抵抗器１の生産性の向上を図ることができる。
なお、完成したチップ抵抗器１における基板２の裏面２Ｂを研磨やエッチングすることによって鏡面化して裏面２Ｂを綺麗にしてもよい。

以下、図１８Ａ〜図１８Ｄを参照して、チップ抵抗器１の回収工程について詳説する。
図１８Ａ〜図１８Ｄは、図１５Ｍの工程後のチップ抵抗器１の回収工程を説明するための図である。
図１８Ａでは、個片化された複数のチップ抵抗器１が引き続き支持テープ４７にくっついている状態を示している。この状態で、図１８Ｂに示すように、各チップ抵抗器１の基板２の裏面２Ｂに対して、熱発泡シート４８を貼着する。熱発泡シート４８は、シート状のシート本体４９と、シート本体４９内に練り込まれた多数の発泡粒子５０とを含んでいる。

シート本体４９の粘着力は、支持テープ４７の粘着面４６における粘着力よりも強い。そこで、各チップ抵抗器１の基板２の裏面２Ｂに熱発泡シート４８を貼着した後に、図１８Ｃに示すように、支持テープ４７を各チップ抵抗器１から引き剥がして、チップ抵抗器１を熱発泡シート４８に転写する。このとき、支持テープ４７に紫外線を照射すると（図１８Ｂの点線矢印参照）、粘着面４６の粘着性が低下するので、支持テープ４７が各チップ抵抗器１から剥がれやすくなる。

次に、熱発泡シート４８を加熱する。これにより、図１８Ｄに示すように、熱発泡シート４８では、シート本体４９内の各発泡粒子５０が発泡してシート本体４９の表面から膨出する。その結果、熱発泡シート４８と各チップ抵抗器１の基板２の裏面２Ｂとの接触面積が小さくなり、全てのチップ抵抗器１が熱発泡シート４８から自然に剥がれる（脱落する）。このように回収されたチップ抵抗器１は、エンボスキャリアテープ（図示せず）に形成された収容空間に収容される。この場合、支持テープ４７または熱発泡シート４８からチップ抵抗器１を１つずつ引き剥がす場合に比べて、処理時間の短縮を図ることができる。もちろん、複数のチップ抵抗器１が支持テープ４７にくっついた状態で（図１８Ａ参照）、熱発泡シート４８を用いずに、支持テープ４７からチップ抵抗器１を所定個数ずつ直接引き剥がしてもよい。チップ抵抗器１が収容されたエンボスキャリアテープは、その後、自動実装機６０に収納され、当該自動実装機６０に備えられた吸着ノズル６１によって吸着されて個々回収される（図２０および図２１参照）。このように回収されたチップ抵抗器１に対して、部品認識カメラ６２による表裏判定工程が実行される。

各チップ抵抗器１の回収工程は、図１９Ａ〜図１９Ｃに示す別の方法によっても行うことができる。
図１９Ａ〜図１９Ｃは、図１５Ｍの工程後のチップ抵抗器１の回収工程（変形例）を示す図である。
図１９Ａでは、図１８Ａと同様に、個片化された複数のチップ抵抗器１が引き続き支持テープ４７にくっついている状態を示している。この状態で、図１９Ｂに示すように、各チップ抵抗器１の基板２の裏面２Ｂに転写テープ５１を貼着する。転写テープ５１は、支持テープ４７の粘着面４６よりも強い粘着力を有する。そこで、図１９Ｃに示すように、各チップ抵抗器１に転写テープ５１を貼着した後に、支持テープ４７を各チップ抵抗器１から引き剥がす。この際、前述したように、粘着面４６の粘着性を低下させるために支持テープ４７に紫外線（図１９Ｂの点線矢印参照）を照射してもよい。

転写テープ５１の両端には、自動実装機６０に設置されたフレーム６３が貼り付けられている。両側のフレーム６３は、互いが接近する方向または離間する方向に移動できる。支持テープ４７を各チップ抵抗器１から引き剥がした後に、両側のフレーム６３を互いが離間する方向に移動させると、転写テープ５１が伸張して薄くなる。これによって、転写テープ５１の粘着力が低下するので、各チップ抵抗器１が転写テープ５１から剥がれやすくなる。この状態で、自動実装機６０の吸着ノズル６１をチップ抵抗器１の素子形成面２Ａ側に向けると、自動実装機６０（吸着ノズル６１）が発生する吸着力によって、このチップ抵抗器１が転写テープ５１から引き剥がされて吸着ノズル６１に吸着される。この際、図１９Ｃに示す突起５２によって、吸着ノズル６１とは反対側から転写テープ５１越しにチップ抵抗器１を吸着ノズル６１側へ突き上げると、チップ抵抗器１を転写テープ５１から円滑に引き剥がすことができる。このように回収されたチップ抵抗器１に対して、部品認識カメラ６２による表裏判定工程が実行される。

図２０は、第１発明に係るチップ抵抗器１の表裏判定工程を説明するための図である。図２１は、参考例に係るチップ抵抗器５３の表裏判定工程を説明するための図である。
図２０および図２１は、それぞれ、第１発明のチップ抵抗器１および参考例に係るチップ抵抗器５３が吸着ノズル６１に吸着されている状態を示している。なお、参考例に係るチップ抵抗器５３とは、ここでは第１接続電極３および第２接続電極４の各表面に外部凹凸構造６，７が形成されていないチップ部品のことを言う。

図２０に示すように、チップ抵抗器１は、吸着ノズル６１によって吸着された状態で、自動実装機６０によって、チップ抵抗器１の表裏が部品認識カメラ６２によって判定される部品検出位置Ｐまで搬送される。このとき、吸着ノズル６１は、裏面２Ｂの長手方向における略中央部分に吸着する。前述したように、第１接続電極３および第２接続電極４は、チップ抵抗器１の素子形成面２Ａ側だけに設けられていることから、チップ抵抗器１において裏面２Ｂは、電極（凹凸）がない平坦面となる。よって、吸着ノズル６１をチップ抵抗器１に吸着して移動させる場合に、平坦な裏面２Ｂに吸着ノズル６１を吸着させることができる。換言すれば、平坦な裏面２Ｂであれば、吸着ノズル６１が吸着できる部分のマージンを増やすことができる。これによって、吸着ノズル６１をチップ抵抗器１に確実に吸着させ、チップ抵抗器１を途中で吸着ノズル６１から脱落させることなく確実に部品認識カメラ６２による部品検出位置Ｐ、および実装基板５４上まで搬送できる。

図２０に示すように、チップ抵抗器１が部品検出位置Ｐに到達すると、部品認識カメラ６２の周囲に設置された光源６４（たとえば複数のＬＥＤを備えた光照射機）からチップ抵抗器１の素子形成面２Ａに光が斜め方向に照射される。部品認識カメラ６２は、素子形成面２Ａによって反射された反射光を検出することによって、第１接続電極３および第２接続電極４が形成された領域とそうでない領域との明暗を区別して、チップ抵抗器１の表裏を判定する。

チップ抵抗器１は、必ずしも水平な姿勢で吸着ノズル６１によって吸着されるわけではなく、時には傾いた姿勢で吸着ノズル６１によって吸着される場合がある。
ここで、図２１に示すように、参考例に係るチップ抵抗器５３の場合では、傾いた姿勢の状態で光源６４から素子形成面２Ａに光が照射されると（図２１の入射光λ３参照）、第１接続電極３および第２接続電極４によって部品認識カメラ６２が配置された領域外に向けて反射（全反射：図２１の反射光λ４参照）され、部品認識カメラ６２によって検出されない場合がある。このような場合、部品認識カメラ６２による映像情報では、チップ抵抗器５３の第１接続電極３および第２接続電極４の一部または全部が暗く写ることになる。そのため、自動実装機６０は、第１接続電極３および第２接続電極４が形成された領域を、形成されていない領域であると誤認識し、チップ抵抗器５３を実装基板５４への搬送するのを停止させる。したがって、参考例に係るチップ抵抗器５３の場合では、このような誤認識の発生が円滑なチップ部品の実装の妨げとなっている。

これに対して、第１発明のチップ抵抗器１では、図２０に示すように、チップ抵抗器１の最表面に形成された第１接続電極３および第２接続電極４の主表面３Ａ，４Ａにそれぞれ外部凹凸構造６，７が形成されている。そのため、たとえチップ抵抗器１が傾いた姿勢で吸着されていても、光源６４から素子形成面２Ａに照射された光（図２０の入射光λ１参照）は、外部凹凸構造６，７によって乱反射される（図２０の反射光λ２参照）。したがって、たとえチップ抵抗器１が図２１のように傾いた姿勢で吸着されていても、光源６４からの入射光λ１をあらゆる方向に反射させることができる。そのため、部品検出位置Ｐに対して部品認識カメラ６２がどのように配置されていても、当該部品認識カメラ６２によって第１接続電極３および第２接続電極４（チップ抵抗器１）を良好に検出できる。これにより、自動実装機６０は、チップ抵抗器１の仕様による誤認識を軽減（電極認識率を向上）できるので、チップ抵抗器１の実装基板５４に対する実装を安定して遂行することができる。

しかも、チップ抵抗器１の第１接続電極３および第２接続電極４に外部凹凸構造６，７を形成するという加工で済むので、仕様の異なるチップ部品に適用できる。そのため、チップ部品の仕様ごとに、部品認識カメラ６２の周囲に配置する光源６４の条件（仕様）を変更する必要はない。
また、チップ部品１によれば、アンカー部２４によって、第１接続電極３および第２接続電極４と絶縁膜（第１絶縁膜９および第２絶縁膜１３）との接合面積が増えるので、基板２（絶縁膜）に対する電極の固着強度を向上させることができる。たとえば、本願発明者らが検証したところ、アンカー部２４を有していない従来のチップ抵抗器に比べて、シェア強度が１５％程度向上することが確認できた。特に、この実施形態では、図１４に示すように、内部凹凸構造１８の凹部１７が埋め込み部２２で満たされていて、当該凹部１７に異種金属の界面（たとえば、アンカー部２４と外部接続部２９との界面）が存在しなくなる。つまり、金属結晶中の金属結合よりも接合力が弱い異種金属界面が存在しないので、凹部１７内におけるアンカー部２４それ自体の強度を向上させることができる。

また、アンカー部２４は、チップ部品で通常使用される配線膜（この実施形態では、第２配線膜１９）で構成され、配線膜と同一工程で形成することができる。そのため、アンカー部２４の形成に起因して工程数が増加することを防止することができる。
このような工程を経たチップ抵抗器１は、その後、図２２および図２３に示すように実装基板５４に実装される。

図２２は、チップ抵抗器１が実装基板５４に実装された状態の回路アセンブリ５５を示す図である。図２３は、実装基板５４に実装された状態のチップ抵抗器１を素子形成面２Ａ側から見た図である。
図２２に示すように、チップ抵抗器１は、実装基板５４に実装される。この状態におけるチップ抵抗器１および実装基板５４は、回路アセンブリ５５を構成している。図２２における実装基板５４の上面は、実装面５４Ａである。実装面５４Ａには、実装基板５４の内部回路（図示せず）に接続された一対（２つ）のランド５６が形成されている。各ランド５６は、たとえば、Ｃｕからなる。各ランド５６の表面には、はんだ５７が当該表面から突出するように設けられている。

自動実装機６０は、表裏判定工程の後、チップ抵抗器１を吸着した状態で吸着ノズル６１を実装基板５４まで移動させる。このとき、チップ抵抗器１の素子形成面２Ａと実装基板５４の実装面５４Ａとが互いに対向する。この状態で、吸着ノズル６１を移動させて実装基板５４に押し付け、チップ抵抗器１において、第１接続電極３を一方のランド５６のはんだ５７に接触させ、第２接続電極４を他方のランド５６のはんだ５７に接触させる。次に、はんだ５７を加熱すると、はんだ５７が溶融する。その後、はんだ５７が冷却されて固まると、第１接続電極３と当該一方のランド５６とがはんだ５７を介して接合し、第２接続電極４と当該他方のランド５６とがはんだ５７を介して接合する。つまり、２つのランド５６のそれぞれが、第１接続電極３および第２接続電極４において対応する電極にはんだ接合される。これにより、実装基板５４へのチップ抵抗器１の実装（フリップチップ接続）が完了して、回路アセンブリ５５が完成する。このとき、チップ抵抗器１の外部接続電極として機能する第１接続電極３および第２接続電極４の最表面には、Ａｕ層３２（金メッキ）が形成されている。そのため、チップ抵抗器１を実装基板５４に実装する際に、優れたはんだ濡れ性と、高い信頼性とを達成できる。

完成状態の回路アセンブリ５５では、チップ抵抗器１の素子形成面２Ａと実装基板５４の実装面５４Ａとが、隙間を隔てて対向しつつ、平行に延びている（図２３も参照）。当該隙間の寸法は、第１接続電極３または第２接続電極４において素子形成面２Ａから突き出た部分の厚みとはんだ５７の厚さとの合計に相当する。
図２２に示すように、断面視においては、たとえば、第１接続電極３および第２接続電極４は、素子形成面２Ａ上の表面部分と側面２Ｃ，２Ｅ上の側面部分とが一体的になってＬ字状に形成されている。そのため、図２３に示すように、実装面５４Ａ（素子形成面２Ａ）の法線方向（これらの面に直交する方向）から回路アセンブリ５５（厳密には、チップ抵抗器１と実装基板５４との接合部分）を見てみると、第１接続電極３と一方のランド５６とを接合するはんだ５７は、第１接続電極３の表面部分だけでなく、側面部分にも吸着している。同様に、第２接続電極４と他方のランド５６とを接合するはんだ５７も、第２接続電極４の表面部分だけでなく、側面部分にも吸着している。

このように、チップ抵抗器１では、第１接続電極３が基板２の三方の側面２Ｃ，２Ｄ，２Ｆを一体的に覆うように形成され、第２接続電極４が基板２の三方の側面２Ｅ，２Ｄ，２Ｆを一体的に覆うように形成されている。すなわち、基板２の素子形成面２Ａに加えて側面２Ｃ〜２Ｆにも電極が形成されているので、チップ抵抗器１を実装基板５４にはんだ付けする際の接着面積を拡大できる。その結果、第１接続電極３および第２接続電極４に対するはんだ５７の吸着量を増やすことができるので、接着強度を向上させることができる。

また、図２３に示すように、はんだ５７が基板２の素子形成面２Ａから側面２Ｃ〜２Ｆに回り込むように吸着する。したがって実装状態において、第１接続電極３を三方の側面２Ｃ，２Ｄ，２Ｆではんだ５７によって保持し、第２接続電極４を三方の側面２Ｅ，２Ｄ，２Ｆではんだ５７によって保持することによって、矩形状のチップ抵抗器１の全ての側面２Ｃ〜２Ｆをはんだ５７で固定できる。これにより、チップ抵抗器１の実装形状を安定化させることができる。

図２４は、第１発明の第２実施形態に係るチップコンデンサ５８の模式的な断面図である。図２４において、前述の図１３との間で互いに対応する要素には同一の参照符号を付して示す。
チップコンデンサ５８では、素子領域５に、第１発明の回路素子の一例としてのコンデンサ５９が形成されている。コンデンサ５９は、第１配線膜１２からなる下部電極６５、第２絶縁膜１３からなる誘電体膜６６、および第２配線膜１９からなる上部電極６７を含む。誘電体膜６６を介して下部電極６５と上部電極６７とが対向することによってコンデンサ５９が構成されている。

下部電極６５は、上部電極６７との対向領域から第２接続電極４側に引き出されたコンタクト部６８を有している。第２接続電極４のアンカー部２４を構成する第２配線膜１９（下部配線膜６９）は、貫通孔２１を介してコンタクト部６８に接続されている。
上部電極６７は、下部配線膜６９と同様に第２絶縁膜１３上に形成されている。つまり、この実施形態では、第２絶縁膜１３上の領域において、上部電極６７と下部配線膜６９とが互いに間隔を空けて配置されている。

チップコンデンサ５８は、第２絶縁膜１３とパッシベーション膜１４との間に、第３絶縁膜７０および第３配線膜７１をさらに含む。
第３絶縁膜７０は、たとえば、ＳｉＯ_２（酸化シリコン）等の絶縁材料からなる。第３絶縁膜７０の厚さは、たとえば、０．１５μｍ〜１．５μｍである。第３絶縁膜７０は、第２配線膜１９を覆うように第２絶縁膜１３上のほぼ全域に形成されているが、第２接続電極４のアンカー部２４を選択的に露出させている。したがって、第３絶縁膜７０の端面は、第２接続電極４側において樹脂膜１５の端面２７と一致する。

チップコンデンサ５８において、第１接続電極３の直下の電極領域１６には、第３絶縁膜７０および第２絶縁膜１３を貫通して第１絶縁膜９の厚さ方向途中に達する複数の凹部７２が形成されている。つまり、第１絶縁膜９の凹部と第２絶縁膜１３および第３絶縁膜７０の貫通孔とが連なって一つの凹部７２を定義している。複数の凹部７２は、この実施形態では、複数の凹部１７と同様に、素子形成面２Ａの法線方向から見た平面視において、行列状（マトリクス状）に配列されている。これにより、第１接続電極３の電極領域１６には、複数の凹部７２が集合して形成された内部凹凸構造７３が形成されている。複数の凹部７２の深さは、第３絶縁膜７０の深さによって、複数の凹部１７よりも深くなっている。一方、前述の第1発明の第１実施形態では、第１接続電極３および第２接続電極４の電極領域１６において、互いに同じ深さを有する複数の凹部１７が形成されている。

第３配線膜７１は、Ａｌ（アルミニウム）またはＡｌとＣｕ（銅）との合金（Ａｌ−Ｃｕ合金）からなる。第３配線膜７１の厚さは、約８０００Åである。第３配線膜７１は、この実施形態では、第１接続電極３と上部電極６７とを電気的に接続する上部配線膜７４を含む。
上部配線膜７４は、素子領域５から、素子領域５と第１接続電極３の電極領域１６との境界を横切って当該電極領域１６に延びるように形成されている。

上部配線膜７４は、素子領域５において、第３絶縁膜７０に形成された貫通孔７５を介して、ビアとして上部電極６７に接続されている。
一方、上部配線膜７４は、第１接続電極３の電極領域１６において、内部凹凸構造７３の凹部７２に入り込んでいる。すなわち、上部配線膜７４は、第１接続電極３の一部として、絶縁膜（この実施形態では、第１絶縁膜９、第２絶縁膜１３および第３絶縁膜７０）の厚さ方向に埋め込まれて固定されたアンカー部７６を有している。複数の凹部７２の深さ＞複数の凹部１７の深さであることから、チップコンデンサ５８では、アンカー部の絶縁膜への埋め込み量（図１４の埋め込み部２２の埋め込み量に対応）が、第１接続電極３（上部電極６７）側＞第２接続電極４（下部電極６５）側となっている。

このアンカー部７６の表面には、アンカー部２４と同様に、内部凹凸構造７３の凹凸形状を引き継いだ複数の凹部７７からなる中間凹凸構造７８が形成されている。以上のような内部凹凸構造７３および中間凹凸構造７８があることにより、第１接続電極３の主表面３Ａに外部凹凸構造６が形成されている。
このチップコンデンサ５８によれば、アンカー部２４，７６および外部凹凸構造６，７が形成されているので、前述のチップ抵抗器１と同様の作用効果を実現することができる。

図２５は、第１発明の第３実施形態に係るチップダイオード７９の模式的な断面図である。図２５において、前述の図１３との間で互いに対応する要素には同一の参照符号を付して示す。
チップダイオード７９では、素子領域５に、第１発明の回路素子の一例としてのダイオード８０が形成されている。ダイオード８０は、ｐ^＋型の基板２と、基板２の表面部に形成されたｎ^＋型領域８１とのｐｎ接合部によって構成されている。基板２の表面部には、ｎ^＋型領域８１から間隔を空けて分離された状態でｐ^＋型領域８２が形成されている。

また、チップダイオード７９は、第１配線膜１２からなる第１発明のｐ側膜の一例としてのアノード配線膜８３および第１発明のｎ側膜の一例としてのカソード配線膜８４を含む。
アノード配線膜８３は、第１絶縁膜９を介してｐ^＋型領域８２に接続されていると共に、その反対側の端部が、第１接続電極３の電極領域１６においてアンカー部２４を構成している。同様に、カソード配線膜８４は、第１絶縁膜９を介してｎ^＋型領域８１に接続されていると共に、その反対側の端部が、第２接続電極４の電極領域１６においてアンカー部２４を構成している。

また、チップダイオード７９では、パッシベーション膜１４および樹脂膜１５は、素子形成面２Ａ上のほぼ全域に形成されており、各電極領域１６においてアンカー部２４の一部を露出させる開口８５を有している。開口８５に埋め込まれた外部接続部２９は、開口８５の周縁部を覆うように形成されている。すなわち、樹脂膜１５の表面において、第１接続電極３および第２接続電極４は、樹脂膜１５の端面（チップの端面）に対して内側に入った位置に配置されており、樹脂膜１５の端面と第１接続電極３および第２接続電極４の周縁との間に一定のクリアランスが設けられている。

このチップダイオード７９によれば、アンカー部２４および外部凹凸構造６，７が形成されているので、前述のチップ抵抗器１と同様の作用効果を実現することができる。
以上、第１発明の実施形態に係るチップ部品の一例（チップ抵抗器１、チップコンデンサ５８およびチップダイオード７９）について説明したが、第１発明は他の実施形態で実施することもできる。

たとえば、第１発明は、チップインダクタ、チップヒューズ、双方向ツェナーダイオードチップ等の他のチップ部品に適用することもできる。また、チップ抵抗器、チップコンデンサおよびチップダイオードに適用する場合において、素子領域５の構成は、前述のものに限られない。たとえば、素子領域５に形成された抵抗は、前述のように、ヒューズＦの溶断によって抵抗値を調整できなくてもよい。

たとえば、外部凹凸構造６，７は、図２６に示すように、第１接続電極３および第２接続電極４の中央部に平坦部８６が形成されるように、第１接続電極３および第２接続電極４の周縁に沿って形成されていてもよい。平坦部８６は、外部凹凸構造６，７が形成されていない滑らかな面からなる。平坦部８６が形成されていれば、たとえば、図１５Ｌの工程において、プローブ４５の接触対象として平坦部８６を選択することによって、第１接続電極３および第２接続電極４への接触時におけるプローブ４５の破損を良好に防止することができる。

このような平坦部８６は、図２７に示すように、第１接続電極３および第２接続電極４の周縁に沿って形成されていてもよいし、その他様々なパターンで適用することができる。図２７の場合、第１接続電極３および第２接続電極４の中央部に、平坦部８６で取り囲まれた外部凹凸構造６，７が形成されることとなる。さらに、平坦部８６は、一つの電極において複数個あってもよい。

また、アンカー部２４は、内部凹凸構造１８の凹部１７を完全に満たしている必要はなく、図２８に示すように、内部凹凸構造１８の凹凸に沿って形成されていてもよい。この場合、各凹部１７においてアンカー部２４の内側の空間には、外部接続部２９が埋め込まれていてもよい。このようなアンカー部２４は、たとえば、前述の実施形態とは異なり、凹部１７が第２配線膜１９で完全に埋め戻されないように、第２配線膜１９を比較的薄くすることによって形成できる。なお、この構成は、アンカー部７６に適用できる。

また、複数の凹部１７の配列パターンは、規則的なパターンとして、図２９に示すような千鳥状であってもよいし、不規則なパターンとしてもよい。
また、アンカー部は配線膜で形成されている必要はなく、図３０に示すように、外部接続部２９がアンカー部８７を一体的に有していてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

図３１は、第１発明の一実施形態に係るスマートフォン１０１の外観図である。
スマートフォン１０１は、扁平な直方体形状の筐体１０２の内部に電子部品を収納して構成されている。
筐体１０２は、表側および裏側に長方形状の一対の主面を有しており、その一対の主面が４つの側面で結合されている。筐体１０２の一つの主面には、液晶パネルや有機ＥＬパネル等で構成された表示パネル１０３の表示面が露出している。表示パネル１０３の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。

表示パネル１０３は、筐体１０２の一つの主面の大部分を占める長方形形状に形成されている。表示パネル１０３の一つの短辺に沿うように、操作ボタン１０４が配置されている。この実施形態では、複数（３つ）の操作ボタン１０４が表示パネル１０３の短辺に沿って配列されている。使用者は、操作ボタン１０４およびタッチパネルを操作することによって、スマートフォン１０１に対する操作を行い、必要な機能を呼び出して実行させることができる。

表示パネル１０３の別の一つの短辺の近傍には、スピーカ１０５が配置されている。スピーカ１０５は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタン１０４の近くには、筐体１０２の一つの側面にマイクロフォン１０６が配置されている。マイクロフォン１０６は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。

図３２は、図３１のスマートフォン１０１の内部構造を説明するための図である。
回路アセンブリ５５は、実装基板５４と、実装基板５４の実装面５４Ａに実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子（ＩＣ）１１２−１２０と、複数のチップ部品とを含む。複数のＩＣは、伝送処理ＩＣ１１２、ワンセグＴＶ受信ＩＣ１１３、ＧＰＳ受信ＩＣ１１４、ＦＭチューナＩＣ１１５、電源ＩＣ１１６、フラッシュメモリ１１７、マイクロコンピュータ１１８、電源ＩＣ１１９およびベースバンドＩＣ１２０を含む。

複数のチップ部品は、チップインダクタ１２１，１２５，１３５、チップ抵抗器１２２，１２４，１３３、チップコンデンサ１２７，１３０，１３４、チップダイオード１２８，１３１および双方向ツェナーダイオードチップ１４１〜１４８を含む。これらのチップ部品は、前述の実施形態で述べたチップ部品に相当するものであり、たとえばフリップチップ接合によって実装基板５４の実装面５４Ａに実装されている。

双方向ツェナーダイオードチップ１４１〜１４８は、ワンセグＴＶ受信ＩＣ１１３、ＧＰＳ受信ＩＣ１１４、ＦＭチューナＩＣ１１５、電源ＩＣ１１６、フラッシュメモリ１１７、マイクロコンピュータ１１８、電源ＩＣ１１９およびベースバンドＩＣ１２０への信号入力ラインでのプラスマイナスのサージ吸収等を行うために設けられている。
伝送処理ＩＣ１１２は、表示パネル１０３に対する表示制御信号を生成し、かつ表示パネル１０３の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネル１０３との接続のために、伝送処理ＩＣ１１２には、フレキシブル配線６０９が接続されている。

ワンセグＴＶ受信ＩＣ１１３は、ワンセグ放送（携帯機器を受信対象とする地上デジタルテレビ放送）の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグＴＶ受信ＩＣ１１３の近傍には、複数のチップインダクタ１２１と、複数のチップ抵抗器１２２と、複数の双方向ツェナーダイオードチップ１４１とが配置されている。ワンセグＴＶ受信ＩＣ１１３、チップインダクタ１２１、チップ抵抗器１２２および双方向ツェナーダイオードチップ１４１は、ワンセグ放送受信回路１２３を構成している。チップインダクタ１２１およびチップ抵抗器１２２は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路１２３に高精度な回路定数を与える。

ＧＰＳ受信ＩＣ１１４は、ＧＰＳ衛星からの電波を受信してスマートフォン１０１の位置情報を出力する電子回路を内蔵している。ＧＰＳ受信ＩＣ１１４の近傍には、複数の双方向ツェナーダイオードチップ１４２が配置されている。
ＦＭチューナＩＣ１１５は、その近傍において実装基板５４に実装された複数のチップ抵抗器１２４、複数のチップインダクタ１２５および複数の双方向ツェナーダイオードチップ１４３とともに、ＦＭ放送受信回路１２６を構成している。チップ抵抗器１２４およびチップインダクタ１２５は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、ＦＭ放送受信回路１２６に高精度な回路定数を与える。

電源ＩＣ１１６の近傍には、複数のチップコンデンサ１２７、複数のチップダイオード１２８および複数の双方向ツェナーダイオードチップ１４４が実装基板５４の実装面５４Ａに実装されている。電源ＩＣ１１６は、チップコンデンサ１２７、チップダイオード１２８および双方向ツェナーダイオードチップ１４４とともに、電源回路１２９を構成している。

フラッシュメモリ１１７は、オペレーティングシステムプログラム、スマートフォン１０１の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。フラッシュメモリ１１７の近傍には、複数の双方向ツェナーダイオードチップ１４５が配置されている。
マイクロコンピュータ１１８は、ＣＰＵ、ＲＯＭおよびＲＡＭを内蔵しており、各種の演算処理を実行することによって、スマートフォン１０１の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータ１１８の働きによって、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。マイクロコンピュータ１１８の近傍には、複数の双方向ツェナーダイオードチップ１４６が配置されている。

電源ＩＣ１１９の近くには、複数のチップコンデンサ１３０、複数のチップダイオード１３１および複数の双方向ツェナーダイオードチップ１４７が、実装基板５４の実装面５４Ａに実装されている。電源ＩＣ１１９は、チップコンデンサ１３０、チップダイオード１３１および双方向ツェナーダイオードチップ１４７とともに、電源回路１３２を構成している。

ベースバンドＩＣ１２０の近くには、複数のチップ抵抗器１３３、複数のチップコンデンサ１３４、複数のチップインダクタ１３５および複数の双方向ツェナーダイオードチップ１４８が、実装基板５４の実装面５４Ａに実装されている。ベースバンドＩＣ１２０は、チップ抵抗器１３３、チップコンデンサ１３４、チップインダクタ１３５および複数の双方向ツェナーダイオードチップ１４８とともに、ベースバンド通信回路１３６を構成している。ベースバンド通信回路１３６は、電話通信およびデータ通信のための通信機能を提供する。

このような構成によって、電源回路１２９，１３２によって適切に調整された電力が、伝送処理ＩＣ１１２、ＧＰＳ受信ＩＣ１１４、ワンセグ放送受信回路１２３、ＦＭ放送受信回路１２６、ベースバンド通信回路１３６、フラッシュメモリ１１７およびマイクロコンピュータ１１８に供給される。マイクロコンピュータ１１８は、伝送処理ＩＣ１１２を介して入力される入力信号に応答して演算処理を行い、伝送処理ＩＣ１１２から表示パネル１０３に表示制御信号を出力して表示パネル１０３に各種の表示を行わせる。

タッチパネルまたは操作ボタン１０４の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路１２３の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネル１０３に出力し、受信された音声をスピーカ１０５から音響化させるための演算処理が、マイクロコンピュータ１１８によって実行される。
また、スマートフォン１０１の位置情報が必要とされるときには、マイクロコンピュータ１１８は、ＧＰＳ受信ＩＣ１１４が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。

さらに、タッチパネルまたは操作ボタン１０４の操作によってＦＭ放送受信指令が入力されると、マイクロコンピュータ１１８は、ＦＭ放送受信回路１２６を起動し、受信された音声をスピーカ１０５から出力させるための演算処理を実行する。
フラッシュメモリ１１７は、通信によって取得したデータの記憶や、マイクロコンピュータ１１８の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータ１１８は、必要に応じて、フラッシュメモリ１１７に対してデータを書き込み、またフラッシュメモリ１１７からデータを読み出す。

電話通信またはデータ通信の機能は、ベースバンド通信回路１３６によって実現される。マイクロコンピュータ１１８は、ベースバンド通信回路１３６を制御して、音声またはデータを送受信するための処理を行う。
［２］第２発明および第３発明について
第２発明の目的は、コイルのＱ（Quality Ｆactor）値の高いチップインダクタおよびそれを備えた回路アセンブリを提供することである。

第２発明の他の目的は、コイルのＱ値の高いチップインダクタの製造方法を提供することである。
第２発明は、次のような特徴を有している。
Ａ１．素子形成面を有する基板と、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において螺旋状のコイル形成用トレンチと、前記コイル形成用トレンチ内に埋め込まれた導電体から構成されるコイルとを含む、チップインダクタ。

この構成では、コイルの断面積（コイルの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのＱ値を高くすることができるから、性能の高いチップインダクタを提供できる。
また、基板にコイル形成用トレンチを形成し、コイル形成用トレンチ内に導電体を埋め込むことによってコイルを形成できるから、コイルの製造が容易である。これにより、製造が容易なチップインダクタを提供できる。

Ａ２．前記素子形成面上に配置され、前記コイルの一端部が電気的に接続された第１電極と、前記素子形成面上に配置され、前記コイルの他端部が電気的に接続された第２電極とを含む、「Ａ１．」に記載のチップインダクタ。
Ａ３．前記素子形成面が前記平面視において矩形であり、前記第１電極が前記素子形成面の一端部上に配置されており、前記第２電極が前記素子形成面の他端部上に配置されており、前記コイル形成用トレンチが前記素子形成面における前記第１電極と前記第２電極との間の領域に形成されている、「Ａ２．」に記載のチップインダクタ。

Ａ４．前記素子形成面上に前記コイルを覆うように形成され、前記コイルの一端部および他端部に対応する領域に、それぞれ第１コンタクト孔および第２コンタクト孔を有する第１絶縁膜を含み、前記第１絶縁膜上に前記第１電極および前記第２電極が形成されており、前記第１電極は、前記第１コンタクト孔を介して前記コイルの一端部に接続されており、前記第２電極は、前記第２コンタクト孔を介して前記コイルの他端部に接続されている、「Ａ２．」または「Ａ３．」に記載のチップインダクタ。

Ａ５．前記素子形成面上に前記コイルに沿ってかつ前記コイルに接触するように形成された螺旋状配線と、前記素子形成面上に前記螺旋状配線を覆うように形成され、前記螺旋状配線の一端部および他端部に対応する領域に、それぞれ第１コンタクト孔および第２コンタクト孔を有する第１絶縁膜を含み、前記第１絶縁膜上に前記第１電極および前記第２電極が形成されており、前記第１電極は、前記第１コンタクト孔を介して前記螺旋状配線の一端部に接続されており、前記第２電極は、前記第２コンタクト孔を介して前記螺旋状配線の他端部に接続されている、「Ａ２．」または「Ａ３．」に記載のチップインダクタ。

この構成では、コイル形成用トレンチ内への導電体の埋め込み性の良くない箇所がたとえ生じたとしても、螺旋状配線によってその箇所を補うことができる。これにより、コイル形成用トレンチ内への導電体の埋め込み不良によって、コイルの途中箇所に断線が生じたとしても、その断線箇所を螺旋状配線によって接続することができるようになる。
Ａ６．前記素子形成面における前記第１電極に対向する領域において、前記素子形成面から掘り下げることにより前記基板に形成された複数の第１電極側トレンチと、前記素子形成面における前記第２電極に対向する領域において、前記素子形成面から掘り下げることにより前記基板に形成された複数の第２電極側トレンチとを含み、前記基板における前記各第１電極側トレンチの周囲壁が絶縁性を有する絶縁体部に形成されているとともに、前記基板における前記各第２電極側トレンチの周囲壁が絶縁性を有する絶縁体部に形成されている、「Ａ２．」〜「Ａ５．」のいずれかに記載のチップインダクタ。

この構成では、基板における第１電極に対向する部分および第２電極に対向する部分の少なくとも一部を、絶縁性を有する絶縁体部に形成することができる。これにより、基板と第１電極との間に形成される寄生容量および基板と第２電極との間に形成される寄生容量を、絶縁体部を有しない本体基板（半導体基板）を用いる場合に比べて低減することができる。

Ａ７．前記複数の第１電極側トレンチは、前記平面視において、一方向に長い矩形状であり、前記一方向に直交する方向に間隔をおいて配置されており、前記複数の第２電極側トレンチは、前記平面視において、一方向に長い矩形状であり、前記一方向に直交する方向に間隔をおいて配置されており、前記基板における隣接する第１電極側トレンチ間の壁の全域が絶縁体部とされており、前記基板における隣接する第２電極側トレンチ間の壁の全域が絶縁体部とされている、「Ａ６．」に記載のチップインダクタ。この構成では、基板と第１電極との間に形成される寄生容量および基板と第２電極との間に形成される寄生容量を、より効果的に低減することができる。

Ａ８．前記各第１電極側トレンチの内面および前記各第２電極側トレンチの内面に第２絶縁膜が形成されている、「Ａ６．」または「Ａ７．」に記載のチップインダクタ。この構成では、基板と第１電極との間に形成される寄生容量および基板と第２電極との間に形成される寄生容量を、より効果的に低減することができる。
Ａ９．前記各第１電極側トレンチ内のほぼ全域および前記各第２電極側トレンチ内のほぼ全域が前記第２絶縁膜によって埋め尽くされている、「Ａ８．」に記載のチップインダクタ。この構成では、基板と第１電極との間に形成される寄生容量および基板と第２電極との間に形成される寄生容量を、より効果的に低減することができる。

Ａ１０．前記複数の第１電極側トレンチおよび前記複数の第２電極側トレンチは、前記コイル形成用トレンチと同じ工程で形成されている、「Ａ６．」〜「Ａ９．」のいずれかに記載のチップインダクタ。この構成によれば、第１および第２電極側トレンチをコイル形成用トレンチと同じ工程で製造できるので、製造工程数を低減することができる。
Ａ１１．前記コイル形成用トレンチが、互いに間隔をおいて平行に配置された複数の平行トレンチから構成され、前記コイルが、前記複数の平行トレンチに埋設された複数の平行コイルから構成されており、前記複数の平行コイルの一端部が前記第１電極に接続され、前記複数の平行コイルの他端部が前記第２電極に接続されている、「Ａ２．」〜「Ａ１０．」のいずれかに記載のチップインダクタ。

この構成では、コイルが１本のコイルから構成されている場合に比べて、巻数が減るとともに複数の平行コイルが並列接続されるためインダクタンスは減少するが、コイル全体の内部抵抗も減少するため、良好なＱ値を得ることができる。
Ａ１２．前記コイル形成用トレンチが、前記平面視で多角形の螺旋状である、「Ａ１．」〜「Ａ１１．」のいずれかに記載のチップインダクタ。

Ａ１３．前記コイル形成用トレンチが、前記平面視で円形の螺旋状である、「Ａ１．」〜「Ａ１１．」のいずれかに記載のチップインダクタ。
Ａ１４．前記コイル形成用トレンチの深さが１０μｍ以上である、「Ａ１．」〜「Ａ１３．」のいずれかに記載のチップインダクタ。この構成では、コイルの断面積を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのＱ値を高くすることができる。

Ａ１５．前記コイル形成用トレンチの深さが１０μｍ以上８２μｍ以下である「Ａ１．」〜「Ａ１３．」のいずれかに記載のチップインダクタ。
Ａ１６．前記コイル形成用トレンチの幅が、１μｍ以上３μｍ以下である「Ａ１．」〜「Ａ１５．」のいずれかに記載のチップインダクタ。
Ａ１７．実装基板と、前記実装基板に実装された「Ａ１．」〜「Ａ１６」のいずれかに記載のチップインダクタとを含む、回路アセンブリ。この構成により、Ｑ値の高いチップインダクタを用いた回路アセンブリを提供できる。

Ａ１８．前記チップインダクタが、前記実装基板にワイヤレスボンディングによって接続されている、「Ａ１７．」に記載の回路アセンブリ。この構成により、実装基板上におけるチップインダクタの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
Ａ１９．素子形成面を有する基板に、前記素子形成面から掘り下げることにより、前記素子形成面に直交する法線方向から見た平面視において螺旋状のコイル形成用トレンチを形成する第１工程と、前記コイル形成用トレンチ内に導電体を埋め込むことにより、前記コイル形成用トレンチ内にコイルを形成する第２工程とを含む、チップインダクタの製造方法。

この製造方法によれば、基板に形成されたコイル形成用トレンチ内に、コイルを形成することができる。したがって、前述の「Ａ１．」において述べた効果と同様の効果を奏するチップインダクタを提供できる。
Ａ２０．前記コイルを被覆するように前記素子形成面上に絶縁層を形成する第３工程と、前記絶縁層に、前記コイルの一端部を露出させる第１コンタクト孔を形成すると同時に、前記コイルの他端部を露出させる第２コンタクト孔を形成する第４工程と、前記第１コンタクト孔を介して前記コイルの一端部に接触する第１電極と、前記第２コンタクト孔を介して前記コイルの他端部に接触する第２電極とを、前記絶縁膜上に形成する第５工程とをさらに含む、「Ａ１９．」に記載のチップインダクタの製造方法。

この製造方法によれば、素子形成面上に形成された絶縁膜上に、コイルの一端部が接続された第１電極とコイルの他端部が接続された第２電極とを形成することができる。
第３発明の目的は、コイルのＱ（Quality Ｆactor）値が高く、かつ極性方向の判別が容易となるチップインダクタおよびそれを備えた回路アセンブリを提供することである。
第３発明の他の目的は、コイルのＱ値が高く、かつ極性方向の判別が容易となるチップインダクタの製造方法を提供することである。

第３発明は、次のような特徴を有している。
Ｂ１．素子形成面を有する基板と、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において螺旋状のコイル形成用トレンチと、前記コイル形成用トレンチ内に埋め込まれた導電体から構成されるコイルと、前記基板の前記素子形成面上に配置され、前記コイルの一端部が電気的に接続された第１電極と、前記基板の前記素子形成面上に配置され、前記コイルの他端部が電気的に接続された第２電極とを含み、前記第１電極および前記第２電極のうちのいずれか一方の表面にのみ、複数の凹部が形成されている、チップインダクタ。

この構成では、コイルの断面積（コイルの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのＱ値を高くすることができるから、性能の高いチップインダクタを提供できる。
また、基板にコイル形成用トレンチを形成し、コイル形成用トレンチ内に導電体を埋め込むことによってコイルを形成できるから、コイルの製造が容易である。これにより、製造が容易なチップインダクタを提供できる。

チップインダクタに対する画像検査時には、第１電極および第２電極の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この構成では、第１電極および第２電極のうちのいずれか一方の表面のみに複数の凹部が形成されている。凹部が形成されている方の電極の表面に入射された光は凹部で乱反射される。これに対して、凹部が形成されていない方の電極の表面に入射された光は乱反射されにくい。そのため、カメラによって得られる第１電極に対する画像情報（たとえば輝度情報）と第２電極に対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、第１電極と第２電極とを明確に識別できるようになる。つまり、この構成によれば、極性方向を示すマークを基板の外面に形成しなくても、画像検査時に、チップインダクタの極性方向を判別できるようになる。

Ｂ２．前記素子形成面が前記平面視において矩形であり、前記第１電極が前記素子形成面の一端部上に配置されており、前記第２電極が前記素子形成面の他端部上に配置されており、前記コイル形成用トレンチが、前記素子形成面における前記第１電極と前記第２電極との間の領域に形成されている、「Ｂ１．」に記載のチップインダクタ。
Ｂ３．前記基板の素子形成面に、前記平面視において、前記凹部が形成された位置と同じ位置に、第１の下地凹部が形成されている、「Ｂ１．」または「Ｂ２．」に記載のチップインダクタ。

この構成では、基板の素子形成面に形成された第１の下地凹部により、素子形成面上に形成される第１電極と第２電極のうちのいずれか一方の表面に凹部を形成することができる。すなわち、基板の素子形成面に第１の下地凹部を形成しておくことにより、第１電極と第２電極のうちのいずれか一方の表面に別途凹部を形成するための工程を追加することなく、第１電極と第２電極のうちのいずれか一方の表面に凹部を形成することができる。

Ｂ４．前記素子形成面と前記第１電極および前記第２電極との間に形成された絶縁膜を含み、前記絶縁膜の表面には、前記平面視において、前記第１の下地凹部が形成された位置と同じ位置に、第２の下地凹部が形成されている、「Ｂ３．」に記載のチップインダクタ。
この構成では、基板の素子形成面に形成された第１の下地凹部により、素子形成面上に形成される絶縁膜の表面に、第２の下地凹部を形成することができる。そして、絶縁膜の表面に形成された第２の下地凹部により、当該絶縁膜上に形成される第１電極と第２電極のうちのいずれか一方の表面に凹部を形成することができる。

Ｂ５．前記絶縁膜は、前記素子形成面上に前記コイルを覆うように形成されており、前記コイルの一端部および他端部に対応する領域にそれぞれ形成された第１コンタクト孔および第２コンタクト孔を有しており、前記絶縁膜上に、前記第１電極および前記第２電極が形成されており、前記第１電極は、前記第１コンタクト孔を介して前記コイルの一端部に接続されており、前記第２電極は、前記第２コンタクト孔を介して前記コイルの他端部に接続されている、「Ｂ４．」に記載のチップインダクタ。

Ｂ６．前記複数の凹部は、前記平面視において、それぞれ一方向に延びた直線状であり、前記一方向に直交する方向に間隔をおいて配置されており、前記平面視において、前記凹部が形成された位置と同じ位置に、前記素子形成面から掘り下げることにより前記基板に形成された複数の凹部形成用トレンチと、前記各凹部形成用トレンチ内に埋め込まれた導電体とを含み、前記各凹部形成用トレンチ内の前記導電体の表面に前記第１の下地凹部が形成されている、「Ｂ３．」〜「Ｂ５．」のいずれかに記載のチップインダクタ。

この構成によれば、基板に複数の凹部形成用トレンチを形成し、その凹部形成用トレンチ内に導電体を埋め込むことによって、第１の下地凹部を形成することができる。
Ｂ７．前記複数の凹部形成用トレンチは、前記コイル形成用トレンチと同じ工程で形成されている、「Ｂ６．」に記載のチップインダクタ。この構成によれば、凹部形成用トレンチをコイル形成用トレンチと同じ工程で製造できるので、製造工程数を低減することができる。

Ｂ８．前記コイル形成用トレンチが、互いに間隔をおいて平行に配置された複数の平行トレンチから構成され、前記コイルが、前記複数の平行トレンチに埋設された複数の平行コイルから構成されており、前記複数の平行コイルの一端部が前記第１電極に接続され、前記複数の平行コイルの他端部が前記第２電極に接続されている、「Ｂ１．」〜「Ｂ７．」のいずれかに記載のチップインダクタ。

この構成では、コイルが１本のコイルから構成されている場合に比べて、巻数が減るとともに複数の平行コイルが並列接続されるためインダクタンスは減少するが、コイル全体の内部抵抗も減少するため、良好なＱ値を得ることができる。
Ｂ９．前記コイル形成用トレンチが、前記平面視で多角形の螺旋状である、「Ｂ１．」〜「Ｂ８．」のいずれかに記載のチップインダクタ。

Ｂ１０．前記コイル形成用トレンチが、前記平面視で円形の螺旋状である、「Ｂ１．」〜「Ｂ８．」のいずれかに記載のチップインダクタ。
Ｂ１１．前記コイル形成用トレンチの深さが１０μｍ以上である、「Ｂ１．」〜「Ｂ１０．」のいずれかに記載のチップインダクタ。この構成では、コイルの断面積を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのＱ値を高くすることができる。

Ｂ１２．前記コイル形成用トレンチの深さが１０μｍ以上８０μｍ以下である、「Ｂ１．」〜「Ｂ１０．」のいずれかに記載のチップインダクタ。
Ｂ１３．前記コイル形成用トレンチの幅が、１μｍ以上３μｍ以下である、「Ｂ１．」〜「Ｂ１２．」のいずれかに記載のチップインダクタである。
Ｂ１４．実装基板と、前記実装基板に実装された、「Ｂ１．」〜「Ｂ１３．」のいずれかに記載のチップインダクタとを含む、回路アセンブリ。この構成により、Ｑ値が高くかつ極性方向の判別が容易なチップインダクタを用いた回路アセンブリを提供できる。

Ｂ１５．前記チップインダクタが、前記実装基板にワイヤレスボンディングによって接続されている、「Ｂ１４．」に記載の回路アセンブリ。この構成により、実装基板上におけるチップインダクタの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
Ｂ１６．第１電極形成領域と第２電極形成領域とコイル形成領域とを含む素子形成面を有する基板を用意する第１工程と、前記基板に、前記素子形成面から掘り下げることにより、前記素子形成面に直交する法線方向から見た平面視において螺旋状のコイル形成用トレンチを前記コイル形成領域に形成すると同時に、前記第１電極形成領域および第２電極形成領域のうちのいずれか一方の電極形成領域に複数の凹部形成用トレンチを形成する第２工程と、前記素子形成面上に導電体を堆積させた後に前記導電体を平滑化することにより、前記コイル形成用トレンチおよび前記各凹部形成用トレンチの内面に導電体を埋め込むと同時に前記各凹部形成用トレンチ内の前記導電体の表面に第１の下地凹部を形成する第３工程と、前記素子形成面上に絶縁膜を形成することにより、前記絶縁膜の表面における前記第１の下地凹部上の位置に第２の下地凹部を形成する第４工程と、前記絶縁膜上の前記第１電極形成領域および第２電極形成領域に対応する位置に、それぞれ第１電極および第２電極を形成することにより、一方の電極の表面における前記第２の下地凹部上の位置に凹部を形成する第５工程とを含む、チップインダクタの製造方法。

この発明の製造方法によれば、第１電極および第２電極のいずれか一方の表面に凹部を形成することができる。したがって、前述の「Ｂ１．」において述べた効果と同様の効果を奏するチップインダクタを提供できる。
Ｂ１７．前記第２工程と前記第３工程との間に、前記コイル形成用トレンチおよび前記各凹部形成用トレンチの内面に絶縁膜を形成した後、当該絶縁膜上にバリアメタル膜を形成する工程を含んでいる、「Ｂ１６．」に記載のチップインダクタの製造方法。

第２発明の実施の形態および第３発明の実施の形態を、図３３Ａ〜図９２を参照して詳細に説明する。図３３Ａ〜図９２中の符号は、前述の第１発明の説明に使用した図１〜図３２中の符号とは無関係である。
図３３Ａは、第２発明の第１実施形態に係るチップインダクタの一部切欠斜視図であり、図３３Ｂは、チップインダクタの内部に形成されたコイルを示す斜視図である。

チップインダクタ１は、微小なチップ部品であり、直方体形状である。チップインダクタ１の平面形状は矩形であり、その長手方向の長さＬが０．４ｍｍ程度、短手方向の長さＷが０．２ｍｍ程度であってもよい。また、チップインダクタ１の全体の厚さＴは、０．１５ｍｍ程度であってもよい。
チップインダクタ１は、基板２と、基板２の内部に形成されたコイル３と、コイル３の一端部に接続された第１電極４と、コイル３の他端部に接続された第２電極５とを含む。

図３４はチップインダクタの平面図であり、図３５は、図３４のXXXV-XXXV線に沿う断面図であり、図３６は、図３５の部分拡大断面図である。図３７は、図３４のXXXVII-XXXVII線に沿う断面図であり、図３８は、図３４のXXXVIII-XXXVIII線に沿う断面図である。図３９は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図３３Ａの上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。この実施形態（第２発明の他の実施形態も同様）においては、基板本体６はシリコン基板からなり、絶縁膜７は熱酸化膜（ＳｉＯ_２）からなる。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図３４を参照して、素子形成面２ａには、その一端部に第１電極４を形成するための第１電極形成領域１０Ａが設けられ、その他端部に第２電極５を形成するための第２電極形成領域１０Ｂが設けられている。これらの各領域１０Ａ，１０Ｂは、平面視において矩形である。第１電極形成領域１０Ａと第２電極形成領域１０Ｂとの間の素子形成面２ａに、コイル形成領域１０Ｃが設けられている。コイル形成領域１０Ｃは、この実施形態では、矩形に形成されている。

第１電極形成領域１０Ａに、第１電極４の外部接続電極（第１外部接続電極）４Ｂが配置されており、第２電極形成領域１０Ｂに、第２電極５の外部接続電極（第２外部接続電極）５Ｂが配置されている。第１外部接続電極４Ｂは、平面視で矩形であり、第１電極形成領域１０Ａの全域を覆っている。第２外部接続電極５Ｂは、平面視で矩形であり、第２電極形成領域１０Ｂの全域を覆っている。

基板２には、コイル形成領域１０Ｃにおいて、コイル形成用トレンチ１１が、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。コイル形成用トレンチ１１は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ１１は、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ１１の断面（コイル形成用トレンチ１１の螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。コイル形成用トレンチ１１の幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。コイル形成用トレンチ１１の深さは、コイル形成用トレンチ１１内に形成されるコイル３の内部抵抗を小さくするために１０μｍ以上であることが好ましい。

図３６に示すように、コイル形成用トレンチ１１は、絶縁膜７に形成された第１トレンチ部分１１ａと、基板本体６に形成され、第１トレンチ部分１１ａと連通する第２トレンチ部分１１ｂとからなる。基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜をコイル形成用トレンチ１１の内面に形成する際に、基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体が熱酸化膜とされている例を示している。

コイル形成用トレンチ１１（第２トレンチ部分１１ｂ）内の絶縁膜１２の表面および絶縁膜７におけるコイル形成用トレンチ１１（第１トレンチ部分１１ａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。コイル形成用トレンチ１１内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。コイル形成用トレンチ１１内に埋め込まれている導電体５１によってコイル３が構成されている。したがって、コイル３は、平面視で、コイル形成用トレンチ１１と同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、コイル３は、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１（コイル３）を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、コイル３の一端部（外周側端部）を露出させる第１コンタクト孔１４（図３４および図３７参照）と、コイル３の他端部（内周側端部）を露出させる第２コンタクト孔１５（図３４および図３５参照）とが形成されている。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極４および第２電極５が形成されている。第１電極４は、絶縁膜８の表面に形成された第１電極膜４Ａと、第１電極膜４Ａに接合された第１外部接続電極４Ｂとを含む。第１電極膜４Ａは、図３４に示すように、コイル３の一端部に接続された引出し電極４Ａａと、引出し電極４Ａａと一体的に形成された第１パッド４Ａｂとを含む。第１パッド４Ａｂは、素子形成面２ａの一端部に矩形に形成されている。この第１パッド４Ａｂに第１外部接続電極４Ｂが接続されている。引出し電極４Ａａは、図３４および図３７に示すように、絶縁膜８の表面から第１コンタクト孔１４内に入り込み、第１コンタクト孔１４内でコイル３の一端部に接続されている。引出し電極４Ａａは、コイル３の一端部上を通って、第１パッド４Ａｂに至る直線に沿って直線状に形成されている。

なお、コイル形成用トレンチ１１の一端部を、第１パッド４Ａｂの下方位置まで延長することにより、コイル３の一端部を第１パッド４Ａｂの下方位置に配置させてもよい。このようにすると、第１コンタクト孔１４を第１パッド４Ａｂの下方位置に形成できるので、コイル３の一端部を第１パッド４Ａｂに接続できるようになる。この場合には、第１電極膜４Ａを第１パッド４Ａｂのみから構成できるので、引出し電極４Ａａは不要となる。

第２電極５は、絶縁膜８の表面に形成された第２電極膜５Ａと、第２電極膜５Ａに接合された第２外部接続電極５Ｂとを含む。第２電極膜５Ａは、図３４に示すように、コイル３の他端部に接続された引出し電極５Ａａと、引出し電極５Ａａと一体的に形成された第２パッド５Ａｂとを含む。第２パッド５Ａｂは、素子形成面２ａの他端部に矩形に形成されている。この第２パッド５Ａｂに第２外部接続電極５Ｂが接続されている。引出し電極５Ａａは、図３４および図３５に示すように、絶縁膜８の表面から第２コンタクト孔１５内に入り込み、第２コンタクト孔１５内でコイル３の他端部に接続されている。引出し電極５Ａａは、コイル３の他端部上を通って、第２パッド５Ａｂに至る直線に沿って直線状に形成されている。電極膜４Ａ，５Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１電極膜４Ａおよび第２電極膜５Ａは、たとえば、窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、第１電極膜４Ａの第１パッド４Ａｂ表面の内方側の縁部を除く領域および第２電極膜５Ａの第２パッド５Ａｂ表面の内方側の縁部を除く領域をそれぞれ露出させる２つの切除部１８，１９が形成されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視で、素子形成面２ａのコイル形成領域１０Ｃに対応する領域に形成されており、絶縁膜８、第１パッド４Ａｂ表面の内方側の縁部および第２パッド５Ａｂ表面の内方側の縁部を覆っている。

一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされており、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。第１外部接続電極４Ｂおよび第２外部接続電極５Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って基板２の内方に引き出された引出し部２０を有している。この実施形態では、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａ（パッド４Ａｂ）および絶縁膜８の表面に加えて、基板２の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４Ｂの内方側の側面を除く３つの側面は、基板２の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

同様に、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａ（パッド５Ａｂ）および絶縁膜８の表面に加えて、基板２の他端部側のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極５Ｂの内方側の側面を除く３つの側面は、基板２の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４Ｂ，５Ｂは、たとえば、電極膜４Ａ，５Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

パッシベーション膜１６および樹脂膜１７は、素子形成面２ａのコイル形成領域１０Ｃにおいて、コイル３、絶縁膜８、第１電極膜４Ａおよび第２電極膜５Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図４０は、チップインダクタの内部の電気的構造を示す電気回路図である。コイル３（図４０では記号Ｌで示す）の一端は第１電極４に接続され、コイル３の他端は第２電極５に接続されている。これにより、所定のインダクタンスを有するインダクタとして機能する。
コイルの性能（品質）を表すパラメータとして、コイルのＱ（Quality Factor）値がある。Ｑ値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。

コイル３のＱ値は、次式（1）によって表される。
Ｑ＝２πｆＬ／Ｒ …(1)
前記式(1)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３のインダクタンス、Ｒはコイル３の内部抵抗である。
この第２発明の第1実施形態の構成によれば、基板２には素子形成面２ａから掘り下げられたコイル形成用トレンチ１１が平面視で螺旋状に形成されており、コイル形成用トレンチ１１内に導電体５１が埋め込まれることにより、コイル３が形成されている。そのため、コイル３の断面積（コイル３の螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、コイル３の内部抵抗（前記式(1)のＲ）を小さくすることができる。これにより、コイル３のＱ値を高くすることができるから、性能の高いチップインダクタを提供できる。

また、基板２にコイル形成用トレンチ１１を形成し、コイル形成用トレンチ１１内に導電体５１を埋め込むことによってコイル３を形成できるから、コイル３の製造が容易である。これにより、製造が容易なチップインダクタを提供できる。
さらに、基板２の一方の表面である素子形成面２ａに第１電極４および第２電極５の外部接続電極４Ｂ，５Ｂがいずれも形成されている。そこで、図４１に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４Ｂ，５Ｂをはんだ９２によって実装基板９１上に接合することにより、チップインダクタ１を実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップインダクタ１を提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップインダクタ１を実装基板９１に接続できる。これによって、実装基板９１上におけるチップインダクタ１の占有空間を小さくできる。とくに、実装基板９１上におけるチップインダクタ１の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図４２Ａ〜図４２Ｌは、チップインダクタの製造工程の一例を説明するための断面図であり、図３５に対応する切断面を示す。また、図４３Ａ〜図４３Ｅは、コイルの製造工程の詳細を示す部分拡大断面図であり、図３６に対応する切断面を示す。
まず、図４２Ａに示すように、基板本体６の元となる元基板（ベース基板）５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。

図４４は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図４４に示すように、複数のチップインダクタ１に対応した、チップインダクタ領域Ｘが、マトリクス状に配置されている。隣接するチップインダクタ領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のチップインダクタ１が得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図４２Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、コイル形成用トレンチ１１を形成すべき領域に対応する部分が除去される。これにより、絶縁膜７に第１トレンチ部分１１ａが形成される。そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図４２Ｂおよび図４３Ａに示すように、元基板５０に第２トレンチ部分１１ｂが形成される。これにより、絶縁膜７および元基板５０に、第１トレンチ部分１１ａおよび第２トレンチ部分１１ｂからなるコイル形成用トレンチ１１が形成される。コイル形成用トレンチ１１は、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、図４２Ｂおよび図４３Ｂに示すように、コイル形成用トレンチ１１の内面に熱酸化法により絶縁膜（熱酸化膜）１２が形成される。この際、元基板５０におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。図４２Ｂには、絶縁膜１２は省略されているが、絶縁体部３０は図示されている。この実施形態では、元基板５０における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体が熱酸化膜とされる。

次に、たとえばスパッタ法により、コイル形成用トレンチ１１内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、次に図４３Ｃに示すように、コイル形成用トレンチ１１内の絶縁膜１２および絶縁膜７の表面ならびにコイル形成用トレンチ１１外の絶縁膜７の表面にバリアメタル膜１３が形成される。この後、アニール処理が施される。この後、図４２Ｃおよび図４３Ｄに示すように、たとえばＣＶＤ法により、コイル形成用トレンチ１１内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。

次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図４２Ｄおよび図４３Ｅに示すように、コイル形成用トレンチ１１内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。コイル形成用トレンチ１１内に埋め込まれた導電体５１によって、平面視螺旋状のコイル３が形成される。

次に、図４２Ｅに示すように、絶縁膜７（素子形成面２ａ）およびコイル３を被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうちコイル３の一端部および他端部に対応する領域に、それぞれ絶縁膜８を貫通する第１コンタクト孔１４（図３７参照）および第２コンタクト孔１５（図４２Ｅ参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１４，１５内を含む絶縁膜８上に、第１電極４および第２電極５を構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図４２Ｆに示すように、前記電極膜が第１電極膜４Ａおよび第２電極膜５Ａに分離される。

次に、図４２Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部１８，１９に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部１８，１９に対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に切除部１８，１９が形成される。

次に、図４２Ｈに示すように、境界領域Ｙ（図４４参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、図４２Ｈに示すように、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図４２Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図４２Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、電極膜４Ａ，５Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図４２Ｋに示すように、各切除部１８，１９から露出している第１電極膜４Ａ（第１パッド４Ａｂ）および第２電極膜５Ａ（第２パッド５Ａｂ）に、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１外部接続電極４Ｂおよび第２外部接続電極５Ｂが形成される。
この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のチップインダクタ領域Ｘが個片化される。具体的には、図４２Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のチップインダクタ領域Ｘは、個々のチップインダクタ１に分離される。

図４５Ａ〜図４５Ｄは、図４２Ｌの工程後におけるチップインダクタ１の回収工程を図解的に示す断面図である。
図４５Ａは、分離された複数のチップインダクタ１が支持テープ７１に保持されている状態を示している。この状態で、図４５Ｂに示すように、各チップインダクタ１の裏面２ｂに、熱発泡シート７３が貼着される。熱発泡シート７３は、シート状のシート本体７４と、シート本体７４内に練り込まれた多数の発泡粒子７５とを含んでいる。

シート本体７４の粘着力は、支持テープ７１の粘着面７２における粘着力よりも強い。そこで、各チップインダクタ１の裏面２ｂに熱発泡シート７３が貼着された後に、図４５Ｃに示すように、支持テープ７１が各チップインダクタ１から引き剥がされて、各チップインダクタ１が熱発泡シート７３に転写される。このとき、支持テープ７１に紫外線を照射すると（図４５Ｂの点線矢印参照）、粘着面７２の粘着性が低下するので、支持テープ７１が各チップインダクタ１から剥がれやすくなる。

次に、熱発泡シート７３が加熱される。これにより、図４５Ｄに示すように、熱発泡シート７３では、シート本体７４内の各発泡粒子７５が発泡してシート本体７４の表面から膨出する。その結果、熱発泡シート７３と各チップインダクタ１の裏面２ｂとの接触面積が小さくなり、全てのチップインダクタ１が熱発泡シート７３から自然に剥がれる。このようにして回収されたチップインダクタ１は、実装基板９１（図４１参照）に実装されたり、エンボスキャリアテープ（図示略）に形成された収容空間に収容されたりする。この場合、支持テープ７１または熱発泡シート７３からチップインダクタ１を１つずつ引き剥がす場合に比べて、処理時間を短縮することができる。もちろん、複数のチップインダクタ１が支持テープ７１に保持された状態で（図４５Ａ参照）、熱発泡シート７３を用いずに、支持テープ７１からチップインダクタ１を所定個数ずつ直接引き剥がしてもよい。

図４６Ａ〜図４６Ｃは、図４２Ｌの工程後におけるチップインダクタの回収工程の他の例を示す図解的な断面図である。
図４６Ａでは、図４５Ａと同様に、分離された複数のチップインダクタ１が支持テープ７１に保持されている状態を示している。この状態で、図４６Ｂに示すように、各チップインダクタ１の裏面２ｂに、転写テープ７７が貼着される。転写テープ７７は、支持テープ７１の粘着面７２よりも強い粘着力を有する。そこで、図４６Ｃに示すように、各チップインダクタ１に転写テープ７７が貼着された後に、支持テープ７１が各チップインダクタ１から引き剥がされる。この際、前述したように、粘着面７２の粘着性を低下個させるために支持テープ７１に紫外線（図４６Ｂの点線矢印参照）を照射してもよい。

転写テープ７７の両端には、回収装置（図示略）のフレーム７８が貼り付けられている。両側のフレーム７８は、互いに接近する方向または離間する方向に移動できる。支持テープ７１が各チップインダクタ１から引き剥がされた後に、両側のフレーム７８が互いに離間する方向に移動されると、転写テープ７７が伸張して薄くなる。これによって、転写テープ７７の粘着力が低下するので、各チップインダクタ１が転写テープ７７から引き剥がされやすくなる。この状態で、搬送装置（図示略）の吸着ノズル７６をチップインダクタ１の素子形成面２ａ側に向けると、搬送装置が発生する吸着力によって、このチップインダクタ１が転写テープ７７から引き剥がされて吸着ノズル７６に吸着される。この際、図４６Ｃに示す突起７９によって、吸着ノズル７６とは反対側から転写テープ７７越しにチップインダクタ１を吸着ノズル７６側へ突き上げるようにすると、チップインダクタ１を転写テープ７７から円滑に引き剥がすことができる。このようにして回収されたチップインダクタ１は、吸着ノズル７６に吸着された状態で搬送装置によって搬送される。

図４７Ａおよび図４７Ｂは、チップインダクタ１の外部接続電極の変形例を示す断面図である。図４７Ａは、図３５に対応する切断面を示し、図４７Ｂは、図３８に対応する切断面を示している。図４７Ａおよび図４７Ｂにおいて、前述の図３５および図３８の各部に対応する部分には、図３５および図３８と同じ符号を付して示す。
パッシベーション膜１６および樹脂膜１７における一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされ、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。

第１外部接続電極４Ｂは、基板２の一端部側のパッシベーション膜９の上部を覆うように、絶縁膜８表面の周縁部から、基板２の一端部側の三方の側面２ｃを覆うパッシベーション膜９の表面に跨るように形成されている。つまり、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａ（パッド４Ａｂ）および絶縁膜８の表面に加えて、基板２の三方の側面２ｃ上のパッシベーション膜９をも覆うように形成されている。

同様に、第２外部接続電極５Ｂは、基板２の他端部側のパッシベーション膜９の上部を覆うように、絶縁膜８表面の周縁部から、基板２の他端部側の三方の側面２ｃを覆うパッシベーション膜９の表面に跨るように形成されている。つまり、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａ（パッド５Ａｂ）および絶縁膜８の表面に加えて、基板２の他端部側の三方の側面２ｃ上のパッシベーション膜９をも覆うように形成されている。

このように、このチップインダクタ１では、第１外部接続電極４Ｂが基板２の一端部側の三方の側面２ｃを覆うように形成され、第２外部接続電極５Ｂが基板２の他端部側の三方の側面２ｃを覆うように形成されている。すなわち、基板２上の素子形成面２ａに加えて、基板２の側面２ｃにも外部接続電極４Ｂ，５Ｂが形成されている。これにより、前述の図４１に示すような形態で、チップインダクタ１の外部接続電極４Ｂ，５Ｂを実装基板にはんだ付けする場合、外部接続電極４Ｂ，５Ｂと実装基板との間の接合面積を拡大することができる。その結果、外部接続電極４Ｂ，５Ｂの実装基板に対する接合強度を向上させることができる。

図４８Ａは、コイル形成用トレンチ１１内に埋め込まれる導電体の変形例を示す図であり、図３６に対応した部分拡大断面図である。図４８Ｂは、図４８Ａの部分拡大断面図である。
図４８Ａに示すように、コイル形成用トレンチ１１の幅Ｗ２は、たとえば１０μｍ以下、より具体的には、３μｍ以上９μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さＤは、たとえば１０μｍ以上、より具体的には、３０μｍ以上８０μｍ以下であってもよい。

図４８Ａに示すように、コイル形成用トレンチ１１内には、導電体５１が埋め込まれている。導電体５１は、第１、第２および第３導電体層５１ａ，５１ｂ，５１ｃを含む。第１および第２導電体層５１ａ，５１ｂは結晶境界部Ｂ１によって区画されている。また、第２および第３導電体層５１ｂ，５１ｃは結晶境界部Ｂ２によって区画されている。
本実施形態では、導電体５１が、２つの結晶境界部Ｂ１，Ｂ２によって３つの導電体層（第１〜第３導電体層５１ａ〜５１ｃ）に区画されている例について説明するが、導電体５１は、１つの結晶境界部によって２つの導電体層に区画されていてもよい。また、導電体５１は、３つ以上の結晶境界部によって４つ以上の導電体層に区画されていてもよい。

図４８Ａおよび図４８Ｂに示すように、導電体５１は、コイル形成用トレンチ１１および第１導電体層５１ａの間に介在する第１シード層１３ａと、第１および第２導電体層５１ａ，５１ｂの間に介在する第２シード層１３ｂと、第２および第３導電体層５１ｂ，５１ｃの間に介在する第３シード層１３ｃとをさらに含む。
この導電体の変形例では、第１および第２導電体層５１ａ，５１ｂの間に介在する第２シード層１３ｂによって、結晶境界部Ｂ１が定義されている。また、第２および第３導電体層５１ｂ，５１ｃの間に介在する第２シード層１３ｃによって、結晶境界部Ｂ２が定義されている。すなわち、結晶境界部Ｂ１は、第１および第２導電体層５１ａ，５１ｂと第２シード層１３ｂとが接して形成される結晶境界面を含む。また、結晶境界部Ｂ２は、第２および第３導電体層５１ｂ，５１ｃと第３シード層１３ｃとが接して形成される結晶境界面を含む。

第１シード層１３ａは、表面および裏面（基板２側の面）が、コイル形成用トレンチ１１内面（側部および底部）に沿うように形成されている。より具体的には、第１シード層１３ａは、コイル形成用トレンチ１１内において、表面および裏面（基板２側の面）が、絶縁膜１２の表面および絶縁膜７の表面に沿うように形成されている。第１シード層１３ａ上には、第１導電体層５１ａが形成されている。

第１導電体層５１ａは、表面および裏面（基板２側の面）が、第１シード層１３ａの表面に沿うように形成されている。第１導電体層５１ａ上には、第２シード層１３ｂが形成されている。第２シード層１３ｂは、表面および裏面（基板２側の面）が第１導電体層５１ａの表面に沿うように形成されている。つまり、第２シード層１３ｂは、コイル形成用トレンチ１１の内面（側部および底部）に沿って断面視Ｕ字状に形成されており、第１導電体層５１ａを断面視凹状に区画している。第２シード層１３ｂ上には、第２導電体層５１ｂが形成されている。

第２導電体層５１ｂは、表面および裏面（基板２側の面）が第２シード層１３ｂの表面に沿うように形成されている。第２導電体層５１ｂ上には、第３シード層１３ｃが形成されている。第３シード層１３ｃは、表面および裏面（基板２側の面）が第２導電体層５１ｂの表面に沿うように形成されている。つまり、第３シード層１３ｃは、コイル形成用トレンチ１１の側部および底部に沿って断面視Ｕ字状に形成されており、第２導電体層５１ｂを断面視凹状に区画している。第３シード層１３ｃ上には、第３導電体層５１ｃが形成されている。第３導電体層５１ｃは、第３シード層１３ｃによって区画された断面視凹状の溝を埋め戻すように形成されている。

第１〜第３導電体層５１ａ〜５１ｃと第１〜第３シード層１３ａ〜１３ｃとは互いに異なる導電材料からなる。第１〜第３導電体層５１ａ〜５１ｃは、たとえば、タングステン（Ｗ）またはアルミニウム（Ａｌ）からなる。一方、第１シード層１３ａ〜１３ｃは、たとえば、窒化チタン（ＴｉＮ）からなる。
第１〜第３導電体層５１ａ〜５１ｃの各厚さＷ３は、たとえば１μｍ以下、より具体的には、０．１μｍ〜０．６μｍである。各第１シード層１３ａ〜１３ｃの各厚さＷ４は、たとえば５００Å以下、より具体的には、３００Å〜５００Åである。

図４９Ａ〜図４９Ｋは、コイル形成用トレンチ１１に図４８Ａの導電体５１を埋設する工程を示す部分拡大断面図であり、図３６Ａに対応する切断面を示す。なお、図４９Ａは前述の図４２Ａの工程を経た状態を示し、図４９Ｂは前述の図４２Ｂの各工程を経た状態を示している。
図４９Ｂ（図４２Ｂ）の工程後、コイル形成用トレンチ１１に導電体５１を埋設するには、まず、図４９Ｃに示すように、ＣＶＤ法またはＬＴＳ（Long Throw Sputtering）法によって、窒化チタンからなる第１シード層１３ａが元基板５０の表面を覆うように形成される。より具体的には、第１シード層１３ａは、表面および裏面（元基板５０側の面）が、コイル形成用トレンチ１１の内面（側部および底部）および絶縁膜７の表面に沿うように形成される。第１シード層１３ａは、たとえば３００Å〜５００Å（この工程では、４００Å）の厚さで形成される。

次に、図４９Ｄに示すように、温度条件が１０００℃以下（この工程では、８００℃程度）のＣＶＤ法によって、タングステンからなる第１導電体層５１ａが元基板５０の表面を覆うように形成される。より具体的には、第１導電体層５１ａは、表面および裏面（元基板５０側の面）が、第１シード層１３ａの表面に沿うように形成される。第１導電体層５１ａは、たとえば１μｍ以下（この工程では、０．６μｍ）の厚さで形成される。

次に、図４９Ｅに示すように、エッチバックによって、コイル形成用トレンチ１１（第１トレンチ部分１１ａおよび第２トレンチ部分１１ｂ）外の領域に形成された第１導電体層５１ａの不要な部分が除去される。これにより、第１導電体層５１ａが、コイル形成用トレンチ１１に埋設される。また、コイル形成用トレンチ１１外の絶縁膜７上では、第１シード層１３ａが露出する。

次に、図４９Ｆに示すように、ＣＶＤ法またはＬＴＳ法によって、窒化チタンからなる第２シード層１３ｂが元基板５０の表面を覆うように形成される。より具体的には、第２シード層１３ｂは、表面および裏面（元基板５０側の面）が、第１導電体層５１ａの表面および絶縁膜７上に形成された第１シード層１３ａの表面に沿うように形成される。第２シード層１３ｂは、たとえば３００Å〜５００Å（この工程では、４００Å）の厚さで形成される。

次に、図４９Ｇに示すように、温度条件が１０００℃以下（この工程では、８００℃程度）のＣＶＤ法によって、タングステンからなる第２導電体層５１ｂが元基板５０の表面を覆うように形成される。より具体的には、第２導電体層５１ｂは、表面および裏面（元基板５０側の面）が、第２シード層１３ｂの表面に沿うように形成される。第２導電体層５１ｂは、たとえば１μｍ以下（この工程では、０．６μｍ）の厚さで形成される。

次に、図４９Ｈに示すように、エッチバックによって、コイル形成用トレンチ１１（第１トレンチ部分１１ａおよび第２トレンチ部分１１ｂ）外の領域に形成された第２導電体層５１ｂの不要な部分が除去される。これにより、第２導電体層５１ｂが、コイル形成用トレンチ１１に埋設される。コイル形成用トレンチ１１外の絶縁膜７上では、第１シード層１３ａおよび第２シード層１３ｂの積層体が残存する。

次に、図４９Ｉに示すように、ＣＶＤ法またはＬＴＳ法によって、窒化チタンからなる第３シード層１３ｃが元基板５０の表面を覆うように形成される。より具体的には、第３シード層１３ｃは、表面および裏面（元基板５０側の面）が、コイル形成用トレンチ１１から露出する第２導電体層５１ｂの表面、および、絶縁膜７上に形成された第２シード層１３ｂの表面に沿うように形成される。第３シード層１３ｃは、たとえば３００Å〜５００Å（この工程では、４００Å）の厚さで形成される。

次に、図４９Ｊに示すように、温度条件が１０００℃以下（この工程では、８００℃程度）のＣＶＤ法によって、タングステンからなる第３導電体層５１ｃが元基板５０の表面を覆うように形成される。より具体的には、第３導電体層５１ｃは、第３シード層１３ｃによって区画された断面視凹状の溝を埋め戻すように形成される。第３導電体層５１ｃは、たとえば１μｍ以下（この工程では、０．６μｍ）の厚さで形成される。

次に、図４９Ｋに示すように、エッチバックによって、コイル形成用トレンチ１１（第１トレンチ部分１１ａおよび第２トレンチ部分１１ｂ）外の領域に形成された第３導電体層５１ｃの不要な部分が除去される。これにより、第３導電体層５１ｃが、コイル形成用トレンチ１１に埋設される。コイル形成用トレンチ１１外の絶縁膜７上では、窒化チタンからなる第１〜第３シード層１３ａ，１３ｂ，１３ｃの積層体が残存する。

その後、たとえば、エッチングによって、絶縁膜７上に形成された第１〜第３シード層１３ａ，１３ｂ，１３ｃの積層体が除去されて、前述の図４２Ｃに示すように、コイル形成用トレンチ１１に導電体５１が埋め込まれた構成を得ることができる。
前述した第２発明の第１実施形態のように、例えば温度条件が１０００℃以下のＣＶＤ法により、一度の工程で、コイル形成用トレンチ１１にタングステンを埋設して導電体５１を形成することが考えられる。この場合、元基板５０の表面は、比較的に厚い導電体膜で覆われる。元基板５０は、コイル形成用トレンチ１１に導電体５１が埋設された後、冷却される。

しかしながら、導電体膜（導電体５１）は、元基板５０の熱膨張率と異なる熱膨張率を有しており、また、導電体膜（導電体５１）の冷却速度は、元基板５０の冷却速度よりも速い。そのため、冷却時において、比較的に厚い導電体膜の体積収縮によって、元基板５０が反る程の応力が発生する場合がある。元基板５０の反りとは、元基板５０の中央部とエッジ部との間に高低差（たとえば、３ｍｍ程度）が生じている状態のことをいう。このような元基板５０の反りの発生は、元基板５０の主面（たとえば、裏面）に吸着して、元基板５０を搬送する吸着装置を用いる場面や、前述の図４２Ｌに示すように支持テープ７１が元基板５０に貼着される場面等において、吸着・貼着異常等を引き起こす原因となる場合がある。吸着・貼着異常等の発生は、歩留りの低下を招く。

これに対して、図４９Ａ〜図４９Ｋに示す方法によれば、元基板５０にコイル形成用トレンチ１１が形成された後、複数回に亘って導電体層（第１〜第３導電体層５１ａ，５１ｂ，５１ｃ）が埋め込まれる。したがって、本来一度の工程で元基板５０が受けるべき応力が、複数回に分割される。
しかも、第１〜第３導電体層５１ａ，５１ｂ，５１ｃの各厚さは、一度の工程で導電体５１がコイル形成用トレンチ１１に埋設される場合に比べて小さい。また、コイル形成用トレンチ１１外の元基板５０上、より具体的には、コイル形成用トレンチ１１外の絶縁膜７上に形成された第１〜第３導電体層５１ａ，５１ｂ，５１ｃは、その都度除去される。そのため、コイル形成用トレンチ１１外の元基板５０上において、第１〜第３導電体層５１ａ，５１ｂ，５１ｃが厚化することがない。これにより、第１〜第３導電体層５１ａ，５１ｂ，５１ｃが元基板５０に与える各応力を低減できる。

さらに、図４９Ａ〜図４９Ｋに示す方法によれば、温度条件が１０００℃以下（この変形例では、８００℃程度）のＣＶＤ法によって、タングステンからなる第１〜第３導電体層５１ａ，５１ｂ，５１ｃが、それぞれ１μｍ以下（この変形例では、０．６μｍ）の厚さで形成される。第１〜第３導電体層５１ａ，５１ｂ，５１ｃの各応力は、第１〜第３導電体層５１ａ，５１ｂ，５１ｃの各厚さが大きくなる（たとえば、厚さ＞１μｍ）ほど顕著になる。したがって、１μｍ以下の厚さで第１〜第３導電体層５１ａ，５１ｂ，５１ｃを形成することにより、第１〜第３導電体層５１ａ，５１ｂ，５１ｃの各応力を効果的に低減できる。

これにより、元基板５０の反りの発生を効果的に抑制できる。その結果、元基板５０を吸着して処理する吸着装置を使用する場面や、図４２Ｌに示すように支持テープ７１が貼着される場面等における吸着・貼着異常等の発生を効果的に抑制でき、チップインダクタ１の歩留りを向上できる。
また、図４９Ａ〜図４９Ｋに示す方法によれば、元基板５０の反りの発生を効果的に抑制できるので、第１電極４、第２電極５、絶縁膜７、絶縁膜８、パッシベーション膜１６および樹脂膜１７の成膜性を効果的に向上させることができる。つまり、第１電極４、第２電極５、絶縁膜７、絶縁膜８、パッシベーション膜１６および樹脂膜１７の成膜不良等を効果的に抑制できる。また、コイル形成用トレンチ１１に対する導電体５１の埋め込み性を効果的に向上させることができる。

また、図４９Ａ〜図４９Ｋに示す方法によれば、第１〜第３シード層１３ａ〜１３ｃ上に、第１〜第３導電体層５１ａ〜５１ｃが形成される。そのため、第１〜第３導電体層５１ａ〜５１ｃを、コイル形成用トレンチ１１内に良好に埋設することができる。
図５０Ａは、第２発明の第２実施形態に係るチップインダクタ（第３発明の一実施形態に係るチップインダクタ）の一部切欠斜視図である。図５０Ｂは、チップインダクタの内部に形成されたコイルを示す斜視図である。

チップインダクタ１Ａは、微小なチップ部品であり、直方体形状である。チップインダクタ１Ａの平面形状は矩形であり、その長手方向の長さＬが０．４ｍｍ程度、短手方向の長さＷが０．２ｍｍ程度であってもよい。また、チップインダクタ１Ａの全体の厚さＴは、０．１５ｍｍ程度であってもよい。
チップインダクタ１Ａは、基板２と、基板２の内部に形成されたコイル３と、コイル３の一端部に接続された第１電極４と、コイル３の他端部に接続された第２電極５とを含む。

図５１Ａは、電極側から見た場合のチップインダクタの外観を示す平面図であり、図５１Ｂはチップインダクタの内部構造を示す平面図である。図５２は、図５１ＢのLII-LII線に沿う断面図であり、図５３は、図５２の部分拡大断面図である。図５４は、図５１ＢのLIV-LIV線に沿う断面図であり、図５５は、図５１ＢのLV-LV線に沿う断面図であり、図５６は、図５５の部分拡大断面図である。図５７は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図５０Ａの上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図５１Ｂを参照して、素子形成面２ａには、その一端部に第１電極４を形成するための第１電極形成領域１０Ａが設けられ、その他端部に第２電極５を形成するための第２電極形成領域１０Ｂが設けられている。これらの各領域１０Ａ，１０Ｂは、平面視において矩形である。第１電極形成領域１０Ａと第２電極形成領域１０Ｂとの間の素子形成面２ａに、コイル形成領域１０Ｃが設けられている。コイル形成領域１０Ｃは、この実施形態では、矩形に形成されている。

第１電極形成領域１０Ａに、第１電極４の外部接続電極（第１外部接続電極）４Ｂが配置されており、第２電極形成領域１０Ｂに、第２電極５の外部接続電極（第２外部接続電極）５Ｂが配置されている。第１外部接続電極４Ｂは、平面視で矩形であり、第１電極形成領域１０Ａの全域を覆っている。第２外部接続電極５Ｂは、平面視で矩形であり、第２電極形成領域１０Ｂの全域を覆っている。

第１外部接続電極４Ｂおよび第２外部接続電極５Ｂのうちの一方（この実施形態では第１外部接続電極４Ｂ）の表面には、複数の凹部８４が形成されている。複数の凹部８４は、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。凹部８４の横断面形状はＶ字状である。他方の外部接続電極（この実施形態では第２外部接続電極５Ｂ）の表面には、前記凹部８４は形成されていない。

基板２には、コイル形成領域１０Ｃにおいて、コイル形成用トレンチ１１が、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。コイル形成用トレンチ１１は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ１１は、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ１１の断面（コイル形成用トレンチ１１の螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。コイル形成用トレンチ１１の幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。コイル形成用トレンチ１１の深さは、コイル形成用トレンチ１１内に形成されるコイル３の内部抵抗を小さくするために１０μｍ以上であることが好ましい。

さらに、素子形成面２ａの第１外部接続電極４Ｂに対向する領域（第１電極形成領域１０Ａ）において、基板２には、複数の電極側トレンチ（凹部形成用トレンチ）２１が、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。複数の電極側トレンチ２１は、前記複数の凹部８４に対向した位置に形成されている。したがって、複数の電極側トレンチ２１は、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。電極側トレンチ２１の断面は、基板２の厚さ方向に細長い矩形状である。この実施形態では、電極側トレンチ２１の幅は、コイル形成用トレンチ１１の幅より狭く形成されている。電極側トレンチ２１の深さは、コイル形成用トレンチ１１の深さと同じ深さに形成されていてもよいし、それによりも浅く形成されていてもよい。この実施形態では、電極側トレンチ２１の深さは、コイル形成用トレンチ１１の深さと同じ深さに形成されている。

図５３に示すように、コイル形成用トレンチ１１は、絶縁膜７に形成された第１トレンチ部分１１ａと、基板本体６に形成され、第１トレンチ部分１１ａと連通する第２トレンチ部分１１ｂとからなる。基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。コイル形成用トレンチ１１（第２トレンチ部分１１ｂ）内の絶縁膜１２の表面および絶縁膜７におけるコイル形成用トレンチ１１（第１トレンチ部分１１ａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。

コイル形成用トレンチ１１内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。コイル形成用トレンチ１１内に埋め込まれている導電体５１によってコイル３が構成されている。したがって、コイル３は、平面視で、コイル形成用トレンチ１１と同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、コイル３は、基板２の各側面２ｃそれぞれに平行な板状部分を複数有している。

図５６に示すように、電極側トレンチ２１は、絶縁膜７に形成された第１トレンチ部分２１ａと、基板本体６に形成され、第１トレンチ部分２１ａと連通する第２トレンチ部分２１ｂとからなる。基板本体６における電極側トレンチ２１（第２トレンチ部分２１ｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、基板本体６における電極側トレンチ２１（第２トレンチ部分２１ｂ）の内面に形成された絶縁膜１２によって、第２トレンチ部分２１ｂ内は埋め尽くされている。

絶縁膜７における各電極側トレンチ２１（第１トレンチ部分２１ａ）の内面には、バリアメタル膜１３が形成されている。絶縁膜７における電極側トレンチ２１（第１トレンチ部分２１ａ）内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。電極側トレンチ２１内の導電体５１の表面には凹部（第１の下地凹部）８１が形成されている。つまり、素子形成面２ａの第１外部接続電極４Ｂに対向する領域に、複数の凹部８１が形成されている。これらの複数の凹部８１は、第１外部接続電極４Ｂの複数の凹部８４に対向した位置に形成されている。したがって、複数の凹部８１は、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。凹部８１の横断面形状はＶ字状である。凹部８１は、後述するように、基板２に形成された電極側トレンチ２１に起因して形成される。

この実施形態では、コイル形成用トレンチ１１および電極側トレンチ２１の内面に形成される絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなる。この熱酸化膜をこれらのトレンチ１１，２１の内面に形成する際に、基板本体６におけるトレンチ１１，２１の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされている。この実施形態では、基板本体６における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体および隣接する２つの電極側トレンチ２１（第２トレンチ部分２１ｂ）間の壁の全体が熱酸化膜とされている例を示している。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、コイル３の一端部（外周側端部）を露出させる第１コンタクト孔１４（図５１Ｂおよび図５４参照）と、コイル３の他端部（内周側端部）を露出させる第２コンタクト孔１５（図５１Ｂおよび図５２参照）とが形成されている。

さらに、絶縁膜８の表面には、図５５および図５６に示すように、第１外部接続電極４Ｂに対向する領域に、複数の凹部（第２の下地凹部）８２が形成されている。複数の凹部８２は、複数の凹部８４（凹部８１）に対向する位置に形成されている。したがって、複数の凹部８２は、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。凹部８２の横断面形状はＶ字状である。凹部８２は、後述するように、その下地層である基板２の表面（素子形成面２ａ）の凹部８１に起因して形成される。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極４および第２電極５が形成されている。第１電極４は、絶縁膜８の表面に形成された第１電極膜４Ａと、第１電極膜４Ａに接合された第１外部接続電極４Ｂとを含む。第１電極膜４Ａは、図５１Ｂに示すように、コイル３の一端部に接続された引出し電極４Ａａと、引出し電極４Ａａと一体的に形成された第１パッド４Ａｂとを含む。第１パッド４Ａｂは、素子形成面２ａの一端部に矩形に形成されている。この第１パッド４Ａｂに第１外部接続電極４Ｂが接続されている。引出し電極４Ａａは、図５１Ｂおよび図５４に示すように、絶縁膜８の表面から第１コンタクト孔１４内に入り込み、第１コンタクト孔１４内でコイル３の一端部に接続されている。引出し電極４Ａａは、コイル３の一端部上を通って、第１パッド４Ａｂに至る直線に沿って直線状に形成されている。

なお、コイル形成用トレンチ１１の一端部を、第１パッド４Ａｂの下方位置まで延長することにより、コイル３の一端部を第１パッド４Ａｂの下方位置に配置させてもよい。このようにすると、第１コンタクト孔１４を第１パッド４Ａｂの下方位置に形成できるので、コイル３の一端部を第１パッド４Ａｂに接続できるようになる。この場合には、第１電極膜４Ａを第１パッド４Ａｂのみから構成できるので、引出し電極４Ａａは不要となる。

第１パッド４Ａｂの表面には、図５５および図５６に示すように、複数の凹部（第３の下地凹部）８３が形成されている。複数の凹部８３は、前記凹部８４（前記凹部８２）に対向する位置に形成されている。したがって、複数の凹部８３は、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。凹部８３の横断面形状はＶ字状である。凹部８３は、その下地層である絶縁膜８の表面の凹部８２に起因して形成される。

第２電極５は、絶縁膜８の表面に形成された第２電極膜５Ａと、第２電極膜５Ａに接合された第２外部接続電極５Ｂとを含む。第２電極膜５Ａは、図５１Ｂに示すように、コイル３の他端部に接続された引出し電極５Ａａと、引出し電極５Ａａと一体的に形成された第２パッド５Ａｂとを含む。第２パッド５Ａｂは、素子形成面２ａの他端部に矩形に形成されている。この第２パッド５Ａｂに第２外部接続電極５Ｂが接続されている。引出し電極５Ａａは、図５１Ｂおよび図５２に示すように、絶縁膜８の表面から第２コンタクト孔１５内に入り込み、第２コンタクト孔１５内でコイル３の他端部に接続されている。引出し電極５Ａａは、コイル３の他端部上を通って、第２パッド５Ａｂに至る直線に沿って直線状に形成されている。電極膜４Ａ，５Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１電極膜４Ａおよび第２電極膜５Ａは、たとえば、窒化膜からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、第１電極膜４Ａの第１パッド４Ａｂ表面の内方側の縁部を除く領域および第２電極膜５Ａの第２パッド５Ａｂ表面の内方側の縁部を除く領域をそれぞれ露出させる２つの切除部１８，１９が形成されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視で、素子形成面２ａのコイル形成領域１０Ｃに対応する領域に形成されており、絶縁膜８、第１パッド４Ａｂ表面の内方側の縁部および第２パッド５Ａｂ表面の内方側の縁部を覆っている。

一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされており、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。第１外部接続電極４Ｂおよび第２外部接続電極５Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って基板２の内方に引き出された引出し部２０を有している。この実施形態では、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａ（パッド４Ａｂ）および絶縁膜８の表面に加えて、基板２の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４Ｂの内方側の側面を除く３つの側面は、基板２の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

同様に、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａ（パッド５Ａｂ）および絶縁膜８の表面に加えて、基板２の他端部側のパッシベーション膜９の上端面をも覆うように形成されている。第２外部接続電極５Ｂの内方側の側面を除く３つの側面は、基板２の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４Ｂ，５Ｂは、たとえば、電極膜４Ａ，５Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

図５０Ａ、図５１Ａ、図５５および図５６を参照して、前述したように、第１外部接続電極４Ｂの表面には、複数の凹部８４が形成されている。凹部８４は、その下地層である第１パッド４Ａｂの表面の凹部８３に起因して形成される。凹部８３はその下地層の凹部８２に起因して形成され、凹部８２はその下地層の凹部８１に起因して形成されるので、凹部８４は凹部８１に起因して形成されることになる。後述するように、凹部８１は、電極側トレンチ２１に起因して形成される。したがって、第１外部接続電極４Ｂの凹部８４は、電極側トレンチ２１に起因して形成されることになる。

パッシベーション膜１６および樹脂膜１７は、素子形成面２ａのコイル形成領域１０Ｃにおいて、コイル３、絶縁膜８、第１電極膜４Ａおよび第２電極膜５Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図５８は、チップインダクタ１Ａの内部の電気的構造を示す電気回路図である。コイル３（図５８では記号Ｌで示す）の一端は第１電極４に接続され、コイル３の他端は第２電極に接続されている。これにより、所定のインダクタンスを有するインダクタとして機能する。
コイルの性能（品質）を表すパラメータとして、コイルのＱ（Quality Factor）値がある。Ｑ値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。

コイル３のＱ値は、次式（2）によって表される。
Ｑ＝２πｆＬ／Ｒ …(2)
前記式(2)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３のインダクタンス、Ｒはコイル３の内部抵抗である。
この第２発明の第２実施形態（第３発明の一実施形態）の構成によれば、基板２には素子形成面２ａから掘り下げられたコイル形成用トレンチ１１が平面視で螺旋状に形成されており、コイル形成用トレンチ１１内に導電体５１が埋め込まれることにより、コイル３が形成されている。そのため、コイル３の断面積（コイル３の螺旋方向に延びる方向に直交する断面積）大きくすることができるので、コイル３の内部抵抗（前記式(2)のＲ）を小さくすることができる。このため、コイル３のＱ値を高くすることができるから、性能の高いチップインダクタを提供できる。

また、基板２にコイル形成用トレンチ１１を形成し、コイル形成用トレンチ１１内に導電体５１を埋め込むことによってコイル３を形成できるから、コイル３の製造が容易である。これにより、製造が容易なチップトランスを提供できる。
チップインダクタ１Ａに対する画像検査時には、第１電極４および第２電極５の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この第２発明の第２実施形態では、第１電極４の外部接続電極４Ｂおよび第２電極５の外部接続電極５Ｂのうちの一方（この実施形態では第１外部接続電極４Ｂ）の表面のみに複数の凹部８４が形成されている。第１外部接続電極４Ｂの表面には凹部８４が形成されているので、第１外部接続電極４Ｂの表面に入射された光は凹部８４で乱反射される。これに対して、第２外部接続電極５Ｂの表面には凹部は形成されていないので、第２外部接続電極５Ｂの表面に入射された光は乱反射されにくい。そのため、カメラによって得られる第１外部接続電極４Ｂに対する画像情報（たとえば輝度情報）と第１外部接続電極４Ｂに対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、第１電極４と第２電極５とを明確に識別できるようになる。つまり、この第２発明の第２実施形態によれば、極性方向を示すマークを基板２の外面に形成しなくても、画像検査時に、チップインダクタ１Ａの極性方向を判別できるようになる。

さらに、基板２の一方の表面である素子形成面２ａに第１電極４および第２電極５の外部接続電極４Ｂ，４５Ｂがいずれも形成されている。そこで、図５９に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４Ｂ，５Ｂをはんだ９２によって実装基板９１上に接合することにより、チップインダクタ１Ａを実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップインダクタ１Ａを提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップインダクタ１Ａを実装基板９１に接続できる。これによって、実装基板９１上におけるチップインダクタ１Ａの占有空間を小さくできる。とくに、実装基板９１上におけるチップインダクタ１Ａの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図６０Ａ〜図６０Ｌは、チップインダクタ１Ａの製造工程の一例を説明するための断面図であり、図５２に対応する切断面を示す。また、図６１Ａ〜図６１Ｅは、コイルの製造工程の詳細を示す拡大断面図であり、図５３に対応する切断面を示す。図６２Ａ〜図６２Ｆは、第１電極の凹部の製造工程を詳細に示す拡大断面図であり、図５６に対応する切断面を示す。

まず、図６０Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。
図６３は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図６３に示すように、複数のチップインダクタ１Ａに対応した、チップインダクタ領域Ｘが、マトリクス状に配置されている。隣接するチップインダクタ領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のチップインダクタ１Ａが得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図６０Ａ、図６１Ａおよび図６２Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、コイル形成用トレンチ１１を形成すべき領域および電極側トレンチ２１に対応する部分が除去される。これにより、絶縁膜７にコイル形成用トレンチ１１の第１トレンチ部分１１ａおよび電極側トレンチ２１の第１トレンチ部分２１ａが形成される。そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図６０Ｂ、図６１Ａおよび図６２Ａに示すように、元基板５０にコイル形成用トレンチ１１の第２トレンチ部分１１ｂおよび電極側トレンチ２１の第２トレンチ部分２１ｂが形成される。これにより、絶縁膜７および元基板５０に、コイル形成用トレンチ１１および電極側トレンチ２１が形成される。コイル形成用トレンチ１１および電極側トレンチ２１は、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、図６１Ｂおよび図６２Ｂに示すように、コイル形成用トレンチ１１および電極側トレンチ２１の内面に熱酸化法により絶縁膜（熱酸化膜）１２が形成される。この際、元基板５０におけるトレンチ１１，２１（第２トレンチ部分１１ｂ，２１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。図６０Ｂには、絶縁膜１２は省略されているが、絶縁体部３０は図示されている。この実施形態では、元基板５０における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体および隣接する２つの電極側トレンチ２１（第２トレンチ部分２１ｂ）間の壁の全体が熱酸化膜とされる。また、電極側トレンチ２１（第２トレンチ部分２１ｂ）の内面に形成された絶縁膜１２によって、電極側トレンチ２１内は埋め尽くされる。

次に、たとえばスパッタ法により、トレンチ１１，２１内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、図６１Ｃに示すように、コイル形成用トレンチ１１内の絶縁膜１２および絶縁膜７の表面ならびにコイル形成用トレンチ１１外の絶縁膜７の表面にバリアメタル膜１３が形成される。また、図６２Ｃに示すように、電極側トレンチ２１内の絶縁膜１２および絶縁膜７の表面ならびに電極側トレンチ２１外の絶縁膜７の表面にバリアメタル膜１３が形成される。この後、アニール処理が施される。

次に、図６０Ｃ、図６１Ｄおよび図６２Ｄに示すように、たとえばＣＶＤ法により、トレンチ１１，２１内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。トレンチ１１，２１内を含む素子形成面２ａの全表面において、導電体５１は同じ割合で堆積されていくため、導電体５１の表面には、各トレンチ１１，２１に対向した位置に、凹部８０が形成される。

次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図６０Ｄ、図６１Ｅおよび図６２Ｅに示すように、コイル形成用トレンチ１１内および電極側トレンチ２１内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。コイル形成用トレンチ１１内に埋め込まれた導電体５１によって、平面視螺旋状のコイル３が形成される。導電体５１はその全表面から同じ割合でエッチングされていくため、エッチング後の導電体５１の表面には、エッチング前の凹部８０に対向した位置に凹部８１が形成される。ただし、説明の便宜上、図６２Ｅには凹部８１を図示しているが、図６１Ｅでは凹部は省略されている。

次に、図６０Ｅおよび図６２Ｆに示すように、絶縁膜７（素子形成面２ａ）および導電体５１を被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。このようにして形成された絶縁膜８の表面には、図６２Ｆに示すように、凹部８１に対向する位置に凹部８２が形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうちコイル３の一端部および他端部に対応する領域に、それぞれ絶縁膜８を貫通する第１コンタクト孔１４（図６４参照）および第２コンタクト孔１５（図６０Ｅ参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１４，１５内を含む絶縁膜８上に、第１電極４および第２電極５を構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図６０Ｆおよび図６２Ｆに示すように、前記電極膜が第１電極膜４Ａおよび第２電極膜５Ａに分離される。このようにして形成された第１電極膜４Ａの表面には、図６２Ｆに示すように、凹部８２に対向する位置に凹部８３が形成される。

次に、図６０Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部１８，１９に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部１８，１９に対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に切除部１８，１９が形成される。

次に、図６０Ｈに示すように、境界領域Ｙ（図６３参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、図６０Ｈに示すように、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図６０Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図６０Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、電極膜４Ａ，５Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図６０Ｋおよび図６２Ｆに示すように、各切除部１８，１９から露出している第１電極膜４Ａ（第１パッド４Ａｂ）および第２電極膜５Ａ（第２パッド５Ａｂ）に、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１外部接続電極４Ｂおよび第２外部接続電極５Ｂが形成される。このようにして形成された第１外部接続電極４Ｂの表面には、図６２Ｆに示すように、凹部８３に対向した位置に凹部８４が形成される。

この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のチップインダクタ領域Ｘが個片化される。具体的には、図６０Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のチップインダクタ領域Ｘは、個々のチップインダクタ１Ａに分離される。その後、複数のチップインダクタ１Ａに対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

この第２発明の第２実施形態（第３発明の一実施形態）においても、コイル形成用トレンチ１１内に埋め込まれる導電体５１の構造は、第２発明の第１実施形態の導電体５１の変形例として説明した図４８Ａおよび図４８Ｂに示した構造であってもよい。
図６４Ａは、第２発明の第３実施形態に係るチップインダクタの一部切欠斜視図であり、図６４Ｂは、チップインダクタの内部に形成されたコイルを示す斜視図である。

チップインダクタ１Ｂは、微小なチップ部品であり、直方体形状である。チップインダクタ１Ｂの平面形状は矩形であり、その長手方向の長さＬが０．４ｍｍ程度、短手方向の長さＷが０．２ｍｍ程度であってもよい。また、チップインダクタ１の全体の厚さＴは、０．１５ｍｍ程度であってもよい。
チップインダクタ１Ｂは、基板２と、基板２の内部に形成されたコイル３と、コイル３の一端部に接続された第１電極４と、コイル３の他端部に接続された第２電極５とを含む。

図６５Ａは、電極側から見た場合のチップインダクタの外観を示す平面図であり、図６５Ｂはチップインダクタの内部構造を示す平面図である。図６６は、図６５ＢのLXVI-LXVI線に沿う断面図であり、図６７は、図６６の部分拡大断面図である。図６８は、図６５ＢのLXVIII-LXVIII線に沿う断面図であり、図６９は、図６５ＢのLXIX-LXIX線に沿う断面図であり、図７０は、図６９の部分拡大断面図である。図７１は、図６５ＢのLXXI-LXXI線に沿う断面図である。図７２は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図６４Ａの上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図６５Ｂを参照して、素子形成面２ａには、その一端部に第１電極４を形成するための第１電極形成領域１０Ａが設けられ、その他端部に第２電極５を形成するための第２電極形成領域１０Ｂが設けられている。これらの各領域１０Ａ，１０Ｂは、平面視において矩形である。第１電極形成領域１０Ａと第２電極形成領域１０Ｂとの間の素子形成面２ａに、コイル形成領域１０Ｃが設けられている。コイル形成領域１０Ｃは、この実施形態では、矩形に形成されている。

第１電極形成領域１０Ａに、第１電極４の外部接続電極（第１外部接続電極）４Ｂが配置されており、第２電極形成領域１０Ｂに、第２電極５の外部接続電極（第２外部接続電極）５Ｂが配置されている。第１外部接続電極４Ｂは、平面視で矩形であり、第１電極形成領域１０Ａの全域を覆っている。第２外部接続電極５Ｂは、平面視で矩形であり、第２電極形成領域１０Ｂの全域を覆っている。

第１外部接続電極４Ｂの表面には複数の第１凹部８４Ａが形成され、第２外部接続電極４Ｂの表面には複数の第２凹部８４Ｂが形成されている。複数の第１凹部８４Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。同様に、複数の第２凹部８４Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。凹部８４Ａ，８４Ｂの横断面形状はＶ字状である。第１凹部８４Ａは、前述した第２実施形態の凹部８４と同じ方法によって形成される。第２凹部８４Ｂは、第１凹部８４Ａと同様な方法によって形成される。

基板２には、コイル形成領域１０Ｃにおいて、コイル形成用トレンチ１１が、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。コイル形成用トレンチ１１は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ１１は、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ１１の断面（コイル形成用トレンチ１１の螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。コイル形成用トレンチ１１の幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。コイル形成用トレンチ１１の深さは、コイル形成用トレンチ１１内に形成されるコイル３の内部抵抗を小さくするために１０μｍ以上であることが好ましい。

さらに、素子形成面２ａの第１外部接続電極４Ｂに対向する領域（第１電極形成領域１０Ａ）において、基板２には、複数の第１電極側トレンチ２１Ａが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。複数の第１電極側トレンチ２１Ａは、複数の第１凹部８４Ａに対向した位置に形成されている。したがって、複数の第１電極側トレンチ２１Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。

同様に、素子形成面２ａの第２外部接続電極５Ｂに対向する領域（第２電極形成領域１０Ｂ）において、基板２には、複数の第２電極側トレンチ２１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。複数の第２電極側トレンチ２１Ｂは、複数の第２凹部８４Ｂに対向した位置に形成されている。したがって、複数の第２電極側トレンチ２１Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。

各電極側トレンチ２１Ａ，２１Ｂの断面は、基板２の厚さ方向に細長い矩形状である。この実施形態では、各電極側トレンチ２１Ａ，２１Ｂの幅は、コイル形成用トレンチ１１の幅より狭く形成されている。各電極側トレンチ２１Ａ，２１Ｂの深さは、コイル形成用トレンチ１１の深さと同じ深さに形成されていてもよいし、それよりも浅く形成されていてもよい。この実施形態では、各電極側トレンチ２１Ａ，２１Ｂの深さは、コイル形成用トレンチ１１の深さと同じ深さに形成されている。

図６７に示すように、コイル形成用トレンチ１１は、絶縁膜７に形成された第１トレンチ部分１１ａと、基板本体６に形成され、第１トレンチ部分１１ａと連通する第２トレンチ部分１１ｂとからなる。基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。コイル形成用トレンチ１１（第２トレンチ部分１１ｂ）内の絶縁膜１２の表面および絶縁膜７におけるコイル形成用トレンチ１１（第１トレンチ部分１１ａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。

コイル形成用トレンチ１１内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。コイル形成用トレンチ１１内に埋め込まれている導電体５１によってコイル３が構成されている。したがって、コイル３は、平面視で、コイル形成用トレンチ１１と同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、コイル３は、基板２の各側面２ｃそれぞれに平行な板状部分を複数有している。

図６９、図７０および図７１に示すように、電極側トレンチ２１Ａ，２１Ｂは、絶縁膜７に形成された第１トレンチ部分２１Ａａ，２１Ｂａと、基板本体６に形成され、第１トレンチ部分２１Ａａ，２１Ｂａと連通する第２トレンチ部分２１Ａｂ，２１Ｂｂとからなる。基板本体６における電極側トレンチ２１Ａ，２１Ｂ（第２トレンチ部分２１Ａｂ，２１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、基板本体６における電極側トレンチ２１Ａ，２１Ｂ（第２トレンチ部分２１Ａｂ，２１Ｂｂ）の内面に形成された絶縁膜１２によって、第２トレンチ部分２１Ａｂ，２１Ｂｂ内は埋め尽くされている。

絶縁膜７における第１電極側トレンチ２１Ａ（第１トレンチ部分２１Ａａ）の内面には、バリアメタル膜１３が形成されている。絶縁膜７における第１電極側トレンチ２１Ａ（第１トレンチ部分２１Ａａ）内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。第１電極側トレンチ２１Ａ内の導電体５１の表面には第１凹部８１Ａが形成されている。つまり、素子形成面２ａの第１外部接続電極４Ｂに対向する領域に複数の第１凹部８１Ａが形成されている。複数の第１凹部８１Ａは、第１外部接続電極４Ｂの複数の第１凹部８４Ａに対向した位置に形成されている。したがって、これらの複数の第１凹部８１Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第１凹部８１Ａの横断面形状はＶ字状である。複数の第１凹部８１Ａは、基板２に形成された複数の第１電極側トレンチ２１Ａに起因して形成される。

同様に、絶縁膜７における第２電極側トレンチ２１Ｂ（第１トレンチ部分２１Ｂａ）の内面には、バリアメタル膜（図示略）が形成されている。絶縁膜７における第２電極側トレンチ２１Ｂ（第１トレンチ部分２１Ｂａ）内に、導電体５１がバリアメタル膜に接した状態で導電体５１が埋め込まれている。第２電極側トレンチ２１Ｂ内の導電体５１の表面には第２凹部８１Ｂが形成されている。つまり、素子形成面２ａの第２外部接続電極５Ｂに対向する領域に複数の第２凹部８１Ｂが形成されている。複数の第２凹部８１Ｂは、第２外部接続電極５Ｂの複数の第２凹部８４Ｂに対向した位置に形成されている。したがって、これらの複数の第２凹部８１Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第２凹部８１Ｂの横断面形状はＶ字状である。複数の第２凹部８１Ｂは、基板２に形成された複数の第２電極側トレンチ２１Ｂに起因して形成される。

この実施形態では、コイル形成用トレンチ１１および電極側トレンチ２１Ａ，２１Ｂの内面に形成される絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなる。この熱酸化膜をこれらのトレンチ１１，２１Ａ，２１Ｂの内面に形成する際に、基板本体６におけるトレンチ１１，２１Ａ，２１Ｂの周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされている。この実施形態では、基板本体６における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体、隣接する２つの第１電極側トレンチ２１Ａ（第２トレンチ部分２１Ａｂ）間の壁の全体および隣接する２つの第２電極側トレンチ２１Ｂ（第２トレンチ部分２１Ｂｂ）間の壁の全体が熱酸化膜とされている例を示している。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、コイル３の一端部（外周側端部）を露出させる第１コンタクト孔１４（図６５Ｂおよび図６８参照）と、コイル３の他端部（内周側端部）を露出させる第２コンタクト孔１５（図６５Ｂおよび図６６参照）とが形成されている。

さらに、絶縁膜８の表面には、図６９および図７０に示すように、第１外部接続電極４Ｂに対向する領域に複数の第１凹部８２Ａが形成されている。複数の第１凹部８２Ａは、第１外部接続電極４Ｂの複数の第１凹部８４Ａ（前記第１凹部８１Ａ）に対向する位置に形成されている。したがって、複数の第１凹部８２Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第１凹部８２Ａの横断面形状はＶ字状である。第１凹部８２Ａは、その下地層である基板２の表面（素子形成面２ａ）の第１凹部８１Ａに起因して形成される。

同様に、絶縁膜８の表面には、図７１に示すように、第２外部接続電極５Ｂに対向する領域に複数の第２凹部８２Ｂが形成されている。複数の第２凹部８２Ｂは、第２外部接続電極５Ｂの複数の第２凹部８４Ｂ（第２凹部８１Ｂ）に対向する位置に形成されている。したがって、複数の第２凹部８２Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第２凹部８２Ｂの横断面形状はＶ字状である。第２凹部８２Ｂは、その下地層である基板２の表面（素子形成面２ａ）の第２凹部８１Ｂに起因して形成される。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極４および第２電極５が形成されている。第１電極４は、絶縁膜８の表面に形成された第１電極膜４Ａと、第１電極膜４Ａに接合された第１外部接続電極４Ｂとを含む。第１電極膜４Ａは、図６５Ｂに示すように、コイル３の一端部に接続された引出し電極４Ａａと、引出し電極４Ａａと一体的に形成された第１パッド４Ａｂとを含む。第１パッド４Ａｂは、素子形成面２ａの一端部に矩形に形成されている。この第１パッド４Ａｂに第１外部接続電極４Ｂが接続されている。引出し電極４Ａａは、図６５Ｂおよび図６８に示すように、絶縁膜８の表面から第１コンタクト孔１４内に入り込み、第１コンタクト孔１４内でコイル３の一端部に接続されている。引出し電極５Ａａは、コイル３の一端部上を通って、第１パッド４Ａｂに至る直線に沿って直線状に形成されている。

なお、コイル形成用トレンチ１１の一端部を、第１パッド４Ａｂの下方位置まで延長することにより、コイル３の一端部を第１パッド４Ａｂの下方位置に配置させてもよい。このようにすると、第１コンタクト孔１４を第１パッド４Ａｂの下方位置に形成できるので、コイル３の一端部を第１パッド４Ａｂに接続できるようになる。この場合には、第１電極膜４Ａを第１パッド４Ａｂのみから構成できるので、引出し電極４Ａａは不要となる。

第２電極５は、絶縁膜８の表面に形成された第２電極膜５Ａと、第２電極膜５Ａに接合された第２外部接続電極５Ｂとを含む。第２電極膜５Ａは、図６５Ｂに示すように、コイル３の他端部に接続された引出し電極５Ａａと、引出し電極５Ａａと一体的に形成された第２パッド５Ａｂとを含む。第２パッド５Ａｂは、素子形成面２ａの他端部に矩形に形成されている。この第２パッド５Ａｂに第２外部接続電極５Ｂが接続されている。引出し電極５Ａａは、図６５Ｂおよび図６６に示すように、絶縁膜８の表面から第２コンタクト孔１５内に入り込み、第２コンタクト孔１５内でコイル３の他端部に接続されている。引出し電極５Ａａは、コイル３の他端部上を通って、第２パッド５Ａｂに至る直線に沿って直線状に形成されている。電極膜４Ａ，５Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１電極膜４Ａの第１パッド４Ａｂの表面には、図６９および図７０に示すように、複数の第１凹部８３Ａが形成されている。複数の第１凹部８３Ａは、第１外部接続電極４Ｂの第１凹部８４Ａ（第１凹部８２Ａ）に対向する位置に形成されている。したがって、複数の第１凹部８３Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第１凹部８３Ａの横断面形状はＶ字状である。第１凹部８３Ａは、その下地層である絶縁膜８の表面の第１凹部８２Ａに起因して形成される。

同様に、第２電極膜５Ａの第２パッド５Ａｂの表面には、図７１に示すように、複数の第２凹部８３Ｂが形成されている。複数の第２凹部８３Ｂは、第２外部接続電極５Ｂの第２凹部８４Ｂ（第２凹部８２Ｂ）に対向する位置に形成されている。したがって、複数の第２凹部８３Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第２凹部８３Ｂの横断面形状はＶ字状である。第２凹部８３Ｂは、その下地層である絶縁膜８の表面の第２凹部８２Ｂに起因して形成される。

第１電極膜４Ａおよび第２電極膜５Ａは、たとえば、窒化膜からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、第１電極膜４Ａの第１パッド４Ａｂ表面の内方側の縁部を除く領域および第２電極膜５Ａの第２パッド５Ａｂ表面の内方側の縁部を除く領域をそれぞれ露出させる２つの切除部１８，１９が形成されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視で、素子形成面２ａのコイル形成領域１０Ｃに対応する領域に形成されており、絶縁膜８、第１パッド４Ａｂ表面の内方側の縁部および第２パッド５Ａｂ表面の内方側の縁部を覆っている。

一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされており、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。第１外部接続電極４Ｂおよび第２外部接続電極５Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って基板２の内方に引き出された引出し部２０を有している。この実施形態では、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａ（パッド４Ａｂ）および絶縁膜８の表面に加えて、基板２の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４Ｂの内方側の側面を除く３つの側面は、基板２の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

同様に、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａ（パッド５Ａｂ）および絶縁膜８の表面に加えて、基板２の他端部側のパッシベーション膜９の上端面をも覆うように形成されている。第２外部接続電極５Ｂの内方側の側面を除く３つの側面は、基板２の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４Ｂ，５Ｂは、たとえば、電極膜４Ａ，５Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

図６４Ａ、図６５Ａ、図６９、図７０および図７１を参照して、前述したように、第１外部接続電極４Ｂの表面に複数の第１凹部８４Ａが形成され、第２外部接続電極５Ｂの表面に複数の第２凹部８４Ｂが形成されている。第１凹部８４Ａは、その下地層である第１パッド４Ａｂの表面の第１凹部８３Ａに起因して形成される。第１凹部８３Ａはその下地層の第１凹部８２Ａに起因して形成され、第１凹部８２Ａはその下地層の第１凹部８１Ａに起因して形成されるので、第１凹部８４Ａは第１凹部８１Ａに起因して形成されることになる。第２発明の第２実施形態で説明したように、第１凹部８１Ａ（第２実施形態の凹部８１）は第１電極側トレンチ２１Ａ（第２実施形態の電極側トレンチ２１）に起因して形成される。したがって、第１外部接続電極４Ｂの第１凹部８４Ａは、第１電極側トレンチ２１Ａに起因して形成されることになる。

第２凹部８４Ｂは、その下地層である第２パッド５Ａｂの表面の第２凹部８３Ｂに起因して形成される。第２凹部８３Ｂは第２凹部８２Ｂに起因して形成され、第２凹部８２Ｂは第２凹部８１Ｂに起因して形成されるので、第２凹部８４Ｂは第２凹部８１Ｂに起因して形成されることになる。第１凹部８１Ａが第１電極側トレンチ２１Ａに起因して形成されるように、第２凹部８１Ｂは第２電極側トレンチ２１Ｂに起因して形成される。したがって、第２外部接続電極５Ｂの第２凹部８４Ｂは、第２電極側トレンチ２１Ｂに起因して形成されることになる。

パッシベーション膜１６および樹脂膜１７は、素子形成面２ａのコイル形成領域１０Ｃにおいて、コイル３、絶縁膜８、第１電極膜４Ａおよび第２電極膜５Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

第２発明の第３実施形態のチップインダクタ１Ｂは、第２発明の第２実施形態とほぼ同様な製造方法によって製造することができる。第２発明の第２実施形態との製造工程上の違いは、コイル形成用トレンチ１１を形成する際に、第１電極側トレンチ２１Ａに加えて、第２電極側トレンチ２１Ｂを形成することが異なっているだけであるので、その説明を省略する。

図７３は、チップインダクタ１Ｂの内部の電気的構造を示す電気回路図である。コイル３（図７３では記号Ｌで示す）の一端は第１電極４に接続され、コイル３の他端は第２電極に接続されている。これにより、所定のインダクタンスを有するインダクタとして機能する。
コイルの性能（品質）を表すパラメータとして、コイルのＱ（Quality Factor）値がある。Ｑ値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。

コイル３のＱ値は、次式（3）によって表される。
Ｑ＝２πｆＬ／Ｒ …(3)
前記式(3)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３のインダクタンス、Ｒはコイル３の内部抵抗である。
この第２発明の第３実施形態の構成によれば、基板２には素子形成面２ａから掘り下げられたコイル形成用トレンチ１１が平面視で螺旋状に形成されており、コイル形成用トレンチ１１内に導電体５１が埋め込まれることにより、コイル３が形成されている。そのため、コイル３の断面積（コイル３の螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、コイル３の内部抵抗（前記式(3)のＲ）を小さくすることができる。これにより、コイル３のＱ値を高くすることができるから、性能の高いチップインダクタを提供できる。

また、基板２にコイル形成用トレンチ１１を形成し、コイル形成用トレンチ１１内に導電体５１を埋め込むことによってコイル３を形成できるから、コイル３の製造が容易である。これにより、製造が容易なチップトランスを提供できる。
また、この第２発明の第３実施形態では、素子形成面２ａの第１外部接続電極４Ｂに対向する領域（第１電極形成領域１０Ａ）に複数の第１電極側トレンチ２１Ａが形成されているとともに、素子形成面２ａの第２外部接続電極５Ｂに対向する領域（第２電極形成領域１０Ｂ）に複数の第２電極側トレンチ２１Ｂが形成されている。基板本体６における隣接する第１電極側トレンチ２１Ａの間の壁および隣接する第２電極側トレンチ２１Ｂの間の壁は、絶縁性を有する絶縁体部３０に形成されている。また、これらの電極側トレンチ２１Ａ，２１Ｂ内のほぼ全域が絶縁膜１２によって埋め尽くされている。これにより、基板本体６の第１電極４のパッド４Ａｂおよび第２電極５のパッド５Ａｂ直下の領域のほぼ全域が、絶縁体部３０に形成されている。このため、絶縁膜７を挟んで対向する、基板本体６と第１電極４および第２電極５との間に形成される寄生容量を、絶縁体部を有しない本体基板（半導体基板）を用いる場合に比べて低減することができる。

さらに、基板２の一方の表面である素子形成面２ａに第１電極４および第２電極５の外部接続電極４Ｂ，５Ｂがいずれも形成されている。そこで、図７４に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４Ｂ，５Ｂをはんだ９２によって実装基板９１上に接合することにより、チップインダクタ１Ｂを実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップインダクタ１Ｂを提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップインダクタ１Ｂを実装基板９１に接続できる。これによって、実装基板９１上におけるチップインダクタ１Ｂの占有空間を小さくできる。とくに、実装基板９１上におけるチップインダクタ１の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図７５Ａおよび図７５Ｂは、第２発明の第２実施形態（第３発明の一実施形態）および第３実施形態のチップインダクタ１Ａ，１Ｂに対する外部接続電極の変形例を示す断面図である。図７５Ａは、図５２（図６６）に対応する切断面を示し、図７５Ｂは、図５５（図６９）に対応する切断面を示している。図７５Ａおよび図７５Ｂにおいて、前述の図５２（図６６）および図５５（図６９）の各部に対応する部分には、図５２（図６６）および図５５（図６９）と同じ符号を付して示す。

パッシベーション膜１６および樹脂膜１７における一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされ、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。
第１外部接続電極４Ｂは、基板２の一端部側のパッシベーション膜９の上部を覆うように、絶縁膜８表面の周縁部から、基板２の一端部側の三方の側面２ｃを覆うパッシベーション膜９の表面に跨るように形成されている。つまり、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａ（パッド４Ａｂ）および絶縁膜８の表面に加えて、基板２の三方の側面２ｃ上のパッシベーション膜９をも覆うように形成されている。

同様に、第２外部接続電極５Ｂは、基板２の他端部側のパッシベーション膜９の上部を覆うように、絶縁膜８表面の周縁部から、基板２の他端部側の三方の側面２ｃを覆うパッシベーション膜９の表面に跨るように形成されている。つまり、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａ（パッド５Ａｂ）および絶縁膜８の表面に加えて、基板２の他端部側の三方の側面２ｃ上のパッシベーション膜９をも覆うように形成されている。

このように、このチップインダクタ１Ａ，１Ｂでは、第１外部接続電極４Ｂが基板２の一端部側の三方の側面２ｃを覆うように形成され、第２外部接続電極５Ｂが基板２の他端部側の三方の側面２ｃを覆うように形成されている。すなわち、基板２上の素子形成面２ａに加えて、基板２の側面２ｃにも外部接続電極４Ｂ，５Ｂが形成されている。これにより、前述の図５９または図７４に示すような形態で、チップインダクタ１Ａ，１Ｂの外部接続電極４Ｂ，５Ｂを実装基板にはんだ付けする場合、外部接続電極４Ｂ，５Ｂと実装基板との間の接合面積を拡大することができる。その結果、外部接続電極４Ｂ，５Ｂの実装基板に対する接合強度を向上させることができる。

この第２発明の第３実施形態においても、コイル形成用トレンチ１１内に埋め込まれる導電体５１の構造は、第２発明の第１実施形態の導電体５１の変形例として説明した図４８Ａおよび図４８Ｂに示した構造であってもよい。
図７６Ａは、第２発明の第４実施形態に係るチップインダクタの一部切欠斜視図であり、図７６Ｂは、チップインダクタの内部に形成されたコイルを示す斜視図である。

チップインダクタ１Ｃは、微小なチップ部品であり、直方体形状である。チップインダクタ１Ｃの平面形状は矩形であり、その長手方向の長さＬが０．４ｍｍ程度、短手方向の長さＷが０．２ｍｍ程度であってもよい。また、チップインダクタ１Ｃの全体の厚さＴは、０．１５ｍｍ程度であってもよい。
チップインダクタ１Ｃは、基板２と、基板２の内部に形成されたコイル３と、コイル３の一端部に接続された第１電極４と、コイル３の他端部に接続された第２電極５とを含む。

図７７はチップインダクタの平面図であり、図７８は、図７７のLXXVIII-LXXVIII線に沿う断面図であり、図７９は、図７８の部分拡大断面図である。図８０は、図７７のLXXX-LXXX線に沿う断面図であり、図８１は、図７７のLXXXI-LXXXI線に沿う断面図である。図８２は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図７６Ａの上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜３２によって覆われている。基板２の４つの側面２ｃおよび絶縁膜３２の外周面は窒化膜等のパッシベーション膜９で覆われている。

図７７を参照して、素子形成面２ａには、その一端部に第１電極４を形成するための第１電極形成領域１０Ａが設けられ、その他端部に第２電極５を形成するための第２電極形成領域１０Ｂが設けられている。これらの各領域１０Ａ，１０Ｂは、平面視において矩形である。第１電極形成領域１０Ａと第２電極形成領域１０Ｂとの間の素子形成面２ａに、コイル形成領域１０Ｃが設けられている。コイル形成領域１０Ｃは、この実施形態では、矩形に形成されている。

第１電極形成領域１０Ａに、第１電極４の外部接続電極（第１外部接続電極）４Ｂが配置されており、第２電極形成領域１０Ｂに、第２電極５の外部接続電極（第２外部接続電極）５Ｂが配置されている。第１外部接続電極４Ｂは、平面視で矩形であり、第１電極形成領域１０Ａの全域を覆っている。第２外部接続電極５Ｂは、平面視で矩形であり、第２電極形成領域１０Ｂの全域を覆っている。

基板２には、コイル形成領域１０Ｃにおいて、コイル形成用トレンチ１１が、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。コイル形成用トレンチ１１は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ１１は、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ１１の断面（コイル形成用トレンチ１１の螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。コイル形成用トレンチ１１の幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。コイル形成用トレンチ１１の深さは、コイル形成用トレンチ１１内に形成されるコイル３の内部抵抗を小さくするために１０μｍ以上であることが好ましい。

図７９に示すように、コイル形成用トレンチ１１は、絶縁膜７に形成された第１トレンチ部分１１ａと、基板本体６に形成され、第１トレンチ部分１１ａと連通する第２トレンチ部分１１ｂとからなる。基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜をコイル形成用トレンチ１１の内面に形成する際に、基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体が熱酸化膜とされている例を示している。

コイル形成用トレンチ１１（第２トレンチ部分１１ｂ）内の絶縁膜１２の表面および絶縁膜７におけるコイル形成用トレンチ１１（第１トレンチ部分１１ａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。コイル形成用トレンチ１１内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。コイル形成用トレンチ１１内に埋め込まれている導電体５１によってコイル３が構成されている。したがって、コイル３は、平面視で、コイル形成用トレンチ１１と同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、コイル３は、基板２の各側面２ｃそれぞれに平行な板状部分を複数有している。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、コイル３に沿ってのび、コイル３を覆うように形成された平面視螺旋状の配線３１が形成されている。配線３１の幅はコイル３の幅よりも大きく、その両側部がコイル３の両側よりも外方に張り出している。配線３１はコイル３の上端部に接触している。配線３１は、たとえばＡｌからなる。
基板２の素子形成面２ａ上には、素子形成面２ａおよび配線３１を被覆するように、絶縁膜３２が形成されている。絶縁膜３２は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜３２は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜３２には、配線３１の一端部（外周側端部）を露出させる第１コンタクト孔１４（図７７および図８０参照）と、配線３１の他端部（内周側端部）を露出させる第２コンタクト孔１５（図７７および図７８参照）とが形成されている。前述したように、基板２の側面２ｃと絶縁膜３２の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜３２の表面には、第１電極４および第２電極５が形成されている。第１電極４は、絶縁膜３２の表面に形成された第１電極膜４Ａと、第１電極膜４Ａに接合された第１外部接続電極４Ｂとを含む。第１電極膜４Ａは、図７７に示すように、配線３１の一端部に接続された引出し電極４Ａａと、引出し電極４Ａａと一体的に形成された第１パッド４Ａｂとを含む。第１パッド４Ａｂは、素子形成面２ａの一端部に矩形に形成されている。この第１パッド４Ａｂに第１外部接続電極４Ｂが接続されている。引出し電極４Ａａは、図７７および図８０に示すように、絶縁膜３２の表面から第１コンタクト孔１４内に入り込み、第１コンタクト孔１４内で配線３１の一端部に接続されている。引出し電極５Ａａは、配線３１の一端部上を通って、第１パッド４Ａｂに至る直線に沿って直線状に形成されている。

なお、コイル形成用トレンチ１１の一端部を、第１パッド４Ａｂの下方位置まで延長することにより、コイル３（配線３１）の一端部を第１パッド４Ａｂの下方位置に配置させてもよい。このようにすると、第１コンタクト孔１４を第１パッド４Ａｂの下方位置に形成できるので、コイル３（配線３１）の一端部を第１パッド４Ａｂに接続できるようになる。この場合には、第１電極膜４Ａを第１パッド４Ａｂのみから構成できるので、引出し電極４Ａａは不要となる。

第２電極５は、絶縁膜３２の表面に形成された第２電極膜５Ａと、第２電極膜５Ａに接合された第２外部接続電極５Ｂとを含む。第２電極膜５Ａは、図７７に示すように、配線３１の他端部に接続された引出し電極５Ａａと、引出し電極５Ａａと一体的に形成された第２パッド５Ａｂとを含む。第２パッド５Ａｂは、素子形成面２ａの他端部に矩形に形成されている。この第２パッド５Ａｂに第２外部接続電極５Ｂが接続されている。引出し電極５Ａａは、図７７および図７８に示すように、絶縁膜３２の表面から第２コンタクト孔１５内に入り込み、第２コンタクト孔１５内で配線３１の他端部に接続されている。引出し電極５Ａａは、配線３１の他端部上を通って、第２パッド５Ａｂに至る直線に沿って直線状に形成されている。電極膜４Ａ，５Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１電極膜４Ａおよび第２電極膜５Ａは、たとえば、窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、第１電極膜４Ａの第１パッド４Ａｂ表面の内方側の縁部を除く領域および第２電極膜５Ａの第２パッド５Ａｂ表面の内方側の縁部を除く領域をそれぞれ露出させる２つの切除部１８，１９が形成されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視で、素子形成面２ａのコイル形成領域１０Ｃに対応する領域に形成されており、絶縁膜３２、第１パッド４Ａｂ表面の内方側の縁部および第２パッド５Ａｂ表面の内方側の縁部を覆っている。

一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされており、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。第１外部接続電極４Ｂおよび第２外部接続電極５Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って基板２の内方に引き出された引出し部２０を有している。この実施形態では、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａ（パッド４Ａｂ）および絶縁膜３２の表面に加えて、基板２の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４Ｂの内方側の側面を除く３つの側面は、基板２の一端部側の絶縁膜３２の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

同様に、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａ（パッド５Ａｂ）および絶縁膜３２の表面に加えて、基板２の他端部側のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極５Ｂの内方側の側面を除く３つの側面は、基板２の他端部側の絶縁膜３２の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４Ｂ，５Ｂは、たとえば、電極膜４Ａ，５Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

パッシベーション膜１６および樹脂膜１７は、素子形成面２ａのコイル形成領域１０Ｃにおいて、コイル３、絶縁膜３２、第１電極膜４Ａおよび第２電極膜５Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜３２の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜３２の外周面を保護する保護膜として機能している。

図８３は、チップインダクタ１Ｃの内部の電気的構造を示す電気回路図である。コイル３（図８３では記号Ｌで示す）の一端は第１電極４に接続され、コイル３の他端は第２電極に接続されている。これにより、所定のインダクタンスを有するインダクタとして機能する。
コイルの性能（品質）を表すパラメータとして、コイルのＱ（Quality Factor）値がある。Ｑ値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。

コイル３のＱ値は、次式（4）によって表される。
Ｑ＝２πｆＬ／Ｒ …(4)
前記式(4)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３のインダクタンス、Ｒはコイル３の内部抵抗である。
この第２発明の第４実施形態の構成によれば、基板２には素子形成面２ａから掘り下げられたコイル形成用トレンチ１１が平面視で螺旋状に形成されており、コイル形成用トレンチ１１内に導電体５１が埋め込まれることにより、コイル３が形成されている。そのため、コイル３の断面積（コイル３の螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、コイル３の内部抵抗（前記式(4)のＲ）を小さくすることができる。このため、コイル３のＱ値を高くすることができるから、性能の高いチップインダクタを提供できる。

また、基板２にコイル形成用トレンチ１１を形成し、コイル形成用トレンチ１１内に導電体５１を埋め込むことによってコイル３を形成できるから、コイル３の製造が容易である。これにより、製造が容易なチップトランスを提供できる。
また、この第２発明の第４実施形態では、チップインダクタ１Ｃは、素子形成面２上にコイル３に沿って形成され、コイル３の上端部に接触する配線３１を有している。このため、コイル形成用トレンチ１１内への導電体５１の埋め込み性の良くない箇所がたとえ生じたとしても、配線３１によってその箇所を補うことができる。これにより、コイル形成用トレンチ１１内への導電体５１の埋め込み不良によって、コイル３の途中箇所に断線が生じたとしても、その断線箇所を配線３１によって接続することができるようになる。

さらに、基板２の一方の表面である素子形成面２ａに第１電極４および第２電極５の外部接続電極４Ｂ，５Ｂがいずれも形成されている。そこで、図８４に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４Ｂ，５Ｂをはんだ９２によって実装基板９１上に接合することにより、チップインダクタ１Ｃを実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップインダクタ１Ｃを提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップインダクタ１Ｃを実装基板９１に接続できる。これによって、実装基板９１上におけるチップインダクタ１Ｃの占有空間を小さくできる。とくに、実装基板９１上におけるチップインダクタ１Ｃの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図８５Ａ〜図８５Ｍは、チップインダクタ１Ｃ製造工程の一例を説明するための断面図であり、図７８に対応する切断面を示す。また、図８６Ａ〜図８６Ｆは、コイルの製造工程の詳細を示す拡大断面図であり、図７９に対応する切断面を示す。
まず、図８５Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。

図８７は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図８７に示すように、複数のチップインダクタ１Ｃに対応した、チップインダクタ領域Ｘが、マトリクス状に配置されている。隣接するチップインダクタ領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のチップインダクタ１Ｃが得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、コイル形成用トレンチ１１を形成すべき領域に対応する部分が除去される。これにより、絶縁膜７に第１トレンチ部分１１ａが形成される。そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図８５Ｂおよび図８６Ａに示すように、元基板５０に第２トレンチ部分１１ｂが形成される。これにより、絶縁膜７および元基板５０に、第１トレンチ部分１１ａおよび第２トレンチ部分１１ｂからなるコイル形成用トレンチ１１が形成される。コイル形成用トレンチ１１は、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、図８５Ｂおよび図８６Ｂに示すように、コイル形成用トレンチ１１の内面に熱酸化法により絶縁膜（熱酸化膜）１２が形成される。この際、元基板５０におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。図８５Ｂには、絶縁膜１２は省略されているが、絶縁体部３０は図示されている。この実施形態では、元基板５０における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体が熱酸化膜とされる。

次に、たとえばスパッタ法により、コイル形成用トレンチ１１内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、図８６Ｃに示すように、コイル形成用トレンチ１１内の絶縁膜１２および絶縁膜７の表面ならびにコイル形成用トレンチ１１外の絶縁膜７の表面にバリアメタル膜１３が形成され。この後、アニール処理が施される。この後、図８５Ｃおよび図８６Ｄに示すように、たとえばＣＶＤ法により、コイル形成用トレンチ１１内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。

次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図８５Ｄおよび図８６Ｅに示すように、コイル形成用トレンチ１１内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。コイル形成用トレンチ１１内に埋め込まれた導電体５１によって、平面視螺旋状のコイル３が形成される。

次に、たとえばスパッタにより、絶縁膜７（素子形成面２ａ）上に、配線３１を形成するための配線膜が形成される。この実施形態では、Ａｌからなる配線膜が形成される。この後、フォトリソグラフィおよびエッチングにより、配線膜がパターニングされることにより、図８５Ｅおよび図８６Ｆに示すように、コイル３上に配線３１が形成される。配線３１は、平面視でコイル３とほぼ同じパターンの螺旋状でかつコイル３の上端部に接触している。

次に、図８５Ｆに示すように、素子形成面２ａおよび配線３１を被覆するように、素子形成面２ａ上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜３２が形成される。この絶縁膜３２は、たとえばＣＶＤ法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜３２のうち配線３１の一端部および他端部に対応する領域に、それぞれ絶縁膜３２を貫通する第１コンタクト孔１４（図８０参照）および第２コンタクト孔１５（図８５Ｆ参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１４，１５内を含む絶縁膜３２上に、第１電極４および第２電極５を構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図８５Ｇに示すように、前記電極膜が第１電極膜４Ａおよび第２電極膜５Ａに分離される。

次に、図８５Ｈに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部１８，１９に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部１８，１９に対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に切除部１８，１９が形成される。

次に、図８５Ｉに示すように、境界領域Ｙ（図８７参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、図８５Ｉに示すように、元基板５０、絶縁膜７および絶縁膜３２が、絶縁膜３２の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図８５Ｊに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図８５Ｋに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、電極膜４Ａ，５Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図８５Ｌに示すように、各切除部１８，１９から露出している第１電極膜４Ａ（第１パッド４Ａｂ）および第２電極膜５Ａ（第２パッド５Ａｂ）に、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１外部接続電極４Ｂおよび第２外部接続電極５Ｂが形成される。
この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のチップインダクタ領域Ｘが個片化される。具体的には、図８５Ｍに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のチップインダクタ領域Ｘは、個々のチップインダクタ１Ｃに分離される。その後、複数のチップインダクタ１Ｃに対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

図８８Ａおよび図８８Ｂは、第２発明の第４実施形態のチップインダクタ１Ｃに対する外部接続電極の変形例を示す断面図である。図８８Ａは、図７８に対応する切断面を示し、図８８Ｂは、図８１に対応する切断面を示している。図８８Ａおよび図８８Ｂにおいて、前述の図７８および図８１の各部に対応する部分には、図７８および図８１と同じ符号を付して示す。

パッシベーション膜１６および樹脂膜１７における一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされ、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。
第１外部接続電極４Ｂは、基板２の一端部側のパッシベーション膜９の上部を覆うように、絶縁膜３２表面の周縁部から、基板２の一端部側の三方の側面２ｃを覆うパッシベーション膜９の表面に跨るように形成されている。つまり、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａ（パッド４Ａｂ）および絶縁膜３２の表面に加えて、基板２の三方の側面２ｃ上のパッシベーション膜９をも覆うように形成されている。

同様に、第２外部接続電極５Ｂは、基板２の他端部側のパッシベーション膜９の上部を覆うように、絶縁膜３２表面の周縁部から、基板２の他端部側の三方の側面２ｃを覆うパッシベーション膜９の表面に跨るように形成されている。つまり、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａ（パッド５Ａｂ）および絶縁膜３２の表面に加えて、基板２の他端部側の三方の側面２ｃ上のパッシベーション膜９をも覆うように形成されている。

このように、このチップインダクタ１Ｃでは、第１外部接続電極４Ｂが基板２の一端部側の三方の側面２ｃを覆うように形成され、第２外部接続電極５Ｂが基板２の他端部側の三方の側面２ｃを覆うように形成されている。すなわち、基板２上の素子形成面２ａに加えて、基板２の側面２ｃにも外部接続電極４Ｂ，５Ｂが形成されている。これにより、前述の図８４に示すような形態で、チップインダクタ１Ｃの外部接続電極４Ｂ，５Ｂを実装基板にはんだ付けする場合、外部接続電極４Ｂ，５Ｂと実装基板との間の接合面積を拡大することができる。その結果、外部接続電極４Ｂ，５Ｂの実装基板に対する接合強度を向上させることができる。

第２発明の第４実施形態においても、第２発明の第２実施形態と同様に、コイル形成用トレンチ１１を形成する工程において、第１および第２電極形成領域１０Ａ，１０Ｂのうちの一方の電極形成領域にのみ電極側トレンチ（凹部形成用トレンチ）２１を形成してもよい。このようにすると、第１電極４（第１外部接続電極４Ｂ）および第２電極５（第２外部接続電極５Ｂ）のいずれか一方の表面に凹部８４を形成することができる。これにより、チップインダクタの極性方向を容易に判別できるようになる。

また、第２発明の第４実施形態においても、第２発明の第３実施形態と同様に、コイル形成用トレンチ１１を形成する工程において、第１および第２電極形成領域１０Ａ，１０Ｂに、それぞれ第１および第２電極側トレンチ２１Ａ，２１Ｂを形成してもよい。このようにすると、基板２における第１電極４に対向する部分および第２電極５に対向する部分のほぼ全域を、絶縁性を有する絶縁体部に形成することができる。これにより、絶縁膜７を挟んで対向する、基板本体６と第１電極４および第２電極５との間に形成される寄生容量を、絶縁体部を有しない本体基板（半導体基板）を用いる場合に比べて低減することができる。

また、第２発明の第４実施形態においても、コイル形成用トレンチ１１内に埋め込まれる導電体５１の構造は、第２発明の第１実施形態の導電体５１の変形例として説明した図４８Ａおよび図４８Ｂに示した構造であってもよい。
以上、第２発明の第１〜第４実施形態および第３発明の一実施形態について説明したが、第２発明または第３発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、コイル３は、平面視で螺旋状に形成された１本のコイルから構成されているが、コイル３は互いに平行な複数本のコイル（平行コイル）から構成されていてもよい。この場合、複数本の平行コイルの一端部が第１電極に接続され、複数本の平行コイルの他端部が第２電極に接続される。

図８９は、コイルが互いに平行な２本のコイル３Ａ，３Ｂから構成されているチップインダクタ１Ｄを示している。図８９において、前述の図３４の各部に対応する部分には、図３４と同じ符号を付して示す。
このチップインダクタ１Ｄでは、基板２には、互いに平行な２本のコイル形成用トレンチ１１Ａ，１１Ｂが平面視で螺旋状に形成されている。そして、これらのコイル形成用トレンチ１１Ａ，１１Ｂにそれぞれ埋め込まれた導電体５１によって、コイル３Ａ，３Ｂが形成されている。２本のコイル３Ａ，３Ｂの一端部は第１電極４の第１電極膜４Ａに接続され、２本のコイル３Ａ，３Ｂの他端部は、第２電極５の第２電極膜５Ａに接続されている。

図９０は、チップインダクタ１Ｄの内部の電気的構造を示す電気回路図である。図９０においては、一方のコイル３ＡをＬ１で示し、他方のコイル３ＢをＬ２で示している。２本のコイル３Ａ，３Ｂの一端は第１電極４に共通接続され、２本のコイル３Ａ，３Ｂの他端は第２電極５に共通接続されている。つまり、第１電極４と第２電極との間に、２本のコイル３Ａ，３Ｂが並列に接続されている。これにより、全体として１つのインダクタとして機能する。

一方のコイル３ＡのインダクタンスをＬ１とし、他方のコイル３ＢのインダクタンスをＬ２とすると、コイル３のインダクタンスＬは、次式(5)で示される。
Ｌ=（Ｌ１×Ｌ２）／（Ｌ１＋Ｌ２） …(5)
コイル３のＱ値は、次式（6）によって表される。
Ｑ＝２πｆＬ／Ｒ …(6)
前記式(6)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３のインダクタンス、Ｒはコイル３の内部抵抗である。

チップインダクタ１Ｄでは、コイル３が１本のコイルから構成されている場合に比べて、巻数が減るとともに２本のコイルが並列接続されるためインダクタンスＬは減少するが、内部抵抗Ｒも減少するため、良好なＱ値を得ることができる。
前述した第２発明の第１〜第４実施形態または第３発明の一実施形態では、コイル３（コイル形成用トレンチ１１）は、平面視において四角形の螺旋状に形成されているが、コイル３（コイル形成用トレンチ１１）は図９１に示すように、平面視において円形の螺旋状であってよい。また、コイル３（コイル形成用トレンチ１１）は、図９２に示すように平面視八角形の螺旋状等のように四角形以外の多角形の螺旋状であってもよい。

また、基板２は、絶縁性を有する材料からなる基板であってもよい。
［３］第４発明について
第４発明の目的は、性能の高いチップトランスおよびそれを備えた回路アセンブリを提供することである。
第４発明の他の目的は、性能の高いチップトランスの製造方法を提供することである。

第４発明は、次のような特徴を有している。
Ｃ１．素子形成面を有する基板と、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において螺旋状の１次コイル形成用トレンチおよび２次コイル形成用トレンチと、前記１次コイル形成用トレンチ内に埋め込まれた導電体から構成される１次コイルと、前記２次コイル形成用トレンチ内に埋め込まれた導電体から構成される２次コイルとを含む、チップトランス。

この構成では、１次コイルの断面積（１次コイルの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、１次コイルの内部抵抗を小さくすることができる。同様に、２次コイルの断面積（２次コイルの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、２次コイルの内部抵抗を小さくすることができる。これにより、１次コイルおよび２次コイルのＱ（Quality Ｆactor）値を高くすることができるから、性能の高いチップトランスを提供できる。

また、基板に１次コイル形成用トレンチおよび２次コイル形成用トレンチを形成し、各コイル形成用トレンチ内に導電体を埋め込むことによって１次コイルおよび２次コイルを形成できるから、１次コイルおよび２次コイルの製造が容易である。これにより、製造が容易なチップトランスを提供できる。
Ｃ２．前記素子形成面上に配置され、前記１次コイルの一端部および他端部がそれぞれ電気的に接続された第１電極および第２電極と、前記素子形成面上に配置され、前記２次コイルの一端部および他端部がそれぞれ電気的に接続された第３電極および第４電極とを含む、「Ｃ１．」に記載のチップトランス。

Ｃ３．前記素子形成面に、１次側形成領域と２次側形成領域とが、その表面に沿う一方向に並んで設けられており、前記１次側形成領域内に前記１次コイル形成用トレンチが形成され、前記２次側形成領域内に前記２次コイル形成用トレンチが形成されている、「Ｃ１．」または「Ｃ２．」に記載のチップトランス。
Ｃ４．前記１次側形成領域および前記２次側形成領域が、それぞれ前記平面視で一方向に長い矩形であり、前記１次側形成領域の一端部に前記第１電極が配置され、他端部に前記第２電極が配置されており、前記２次側形成領域の一端部に前記第３電極が配置され、他端部に前記第４電極が配置されている、「Ｃ３．」に記載のチップトランス。

Ｃ５．前記１次コイル形成用トレンチと前記２次コイル形成用トレンチとは、前記平面視おいて、一方のコイル形成用トレンチの間隙に他方のコイル形成用トレンチが配置されるように、配置されている、「Ｃ１．」または「Ｃ２．」に記載のチップトランス。この構成では、１次コイルと２次コイルとを接近させて配置することができるので、より性能の高いチップトランスを提供できる。

Ｃ６．記素子形成面が平面視で矩形であり、前記素子形成面の両側部の間の領域に、前記１次コイル形成用トレンチおよび前記２次コイル形成用トレンチが形成されており、前記素子形成面の一側部における一端部側に前記第１電極が配置され、前記一側部における他端部側に前記第２電極が配置されており、前記素子形成面の他側部における一端部側に前記第３電極が配置され、前記他側部における他端部側に前記第４電極が配置されている、「Ｃ５．」に記載のチップトランス。

Ｃ７．前記素子形成面上に前記１次コイルおよび２次コイルを覆うように形成され、前記１次コイルの一端部および他端部に対応する領域にそれぞれ第１コンタクト孔および第２コンタクト孔を有するともに、前記２次コイルの一端部および他端部に対応する領域にそれぞれ第３コンタクト孔および第４コンタクト孔を有する絶縁膜を含み、前記第１電極、前記第２電極、前記第３電極および前記第４電極が前記絶縁膜上に形成されており、前記第１電極は、前記第１コンタクト孔を介して前記１次コイルの一端部に接続されており、前記第２電極は、前記第２コンタクト孔を介して前記１次コイルの他端部に接続されており、前記第３電極は、前記第３コンタクト孔を介して前記２次コイルの一端部に接続されており、前記第４電極は、前記第４コンタクト孔を介して前記２次コイルの他端部に接続されている、「Ｃ２．」〜「Ｃ６．」のいずれかに記載のチップトランス。

Ｃ８．前記第１電極および前記第２電極とからなる１次側電極対と、前記第３電極および前記第４電極とからなる２次側電極対とのうちのいずれか一方の電極対の表面にのみ、複数の凹部が形成されている、「Ｃ２．」〜「Ｃ７．」のいずれかに記載のチップトランス。
チップトランスに対する画像検査時には、各電極の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この構成では、１次側電極対および２次側電極対のうちの一方の電極対の表面に複数の凹部が形成されているが、他方の電極対の表面には複数の凹部は形成されていない。凹部が形成されている方の電極対の表面に入射された光は凹部で乱反射される。これに対して、凹部が形成されていない方の電極対の表面に入射された光は乱反射されにくい。そのため、カメラによって得られる１次側電極対に対する画像情報（たとえば輝度情報）と２次側電極対に対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、１次側電極対と２次側電極対とを明確に識別できるようになる。つまり、この構成によれば、画像検査時に、チップトランスの１次側電極対と２次側電極対とを容易に判別できるようになる。

Ｃ９．前記基板の素子形成面に、前記平面視において、前記凹部が形成された位置と同じ位置に、第１の下地凹部が形成されている、「Ｃ８．」に記載のチップトランス。
この構成では、基板の素子形成面に形成された第１の下地凹部により、素子形成面上に形成される１次側電極対および２次側電極対のうちのいずれか一方の表面に凹部を形成することができる。すなわち、基板の素子形成面に第１の下地凹部を形成しておくことにより、１次側電極対および２次側電極対のうちのいずれか一方の表面に別途凹部を形成するための工程を追加することなく、１次側電極対および２次側電極対のうちのいずれか一方の表面に凹部を形成することができる。

Ｃ１０．前記素子形成面と前記第１〜第４電極との間に形成された絶縁膜を含み、前記絶縁膜の表面には、前記平面視において、前記第１の下地凹部が形成された位置と同じ位置に、第２の下地凹部が形成されている、「Ｃ９．」に記載のチップトランス。
この構成では、基板の素子形成面に形成された第１の下地凹部により、素子形成面上に形成される絶縁膜の表面に、第２の下地凹部を形成することができる。そして、絶縁膜の表面に形成された第２の下地凹部により、当該絶縁膜上に形成される１次側電極対および２次側電極対のうちのいずれか一方の表面に凹部を形成することができる。

Ｃ１１．前記複数の凹部は、複数の凹部が形成されている電極毎に、前記平面視において、それぞれ一方向に延びた直線状であり、前記一方向に直交する方向に間隔をおいて配置されており、前記平面視において、前記素子形成面上の前記凹部が形成された位置と同じ位置に、前記素子形成面から掘り下げることにより前記基板に形成された複数の凹部形成用トレンチと、前記各凹部形成用トレンチ内に埋め込まれた導電体とを含み、前記各凹部形成用トレンチ内の前記導電体の表面に前記第１の下地凹部が形成されている、「Ｃ９．」または「Ｃ１０．」に記載のチップトランス。

この構成によれば、基板に複数の凹部形成用トレンチを形成し、その凹部形成用トレンチ内に導電体を埋め込むことによって、第１の下地凹部を形成することができる。
Ｃ１２．前記複数の凹部形成用トレンチは、前記各コイル形成用トレンチと同じ工程で形成されている、「Ｃ１１．」に記載のチップトランス。この構成によれば、凹部形成用トレンチを各コイル形成用トレンチと同じ工程で製造できるので、製造工程数を低減することができる。

Ｃ１３．前記各コイル形成用トレンチの深さが１０μｍ以上である、「Ｃ１．」〜「Ｃ１２．」のいずれかに記載のチップトランス。この構成では、１次コイルおよび２次コイルの断面積を大きくすることができるので、１次コイルおよび２次コイルコイルの内部抵抗を小さくすることができる。これにより、１次コイルおよび２次コイルのＱ値を高くすることができる。

Ｃ１４．前記各コイル形成用トレンチの深さが１０μｍ以上８２μｍ以下である、「Ｃ１．」〜「Ｃ１２．」のいずれかに記載のチップトランス。
Ｃ１５．前記各コイル形成用トレンチの幅が、１μｍ以上３μｍ以下である、「Ｃ１．」〜「Ｃ１４．」のいずれかに記載のチップトランスである。
Ｃ１６．実装基板と、前記実装基板に実装された「Ｃ１．」〜「Ｃ１５．」のいずれかに記載のチップトランスとを含む、回路アセンブリ。この構成により、性能の高いチップトランスを用いた回路アセンブリを提供できる。

Ｃ１７．前記チップトランスが、前記実装基板にワイヤレスボンディングによって接続されている、「Ｃ１６．」に記載の回路アセンブリ。この構成により、実装基板上におけるチップトランスの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
Ｃ１８．素子形成面を有する基板に、前記素子形成面から掘り下げることにより、前記素子形成面に直交する法線方向から見た平面視において螺旋状の１次コイル形成用トレンチおよび２次コイル形成用トレンチを形成する第１工程と、前記１次コイル形成用トレンチ内および前記２次コイル形成用トレンチ内に導電体を埋め込むことにより、前記１次コイル形成用トレンチ内に１次コイルを形成するとともに前記２次コイル形成用トレンチ内に２次コイルを形成する第２工程とを含む、チップトランスの製造方法。

この発明の製造方法によれば、基板に形成された１次コイル形成用トレンチ内および２次コイル形成用トレンチ内に、それぞれ１次コイルおよび２次コイルを形成することができる。したがって、前述の請求項１において述べた効果と同様の効果を奏するチップトランスを提供できる。
Ｃ１９．前記１次コイルおよび前記２次コイルを被覆するように前記素子形成面上に絶縁層を形成する第３工程と、前記１次コイルの一端部を露出させる第１コンタクト孔と、前記１次コイルの他端部を露出させる第２コンタクト孔と、前記２次コイルの一端部を露出させる第３コンタクト孔と、前記２次コイルの他端部を露出させる第４コンタクト孔とを、前記絶縁層に形成する第４工程と、前記第１コンタクト孔を介して前記１次コイルの一端部に接触する第１電極と、前記第２コンタクト孔を介して前記１次コイルの他端部に接触する第２電極と、前記第３コンタクト孔を介して前記２次コイルの一端部に接触する第３電極と、前記第４コンタクト孔を介して前記２次コイルの他端部に接触する第４電極とを、前記絶縁膜上に形成する第５工程とをさらに含む、「Ｃ１８．」に記載のチップトランスの製造方法。

この製造方法によれば、素子形成面上に形成された絶縁膜上に、１次コイルの一端部が接続された第１電極と、１次コイルの他端部が接続された第２電極と、２次コイルの一端部が接続された第３電極と、２次コイルの他端部が接続された第４電極とを形成することができる。
第４発明の実施の形態を、図９３Ａ〜図１４４Ｆを参照して詳細に説明する。図９３Ａ〜図１４４Ｆ中の符号は、前述の第１発明〜第３発明の説明に使用した図１〜図９２中の符号とは無関係である。

図９３Ａは、第４発明の第１実施形態に係るチップトランスの一部切欠斜視図であり、図９３Ｂは、チップトランスの内部に形成された１次コイルおよび２次コイルを示す斜視図である。
チップトランス１は、微小なチップ部品であり、直方体形状である。チップトランス１の平面形状は矩形であり、隣り合う２辺のうちの一方の辺の長さＬが０．４ｍｍ程度、他方の辺の長さＷが０．４ｍｍ程度であってもよい。また、チップトランス１の全体の厚さＴは、０．１５ｍｍ程度であってもよい。

チップトランス１は、基板２と、基板２の内部に形成された１次コイル３Ａおよび２次コイル３Ｂと、１次コイル３Ａの一端部に接続された第１電極４１と、１次コイル３Ａの他端部に接続された第２電極４２と、２次コイル３Ｂの一端部に接続された第３電極４３と、２次コイル３Ｂの他端部に接続された第４電極４４とを含む。１次コイル３Ａの巻数と２次コイル３Ｂの巻数とは、異なっている。この実施形態では、１次コイル３Ａの巻数が２次コイル３Ｂの巻数よりも多い例を示しているが、２次コイル３Ｂの巻数が１次コイル３Ａの巻数よりも多くてもよい。

図９４はチップトランスの平面図であり、図９５Ａは、図９４のXCVA-XCVA線に沿う断面図であり、図９５Ｂは、図９５Ａの部分拡大断面図である。図９６Ａは、図９４のXCVIA-XCVIA線に沿う断面図であり、図９６Ｂは、図９６Ａの部分拡大断面図である。図９７は、図９４のXCVII-XCVII線に沿う断面図であり、図９８は、図９４のXCVIII-XCVIII線に沿う断面図である。図９９は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

以下において、「前」とは図９４の紙面の下側を、「後」とは図９４の紙面の上側を、「左」とは図９４の紙面の左側を、「右」とは図９４の紙面の右側を、それぞれいうものとする。
基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図９３Ａの上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。この実施形態（第４発明の他の実施形態も同様）においては、基板本体６はシリコン基板からなり、絶縁膜７は熱酸化膜（ＳｉＯ_２）からなる。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図９４および図９９を参照して、素子形成面２ａには、その前半部分にトランスの１次側回路を形成するための１次側形成領域４５が設けられ、その後半部分にトランスの２次側回路を形成するための２次側形成領域４６が設けられている。これらの各領域４５，４６は、平面視において、左右方向に長い矩形である。１次側形成領域４５の一方の端部（左側端部）に、第１電極形成領域４５Ａが設けられ、他方の端部（左側端部）に第２電極形成領域４５Ｂが設けられている。２次側形成領域４６の一方の端部（左側端部）に、第３電極形成領域４６Ａが設けられ、他方の端部（左側端部）に第４電極形成領域４６Ｂが設けられている。

第１電極形成領域４５Ａに、第１電極４１の外部接続電極（第１外部接続電極）４１Ｂが配置されており、第２電極形成領域４５Ｂに、第２電極４２の外部接続電極（第２外部接続電極）４２Ｂが配置されている。第１外部接続電極４１Ｂは、平面視で矩形であり、第１電極形成領域４５Ａのうち、第３電極形成領域４６Ａ側の縁部を除いた領域を覆っている。第２外部接続電極４２Ｂは、平面視で矩形であり、第２電極形成領域４５Ｂのうち、第４電極形成領域４６Ｂ側の縁部を除いた領域を覆っている。これらの外部接続電極４１Ｂ，４２Ｂの間の素子形成面２ａに、１次コイル形成領域４５Ｃが設けられている。１次コイル形成領域４５Ｃは、この実施形態では、矩形に形成されている。

第３電極形成領域４６Ａに、第３電極４３の外部接続電極（第３外部接続電極）４３Ｂが配置されており、第４電極形成領域４６Ｂに、第４電極４４の外部接続電極（第４外部接続電極）４４Ｂが配置されている。第３外部接続電極４３Ｂは、平面視で矩形であり、第３電極形成領域４６Ａのうち、第１電極形成領域４５Ａ側の縁部を除いた領域を覆っている。第４外部接続電極４４Ｂは、平面視で矩形であり、第４電極形成領域４６Ｂのうち、第２電極形成領域４５Ｂ側の縁部を除いた領域を覆っている。これらの外部接続電極４３Ｂ，４４Ｂの間の素子形成面２ａに、２次コイル形成領域４６Ｃが設けられている。２次コイル形成領域４６Ｃは、この実施形態では、矩形に形成されている。

図９４、図９５Ａ、図９５Ｂ、図９７および図９９を参照して、基板２には、１次コイル形成領域４５Ｃにおいて、１次コイル形成用トレンチ１１Ａが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。１次コイル形成用トレンチ１１Ａは、平面視において螺旋状に形成されている。この実施形態では、１次コイル形成用トレンチ１１Ａは、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。

１次コイル形成用トレンチ１１Ａの断面（１次コイル形成用トレンチ１１Ａの螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。１次コイル形成用トレンチ１１Ａの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、１次コイル形成用トレンチ１１Ａの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。１次コイル形成用トレンチ１１Ａの深さは、１次コイル形成用トレンチ１１Ａ内に形成される１次コイル３Ａの内部抵抗を小さくするために１０μｍ以上であることが好ましい。

図９５Ｂに示すように、１次コイル形成用トレンチ１１Ａは、絶縁膜７に形成された第１トレンチ部分１１Ａａと、基板本体６に形成され、第１トレンチ部分１１Ａａと連通する第２トレンチ部分１１Ａｂとからなる。基板本体６における１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜を１次コイル形成用トレンチ１１Ａの内面に形成する際に、基板本体６における１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６における螺旋状の１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）によって挟まれた壁の全体が熱酸化膜とされている例を示している。

１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）内の絶縁膜１２の表面および絶縁膜７における１次コイル形成用トレンチ１１Ａ（第１トレンチ部分１１Ａａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。１次コイル形成用トレンチ１１Ａ内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。１次コイル形成用トレンチ１１Ａ内に埋め込まれている導電体５１によって１次コイル３Ａが構成されている。したがって、１次コイル３Ａは、平面視で、１次コイル形成用トレンチ１１Ａと同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、１次コイル３Ａは、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。

図９４、図９６Ａ、図９６Ｂ、図９７および図９９を参照して、基板２には、２次コイル形成領域４６Ｃにおいて、２次コイル形成用トレンチ１１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。２次コイル形成用トレンチ１１Ｂは、平面視において螺旋状に形成されている。この実施形態では、２次コイル形成用トレンチ１１Ｂは、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。２次コイル形成用トレンチ１１Ｂの旋回数は、１次コイル形成用トレンチ１１Ａの旋回数より少ない。

２次コイル形成用トレンチ１１Ｂの断面（２次コイル形成用トレンチ１１Ｂの螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。２次コイル形成用トレンチ１１Ｂの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、２次コイル形成用トレンチ１１Ｂの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。２次コイル形成用トレンチ１１Ｂの深さは、２次コイル形成用トレンチ１１Ｂ内に形成される２次コイル３Ｂの内部抵抗を小さくするために１０μｍ以上であることが好ましい。

図９６Ｂに示すように、２次コイル形成用トレンチ１１Ｂは、絶縁膜７に形成された第１トレンチ部分１１Ｂａと、基板本体６に形成され、第１トレンチ部分１１Ｂａと連通する第２トレンチ部分１１Ｂｂとからなる。基板本体６における２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜を２次コイル形成用トレンチ１１Ｂの内面に形成する際に、基板本体６における２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６における螺旋状の２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされている例を示している。

２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）内の絶縁膜１２の表面および絶縁膜７における２次コイル形成用トレンチ１１Ｂ（第１トレンチ部分１１Ｂａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。２次コイル形成用トレンチ１１Ｂ内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。２次コイル形成用トレンチ１１Ｂ内に埋め込まれている導電体５１によって２次コイル３Ｂが構成されている。したがって、２次コイル３Ｂは、平面視で、２次コイル形成用トレンチ１１Ｂと同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、２次コイル３Ｂは、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。このため、２次コイル３Ｂの巻数は、１次コイル３Ａの巻き数よりも少ない。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１（コイル３Ａ，３Ｂ）を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、１次コイル３Ａの一端部（外周側端部）を露出させる第１コンタクト孔１４Ａ（図９４および図９７参照）と、１次コイル３Ａの他端部（内周側端部）を露出させる第２コンタクト孔１５Ａ（図９４および図９５Ａ参照）とが形成されている。さらに、絶縁膜８には、２次コイル３Ｂの一端部（外周側端部）を露出させる第３コンタクト孔１４Ｂ（図９４および図９７参照）と、２次コイル３Ｂの他端部（内周側端部）を露出させる第４コンタクト孔１５Ｂ（図９４および図９６Ａ参照）とが形成されている。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極４１、第２電極４２、第３電極４３および第４電極４４が形成されている。図９４、図９５Ａおよび図９７を参照して、第１電極４１は、絶縁膜８の表面に形成された第１電極膜４１Ａと、第１電極膜４１Ａに接合された第１外部接続電極４１Ｂとを含む。第１電極膜４１Ａは、図９４に示すように、１次コイル３Ａの一端部に接続された引出し電極４１Ａａと、引出し電極４１Ａａと一体的に形成された第１パッド４１Ａｂとを含む。第１パッド４１Ａｂは、素子形成面２ａの１次側形成領域４５の一端部に矩形に形成されている。この第１パッド４１Ａｂに第１外部接続電極４１Ｂが接続されている。引出し電極４１Ａａは、図９４および図９７に示すように、絶縁膜８の表面から第１コンタクト孔１４Ａ内に入り込み、第１コンタクト孔１４Ａ内で１次コイル３Ａの一端部に接続されている。引出し電極４１Ａａは、１次コイル３Ａの一端部上を通って、第１パッド４１Ａｂに至る直線に沿って直線状に形成されている。

なお、１次コイル形成用トレンチ１１Ａの一端部を、第１パッド４１Ａｂの下方位置まで延長することにより、１次コイル３Ａの一端部を第１パッド４１Ａｂの下方位置に配置させてもよい。このようにすると、第１コンタクト孔１４Ａを第１パッド４１Ａｂの下方位置に形成できるので、１次コイル３Ａの一端部を第１パッド４１Ａｂに接続できるようになる。この場合には、第１電極膜４１Ａを第１パッド４１Ａｂのみから構成できるので、引出し電極４１Ａａは不要となる。

第２電極４２は、絶縁膜８の表面に形成された第２電極膜４２Ａと、第２電極膜４２Ａに接合された第２外部接続電極４２Ｂとを含む。第２電極膜４２Ａは、図９４に示すように、１次コイル３Ａの他端部に接続された引出し電極４２Ａａと、引出し電極４２Ａａと一体的に形成された第２パッド４２Ａｂとを含む。第２パッド４２Ａｂは、素子形成面２ａの１次側形成領域４５の他端部に矩形に形成されている。この第２パッド４２Ａｂに第２外部接続電極４２Ｂが接続されている。引出し電極４２Ａａは、図９４および図９５Ａに示すように、絶縁膜８の表面から第２コンタクト孔１５Ａ内に入り込み、第２コンタクト孔１５Ａ内で１次コイル３Ａの他端部に接続されている。引出し電極４２Ａａは、１次コイル３Ａの他端部上を通って、第２パッド４２Ａｂに至る直線に沿って直線状に形成されている。

図９４、図９６Ａおよび図９７を参照して、第３電極４３は、絶縁膜８の表面に形成された第３電極膜４３Ａと、第３電極膜４３Ａに接合された第３外部接続電極４３Ｂとを含む。第３電極膜４３Ａは、図９４に示すように、２次コイル３Ｂの一端部に接続された引出し電極４３Ａａと、引出し電極４３Ａａと一体的に形成された第３パッド４３Ａｂとを含む。第３パッド４３Ａｂは、素子形成面２ａの２次側形成領域４６の一端部に矩形に形成されている。この第３パッド４３Ａｂに第３外部接続電極４３Ｂが接続されている。引出し電極４３Ａａは、図９４および図９７に示すように、絶縁膜８の表面から第３コンタクト孔１４Ｂ内に入り込み、第３コンタクト孔１４Ｂ内で２次コイル３Ｂの一端部に接続されている。引出し電極４３Ａａは、２次コイル３Ｂの一端部上を通って、第３パッド４３Ａｂに至る直線に沿って直線状に形成されている。

なお、２次コイル形成用トレンチ１１Ｂの一端部を、第３パッド４３Ａｂの下方位置まで延長することにより、２次コイル３Ｂの一端部を第３パッド４３Ａｂの下方位置に配置させてもよい。このようにすると、第３コンタクト孔１４Ｂを第３パッド４３Ａｂの下方位置に形成できるので、２次コイル３Ｂの一端部を第３パッド４３Ａｂに接続できるようになる。この場合には、第３電極膜４３Ａを第３パッド４３Ａｂのみから構成できるので、引出し電極４３Ａａは不要となる。

第４電極４４は、絶縁膜８の表面に形成された第４電極膜４４Ａと、第４電極膜４４Ａに接合された第４外部接続電極４４Ｂとを含む。第４電極膜４４Ａは、図９４に示すように、２次コイル３Ｂの他端部に接続された引出し電極４４Ａａと、引出し電極４４Ａａと一体的に形成された第４パッド４４Ａｂとを含む。第４パッド４４Ａｂは、素子形成面２ａの２次側形成領域４６の他端部に矩形に形成されている。この第２パッド４２Ａｂに第２外部接続電極４２Ｂが接続されている。引出し電極４４Ａａは、図９４および図９６Ａに示すように、絶縁膜８の表面から第４コンタクト孔１５Ｂ内に入り込み、第４コンタクト孔１５Ｂ内で２次コイル３Ｂの他端部に接続されている。引出し電極４４Ａａは、２次コイル３Ｂの他端部上を通って、第４パッド４４Ａｂに至る直線に沿って直線状に形成されている。電極膜４１Ａ〜４４Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１〜第４電極膜４１Ａ〜４４Ａは、たとえば、窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、平面視において、第１パッド４１Ａｂ付近、第２パッド４２Ａｂ付近、第３パッド４３Ａｂ付近および第４パッド４４Ａｂ付近に対応した領域に、それぞれ第１、第２、第３および第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂ（図９４、図９５Ａ、図９６Ａおよび図９８参照）が形成されている。

第１切除部１８Ａによって、第１パッド４１Ａｂ表面における第２パッド４２Ａｂ側の縁部を除く領域が露出されている。第２切除部１９Ａによって、第２パッド４２Ａｂ表面における第１パッド４１Ａｂ側の縁部を除く領域が露出されている。第３切除部１８Ｂによって、第３パッド４３Ａｂ表面における第４パッド４４Ａｂ側の縁部を除く領域が露出されている。第４切除部１９Ｂによって、第４パッド４４Ａｂ表面における第３パッド４３Ａｂ側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視において、１次コイル形成領域４５Ｃおよび２次コイル形成領域４６Ｃの他、１次側形成領域４５と２次側形成領域４６との境界部領域であって、第１パッド４１Ａｂと第３パッド４３Ａｂとの間の領域および第２パッド４２Ａｂと第４パッド４４Ａｂとの間の領域にも形成されている。

第１、第２、第３および第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに、それぞれ第１、第２、第３および第４外部接続電極４１Ｂ，４２Ｂ，４３Ｂ，４４Ｂが埋め尽くされている。第１外部接続電極４１Ｂおよび第２外部接続電極４２Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って他方の外部接続電極側に向かって引き出された引出し部２０を有している。同様に、第３外部接続電極４３Ｂおよび第４外部接続電極４４Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って他方の外部接続電極側に向かって引き出された引出し部２０を有している。

この実施形態では、第１外部接続電極４１Ｂは、第１切除部１８Ａ内において露出している第１電極膜４１Ａ（パッド４１Ａｂ）および絶縁膜８の表面に加えて、１次側形成領域４５の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４１Ｂの内方側の２つの側面を除く２つの側面は、１次側形成領域４５の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第２外部接続電極４２Ｂは、第２切除部１９Ａ内において露出している第２電極膜４２Ａ（パッド４２Ａｂ）および絶縁膜８の表面に加えて、１次側形成領域４５の他端部側のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極４２Ｂの内方側の２つの側面を除く２つの側面は、１次側形成領域４５の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第３外部接続電極４３Ｂは、第３切除部１８Ｂ内において露出している第３電極膜４３Ａ（パッド４３Ａｂ）および絶縁膜８の表面に加えて、２次側形成領域４６の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第３外部接続電極４３Ｂの内方側の２つの側面を除く２つの側面は、２次側形成領域４６の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第４外部接続電極４４Ｂは、第４切除部１９Ｂ内において露出している第４電極膜４４Ａ（パッド４４Ａｂ）および絶縁膜８の表面に加えて、２次側形成領域４６の他端部側のパッシベーション膜９の上端面を覆うように形成されている。第４外部接続電極４４Ｂの内方側の２つの側面を除く２つの側面は、２次側形成領域４６の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４１Ｂ，４２Ｂ，４３Ｂ，４４Ｂは、たとえば、電極膜４１Ａ，４２Ａ，４３Ａ，４４Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

パッシベーション膜１６および樹脂膜１７は、素子形成面２ａにおけるコイル形成領域４５Ｃ，４６Ｃ、第１外部接続電極４１Ｂと第３外部接続電極４３Ｂとの間の領域および第２外部接続電極４２Ｂと第４外部接続電極４４Ｂとの間の領域において、コイル３Ａ，３Ｂ、絶縁膜８、電極膜４１Ａ〜４４Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図１００は、チップトランスの内部の電気的構造を示す電気回路図である。１次コイル３Ａ（図１００では記号Ｌ１で示す）の一端は第１電極４１に接続され、１次コイル３Ａの他端は第２電極４２に接続されている。２次コイル３Ｂ（図１００では記号Ｌ２で示す）の一端は第３電極４３に接続され、２次コイル３Ｂの他端は第４電極４４に接続されている。これにより、トランスとして機能する。

トランスの性能（品質）を表すパラメータとして、各コイルのＱ（Quality Factor）値がある。コイルのＱ値が高いほど損失が小さく、コイルは高周波用インダクタンスとして優れた特性を有することになる。
各コイル３Ａ，３ＢのＱ値は、次式（７）によって表される。
Ｑ＝２πｆＬ／Ｒ …(７)
前記式(７)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３Ａ，３Ｂのインダクタンス、Ｒはコイル３Ａ，３Ｂの内部抵抗である。

この第４発明の第１実施形態の構成では、基板２には素子形成面２ａから掘り下げられた１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂが平面視で螺旋状に形成されている。１次コイル形成用トレンチ１１Ａ内に導電体５１が埋め込まれることにより、１次コイル３Ａが形成され、２次コイル形成用トレンチ１１Ｂ内に導電体５１が埋め込まれることにより、２次コイル３Ｂが形成されている。そのため、各コイル３Ａ，３Ｂの断面積（各コイル３Ａ，３Ｂの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、各コイル３Ａ，３Ｂの内部抵抗（前記式(７)のＲ）を小さくすることができる。これにより、各コイル３Ａ，３ＢのＱ値を高くすることができるから、性能の高いチップトランスを提供できる。

また、基板２にコイル形成用トレンチ１１Ａ，１１Ｂを形成し、コイル形成用トレンチ１１Ａ，１１Ｂ内に導電体５１を埋め込むことによってコイル３Ａ，３Ｂを形成できるから、コイル３Ａ，３Ｂの製造が容易である。これにより、製造が容易なチップトランスを提供できる。
さらに、基板２の一方の表面である素子形成面２ａに第１〜第４電極４１〜４４の外部接続電極４１Ｂ〜４４Ｂがいずれも形成されている。そこで、図１０１に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４１Ｂ〜４４Ｂをはんだ９２によって実装基板９１上に接合することにより、チップトランス１を実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップトランス１を提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップトランス１を実装基板９１に接続できる。これによって、実装基板９１上におけるチップトランス１の占有空間を小さくできる。とくに、実装基板９１上におけるチップトランス１の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図１０２Ａ〜図１０２Ｌは、チップトランスの製造工程の一例を説明するための断面図であり、図９５Ａに対応する切断面を示す。また、図１０３Ａ〜図１０３Ｅは、コイルの製造工程の詳細を示す部分拡大断面図であり、図９５Ｂに対応する切断面を示す。また、図１０４Ａ〜図１０４Ｌは、チップトランスの製造工程の一例を説明するための断面図であり、図９６Ａに対応する切断面を示す。

まず、図１０２Ａおよび図１０４Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。
図１０５は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図１０５に示すように、複数のチップトランス１に対応した、チップトランス領域Ｘが、マトリクス状に配置されている。隣接するチップトランス領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のチップトランス１が得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図１０２Ａおよび図１０４Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂを形成すべき領域に対応する部分が除去される。これにより、絶縁膜７に１次コイル形成用トレンチ１１Ａの第１トレンチ部分１１Ａａおよび２次コイル形成用トレンチ１１Ｂの第１トレンチ部分１１Ｂａが形成される。そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図１０２Ｂ、図１０３Ａおよび図１０４Ｂに示すように、元基板５０に１次コイル形成用トレンチ１１Ａの第２トレンチ部分１１Ａｂおよび２次コイル形成用トレンチ１１Ｂの第２トレンチ部分１１Ｂｂが形成される。これにより、絶縁膜７および元基板５０に、１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂが形成される。各コイル形成用トレンチ１１Ａ，１１Ｂは、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、図１０２Ｂ、図１０３Ｂおよび図１０４Ｂに示すように、各コイル形成用トレンチ１１Ａ，１１Ｂの内面に熱酸化法により絶縁膜（熱酸化膜）１２が形成される。この際、元基板５０における１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。同様に、基板本体６における２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。図１０２Ｂおよび図１０４Ｂには、絶縁膜１２は省略されているが、絶縁体部３０は図示されている。この実施形態では、基板本体６における螺旋状の１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）によって挟まれた壁の全体と、螺旋状の２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされる。

次に、たとえばスパッタ法により、各トレンチ１１Ａ，１１Ｂ内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、図１０３Ｃに示すように、１次コイル形成用トレンチ１１Ａ内の絶縁膜１２および絶縁膜７の表面ならびに１次コイル形成用トレンチ１１Ａ外の絶縁膜７の表面にＴｉＮからなるバリアメタル膜１３が形成される。同様に、２次コイル形成用トレンチ１１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに２次コイル形成用トレンチ１１Ｂ外の絶縁膜７の表面にＴｉＮからなるバリアメタル膜が形成される。この後、アニール処理が施される。

この後、図１０２Ｃ、図１０３Ｄおよび図１０４Ｃに示すように、たとえばＣＶＤ法により、各コイル形成用トレンチ１１Ａ，１１Ｂ内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。
次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図１０２Ｄ、図１０３Ｅおよび図１０４Ｄに示すように、各コイル形成用トレンチ１１Ａ，１１Ｂ内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。１次コイル形成用トレンチ１１Ａ内に埋め込まれた導電体５１によって、平面視螺旋状の１次コイル３Ａが形成され、２次コイル形成用トレンチ１１Ｂ内に埋め込まれた導電体５１によって、平面視螺旋状の２次コイル３Ｂが形成される。

次に、図１０２Ｅおよび図１０４Ｅに示すように、絶縁膜７（素子形成面２ａ）および各コイル３Ａ，３Ｂを被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうち１次コイル３Ａの一端部および他端部にそれぞれに対応する領域部分に、絶縁膜８を貫通する第１コンタクト孔１４Ａ（図９７参照）および第２コンタクト孔１５Ａ（図１０２Ｅ参照）が形成される。同様に、絶縁膜８のうち２次コイル３Ｂの一端部および他端部にそれぞれに対応する領域部分に、絶縁膜８を貫通する第３コンタクト孔１４Ｂ（図９７参照）および第４コンタクト孔１５Ｂ（図１０４Ｅ参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１４Ａ，１５Ａ，１４Ｂ，１５Ｂ内を含む絶縁膜８上に、第１電極４１〜第４電極４４を構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図１０２Ｆおよび図１０４Ｆに示すように、前記電極膜が第１電極膜４１Ａ、第２電極膜４２Ａ、第３電極膜４３Ａおよび第４電極膜４４Ａに分離される。

次に、図１０２Ｇおよび図１０４Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに対応するパターンで露光した後、そのポリイミドが現像される。これにより、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂが形成される。

次に、図１０２Ｈおよび図１０４Ｈに示すように、境界領域Ｙ（図１０５参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、図１０２Ｈおよび図１０４Ｈに示すように、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図１０２Ｉおよび図１０４Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図１０２Ｊおよび図１０４Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、各電極膜４１Ａ〜４４Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図１０２Ｋおよび図１０４Ｋに示すように、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂから露出している第１〜第４電極膜４１Ａ〜４４Ａに、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１〜第４外部接続電極４１Ｂ〜４４Ｂが形成される。
この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のチップトランス領域Ｘが個片化される。具体的には、図１０２Ｌおよび図１０４Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のチップトランス領域Ｘは、個々のチップトランス１に分離される。その後、複数のチップトランス１に対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

図１０６Ａは、第４発明の第２実施形態に係るチップトランスの一部切欠斜視図であり、図１０６Ｂは、チップトランスの内部に形成された１次コイルおよび２次コイルを示す斜視図である。
チップトランス１Ａは、微小なチップ部品であり、直方体形状である。チップトランス１Ａの平面形状は矩形であり、隣り合う２辺のうちの一方の辺の長さＬが０．４ｍｍ程度、他方の辺の長さＷが０．４ｍｍ程度であってもよい。また、チップトランス１の全体の厚さＴは、０．１５ｍｍ程度であってもよい。

チップトランス１Ａは、基板２と、基板２の内部に形成された１次コイル３Ａおよび２次コイル３Ｂと、１次コイル３Ａの一端部に接続された第１電極４１と、１次コイル３Ａの他端部に接続された第２電極４２と、２次コイル３Ｂの一端部に接続された第３電極４３と、２次コイル３Ｂの他端部に接続された第４電極４４とを含む。１次コイル３Ａの巻数と２次コイル３Ｂの巻数とは、異なっている。この実施形態では、１次コイル３Ａの巻数が２次コイル３Ｂの巻数よりも多い例を示しているが、２次コイル３Ｂの巻数が１次コイル３Ａの巻数よりも多くてもよい。

第４発明の第２実施形態のチップトランス１Ａでは、第４発明の第１実施形態のチップトランス１と異なり、１次側の電極対（第１電極４１および第２電極４２）の表面に、それぞれ複数の凹部８４Ａ，８４Ｂが形成されている。２次側の電極対（第３電極４３および第４電極４４）の表面には、前記凹部８４Ａ，８４Ｂは形成されていない。
図１０７Ａは、電極側から見た場合のチップトランスの外観を示す平面図であり、図１０７Ｂはチップトランスの内部構造を示す平面図である。図１０８Ａは、図１０７ＢのCVIIIA-CVIIIA線に沿う断面図であり、図１０８Ｂは、図１０８Ａの部分拡大断面図である。図１０９Ａは、図１０７ＢのCIXA-CIXA線に沿う断面図であり、図１０９Ｂは、図１０９Ａの部分拡大断面図である。図１１０は、図１０７ＢのCX-CX線に沿う断面図である。図１１１は、図１０７ＢのCXI-CXI線に沿う断面図であり、図１１２は、図１１１の部分拡大断面図である。図１１３は、図１０７ＢのCXIII-CXIII線に沿う断面図であり、図１１４は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

以下において、「前」とは図１０７Ｂの紙面の下側を、「後」とは図１０７Ｂの紙面の上側を、「左」とは図１０７Ｂの紙面の左側を、「右」とは図１０７Ｂの紙面の右側を、それぞれいうものとする。
基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図１０６Ａの上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。この実施形態においては、基板本体６はシリコン基板からなり、絶縁膜７は熱酸化膜（ＳｉＯ_２）からなる。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図１０７Ｂおよび図１１４を参照して、素子形成面２ａには、その前半部分にトランスの１次側回路を形成するための１次側形成領域４５が設けられ、その後半部分にトランスの２次側回路を形成するための２次側形成領域４６が設けられている。これらの各領域４５，４６は、平面視において、左右方向に長い矩形である。１次側形成領域４５の一方の端部（左側端部）に、第１電極形成領域４５Ａが設けられ、他方の端部（左側端部）に第２電極形成領域４５Ｂが設けられている。２次側形成領域４６の一方の端部（左側端部）に、第３電極形成領域４６Ａが設けられ、他方の端部（左側端部）に第４電極形成領域４６Ｂが設けられている。

第１電極形成領域４５Ａに、第１電極４１の外部接続電極（第１外部接続電極）４１Ｂが配置されており、第２電極形成領域４５Ｂに、第２電極４２の外部接続電極（第２外部接続電極）４２Ｂが配置されている。第１外部接続電極４１Ｂは、平面視で矩形であり、第１電極形成領域４５Ａのうち、第３電極形成領域４６Ａ側の縁部を除いた領域を覆っている。第２外部接続電極４２Ｂは、平面視で矩形であり、第２電極形成領域４５Ｂのうち、第４電極形成領域４６Ｂ側の縁部を除いた領域を覆っている。これらの外部接続電極４１Ｂ，４２Ｂの間の素子形成面２ａに、１次コイル形成領域４５Ｃが設けられている。１次コイル形成領域４５Ｃは、この実施形態では、矩形に形成されている。

第３電極形成領域４６Ａに、第３電極４３の外部接続電極（第３外部接続電極）４３Ｂが配置されており、第４電極形成領域４６Ｂに、第４電極４４の外部接続電極（第４外部接続電極）４４Ｂが配置されている。第３外部接続電極４３Ｂは、平面視で矩形であり、第３電極形成領域４６Ａのうち、第１電極形成領域４５Ａ側の縁部を除いた領域を覆っている。第４外部接続電極４４Ｂは、平面視で矩形であり、第４電極形成領域４６Ｂのうち、第２電極形成領域４５Ｂ側の縁部を除いた領域を覆っている。これらの外部接続電極４３Ｂ，４４Ｂの間の素子形成面２ａに、２次コイル形成領域４６Ｃが設けられている。２次コイル形成領域４６Ｃは、この実施形態では、矩形に形成されている。

第１外部接続電極４１Ｂの表面および第２外部接続電極４２Ｂの表面には、それぞれ複数の第１凹部８４Ａおよび複数の第２凹部８４Ｂが形成されている。複数の第１凹部８４Ａは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。同様に、複数の第２凹部８４Ｂは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。各凹部８４Ａ，８４Ｂの横断面形状はＶ字状である。第３外部接続電極４３Ｂおよび第４外部接続電極４４Ｂの表面には、前記凹部８４Ａ，８４Ｂは形成されていない。

図１０７Ｂ、図１０８Ａ、図１０８Ｂ、図１１０〜図１１４を参照して、基板２には、１次コイル形成領域４５Ｃにおいて、１次コイル形成用トレンチ１１Ａが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。１次コイル形成用トレンチ１１Ａは、平面視において螺旋状に形成されている。この実施形態では、１次コイル形成用トレンチ１１Ａは、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。

１次コイル形成用トレンチ１１Ａの断面（１次コイル形成用トレンチ１１Ａの螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。１次コイル形成用トレンチ１１Ａの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、１次コイル形成用トレンチ１１Ａの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。１次コイル形成用トレンチ１１Ａの深さは、１次コイル形成用トレンチ１１Ａ内に形成される１次コイル３Ａの内部抵抗を小さくするために１０μｍ以上であることが好ましい。

さらに、第１電極形成領域４５Ａ内の第１外部接続電極４１Ｂに対向する領域において、基板２には、複数の第１電極側トレンチ（凹部形成用トレンチ）２１Ａが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。複数の第１電極側トレンチ２１Ａは、前記複数の第１凹部８４Ａに対向した位置に形成されている。したがって、複数の第１電極側トレンチ２１Ａは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。

同様に、第２電極形成領域４５Ｂ内の第２外部接続電極４２Ｂに対向する領域において、基板２には、複数の第２電極側トレンチ（凹部形成用トレンチ）２１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。複数の第２電極側トレンチ２１Ｂは、前記複数の第２凹部８４Ｂに対向した位置に形成されている。したがって、複数の第２電極側トレンチ２１Ｂは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。

各電極側トレンチ２１Ａ，２１Ｂの断面は、基板２の厚さ方向に細長い矩形状である。この実施形態では、各電極側トレンチ２１Ａ，２１Ｂの幅は、１次コイル形成用トレンチ１１Ａの幅より狭く形成されている。電極側トレンチ２１Ａ，２１Ｂの深さは、１次コイル形成用トレンチ１１Ａの深さと同じ深さに形成されていてもよいし、それよりも浅く形成されていてもよい。この実施形態では、電極側トレンチ２１Ａ，２１Ｂの深さは、１次コイル形成用トレンチ１１Ａの深さと同じ深さに形成されている。

図１０８Ｂに示すように、１次コイル形成用トレンチ１１Ａは、絶縁膜７に形成された第１トレンチ部分１１Ａａと、基板本体６に形成され、第１トレンチ部分１１Ａａと連通する第２トレンチ部分１１Ａｂとからなる。基板本体６における１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）内の絶縁膜１２の表面および絶縁膜７における１次コイル形成用トレンチ１１Ａ（第１トレンチ部分１１Ａａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。

１次コイル形成用トレンチ１１Ａ内に、導電体５１が、バリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。１次コイル形成用トレンチ１１Ａ内に埋め込まれている導電体５１によって１次コイル３Ａが構成されている。したがって、１次コイル３Ａは、平面視で、１次コイル形成用トレンチ１１Ａと同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、１次コイル３Ａは、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。

図１１１、図１１２および図１１３に示すように、各電極側トレンチ２１Ａ，２１Ｂは、絶縁膜７に形成された第１トレンチ部分２１Ａａ，２１Ｂａと、基板本体６に形成され、第１トレンチ部分２１Ａａ，２１Ｂａと連通する第２トレンチ部分２１Ａｂ，２１Ｂｂとからなる。基板本体６における各電極側トレンチ２１Ａ，２１Ｂ（第２トレンチ部分２１Ａｂ，２１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、基板本体６における電極側トレンチ２１Ａ，２１Ｂ（第２トレンチ部分２１Ａｂ，２１Ｂｂ）の内面に形成された絶縁膜１２によって、第２トレンチ部分２１Ａｂ，２１Ｂｂ内は埋め尽くされている。

絶縁膜７における第１電極側トレンチ２１Ａ（第１トレンチ部分２１Ａａ）の内面には、バリアメタル膜１３が形成されている。絶縁膜７における第１電極側トレンチ２１Ａ（第１トレンチ部分２１Ａａ）内に、導電体５１がバリアメタル膜１３に接した状態で導電体５１が埋め込まれている。第１電極側トレンチ２１Ａ内の導電体５１の表面には第１凹部８１Ａ（第１の下地凹部）が形成されている。つまり、素子形成面２ａの第１外部接続電極４１Ｂに対向する領域に複数の第１凹部８１Ａが形成されている。複数の第１凹部８１Ａは、第１外部接続電極４１Ｂの複数の第１凹部８４Ａに対向した位置に形成されている。したがって、これらの複数の第１凹部８１Ａは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。第１凹部８１Ａの横断面形状はＶ字状である。複数の第１凹部８１Ａは、基板２に形成された複数の第１電極側トレンチ２１Ａに起因して形成される。

同様に、絶縁膜７における第２電極側トレンチ２１Ｂ（第１トレンチ部分２１Ｂａ）の内面には、バリアメタル膜（図示略）が形成されている。絶縁膜７における第２電極側トレンチ２１Ｂ（第１トレンチ部分２１Ｂａ）内に、バリアメタル膜に接した状態で導電体（図示略）が埋め込まれている。第２電極側トレンチ２１Ｂ内の導電体の表面には第２凹部８１Ｂ（第１の下地凹部）が形成されている。つまり、素子形成面２ａの第２外部接続電極４２Ｂに対向する領域に複数の第２凹部８１Ｂが形成されている。複数の第２凹部８１Ｂは、第２外部接続電極４２Ｂの複数の第２凹部８４Ｂに対向した位置に形成されている。したがって、これらの複数の第２凹部８１Ｂは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。第２凹部８１Ｂの横断面形状はＶ字状である。複数の第２凹部８１Ｂは、基板２に形成された複数の第２電極側トレンチ２１Ｂに起因して形成される。

この実施形態では、１次コイル形成用トレンチ１１Ａおよび電極側トレンチ２１Ａ，２１Ｂの内面に形成される絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなる。この熱酸化膜をこれらのトレンチ１１Ａ，２１Ａ，２１Ｂの内面に形成する際に、基板本体６におけるトレンチ１１Ａ，２１Ａ，２１Ｂの周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされている。この実施形態では、基板本体６における螺旋状の１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）によって挟まれた壁の全体、隣接する２つの第１電極側トレンチ２１Ａ（第２トレンチ部分２１Ａｂ）間の壁の全体および隣接する２つの第２電極側トレンチ２１Ｂ（第２トレンチ部分２１Ｂｂ）間の壁の全体が熱酸化膜とされている例を示している。

図１０７Ｂ、図１０９Ａ、図１０９Ｂ、図１１０を参照して、基板２には、２次コイル形成領域４６Ｃにおいて、２次コイル形成用トレンチ１１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。２次コイル形成用トレンチ１１Ｂは、平面視において螺旋状に形成されている。この実施形態では、２次コイル形成用トレンチ１１Ｂは、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。２次コイル形成用トレンチ１１Ｂの旋回数は、１次コイル形成用トレンチ１１Ａの旋回数より少ない。

２次コイル形成用トレンチ１１Ｂの断面（２次コイル形成用トレンチ１１Ｂの螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。２次コイル形成用トレンチ１１Ｂの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、２次コイル形成用トレンチ１１Ｂの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。２次コイル形成用トレンチ１１Ｂの深さは、２次コイル形成用トレンチ１１Ｂ内に形成される２次コイル３Ｂの内部抵抗を小さくするために１０μｍ以上であることが好ましい。

図１０９Ｂに示すように、２次コイル形成用トレンチ１１Ｂは、絶縁膜７に形成された第１トレンチ部分１１Ｂａと、基板本体６に形成され、第１トレンチ部分１１Ｂａと連通する第２トレンチ部分１１Ｂｂとからなる。基板本体６における２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜を２次コイル形成用トレンチ１１Ｂの内面に形成する際に、基板本体６における２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６における螺旋状の２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされている例を示している。

２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）内の絶縁膜１２の表面および絶縁膜７における２次コイル形成用トレンチ１１Ｂ（第１トレンチ部分１１Ｂａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。２次コイル形成用トレンチ１１Ｂ内に、導電体５１が、バリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。２次コイル形成用トレンチ１１Ｂ内に埋め込まれている導電体５１によって２次コイル３Ｂが構成されている。したがって、２次コイル３Ｂは、平面視で、２次コイル形成用トレンチ１１Ｂと同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、２次コイル３Ｂは、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。このため、２次コイル３Ｂの巻数は、１次コイル３Ａの巻き数よりも少ない。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、１次コイル３Ａの一端部（外周側端部）を露出させる第１コンタクト孔１４Ａ（図１０７Ｂおよび図１１０参照）と、１次コイル３Ａの他端部（内周側端部）を露出させる第２コンタクト孔１５Ａ（図１０７Ｂおよび図１０８Ａ参照）とが形成されている。さらに、絶縁膜８には、２次コイル３Ｂの一端部（外周側端部）を露出させる第３コンタクト孔１４Ｂ（図１０７Ｂおよび図１１０参照）と、２次コイル３Ｂの他端部（内周側端部）を露出させる第４コンタクト孔１５Ｂ（図１０７Ｂおよび図１０９Ａ参照）とが形成されている。

さらに、絶縁膜８の表面には、図１１１および図１１２に示すように、第１電極形成領域４５Ａに複数の第１凹部８２Ａ（第２の下地凹部）が形成されている。複数の第１凹部８２Ａは、第１外部接続電極４１Ｂの複数の第１凹部８４Ａ（前記第１凹部８１Ａ）に対向する位置に形成されている。したがって、複数の第１凹部８２Ａは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。第１凹部８２Ａの横断面形状はＶ字状である。第１凹部８２Ａは、その下地層である基板２の表面（素子形成面２ａ）の第１凹部８１Ａに起因して形成されている。

同様に、絶縁膜８の表面には、図１１３に示すように、第２電極形成領域４５Ｂに複数の第２凹部８２Ｂ（第２の下地凹部）が形成されている。複数の第２凹部８２Ｂは、第２外部接続電極４２Ｂの複数の第２凹部８４Ｂ（第２凹部８１Ｂ）に対向する位置に形成されている。したがって、複数の第２凹部８２Ｂは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。第２凹部８２Ｂの横断面形状はＶ字状である。第２凹部８２Ｂは、その下地層である基板２の表面（素子形成面２ａ）の第２凹部８１Ｂに起因して形成されている。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極４１、第２電極４２、第３電極４３および第４電極４４が形成されている。図１０７Ｂ、図１０８Ａおよび図１１０を参照して、第１電極４１は、絶縁膜８の表面に形成された第１電極膜４１Ａと、第１電極膜４１Ａに接合された第１外部接続電極４１Ｂとを含む。第１電極膜４１Ａは、図１０７Ｂに示すように、１次コイル３Ａの一端部に接続された引出し電極４１Ａａと、引出し電極４１Ａａと一体的に形成された第１パッド４１Ａｂとを含む。第１パッド４１Ａｂは、素子形成面２ａの１次側形成領域４５の一端部に矩形に形成されている。この第１パッド４１Ａｂに第１外部接続電極４１Ｂが接続されている。引出し電極４１Ａａは、図１０７Ｂおよび図１１０に示すように、絶縁膜８の表面から第１コンタクト孔１４Ａ内に入り込み、第１コンタクト孔１４Ａ内で１次コイル３Ａの一端部に接続されている。引出し電極４１Ａａは、１次コイル３Ａの一端部上を通って、第１パッド４１Ａｂに至る直線に沿って直線状に形成されている。

なお、１次コイル形成用トレンチ１１Ａの一端部を、第１パッド４１Ａｂの下方位置まで延長することにより、１次コイル３Ａの一端部を第１パッド４１Ａｂの下方位置に配置させてもよい。このようにすると、第１コンタクト孔１４Ａを第１パッド４１Ａｂの下方位置に形成できるので、１次コイル３Ａの一端部を第１パッド４１Ａｂに接続できるようになる。この場合には、第１電極膜４１Ａを第１パッド４１Ａｂのみから構成できるので、引出し電極４１Ａａは不要となる。

第２電極４２は、絶縁膜８の表面に形成された第２電極膜４２Ａと、第２電極膜４２Ａに接合された第２外部接続電極４２Ｂとを含む。第２電極膜４２Ａは、図１０７Ｂに示すように、１次コイル３Ａの他端部に接続された引出し電極４２Ａａと、引出し電極４２Ａａと一体的に形成された第２パッド４２Ａｂとを含む。第２パッド４２Ａｂは、素子形成面２ａの１次側形成領域４５の他端部に矩形に形成されている。この第２パッド４２Ａｂに第２外部接続電極４２Ｂが接続されている。引出し電極４２Ａａは、図１０７Ｂおよび図１０８Ａに示すように、絶縁膜８の表面から第２コンタクト孔１５Ａ内に入り込み、第２コンタクト孔１５Ａ内で１次コイル３Ａの他端部に接続されている。引出し電極４２Ａａは、１次コイル３Ａの他端部上を通って、第２パッド４２Ａｂに至る直線に沿って直線状に形成されている。

図１０７Ｂ、図１０９Ａおよび図１１０を参照して、第３電極４３は、絶縁膜８の表面に形成された第３電極膜４３Ａと、第３電極膜４３Ａに接合された第３外部接続電極４３Ｂとを含む。第３電極膜４３Ａは、図１０７Ｂに示すように、２次コイル３Ｂの一端部に接続された引出し電極４３Ａａと、引出し電極４３Ａａと一体的に形成された第３パッド４３Ａｂとを含む。第３パッド４３Ａｂは、素子形成面２ａの２次側形成領域４６の一端部に矩形に形成されている。この第３パッド４３Ａｂに第３外部接続電極４３Ｂが接続されている。引出し電極４３Ａａは、図１０７Ｂおよび図１１０に示すように、絶縁膜８の表面から第３コンタクト孔１４Ｂ内に入り込み、第３コンタクト孔１４Ｂ内で２次コイル３Ｂの一端部に接続されている。引出し電極４３Ａａは、２次コイル３Ｂの一端部上を通って、第３パッド４３Ａｂに至る直線に沿って直線状に形成されている。

なお、２次コイル形成用トレンチ１１Ｂの一端部を、第３パッド４３Ａｂの下方位置まで延長することにより、２次コイル３Ｂの一端部を第３パッド４３Ａｂの下方位置に配置させてもよい。このようにすると、第３コンタクト孔１４Ｂを第３パッド４３Ａｂの下方位置に形成できるので、２次コイル３Ｂの一端部を第３パッド４３Ａｂに接続できるようになる。この場合には、第３電極膜４３Ａを第３パッド４３Ａｂのみから構成できるので、引出し電極４３Ａａは不要となる。

第４電極４４は、絶縁膜８の表面に形成された第４電極膜４４Ａと、第４電極膜４４Ａに接合された第４外部接続電極４４Ｂとを含む。第４電極膜４４Ａは、図１０７Ｂに示すように、２次コイル３Ｂの他端部に接続された引出し電極４４Ａａと、引出し電極４４Ａａと一体的に形成された第４パッド４４Ａｂとを含む。第４パッド４４Ａｂは、素子形成面２ａの２次側形成領域４６の他端部に矩形に形成されている。この第２パッド４２Ａｂに第２外部接続電極４２Ｂが接続されている。引出し電極４４Ａａは、図１０７Ｂおよび図１０９Ａに示すように、絶縁膜８の表面から第４コンタクト孔１５Ｂ内に入り込み、第４コンタクト孔１５Ｂ内で２次コイル３Ｂの他端部に接続されている。引出し電極４４Ａａは、２次コイル３Ｂの他端部上を通って、第４パッド４４Ａｂに至る直線に沿って直線状に形成されている。電極膜４１Ａ〜４４Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１電極膜４１Ａの第１パッド４１Ａｂの表面には、図１１１および図１１２に示すように、複数の第１凹部８３Ａ（第３の下地凹部）が形成されている。複数の第１凹部８３Ａは、第１外部接続電極４１Ｂの第１凹部８４Ａ（第１凹部８２Ａ）に対向する位置に形成されている。したがって、複数の第１凹部８３Ａは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。第１凹部８３Ａの横断面形状はＶ字状である。第１凹部８３Ａは、その下地層である絶縁膜８の表面の第１凹部８２Ａに起因して形成されている。

同様に、第２電極膜４２Ａの第２パッド４２Ａｂの表面には、図１１３に示すように、複数の第２凹部８３Ｂ（第３の下地凹部）が形成されている。複数の第２凹部８３Ｂは、第２外部接続電極４２Ｂの第２凹部８４Ｂ（第２凹部８２Ｂ）に対向する位置に形成されている。したがって、複数の第２凹部８３Ｂは、平面視において、１次側形成領域４５の長手方向に延びた直線状であり、１次側形成領域４５の短手方向に間隔をおいて形成されている。第２凹部８３Ｂの横断面形状はＶ字状である。第２凹部８３Ｂは、その下地層である絶縁膜８の表面の第２凹部８２Ｂに起因して形成されている。

第１〜第４電極膜４１Ａ〜４４Ａは、たとえば、窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、平面視において、第１パッド４１Ａｂ付近、第２パッド４２Ａｂ付近、第３パッド４３Ａｂ付近および第４パッド４４Ａｂ付近に対応した領域に、それぞれ第１、第２、第３および第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂ（図１０８Ａ、図１０９Ａ、図１１１および図１１３参照）が形成されている。

第１切除部１８Ａによって、第１パッド４１Ａｂ表面における第２パッド４２Ａｂ側の縁部を除く領域が露出されている。第２切除部１９Ａによって、第２パッド４２Ａｂ表面における第１パッド４１Ａｂ側の縁部を除く領域が露出されている。第３切除部１８Ｂによって、第３パッド４３Ａｂ表面における第４パッド４４Ａｂ側の縁部を除く領域が露出されている。第４切除部１９Ｂによって、第４パッド４４Ａｂ表面における第３パッド４３Ａｂ側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視において、１次コイル形成領域４５Ｃおよび２次コイル形成領域４６Ｃの他、１次側形成領域４５と２次側形成領域４６との境界部領域であって、第１パッド４１Ａｂと第３パッド４３Ａｂとの間の領域および第２パッド４２Ａｂと第４パッド４４Ａｂとの間の領域に形成されている。

第１、第２、第３および第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに、それぞれ第１、第２、第３および第４外部接続電極４１Ｂ，４２Ｂ，４３Ｂ，４４Ｂが埋め尽くされている。第１外部接続電極４１Ｂおよび第２外部接続電極４２Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って他方の外部接続電極側に向かって引き出された引出し部２０を有している。同様に、第３外部接続電極４３Ｂおよび第４外部接続電極４４Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って他方の外部接続電極側に向かって引き出された引出し部２０を有している。

この実施形態では、第１外部接続電極４１Ｂは、第１切除部１８Ａ内において露出している第１電極膜４１Ａ（パッド４１Ａｂ）および絶縁膜８の表面に加えて、１次側形成領域４５の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４１Ｂの内方側の２つの側面を除く２つの側面は、１次側形成領域４５の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第２外部接続電極４２Ｂは、第２切除部１９Ａ内において露出している第２電極膜４２Ａ（パッド４２Ａｂ）および絶縁膜８の表面に加えて、１次側形成領域４５の他端部側のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極４２Ｂの内方側の２つの側面を除く２つの側面は、１次側形成領域４５の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第３外部接続電極４３Ｂは、第３切除部１８Ｂ内において露出している第３電極膜４３Ａ（パッド４３Ａｂ）および絶縁膜８の表面に加えて、２次側形成領域４６の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第３外部接続電極４３Ｂの内方側の２つの側面を除く２つの側面は、２次側形成領域４６の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第４外部接続電極４４Ｂは、第４切除部１９Ｂ内において露出している第４電極膜４４Ａ（パッド４４Ａｂ）および絶縁膜８の表面に加えて、２次側形成領域４６の他端部側のパッシベーション膜９の上端面を覆うように形成されている。第４外部接続電極４４Ｂの内方側の２つの側面を除く２つの側面は、２次側形成領域４６の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４１Ｂ，４２Ｂ，４３Ｂ，４４Ｂは、たとえば、電極膜４１Ａ，４２Ａ，４３Ａ，４４Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

前述したように、第１外部接続電極４１Ｂの表面に複数の第１凹部８４Ａが形成され、第２外部接続電極４２Ｂの表面に複数の第２凹部８４Ｂが形成されている。第１凹部８４Ａは、その下地層である第１パッド４１Ａｂの表面の第１凹部８３Ａに起因して形成される。第１凹部８３Ａはその下地層の第１凹部８２Ａに起因して形成され、第１凹部８２Ａはその下地層の第１凹部８１Ａに起因して形成されるので、第１凹部８４Ａは第１凹部８１Ａに起因して形成されることになる。後述するように、第１凹部８１Ａは第１電極側トレンチ２１Ａに起因して形成される。したがって、第１外部接続電極４１Ｂの第１凹部８４Ａは、第１電極側トレンチ２１Ａに起因して形成されることになる。

第２凹部８４Ｂは、その下地層である第２パッド４２Ａｂの表面の第２凹部８３Ｂに起因して形成されている。第２凹部８３Ｂは第２凹部８２Ｂに起因して形成され、第２凹部８２Ｂは第２凹部８１Ｂに起因して形成されるので、第２凹部８４Ｂは第２凹部８１Ｂに起因して形成されることになる。第１凹部８１Ａが第１電極側トレンチ２１Ａに起因して形成されるように、第２凹部８１Ｂは第２電極側トレンチ２１Ｂに起因して形成される。したがって、第２外部接続電極４２Ｂの第２凹部８４Ｂは、第２電極側トレンチ２１Ｂに起因して形成されることになる。

パッシベーション膜１６および樹脂膜１７は、素子形成面２ａにおけるコイル形成領域４５Ｃ，４６Ｃ、第１外部接続電極４１Ｂと第３外部接続電極４３Ｂとの間の領域および第２外部接続電極４２Ｂと第４外部接続電極４４Ｂとの間の領域において、コイル３Ａ，３Ｂ、絶縁膜８、電極膜４１Ａ〜４４Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図１１５は、チップトランスの内部の電気的構造を示す電気回路図である。１次コイル３Ａ（図１１５では記号Ｌ１で示す）の一端は第１電極４１に接続され、１次コイル３Ａの他端は第２電極４２に接続されている。２次コイル３Ｂ（図１１５では記号Ｌ２で示す）の一端は第３電極４３に接続され、２次コイル３Ｂの他端は第４電極４４に接続されている。これにより、トランスとして機能する。

トランスの性能（品質）を表すパラメータとして、各コイルのＱ（Quality Factor）値がある。コイルのＱ値が高いほど損失が小さく、コイルは高周波用インダクタンスとして優れた特性を有することになる。
各コイル３Ａ，３ＢのＱ値は、次式（８）によって表される。
Ｑ＝２πｆＬ／Ｒ …(８)
前記式(８)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３Ａ，３Ｂのインダクタンス、Ｒはコイル３Ａ，３Ｂの内部抵抗である。

この第４発明の第２実施形態の構成では、基板２には素子形成面２ａから掘り下げられた１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂが平面視で螺旋状に形成されている。１次コイル形成用トレンチ１１Ａ内に導電体５１が埋め込まれることにより、１次コイル３Ａが形成され、２次コイル形成用トレンチ１１Ｂ内に導電体５１が埋め込まれることにより、２次コイル３Ｂが形成されている。そのため、各コイル３Ａ，３Ｂの断面積（各コイル３Ａ，３Ｂの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、各コイル３Ａ，３Ｂの内部抵抗（前記式(８)のＲ）を小さくすることができる。これにより、各コイル３Ａ，３ＢのＱ値を高くすることができるから、性能の高いチップトランスを提供できる。

また、基板２にコイル形成用トレンチ１１Ａ，１１Ｂを形成し、コイル形成用トレンチ１１Ａ，１１Ｂ内に導電体５１を埋め込むことによってコイル３Ａ，３Ｂを形成できるから、コイル３Ａ，３Ｂの製造が容易である。これにより、製造が容易なチップトランスを提供できる。
チップトランス１Ａに対する画像検査時には、各電極４１〜４４の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この第４発明の第２実施形態では、１次側の第１外部接続電極４１Ｂおよび第２外部接続電極４２Ｂの表面に複数の凹部８４Ａ，８４Ｂが形成されているが、２次側の第３外部接続電極４３Ｂおよび第４外部接続電極４４Ｂの表面には複数の凹部は形成されていない。１次側の外部接続電極４１Ｂ，４２Ｂの表面には凹部８４Ａ，８４Ｂが形成されているので、これらの外部接続電極４１Ｂ，４２Ｂの表面に入射された光は凹部８４Ａ，８４Ｂで乱反射される。これに対して、２次側の外部接続電極４３Ｂ，４４Ｂの表面には凹部は形成されていないので、これらの外部接続電極Ｂ，４４Ｂの表面に入射された光は乱反射されにくい。

そのため、カメラによって得られる１次側の外部接続電極４１Ｂ，４２Ｂに対する画像情報（たとえば輝度情報）と２次側の外部接続電極４３Ｂ，４４Ｂに対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、１次側電極対４１，４２と２次側電極対４３，４４とを明確に識別できるようになる。つまり、この第４発明の第２実施形態によれば、画像検査時に、１次側電極対４１，４２と２次側電極対４３，４４とを容易に判別できるようになる。

さらに、基板２の一方の表面である素子形成面２ａに第１〜第４電極４１〜４４の外部接続電極４１Ｂ〜４４Ｂがいずれも形成されている。そこで、図１１６に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４１Ｂ〜４４Ｂをはんだ９２によって実装基板９１上に接合することにより、チップトランス１Ａを実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップトランス１Ａを提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップトランス１Ａを実装基板９１に接続できる。これによって、実装基板９１上におけるチップトランス１Ａの占有空間を小さくできる。とくに、実装基板９１上におけるチップトランス１Ａの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図１０２Ａ〜図１０２Ｌ、図１０３Ａ〜図１０３Ｅ、図１０４Ａ〜図１０４Ｌおよび図１１７Ａ〜図１１７Ｆを参照して、チップトランス１Ａの製造方法について説明する。ここでは、第４発明の第１実施形態で用いた図１０２Ａ〜図１０２Ｌを図１０８Ａの切断面に対応した工程図として用い、第４発明の第１実施形態で用いた図１０３Ａ〜図１０３Ｅを図１０８Ｂの切断面に対応した工程図として用い、第４発明の第１実施形態で用いた図１０４Ａ〜図１０４Ｌを、図１０９Ａの切断面に対応した工程図として用いることにする。ただし、図１０２Ｂ〜図１０２Ｌには電極側トレンチ２１Ａ，２１Ｂの周囲壁に形成された絶縁体部３０は表れていないが、第４発明の第２実施形態においては、これらの絶縁体部３０は、図１０８Ａに符号３０で示されるように表れるものとする。図１１７Ａ〜図１１７Ｆは、第１凹部の製造工程を詳細に示す拡大断面図であり、図１１２に対応する切断面を示す。

まず、図１０２Ａおよび図１０４Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。
図１０５は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図１０５に示すように、複数のチップトランス１Ａに対応した、チップトランス領域Ｘが、マトリクス状に配置されている。隣接するチップトランス領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のチップトランス１Ａが得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図１０２Ａ、図１０４Ａおよび図１１７Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、１次コイル形成用トレンチ１１Ａ、２次コイル形成用トレンチ１１Ｂ、第１電極側トレンチ２１Ａおよび第２電極側トレンチ２１Ｂを形成すべき領域に対応する部分が除去される。これにより、絶縁膜７に１次コイル形成用トレンチ１１Ａの第１トレンチ部分１１Ａａ、２次コイル形成用トレンチ１１Ｂの第１トレンチ部分１１Ｂａ、第１電極側トレンチ２１Ａの第１トレンチ部分２１Ａａおよび第２電極側トレンチ２１Ｂ（図示略）の第１トレンチ部分２１Ｂａ（図示略）が形成される。

そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図１０２Ｂ、図１０３Ａ、図１０４Ｂおよび図１１７Ａに示すように、元基板５０に１次コイル形成用トレンチ１１Ａの第２トレンチ部分１１Ａｂ、２次コイル形成用トレンチ１１Ｂの第２トレンチ部分１１Ｂｂ、第１電極側トレンチ２１Ａの第２トレンチ部分２１Ａｂおよび第２電極側トレンチ２１Ｂ（図示略）の第２トレンチ部分２１Ｂｂ（図示略）が形成される。これにより、絶縁膜７および元基板５０に、１次コイル形成用トレンチ１１Ａ、２次コイル形成用トレンチ１１Ｂ、第１電極側トレンチ２１Ａおよび第２電極側トレンチ２１Ｂが形成される。各コイル形成用トレンチ１１Ａ，１１Ｂおよび各電極側トレンチ２１Ａ，２１Ｂは、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、図１０２Ｂ、図１０３Ｂ、図１０４Ｂおよび図１１７Ｂに示すように、各コイル形成用トレンチ１１Ａ，１１Ｂおよび各電極側トレンチ２１Ａ，２１Ｂの内面に熱酸化法により絶縁膜（熱酸化膜）１２が形成される。この際、元基板５０におけるトレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ，２１Ａｂ，２１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６における螺旋状の１次コイル形成用トレンチ１１Ａ（第２トレンチ部分１１Ａｂ）によって挟まれた壁の全体と、螺旋状の２次コイル形成用トレンチ１１Ｂ（第２トレンチ部分１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされる。また、この実施形態では、隣接する２つの第１電極側トレンチ２１Ａ（第２トレンチ部分２１Ａｂ）間の壁の全体および隣接する２つの第２電極側トレンチ２１Ｂ（第２トレンチ部分２１Ｂｂ）間の壁の全体が熱酸化膜とされる。また、各電極側トレンチ２１Ａ，２１Ｂ（第２トレンチ部分２１Ａｂ，２１Ｂｂ）の内面に形成された絶縁膜１２によって、各電極側トレンチ２１Ａ，２１Ｂ内は埋め尽くされる。

次に、たとえばスパッタ法により、トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、図１０３Ｃに示すように、１次コイル形成用トレンチ１１Ａ内の絶縁膜１２および絶縁膜７の表面ならびに１次コイル形成用トレンチ１１Ａ外の絶縁膜７の表面にＴｉＮからなるバリアメタル膜１３が形成される。同様に、２次コイル形成用トレンチ１１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに２次コイル形成用トレンチ１１Ｂ外の絶縁膜７の表面にＴｉＮからなるバリアメタル膜１３が形成される。また、図１１７Ｃに示すように、第１電極側トレンチ２１Ａ内の絶縁膜１２および絶縁膜７の表面ならびに第１電極側トレンチ２１Ａ外の絶縁膜７の表面にバリアメタル膜１３が形成される。同様に、第２電極側トレンチ２１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに第２電極側トレンチ２１Ｂ外の絶縁膜７の表面にバリアメタル膜１３が形成される。この後、アニール処理が施される。

この後、図１０２Ｃ、図１０３Ｄ、図１０４Ｃおよび図１１７Ｄに示すように、たとえばＣＶＤ法により、各トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。各トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ内を含む素子形成面２ａの全表面において、導電体５１は同じ割合で堆積されていくため、導電体５１の表面には、各トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂに対向した位置に、凹部８０（図１１７Ｄ参照）が形成される。

次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図１０２Ｄ、図１０３Ｅ、図１０４Ｄおよび図１１７Ｅに示すように、各トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。１次コイル形成用トレンチ１１Ａ内に埋め込まれた導電体５１によって、平面視螺旋状の１次コイル３Ａが形成され、２次コイル形成用トレンチ１１Ｂ内に埋め込まれた導電体５１によって、平面視螺旋状の２次コイル３Ｂが形成される。

導電体５１はその全表面から同じ割合でエッチングされていくため、エッチング後の導電体５１の表面には、エッチング前の凹部８０に対向した位置に凹部８１が形成される。ただし、説明の便宜上、図１１７Ｅには凹部８１を図示しているが、図１０３Ｅでは凹部は省略されている。以下において、第１電極側トレンチ２１Ａ内の導電体５１に形成された凹部８１を「第１凹部８１Ａ」といい、第２電極側トレンチ２１Ｂ内の導電体５１に形成された凹部８１を「第２凹部８１Ｂ」ということにする。

次に、図１０２Ｅ、図１０４Ｅおよび図１１７Ｆに示すように、絶縁膜７（素子形成面２ａ）および導電体５１を被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。このようにして形成された絶縁膜８の表面には、図１１７Ｆに示すように、第１凹部８１Ａに対向する位置に第１凹部８２Ａが形成される。図１１７Ｆには図示されていないが、第２凹部８１Ｂに対向する位置に第２凹部８２Ｂが形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうち１次コイル３Ａの一端部および他端部にそれぞれに対応する領域部分に、絶縁膜８を貫通する第１コンタクト孔１４Ａ（図１１０参照）および第２コンタクト孔１５Ａ（図１０２Ｅ参照）が形成される。同様に、絶縁膜８のうち２次コイル３Ｂの一端部および他端部にそれぞれに対応する領域部分に、絶縁膜８を貫通する第３コンタクト孔１４Ｂ（図１１０参照）および第４コンタクト孔１５Ｂ（図１０４Ｅ参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１４Ａ，１５Ａ，１４Ｂ，１５Ｂ内を含む絶縁膜８上に、第１電極４１〜第４電極４４を構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図１０２Ｆ、図１０４Ｆおよび図１１７Ｆに示すように、前記電極膜が第１電極膜４１Ａ、第２電極膜４２Ａ、第３電極膜４３Ａおよび第４電極膜４４Ａに分離される。このようにして形成された第１電極膜４１Ａの表面には、図１１７Ｆに示すように、第１凹部８２Ａに対向する位置に第１凹部８３Ａが形成される。図１１７Ｆには、図示されていないが、第２凹部８２Ｂに対向する位置に第２凹部８３Ｂが形成される。

次に、図１０２Ｇおよび図１０４Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに対応するパターンで露光した後、そのポリイミドが現像される。これにより、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂが形成される。

次に、図１０２Ｈおよび図１０４Ｈに示すように、境界領域Ｙ（図１０５参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、図１０２Ｈおよび図１０４Ｈに示すように、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図１０２Ｉおよび図１０４Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図１０２Ｊおよび図１０４Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、各電極膜４１Ａ〜４４Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図１０２Ｋ、図１０４Ｋおよび図１１７Ｆに示すように、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂから露出している第１〜第４電極膜４１Ａ〜４４Ａに、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１〜第４外部接続電極４１Ｂ〜４４Ｂが形成される。このようにして形成された第１外部接続電極４１Ｂの表面には、図１１７Ｆに示すように、第１凹部８３Ａに対向した位置に第１凹部８４Ａが形成される。図１１７Ｆには図示されていないが、第２外部接続電極４２Ｂの表面には、第２凹部８３Ｂに対向した位置に第２凹部８４Ｂが形成される。

この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のチップトランス領域Ｘが個片化される。具体的には、図１０２Ｌおよび図１０４Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のチップトランス領域Ｘは、個々のチップトランス１Ａに分離される。その後、複数のチップトランス１Ａに対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

図１１８は、第４発明の第３実施形態に係るチップトランスの一部切欠斜視図であり、図１１９はチップトランスの平面図である。図１２０は、図１１９のCXX-CXX線に沿う断面図であり、図１２１は、図１２０の部分拡大断面図である。図１２２は、図１１９のCXXII-CXXII線に沿う断面図であり、図１２３は、図１１９のCXXIII-CXXIII線に沿う断面図であり、図１２４は、図１１９のCXXIV-CXXIV線に沿う断面図であり、図１２５は、図１１９のCXXV-CXXV線に沿う断面図であり、図１２６は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

チップトランス１Ｂは、微小なチップ部品であり、直方体形状である。チップトランス１Ｂの平面形状は矩形であり、その長手方向の長さＬが０．４ｍｍ程度、短手方向の長さＷが０．２ｍｍ程度であってもよい。また、チップトランス１の全体の厚さＴは、０．１５ｍｍ程度であってもよい。
チップトランス１Ｂは、基板２と、基板２の内部に形成された１次コイル３Ａおよび２次コイル３Ｂと、１次コイル３Ａの一端部に接続された第１電極４１と、１次コイル３Ａの他端部に接続された第２電極４２と、２次コイル３Ｂの一端部に接続された第３電極４３と、２次コイル３Ｂの他端部に接続された第４電極４４とを含む。１次コイル３Ａの巻数と２次コイル３Ｂの巻数とは、異なっている。この実施形態では、２次コイル３Ｂの巻数が１次コイル３Ａの巻数よりも多い例を示しているが、１次コイル３Ａの巻数が２次コイル３Ｂの巻数よりも多くてもよい。

以下において、「前」とは図１１９の紙面の下側を、「後」とは図１１９の紙面の上側を、「左」とは図１１９の紙面の左側を、「右」とは図１１９の紙面の右側を、それぞれいうものとする。
基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図１１８の上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。この実施形態においては、基板本体６はシリコン基板からなり、絶縁膜７は熱酸化膜（ＳｉＯ_２）からなる。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図１１９および図１２６を参照して、素子形成面２ａには、その左側部に１次側電極対４１，４２を形成するための１次側電極対形成領域４７が設けられ、その右側部に２次側電極対４３，４４を形成するための２次側電極対形成領域４８が設けられている。これらの各領域４７，４８は、平面視において、前後方向に長い矩形である。１次側電極対形成領域４７と２次側電極対形成領域４８との間の素子形成面２ａに、コイル形成領域４９が設けられている。コイル形成領域４９は、この実施形態では、矩形に形成されている。

１次側電極対形成領域４７の後半部分に第１電極形成領域４７Ａが設けられ、前半部分に第２電極形成領域４７Ｂが設けられている。２次側電極対形成領域４８の後半部分に第３電極形成領域４８Ａが設けられ、前半部分に第４電極形成領域４８Ｂが設けられている。
第１電極形成領域４７Ａに、第１電極４１の外部接続電極（第１外部接続電極）４１Ｂが配置されており、第２電極形成領域４７Ｂに、第２電極４２の外部接続電極（第２外部接続電極）４２Ｂが配置されている。第１外部接続電極４１Ｂは、平面視で矩形であり、第１電極形成領域４７Ａのうち、第２電極形成領域４７Ｂ側の縁部を除いた領域を覆っている。第２外部接続電極４２Ｂは、平面視で矩形であり、第２電極形成領域４７Ｂのうち、第１電極形成領域４７Ａ側の縁部を除いた領域を覆っている。

第３電極形成領域４８Ａに、第３電極４３の外部接続電極（第３外部接続電極）４３Ｂが配置されており、第４電極形成領域４８Ｂに、第４電極４４の外部接続電極（第４外部接続電極）４４Ｂが配置されている。第３外部接続電極４３Ｂは、平面視で矩形であり、第３電極形成領域４８Ａのうち、第４電極形成領域４８Ｂ側の縁部を除いた領域を覆っている。第４外部接続電極４４Ｂは、平面視で矩形であり、第４電極形成領域４８Ｂのうち、第３電極形成領域４８Ａ側の縁部を除いた領域を覆っている。

図１１９〜図１２４および図１２６を参照して、基板２には、コイル形成領域４９において、１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。各コイル形成用トレンチ１１Ａ，１１Ｂは、平面視において螺旋状に形成されている。１次コイル形成用トレンチ１１Ａと２次コイル形成用トレンチ１１Ｂとは、平面視において、一方のトレンチの間隙に他方のトレンチが配置されるように、配置されている。ただし、この実施形態では、２次コイル形成用トレンチ１１Ｂの旋回数は、１次コイル形成用トレンチ１１Ａの旋回数よりも多いため、２次コイル形成用トレンチ１１Ｂの内周側の一部の間隙には、１次コイル形成用トレンチ１１Ａは配置されていない。言い換えれば、１次コイル形成用トレンチ１１Ａと２次コイル形成用トレンチ１１Ｂとは、平面視において、２次コイル形成用トレンチ１１Ｂの内周側の一部を除いて、内周側から外周側に向かって交互に並ぶように配置されている。したがって、１次コイル形成用トレンチ１１Ａと２次コイル形成用トレンチ１１Ｂとは、互いに交差しないように配置されている。この実施形態では、各コイル形成用トレンチ１１Ａ，１１Ｂは、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。

各コイル形成用トレンチ１１Ａ，１１Ｂの断面（各コイル形成用トレンチ１１Ａ，１１Ｂの螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。各コイル形成用トレンチ１１Ａ，１１Ｂの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、各コイル形成用トレンチ１１Ａ，１１Ｂの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。各コイル形成用トレンチ１１Ａ，１１Ｂの深さは、各コイル形成用トレンチ１１Ａ，１１Ｂ内に形成されるコイル３Ａ，３Ｂの内部抵抗を小さくするために１０μｍ以上であることが好ましい。

図１２１に示すように、１次コイル形成用トレンチ１１Ａは、絶縁膜７に形成された第１トレンチ部分１１Ａａと、基板本体６に形成され、第１トレンチ部分１１Ａａと連通する第２トレンチ部分１１Ａｂとからなる。同様に、２次コイル形成用トレンチ１１Ｂは、絶縁膜７に形成された第１トレンチ部分１１Ｂａと、基板本体６に形成され、第１トレンチ部分１１Ｂａと連通する第２トレンチ部分１１Ｂｂとからなる。

基板本体６における各コイル形成用トレンチ１１Ａ，１１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜を各コイル形成用トレンチ１１Ａ，１１Ｂの内面に形成する際に、基板本体６における各コイル形成用トレンチ１１Ａ，１１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６におけるコイル形成用トレンチ１１Ａ，１１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされている例を示している。

各コイル形成用トレンチ１１Ａ，１１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）内の絶縁膜１２の表面および絶縁膜７における各コイル形成用トレンチ１１Ａ，１１Ｂ（第１トレンチ部分１１Ａａ，１１Ｂａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。各コイル形成用トレンチ１１Ａ，１１Ｂ内に、導電体５１が、バリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。

１次コイル形成用トレンチ１１Ａ内に埋め込まれている導電体５１によって１次コイル３Ａが構成されている。したがって、１次コイル３Ａは、平面視で、１次コイル形成用トレンチ１１Ａと同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、１次コイル３Ａは、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。２次コイル形成用トレンチ１１Ｂ内に埋め込まれている導電体５１によって２次コイル３Ｂが構成されている。したがって、２次コイル３Ｂは、平面視で、２次コイル形成用トレンチ１１Ｂと同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、２次コイル３Ｂは、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。このため、２次コイル３Ｂの巻数は、１次コイル３Ａの巻き数よりも多い。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１（コイル３Ａ，３Ｂ）を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、１次コイル３Ａの外周側端部を露出させる第１コンタクト孔１４Ａ（図１１９および図１２３参照）と、１次コイル３Ａの内周側端部を露出させる第２コンタクト孔１５Ａ（図１１９および図１２０参照）とが形成されている。さらに、絶縁膜８には、２次コイル３Ｂの内周側端部を露出させる第３コンタクト孔１４Ｂ（図１１９および図１２２参照）と、２次コイル３Ｂの外周側端部を露出させる第４コンタクト孔１５Ｂ（図１１９および図１２４参照）とが形成されている。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極４１、第２電極４２、第３電極４３および第４電極４４が形成されている。図１１９、図１２２、図１２３および図１２５を参照して、第１電極４１は、絶縁膜８の表面に形成された第１電極膜４１Ａと、第１電極膜４１Ａに接合された第１外部接続電極４１Ｂとを含む。第１電極膜４１Ａは、図１１９に示すように、１次コイル３Ａの外周側端部に接続された引出し電極４１Ａａと、引出し電極４１Ａａと一体的に形成された第１パッド４１Ａｂとを含む。第１パッド４１Ａｂは、素子形成面２ａの第１電極形成領域４７Ａ側のコーナ部に矩形に形成されている。この第１パッド４１Ａｂに第１外部接続電極４１Ｂが接続されている。引出し電極４１Ａａは、図１１９および図１２３に示すように、絶縁膜８の表面から第１コンタクト孔１４Ａ内に入り込み、第１コンタクト孔１４Ａ内で１次コイル３Ａの外周側端部に接続されている。引出し電極４１Ａａは、１次コイル３Ａの一端部上を通って、第１パッド４１Ａｂに至る直線に沿って直線状に形成されている。

なお、１次コイル形成用トレンチ１１Ａの外周側端部を、第１パッド４１Ａｂの下方位置まで延長することにより、１次コイル３Ａの外周側端部を第１パッド４１Ａｂの下方位置に配置させてもよい。このようにすると、第１コンタクト孔１４Ａを第１パッド４１Ａｂの下方位置に形成できるので、１次コイル３Ａの一端部を第１パッド４１Ａｂに接続できるようになる。この場合には、第１電極膜４１Ａを第１パッド４１Ａｂのみから構成できるので、引出し電極４１Ａａは不要となる。

第２電極４２は、絶縁膜８の表面に形成された第２電極膜４２Ａと、第２電極膜４２Ａに接合された第２外部接続電極４２Ｂとを含む。第２電極膜４２Ａは、図１１９に示すように、１次コイル３Ａの内周側端部に接続された引出し電極４２Ａａと、引出し電極４２Ａａと一体的に形成された第２パッド４２Ａｂとを含む。第２パッド４２Ａｂは、素子形成面２ａの第２電極形成領域４７Ｂ側のコーナ部に矩形に形成されている。この第２パッド４２Ａｂに第２外部接続電極４２Ｂが接続されている。引出し電極４２Ａａは、図１１９および図１２０に示すように、絶縁膜８の表面から第２コンタクト孔１５Ａ内に入り込み、第２コンタクト孔１５Ａ内で１次コイル３Ａの内周側端部に接続されている。引出し電極４２Ａａは、１次コイル３Ａの内周側端部上を通って、第２パッド４２Ａｂに至る直線に沿って直線状に形成されている。

図１１９、図１２２および図１２４を参照して、第３電極４３は、絶縁膜８の表面に形成された第３電極膜４３Ａと、第３電極膜４３Ａに接合された第３外部接続電極４３Ｂとを含む。第３電極膜４３Ａは、図１１９に示すように、２次コイル３Ｂの内周側端部に接続された引出し電極４３Ａａと、引出し電極４３Ａａと一体的に形成された第３パッド４３Ａｂとを含む。第３パッド４３Ａｂは、素子形成面２ａの第３電極形成領域４８Ａ側のコーナ部に矩形に形成されている。この第３パッド４３Ａｂに第３外部接続電極４３Ｂが接続されている。引出し電極４３Ａａは、図１１９および図１２２に示すように、絶縁膜８の表面から第３コンタクト孔１４Ｂ内に入り込み、第３コンタクト孔１４Ｂ内で２次コイル３Ｂの内周側端部に接続されている。引出し電極４３Ａａは、２次コイル３Ｂの内周側端部上を通って、第３パッド４３Ａｂに至る直線に沿って直線状に形成されている。

第４電極４４は、絶縁膜８の表面に形成された第４電極膜４４Ａと、第４電極膜４４Ａに接合された第４外部接続電極４４Ｂとを含む。第４電極膜４４Ａは、図１１９に示すように、２次コイル３Ｂの外周側端部に接続された引出し電極４４Ａａと、引出し電極４４Ａａと一体的に形成された第４パッド４４Ａｂとを含む。第４パッド４４Ａｂは、素子形成面２ａの第４電極形成領域４８Ｂ側のコーナ部に矩形に形成されている。この第２パッド４２Ａｂに第２外部接続電極４２Ｂが接続されている。引出し電極４４Ａａは、図１１９および図１２４に示すように、絶縁膜８の表面から第４コンタクト孔１５Ｂ内に入り込み、第４コンタクト孔１５Ｂ内で２次コイル３Ｂの外周側端部に接続されている。引出し電極４４Ａａは、２次コイル３Ｂの外周側端部上を通って、第４パッド４４Ａｂに至る直線に沿って直線状に形成されている。電極膜４１Ａ〜４４Ａとしては、この実施形態では、Ａｌ膜が用いられている。

なお、２次コイル形成用トレンチ１１Ｂの外周側端部を、第４パッド４４Ａｂの下方位置まで延長することにより、２次コイル３Ｂの外周側端部を第４パッド４４Ａｂの下方位置に配置させてもよい。このようにすると、第４コンタクト孔１５Ｂを第４パッド４４Ａｂの下方位置に形成できるので、２次コイル３Ｂの外周側端部を第４パッド４４Ａｂに接続できるようになる。この場合には、第４電極膜４４Ａを第４パッド４４Ａｂのみから構成できるので、引出し電極４４Ａａは不要となる。

第１〜第４電極膜４１Ａ〜４４Ａは、たとえば、窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、平面視において、第１パッド４１Ａｂ付近、第２パッド４２Ａｂ付近、第３パッド４３Ａｂ付近および第４パッド４４Ａｂ付近に対応した領域に、それぞれ第１、第２、第３および第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂ（図１２０、図１２２および図１２５参照）が形成されている。

第１切除部１８Ａによって、第１パッド４１Ａｂ表面における第３パッド４３Ａｂ側の縁部を除く領域が露出されている。第２切除部１９Ａによって、第２パッド４２Ａｂ表面における第４パッド４４Ａｂ側の縁部を除く領域が露出されている。第３切除部１８Ｂによって、第３パッド４３Ａｂ表面における第１パッド４１Ａｂ側の縁部を除く領域が露出されている。第４切除部１９Ｂによって、第４パッド４４Ａｂ表面における第２パッド４２Ａｂ側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視において、コイル形成領域４９の他、第１電極形成領域４５Ａと第２電極形成領域４５Ｂとの境界部領域および第３電極形成領域４６Ａと第４電極形成領域４６Ｂとの境界部領域にも形成されている。

第１、第２、第３および第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに、それぞれ第１、第２、第３および第４外部接続電極４１Ｂ，４２Ｂ，４３Ｂ，４４Ｂが埋め尽くされている。第１外部接続電極４１Ｂおよび第３外部接続電極４３Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って他方の外部接続電極側に向かって引き出された引出し部２０を有している。同様に、第２外部接続電極４２Ｂおよび第４外部接続電極４４Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って他方の外部接続電極側に向かって引き出された引出し部２０を有している。

この実施形態では、第１外部接続電極４１Ｂは、第１切除部１８Ａ内において露出している第１電極膜４１Ａ（パッド４１Ａｂ）および絶縁膜８の表面に加えて、素子形成面２ａにおける第１パッド４１Ａｂ側のコーナ部のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４１Ｂの内方側の２つの側面を除く２つの側面は、素子形成面２ａにおける第１パッド４１Ａｂ側のコーナ部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第２外部接続電極４２Ｂは、第２切除部１９Ａ内において露出している第２電極膜４２Ａ（パッド４２Ａｂ）および絶縁膜８の表面に加えて、素子形成面２ａにおける第２パッド４２Ａｂ側のコーナ部のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極４２Ｂの内方側の２つの側面を除く２つの側面は、素子形成面２ａにおける第２パッド４２Ａｂ側のコーナ部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第３外部接続電極４３Ｂは、第３切除部１８Ｂ内において露出している第３電極膜４３Ａ（パッド４３Ａｂ）および絶縁膜８の表面に加えて、素子形成面２ａにおける第３パッド４３Ａｂ側のコーナ部のパッシベーション膜９の上端面を覆うように形成されている。第３外部接続電極４３Ｂの内方側の２つの側面を除く２つの側面は、素子形成面２ａにおける第３パッド４３Ａｂ側のコーナ部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第４外部接続電極４４Ｂは、第４切除部１９Ｂ内において露出している第４電極膜４４Ａ（パッド４４Ａｂ）および絶縁膜８の表面に加えて、素子形成面２ａにおける第４パッド４４Ａｂ側のコーナ部のパッシベーション膜９の上端面を覆うように形成されている。第４外部接続電極４４Ｂの内方側の２つの側面を除く２つの側面は、素子形成面２ａにおける第４パッド４４Ａｂ側のコーナ部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４１Ｂ，４２Ｂ，４３Ｂ，４４Ｂは、たとえば、電極膜４１Ａ，４２Ａ，４３Ａ，４４Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

パッシベーション膜１６および樹脂膜１７は、素子形成面２ａにおけるコイル形成領域４９、第１外部接続電極４１Ｂと第２外部接続電極４２Ｂとの間の領域および第３外部接続電極４３Ｂと第４外部接続電極４４Ｂとの間の領域において、コイル３Ａ，３Ｂ、絶縁膜８、電極膜４１Ａ〜４４Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図１２７は、チップトランスの内部の電気的構造を示す電気回路図である。１次コイル３Ａ（図１２７では記号Ｌ１で示す）の一端は第１電極４１に接続され、１次コイル３Ａの他端は第２電極４２に接続されている。２次コイル３Ｂ（図１２７では記号Ｌ２で示す）の一端は第３電極４３に接続され、２次コイル３Ｂの他端は第４電極４４に接続されている。これにより、トランスとして機能する。

トランスの性能（品質）を表すパラメータとして、各コイルのＱ（Quality Factor）値がある。コイルのＱ値が高いほど損失が小さく、コイルは高周波用インダクタンスとして優れた特性を有することになる。
各コイル３Ａ，３ＢのＱ値は、次式（９）によって表される。
Ｑ＝２πｆＬ／Ｒ …(９)
前記式(９)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３Ａ，３Ｂのインダクタンス、Ｒはコイル３Ａ，３Ｂの内部抵抗である。

この第４発明の第３実施形態の構成では、基板２には素子形成面２ａから掘り下げられた１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂが平面視で螺旋状に形成されている。１次コイル形成用トレンチ１１Ａ内に導電体５１が埋め込まれることにより、１次コイル３Ａが形成され、２次コイル形成用トレンチ１１Ｂ内に導電体５１が埋め込まれることにより、２次コイル３Ｂが形成されている。そのため、各コイル３Ａ，３Ｂの断面積（各コイル３Ａ，３Ｂの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、各コイル３Ａ，３Ｂの内部抵抗（前記式(９)のＲ）を小さくすることができる。これにより、各コイル３Ａ，３ＢのＱ値を高くすることができるから、性能の高いチップトランスを提供できる。

また、この第４発明の第３実施形態では、第４発明の第１実施形態に比べて、１次コイル３Ａと２次コイル３Ｂとを接近して配置させることができるので、より性能の高いチップトランスを提供できる。
また、基板２にコイル形成用トレンチ１１Ａ，１１Ｂを形成し、コイル形成用トレンチ１１Ａ，１１Ｂ内に導電体５１を埋め込むことによってコイル３Ａ，３Ｂを形成できるから、コイル３Ａ，３Ｂの製造が容易である。これにより、製造が容易なチップトランスを提供できる。

さらに、基板２の一方の表面である素子形成面２ａに第１〜第４電極４１〜４４の外部接続電極４１Ｂ〜４４Ｂがいずれも形成されている。そこで、図１２８に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４１Ｂ〜４４Ｂをはんだ９２によって実装基板９１上に接合することにより、チップトランス１Ｂを実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップトランス１Ｂを提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップトランス１Ｂを実装基板９１に接続できる。これによって、実装基板９１上におけるチップトランス１Ｂの占有空間を小さくできる。とくに、実装基板９１上におけるチップトランス１Ｂの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図１２９Ａ〜図１２９Ｌは、チップトランスの製造工程の一例を説明するための断面図であり、図１２０に対応する切断面を示す。また、図１３０Ａ〜図１３０Ｅは、コイルの製造工程の詳細を示す部分拡大断面図であり、図１２１に対応する切断面を示す。
まず、図１２９Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。

図１３１は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図１３１に示すように、複数のチップトランス１Ｂに対応した、チップトランス領域Ｘが、マトリクス状に配置されている。隣接するチップトランス領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のチップトランス１Ｂが得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図１２９Ａおよび図１３０Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂを形成すべき領域に対応する部分が除去される。これにより、絶縁膜７に１次コイル形成用トレンチ１１Ａの第１トレンチ部分１１Ａａおよび２次コイル形成用トレンチ１１Ｂの第１トレンチ部分１１Ｂａが形成される。そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図１２９Ｂおよび図１３０Ａに示すように、元基板５０に１次コイル形成用トレンチ１１Ａの第２トレンチ部分１１Ａｂおよび２次コイル形成用トレンチ１１Ｂの第２トレンチ部分１１Ｂｂが形成される。これにより、絶縁膜７および元基板５０に、１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂが形成される。各コイル形成用トレンチ１１Ａ，１１Ｂは、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、図１２９Ｂおよび図１３０Ｂに示すように、各コイル形成用トレンチ１１Ａ，１１Ｂの内面に熱酸化法により絶縁膜（熱酸化膜）１２が形成される。この際、元基板５０における各コイル形成用トレンチ１１Ａ，１１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。図１２９Ｂには、絶縁膜１２は省略されているが、絶縁体部３０は図示されている。この実施形態では、基板本体６におけるコイル形成用トレンチ１１Ａ，１２Ａ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされる。

次に、たとえばスパッタ法により、各トレンチ１１Ａ，１１Ｂ内を含む素子形成面２ａ上にＴｉＮからなるバリアメタル膜１３を形成する。これにより、図１３０Ｃに示すように、各コイル形成用トレンチ１１Ａ，１１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに各コイル形成用トレンチ１１Ａ，１１Ｂ外の絶縁膜７の表面にＴｉＮからなるバリアメタル膜１３が形成される。この後、アニール処理が施される。

この後、図１２９Ｃおよび図１３０Ｄに示すように、たとえばＣＶＤ法により、各コイル形成用トレンチ１１Ａ，１１Ｂ内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。
次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図１２９Ｄおよび図１３０Ｅに示すように、各コイル形成用トレンチ１１Ａ，１１Ｂ内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。１次コイル形成用トレンチ１１Ａ内に埋め込まれた導電体５１によって、平面視螺旋状の１次コイル３Ａが形成され、２次コイル形成用トレンチ１１Ｂ内に埋め込まれた導電体５１によって、平面視螺旋状の２次コイル３Ｂが形成される。

次に、図１２９Ｅに示すように、絶縁膜７（素子形成面２ａ）および各コイル３Ａ，３Ｂを被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうち１次コイル３Ａの外周側端部および内周側端部にそれぞれに対応する領域部分に、絶縁膜８を貫通する第１コンタクト孔１４Ａ（図１２３参照）および第２コンタクト孔１５Ａ（図１２９Ｅ参照）が形成される。同様に、絶縁膜８のうち２次コイル３Ｂの内周側端部および外周側端部にそれぞれに対応する領域部分に、絶縁膜８を貫通する第３コンタクト孔１４Ｂ（図１２２参照）および第４コンタクト孔１５Ｂ（図１２４参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１４Ａ，１５Ａ，１４Ｂ，１５Ｂ内を含む絶縁膜８上に、第１電極４１〜第４電極４４を構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図１２９Ｆに示すように、前記電極膜が第１電極膜４１Ａ、第２電極膜４２Ａ、第３電極膜４３Ａおよび第４電極膜４４Ａに分離される。

次に、図１２９Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに対応するパターンで露光した後、そのポリイミドが現像される。これにより、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂが形成される。

次に、図１２９Ｈに示すように、境界領域Ｙ（図１３１参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、図１２９Ｈに示すように、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図１２９Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図１２９Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、各電極膜４１Ａ〜４４Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図１２９Ｋに示すように、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂから露出している第１〜第４電極膜４１Ａ〜４４Ａに、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１〜第４外部接続電極４１Ｂ〜４４Ｂが形成される。
この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のチップトランス領域Ｘが個片化される。具体的には、図１２９Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のチップトランス領域Ｘは、個々のチップトランス１Ｂに分離される。その後、複数のチップトランス１Ｂに対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

図１３２は、第４発明の第４実施形態に係るチップトランスの一部切欠斜視図であり、図１３３Ａは、電極側から見た場合のチップトランスの外観を示す平面図であり、図１３３Ｂはチップトランスの内部構造を示す平面図である。図１３４は、図１３３ＢのCXXXIV-CXXXIV線に沿う断面図であり、図１３５は、図１３４の部分拡大断面図である。図１３６は、図１３３ＢのCXXXVI-CXXXVI線に沿う断面図であり、図１３７は、図１３３ＢのXXXVII- CXXXVII線に沿う断面図であり、図１３８は、図１３３ＢのCXXXVIII-CXXXVIII線に沿う断面図である。図１３９は、図１３３ＢのCXXXIX-CXXXIX線に沿う断面図であり、図１４０は、図１３９の部分拡大断面図である。図１４１は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

チップトランス１Ｃは、微小なチップ部品であり、直方体形状である。チップトランス１Ｂの平面形状は矩形であり、その長手方向の長さＬが０．４ｍｍ程度、短手方向の長さＷが０．２ｍｍ程度であってもよい。また、チップトランス１の全体の厚さＴは、０．１５ｍｍ程度であってもよい。
チップトランス１Ｂは、基板２と、基板２の内部に形成された１次コイル３Ａおよび２次コイル３Ｂと、１次コイル３Ａの一端部に接続された第１電極４１と、１次コイル３Ａの他端部に接続された第２電極４２と、２次コイル３Ｂの一端部に接続された第３電極４３と、２次コイル３Ｂの他端部に接続された第４電極４４とを含む。１次コイル３Ａの巻数と２次コイル３Ｂの巻数とは、異なっている。この実施形態では、２次コイル３Ｂの巻数が１次コイル３Ａの巻数よりも多い例を示しているが、１次コイル３Ａの巻数が２次コイル３Ｂの巻数よりも多くてもよい。

第４発明の第４実施形態のチップトランス１Ｃでは、第４発明の第３実施形態のチップトランス１Ｂと異なり、１次側の電極対（第１電極４１および第２電極４２）の表面に、それぞれ複数の凹部８４Ａ，８４Ｂが形成されている。２次側の電極対（第３電極４３および第４電極４４）の表面には、前記凹部８４Ａ，８４Ｂは形成されていない。
以下において、「前」とは図１３３Ｂの紙面の下側を、「後」とは図１３３Ｂの紙面の上側を、「左」とは図１３３Ｂの紙面の左側を、「右」とは図１３３Ｂの紙面の右側を、それぞれいうものとする。

基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図１３２の上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。この実施形態においては、基板本体６はシリコン基板からなり、絶縁膜７は熱酸化膜（ＳｉＯ_２）からなる。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図１３３Ｂおよび図１４１を参照して、素子形成面２ａには、その左側部に１次側電極対４１，４２を形成するための１次側電極対形成領域４７が設けられ、その右側部に２次側電極対４３，４４を形成するための２次側電極対形成領域４８が設けられている。これらの各領域４７，４８は、平面視において、前後方向に長い矩形である。１次側電極対形成領域４７と２次側電極対形成領域４８との間の素子形成面２ａに、コイル形成領域４９が設けられている。コイル形成領域４９は、この実施形態では、矩形に形成されている。

１次側電極対形成領域４７の後半部分に第１電極形成領域４７Ａが設けられ、前半部分に第２電極形成領域４７Ｂが設けられている。２次側電極対形成領域４８の後半部分に第３電極形成領域４８Ａが設けられ、前半部分に第４電極形成領域４８Ｂが設けられている。
第１電極形成領域４７Ａに、第１電極４１の外部接続電極（第１外部接続電極）４１Ｂが配置されており、第２電極形成領域４７Ｂに、第２電極４２の外部接続電極（第２外部接続電極）４２Ｂが配置されている。第１外部接続電極４１Ｂは、平面視で矩形であり、第１電極形成領域４７Ａのうち、第２電極形成領域４７Ｂ側の縁部を除いた領域を覆っている。第２外部接続電極４２Ｂは、平面視で矩形であり、第２電極形成領域４７Ｂのうち、第１電極形成領域４７Ａ側の縁部を除いた領域を覆っている。

第３電極形成領域４８Ａに、第３電極４３の外部接続電極（第３外部接続電極）４３Ｂが配置されており、第４電極形成領域４８Ｂに、第４電極４４の外部接続電極（第４外部接続電極）４４Ｂが配置されている。第３外部接続電極４３Ｂは、平面視で矩形であり、第３電極形成領域４８Ａのうち、第４電極形成領域４８Ｂ側の縁部を除いた領域を覆っている。第４外部接続電極４４Ｂは、平面視で矩形であり、第４電極形成領域４８Ｂのうち、第３電極形成領域４８Ａ側の縁部を除いた領域を覆っている。

第１外部接続電極４１Ｂの表面および第２外部接続電極４２Ｂの表面には、それぞれ複数の第１凹部８４Ａおよび複数の第２凹部８４Ｂが形成されている。複数の第１凹部８４Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。同様に、複数の第２凹部８４Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。各凹部８４Ａ，８４Ｂの横断面形状はＶ字状である。第３外部接続電極４３Ｂおよび第４外部接続電極４４Ｂの表面には、前記凹部８４Ａ，８４Ｂは形成されていない。

図１３３Ｂ〜図１３８および図１４１を参照して、基板２には、コイル形成領域４９において、１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。各コイル形成用トレンチ１１Ａ，１１Ｂは、平面視において螺旋状に形成されている。１次コイル形成用トレンチ１１Ａと２次コイル形成用トレンチ１１Ｂとは、平面視において、一方のトレンチの間隙に他方のトレンチが配置されるように、配置されている。ただし、この実施形態では、２次コイル形成用トレンチ１１Ｂの旋回数は、１次コイル形成用トレンチ１１Ａの旋回数よりも多いため、２次コイル形成用トレンチ１１Ｂの内周側の一部の間隙には、１次コイル形成用トレンチ１１Ａは配置されていない。言い換えれば、１次コイル形成用トレンチ１１Ａと２次コイル形成用トレンチ１１Ｂとは、平面視において、２次コイル形成用トレンチ１１Ｂの内周側の一部を除いて、内周側から外周側に向かって交互に並ぶように配置されている。したがって、１次コイル形成用トレンチ１１Ａと２次コイル形成用トレンチ１１Ｂとは、互いに交差しないように配置されている。この実施形態では、各コイル形成用トレンチ１１Ａ，１１Ｂは、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。 各コイル形成用トレンチ１１Ａ，１１Ｂの断面（各コイル形成用トレンチ１１Ａ，１１Ｂの螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。各コイル形成用トレンチ１１Ａ，１１Ｂの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、各コイル形成用トレンチ１１Ａ，１１Ｂの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。各コイル形成用トレンチ１１Ａ，１１Ｂの深さは、各コイル形成用トレンチ１１Ａ，１１Ｂ内に形成されるコイル３Ａ，３Ｂの内部抵抗を小さくするために１０μｍ以上であることが好ましい。

さらに、第１電極形成領域４７Ａ内の第１外部接続電極４１Ｂに対向する領域において、基板２には、複数の第１電極側トレンチ（凹部形成用トレンチ）２１Ａが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。複数の第１電極側トレンチ２１Ａは、前記複数の第１凹部８４Ａに対向した位置に形成されている。したがって、複数の第１電極側トレンチ２１Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。

同様に、第２電極形成領域４７Ｂ内の第２外部接続電極４２Ｂに対向する領域において、基板２には、複数の第２電極側トレンチ（凹部形成用トレンチ）２１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。複数の第２電極側トレンチ２１Ｂは、前記複数の第２凹部８４Ｂに対向した位置に形成されている。したがって、複数の第２電極側トレンチ２１Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。

各電極側トレンチ２１Ａ，２１Ｂの断面は、基板２の厚さ方向に細長い矩形状である。この実施形態では、各電極側トレンチ２１Ａ，２１Ｂの幅は、各コイル形成用トレンチ１１Ａ，１１Ｂの幅より狭く形成されている。電極側トレンチ２１Ａ，２１Ｂの深さは、各コイル形成用トレンチ１１Ａ，１１Ｂの深さと同じ深さに形成されていてもよいし、それよりも浅く形成されていてもよい。この実施形態では、電極側トレンチ２１Ａ，２１Ｂの深さは、各コイル形成用トレンチ１１Ａ，１１Ｂの深さと同じ深さに形成されている。

図１３５に示すように、１次コイル形成用トレンチ１１Ａは、絶縁膜７に形成された第１トレンチ部分１１Ａａと、基板本体６に形成され、第１トレンチ部分１１Ａａと連通する第２トレンチ部分１１Ａｂとからなる。同様に、２次コイル形成用トレンチ１１Ｂは、絶縁膜７に形成された第１トレンチ部分１１Ｂａと、基板本体６に形成され、第１トレンチ部分１１Ｂａと連通する第２トレンチ部分１１Ｂｂとからなる。

基板本体６における各コイル形成用トレンチ１１Ａ，１１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。各コイル形成用トレンチ１１Ａ，１１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）内の絶縁膜１２の表面および絶縁膜７における各コイル形成用トレンチ１１Ａ，１１Ｂ（第１トレンチ部分１１Ａａ，１１Ｂａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。各コイル形成用トレンチ１１Ａ，１１Ｂ内に、導電体５１が、バリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。

１次コイル形成用トレンチ１１Ａ内に埋め込まれている導電体５１によって１次コイル３Ａが構成されている。したがって、１次コイル３Ａは、平面視で、１次コイル形成用トレンチ１１Ａと同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、１次コイル３Ａは、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。２次コイル形成用トレンチ１１Ｂ内に埋め込まれている導電体５１によって２次コイル３Ｂが構成されている。したがって、２次コイル３Ｂは、平面視で、２次コイル形成用トレンチ１１Ｂと同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、２次コイル３Ｂは、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。このため、２次コイル３Ｂの巻数は、１次コイル３Ａの巻き数よりも多い。

図１３９および図１４０に示すように、各電極側トレンチ２１Ａ，２１Ｂは、絶縁膜７に形成された第１トレンチ部分２１Ａａ，２１Ｂａと、基板本体６に形成され、第１トレンチ部分２１Ａａ，２１Ｂａと連通する第２トレンチ部分２１Ａｂ，２１Ｂｂとからなる。基板本体６における各電極側トレンチ２１Ａ，２１Ｂ（第２トレンチ部分２１Ａｂ，２１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、基板本体６における電極側トレンチ２１Ａ，２１Ｂ（第２トレンチ部分２１Ａｂ，２１Ｂｂ）の内面に形成された絶縁膜１２によって、第２トレンチ部分２１Ａｂ，２１Ｂｂ内は埋め尽くされている。

絶縁膜７における第１電極側トレンチ２１Ａ（第１トレンチ部分２１Ａａ）の内面には、バリアメタル膜１３が形成されている。絶縁膜７における第１電極側トレンチ２１Ａ（第１トレンチ部分２１Ａａ）内に、導電体５１がバリアメタル膜１３に接した状態で導電体５１が埋め込まれている。第１電極側トレンチ２１Ａ内の導電体５１の表面には第１凹部８１Ａ（第１の下地凹部）が形成されている。つまり、素子形成面２ａの第１外部接続電極４１Ｂに対向する領域に複数の第１凹部８１Ａが形成されている。複数の第１凹部８１Ａは、第１外部接続電極４１Ｂの複数の第１凹部８４Ａに対向した位置に形成されている。したがって、これらの複数の第１凹部８１Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第１凹部８１Ａの横断面形状はＶ字状である。複数の第１凹部８１Ａは、基板２に形成された複数の第１電極側トレンチ２１Ａに起因して形成される。

同様に、絶縁膜７における第２電極側トレンチ２１Ｂ（第１トレンチ部分２１Ｂａ）の内面には、バリアメタル膜（図示略）が形成されている。絶縁膜７における第２電極側トレンチ２１Ｂ（第１トレンチ部分２１Ｂａ）内に、バリアメタル膜に接した状態で導電体（図示略）が埋め込まれている。第２電極側トレンチ２１Ｂ内の導電体の表面には第２凹部８１Ｂ（第１の下地凹部）が形成されている。つまり、素子形成面２ａの第２外部接続電極４２Ｂに対向する領域に複数の第２凹部８１Ｂが形成されている。複数の第２凹部８１Ｂは、第２外部接続電極４２Ｂの複数の第２凹部８４Ｂに対向した位置に形成されている。したがって、これらの複数の第２凹部８１Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第２凹部８１Ｂの横断面形状はＶ字状である。複数の第２凹部８１Ｂは、基板２に形成された複数の第２電極側トレンチ２１Ｂに起因して形成される。

この実施形態では、各コイル形成用トレンチ１１Ａ，１１Ｂおよび電極側トレンチ２１Ａ，２１Ｂの内面に形成される絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなる。この熱酸化膜をこれらのトレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂの内面に形成する際に、基板本体６におけるトレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂの周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされている。この実施形態では、基板本体６におけるコイル形成用トレンチ１１Ａ，１１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）によって挟まれた壁の全体、隣接する２つの第１電極側トレンチ２１Ａ（第２トレンチ部分２１Ａｂ）間の壁の全体および隣接する２つの第２電極側トレンチ２１Ｂ（第２トレンチ部分２１Ｂｂ）間の壁の全体が熱酸化膜とされている例を示している。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、１次コイル３Ａの外周側端部を露出させる第１コンタクト孔１４Ａ（図１３３Ｂおよび図１３７参照）と、１次コイル３Ａの内周側端部を露出させる第２コンタクト孔１５Ａ（図１３３Ｂおよび図１３４参照）とが形成されている。さらに、絶縁膜８には、２次コイル３Ｂの内周側端部を露出させる第３コンタクト孔１４Ｂ（図１３３Ｂおよび図１３６参照）と、２次コイル３Ｂの外周側端部を露出させる第４コンタクト孔１５Ｂ（図１３３Ｂおよび図１３８参照）とが形成されている。

さらに、絶縁膜８の表面には、図１３９および図１４０に示すように、第１電極形成領域４７Ａに複数の第１凹部８２Ａ（第２の下地凹部）が形成されている。複数の第１凹部８２Ａは、第１外部接続電極４１Ｂの複数の第１凹部８４Ａ（前記第１凹部８１Ａ）に対向する位置に形成されている。したがって、複数の第１凹部８２Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第１凹部８２Ａの横断面形状はＶ字状である。第１凹部８２Ａは、その下地層である基板２の表面（素子形成面２ａ）の第１凹部８１Ａに起因して形成されている。

同様に、絶縁膜８の表面には、図１３９に示すように、第２電極形成領域４７Ｂに複数の第２凹部８２Ｂ（第２の下地凹部）が形成されている。複数の第２凹部８２Ｂは、第２外部接続電極４２Ｂの複数の第２凹部８４Ｂ（第２凹部８１Ｂ）に対向する位置に形成されている。したがって、複数の第２凹部８２Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第２凹部８２Ｂの横断面形状はＶ字状である。第２凹部８２Ｂは、その下地層である基板２の表面（素子形成面２ａ）の第２凹部８１Ｂに起因して形成されている。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極４１、第２電極４２、第３電極４３および第４電極４４が形成されている。第１電極４１は、絶縁膜８の表面に形成された第１電極膜４１Ａと、第１電極膜４１Ａに接合された第１外部接続電極４１Ｂとを含む。第１電極膜４１Ａは、図１３３Ｂに示すように、１次コイル３Ａの外周側端部に接続された引出し電極４１Ａａと、引出し電極４１Ａａと一体的に形成された第１パッド４１Ａｂとを含む。第１パッド４１Ａｂは、素子形成面２ａの第１電極形成領域４７Ａ側のコーナ部に矩形に形成されている。この第１パッド４１Ａｂに第１外部接続電極４１Ｂが接続されている。引出し電極４１Ａａは、図１３３Ｂおよび図１３７に示すように、絶縁膜８の表面から第１コンタクト孔１４Ａ内に入り込み、第１コンタクト孔１４Ａ内で１次コイル３Ａの外周側端部に接続されている。引出し電極４１Ａａは、１次コイル３Ａの一端部上を通って、第１パッド４１Ａｂに至る直線に沿って直線状に形成されている。

なお、１次コイル形成用トレンチ１１Ａの外周側端部を、第１パッド４１Ａｂの下方位置まで延長することにより、１次コイル３Ａの外周側端部を第１パッド４１Ａｂの下方位置に配置させてもよい。このようにすると、第１コンタクト孔１４Ａを第１パッド４１Ａｂの下方位置に形成できるので、１次コイル３Ａの一端部を第１パッド４１Ａｂに接続できるようになる。この場合には、第１電極膜４１Ａを第１パッド４１Ａｂのみから構成できるので、引出し電極４１Ａａは不要となる。

第２電極４２は、絶縁膜８の表面に形成された第２電極膜４２Ａと、第２電極膜４２Ａに接合された第２外部接続電極４２Ｂとを含む。第２電極膜４２Ａは、図１３３Ｂに示すように、１次コイル３Ａの内周側端部に接続された引出し電極４２Ａａと、引出し電極４２Ａａと一体的に形成された第２パッド４２Ａｂとを含む。第２パッド４２Ａｂは、素子形成面２ａの第２電極形成領域４７Ｂ側のコーナ部に矩形に形成されている。この第２パッド４２Ａｂに第２外部接続電極４２Ｂが接続されている。引出し電極４２Ａａは、図１３３Ｂおよび図１３４に示すように、絶縁膜８の表面から第２コンタクト孔１５Ａ内に入り込み、第２コンタクト孔１５Ａ内で１次コイル３Ａの内周側端部に接続されている。引出し電極４２Ａａは、１次コイル３Ａの内周側端部上を通って、第２パッド４２Ａｂに至る直線に沿って直線状に形成されている。

第３電極４３は、絶縁膜８の表面に形成された第３電極膜４３Ａと、第３電極膜４３Ａに接合された第３外部接続電極４３Ｂとを含む。第３電極膜４３Ａは、図１３３Ｂに示すように、２次コイル３Ｂの内周側端部に接続された引出し電極４３Ａａと、引出し電極４３Ａａと一体的に形成された第３パッド４３Ａｂとを含む。第３パッド４３Ａｂは、素子形成面２ａの第３電極形成領域４８Ａ側のコーナ部に矩形に形成されている。この第３パッド４３Ａｂに第３外部接続電極４３Ｂが接続されている。引出し電極４３Ａａは、図１３３Ｂおよび図１３６に示すように、絶縁膜８の表面から第３コンタクト孔１４Ｂ内に入り込み、第３コンタクト孔１４Ｂ内で２次コイル３Ｂの内周側端部に接続されている。引出し電極４３Ａａは、２次コイル３Ｂの内周側端部上を通って、第３パッド４３Ａｂに至る直線に沿って直線状に形成されている。

第４電極４４は、絶縁膜８の表面に形成された第４電極膜４４Ａと、第４電極膜４４Ａに接合された第４外部接続電極４４Ｂとを含む。第４電極膜４４Ａは、図１３３Ｂに示すように、２次コイル３Ｂの外周側端部に接続された引出し電極４４Ａａと、引出し電極４４Ａａと一体的に形成された第４パッド４４Ａｂとを含む。第４パッド４４Ａｂは、素子形成面２ａの第４電極形成領域４８Ｂ側のコーナ部に矩形に形成されている。この第２パッド４２Ａｂに第２外部接続電極４２Ｂが接続されている。引出し電極４４Ａａは、図１３３Ｂおよび図１３８に示すように、絶縁膜８の表面から第４コンタクト孔１５Ｂ内に入り込み、第４コンタクト孔１５Ｂ内で２次コイル３Ｂの外周側端部に接続されている。引出し電極４４Ａａは、２次コイル３Ｂの外周側端部上を通って、第４パッド４４Ａｂに至る直線に沿って直線状に形成されている。電極膜４１Ａ〜４４Ａとしては、この実施形態では、Ａｌ膜が用いられている。

なお、２次コイル形成用トレンチ１１Ｂの外周側端部を、第４パッド４４Ａｂの下方位置まで延長することにより、２次コイル３Ｂの外周側端部を第４パッド４４Ａｂの下方位置に配置させてもよい。このようにすると、第４コンタクト孔１５Ｂを第４パッド４４Ａｂの下方位置に形成できるので、２次コイル３Ｂの外周側端部を第４パッド４４Ａｂに接続できるようになる。この場合には、第４電極膜４４Ａを第４パッド４４Ａｂのみから構成できるので、引出し電極４４Ａａは不要となる。

第１電極膜４１Ａの第１パッド４１Ａｂの表面には、図１３９および図１４０に示すように、複数の第１凹部８３Ａ（第３の下地凹部）が形成されている。複数の第１凹部８３Ａは、第１外部接続電極４１Ｂの第１凹部８４Ａ（第１凹部８２Ａ）に対向する位置に形成されている。したがって、複数の第１凹部８３Ａは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第１凹部８３Ａの横断面形状はＶ字状である。第１凹部８３Ａは、その下地層である絶縁膜８の表面の第１凹部８２Ａに起因して形成されている。

同様に、第２電極膜４２Ａの第２パッド４２Ａｂの表面には、図１３９に示すように、複数の第２凹部８３Ｂ（第３の下地凹部）が形成されている。複数の第２凹部８３Ｂは、第２外部接続電極４２Ｂの第２凹部８４Ｂ（第２凹部８２Ｂ）に対向する位置に形成されている。したがって、複数の第２凹部８３Ｂは、平面視において、基板２の長手方向に延びた直線状であり、基板２の短手方向に間隔をおいて形成されている。第２凹部８３Ｂの横断面形状はＶ字状である。第２凹部８３Ｂは、その下地層である絶縁膜８の表面の第２凹部８２Ｂに起因して形成されている。

第１〜第４電極膜４１Ａ〜４４Ａは、たとえば、窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、平面視において、第１パッド４１Ａｂ付近、第２パッド４２Ａｂ付近、第３パッド４３Ａｂ付近および第４パッド４４Ａｂ付近に対応した領域に、それぞれ第１、第２、第３および第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂ（図１３４、図１３６および図１３９参照）が形成されている。

第１切除部１８Ａによって、第１パッド４１Ａｂ表面における第３パッド４３Ａｂ側の縁部を除く領域が露出されている。第２切除部１９Ａによって、第２パッド４２Ａｂ表面における第４パッド４４Ａｂ側の縁部を除く領域が露出されている。第３切除部１８Ｂによって、第３パッド４３Ａｂ表面における第１パッド４１Ａｂ側の縁部を除く領域が露出されている。第４切除部１９Ｂによって、第４パッド４４Ａｂ表面における第２パッド４２Ａｂ側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視において、コイル形成領域４９の他、第１電極形成領域４５Ａと第２電極形成領域４５Ｂとの境界部領域および第３電極形成領域４６Ａと第４電極形成領域４６Ｂとの境界部領域にも形成されている。

第１、第２、第３および第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに、それぞれ第１、第２、第３および第４外部接続電極４１Ｂ，４２Ｂ，４３Ｂ，４４Ｂが埋め尽くされている。第１外部接続電極４１Ｂおよび第３外部接続電極４３Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って他方の外部接続電極側に向かって引き出された引出し部２０を有している。同様に、第２外部接続電極４２Ｂおよび第４外部接続電極４４Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って他方の外部接続電極側に向かって引き出された引出し部２０を有している。

この実施形態では、第１外部接続電極４１Ｂは、第１切除部１８Ａ内において露出している第１電極膜４１Ａ（パッド４１Ａｂ）および絶縁膜８の表面に加えて、素子形成面２ａにおける第１パッド４１Ａｂ側のコーナ部のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４１Ｂの内方側の２つの側面を除く２つの側面は、素子形成面２ａにおける第１パッド４１Ａｂ側のコーナ部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第２外部接続電極４２Ｂは、第２切除部１９Ａ内において露出している第２電極膜４２Ａ（パッド４２Ａｂ）および絶縁膜８の表面に加えて、素子形成面２ａにおける第２パッド４２Ａｂ側のコーナ部のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極４２Ｂの内方側の２つの側面を除く２つの側面は、素子形成面２ａにおける第２パッド４２Ａｂ側のコーナ部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第３外部接続電極４３Ｂは、第３切除部１８Ｂ内において露出している第３電極膜４３Ａ（パッド４３Ａｂ）および絶縁膜８の表面に加えて、素子形成面２ａにおける第３パッド４３Ａｂ側のコーナ部のパッシベーション膜９の上端面を覆うように形成されている。第３外部接続電極４３Ｂの内方側の２つの側面を除く２つの側面は、素子形成面２ａにおける第３パッド４３Ａｂ側のコーナ部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第４外部接続電極４４Ｂは、第４切除部１９Ｂ内において露出している第４電極膜４４Ａ（パッド４４Ａｂ）および絶縁膜８の表面に加えて、素子形成面２ａにおける第４パッド４４Ａｂ側のコーナ部のパッシベーション膜９の上端面を覆うように形成されている。第４外部接続電極４４Ｂの内方側の２つの側面を除く２つの側面は、素子形成面２ａにおける第３パッド４３Ａｂ側のコーナ部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４１Ｂ，４２Ｂ，４３Ｂ，４４Ｂは、たとえば、電極膜４１Ａ，４２Ａ，４３Ａ，４４Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

前述したように、第１外部接続電極４１Ｂの表面に複数の第１凹部８４Ａが形成され、第２外部接続電極４２Ｂの表面に複数の第２凹部８４Ｂが形成されている。第１凹部８４Ａは、その下地層である第１パッド４１Ａｂの表面の第１凹部８３Ａに起因して形成される。第１凹部８３Ａはその下地層の第１凹部８２Ａに起因して形成され、第１凹部８２Ａはその下地層の第１凹部８１Ａに起因して形成されるので、第１凹部８４Ａは第１凹部８１Ａに起因して形成されることになる。後述するように、第１凹部８１Ａは第１電極側トレンチ２１Ａに起因して形成される。したがって、第１外部接続電極４１Ｂの第１凹部８４Ａは、第１電極側トレンチ２１Ａに起因して形成されることになる。

第２凹部８４Ｂは、その下地層である第２パッド４２Ａｂの表面の第２凹部８３Ｂに起因して形成される。第２凹部８３Ｂは第２凹部８２Ｂに起因して形成され、第２凹部８２Ｂは第２凹部８１Ｂに起因して形成されるので、第２凹部８４Ｂは第２凹部８１Ｂに起因して形成されることになる。第１凹部８１Ａが第１電極側トレンチ２１Ａに起因して形成されるように、第２凹部８１Ｂは第２電極側トレンチ２１Ｂに起因して形成される。したがって、第２外部接続電極４２Ｂの第２凹部８４Ｂは、第２電極側トレンチ２１Ｂに起因して形成されることになる。

パッシベーション膜１６および樹脂膜１７は、素子形成面２ａにおけるコイル形成領域４９、第１外部接続電極４１Ｂと第２外部接続電極４２Ｂとの間の領域および第３外部接続電極４３Ｂと第４外部接続電極４４Ｂとの間の領域において、コイル３Ａ，３Ｂ、絶縁膜８、電極膜４１Ａ〜４４Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図１４２は、チップトランスの内部の電気的構造を示す電気回路図である。１次コイル３Ａ（図１４２では記号Ｌ１で示す）の一端は第１電極４１に接続され、１次コイル３Ａの他端は第２電極４２に接続されている。２次コイル３Ｂ（図１４２では記号Ｌ２で示す）の一端は第３電極４３に接続され、２次コイル３Ｂの他端は第４電極４４に接続されている。これにより、トランスとして機能する。

トランスの性能（品質）を表すパラメータとして、各コイルのＱ（Quality Factor）値がある。コイルのＱ値が高いほど損失が小さく、コイルは高周波用インダクタンスとして優れた特性を有することになる。
各コイル３Ａ，３ＢのＱ値は、次式（１０）によって表される。
Ｑ＝２πｆＬ／Ｒ …(１０)
前記式(１０)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３Ａ，３Ｂのインダクタンス、Ｒはコイル３Ａ，３Ｂの内部抵抗である。

この第４発明の第４実施形態の構成では、基板２には素子形成面２ａから掘り下げられた１次コイル形成用トレンチ１１Ａおよび２次コイル形成用トレンチ１１Ｂが平面視で螺旋状に形成されている。１次コイル形成用トレンチ１１Ａ内に導電体５１が埋め込まれることにより、１次コイル３Ａが形成され、２次コイル形成用トレンチ１１Ｂ内に導電体５１が埋め込まれることにより、２次コイル３Ｂが形成されている。そのため、各コイル３Ａ，３Ｂの断面積（各コイル３Ａ，３Ｂの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、各コイル３Ａ，３Ｂの内部抵抗（前記式(１０)のＲ）を小さくすることができる。これにより、各コイル３Ａ，３ＢのＱ値を高くすることができるから、性能の高いチップトランスを提供できる。

また、この第４発明の第４実施形態では、第４発明の第１実施形態に比べて、１次コイル３Ａと２次コイル３Ｂとを接近して配置させることができるので、より性能の高いチップトランスを提供できる。
また、基板２にコイル形成用トレンチ１１Ａ，１１Ｂを形成し、コイル形成用トレンチ１１Ａ，１１Ｂ内に導電体５１を埋め込むことによってコイル３Ａ，３Ｂを形成できるから、コイル３Ａ，３Ｂの製造が容易である。これにより、製造が容易なチップトランスを提供できる。

また、この第４発明の第４実施形態では、第４発明の第３実施形態に比べて、１次コイル３Ａと２次コイル３Ｂとを接近して配置させることができるので、より性能の高いチップトランスを提供できる。
チップトランス１Ｃに対する画像検査時には、各電極４１〜４４の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この実施形態では、１次側の第１外部接続電極４１Ｂおよび第２外部接続電極４２Ｂの表面に複数の凹部８４Ａ，８４Ｂが形成されているが、２次側の第３外部接続電極４３Ｂおよび第４外部接続電極４４Ｂの表面には複数の凹部は形成されていない。１次側の外部接続電極４１Ｂ，４２Ｂの表面には凹部８４Ａ，８４Ｂが形成されているので、これらの外部接続電極４１Ｂ，４２Ｂの表面に入射された光は凹部８４Ａ，８４Ｂで乱反射される。これに対して、２次側の外部接続電極４３Ｂ，４４Ｂの表面には凹部は形成されていないので、これらの外部接続電極Ｂ，４４Ｂの表面に入射された光は乱反射されにくい。

そのため、カメラによって得られる１次側の外部接続電極４１Ｂ，４２Ｂに対する画像情報（たとえば輝度情報）と２次側の外部接続電極４３Ｂ，４４Ｂに対する画像情報との間に大きな差が生じる。これにより、カメラによって得られる画像情報に基いて、１次側電極対４１，４２と２次側電極つい４３，４４とを明確に識別できるようになる。つまり、この実施形態によれば、画像検査時に、１次側電極対４１，４２と２次側電極対４３，４４とを容易に判別できるようになる。

さらに、基板２の一方の表面である素子形成面２ａに第１〜第４電極４１〜４４の外部接続電極４１Ｂ〜４４Ｂがいずれも形成されている。そこで、図１４３に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４１Ｂ〜４４Ｂをはんだ９２によって実装基板９１上に接合することにより、チップトランス１Ｃを実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップトランス１Ｃを提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップトランス１Ａを実装基板９１に接続できる。これによって、実装基板９１上におけるチップトランス１Ｃの占有空間を小さくできる。とくに、実装基板９１上におけるチップトランス１Ｃの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図１２９Ａ〜図１２９Ｌ、図１３０Ａ〜図１３０Ｅおよび図１４４Ａ〜図１４４Ｆを参照して、チップトランス１Ｃの製造方法について説明する。ここでは、第４発明の第３実施形態で用いた図１２９Ａ〜図１２９Ｌを図１３４の切断面に対応した工程図として用い、第４発明の第３実施形態で用いた図１３０Ａ〜図１３０Ｅを図１３５の切断面に対応した工程図として用いることにする。ただし、図１２９Ｂ〜図１２９Ｌには電極側トレンチ２１Ａ，２１Ｂの周囲壁に形成された絶縁体部３０は表れていないが、第４発明の第４実施形態においては、これらの絶縁体部３０は、図１３４に符号３０で示されるように表れるものとする。図１４４Ａ〜図１４４Ｆは、第１凹部の製造工程を詳細に示す拡大断面図であり、図１４０に対応する切断面を示す。

まず、図１２９Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。
図１３１は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図１３１に示すように、複数のチップトランス１Ｃに対応した、チップトランス領域Ｘが、マトリクス状に配置されている。隣接するチップトランス領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のチップトランス１Ｃが得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図１２９Ａおよび図１３０Ａおよび図１４４Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、１次コイル形成用トレンチ１１Ａ、２次コイル形成用トレンチ１１Ｂ、第１電極側トレンチ２１Ａおよび第２電極側トレンチ２１Ｂを形成すべき領域に対応する部分が除去される。これにより、絶縁膜７に１次コイル形成用トレンチ１１Ａの第１トレンチ部分１１Ａａ、２次コイル形成用トレンチ１１Ｂの第１トレンチ部分１１Ｂａ、第１電極側トレンチ２１Ａの第１トレンチ部分２１Ａａおよび第２電極側トレンチ２１Ｂ（図示略）の第１トレンチ部分２１Ｂａ（図示略）が形成される。

そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図１２９Ｂ、図１３０Ａおよび図１４４Ａに示すように、元基板５０に１次コイル形成用トレンチ１１Ａの第２トレンチ部分１１Ａｂ、２次コイル形成用トレンチ１１Ｂの第２トレンチ部分１１Ｂｂ、第１電極側トレンチ２１Ａの第２トレンチ部分２１Ａｂおよび第２電極側トレンチ２１Ｂ（図示略）の第２トレンチ部分２１Ｂｂ（図示略）が形成される。これにより、絶縁膜７および元基板５０に、１次コイル形成用トレンチ１１Ａ、２次コイル形成用トレンチ１１Ｂ、第１電極側トレンチ２１Ａおよび第２電極側トレンチ２１Ｂが形成される。各コイル形成用トレンチ１１Ａ，１１Ｂおよび各電極側トレンチ２１Ａ，２１Ｂは、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、図１２９Ｂ、図１３０Ｂおよび図１４４Ｂに示すように、各コイル形成用トレンチ１１Ａ，１１Ｂおよび各電極側トレンチ２１Ａ，２１Ｂの内面に熱酸化法により絶縁膜（熱酸化膜）１２が形成される。この際、元基板５０におけるトレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ（第２トレンチ部分１１Ａｂ，１１Ｂｂ，２１Ａｂ，２１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６におけるコイル形成用トレンチ１１Ａ，１２Ａ（第２トレンチ部分１１Ａｂ，１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされる。また、この実施形態では、隣接する２つの第１電極側トレンチ２１Ａ（第２トレンチ部分２１Ａｂ）間の壁の全体および隣接する２つの第２電極側トレンチ２１Ｂ（第２トレンチ部分２１Ｂｂ）間の壁の全体が熱酸化膜とされる。また、各電極側トレンチ２１Ａ，２１Ｂ（第２トレンチ部分２１Ａｂ，２１Ｂｂ）の内面に形成された絶縁膜１２によって、各電極側トレンチ２１Ａ，２１Ｂ内は埋め尽くされる。

次に、たとえばスパッタ法により、トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、図１３０Ｃに示すように、各コイル形成用トレンチ１１Ａ，１１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに各コイル形成用トレンチ１１Ａ，１１Ｂ外の絶縁膜７の表面にＴｉＮからなるバリアメタル膜１３が形成される。また、図１４４Ｃに示すように、第１電極側トレンチ２１Ａ内の絶縁膜１２および絶縁膜７の表面ならびに第１電極側トレンチ２１Ａ外の絶縁膜７の表面にバリアメタル膜１３が形成される。同様に、第２電極側トレンチ２１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに第２電極側トレンチ２１Ｂ外の絶縁膜７の表面にバリアメタル膜が形成される。この後、アニール処理が施される。

この後、図１２９Ｃ、図１３０Ｄおよび図１４４Ｄに示すように、たとえばＣＶＤ法により、各トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。各トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ内を含む素子形成面２ａの全表面において、導電体５１は同じ割合で堆積されていくため、導電体５１の表面には、各トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂに対向した位置に、凹部８０（図１４４Ｄ参照）が形成される。

次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図１２９Ｄ、図１３０Ｅおよび図１４４Ｅに示すように、各トレンチ１１Ａ，１１Ｂ，２１Ａ，２１Ｂ内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。１次コイル形成用トレンチ１１Ａ内に埋め込まれた導電体５１によって、平面視螺旋状の１次コイル３Ａが形成され、２次コイル形成用トレンチ１１Ｂ内に埋め込まれた導電体５１によって、平面視螺旋状の２次コイル３Ｂが形成される。

導電体５１はその全表面から同じ割合でエッチングされていくため、エッチング後の導電体５１の表面には、エッチング前の凹部８０に対向した位置に凹部８１が形成される。ただし、説明の便宜上、図１４４Ｅには凹部８１を図示しているが、図１３０Ｅでは凹部は省略されている。以下において、第１電極側トレンチ２１Ａ内の導電体５１に形成された凹部８１を「第１凹部８１Ａ」といい、第２電極側トレンチ２１Ｂ内の導電体５１に形成された凹部８１を「第２凹部８１Ｂ」ということにする。

次に、図１２９Ｅおよび図１４４Ｆに示すように、絶縁膜７（素子形成面２ａ）および導電体５１を被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。このようにして形成された絶縁膜８の表面には、図１４４Ｆに示すように、第１凹部８１Ａに対向する位置に第１凹部８２Ａが形成される。図１４４Ｆには図示されていないが、第２凹部８１Ｂに対向する位置に第２凹部８２Ｂが形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうち１次コイル３Ａの外周側端部および内周側端部にそれぞれに対応する領域部分に、絶縁膜８を貫通する第１コンタクト孔１４Ａ（図１３７参照）および第２コンタクト孔１５Ａ（図１２９Ｅ参照）が形成される。同様に、絶縁膜８のうち２次コイル３Ｂの内周側端部および外周側端部にそれぞれに対応する領域部分に、絶縁膜８を貫通する第３コンタクト孔１４Ｂ（図１３６参照）および第４コンタクト孔１５Ｂ（図１３８参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１４Ａ，１５Ａ，１４Ｂ，１５Ｂ内を含む絶縁膜８上に、第１電極４１〜第４電極４４を構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図１２９Ｆおよび図１４４Ｆに示すように、前記電極膜が第１電極膜４１Ａ、第２電極膜４２Ａ、第３電極膜４３Ａおよび第４電極膜４４Ａに分離される。このようにして形成された第１電極膜４１Ａの表面には、図１４４Ｆに示すように、第１凹部８２Ａに対向する位置に第１凹部８３Ａが形成される。図１４４Ｆには、図示されていないが、第２凹部８２Ｂに対向する位置に第２凹部８３Ｂが形成される。

次に、図１２９Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに対応するパターンで露光した後、そのポリイミドが現像される。これにより、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂに対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂが形成される。

次に、図１２９Ｈに示すように、境界領域Ｙ（図１３１参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、図１２９Ｈに示すように、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図１２９Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図１２９Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、各電極膜４１Ａ〜４４Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図１２９Ｋおよび図１４４Ｆに示すように、第１〜第４切除部１８Ａ，１９Ａ，１８Ｂ，１９Ｂから露出している第１〜第４電極膜４１Ａ〜４４Ａに、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１〜第４外部接続電極４１Ｂ〜４４Ｂが形成される。このようにして形成された第１外部接続電極４１Ｂの表面には、図１４４Ｆに示すように、第１凹部８３Ａに対向した位置に第１凹部８４Ａが形成される。図１４４Ｆには図示されていないが、第２外部接続電極４２Ｂの表面には、第２凹部８３Ｂに対向した位置に第２凹部８４Ｂが形成される。

この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のチップトランス領域Ｘが個片化される。具体的には、図１２９Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のチップトランス領域Ｘは、個々のチップトランス１Ｃに分離される。その後、複数のチップトランス１Ｃに対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

前述した第４発明の第１〜第４実施形態では、各コイル３Ａ，３Ｂ（各コイル形成用トレンチ１１Ａ，１１Ｂ）は、平面視において四角形の螺旋状に形成されているが、各コイル３Ａ，３Ｂ（各コイル形成用トレンチ１１Ａ，１１Ｂ）は、平面視において円形の螺旋状であってよい。また、各コイル３Ａ，３Ｂ（各コイル形成用トレンチ１１Ａ，１１Ｂ）は、平面視八角形の螺旋状等四角形以外の多角形の螺旋状であってもよい。

また、基板２は、絶縁性を有する材料からなる基板であってもよい。
［４］第５発明について
第５発明の目的は、大容量化および小型化が図れるチップコンデンサおよびそれを備えた回路アセンブリを提供することである。
第５発明の他の目的は、大容量化および小型化が図れるチップコンデンサの製造方法を提供することである。

第５発明は、次のような特徴を有している。
Ｄ１．素子形成面を有する基板と、前記素子形成面から掘り下げることにより前記基板に形成された第１内部電極形成用トレンチと、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において、前記第１内部電極形成用トレンチと間隔をおいて平行に配置された第２内部電極形成用トレンチと、前記第１内部電極形成用トレンチ内に埋め込まれた導電体からなる第１内部電極と、前記第２内部電極形成用トレンチ内に埋め込まれた導電体からなる第２内部電極とを含む、チップコンデンサ。

この構成では、第１内部電極と第２内部電極と基板におけるそれらの間の壁とによって、キャパシタ要素を構成することができる。また、この構成では、第１内部電極と第２内部電極とを、基板の厚さ方向に直交する方向に対向させることができる。したがって、基板の表面の面積を大きくしなくても、第１内部電極と第２内部電極との対向面の面積を大きくすることが可能となる。これにより、大容量化および小型化が図れるチップコンデンサを提供できる。

また、基板に第１内部電極形成用トレンチおよび第２内部電極形成用トレンチを形成し、各内部電極形成用トレンチ内に導電体を埋め込むことによって第１内部電極および第２内部電極を形成できるから、第１内部電極および第２内部電極の製造が容易である。これにより、製造が容易なチップコンデンサを提供できる。
Ｄ２．前記素子形成面上に配置され、前記第１内部電極が電気的に接続された第１外部電極と、前記素子形成面上に配置され、前記第２内部電極が電気的に接続された第２外部電極とを含む、「Ｄ１．」に記載のチップコンデンサ。この構成では、第１外部電極と第２外部電極との間にキャパシタ要素が接続されたチップコンデンサが得られる。

Ｄ３．前記素子形成面が前記平面視で矩形であり、前記第１内部電極形成用トレンチおよび前記第２内部電極形成用トレンチは、それぞれ前記素子形成面の所定の一辺と平行な第１方向に沿って延びており、前記第１外部電極が前記素子形成面における前記第１方向の一端部上に配置されており、前記第２外部電極が前記素子形成面における前記第１方向の他端部上に配置されている、「Ｄ２．」に記載のチップコンデンサ。

Ｄ４．前記第１内部電極形成用トレンチは、前記素子形成面に沿う方向でかつ前記第１方向に直交する第２方向に間隔をおいて配置された複数の第１内部電極形成用トレンチを含み、前記第２内部電極形成用トレンチは、前記第２方向に間隔をおいて配置された複数の第２内部電極形成用トレンチを含み、前記複数の第１内部電極形成用トレンチと前記複数の第２内部電極形成用トレンチとは、前記第１内部電極形成用トレンチと前記第２内部電極形成用トレンチとが前記第２方向に交互に並ぶように配置されている、「Ｄ３．」に記載のチップコンデンサ。

この構成では、第１方向に延びた複数の第１内部電極と、第１方向に延び、かつ第１内部電極と第２方向に交互に配置された複数の第２内部電極とを、基板内に形成することができる。これにより、複数のキャパシタ要素を基板内に形成することができるともに、これらの複数のキャパシタ要素を第１外部電極と第２外部電極との間に並列接続することができるので、容量をさらに大きくできる。

Ｄ５．前記第１内部電極および前記第２内部電極を覆うように前記素子形成面上に形成され、前記第１内部電極の一部を露出させる第１コンタクト孔および前記第２内部電極の一部を露出させる第２コンタクト孔を有する絶縁膜を含み、前記絶縁膜上に、前記第１外部電極および前記第２外部電極が形成されており、前記第１外部電極は、前記第１コンタクト孔を介して前記第１内部電極に接続されており、前記第２外部電極は、前記第２コンタクト孔を介して前記第２内部電極に接続されている、「Ｄ２．」〜「Ｄ４．」のいずれかに記載のチップコンデンサ。

Ｄ６．前記第１内部電極形成用トレンチおよび前記第２内部電極形成用トレンチの深さが１０μｍ以上である、「Ｄ１．」〜「Ｄ５．」のいずれかに記載のチップコンデンサ。この構成では、第１内部電極と第２内部電極との対向面の面積を大きくすることができるので、容量をより大きくできる。
Ｄ７．前記第１内部電極形成用トレンチおよび前記第２内部電極形成用トレンチの深さが１０μｍ以上８２μｍ以下である、「Ｄ１．」〜「Ｄ５．」のいずれかに記載のチップコンデンサ。

Ｄ８．前記内部電極形成用トレンチの幅が１μｍ以上３μｍ以下である、「Ｄ１．」〜「Ｄ７．」のいずれかに記載のチップコンデンサである。
Ｄ９．前記導電体がタングステンからなる、「Ｄ１．」〜「Ｄ８．」のいずれかに記載のチップコンデンサ。
Ｄ１０．実装基板と、前記実装基板に実装された、「Ｄ１．」〜「Ｄ９．」のいずれかに記載のチップコンデンサを含む、回路アセンブリ。この構成により、大容量化および小型化が図れるチップコンデンサを用いた回路アセンブリを提供できる。

Ｄ１１．前記チップコンデンサが、前記実装基板にワイヤレスボンディングによって接続されている「Ｄ１０．」に記載の回路アセンブリ。この構成により、実装基板上におけるチップコンデンサの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
Ｄ１２．素子形成面を有する基板に、第１内部電極形成用トレンチと、前記素子形成面に直交する法線方向から見た平面視において、前記第１内部電極形成用トレンチと間隔をおいて平行に配置された第２内部電極形成用トレンチとを、前記素子形成面から掘り下げることにより形成する第１工程と、前記第１電極形成用トレンチ内および前記第２内部電極形成用トレンチ内に導電体を埋め込むことにより、前記第１内部電極形成用トレンチ内に第１内部電極を形成するととともに前記第２内部電極形成用トレンチ内に第２内部電極を形成する第２工程とを含む、チップコンデンサの製造方法。

この製造方法によれば、基板に形成された第１内部電極形成用トレンチ内および第２内部電極形成用トレンチ内に導電体を埋め込むことにより、第１内部電極および第２内部電極を形成することができる。したがって、前述の請求項１において述べた効果と同様の効果を奏するチップコンデンサを提供できる。
Ｄ１３．前記第１内部電極および前記第２内部電極を被覆するように前記素子形成面上に絶縁層を形成する第３工程と、前記第１内部電極の一部を露出させる第１コンタクト孔と、前記第２内部電極の一部を露出させる第２コンタクト孔とを、前記絶縁層に形成する第４工程と、前記第１コンタクト孔を介して前記第１内部電極に接触する第１外部電極と、前記第２コンタクト孔を介して前記第２内部電極に接触する第２外部電極とを、前記絶縁膜上に形成する第５工程とをさらに含む、「Ｄ１２．」に記載のチップコンデンサの製造方法。

この製造方法によれば、素子形成面上に形成された絶縁膜上に、第１内部電極が接続された第１外部電極と、第２内部電極が接続された第２外部電極とを形成することができる。
第５発明の実施の形態を、図１４５〜１６０Ｂを参照して詳細に説明する。図１４５〜１６０Ｂ中の符号は、前述の第１発明〜第４発明の説明に使用した図１〜図１４４Ｆ中の符号とは無関係である。

図１４５は、この発明の一実施形態に係るチップコンデンサの一部切欠斜視図であり、図１４６はチップコンデンサの平面図である。図１４７は、図１４６のCXLVII-CXLVII線に沿う断面図であり、図１４８は、図１４６のCXLVIII-CXLVIII線に沿う断面図であり、図１４９は、図１４８の部分拡大断面図である。図１５０は、図１４６のCL-CL線に沿う断面図であり、図１５１は、図１４６のCLI-CLI線に沿う断面図である。図１５２は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

図１４５を参照して、チップコンデンサ１は、微小なチップ部品であり、直方体形状である。チップコンデンサ１の平面形状は矩形であり、その長手方向の長さＬが０．４ｍｍ程度、短手方向の長さＷが０．２ｍｍ程度であってもよい。また、チップコンデンサ１の全体の厚さＴは、０．１５ｍｍ程度であってもよい。
チップコンデンサ１は、基板２と、基板２に形成された複数のキャパシタ要素Ｃ１〜Ｃ７（図１５２参照）と、各キャパシタ要素Ｃ１〜Ｃ７の一方の電極に共通接続された第１電極（第１外部電極）４と、キャパシタ要素Ｃ１〜Ｃ７の他方の電極に共通接続された第２電極（第２外部電極）５とを含む。

基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図１４５の上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。この実施形態においては、基板本体６はシリコン基板からなり、絶縁膜７は熱酸化膜（ＳｉＯ_２）からなる。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図１４６を参照して、素子形成面２ａには、その一端部に第１電極４を形成するための第１電極形成領域１０Ａが設けられ、その他端部に第２電極５を形成するための第２電極形成領域１０Ｂが設けられている。これらの各領域１０Ａ，１０Ｂは、平面視において矩形である。第１電極形成領域１０Ａに、第１電極４の外部接続電極（第１外部接続電極）４Ｂが配置されており、第２電極形成領域１０Ｂに、第２電極５の外部接続電極（第２外部接続電極）５Ｂが配置されている。第１外部接続電極４Ｂは、平面視で矩形であり、第１電極形成領域１０Ａの全域を覆っている。第２外部接続電極５Ｂは、平面視で矩形であり、第２電極形成領域１０Ｂの全域を覆っている。第１外部接続電極４Ｂと第２外部接続電極５Ｂの間の素子形成面２ａに、キャパシタ要素Ｃ１〜Ｃ７の主要部分を形成するためのキャパシタ形成領域１０Ｃが設けられている。

図１４６〜図１５２を参照して、基板２には、複数の第１内部電極形成用トレンチ１１１Ａおよび複数の第２内部電極形成用トレンチ１１１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、素子形成面２ａの長手方向に沿って延びている。これらの内部電極形成用トレンチ１１１Ａ，１１１Ｂは、基板２の短手方向に所定の間隔を隔てて平行に延びている。このため、複数の内部電極形成用トレンチ１１１Ａ，１１１Ｂは、平面視においてストライプ状に形成されている。この実施形態では、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、第１電極形成領域１０Ａ内からキャパシタ形成領域１０Ｃを通って第２電極形成領域１０Ｂ内まで延びている。したがって、平面視において、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの一端部は第１電極形成領域１０Ａ内にあり、それらの他端部は第２電極形成領域１０Ｂ内にある。

各内部電極形成用トレンチ１１１Ａ，１１１Ｂの断面は、基板２の厚さ方向に細長い矩形状である。複数の第１内部電極形成用トレンチ１１１Ａおよび第２内部電極形成用トレンチ１１１Ｂは、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとが基板２の短手方向に交互に並ぶにように、配置されている。各内部電極形成用トレンチ１１１Ａ，１１１Ｂの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。

図１４９に示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、絶縁膜７に形成された第１トレンチ部分１１１Ａａ，１１１Ｂａと、基板本体６に形成され、第１トレンチ部分１１１Ａａ，１１１Ｂａと連通する第２トレンチ部分１１１Ａｂ，１１１Ｂｂとからなる。基板本体６における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜を各内部電極形成用トレンチ１１１Ａ，１１１Ｂの内面に形成する際に、基板本体６における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６において、隣接する第１内部電極形成用トレンチ１１１Ａ（第２トレンチ部分１１１Ａｂ）と第２内部電極形成用トレンチ１１１Ｂ（第２トレンチ部分１１１Ｂｂ）との間の壁の全体が熱酸化膜とされている例を示している。

各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）内の絶縁膜１２の表面および絶縁膜７における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第１トレンチ部分１１１Ａａ，１１１Ｂａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。

第１内部電極形成用トレンチ１１１Ａ内に埋め込まれている導電体５１によって第１内部電極１０３Ａが構成され、第２内部電極形成用トレンチ１１１Ｂ内に埋め込まれている導電体５１によって第２内部電極１０３Ｂが構成されている。これにより、複数の第１内部電極１０３Ａと第２内部電極１０３Ｂとが、基板２内に形成される。これらの内部電極１０３Ａ，１０３Ｂは、基板２の短手方向から見て、基板２の長手方向に長い矩形である。つまり、これらの内部電極１０３Ａ，１０３Ｂは、基板２における短手方向に対向する２つの側面２ｃに対して平行な表面を有する平板状である。

特に図１５２を参照して、複数の第１内部電極１０３Ａおよび第２内部電極１０３Ｂは、第１内部電極１０３Ａと第２内部電極１０３Ｂとが基板２の短手方向に交互に並ぶように配置されている。したがって、隣り合う第１内部電極１０３Ａと第２内部電極１０３Ｂとは基板２の短手方向において対向した対向面を有している。そして、隣り合う第１内部電極１０３Ａと第２内部電極１０３Ｂとの対向面に挟まれた基板２の壁（絶縁体部３０）が容量膜（誘電体膜）３５を構成している。隣接する１組の第１内部電極１０３Ａおよび第２内部電極１０３Ｂとそれらの間の容量膜３５とによって１つのキャパシタ要素が構成されている。この実施形態では、第１内部電極１０３Ａおよび第２内部電極１０３Ｂは４個ずつ設けられているので、隣接する第１内部電極１０３Ａおよび第２内部電極１０３Ｂの組は７組ある。このため、７つのキャパシタ要素Ｃ１〜Ｃ７が基板２に形成されている。第１内部電極１０３Ａおよび第２内部電極１０３Ｂ（第１内部電極形成用トレンチ１１１Ａおよび第２内部電極形成用トレンチ１１１Ｂ）は、それぞれ１個以上設けられていればよい。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１（内部電極１０３Ａ，１０３Ｂ）を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、基板２の一端部側において、各第１内部電極１０３Ａの対応する端部を露出させる第１コンタクト孔１１４（図１４６、図１４７、図１４８および図１４９参照）が形成されている。また、絶縁膜８には、基板２の他端部側において、各第２内部電極１０３Ｂの対応する端部を露出させる第２コンタクト孔１１５（図１４６および図１５０参照）が形成されている。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極４および第２電極５が形成されている。第１電極４は、絶縁膜８の表面に形成された第１電極膜（第１パッド）４Ａと、第１電極膜４Ａに接合された第１外部接続電極４Ｂとを含む。第１電極膜４Ａは、図１４６に示すように、素子形成面２ａの一端部に矩形に形成されている。平面視において、第１電極膜４Ａの内方側縁部（第２電極５側の側縁部）は、第１電極形成領域１０Ａの内方側縁よりも内方側（第２電極５側）に突出している。この第１電極膜４Ａに第１外部接続電極４Ｂが接続されている。第１電極膜４Ａは、図１４６、図１４７、図１４８および図１４９に示すように、絶縁膜８の表面から第１コンタクト孔１１４内に入り込み、第１コンタクト孔１１４内で第１内部電極１０３Ａの端部（第１電極４側の端部）に接続されている。

第２電極５は、絶縁膜８の表面に形成された第２電極膜（第２パッド）５Ａと、第２電極膜５Ａに接合された第２外部接続電極５Ｂとを含む。第２電極膜５Ａは、図１４６に示すように、素子形成面２ａの他端部に矩形に形成されている。平面視において、第２電極膜５Ａの内方側縁部（第１電極４側の側縁部）は、第２電極形成領域１０Ｂの内方側縁よりも内方側（第１電極４側）に突出している。この第２電極膜５Ａに第２外部接続電極５Ｂが接続されている。第２電極膜５Ａは、図１４６および図１５０に示すように、絶縁膜８の表面から第２コンタクト孔１１５内に入り込み、第２コンタクト孔１１５内で第２内部電極１０３Ｂの端部（第２電極５側の端部）に接続されている。電極膜４Ａ，５Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１電極膜４Ａおよび第２電極膜５Ａは、たとえば窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６およびの樹脂膜１７には、第１電極膜４Ａ表面の内方側の縁部を除く領域および第２電極膜５Ａ表面の内方側の縁部を除く領域をそれぞれ露出させる２つの切除部１８，１９が形成されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視で、素子形成面２ａにおけるキャパシタ形成領域１０Ｃに形成されており、絶縁膜８、第１電極膜４Ａ表面の内方側の縁部および第２電極膜５Ａ表面の内方側の縁部を覆っている。

一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされており、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。第１外部接続電極４Ｂおよび第２外部接続電極５Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って基板２の内方に引き出された引出し部２０を有している。この実施形態では、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａおよび絶縁膜８の表面に加えて、基板２の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極４Ｂの内方側の側面を除く３つの側面は、基板２の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

同様に、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａおよび絶縁膜８の表面に加えて、基板２の他端部側のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極５Ｂの内方側の側面を除く３つの側面は、基板２の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極４Ｂ，５Ｂは、たとえば、電極膜４Ａ，５Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

パッシベーション膜１６および樹脂膜１７は、キャパシタ形成領域１０Ｃにおいて、内部電極１０３Ａ，１０３Ｂ、絶縁膜８、第１電極膜４Ａおよび第２電極膜５Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図１５３は、チップコンデンサの内部の電気的構造を示す電気回路図である。第１電極４と第２電極５との間に複数のキャパシタ要素Ｃ１〜Ｃ７が並列に接続されている。これにより、所定の容量を有するコンデンサとして機能する。
特開２０１３−１６８６３３号公報記載のチップコンデンサでは、容量を大きくするためには、下部電極と上部電極との対向面の面積を大きくする必要がある。そのためには、基板の表面の面積を大きくしなければならず、小型化を図ることは困難である。

この第５発明の実施形態の構成では、基板２には、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとは、基板２の長手方向に平行にのびている。そして、第１内部電極形成用トレンチ１１１Ａ内および第２内部電極形成用トレンチ１１１Ｂ内に導電体５１が埋め込まれることにより、第１内部電極形成用トレンチ１１１Ａ内に第１内部電極１０３Ａが形成され、第２内部電極形成用トレンチ１１１Ｂ内に第２内部電極１０３Ｂが形成されている。第１内部電極１０３Ａと第２内部電極１０３Ｂと基板２におけるそれらの間の壁とによって、キャパシタ要素が構成されている。

この第５発明の実施形態の構成によれば、第１内部電極１０３Ａと第２内部電極１０３Ｂとを、基板２の厚さ方向に直交する方向に対向させることができる。したがって、基板２の表面の面積を大きくしなくても、第１内部電極１０３Ａと第２内部電極１０３Ｂとの対向面の面積を大きくすることが可能となる。これにより、小型化および大容量化が図れるチップコンデンサを提供できる。

また、この第５発明の実施形態の構成では、複数の第１内部電極形成用トレンチ１１１Ａと複数の第２内部電極形成用トレンチ１１１Ｂが、基板２に形成されている。複数の第１内部電極形成用トレンチ１１１Ａと複数の第２内部電極形成用トレンチ１１１Ｂは、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとが交互に並ぶように、配置されている。このため、複数の第１内部電極１０３Ａと複数の第２内部電極１０３Ｂとを、第１内部電極１０３Ａと第２内部電極１０３Ｂとが交互に並ぶように配置することができる。これにより、基板２内に複数のキャパシタ要素Ｃ１〜Ｃ７を形成できるので、容量をより大きくすることができる。

また、基板２に第１内部電極形成用トレンチ１１１Ａおよび第２内部電極形成用トレンチ１１１Ｂを形成し、これらの内部電極形成用トレンチ１１１Ａ，１１１Ｂ内に導電体５１を埋め込むことによって第１内部電極１０３Ａおよび第２内部電極１０３Ｂを形成できるから、第１内部電極１０３Ａおよび第２内部電極１０３Ｂの製造が容易である。これにより、製造が容易なチップコンデンサを提供できる。

さらに、基板２の一方の表面である素子形成面２ａに第１電極４および第２電極５の外部接続電極４Ｂ，５Ｂがいずれも形成されている。そこで、図１５４に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極４Ｂ，５Ｂをはんだ９２によって実装基板９１上に接合することにより、チップコンデンサ１を実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップコンデンサ１を提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップコンデンサ１を実装基板９１に接続できる。これによって、実装基板９１上におけるチップコンデンサ１の占有空間を小さくできる。とくに、実装基板９１上におけるチップコンデンサ１の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図１５５Ａ〜図１５５Ｌは、チップコンデンサの製造工程の一例を説明するための断面図であり、図１４７に対応する切断面を示す。図１５６Ａ〜図１５６Ｌは、チップコンデンサの製造工程の一例を説明するための断面図であり、図１４８に対応する切断面を示す。また、図１５７Ａ〜図１５７Ｅは、第１内部電極および第２内部電極の製造工程の詳細を示す部分拡大断面図であり、図１４９に対応する切断面を示す。

まず、図１５５Ａ、図１５６Ａおよび図１５７Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。
図１５８は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図１５８に示すように、複数のチップコンデンサ１に対応した、チップコンデンサ領域Ｘが、マトリクス状に配置されている。隣接するチップコンデンサ領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のチップコンデンサ１が得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図１５５Ａおよび図１５６Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂを形成すべき領域に対応する部分が除去される。これにより、絶縁膜７に第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂの第１トレンチ部分１１１Ａａ，１１１Ｂａが形成される。そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図１５５Ｂ、図１５６Ｂおよび図１５７Ａに示すように、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂの第２トレンチ部分１１１Ａｂ，１１１Ｂｂが、元基板５０に形成される。これにより、絶縁膜７および元基板５０に、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂが形成される。各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、図１５５Ｂ、図１５６Ｂおよび図１５７Ｂに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの内面に熱酸化法により絶縁膜（熱酸化膜）１２が形成される。この際、元基板５０における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。図１５５Ｂおよび図１５６Ｂには、絶縁膜１２は省略されているが、絶縁体部３０は図示されている。この実施形態では、元基板５０において、隣接する第１内部電極形成用トレンチ１１１Ａ（第２トレンチ部分１１１Ａｂ）および第２内部電極形成用トレンチ１１１Ｂ（第２トレンチ部分１１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされる。

次に、たとえばスパッタ法により、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、図１５７Ｃに示すように、各内部電極形成用トレンチ１１１Ａ,１１１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに各内部電極形成用トレンチ１１１Ａ,１１１Ｂ外の絶縁膜７の表面にＴｉＮからなるバリアメタル膜１３が形成される。この後、アニール処理が施される。この後、図１５５Ｃ、図１５６Ｃおよび図１５７Ｄに示すように、たとえばＣＶＤ法により、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。

次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図１５５Ｄ、図１５６Ｄおよび図１５７Ｅに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。第１内部電極形成用トレンチ１１１Ａ内に埋め込まれた導電体５１によって、第１内部電極１０３Ａが形成される。また、第２内部電極形成用トレンチ１１１Ｂ内に埋め込まれた導電体５１によって、第２内部電極１０３Ｂが形成される。

次に、図１５５Ｅおよび図１５６Ｅに示すように、絶縁膜７（素子形成面２ａ）および導電体５１（内部電極１０３Ａ，１０３Ｂ）を被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうち、各第１内部電極１０３Ａにおける基板２の一端部側の端部および各第２内部電極１０３Ｂにおける基板２の他端部側の端部に対応する領域に、それぞれ絶縁膜８を貫通する第１コンタクト孔１１４（図１５５Ｅ、１５６Ｅ参照）および第２コンタクト孔１１５（図１５０参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１１４，１１５内を含む絶縁膜８上に、第１電極膜４Ａおよび第２電極膜５Ａを構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図１５５Ｆおよび１５６Ｆに示すように、前記電極膜が第１電極膜４Ａおよび第２電極膜５Ａに分離される。

次に、図１５５Ｇおよび図１５６Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部１８，１９に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部１８，１９に対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に切除部１８，１９が形成される。

次に、図１５５Ｈおよび１５６Ｈに示すように、境界領域Ｙ（図１５８参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図１５５Ｉおよび図１５６Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図１５５Ｊおよび図１５６Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、電極膜４Ａ，５Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図１５５Ｋおよび１５６Ｋに示すように、各切除部１８，１９から露出している第１電極膜４Ａおよび第２電極膜５Ａに、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１外部接続電極４Ｂおよび第２外部接続電極５Ｂが形成される。
この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のチップコンデンサ領域Ｘが個片化される。具体的には、図１５５Ｌおよび図１５６Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のチップコンデンサ領域Ｘは、個々のチップコンデンサ１に分離される。その後、複数のチップコンデンサ１に対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

図１５９Ａおよび図１５９Ｂは、前述した第５発明の一実施形態のチップコンデンサ１に対する外部接続電極の変形例を示す断面図である。図１５９Ａは、図１４７に対応する切断面を示し、図１５９Ｂは、図１４８に対応する切断面を示している。図１５９Ａおよび図１５９Ｂにおいて、前述の図１４７および図１４８の各部に対応する部分には、図１４７および図１４８と同じ符号を付して示す。

パッシベーション膜１６および樹脂膜１７における一方の切除部１８に第１外部接続電極４Ｂが埋め尽くされ、他方の切除部１９に第２外部接続電極５Ｂが埋め尽くされている。
第１外部接続電極４Ｂは、基板２の一端部側のパッシベーション膜９の上部を覆うように、絶縁膜８表面の周縁部から、基板２の一端部側の三方の側面２ｃを覆うパッシベーション膜９の表面に跨るように形成されている。つまり、第１外部接続電極４Ｂは、切除部１８内において露出している第１電極膜４Ａおよび絶縁膜８の表面に加えて、基板２の三方の側面２ｃ上のパッシベーション膜９をも覆うように形成されている。

同様に、第２外部接続電極５Ｂは、基板２の他端部側のパッシベーション膜９の上部を覆うように、絶縁膜８表面の周縁部から、基板２の他端部側の三方の側面２ｃを覆うパッシベーション膜９の表面に跨るように形成されている。つまり、第２外部接続電極５Ｂは、切除部１９内において露出している第２電極膜５Ａおよび絶縁膜８の表面に加えて、基板２の他端部側の三方の側面２ｃ上のパッシベーション膜９をも覆うように形成されている。

このように、このチップコンデンサ１では、第１外部接続電極４Ｂが基板２の一端部側の三方の側面２ｃを覆うように形成され、第２外部接続電極５Ｂが基板２の他端部側の三方の側面２ｃを覆うように形成されている。すなわち、基板２上の素子形成面２ａに加えて、基板２の側面２ｃにも外部接続電極４Ｂ，５Ｂが形成されている。これにより、前述の図１５４に示すような形態で、チップコンデンサ１の外部接続電極４Ｂ，５Ｂを実装基板にはんだ付けする場合、外部接続電極４Ｂ，５Ｂと実装基板との間の接合面積を拡大することができる。その結果、外部接続電極４Ｂ，５Ｂの実装基板に対する接合強度を向上させることができる。

図１６０Ａは、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内に埋め込まれる導電体の変形例を示す図であり、図１４８に対応した部分拡大断面図である。図１６０Ｂは、図１６０Ａの部分拡大断面図である。
図１６０Ａに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの幅Ｗ２は、たとえば１０μｍ以下、より具体的には、３μｍ以上９μｍ以下であってもよい。また、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの深さＤは、たとえば１０μｍ以上、より具体的には、３０μｍ以上８０μｍ以下であってもよい。

この変形例においては、図１６０Ａおよび図１６０Ｂに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内には、前述の第２発明の第１実施形態に対する導電体５１の変形例と同様の構成で、導電体５１が埋め込まれている（図４８Ａおよび図４８Ｂも併せて参照）。なお、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは同様の構成を有しているので、図１６０Ｂでは、第１内部電極形成用トレンチ１１１Ａ側の構成に対応する第２内部電極形成用トレンチ１１１Ｂ側の構成の符号をかっこ内に記載して示している。

前述の第５発明の実施形態では、基板２は、基板本体６と基板本体の表面に形成された絶縁膜７とから構成されているが、基板２は、絶縁性を有する材料からなる基板であってもよい。
［５］第６発明について
第６発明の目的は、インダクタとコンデンサとを含むＬＣ複合素子チップおよびそれを備えた回路アセンブリを提供することである。

第６発明の他の目的は、インダクタとコンデンサとを含むＬＣ複合素子チップの製造方法を提供することである。
第６発明は、次のような特徴を有している。
Ｅ１．コンデンサ形成領域とインダクタ形成領域とを含む素子形成面を有する基板と、前記コンデンサ形成領域において、前記素子形成面から掘り下げることにより前記基板に形成された第１内部電極形成用トレンチと、前記コンデンサ形成領域において、前記素子形成面から掘り下げることにより前記基板に形成され、前記素子形成面に直交する法線方向から見た平面視において、前記第１内部電極形成用トレンチと間隔をおいて平行に配置された第２内部電極形成用トレンチと、前記インダクタ形成領域において、前記素子形成面から掘り下げることにより前記基板に形成され、前記平面視において螺旋状のコイル形成用トレンチと、前記第１内部電極形成用トレンチ内に埋め込まれた導電体からなる第１内部電極と、前記第２内部電極形成用トレンチ内に埋め込まれた導電体からなる第２内部電極と、前記コイル形成用トレンチ内に埋め込まれた導電体から構成されるコイルとを含む、ＬＣ複合素子チップ。

この構成では、第１内部電極と第２内部電極と基板におけるそれらの間の壁とによって、キャパシタ要素が構成される。したがって、基板内に、コイルとキャパシタ要素とを形成することができるから、インダクタとコンデンサとを含むＬＣ複合素子チップが得られる。
また、この構成では、第１内部電極と第２内部電極とを、基板の厚さ方向に直交する方向に対向させることができる。したがって、基板表面におけるコンデンサ形成領域の面積を大きくしなくても、第１内部電極と第２内部電極との対向面の面積を大きくすることが可能となる。また、この構成では、コイルの断面積（コイルの螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのＱ値を高くすることができる。したがって、この構成によれば、コンデンサの大容量化、インダクタの高性能化および小型化が図れるＬＣ複合素子チップを提供できる。

また、基板に第１内部電極形成用トレンチ、第２内部電極形成用トレンチおよびコイル形成用トレンチを形成し、これらのトレンチ内に導電体を埋め込むことによって第１内部電極、第２内部電極およびコイルを形成できるから、キャパシタ要素およびコイルの製造が容易である。これにより、製造が容易なＬＣ複合素子チップを提供できる。
Ｅ２．前記素子形成面上に配置され、前記第１内部電極および前記第２内部電極のうちのいずれか一方の内部電極と前記コイルの一端部とが電気的に接続された共通外部電極と、前記素子形成面上に配置され、前記第１内部電極および前記第２内部電極のうちの他方の内部電極が電気的に接続された内部電極接続用外部電極と、前記素子形成面上に配置され、前記コイルの他端部が電気的に接続されたコイル接続用外部電極とを含む、「Ｅ１．」に記載のＬＣ複合素子チップ。

この構成では、内部電極接続用外部電極と共通外部電極との間にキャパシタ要素が接続され、共通外部電極とコイル接続用外部電極との間にコイルが接続されたＬＣ複合素子チップが得られる。
Ｅ３．前記素子形成面が前記平面視で矩形であり、前記コンデンサ形成領域および前記インダクタ形成領域は、前記素子形成面の所定の一辺に平行な第１方向に並んで配置されるように、前記素子形成面に設けられており、前記第１内部電極形成用トレンチおよび前記第２内部電極形成用トレンチは、前記コンデンサ形成領域内においてそれぞれ前記第１方向に沿って延びており、前記内部電極接続用外部電極は、前記コンデンサ形成領域の前記第１方向の両端部のうち、前記インダクタ形成領域側とは反対側の端部上に配置されており、前記共通外部電極は、前記コンデンサ形成領域と前記インダクタ形成領域とに跨る領域上に配置されており、前記コイル接続用外部電極は、前記インダクタ形成領域の前記第１方向の両端部のうち、前記コンデンサ形成領域側とは反対側の端部上に配置されている、「Ｅ２．」に記載のＬＣ複合素子チップ。

Ｅ４．前記第１内部電極形成用トレンチは、前記素子形成面に沿う方向でかつ前記第１方向に直交する第２方向に間隔をおいて配置された複数の第１内部電極形成用トレンチを含み、前記第２内部電極形成用トレンチは、前記第２方向に間隔をおいて配置された複数の第２内部電極形成用トレンチを含み、前記複数の第１内部電極形成用トレンチと前記複数の第２内部電極形成用トレンチとは、前記第１内部電極形成用トレンチと前記第２内部電極形成用トレンチとが前記第２方向に交互に並ぶように配置されている、「Ｅ３．」に記載のＬＣ複合素子チップ。

この構成では、第１方向に延びた複数の第１内部電極と、第１方向に延び、かつ第１内部電極と第２方向に交互に配置された複数の第２内部電極とを、基板内に形成することができる。これにより、複数のキャパシタ要素を基板内に形成することができるともに、これらの複数のキャパシタ要素を内部電極接続用外部電極と共通外部電極との間に並列接続することができるので、コンデンサの容量をさらに大きくできる。

Ｅ５．前記素子形成面が前記平面視で矩形であり、前記コンデンサ形成領域および前記インダクタ形成領域は、前記素子形成面の所定の一辺に平行な第１方向に並んで配置されるように、前記素子形成面に設けられており、前記第１内部電極形成用トレンチおよび前記第２内部電極形成用トレンチは、前記コンデンサ形成領域内において、それぞれ、前記素子形成面に沿う方向でかつ前記第１方向に直交する第２方向に沿って延びており、前記共通外部電極は、前記素子形成面の前記第２方向の両端部のうちの一端部上に配置されており、前記内部電極接続用外部電極は、前記素子形成面の前記第２方向の他端部における前記コンデンサ形成領域側の領域上に配置されており、前記コイル接続用外部電極は、前記素子形成面の前記第２方向の他端部における前記インダクタ形成領域側の領域上に配置されている、「Ｅ２．」に記載のＬＣ複合素子チップ。

Ｅ６．前記第１内部電極形成用トレンチは、前記第１方向に間隔をおいて配置された複数の第１内部電極形成用トレンチを含み、前記第２内部電極形成用トレンチは、前記第１方向に間隔をおいて配置された複数の第２内部電極形成用トレンチを含み、前記複数の第１内部電極形成用トレンチと前記複数の第２内部電極形成用トレンチとは、前記第１内部電極形成用トレンチと前記第２内部電極形成用トレンチとが前記第１方向に交互に並ぶように配置されている、「Ｅ５．」に記載のＬＣ複合素子チップ。

この構成では、第２方向に延びた複数の第１内部電極と、第２方向に延び、かつ第１内部電極と第１方向に交互に配置された複数の第２内部電極とを、基板内に形成することができる。これにより、複数のキャパシタ要素を基板内に形成することができるともに、これらの複数のキャパシタ要素を共通外部電極と内部電極接続用外部電極との間に並列接続することができるので、コンデンサの容量をさらに大きくできる。

Ｅ７．前記第１内部電極、前記第２内部電極および前記コイルを覆うように前記素子形成面上に形成され、前記第１内部電極の一部を露出させる第１コンタクト孔、前記第２内部電極の一部を露出させる第２コンタクト孔、前記コイルの一端部を露出させる第３コンタクト孔および前記コイルの他端部を露出させる第４コンタクト孔を有する絶縁膜を含み、前記絶縁膜上に、前記共通外部電極、前記内部電極接続用外部電極および前記コイル接続用外部電極が形成されており、前記共通外部電極は、前記第１コンタクト孔および前記第２コンタクト孔のうちのいずれか一方のコンタクト孔を介して、前記第１内部電極および前記第２内部電極のうち当該一方のコンタクト孔から露出する一方の内部電極に接続されているとともに、前記第３コンタクト孔を介して前記コイルの一端部に接続されており、前記内部電極接続用外部電極は、前記第１コンタクト孔および前記第２コンタクト孔のうちの他方のコンタクト孔を介して、前記第１内部電極および前記第２内部電極のうち当該他方のコンタクト孔から露出する他方の内部電極に接続されており、前記コイル接続用外部電極は、前記第４コンタクト孔を介して前記コイルの他端部に接続されている、「Ｅ２．」〜「Ｅ６．」のいずれかに記載のＬＣ複合素子チップ。

Ｅ８．前記第１内部電極形成用トレンチ、前記第２内部電極形成用トレンチおよび前記コイル形成用トレンチの深さが１０μｍ以上である、「Ｅ１．」〜「Ｅ７．」のいずれかに記載のＬＣ複合素子チップ。この構成では、第１内部電極と第２内部電極との対向面の面積を大きくすることができるので、コンデンサの容量をより大きくできる。また、この構成では、コイルの断面積を大きくすることができるので、コイルの内部抵抗を小さくすることができる。これにより、コイルのＱ値をより高くすることができる。

Ｅ９．前記第１内部電極形成用トレンチ、前記第２内部電極形成用トレンチおよび前記コイル形成用トレンチの深さが１０μｍ以上８２μｍ以下である、「Ｅ１．」〜「Ｅ７．」のいずれかに記載のＬＣ複合素子チップ。
Ｅ１０．前記第１内部電極形成用トレンチ、前記第２内部電極形成用トレンチおよび前記コイル形成用トレンチの幅が、１μｍ以上３μｍ以下である、「Ｅ１．」〜「Ｅ９．」のいずれかに記載のＬＣ複合素子チップ。

Ｅ１１．前記導電体がタングステンからなる、「Ｅ１．」〜「Ｅ１０．」のいずれかに記載のＬＣ複合素子チップ。
Ｅ１２．実装基板と、前記実装基板に実装された、「Ｅ１．」〜「Ｅ１１．」のいずれかに記載のＬＣ複合素子チップとを含む、回路アセンブリ。この構成により、インダクタとコンデンサとを含むＬＣ複合素子チップを用いた回路アセンブリを提供できる。

Ｅ１３．前記ＬＣ複合素子チップが、前記実装基板にワイヤレスボンディングによって接続されている、「Ｅ１２．」に記載の回路アセンブリ。この構成により、実装基板上におけるＬＣ複合素子チップの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
Ｅ１４．コンデンサ形成領域とインダクタ形成領域とを含む素子形成面を有する基板を用意する第１工程と、前記コンデンサ形成領域において、前記基板に、第１内部電極形成用トレンチと、前記素子形成面に直交する法線方向から見た平面視において、前記第１内部電極形成用トレンチと間隔をおいて平行に配置された第２内部電極形成用トレンチとを、前記素子形成面から掘り下げることにより形成するとともに、前記インダクタ形成領域において、前記平面視において螺旋状のコイル形成用トレンチを、前記素子形成面から掘り下げることにより形成する第２工程と、前記第１電極形成用トレンチ内、前記第１内部電極形成用トレンチ内および前記コイル形成用トレンチ内に導電体を埋め込むことにより、前記第１電極形成用トレンチ内、前記第１内部電極形成用トレンチ内および前記コイル形成用トレンチ内に、それぞれ第１内部電極、第２内部電極およびコイルを形成する第３工程とを含む、ＬＣ複合素子チップの製造方法。

この製造方法によれば、基板に形成された第１内部電極形成用トレンチ内、第２内部電極形成用トレンチ内およびコイル形成用トレンチ内に導電体を埋め込むことにより、第１内部電極、第２内部電極およびコイルを形成することができる。したがって、前述の請求項１において述べた効果と同様の効果を奏するＬＣ複合素子チップを提供できる。
Ｅ１５．前記第１内部電極、前記第２内部電極および前記コイルを被覆するように前記素子形成面上に絶縁層を形成する第４工程と、前記第１内部電極の一部を露出させる第１コンタクト孔と、前記第２内部電極の一部を露出させる第２コンタクト孔と、前記コイルの一端部を露出させる第３コンタクト孔と、前記コイルの他端部を露出させる第４コンタクト孔とを、前記絶縁層に形成する第５工程と、前記第１コンタクト孔および前記第２コンタクト孔のうちのいずれか一方のコンタクト孔を介して、前記第１内部電極および前記第２内部電極のうち当該一方のコンタクト孔から露出する一方の内部電極に接触するとともに、前記第３コンタクト孔を介して前記コイルの一端部に接触する共通外部電極と、前記第１コンタクト孔および前記第２コンタクト孔のうちの他方のコンタクト孔を介して、前記第１内部電極および前記第２内部電極のうち当該他方のコンタクト孔から露出する他方の内部電極に接触する内部電極接続用外部電極と、前記第４コンタクト孔を介して前記コイルの他端部に接触するコイル接続用外部電極とを、前記絶縁膜上に形成する第６工程とをさらに含む、「Ｅ１４．」に記載のＬＣ複合素子チップの製造方法。

この製造方法によれば、素子形成面上に形成された絶縁膜上に、第１内部電極および第２内部電極のうちのいずれか一方とコイルの一端部とが接続された共通外部電極と、第１内部電極および第２内部電極のうちの他方が接続された内部電極接続用外部電極と、コイルの他端部が接続されたコイル接続用外部電極とを形成することができる。
第６発明の実施の形態を、図１６１〜図１９９を参照して詳細に説明する。図１６１〜図１９９中の符号は、前述の第１発明〜第５発明の説明に使用した図１〜図１６０Ｂ中の符号とは無関係である。

図１６１は、第６発明の第１実施形態に係るＬＣ複合素子チップの一部切欠斜視図である。
ＬＣ複合素子チップ１は、微小なチップ部品であり、直方体形状である。ＬＣ複合素子チップ１の平面形状は矩形であり、その長手方向の長さＬが０．８ｍｍ程度、短手方向の長さＷが０．２ｍｍ程度であってもよい。また、ＬＣ複合素子チップ１の全体の厚さＴは、０．１５ｍｍ程度であってもよい。

ＬＣ複合素子チップ１は、基板２と、基板２に形成された複数のキャパシタ要素Ｃ１〜Ｃ７（図１６９参照）と、基板２の内部に形成されたコイル３と、各キャパシタ要素Ｃ１〜Ｃ７の一方の電極に共通接続された第１電極（第１外部電極）６１と、キャパシタ要素Ｃ１〜Ｃ７の他方の電極に共通接続されるとともにコイル３の一端部に接続された第２電極（第２外部電極）６２と、コイル３の他端部に接続された第３電極（第３外部電極）６３とを含む。

図１６２は、ＬＣ複合素子チップの平面図である。図１６３Ａは、図１６２のCLXIIIA-CLXIIIA線に沿う断面図であり、図１６３Ｂは、図１６３Ａの部分拡大断面図である。図１６４Ａは、図１６２のCLXIVA-CLXIVA線に沿う断面図であり、図１６４Ｂは、図１６４Ａの部分拡大断面図である。図１６５は、図１６２のCLXV-CLXV線に沿う断面図であり、図１６６は、図１６２のCLXVI-CLXVI線に沿う断面図であり、図１６７は、図１６２のCLXVII-CLXVII線に沿う断面図であり、図１６８は、図１６２のCLXVIII-CLXVIII線に沿う断面図である。図１６９は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

以下において、「前」とは図１６２の紙面の下側を、「後」とは図１６２の紙面の上側を、「左」とは図１６２の紙面の左側を、「右」とは図１６２の紙面の右側を、それぞれいうものとする。
基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図１６１の上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。この実施形態（第６発明の他の実施形態も同様）においては、基板本体６はシリコン基板からなり、絶縁膜７は熱酸化膜（ＳｉＯ_２）からなる。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、左右方向に長い矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図１６２および図１６９を参照して、素子形成面２ａには、その左半部分にコンデンサを形成するためのコンデンサ形成領域Ｅ１が設けられ、その右半部分にインダクタを形成するためのインダクタ形成領域Ｅ２が設けられている。これらの各領域Ｅ１，Ｅ２は、平面視において、左右方向に長い矩形である。素子形成面２ａの左端部（コンデンサ形成領域Ｅ１の左端部）に第１電極形成領域２０１が設けられ、素子形成面２ａの左右中央部（コンデンサ形成領域Ｅ１とインダクタ形成領域Ｅ２とに跨る領域）に第２電極形成領域２０２が設けられ、素子形成面２ａの右端部（インダクタ形成領域Ｅ２の右端部）に第３電極形成領域２０３が設けられている。これらの各電極形成領域２０１，２０２，２０３は、平面視において矩形である。

第１電極形成領域２０１に、第１電極６１の外部接続電極（第１外部接続電極）６１Ｂが配置されており、第２電極形成領域２０２に、第２電極６２の外部接続電極（第２外部接続電極）６２Ｂが配置されており、第３電極形成領域２０３に、第３電極６３の外部接続電極（第３外部接続電極）６３Ｂが配置されている。第１外部接続電極６１Ｂは、平面視で矩形であり、第１電極形成領域２０１の全域を覆っている。第２外部接続電極６２Ｂは、平面視で矩形であり、第２電極形成領域２０２の全域を覆っている。第３外部接続電極６３Ｂは、平面視で矩形であり、第３電極形成領域２０３の全域を覆っている。第１外部接続電極６１Ｂと第２外部接続電極６２Ｂの間の素子形成面２ａに、キャパシタ要素Ｃ１〜Ｃ７の主要部分を形成するためのキャパシタ形成領域２０４が設けられている。第２外部接続電極６２Ｂと第３外部接続電極６３Ｂの間の素子形成面２ａに、コイル３を形成するためのコイル形成領域２０５が設けられている。キャパシタ形成領域２０４およびコイル形成領域２０５は、この実施形態では、矩形に形成されている。

図１６２、図１６３Ａ、図１６４Ａ、図１６４Ｂ、図１６５、図１６６および図１６９を参照して、コンデンサ形成領域Ｅ１において、基板２には、複数の第１内部電極形成用トレンチ１１１Ａおよび複数の第２内部電極形成用トレンチ１１１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、素子形成面２ａの長手方向（左右方向）に沿って延びている。これらの内部電極形成用トレンチ１１１Ａ，１１１Ｂは、基板２の短手方向（前後方向）に所定の間隔を隔てて平行に延びている。このため、複数の内部電極形成用トレンチ１１１Ａ，１１１Ｂは、平面視においてストライプ状に形成されている。この実施形態では、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、第１電極形成領域１０１内からキャパシタ形成領域２０４を通って第２電極形成領域２０２内まで延びている。したがって、平面視において、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの一端部は第１電極形成領域２０１内にあり、それらの他端部は第２電極形成領域２０２内にある。

各内部電極形成用トレンチ１１１Ａ，１１１Ｂの断面は、基板２の厚さ方向に細長い矩形状である。複数の第１内部電極形成用トレンチ１１１Ａおよび第２内部電極形成用トレンチ１１１Ｂは、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとが基板２の短手方向に交互に並ぶにように、配置されている。各内部電極形成用トレンチ１１１Ａ，１１１Ｂの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。

図１６４Ｂに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、絶縁膜７に形成された第１トレンチ部分１１１Ａａ，１１１Ｂａと、基板本体６に形成され、第１トレンチ部分１１１Ａａ，１１１Ｂａと連通する第２トレンチ部分１１１Ａｂ，１１１Ｂｂとからなる。基板本体６における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜を各内部電極形成用トレンチ１１１Ａ，１１１Ｂの内面に形成する際に、基板本体６における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６において、隣接する第１内部電極形成用トレンチ１１１Ａ（第２トレンチ部分１１１Ａｂ）と第２内部電極形成用トレンチ１１１Ｂ（第２トレンチ部分１１１Ｂｂ）との間の壁の全体が熱酸化膜とされている例を示している。

各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）内の絶縁膜１２の表面および絶縁膜７における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第１トレンチ部分１１１Ａａ，１１１Ｂａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。

第１内部電極形成用トレンチ１１１Ａ内に埋め込まれている導電体５１によって第１内部電極１０３Ａが構成され、第２内部電極形成用トレンチ１１１Ｂ内に埋め込まれている導電体５１によって第２内部電極１０３Ｂが構成されている。これにより、複数の第１内部電極１０３Ａと第２内部電極１０３Ｂとが、基板２内に形成される。これらの内部電極１０３Ａ，１０３Ｂは、基板２の短手方向から見て、基板２の長手方向に長い矩形である。つまり、これらの内部電極１０３Ａ，１０３Ｂは、基板２の短手方向に対向する２つの側面２ｃに対して平行な表面を有する平板状である。

特に図１６９を参照して、複数の第１内部電極１０３Ａおよび第２内部電極１０３Ｂは、第１内部電極１０３Ａと第２内部電極１０３Ｂとが基板２の短手方向に交互に並ぶように配置されている。したがって、隣り合う第１内部電極１０３Ａと第２内部電極１０３Ｂとは基板２の短手方向において対向した対向面を有している。そして、隣り合う第１内部電極１０３Ａと第２内部電極１０３Ａとの対向面に挟まれた基板２の壁（絶縁体部３０）が容量膜（誘電体膜）３５を構成している。隣接する１組の第１内部電極１０３Ａおよび第２内部電極１０３Ａとそれらの間の容量膜３５とによって１つのキャパシタ要素が構成されている。この実施形態では、第１内部電極１０３Ａおよび第２内部電極１０３Ｂは４個ずつ設けられているので、隣接する第１内部電極１０３Ａおよび第２内部電極１０３Ｂの組は７組ある。このため、７つのキャパシタ要素Ｃ１〜Ｃ７が基板２に形成されている。第１内部電極１０３Ａおよび第２内部電極１０３Ｂ（第１内部電極形成用トレンチ１１１Ａおよび第２内部電極形成用トレンチ１１１Ｂ）は、それぞれ１個以上設けられていればよい。

図１６２、図１６３Ａ、図１６３Ｂ、図１６７および図１６９を参照して、インダクタ形成領域Ｅ２内のコイル形成領域２０５において、基板２には、コイル形成用トレンチ１１が、素子形成面２ａから所定の深さまで掘り下げられことにより形成されている。コイル形成用トレンチ１１は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ１１は、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ１１の断面（コイル形成用トレンチ１１の螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。コイル形成用トレンチ１１の幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。コイル形成用トレンチ１１の深さは、コイル形成用トレンチ１１内に形成されるコイル３の内部抵抗を小さくするために１０μｍ以上であることが好ましい。

図１６３Ｂに示すように、コイル形成用トレンチ１１は、絶縁膜７に形成された第１トレンチ部分１１ａと、基板本体６に形成され、第１トレンチ部分１１ａと連通する第２トレンチ部分１１ｂとからなる。基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜をコイル形成用トレンチ１１の内面に形成する際に、基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体が熱酸化膜とされている例を示している。

コイル形成用トレンチ１１（第２トレンチ部分１１ｂ）内の絶縁膜１２の表面および絶縁膜７におけるコイル形成用トレンチ１１（第１トレンチ部分１１ａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。コイル形成用トレンチ１１内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。コイル形成用トレンチ１１内に埋め込まれている導電体５１によってコイル３が構成されている。したがって、コイル３は、平面視で、コイル形成用トレンチ１１と同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、コイル３は、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１（内部電極１０３Ａ，１０３Ｂ、コイル３）を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、コンデンサ形成領域Ｅ１の一端部側（左端部側）において、各第１内部電極１０３Ａの対応する端部を露出させる第１コンタクト孔１１４（図１６２、図１６３Ａ、図１６４Ａおよび図１６４Ｂ参照）が形成されている。また、絶縁膜８には、コンデンサ形成領域Ｅ１の他端部側（右端部側）において、各第２内部電極１０３Ｂの対応する端部を露出させる第２コンタクト孔１１５（図１６２および図１６５参照）が形成されている。また、絶縁膜８には、コイル形成領域２０５内において、コイル３の一端部（外周側端部）を露出させる第３コンタクト孔１４（図１６２および図１６７参照）とコイル３の他端部（内周側端部）を露出させる第４コンタクト孔１５（図１６２および図１６３Ａ参照）とが形成されている。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極６１、第２電極６２および第３電極６３が形成されている。第１電極６１は、絶縁膜８の表面に形成された第１電極膜（第１パッド）６１Ａと、第１電極膜６１Ａに接合された第１外部接続電極６１Ｂとを含む。第１電極膜６１Ａは、図１６２に示すように、素子形成面２ａの一端部（左端部）に矩形に形成されている。平面視において、第１電極膜６１Ａにおける第２電極６２側の側縁部は、第１電極形成領域２０１の第２電極６２側の側縁よりも第２電極６２側に突出している。この第１電極膜６１Ａに第１外部接続電極６１Ｂが接続されている。第１電極膜６１Ａは、図１６２、図１６３Ａ、図１６４Ａおよび図１６４Ｂに示すように、絶縁膜８の表面から第１コンタクト孔１１４内に入り込み、第１コンタクト孔１１４内で第１内部電極１０３Ａの端部（第１電極６１側の端部）に接続されている。

第２電極６２は、絶縁膜の表面に形成された第２電極膜６２Ａと、第２電極膜６２Ａに接合された第２外部接続電極６２Ｂとを含む。第２電極膜６２Ａは、図１６２に示すように、コイル３の一端部（外周側端部）に接続された引出し電極６２Ａａと、引出し電極６２Ａａと一体的に形成され、第２内部電極１０３Ｂの端部に接続された第２パッド６２Ａｂとを含む。第２パッド６２Ａｂは、素子形成面２ａの長手方向中央部に矩形に形成されている。第２パッド６２Ａｂは、コンデンサ形成領域Ｅ１とインダクタ形成領域Ｅ２とに跨っている。平面視において、第２パッド６２Ａｂにおける第１電極６１側の側縁部は、第２電極形成領域２０２の第１電極６１側の側縁よりも第１電極６１側に突出している。一方、第２パッド６２Ａｂにおける第３電極６３側の側縁部は、第２電極形成領域２０２の第３電極６３側の側縁よりも第３電極６３側に突出している。このパッド６２Ａｂに第２外部接続電極６２Ｂが接続されている。第２パッド６２Ａｂは、図１６２および図１６５に示すように、絶縁膜８の表面から第２コンタクト孔１１５内に入り込み、第２コンタクト孔１１５内で第２内部電極１０３Ｂの端部（第２電極６２側の端部）に接続されている。

引出し電極６２Ａａは、図１６２および図１６７に示すように、絶縁膜８の表面から第３コンタクト孔１４内に入り込み、第３コンタクト孔１４内でコイル３の一端部に接続されている。引出し電極６２Ａａは、コイル３の一端部上を通って、第２パッド６２Ａｂに至る直線に沿って直線状に形成されている。なお、コイル形成用トレンチ１１の一端部を、第１パッド６１Ａｂの下方位置まで延長することにより、コイル３の一端部を第２パッド６２Ａｂの下方位置に配置させてもよい。このようにすると、第３コンタクト孔１４を第２パッド６２Ａｂの下方位置に形成できるので、コイル３の一端部を第２パッド６２Ａｂに接続できるようになる。この場合には、第２電極膜６２Ａを第２パッド６２Ａｂのみから構成できるので、引出し電極６２Ａａは不要となる。

第３電極６３は、絶縁膜の表面に形成された第３電極膜６３Ａと、第３電極膜６３Ａに接合された第３外部接続電極６３Ｂとを含む。第３電極膜６３Ａは、図１６２に示すように、コイル３の他端部（内周側端部）に接続された引出し電極６３Ａａと、引出し電極６３Ａａと一体的に形成された第３パッド６３Ａｂとを含む。第３パッド６３Ａｂは、素子形成面２ａの他端部（右端部）に矩形に形成されている。平面視において、第３パッド６３Ａｂにおける第２電極６２側の側縁部は、第３電極形成領域２０３の第２電極６２側の側縁よりも第２電極６２側に突出している。この第３パッド６３Ａｂに第３外部接続電極６３Ｂが接続されている。引出し電極６３Ａａは、図１６２および図１６３Ａに示すように、絶縁膜８の表面から第４コンタクト孔１５内に入り込み、第４コンタクト孔１５内でコイル３の他端部に接続されている。引出し電極６３Ａａは、コイル３の他端部上を通って、第３パッド６３Ａｂに至る直線に沿って直線状に形成されている。電極膜６１Ａ，６２Ａ，６３Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａは、たとえば窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６および樹脂膜１７には、第１電極膜６１Ａ表面の第２電極６２側の縁部を除く領域を露出させる第１切除部２１１が形成されている。また、パッシベーション膜１６および樹脂膜１７には、第２パッド６２Ａｂ表面の第１電極６１側の縁部および第３電極６３側の縁部を除く領域を露出させる第２切除部２１２が形成されている。さらに、パッシベーション膜１６および樹脂膜１７には、第３パッド６３Ａｂ表面の第２電極６２側の縁部を除く領域を露出させる第３切除部２１３が形成されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視で、素子形成面２ａにおけるキャパシタ形成領域２０４とコイル形成領域２０５とに形成されている。

第１切除部２１１に、第１外部接続電極６１Ｂが埋め尽くされている。第２切除部２１２に、第２外部接続電極６２Ｂが埋め尽くされている。第３切除部２１３に、第３外部接続電極６３Ｂが埋め尽くされている。第１外部接続電極６１Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って第２電極６２側に引き出された引出し部２０を有している。第２外部接続電極６２Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って第１電極６１側および第３電極６３側にそれぞれに引き出された引出し部２０を有している。第３外部接続電極６３Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って第２電極６２側に引き出された引出し部２０を有している。

この第６発明の第１実施形態では、第１外部接続電極６１Ｂは、第１切除部２１１内において露出している第１電極膜６１Ａおよび絶縁膜８の表面に加えて、基板２の一端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極６１Ｂの内方側の側面を除く３つの側面は、基板２の一端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第２外部接続電極６２Ｂは、第２切除部２１２内において露出している第２電極膜６２Ａおよび絶縁膜８の表面に加えて、基板２の長手方向中央部のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極６２Ｂにおける第１電極６１に対向する側面および第３電極６３に対向する側面を除く２つの側面は、基板２の長手方向中央部の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第３外部接続電極６３Ｂは、第３切除部２１３内において露出している第３電極膜６３Ａおよび絶縁膜８の表面に加えて、基板２の他端部側のパッシベーション膜９の上端面を覆うように形成されている。第３外部接続電極６３Ｂの内方側の側面を除く３つの側面は、基板２の他端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極６１Ｂ，６２Ｂ，６３Ｂは、たとえば、電極膜６１Ａ，６２Ａ，６３Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

パッシベーション膜１６および樹脂膜１７は、キャパシタ形成領域２０４およびコイル形成領域２０５において、内部電極１０３Ａ，１０３Ｂ、コイル３、絶縁膜８、第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図１７０は、ＬＣ複合素子チップの内部の電気的構造を示す電気回路図である。第１電極６１と第２電極６２との間に複数のキャパシタ要素Ｃ１〜Ｃ７が並列に接続されている。また、第２電極６２と第３電極６３との間にコイル３（図１７０では記号Ｌで示す）が接続されている。これにより、所定の容量を有するコンデンサと所定のインダクタンスを有するインダクタとを含むＬＣ複合素子として機能する。

特開２０１３−１６８６３３号公報記載のＬＣ複合素子チップでは、容量を大きくするためには、下部電極と上部電極との対向面の面積を大きくする必要がある。そのためには、基板の表面の面積を大きくしなければならず、小型化を図ることは困難である。
この第６発明の第１実施形態の構成では、コンデンサ形成領域Ｅ１において、基板２には、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとは、基板２の長手方向に平行にのびている。そして、第１内部電極形成用トレンチ１１１Ａ内および第２内部電極形成用トレンチ１１１Ｂ内に導電体５１が埋め込まれることにより、第１内部電極形成用トレンチ１１１Ａ内に第１内部電極１０３Ａが形成され、第２内部電極形成用トレンチ１１１Ｂ内に第２内部電極１０３Ｂが形成されている。第１内部電極１０３Ａと第２内部電極１０３Ｂと基板２におけるそれらの間の壁とによって、キャパシタ要素が構成されている。

この第６発明の第１実施形態の構成によれば、第１内部電極１０３Ａと第２内部電極１０３Ｂとを、基板２の厚さ方向に直交する方向に対向させることができる。したがって、基板２の表面の面積（コンデンサ形成領域Ｅ１の面積）を大きくしなくても、第１内部電極１０３Ａと第２内部電極１０３Ｂとの対向面の面積を大きくすることが可能となる。これにより、コンデンサの容量を大きくすることができる。

また、この第６発明の第１実施形態の構成では、複数の第１内部電極形成用トレンチ１１１Ａと複数の第２内部電極形成用トレンチ１１１Ｂが、基板２に形成されている。複数の第１内部電極形成用トレンチ１１１Ａと複数の第２内部電極形成用トレンチ１１１Ｂは、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとが交互に並ぶように、配置されている。このため、複数の第１内部電極１０３Ａと複数の第２内部電極１０３Ａとを、第１内部電極１０３Ａと第２内部電極１０３Ａとが交互に並ぶように配置することができる。これにより、基板２内に複数のキャパシタ要素Ｃ１〜Ｃ７を形成できるので、コンデンサの容量をより大きくすることができる。

コイルの性能（品質）を表すパラメータとして、コイルのＱ（Quality Factor）値がある。Ｑ値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。
コイル３のＱ値は、次式（１1）によって表される。
Ｑ＝２πｆＬ／Ｒ …(１１)
前記式(１１)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３のインダクタンス、Ｒはコイル３の内部抵抗である。

この第６発明の第１実施形態の構成によれば、インダクタ形成領域Ｅ２において、基板２には、コイル形成用トレンチ１１が、素子形成面２ａから掘り下げられることにより形成されている。そして、コイル形成用トレンチ１１内に導電体５１が埋め込まれることにより、コイル３が形成されている。そのため、コイル３の断面積（コイル３の螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、コイル３の内部抵抗（前記式(１１)のＲ）を小さくすることができる。これにより、コイル３のＱ値を高くすることができるから、性能の高いインダクタが得られる。

また、この第６発明の第１実施形態では、第１内部電極形成用トレンチ１１１Ａ、第２内部電極形成用トレンチ１１１Ｂおよびコイル形成用トレンチ１１を基板２に形成し、これらのトレンチ１１１Ａ，１１１Ｂ，１１内に導電体５１を埋め込むことによって、第１内部電極１０３Ａ、第２内部電極１０３Ｂおよびコイル３を形成できる。これにより、コンデンサとインダクタとを、同一の製造工程によって製造できるから、製造が容易なＬＣ複合素子チップを提供できる。

さらに、基板２の一方の表面である素子形成面２ａに、第１電極６１、第２電極３２および第３電極６３の外部接続電極６１Ｂ，６２Ｂ，６３Ｂが形成されている。そこで、図１７１に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極６１Ｂ，６２Ｂ，６３Ｂをはんだ９２によって実装基板９１上に接合することにより、ＬＣ複合素子チップ１を実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のＬＣ複合素子チップ１を提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってＬＣ複合素子チップ１を実装基板９１に接続できる。これによって、実装基板９１上におけるＬＣ複合素子チップ１の占有空間を小さくできる。とくに、実装基板９１上におけるＬＣ複合素子チップ１の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図１７２Ａ〜図１７２Ｌは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１６３Ａに対応する切断面を示す。図１７３Ａ〜図１７３Ｌは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１６４Ａに対応する切断面を示す。また、図１７４Ａ〜図１７４Ｅは、第１内部電極および第２内部電極の製造工程の詳細を示す部分拡大断面図であり、図１６４Ｂに対応する切断面を示す。

まず、図１７２Ａ、図１７３Ａおよび図１７４Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。
図１７５は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図１７５に示すように、複数のＬＣ複合素子チップ１に対応した、ＬＣ複合素子チップ領域Ｘが、マトリクス状に配置されている。隣接するＬＣ複合素子チップ領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のＬＣ複合素子チップ１が得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図１７２Ａおよび図１７３Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂを形成すべき領域ならびにコイル形成用トレンチ１１を形成すべき領域にそれぞれ対応する部分が除去される。これにより、絶縁膜７に、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂの第１トレンチ部分１１１Ａａ，１１１Ｂａならびにコイル形成用トレンチ１１の第１トレンチ部分１１ａが形成される。

そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図１７２Ｂ、図１７３Ｂおよび図１７４Ａに示すように、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂの第２トレンチ部分１１１Ａｂ，１１１Ｂｂならびにコイル形成用トレンチ１１の第２トレンチ部分１１ｂが、元基板５０に形成される。これにより、絶縁膜７および元基板５０に、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂならびにコイル形成用トレンチ１１が形成される。各トレンチ１１，１１１Ａ，１１１Ｂは、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、各トレンチ１１，１１１Ａ，１１１Ｂの内面に、熱酸化法により絶縁膜（熱酸化膜）１２が形成される。図１７４Ｂは、内部電極形成用トレンチ１１１Ａ，１１１Ｂの内面に絶縁膜（熱酸化膜）１２が形成された状態を示している。コイル形成用トレンチ１１の内面にも、図１７４Ｂと同様に、絶縁膜１２（図１６３Ｂ参照）が形成される。この際、元基板５０における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。同様に、元基板５０におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。図１７２Ｂおよび図１７３Ｂには、絶縁膜１２は省略されているが、絶縁体部３０は図示されている。この実施形態では、元基板５０において、隣接する第１内部電極形成用トレンチ１１１Ａ（第２トレンチ部分１１１Ａｂ）および第２内部電極形成用トレンチ１１１Ｂ（第２トレンチ部分１１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされる。また、この実施形態では、元基板５０における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体が熱酸化膜とされる。

次に、たとえばスパッタ法により、各トレンチ１１，１１１Ａ，１１１Ｂ内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、図１７４Ｃに示すように、各内部電極形成用トレンチ１１１Ａ,１１１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに各内部電極形成用トレンチ１１１Ａ,１１１Ｂ外の絶縁膜７の表面に、ＴｉＮからなるバリアメタル膜１３が形成される。また、これにより、コイル形成用トレンチ１１内の絶縁膜１２および絶縁膜７の表面ならびにコイル形成用トレンチ１１外の絶縁膜７の表面にバリアメタル膜１３が形成される。この後、アニール処理が施される。この後、図１７２Ｃ、図１７３Ｃおよび図１７４Ｄに示すように、たとえばＣＶＤ法により、各トレンチ１１，１１１Ａ，１１１Ｂ内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。

次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図１７２Ｄ、図１７３Ｄおよび図１７４Ｅに示すように、各トレンチ１１，１１１Ａ，１１１Ｂ内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。第１内部電極形成用トレンチ１１１Ａ内に埋め込まれた導電体５１によって、第１内部電極１０３Ａが形成される。また、第２内部電極形成用トレンチ１１１Ｂ内に埋め込まれた導電体５１によって、第２内部電極１０３Ｂが形成される。また、コイル形成用トレンチ１１内に埋め込まれた導電体５１によって、平面視螺旋状のコイル３が形成される。

次に、図１７２Ｅおよび図１７３Ｅに示すように、絶縁膜７（素子形成面２ａ）および導電体５１（コイル３および内部電極１０３Ａ，１０３Ｂ）を被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうち、各第１内部電極１０３Ａにおける基板２の一端側の端部、各第２内部電極１０３Ｂにおける基板２の他端側の端部、コイル３の一端部（外周側端部）およびコイル３の他端部（内周側端部）に対応する領域に、それぞれ絶縁膜８を貫通する第１コンタクト孔１１４（図１７２Ｅ、図１７３Ｅ参照）、第２コンタクト孔１１５（図１６５参照）、第３コンタクト孔１４（図１６７参照）および第４コンタクト孔１５（図１７２Ｅ参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１１４，１１５，１４，１５内を含む絶縁膜８上に、第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａを構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図１７２Ｆおよび図１７３Ｆに示すように、前記電極膜が第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａに分離される。

次に、図１７２Ｇおよび図１７３Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部２１１，２１２，２１３に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部２１１，２１２，２１３に対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に切除部２１１，２１２，２１３が形成される。

次に、図１７２Ｈおよび図１７３Ｈに示すように、境界領域Ｙ（図１７５参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図１７２Ｉおよび図１７３Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図１７２Ｊおよび図１７３Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、電極膜６１Ａ，６２Ａ，６３Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図１７２Ｋおよび図１７３Ｋに示すように、各切除部２１１，２１２，２１３から露出している第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａに、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１外部接続電極６１Ｂ、第２外部接続電極６２Ｂおよび第３外部接続電極６３Ｂが形成される。

この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のＬＣ複合素子チップ領域Ｘが個片化される。具体的には、図１７２Ｌおよび図１７３Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のＬＣ複合素子チップ領域Ｘは、個々のＬＣ複合素子チップ１に分離される。その後、複数のＬＣ複合素子チップに対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

図１７６Ａは、コイル形成用トレンチ１１内に埋め込まれる導電体の変形例を示す図であり、図１６３Ａに対応した部分拡大断面図である。図１７６Ｂは、図１７６Ａの部分拡大断面図である。
図１７６Ａに示すように、コイル形成用トレンチ１１の幅Ｗ２は、たとえば１０μｍ以下、より具体的には、３μｍ以上９μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さＤは、たとえば１０μｍ以上、より具体的には、３０μｍ以上８０μｍ以下であってもよい。

この変形例においては、図１７６Ａおよび図１７６Ｂに示すように、コイル形成用トレンチ１１内には、前述の第２発明の第１実施形態に対する導電体５１の変形例と同様の構成で、導電体５１が埋め込まれている（図４８Ａおよび図４８Ｂも併せて参照）。
図１７７Ａは、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内に埋め込まれる導電体の変形例を示す図であり、図１６４Ａに対応した部分拡大断面図である。図１７７Ｂは、図１７７Ａの部分拡大断面図である。

図１７７Ａに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの幅Ｗ２は、たとえば１０μｍ以下、より具体的には、３μｍ以上９μｍ以下であってもよい。また、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの深さＤは、たとえば１０μｍ以上、より具体的には、３０μｍ以上８０μｍ以下であってもよい。
この変形例においては、図１７７Ａおよび図１７７Ｂに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内には、前述の第２発明の第１実施形態に対する導電体５１の変形例と同様の構成で、導電体５１が埋め込まれている（図４８Ａおよび図４８Ｂも併せて参照）。なお、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは同様の構成を有しているので、図１７７Ｂでは、第１内部電極形成用トレンチ１１１Ａ側の構成に対応する第２内部電極形成用トレンチ１１１Ｂ側の構成の符号をかっこ内に記載して示している。

図１７８は、第６発明の第２実施形態に係るＬＣ複合素子チップの一部切欠斜視図である。
ＬＣ複合素子チップ１Ａは、微小なチップ部品であり、直方体形状である。ＬＣ複合素子チップ１Ａの平面形状は矩形であり、隣り合う２辺のうちの一方の辺の長さＬが０．４ｍｍ程度、他方の辺の長さＷが０．４ｍｍ程度であってもよい。また、ＬＣ複合素子チップ１Ａの全体の厚さＴは、０．１５ｍｍ程度であってもよい。

ＬＣ複合素子チップ１Ａは、基板２と、基板２に形成された複数のキャパシタ要素Ｃ１〜Ｃ７（図１８６参照）と、基板２の内部に形成されたコイル３と、各キャパシタ要素Ｃ１〜Ｃ７の一方の電極に共通接続されるとともにコイル３の一端部に接続された第１電極（第１外部電極）６１と、キャパシタ要素Ｃ１〜Ｃ７の他方の電極に共通接続された第２電極（第２外部電極）６２と、コイル３の他端部に接続された第３電極（第３外部電極）６３とを含む。

図１７９は、ＬＣ複合素子チップの平面図である。図１８０は、図１７９のCLXXX-CLXXX線に沿う断面図である。図１８１Ａは、図１７９のCLXXXIA-CLXXXIA線に沿う断面図であり、図１８１Ｂは、図１８１Ａの部分拡大断面図である。図１８２Ａは、図１７９のCLXXXIIA-CLXXXIIA線に沿う断面図であり、図１８２Ｂは、図１８２Ａの部分拡大断面図である。図１８３は、図１７９のCLXXXIII-CLXXXIII線に沿う断面図であり、図１８４は、図１７９のCLXXXIV-CLXXXIV線に沿う断面図であり、図１８５は、図１７９のCLXXXV- CLXXXV線に沿う断面図である。図１８６は、基板の表面上に形成された構成を取り除いて、基板の表面の構造を示す平面図である。

以下において、「前」とは図１７９の紙面の下側を、「後」とは図１７９の紙面の上側を、「左」とは図１７９の紙面の左側を、「右」とは図１７９の紙面の右側を、それぞれいうものとする。
基板２は、直方体状であり、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。前記一対の主面２ａ，２ｂのうちの一方（図１７８の上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面２ｂを「裏面２ｂ」という。この実施形態では、基板２は、基板本体６とその表面に形成された絶縁膜７とからなり、絶縁膜７における基板本体６側とは反対側の表面が素子形成面２ａである。素子形成面２ａは、素子形成面２ａに直交する法線方向から見た平面視において、矩形に形成されている。基板２の表面（素子形成面２ａ）は、絶縁膜８によって覆われている。基板２の４つの側面２ｃおよび絶縁膜８の外周面は窒化膜等のパッシベーション膜９で覆われている。

図１７９および図１８６を参照して、素子形成面２ａには、その前半部分にコンデンサを形成するためのコンデンサ形成領域Ｅ１が設けられ、その後半部分にインダクタを形成するためのインダクタ形成領域Ｅ２が設けられている。これらの各領域Ｅ１，Ｅ２は、平面視において、左右方向に長い矩形である。素子形成面２ａの左側部（コンデンサ形成領域Ｅ１の左端部およびインダクタ形成領域Ｅ２の左端部を含む領域）に第１電極形成領域２０１が設けられ、コンデンサ形成領域Ｅ１の右端部に第２電極形成領域２０２が設けられ、インダクタ形成領域Ｅ２の右端部に第３電極形成領域２０３が設けられている。これらの各電極形成領域２０１，２０２，２０３は、平面視において矩形である。

第１電極形成領域２０１に、第１電極６１の外部接続電極（第１外部接続電極）６１Ｂが配置されており、第２電極形成領域２０２に、第２電極６２の外部接続電極（第２外部接続電極）６２Ｂが配置されており、第３電極形成領域２０３に、第３電極６３の外部接続電極（第２外部接続電極）６３Ｂが配置されている。第１外部接続電極６１Ｂは、平面視で矩形であり、第１電極形成領域２０１の全域を覆っている。第２外部接続電極６２Ｂは、平面視で矩形であり、第２電極形成領域２０２のうち、第３電極形成領域２０３側の縁部を除いた領域を覆っている。第３外部接続電極６３Ｂは、平面視で矩形であり、第３電極形成領域２０３のうち、第２電極形成領域２０２側の縁部を除いた領域を覆っている。

コンデンサ形成領域Ｅ１のうち、第１外部接続電極６１Ｂと第２外部接続電極６２Ｂの間の素子形成面２ａに、キャパシタ要素Ｃ１〜Ｃ７の主要部分を形成するためのキャパシタ形成領域２０４が設けられている。インダクタ形成領域Ｅ２のうち、第１外部接続電極６１Ｂと第３外部接続電極６３Ｂの間の素子形成面２ａに、コイル３を形成するためのコイル形成領域２０５が設けられている。キャパシタ形成領域２０４およびコイル形成領域２０５は、この実施形態では、矩形に形成されている。

図１７９、図１８０、図１８２Ａ、図１８２Ｂ、図１８３〜図１８６を参照して、コンデンサ形成領域Ｅ１において、基板２には、複数の第１内部電極形成用トレンチ１１１Ａおよび複数の第２内部電極形成用トレンチ１１１Ｂが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、コンデンサ形成領域Ｅ１の長手方向（左右方向）に沿って延びている。これらの内部電極形成用トレンチ１１１Ａ，１１１Ｂは、コンデンサ形成領域Ｅ１の短手方向（前後方向）に所定の間隔を隔てて平行に延びている。このため、複数の内部電極形成用トレンチ１１１Ａ，１１１Ｂは、平面視においてストライプ状に形成されている。この実施形態では、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、第１電極形成領域２０１内からキャパシタ形成領域２０４を通って第２電極形成領域２０２内まで延びている。したがって、平面視において、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの一端部は第１電極形成領域２０１内にあり、それらの他端部は第２電極形成領域２０２内にある。

各内部電極形成用トレンチ１１１Ａ，１１１Ｂの断面は、基板２の厚さ方向に細長い矩形状である。複数の第１内部電極形成用トレンチ１１１Ａおよび第２内部電極形成用トレンチ１１１Ｂは、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとがコンデンサ形成領域Ｅ１の短手方向に交互に並ぶにように、配置されている。各内部電極形成用トレンチ１１１Ａ，１１１Ｂの幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。

図１８２Ｂに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは、絶縁膜７に形成された第１トレンチ部分１１１Ａａ，１１１Ｂａと、基板本体６に形成され、第１トレンチ部分１１１Ａａ，１１１Ｂａと連通する第２トレンチ部分１１１Ａｂ，１１１Ｂｂとからなる。基板本体６における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜を各内部電極形成用トレンチ１１１Ａ，１１１Ｂの内面に形成する際に、基板本体６における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６において、隣接する第１内部電極形成用トレンチ１１１Ａ（第２トレンチ部分１１１Ａｂ）と第２内部電極形成用トレンチ１１１Ｂ（第２トレンチ部分１１１Ｂｂ）との間の壁の全体が熱酸化膜とされている例を示している。

各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）内の絶縁膜１２の表面および絶縁膜７における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第１トレンチ部分１１１Ａａ，１１１Ｂａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。

第１内部電極形成用トレンチ１１１Ａ内に埋め込まれている導電体５１によって第１内部電極１０３Ａが構成され、第２内部電極形成用トレンチ１１１Ｂ内に埋め込まれている導電体５１によって第２内部電極１０３Ｂが構成されている。これにより、複数の第１内部電極１０３Ａと第２内部電極１０３Ｂとが、基板２内に形成される。これらの内部電極１０３Ａ，１０３Ｂは、基板２の前後から見て、基板２の左右方向に長い矩形である。つまり、これらの内部電極１０３Ａ，１０３Ｂは、基板２の前後方向に対向する２つの側面２ｃに対して平行な表面を有する平板状である。

特に図１８６を参照して、複数の第１内部電極１０３Ａおよび第２内部電極１０３Ｂは、第１内部電極１０３Ａと第２内部電極１０３Ｂとがコンデンサ形成領域Ｅ１の短手方向に交互に並ぶように配置されている。したがって、隣り合う第１内部電極１０３Ａと第２内部電極１０３Ｂとはコンデンサ形成領域Ｅ１の短手方向において対向した対向面を有している。そして、隣り合う第１内部電極１０３Ａと第２内部電極１０３Ａとの対向面に挟まれた基板２の壁（絶縁体部３０）が容量膜（誘電体膜）３５を構成している。隣接する１組の第１内部電極１０３Ａおよび第２内部電極１０３Ａとそれらの間の容量膜３１とによって１つのキャパシタ要素が構成されている。この実施形態では、第１内部電極１０３Ａおよび第２内部電極１０３Ｂは４個ずつ設けられているので、隣接する第１内部電極１０３Ａおよび第２内部電極１０３Ｂの組は７組ある。このため、７つのキャパシタ要素Ｃ１〜Ｃ７が基板２に形成されている。第１内部電極１０３Ａおよび第２内部電極１０３Ｂ（第１内部電極形成用トレンチ１１１Ａおよび第２内部電極形成用トレンチ１１１Ｂ）は、それぞれ１個以上設けられていればよい。

図１７９、図１８１Ａ、図１８１Ｂ、図１８３、図１８４および図１８６を参照して、インダクタ形成領域Ｅ２内のコイル形成領域２０５において、基板２には、コイル形成用トレンチ１１が、素子形成面２ａから所定の深さまで掘り下げられことにより形成されている。コイル形成用トレンチ１１は、平面視において螺旋状に形成されている。この実施形態では、コイル形成用トレンチ１１は、平面視において、四角の螺旋形に形成されており、基板２の各側面２ｃにそれぞれ平行な直線状部分を複数有している。コイル形成用トレンチ１１の断面（コイル形成用トレンチ１１の螺旋方向に延びる方向に直交する方向の断面）は、基板２の厚さ方向に細長い矩形状である。コイル形成用トレンチ１１の幅は、たとえば、１μｍ以上３μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さは、たとえば、１０μｍ以上８２μｍ以下であってもよい。コイル形成用トレンチ１１の深さは、コイル形成用トレンチ１１内に形成されるコイル３の内部抵抗を小さくするために１０μｍ以上であることが好ましい。

図１８１Ｂに示すように、コイル形成用トレンチ１１は、絶縁膜７に形成された第１トレンチ部分１１ａと、基板本体６に形成され、第１トレンチ部分１１ａと連通する第２トレンチ部分１１ｂとからなる。基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の内面には、酸化膜等からなる絶縁膜１２が形成されている。この実施形態では、絶縁膜１２は熱酸化膜（ＳｉＯ_２）からなり、この熱酸化膜をコイル形成用トレンチ１１の内面に形成する際に、基板本体６におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。この実施形態では、基板本体６における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体が熱酸化膜とされている例を示している。

コイル形成用トレンチ１１（第２トレンチ部分１１ｂ）内の絶縁膜１２の表面および絶縁膜７におけるコイル形成用トレンチ１１（第１トレンチ部分１１ａ）の内面には、バリアメタル膜１３が形成されている。バリアメタル膜１３は、たとえば、ＴｉＮからなる。バリアメタル膜１３の膜厚は、４００Å〜５００Å程度である。コイル形成用トレンチ１１内に、導電体５１がバリアメタル膜１３に接した状態で埋め込まれている。導電体５１は、この実施形態では、タングステン（Ｗ）からなる。コイル形成用トレンチ１１内に埋め込まれている導電体５１によってコイル３が構成されている。したがって、コイル３は、平面視で、コイル形成用トレンチ１１と同じパターンの螺旋状（四角の螺旋形状）となる。具体的には、コイル３は、基板２の各側面２ｃにそれぞれ平行な板状部分を複数有している。

基板２の素子形成面２ａ（絶縁膜７の表面）上には、素子形成面２ａおよび導電体５１（内部電極１０３Ａ，１０３Ｂ、コイル３）を被覆するように、絶縁膜８が形成されている。絶縁膜８は、平面視で、素子形成面２ａと整合する矩形である。絶縁膜８は、たとえば、ＵＳＧ（Undoped Silicate Glass）膜からなる。絶縁膜８には、コンデンサ形成領域Ｅ１の一端部側（左端部側）において、各第１内部電極１０３Ａの対応する端部を露出させる第１コンタクト孔１１４（図１７９、図１８０、図１８２Ａおよび図１８２Ｂ参照）が形成されている。また、絶縁膜８には、コンデンサ形成領域Ｅ１の他端部側（右端部側）において、各第２内部電極１０３Ｂの対応する端部を露出させる第２コンタクト孔１１５（図１７９および図１８５参照）が形成されている。また、絶縁膜８には、コイル形成領域２０５内において、コイル３の一端部（外周側端部）を露出させる第３コンタクト孔１４（図１７９および図１８３参照）と、コイル３の他端部（内周側端部）を露出させる第４コンタクト孔１５（図１７９および図１８４参照）とが形成されている。前述したように、基板２の側面２ｃと絶縁膜８の外周面には、窒化膜等からなるパッシベーション膜９が形成されている。

絶縁膜８の表面には、第１電極６１、第２電極６２および第３電極６３が形成されている。第１電極６１は、絶縁膜８の表面に形成された第１電極膜６１Ａと、第１電極膜６１Ａに接合された第１外部接続電極６１Ｂとを含む。第１電極膜６１Ａは、図１７９に示すように、コイル３の一端部（外周側端部）に接続された引出し電極６１Ａａと、引出し電極６１Ａａと一体的に形成された第１パッド６１Ａｂとを含む。第１パッド６１Ａｂは、素子形成面２ａの左側部において、コンデンサ形成領域Ｅ１とインダクタ形成領域Ｅ２とに跨って形成されている。第１パッド６１Ａｂは、平面視で、前後方向に長い矩形である。

第１パッド６１Ａｂにおける第２、第３電極６２，６３側の側縁部は、平面視において、第１電極形成領域２０１の第２、第３電極６２，６３側の側縁よりも第２、第３電極６２，６３側に突出している。この第１パッド６１Ａｂに第１外部接続電極６１Ｂが接続されている。第１パッド６１Ａｂは、図１７９、図１８０、図１８２Ａおよび図１８２Ｂに示すように、絶縁膜８の表面から第１コンタクト孔１１４内に入り込み、第１コンタクト孔１１４内で第１内部電極１０３Ａの端部（第１電極６１側の端部）に接続されている。

引出し電極６１Ａａは、図１７９および図１８３に示すように、絶縁膜８の表面から第３コンタクト孔１４内に入り込み、第３コンタクト孔１４内でコイル３の一端部に接続されている。引出し電極６１Ａａは、コイル３の一端部上を通って、第１パッド６１Ａｂに至る直線に沿って直線状に形成されている。なお、コイル形成用トレンチ１１の一端部を、第１パッド６１Ａｂの下方位置まで延長することにより、コイル３の一端部を第１パッド６１Ａｂの下方位置に配置させてもよい。このようにすると、第３コンタクト孔１４を第１パッド６１Ａｂの下方位置に形成できるので、コイル３の一端部を第１パッド６１Ａｂに接続できるようになる。この場合には、第１電極膜６１Ａを第１パッド６１Ａｂのみから構成できるので、引出し電極６１Ａａは不要となる。

第２電極６２は、絶縁膜８の表面に形成された第２電極膜（第２パッド）６２Ａと、第２電極膜６２Ａに接合された第２外部接続電極６２Ｂとを含む。第２電極膜６２Ａは、図１７９に示すように、コンデンサ形成領域Ｅ１の右端部に矩形に形成されている。平面視において、第２電極膜６２Ａの第１電極６１側の側縁部は、第２電極形成領域２０２の第１電極６１側の側縁よりも第１電極６１側に突出している。この第２電極膜６２Ａに第２外部接続電極６２Ｂが接続されている。第２電極膜６２Ａは、図１７９および図１８５に示すように、絶縁膜８の表面から第２コンタクト孔１１５内に入り込み、第２コンタクト孔１１５内で第２内部電極１０３Ｂの端部（第２電極６２側の端部）に接続されている。

第３電極６３は、絶縁膜の表面に形成された第３電極膜６３Ａと、第３電極膜６３Ａに接合された第３外部接続電極６３Ｂとを含む。第３電極膜６３Ａは、図１７９に示すように、コイル３の他端部（内周側端部）に接続された引出し電極６３Ａａと、引出し電極６３Ａａと一体的に形成された第３パッド６３Ａｂとを含む。第３パッド６３Ａｂは、インダクタ形成領域Ｅ２の右端部に矩形に形成されている。平面視において、第３パッド６３Ａｂにおける第２電極６２側の側縁部は、第３電極形成領域２０３の第１電極６１側の側縁よりも第１電極６１側に突出している。この第３パッド６３Ａｂに第３外部接続電極６３Ｂが接続されている。引出し電極６３Ａａは、図１７９および図１８４に示すように、絶縁膜８の表面から第４コンタクト孔１５内に入り込み、第４コンタクト孔１５内でコイル３の他端部に接続されている。引出し電極６３Ａａは、コイル３の他端部上を通って、第３パッド６３Ａｂに至る直線に沿って直線状に形成されている。電極膜６１Ａ，６２Ａ，６３Ａとしては、この実施形態では、Ａｌ膜が用いられている。

第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａは、たとえば窒化膜（ＳｉＮ）からなるパッシベーション膜１６によって覆われており、さらにパッシベーション膜１６の上にポリイミド等の樹脂膜１７が形成されている。パッシベーション膜１６および樹脂膜１７には、平面視において、第１パッド６１Ａｂ付近、第２電極膜（第２パッド）６２Ａ付近および第３パッド６３Ａｂに、それぞれ第１、第２および第３切除部２１１，２１２，２１３（図１８０、図１８１Ａ、図１８５参照）が形成されている。

第１切除部２１１によって、第１パッド６１Ａｂ表面の第２、第３電極６２，６３側の縁部を除く領域が露出されている。第２切除部２１２によって、第２電極膜（第２パッド）６２Ａ表面の第１電極６１側の縁部を除く領域が露出されている。第３切除部２１３によって、第３パッド６３Ａｂ表面の第１電極６１側の縁部を除く領域が露出されている。言い換えれば、パッシベーション膜１６および樹脂膜１７は、平面視において、素子形成面２ａにおけるキャパシタ形成領域２０４およびコイル形成領域２０５の他、第２電極膜６２Ａと第３パッド６３Ａｂとの間において、コンデンサ形成領域Ｅ１とインダクタ形成領域Ｅ２との境界部領域にも形成されている。

第１切除部２１１に、第１外部接続電極６１Ｂが埋め尽くされている。第２切除部２１２に、第２外部接続電極６２Ｂが埋め尽くされている。第３切除部２１３に、第３外部接続電極６３Ｂが埋め尽くされている。第１外部接続電極６１Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って第２、第３電極６２，６３側に引き出された引出し部２０を有している。第２外部接続電極６２Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って第１電極６１側に引き出された引出し部２０を有している。第３外部接続電極６３Ｂは、樹脂膜１７から突出するように形成されているとともに、樹脂膜１７の表面に沿って第１電極６１側に引き出された引出し部２０を有している。

この第６発明の第２実施形態では、第１外部接続電極６１Ｂは、第１切除部２１１内において露出している第１電極膜６１Ａ（パッド６１Ａｂ）および絶縁膜８の表面に加えて、基板２の左端部側のパッシベーション膜９の上端面を覆うように形成されている。第１外部接続電極６１Ｂの内方側の側面を除く３つの側面は、基板２の左端部側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第２外部接続電極６２Ｂは、第２切除部２１２内において露出している第２電極膜６２Ａおよび絶縁膜８の表面に加えて、コンデンサ形成領域Ｅ１の右端側のパッシベーション膜９の上端面を覆うように形成されている。第２外部接続電極６２Ｂにおける第１電極６１に対向する側面および第３電極６３に対向する側面を除く２つの側面は、コンデンサ形成領域Ｅ１の右端側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。

第３外部接続電極６３Ｂは、第３切除部２１３内において露出している第３電極膜６３Ａ（パッド６３Ａｂ）および絶縁膜８の表面に加えて、インダクタ形成領域Ｅ２の右端側のパッシベーション膜９の上端面を覆うように形成されている。第３外部接続電極６３Ｂにおける第１電極６１に対向する側面および第２電極６２に対向する側面を除く２つの側面は、インダクタ形成領域Ｅ２の右端側の絶縁膜８の周面を覆うパッシベーション膜９の表面と面一となるように形成されている。外部接続電極６１Ｂ，６２Ｂ，６３Ｂは、たとえば、電極膜６１Ａ，６２Ａ，６３Ａに接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。

パッシベーション膜１６および樹脂膜１７は、キャパシタ形成領域２０４、コイル形成領域２０５および第２外部接続電極６２Ｂと第３外部接続電極６３Ｂとの間の領域において、内部電極１０３Ａ，１０３Ｂ、コイル３、絶縁膜８、第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａを表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面２ｃと絶縁膜８の外周面に形成されたパッシベーション膜９は、基板２の側面２ｃと絶縁膜８の外周面を保護する保護膜として機能している。

図１８７は、ＬＣ複合素子チップの内部の電気的構造を示す電気回路図である。第１電極６１と第２電極６２との間に複数のキャパシタ要素Ｃ１〜Ｃ７が並列に接続されている。また、第１電極６１と第３電極６３との間にコイル３（図１８７では記号Ｌで示す）が接続されている。これにより、所定の容量を有するコンデンサと所定のインダクタンスを有するインダクタとを含むＬＣ複合素子として機能する。

特開２０１３−１６８６３３号公報記載のＬＣ複合素子チップでは、容量を大きくするためには、下部電極と上部電極との対向面の面積を大きくする必要がある。そのためには、基板の表面の面積を大きくしなければならず、小型化を図ることは困難である。
この第６発明の第２実施形態の構成では、コンデンサ形成領域Ｅ１において、基板２には、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとが、素子形成面２ａから所定の深さまで掘り下げられることにより形成されている。第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとは、コンデンサ形成領域Ｅ１の長手方向に平行にのびている。そして、第１内部電極形成用トレンチ１１１Ａ内および第２内部電極形成用トレンチ１１１Ｂ内に導電体５１が埋め込まれることにより、第１内部電極形成用トレンチ１１１Ａ内に第１内部電極１０３Ａが形成され、第２内部電極形成用トレンチ１１１Ｂ内に第２内部電極１０３Ｂが形成されている。第１内部電極１０３Ａと第２内部電極１０３Ｂと基板２におけるそれらの間の壁とによって、キャパシタ要素が構成されている。

この第６発明の第２実施形態の構成によれば、第１内部電極１０３Ａと第２内部電極１０３Ｂとを、基板２の厚さ方向に直交する方向に対向させることができる。したがって、基板２の表面の面積（コンデンサ形成領域Ｅ１の面積）を大きくしなくても、第１内部電極１０３Ａと第２内部電極１０３Ｂとの対向面の面積を大きくすることが可能となる。これにより、コンデンサの容量を大きくすることができる。

また、この第６発明の第２実施形態の構成では、複数の第１内部電極形成用トレンチ１１１Ａと複数の第２内部電極形成用トレンチ１１１Ｂが、基板２に形成されている。複数の第１内部電極形成用トレンチ１１１Ａと複数の第２内部電極形成用トレンチ１１１Ｂは、第１内部電極形成用トレンチ１１１Ａと第２内部電極形成用トレンチ１１１Ｂとが交互に並ぶように、配置されている。このため、複数の第１内部電極１０３Ａと複数の第２内部電極１０３Ａとを、第１内部電極１０３Ａと第２内部電極１０３Ａとが交互に並ぶように配置することができる。これにより、基板２内に複数のキャパシタ要素Ｃ１〜Ｃ７を形成できるので、コンデンサの容量をより大きくすることができる。

コイルの性能（品質）を表すパラメータとして、コイルのＱ（Quality Factor）値がある。Ｑ値が高いほど損失が小さく、高周波用インダクタンスとして優れた特性を有することになる。
コイル３のＱ値は、次式（１２）によって表される。
Ｑ＝２πｆＬ／Ｒ …(１２)
前記式(１２)において、ｆはコイルに流れる電流の周波数、Ｌはコイル３のインダクタンス、Ｒはコイル３の内部抵抗である。

この第６発明の第２実施形態の構成によれば、インダクタ形成領域Ｅ２において、基板２には、コイル形成用トレンチ１１が、素子形成面２ａから掘り下げられることにより形成されている。そして、コイル形成用トレンチ１１内に導電体５１が埋め込まれることにより、コイル３が形成されている。そのため、コイル３の断面積（コイル３の螺旋方向に延びる方向に直交する断面積）を大きくすることができるので、コイル３の内部抵抗（前記式(１２)のＲ）を小さくすることができる。これにより、コイル３のＱ値を高くすることができるから、性能の高いインダクタが得られる。

また、この第６発明の第２実施形態では、第１内部電極形成用トレンチ１１１Ａ、第２内部電極形成用トレンチ１１１Ｂおよびコイル形成用トレンチ１１を基板２に形成し、これらのトレンチ１１１Ａ，１１１Ｂ，１１内に導電体５１を埋め込むことによって、第１内部電極１０３Ａ、第２内部電極１０３Ｂおよびコイル３を形成できる。これにより、コンデンサとインダクタとを、同一の製造工程によって製造できるから、製造が容易なＬＣ複合素子チップを提供できる。

さらに、基板２の一方の表面である素子形成面２ａに、第１電極６１、第２電極６２および第３電極６３の外部接続電極６１Ｂ，６２Ｂ，６３Ｂが形成されている。そこで、図１８８に示すように、素子形成面２ａを実装基板９１に対向させて、外部接続電極６１Ｂ，６２Ｂ，６３Ｂをはんだ９２によって実装基板９１上に接合することにより、ＬＣ複合素子チップ１Ａを実装基板９１上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のＬＣ複合素子チップ１Ａを提供することができ、素子形成面２ａを実装基板９１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってＬＣ複合素子チップ１Ａを実装基板９１に接続できる。これによって、実装基板９１上におけるＬＣ複合素子チップ１Ａの占有空間を小さくできる。とくに、実装基板９１上におけるＬＣ複合素子チップ１Ａの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

図１８９Ａ〜図１８９Ｌは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１８０に対応する切断面を示す。図１９０Ａ〜図１９０Ｌは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１８１Ａに対応する切断面を示す。図１９１Ａ〜図１９１Ｌは、ＬＣ複合素子チップの製造工程の一例を説明するための断面図であり、図１８２Ａに対応する切断面を示す。また、図１９２Ａ〜図１９２Ｅは、第１内部電極および第２内部電極の製造工程の詳細を示す部分拡大断面図であり、図１８２Ｂに対応する切断面を示す。

まず、図１８９Ａ、図１９０Ａおよび図１９１Ａに示すように、基板本体６の元となる元基板５０が用意される。元基板５０の表面に熱酸化膜やＣＶＤ酸化膜等の絶縁膜７が形成される。この実施形態では、絶縁膜７は熱酸化膜である。絶縁膜７の表面は、基板２の素子形成面２ａに対応している。
図１７５は、表面に絶縁膜７が形成された元基板５０の一部の図解的な平面図である。素子形成面２ａには、図１７５に示すように、複数のＬＣ複合素子チップ１Ａに対応した、ＬＣ複合素子チップ領域Ｘが、マトリクス状に配置されている。隣接するＬＣ複合素子チップ領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。表面に絶縁膜７が形成された元基板５０に対して必要な工程を行った後に、境界領域Ｙに沿って元基板５０を切り離すことにより、複数のＬＣ複合素子チップ１Ａが得られる。

表面に絶縁膜７が形成された元基板５０に対して実行される工程は、次の通りである。まず、図１８９Ａ、図１９０Ａおよび図１９１Ａに示すように、フォトリソグラフィおよびエッチングにより、絶縁膜７のうち、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂを形成すべき領域ならびにコイル形成用トレンチ１１を形成すべき領域にそれぞれ対応する部分が除去される。これにより、絶縁膜７に、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂの第１トレンチ部分１１１Ａａ，１１１Ｂａならびにコイル形成用トレンチ１１の第１トレンチ部分１１ａが形成される。

そして、絶縁膜７からなるハードマスクを用いて、元基板５０がエッチングされる。これにより、図１８９Ｂ、図１９０Ｂ、図１９１Ｂおよび図１９２Ａに示すように、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂの第２トレンチ部分１１１Ａｂ，１１１Ｂｂならびにコイル形成用トレンチ１１の第２トレンチ部分１１ｂが、元基板５０に形成される。これにより、絶縁膜７および元基板５０に、第１および第２内部電極形成用トレンチ１１１Ａ，１１１Ｂならびにコイル形成用トレンチ１１が形成される。各トレンチ１１，１１１Ａ，１１１Ｂは、たとえば、いわゆるボッシュプロセス（BOSCH Process）を用いて形成されてもよい。ボッシュプロセスは、一般的に、ＭＥＭＳ（Micro Electro Mechanical System）の空洞部分を作るために用いられるプロセスである。

次に、各トレンチ１１，１１１Ａ，１１１Ｂの内面に、熱酸化法により絶縁膜（熱酸化膜）１２が形成される。図１９２Ｂは、内部電極形成用トレンチ１１１Ａ，１１１Ｂの内面に絶縁膜（熱酸化膜）１２が形成された状態を示している。コイル形成用トレンチ１１の内面にも、図１９２Ｂと同様に、絶縁膜１２（図１８１Ｂ参照）が形成される。この際、元基板５０における各内部電極形成用トレンチ１１１Ａ，１１１Ｂ（第２トレンチ部分１１１Ａｂ，１１１Ｂｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。同様に、元基板５０におけるコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）の周囲壁（側壁および底壁）が熱酸化されて、絶縁性を有する絶縁体部（熱酸化膜）３０とされる。図１８９Ｂ、図１９０Ｂおよび図１９１Ｂには、絶縁膜１２は省略されているが、絶縁体部３０は図示されている。この実施形態では、元基板５０において、隣接する第１内部電極形成用トレンチ１１１Ａ（第２トレンチ部分１１１Ａｂ）および第２内部電極形成用トレンチ１１１Ｂ（第２トレンチ部分１１１Ｂｂ）によって挟まれた壁の全体が熱酸化膜とされる。また、この実施形態では、元基板５０における螺旋状のコイル形成用トレンチ１１（第２トレンチ部分１１ｂ）によって挟まれた壁の全体が熱酸化膜とされる。

次に、たとえばスパッタ法により、各トレンチ１１，１１１Ａ，１１１Ｂ内を含む素子形成面２ａ上に、ＴｉＮからなるバリアメタル膜１３が形成される。これにより、図１９２Ｃに示すように、各内部電極形成用トレンチ１１１Ａ,１１１Ｂ内の絶縁膜１２および絶縁膜７の表面ならびに各内部電極形成用トレンチ１１１Ａ,１１１Ｂ外の絶縁膜７の表面に、ＴｉＮからなるバリアメタル膜１３が形成される。また、これにより、コイル形成用トレンチ１１内の絶縁膜１２および絶縁膜７の表面ならびにコイル形成用トレンチ１１外の絶縁膜７の表面にバリアメタル膜１３が形成される。この後、アニール処理が施される。この後、図１８９Ｃ、図１９０Ｃ、図１９１Ｃおよび図１９２Ｄに示すように、たとえばＣＶＤ法により、各トレンチ１１，１１１Ａ，１１１Ｂ内を含む素子形成面２ａ上に、タングステン（Ｗ）からなる導電体５１が堆積される。

次に、たとえばエッチバック法により、導電体５１がその表面から全面エッチングされる。この全面エッチングは、導電体５１の表面と絶縁膜７の表面とが面一となるまで続けられる。これにより、図１８９Ｄ、図１９０Ｄ、図１９１Ｄおよび図１９２Ｅに示すように、各トレンチ１１，１１１Ａ，１１１Ｂ内に、バリアメタル膜１３に接した状態で導電体５１が埋め込まれた状態となる。第１内部電極形成用トレンチ１１１Ａ内に埋め込まれた導電体５１によって、第１内部電極１０３Ａが形成される。また、第２内部電極形成用トレンチ１１１Ｂ内に埋め込まれた導電体５１によって、第２内部電極１０３Ｂが形成される。また、コイル形成用トレンチ１１内に埋め込まれた導電体５１によって、平面視螺旋状のコイル３が形成される。

次に、図１８９Ｅ、図１９０Ｅおよび図１９１Ｅに示すように、絶縁膜７（素子形成面２ａ）および導電体５１（コイル３および内部電極１０３Ａ，１０３Ｂ）を被覆するように、絶縁膜７上にＵＳＧ（Undoped Silicate Glass）膜等からなる絶縁膜８が形成される。この絶縁膜８は、たとえばＣＶＤ法によって形成される。この後、フォトリソグラフィおよびエッチングにより、絶縁膜８のうち、各第１内部電極１０３Ａにおける基板２の一端側の端部、各第２内部電極１０３Ｂにおける基板２の他端側の端部、コイル３の一端部（外周側端部）およびコイル３の他端部（内周側端部）に対応する領域に、それぞれ絶縁膜８を貫通する第１コンタクト孔１１４（図１８９Ｅ、図１９１Ｅ参照）、第２コンタクト孔１１５（図１８５参照）、第３コンタクト孔１４（図１８３参照）および第４コンタクト孔１５（図１９０Ｅ参照）が形成される。

次に、たとえばスパッタにより、コンタクト孔１１４，１１５，１４，１５内を含む絶縁膜８上に、第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａを構成する電極膜が形成される。この実施形態では、Ａｌからなる電極膜が形成される。この後、フォトリソグラフィおよびエッチングにより、電極膜がパターニングされることにより、図１８９Ｆ、図１９０Ｆおよび図１９１Ｆに示すように、前記電極膜が第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａに分離される。

次に、図１８９Ｇ、図１９０Ｇおよび図１９１Ｇに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１６が形成され、さらにポリイミドが塗布されることにより樹脂膜１７が形成される。たとえば、感光性を付与したポリイミドが塗布され、切除部２１１，２１２，２１３に対応するパターンで露光した後、そのポリイミドが現像される。これにより、切除部２１１，２１２，２１３に対応した切除部を有する樹脂膜１７が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる。そして、樹脂膜１７をマスクとしたドライエッチングによってパッシベーション膜１６に切除部２１１，２１２，２１３が形成される。

次に、図１８９Ｈ、図１９０Ｈおよび図１９１Ｈに示すように、境界領域Ｙ（図１７５参照）に整合する格子状の開口５２ａを有するレジストマスク５２が形成される。このレジストマスク５２を介してプラズマエッチングが行われ、それによって、元基板５０、絶縁膜７および絶縁膜８が、絶縁膜８の表面から所定の深さまでエッチングされる。これによって、境界領域Ｙに沿って、切断用の溝（スクライブ溝）５３が形成される。

次に、レジストマスク５２が剥離される。この後、図１８９Ｉ、図１９０Ｉおよび図１９１Ｉに示すように、たとえばＣＶＤ法によって、パッシベーション膜９の材料となる窒化膜等からなる絶縁膜５４が、元基板５０の表面の全域に亘って形成される。このとき、溝５３の内面（側壁面および底壁面）の全域にも絶縁膜５４が形成される。
次に、図１８９Ｊ、図１９０Ｊおよび図１９１Ｊに示すように、絶縁膜５４が選択的にエッチングされる。具体的には、絶縁膜５４のうち、溝５３の側壁面上の絶縁膜５４（パッシベーション膜９）以外の部分が除去される。これにより、電極膜６１Ａ，６２Ａ，６３Ａのうち、パッシベーション膜１６および樹脂膜１７によって覆われていない部分が露出される。また、溝５３の底面上の絶縁膜５４は除去される。

次に、図１８９Ｋ、図１９０Ｋおよび図１９１Ｋに示すように、各切除部２１１，２１２，２１３から露出している第１電極膜６１Ａ、第２電極膜６２Ａおよび第３電極膜６３Ａに、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１外部接続電極６１Ｂ、第２外部接続電極６２Ｂおよび第３外部接続電極６３Ｂが形成される。

この後、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のＬＣ複合素子チップ領域Ｘが個片化される。具体的には、図１８９Ｌ、図１９０Ｌおよび図１９１Ｌに示すように、まず、元基板５０の表面側（外部接続電極側）に、粘着面７２を有する支持テープ７１が貼着される。次に、元基板５０が裏面から、溝５３の底部に到達するまで研磨される。これにより、複数のＬＣ複合素子チップ領域Ｘは、個々のＬＣ複合素子チップ１Ａに分離される。その後、複数のＬＣ複合素子チップ１Ａに対して、第２発明の第１実施形態において説明した、図４５Ａ〜図４５Ｄに示した回収工程または図４６Ａ〜図４６Ｃに示した回収工程を実行してもよい。

図１９３Ａは、コイル形成用トレンチ１１内に埋め込まれる導電体の変形例を示す図であり、図１８１Ａに対応した部分拡大断面図である。図１９３Ｂは、図１９３Ａの部分拡大断面図である。
図１９３Ａに示すように、コイル形成用トレンチ１１の幅Ｗ２は、たとえば１０μｍ以下、より具体的には、３μｍ以上９μｍ以下であってもよい。また、コイル形成用トレンチ１１の深さＤは、たとえば１０μｍ以上、より具体的には、３０μｍ以上８０μｍ以下であってもよい。

この変形例においては、図１９３Ａおよび図１９３Ｂに示すように、コイル形成用トレンチ１１内には、前述の第２発明の第１実施形態に対する導電体５１の変形例と同様の構成で、導電体５１が埋め込まれている（図４８Ａおよび図４８Ｂも併せて参照）。
図１９４Ａは、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内に埋め込まれる導電体の変形例を示す図であり、図１８２Ａに対応した部分拡大断面図である。図１９４Ｂは、図１９４Ａの部分拡大断面図である。

図１９４Ａに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの幅Ｗ２は、たとえば１０μｍ以下、より具体的には、３μｍ以上９μｍ以下であってもよい。また、各内部電極形成用トレンチ１１１Ａ，１１１Ｂの深さＤは、たとえば１０μｍ以上、より具体的には、３０μｍ以上８０μｍ以下であってもよい。
この変形例においては、図１９４Ａおよび図１９４Ｂに示すように、各内部電極形成用トレンチ１１１Ａ，１１１Ｂ内には、前述の第２発明の第１実施形態に対する導電体５１の変形例と同様の構成で、導電体５１が埋め込まれている（図４８Ａおよび図４８Ｂも併せて参照）。なお、各内部電極形成用トレンチ１１１Ａ，１１１Ｂは同様の構成を有しているので、図１９４Ｂでは、第１内部電極形成用トレンチ１１１Ａ側の構成に対応する第２内部電極形成用トレンチ１１１Ｂ側の構成の符号をかっこ内に記載して示している。

図１９５は、第６発明の第３実施形態に係るＬＣ複合素子チップの一部切欠斜視図である。図１９６は、ＬＣ複合素子チップの平面図である。図１９５および図１９６において、前述の図１７８および図１７９に示された各部に対応する部分には、同一参照符号を付して示す。
このＬＣ複合素子チップ１Ｂは、前述した第６発明の第２実施形態のＬＣ複合素子チップ１Ａと同様な構成からなるＬＣ複合素子部が左右方向に２つ並べて一体化されるとともに、左側のＬＣ複合素子部（以下、「第１ＬＣ複合素子部２２１」という。）の第３電極６３と右側のＬＣ複合素子部（以下、「第２ＬＣ複合素子部２２２」という。）の第１電極６１とが共通化（一体化）されてなるものである。

ＬＣ複合素子チップ１Ｂは、第１ＬＣ複合素子部２２１の第１電極６１からなる第１外部電極２３１と、第１ＬＣ複合素子部２２１の第２電極６２からなる第２外部電極２３２と、第１ＬＣ複合素子部２２１の第３電極６３および第２ＬＣ複合素子部２２２の第１電極６１とが一体化された第３外部電極２３３と、第２ＬＣ複合素子部２２２の第２電極６２からなる第４外部電極２３４と、第２ＬＣ複合素子部２２２の第３電極６３からなる第５外部電極２３５とを備えている。

第１ＬＣ複合素子部２２１の第３電極６３と第２ＬＣ複合素子部２２２の第１電極６１とが一体化されている点を除いては、第１ＬＣ複合素子部２２１および第２ＬＣ複合素子部２２２のそれぞれの構成は、前述した第２実施形態のＬＣ複合素子チップ１Ａと同じ構成である。
図１９７は、ＬＣ複合素子チップの内部の電気的構造を示す電気回路図である。第１外部電極２３１と第２外部電極２３２との間に、第１ＬＣ複合素子部２２１に形成されている複数のキャパシタ要素Ｃ１〜Ｃ７が並列に接続されている。また、第３外部電極２３３と第４外部電極２３４との間に、第２ＬＣ複合素子部２２２に形成されている複数のキャパシタ要素Ｃ１〜Ｃ７が並列に接続されている。また、第１外部電極２３１と第３外部電極２３３との間に、第１ＬＣ複合素子部２２１に形成されているコイル３（図１９７では記号Ｌで示す）が接続されている。また、第３外部電極２３３と第５外部電極２３５との間に、第２ＬＣ複合素子部２２２に形成されているコイル３（図１９７では記号Ｌで示す）が接続されている。これにより、２つのコンデンサと２つのインダクタとを含むＬＣ複合素子として機能する。

以上、第６発明の第１、第２および第３実施形態について説明したが、第６発明は、さらに他の形態で実施することもできる。前述の第６発明の第１〜第３実施形態では、コイル３は、平面視で螺旋状に形成された１本のコイルから構成されているが、コイル３は互いに平行な複数本のコイル（平行コイル）から構成されていてもよい。
コイル３が２本の平行コイルから構成されている例を、図１９８に示す。基板２には、互いに平行な２本のコイル形成用トレンチ１１Ａ，１１Ｂが平面視で螺旋状に形成されている。そして、これらのコイル形成用トレンチ１１Ａ，１１Ｂにそれぞれ埋め込まれた導電体５１によって、２本のコイル３Ａ，３Ｂが形成されている。これらの２本のコイル３Ａ，３Ｂによって、コイル３が構成されている。このようなコイル３を第１実施形態に適用する場合には、２本のコイル３Ａ，３Ｂの一端部は第２電極６２の第２電極膜６２Ａに接続され、２本のコイル３Ａ，３Ｂの他端部は、第３電極６３の第３電極膜６３Ａに接続される。このようなコイル３を第２実施形態に適用する場合には、２本のコイル３Ａ，３Ｂの一端部は第１電極６１の第１電極膜６１Ａに接続され、２本のコイル３Ａ，３Ｂの他端部は、第３電極６３の第３電極膜６３Ａに接続される。

また、前述の第６発明の第１〜第３実施形態では、コイル３（コイル形成用トレンチ１１）は、平面視において四角形の螺旋状に形成されているが、コイル３（コイル形成用トレンチ１１）は、前述の図９１に示したコイル３のように、平面視において円形の螺旋状であってよい。また、コイル３（コイル形成用トレンチ１１）は、前述の図９２に示したコイル３のように、平面視八角形の螺旋状等のように四角形以外の多角形の螺旋状であってもよい。

また、前述の第６発明の第１〜第３実施形態では、基板２は、基板本体６と基板本体の表面に形成された絶縁膜７とから構成されているが、基板２は、絶縁性を有する材料からなる基板であってもよい。
［６］第７発明について
第２発明の第１実施形態〜第４実施形態の導電体５１の変形例（図４８Ａ，図４８Ｂ参照）、第５発明の一実施形態の導電体５１の変形例（図１６０Ａ，図１６０Ｂ参照）、第６発明の第１実施形態および第２実施形態の導電体５１の変形例（図１７６Ａ，図１７６Ｂ，１７７Ａ，１７７Ｂ，図１９３Ａ，図１９３Ｂ，１９４Ａ，１９４Ｂ参照）では、導電体５１が、第１〜第３シード層１３ａ〜１３ｃを含む構成について説明した。しかし、導電体５１において、各第１〜第３シード層１３ａ〜１３ｃは、必ずしも電子顕微鏡等によって視認できるものでなくてもよい。このような構成を、図１９９に示す。

図１９９は、前記図４８Ａに示す導電体５１において、第１〜第３シード層１３ａ〜１３ｃが視認できない場合の構成を示す部分拡大断面図である。図１９９に示す構成は、前述の第２発明の第１実施形態の変形例に係る図４８Ａに対応しているが、むろん、他の導電体５１の変形例に係る構成にも適用される。
導電体５１は、第１〜第３導電体層５１ａ〜５１ｃ、および第１〜第３シード層１３ａ〜１３ｃを含む。しかしながら、図１９９に示すように、コイル形成用トレンチ１１および第１導電体層５１ａの間、第１および第２導電体層５１ａ，５１ｂの間、第２および第３導電体層５１ｂ，５１ｃの間において、第１〜第３シード層１３ａ〜１３ｃを視認することができない。

これは、たとえば、第１〜第３シード層１３ａ〜１３ｃの厚さＷ４（３００Å〜５００Å）が第１〜第３導電体層５１ａ〜５１ｃの厚さＷ３（０．１μｍ〜０．６μｍ）に比べて極めて小さいため、製造工程において、第１〜第３シード層１３ａ〜１３ｃが第１〜第３導電体層５１ａ〜５１ｃに取り込まれる（埋もれる）ためである。
このような場合、結晶境界部Ｂ１は、第１および第２導電体層５１ａ，５１ｂが接することによって形成されていると見なすことができる。すなわち、結晶境界部Ｂ１は、第１および第２導電体層５１ａ，５１ｂが接して形成される結晶境界面を含む。一方、結晶境界部Ｂ２は、第２および第３導電体層５１ｂ，５１ｃが接することによって形成されていると見なすことができる。すなわち、結晶境界部Ｂ２は、第２および第３導電体層５１ｂ，５１ｃが接して形成される結晶境界面を含む。

図１９９では、第１〜第３シード層１３ａ〜１３ｃの全部が第１〜第３導電体層５１ａ〜５１ｃに埋もれている導電体５１の例を示しているが、第１〜第３シード層１３ａ〜１３ｃの一部が埋もれている構成であってもよい。
この場合、結晶境界部Ｂ１は、第１および第２導電体層５１ａ，５１ｂが接して形成される結晶境界面、および／または、第２シード層１３ｂと第１および第２導電体層５１ａ，５１ｂとが接して形成される結晶境界面によって定義されてもよい。一方、結晶境界部Ｂ２は、第２および第３導電体層５１ｂ，５１ｃが接して形成される結晶境界面、および／または、第３シード層１３ｃと第２および第３導電体層５１ｂ，５１ｃとが接して形成される結晶境界面によって定義されてもよい。

なお、図１９９では、導電体５１が第１〜第３シード層１３ａ〜１３ｃを含む構成として説明したが、導電体５１が第１〜第３シード層１３ａ〜１３ｃを含まない構成であってもよい。この場合、結晶境界部Ｂ１は、第１および第２導電体層５１ａ，５１ｂが接して形成される結晶境界面によって定義される。一方、結晶境界部Ｂ２は、第２および第３導電体層５１ｂ，５１ｃが接して形成される結晶境界面によって定義される。

このことから、次のような特徴が抽出されてもよい。すなわち、コイル形成用トレンチ１１（トレンチ）を備えた基板２と、コイル形成用トレンチ１１（トレンチ）に埋設された導電体５１とを含み、当該導電体５１は、コイル形成用トレンチ１１（トレンチ）の内面に沿って形成された結晶境界面によって区画された複数の導電体層を含み、当該結晶境界面は、互いに隣接する同一のまたは異なる導電材料からなる導電体層（第１導電体層５１ａおよび第２導電体層５１ｂ、または、第１、第２導電体層５１ａ，５１ｂおよび第２シード層１３ｂ）が互いに接することにより形成されている、チップインダクタ１（チップ部品）。

第２発明の第１実施形態〜第４実施形態の導電体５１の変形例（図４８Ａ，図４８Ｂ参照）、第５発明の一実施形態の導電体５１の変形例（図１６０Ａ，図１６０Ｂ参照）、第６発明の第１実施形態および第２実施形態の導電体５１の変形例（図１７６Ａ，図１７６Ｂ，１７７Ａ，１７７Ｂ，図１９３Ａ，図１９３Ｂ，１９４Ａ，１９４Ｂ参照）ならびに図１９９に示した構成から、次のような第７発明を抽出することができる。

Ｆ１．ベース基板に設定された素子形成領域にトレンチを形成する工程と、前記トレンチに導電体を埋設する工程と、前記ベース基板から前記素子形成領域を切り離すことにより、当該素子形成領域を個片化する工程とを含み、前記導電体を埋設する工程は、第１導電材料を堆積させることにより、前記トレンチの内面および前記ベース基板の表面に沿う第１導電体層を形成する工程と、前記トレンチ外に形成された前記第１導電体層を除去する工程と、第２導電材料を堆積させることにより、前記トレンチ内に形成された前記第１導電体層の表面および前記ベース基板の表面に沿う第２導電体層を形成する工程と、前記トレンチ外に形成された前記第２導電体層を除去する工程とを含む、チップ部品の製造方法。

ベース基板にトレンチを形成し、当該トレンチに導電体を埋設する他の方法の一例として、高温雰囲気の下、一度の工程でトレンチに導電体を埋設する方法がある。この場合、ベース基板の表面は、比較的に厚い導電体膜で覆われる。ベース基板は、トレンチに導電体が埋設された後、冷却される。
しかしながら、導電体（導電体膜）は、ベース基板の熱膨張率とは異なる熱膨張率を有しており、また、導電体（導電体膜）の冷却速度は、ベース基板の冷却速度よりも速い。そのため、冷却時において、ベース基板の表面に形成された比較的に厚い導電体膜の体積収縮によって、ベース基板が反る程の応力が発生する場合がある。ベース基板の反りとは、ベース基板の中央部と周縁部との間に高低差が生じている状態のことをいう。このようなベース基板の反りの発生は、当該ベース基板の主面（たとえば、素子が形成されていない側の面）に吸着して、当該ベース基板を搬送する吸着装置を用いる場面等において、吸着異常等を引き起こす原因となる場合がある。吸着異常等の発生は、歩留りの低下を招く。

これに対して、「Ｆ１．」の製造方法によれば、ベース基板にトレンチが形成された後、複数回に亘って導電体層（第１導電体層および第２導電体層）が埋め込まれる。したがって、本来一度の工程でベース基板が受けるべき応力が、複数回に分割される。
しかも、第１および第２導電体層の各厚さは、一度の工程で導電体をトレンチに埋設する場合に比べて小さい。また、トレンチ外のベース基板上に形成された第１および第２導電体層は、その都度除去されるため、トレンチ外のベース基板上において、導電体層が厚化することがない。これにより、第１および第２導電体層がベース基板に与える応力を低減できるので、ベース基板の反りの発生を抑制できる。その結果、ベース基板を吸着して処理する吸着装置を使用する場面等における吸着異常等の発生を抑制でき、チップ部品の歩留りを向上できる。

Ｆ２．温度条件が１０００℃以下のＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によって、前記第１導電体層を形成し、温度条件が１０００℃以下のＣＶＤ法によって、前記第２導電体層を形成する、「Ｆ１．」に記載のチップ部品の製造方法。
Ｆ３．前記導電体を埋設する工程は、前記第１導電体層を除去する工程の後、前記第２導電体層を形成する工程に先立って、前記第１導電体層の表面に沿って窒化チタンを堆積させてシード層を形成する工程を含む、「Ｆ１．」または「Ｆ２．」に記載のチップ部品の製造方法。

この方法によれば、シード層上に、第２導電体層を形成できるので、トレンチに第２導電体層を良好に埋設することができる。
Ｆ４．１μｍ以下の厚さを有する前記第１導電体層を形成し、１μｍ以下の厚さを有する前記第２導電体層を形成する、「Ｆ１．」〜「Ｆ３．」のいずれかに記載のチップ部品の製造方法。

第１および第２導電体層の体積収縮に起因する応力は、第１および第２導電体層の厚さが大きくなるほど顕著になる。したがって、この方法のように、第１および第２導電体層を１μｍ以下の厚さで形成することにより、第１および第２導電体層の体積収縮に起因する応力を効果的に低減できる。これにより、ベース基板の反りの発生を効果的に抑制できる。

Ｆ５．タングステンを堆積して前記第１導電体層を形成する工程を含み、タングステンを堆積して前記第２導電体層を形成する工程を含む、「Ｆ１．」〜「Ｆ４．」のいずれかに記載のチップ部品の製造方法。
Ｆ６．前記トレンチを形成する工程は、前記ベース基板の表面を法線方向から見た平面視において、螺旋状のコイル形成用トレンチを形成する工程を含み、前記導電体を埋設する工程は、前記コイル形成用トレンチに前記導電体を埋設することにより、コイルを形成する工程を含む、「Ｆ１．」〜「Ｆ５．」のいずれかに記載のチップ部品の製造方法。

この方法によれば、ベース基板にコイル形成用トレンチを形成し、コイル形成用トレンチ内に導電体を埋め込むことによってコイルを形成できる。そのため、コイルを含むチップ部品の製造が容易である。また、歩留りよくコイルを含むチップ部品を提供できる。
Ｆ７．前記トレンチを形成する工程は、前記ベース基板の表面を法線方向から見た平面視において、その側部同士が前記ベース基板を挟んで互いに対向するように複数のキャパシタンス形成用トレンチを形成する工程を含み、前記導電体を埋設する工程は、前記複数のキャパシタンス形成用トレンチに前記導電体を埋設することにより、キャパシタンスを形成する工程を含む、「Ｆ１．」〜「Ｆ６．」のいずれかに記載のチップ部品の製造方法。

この方法によれば、ベース基板にキャパシタンス形成用トレンチを形成し、キャパシタンス形成用トレンチ内に導電体を埋め込むことによってキャパシタンスを形成できる。そのため、キャパシタンスを含むチップ部品の製造が容易である。また、歩留りよくキャパシタンスを含むチップ部品を提供できる。
前記チップ部品の製造方法によれば、トレンチを備えた基板と、前記トレンチに埋設された導電体とを含み、前記導電体は、前記トレンチの内面に沿って形成された結晶境界部によって区画された複数の導電体層からなるチップ部品を製造できる。

Ｆ８．トレンチを備えた基板と、前記トレンチに埋設された導電体とを含み、前記導電体は、前記トレンチの内面に沿って形成された結晶境界部によって区画された複数の導電体層からなる、チップ部品。
Ｆ９．前記結晶境界部は、断面視において、前記トレンチの側部および底部に沿って形成され、前記導電体は、前記結晶境界部によって、断面視凹状に区画された導電体層を含む、「Ｆ８．」に記載のチップ部品。

Ｆ１０．前記結晶境界部は、前記導電体層と異なる導電材料を含む「Ｆ８．」または「Ｆ９．」に記載のチップ部品。
Ｆ１１．前記結晶境界部は、窒化チタンからなるシード層を含む、「Ｆ１０．」に記載のチップ部品。
Ｆ１２．前記シード層は、５００Å以下の厚さを有している、「Ｆ１１．」に記載のチップ部品。

Ｆ１３．前記結晶境界部は、互いに隣り合う前記導電体層が接することによって形成された結晶境界面を含む、「Ｆ８．」または「Ｆ９．」に記載のチップ部品。
Ｆ１４．前記導電体層は、１μｍ以下の厚さを有している、「Ｆ８．」〜「Ｆ１３．」のいずれかに記載のチップ部品。
Ｆ１５．前記導電体層は、タングステンからなる、「Ｆ８．」〜「Ｆ１４．」のいずれかに記載のチップ部品。

Ｆ１６．前記トレンチは、幅が１０μｍ以下であり、前記基板の表面からの深さが１０μｍ以上である、「Ｆ８．」〜「Ｆ１５．」のいずれかに記載のチップ部品。
Ｆ１７．前記トレンチは、前記基板の表面を法線方向から見た平面視において、螺旋状に形成されたコイル形成用トレンチを含み、前記コイル形成用トレンチに埋設された前記導電体によって、コイルが形成されている、「Ｆ８．」〜「Ｆ１６．」のいずれかに記載のチップ部品。

Ｆ１８．前記トレンチは、前記基板の表面を法線方向から見た平面視において、当該トレンチの側部同士が前記基板を挟んで互いに対向するよう形成された複数のキャパシタンス形成用トレンチを含み、前記トレンチに埋設された前記導電体によって、キャパシタンスが形成されている、「Ｆ８．」〜「Ｆ１７．」のいずれかに記載のチップ部品。
Ｆ１９．実装基板と、前記実装基板に実装された「Ｆ８．」〜「Ｆ１８．」のいずれかに記載のチップ部品とを含む、回路アセンブリ。

Ｆ２０．前記チップ部品が、前記実装基板にワイヤレスボンディングによって接続されている、「Ｆ１９．」に記載の回路アセンブリ。
Ｆ２１．トレンチを備えた基板と、前記トレンチに埋設された導電体とを含み、前記導電体は、前記トレンチの内面に沿って形成された結晶境界面によって区画された複数の導電体層を含み、前記結晶境界面は、互いに隣接する同一のまたは異なる導電材料からなる導電体層が互いに接することにより形成されている、チップ部品。
［７］第８発明について
第８発明の目的は、周波数特性に関して、優れた等価直列抵抗およびＱ値を有するチップキャパシタを提供することである。
第８発明は、次のような特徴を有している。

Ｇ１．基板と、前記基板上に形成された第１電極と、前記第１電極上に形成された誘電体膜と、前記誘電体膜上に形成された第２電極とを有するキャパシタ要素とを含み、前記基板の比抵抗が、１．０Ω・ｃｍ以下である、チップキャパシタ。
この構成によれば、前記チップキャパシタにおいて、前記第１電極および前記第２電極の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、１．０Ω以下の等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を実現できる。

さらに、前記基板の比抵抗が１．０×１０^−１Ω・ｃｍ以下であれば、前記第１電極および前記第２電極の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、０．２Ω以下の等価直列抵抗を実現できる。
等価直列抵抗とは、チップキャパシタのインピーダンス成分を、等価的に抵抗成分とリアクタンス成分とを含む直列回路で表したときの抵抗成分として定義される。理想的なチップキャパシタの等価直列抵抗の値はゼロである。つまり、等価直列抵抗の値がゼロに近づくほど、理想的なチップキャパシタに近づく。よって、この構成によれば、１．０Ω以下の等価直列抵抗を実現できるので、寄生容量や寄生抵抗の異常発信や異常発熱等に起因するチップキャパシタの劣化を効果的に抑制することができる。

また、前記チップキャパシタにおいて、前記第１電極および前記第２電極の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、１０以上１．０×１０^６以下のＱ値（Quality Factor）を実現できる。
チップキャパシタのＱ値は、周波数ω、キャパシタ要素の容量成分Ｃ、および等価直列抵抗ＥＳＲを用いて、Ｑ値＝１／（ω×Ｃ×ＥＳＲ）の式で表される。Ｑ値は、チップキャパシタの性能（品質）を表すパラメータであり、Ｑ値が高いほど損失が小さく、高周波用チップキャパシタとして優れた特性を有する。よって、この構成によれば、１０以上１．０×１０^６以下のＱ値を実現できるので、優れた特性を有する高周波用チップキャパシタを提供できる。

以上のように、比較的に小さい比抵抗ρを有する基板を採用することにより、チップキャパシタの等価直列抵抗の値を低減できる。また、等価直列抵抗の値の低減効果によって、Ｑ値を向上させることができる。
Ｇ２．前記第１電極および前記第２電極の間に１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、等価直列抵抗の値が１．０Ω以下である、「Ｇ１．」に記載のチップキャパシタ。

Ｇ３．前記第１電極および前記第２電極の間に１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、Ｑ値（Quality Factor）が１０以上である、「Ｇ１．」または「Ｇ２．」に記載のチップキャパシタ。
Ｇ４．基板と、前記基板上に形成された第１電極と、前記第１電極上に形成された誘電体膜と、前記誘電体膜上に形成された第２電極とを有するキャパシタ要素とを含み、前記第１電極および前記第２電極の間に１ＭＨｚ以上の周波数を含む電流が入力された場合の周波数特性に関して、等価直列抵抗の値が１．０Ω以下である、チップキャパシタ。

Ｇ５．前記第１電極および前記第２電極の間に１ＭＨｚ以上の周波数を含む電流が入力された場合の周波数特性に関して、Ｑ値（Quality Factor）が１．０×１０^６以下である、「Ｇ４．」に記載のチップキャパシタ。
Ｇ６．基板と、前記基板上に形成された第１電極と、前記第１電極上に形成された誘電体膜と、前記誘電体膜上に形成された第２電極とを有するキャパシタ要素とを含み、前記第１電極および前記第２電極の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、Ｑ値（Quality Factor）が１０以上１．０×１０^６以下である、チップキャパシタ。

Ｇ７．前記第１電極および前記第２電極の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、等価直列抵抗の値が１．０Ω以下である、「Ｇ６．」に記載のチップキャパシタ。
Ｇ８．前記基板の比抵抗が、１．０Ω・ｃｍ以下である、「Ｇ４．」〜「Ｇ７．」のいずれかに記載のチップキャパシタ。

また、前記基板の比抵抗は、いずれも１．０×１０^−１Ω・ｃｍ以下であってもよい。この構成によれば、前記第１電極および前記第２電極の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、０．２Ω以下の等価直列抵抗を実現できる。
Ｇ９．前記第２電極は、等比数列をなすように設定された複数の第２電極部分に分割されており、前記第１電極と前記第２電極とは、等比数列をなすように設定された対向面積で対向している、「Ｇ１．」〜「Ｇ８．」のいずれかに記載のチップキャパシタ。

Ｇ１０．前記第１電極に電気的に接続され、前記基板の最表面に露出する表面を有する第１外部電極と、前記第２電極に電気的に接続され、前記基板の最表面に露出する表面を有する第２外部電極とを含む、「Ｇ１．」〜「Ｇ９．」のいずれかに記載のチップキャパシタ。
Ｇ１１．前記第１外部電極の表面は、上方に向けて突出する所定パターンの複数の凸部が形成された凸部形成部を含み、前記凸部形成部は、前記複数の凸部が、互いに直交する行方向および列方向において一定の間隔で行列状に配列されたパターンを含む、「Ｇ１０．」に記載のチップキャパシタ。

Ｇ１２．前記第１外部電極の表面は、上方に向けて突出する所定パターンの複数の凸部が形成された凸部形成部を含み、前記凸部形成部は、前記複数の凸部が、互いに直交する行方向および列方向において１列おきに行方向の位置をずらして千鳥状に配列されたパターンを含む、「Ｇ１０．」に記載のチップキャパシタ。
チップキャパシタに対して、画像検査が行われる場合、各電極の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この構成では、第１外部電極の表面に複数の凸部が形成されているので、第１外部電極の表面に入射された光は複数の凸部で乱反射される。これにより、カメラによって得られる画像情報に基いて、第１外部電極を明確に識別できるようになる。その結果、第１外部電極が形成された方向、および、チップキャパシタの表裏を容易に判別することができる。なお、複数の凸部に代えて複数の凹部を形成した場合であっても、同様の効果を奏することができる。また、第２外部電極に同様の凸部または凹部を形成してもよい。この場合、チップキャパシタの表裏を良好に判別することができる。

Ｇ１３．前記第１外部電極は、前記基板の表面の縁部を覆うように、当該表面および側面に一体的に形成された縁部を含み、前記第２外部電極は、前記基板の表面の縁部を覆うように、当該表面および側面に一体的に形成された縁部を含む、「Ｇ１０．」〜「Ｇ１２．」のいずれかに記載のチップキャパシタ。
この構成によれば、チップキャパシタの第１および第２外部電極を実装基板にはんだ付けする場合、第１および第２外部電極と実装基板との間の接合面積を拡大することができる。その結果、第１および第２外部電極の実装基板に対する接合強度を向上させることができる。

Ｇ１４．前記基板の表面が、コーナー部を丸めた矩形形状を有している、「Ｇ１．」〜「Ｇ１３．」のいずれかに記載のチップキャパシタ。この構成によれば、製造工程や実装時におけるコーナー部のクラックを抑制できる。
Ｇ１５．実装基板と、前記実装基板に実装された「Ｇ１．」〜「Ｇ１４．」のいずれかに記載のチップキャパシタとを含む、回路アセンブリ。

Ｇ１６．前記チップキャパシタが、前記実装基板にワイヤレスボンディングによって接続されている、「Ｇ１５．」に記載の回路アセンブリ。
第８発明の実施の形態を、図２００〜図２１３を参照して詳細に説明する。図２００〜図２１３中の符号は、前述の第１発明〜第７発明の説明に使用した図１〜図１９９中の符号とは無関係である。

図２００は、本発明の一実施形態に係るチップキャパシタ１の模式的な斜視図である。
チップキャパシタ１は、微小なチップ部品であり、本体部を構成する基板２を含む。基板２は、一端部および他端部を有する略長方体形状に形成されている。基板２の平面形状は、長手方向に沿う長辺３の長さＬが、０．３ｍｍ〜０．６ｍｍであり、短手方向に沿う短辺４の長さＤが、０．１５ｍｍ〜０．３ｍｍである。また、基板２の厚さＴは、たとえば０．１ｍｍである。つまり、基板２としては、いわゆる０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等が適用される。

基板２の各コーナー部５は、平面視で面取りされたラウンド形状であってもよい。ラウンド形状であれば、製造工程や実装時におけるコーナー部５のクラックを抑制できる。この基板２の表面の内方部にキャパシタが形成されている。以下では、キャパシタが形成されている側の表面を素子形成面６といい、その反対側の面を裏面７という。
基板２の素子形成面６における一端部側および他端部側には、第１外部電極８と、第２外部電極９とが形成されている。第１外部電極８および第２外部電極９は、素子形成面６の一端部側および他端部側からキャパシタが形成された素子領域１０を挟みこむように、互いに間隔を空けて形成されている。第１外部電極８および第２外部電極９は、基板２の短辺４に沿って、平面視略長方形状に形成されている。他方、素子領域１０は、第１外部電極８および第２外部電極９の間に、平面視略四角形状に形成されている。

図２０１は、図２００に示すチップキャパシタ１の模式的な平面図である。図２０２は、図２０１に示す切断面線CCII-CCIIから見た断面図である。
図２０１および図２０２に示すように、基板２の素子形成面６には、素子領域１０内に、第１電極膜１１と、第１電極膜１１上に形成された誘電体膜１２と、誘電体膜１２上に形成された第２電極膜１３とを含むキャパシタ要素Ｃ０が形成されている。キャパシタ要素Ｃ０は、キャパシタを構成する素子要素であり、第１外部電極８および第２外部電極９に接続されている。なお、図２０１では、説明の便宜上、第１電極膜１１を破線で示し、第２電極膜１３を実線で示している。

図２０２に示すように、基板２の素子形成面６の全域に絶縁膜１４が形成されている。絶縁膜１４の表面に第１電極膜１１が形成されている。第１電極膜１１は、素子領域１０においてキャパシタ要素Ｃ０の電極として機能する第１キャパシタ電極領域１５と、第１外部電極８と接続される第１パッド領域１６とを有している。第１キャパシタ電極領域１５は、素子領域１０の略全域に亘って形成されている。他方、第１パッド領域１６は、第１キャパシタ電極領域１５から第１外部電極８の直下の領域にまで延びて形成され、第１外部電極８と接続されている。つまり、第１キャパシタ電極領域１５は、第１パッド領域１６を介して第１外部電極８と電気的に接続されている。

誘電体膜１２は、第１電極膜１１（第１キャパシタ電極領域１５）を覆うように第１キャパシタ電極領域１５（素子領域１０）の全域に亘って形成されている。誘電体膜１２は、本実施形態では、さらに素子領域１０外の絶縁膜１４を覆っている。誘電体膜１２は、たとえば、酸化膜（ＳｉＯ_２膜）または窒化膜（ＳｉＮ膜）であってもよい。また、誘電体膜１２は、この順に形成された酸化膜（ＳｉＯ_２膜）／窒化膜（ＳｉＮ膜）／酸化膜（ＳｉＯ_２膜）を含むＯＮＯ膜であってもよい。

第２電極膜１３は、素子領域１０においてキャパシタ要素Ｃ０の電極として機能する第２キャパシタ電極領域１７と、第２外部電極９と接続される第２パッド領域１８とを有している。第２キャパシタ電極領域１７は、素子領域１０の略全域に亘って形成されている。他方、第２パッド領域１８は、第２キャパシタ電極領域１７から第２外部電極９の直下の領域にまで延びて形成され、第２外部電極９と接続されている。つまり、第２キャパシタ電極領域１７は、第２パッド領域１８を介して第２外部電極９と電気的に接続されている。

第１電極膜１１および第２電極膜１３は、たとえば、窒化膜等のパッシベーション膜１９によって覆われている。さらに、パッシベーション膜１９の上にポリイミド等の樹脂膜２０が形成されている。
パッシベーション膜１９およびの樹脂膜２０には、第１電極膜１１の第１パッド領域１６の表面の内方側の縁部を除く領域を露出させる切除部２１が形成されている。切除部２１に第１外部電極８が埋め尽くされている。また、パッシベーション膜１９およびの樹脂膜２０には、第２電極膜１３の第２パッド領域１８の表面の内方側の縁部を除く領域を露出させる切除部２２が形成されている。切除部２２に第２外部電極９が埋め尽くされている。

第１外部電極８および第２外部電極９は、樹脂膜２０から突出するように形成されている。第１外部電極８および第２外部電極９は、たとえば、第１電極膜１１および第２電極膜１３に接するＮｉ膜と、その上に形成されたＰｄ膜と、その上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜からなっていてもよい。
パッシベーション膜１９および樹脂膜２０は、素子形成面６において、絶縁膜１４、第１電極膜１１、誘電体膜１２および第２電極膜１３を表面から被覆しており、これらを保護する保護膜として機能している。一方、基板２の側面と絶縁膜１４の外周面に形成されたパッシベーション膜１９は、基板２の側面と絶縁膜１４の外周面を保護する保護膜として機能している。

図２０３は、図２００に示すチップキャパシタ１の等価回路図である。
図２０３に示すように、第１外部電極８および第２外部電極９の間には、基板２の抵抗成分Ｒ_ｓｕｂを有する第１ライン２５と、キャパシタ要素Ｃ０の容量成分Ｃを有する第２ライン２６とが並列に接続されている。
第１ライン２５は、基板２の抵抗成分Ｒ_ｓｕｂに対して直列に接続されてた抵抗成分Ｒ_ｍ１，Ｒ_ｍ２，および寄生容量Ｃ_ｐ１，Ｃ_ｐ２を含む。抵抗成分Ｒ_ｍ１は、第１電極膜１１の抵抗成分であり、抵抗成分Ｒ_ｍ２は、第２電極膜１３の抵抗成分である（図２０２も併せて参照）。他方、寄生容量Ｃ_ｐ１は、第１電極膜１１が絶縁膜１４を挟んで基板２と対向することにより形成される容量成分であり、寄生容量Ｃ_ｐ２は、第２電極膜１３が誘電体膜１２および絶縁膜１４を挟んで基板２と対向することにより形成される容量成分である（図２０２も併せて参照）。

また、第２ライン２６は、キャパシタ要素Ｃ０の容量成分Ｃに対して直列に接続された抵抗成分Ｒ_ｍ３，Ｒ_ｍ４を含む。抵抗成分Ｒ_ｍ３は、第１電極膜１１の抵抗成分であり、抵抗成分Ｒ_ｍ４は、第２電極膜１３の抵抗成分である（図２０２も併せて参照）。
図２０４は、図２００に示すチップキャパシタ１の評価用素子１〜６の仕様を示す表である。

本実施形態では、チップキャパシタ１の周波数特性を調べるために、６個の評価用素子１〜６を用意した。各評価用素子１〜６は、基板２の比抵抗ρ（Ω・ｃｍ）に関して、互いに異なる値を有している。つまり、各評価用素子１〜６は、互いに異なる抵抗成分Ｒ_ｓｕｂを有している（図２０３も併せて参照）。
評価用素子１に係る基板２の比抵抗ρは、１．０×１０^−３Ω・ｃｍである。評価用素子２に係る基板２の比抵抗ρは、１．５×１０^−２Ω・ｃｍである。評価用素子３に係る基板２の比抵抗ρは、１．０×１０^−１Ω・ｃｍである。評価用素子４の基板２の比抵抗ρは１．０Ω・ｃｍである。評価用素子５に係る基板２の比抵抗ρは３．０×１０Ω・ｃｍである。評価用素子６に係る基板２の比抵抗ρは１．０×１０^３Ω・ｃｍである。評価用素子１〜６の容量成分Ｃは、いずれも３ｐＦである。

図２０５は、図２０４に示す各評価用素子１〜６の周波数特性を示すグラフであって、基板２の比抵抗ρ対等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）（Ω）を示すグラフである。図２０５において、横軸は、基板２の比抵抗ρであり、縦軸は、等価直列抵抗の値である。
等価直列抵抗とは、チップキャパシタ１のインピーダンス成分を、等価的に抵抗成分とリアクタンス成分とを含む直列回路で表したときの抵抗成分として定義される。理想的なチップキャパシタの等価直列抵抗の値はゼロである。つまり、等価直列抵抗の値がゼロに近づくほど、理想的なチップキャパシタに近づく。

図２０５のグラフでは、折れ線３０Ａ〜３０Ｅが表されている。折れ線３０Ａ〜３０Ｅは、いずれも等価直列抵抗の測定値を表している。より具体的には、折れ線３０Ａは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１ＭＨｚを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。折れ線３０Ｂは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１０ＭＨｚを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。折れ線３０Ｃは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１００ＭＨｚを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。折れ線３０Ｄは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１ＧＨｚを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。折れ線３０Ｅは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１０ＧＨｚを有する電流を流した場合に得られる各等価直列抵抗の値を結んだ折れ線である。

図２０５のグラフから理解されるように、等価直列抵抗の値は、基板の比抵抗ρ、および入力される周波数により異なっている。基板の比抵抗ρが比較的に高い値（たとえば、比抵抗が１．０Ω・ｃｍ以上）の場合、等価直列抵抗の値も高い傾向にある。一方、基板の比抵抗ρが比較的に低い値（たとえば、比抵抗が１．０Ω・ｃｍ以下）の場合、等価直列抵抗の値が低くなる傾向にある。よって、基板２の比抵抗ρを低くすることにより、良好な等価直列抵抗を達成できることが分かる。

より具体的には、基板２の比抵抗ρが１．０Ω・ｃｍ以下において、第１電極膜１１および第２電極膜１３の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合、１．０Ω以下の等価直列抵抗を達成できる。
さらに、基板２の比抵抗ρが１．０×１０^−１Ω・ｃｍ以下において、第１電極膜１１および第２電極膜１３の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合、０．２Ω以下の等価直列抵抗を達成できる。

図２０６は、図２０４に示す各評価用素子１〜６の周波数特性を示すグラフであって、基板２の比抵抗ρ対Ｑ値（Quality Factor）を示すグラフである。図２０６において、横軸は、基板２の比抵抗ρであり、縦軸は、Ｑ値である。
チップキャパシタ１のＱ値は、周波数ω、キャパシタ要素Ｃ０の容量成分Ｃ、等価直列抵抗ＥＳＲを用いて、次の式（１３）で表される。

Ｑ値＝１／（ω×Ｃ×ＥＳＲ）・・・（１３）
Ｑ値は、チップキャパシタの性能（品質）を表すパラメータであり、Ｑ値が高いほど損失が小さく、高周波用チップキャパシタとして優れた特性を有する。
図２０６のグラフでは、折れ線３１Ａ〜３１Ｅが表されている。折れ線３１Ａ〜３１Ｅは、いずれもＱ値の測定値を表している。より具体的には、折れ線３１Ａは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１ＭＨｚを有する電流を流した場合に得られる各Ｑ値を結んだ折れ線である。折れ線３１Ｂは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１０ＭＨｚを有する電流を流した場合に得られる各Ｑ値を結んだ折れ線である。折れ線３１Ｃは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１００ＭＨｚを有する電流を流した場合に得られる各Ｑ値を結んだ折れ線である。折れ線３１Ｄは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１ＧＨｚを有する電流を流した場合に得られる各Ｑ値を結んだ折れ線である。折れ線３１Ｅは、各評価用素子１〜６の第１外部電極８および第２外部電極９の間に、１０ＧＨｚを有する電流を流した場合に得られる各Ｑ値を結んだ折れ線である。

上記式（１３）から理解されるように、Ｑ値は、周波数ωに反比例している。つまり、周波数ωの値が高いほどＱ値が低下し、周波数ωの値が小さいほどＱ値が増加する。また、Ｑ値は、キャパシタ要素Ｃ０の容量成分Ｃに反比例している。つまり、容量成分Ｃが１０倍、１００倍・・・になれば、Ｑ値は、１／１０、１／１００・・・となり、容量成分Ｃが０．１倍、０．０１倍・・・になれば、Ｑ値は、１０倍、１００倍・・・となる。

さらに、Ｑ値は、チップキャパシタ１の等価直列抵抗ＥＳＲの値にも反比例している。つまり、等価直列抵抗ＥＳＲの値が高いほどＱ値が低下し、等価直列抵抗ＥＳＲの値が小さいほどＱ値が増加する。図２０５を参照して、等価直列抵抗が１．０Ω以下となる基板２の比抵抗ρが１．０Ω・ｃｍ以下の領域では、良好なＱ値が得られることが理解される。

図２０６のグラフより、基板２の比抵抗ρが１．０Ω・ｃｍ以下において、第１電極膜１１および第２電極膜１３の間に１０ＧＨｚ以下の周波数を含む電流が入力された場合、１０以上のＱ値を達成できる。また、基板２の比抵抗ρが１．０Ω・ｃｍ以下において、第１電極膜１１および第２電極膜１３の間に１ＭＨｚ以上の周波数を含む電流が入力された場合、１．０×１０^６以下のＱ値を達成できる。

さらに、折れ線３１Ａ（周波数が１ＭＨｚ）から、基板２の比抵抗ρが１．０×１０^−１Ω・ｃｍ以下の場合、１．０×１０^５以上１．０×１０^６以下のＱ値を達成できる。
また、折れ線３１Ｂ（周波数が１０ＭＨｚ）から、基板２の比抵抗ρが１．０×１０^−１Ω・ｃｍ以下の場合、１．０×１０^４以上１．０×１０^５以下のＱ値を達成できる。
また、折れ線３１Ｃ（周波数が１００ＭＨｚ）から、基板２の比抵抗ρが１．０×１０^−１Ω・ｃｍ以下の場合、１．０×１０^３以上１．０×１０^４以下のＱ値を達成できる。

また、折れ線３１Ｄ（周波数が１ＧＨｚ）から、基板２の比抵抗ρが１．０×１０^−１Ω・ｃｍ以下の場合、１．０×１０^２以上１．０×１０^３以下のＱ値を達成できる。
また、折れ線３１Ｅ（周波数が１０ＧＨｚ）から、基板２の比抵抗ρが１．０×１０^−１Ω・ｃｍ以下の場合、１０以上１．０×１０^２以下のＱ値を達成できる。
以上のように、チップキャパシタ１では、基板２の比抵抗ρを小さくすることにより、等価直列抵抗の値を低減できる。また、この等価直列抵抗の値の低減効果によって、Ｑ値を向上させることができる。

すなわち、基板２の比抵抗ρが１．０Ω・ｃｍ以下のチップキャパシタ１によれば、第１電極膜１１および第２電極膜１３の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、等価直列抵抗の値が１．０Ω以下を実現できる。さらに、基板２の比抵抗ρが１．０×１０^−１Ω・ｃｍ以下のチップキャパシタ１によれば、第１電極膜１１および第２電極膜１３の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、０．２Ω以下の等価直列抵抗を実現できる。

よって、チップキャパシタ１の等価直列抵抗の値を理想値（＝０）に近づけることができる。これにより、寄生容量や寄生抵抗の異常発信や異常発熱等に起因するチップキャパシタ１の劣化を効果的に抑制することができる。
また、基板２の比抵抗ρが１．０Ω・ｃｍ以下（１．０×１０^−１Ω・ｃｍ以下）のチップキャパシタ１によれば、第１電極膜１１および第２電極膜１３の間に１ＭＨｚ以上１０ＧＨｚ以下の周波数を含む電流が入力された場合の周波数特性に関して、１０以上１．０×１０^６以下のＱ値を実現できる。よって、優れた特性を有する高周波用チップキャパシタを提供できる。

次に、チップキャパシタ１の製造方法について述べる。
図２０７Ａ〜図２０７Ｉは、図２００に示すチップキャパシタ１の製造工程の一例を説明するための断面図である。
まず、図２０７Ａに示すように、基板２本体の元となるベース基板４１が用意される。ベース基板４１の表面に、たとえば、熱酸化膜やＣＶＤ（Chemical Vapor Deposition：化学気相成長）酸化膜等の絶縁膜１４が形成される。なお、ベース基板４１の表面は、基板２の素子形成面６に対応し、ベース基板４１の裏面は、基板２の裏面７に対応している。

図２０８は、表面に絶縁膜１４が形成されたベース基板４１の一部の図解的な平面図である。図２０８に示すように、ベース基板４１の表面には、複数のチップキャパシタ１に対応したキャパシタ領域Ｘが、マトリクス状に配置されている。隣接するキャパシタ領域Ｘの間には、境界領域Ｙが設けられている。境界領域Ｙは、略一定の幅を有する帯状の領域であり、直交する２方向に延びて格子状に形成されている。表面に絶縁膜１４が形成されたベース基板４１に対して必要な工程を行った後に、境界領域Ｙに沿ってベース基板４１を切り離すことにより、複数のチップキャパシタ１が得られる。

次に、図２０７Ｂに示すように、たとえばスパッタ法によって、アルミニウム膜からなる第１電極膜１１が絶縁膜１４の表面全域に形成される。次に、その第１電極膜１１の表面に、当該第１電極膜１１の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される。このレジストパターンをマスクとして、第１電極膜１１がエッチングされる。第１電極膜１１のエッチングは、たとえば、反応性イオンエッチングによって行ってもよい。

次に、図２０７Ｃに示すように、たとえばＣＶＤ法によって、酸化膜（ＳｉＯ_２膜）／窒化膜（ＳｉＮ膜）／酸化膜（ＳｉＯ_２膜）が順に形成されて、ＯＮＯ膜からなる誘電体膜１２が、第１電極膜１１を覆うように、絶縁膜１４上に形成される。ＯＮＯ膜に代えて、ＳｉＯ_２膜またはＳｉＮ膜からなる誘電体膜１２が形成されてもよい。
次に、図２０７Ｄに示すように、誘電体膜１２上に、たとえばスパッタ法によって、アルミニウム膜からなる第２電極膜１３が形成される。次に、第２電極膜１３の表面に、当該第２電極膜１３の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される。このレジストパターンをマスクとしたエッチングにより、第２電極膜１３がエッチングされる。第２電極膜１３のエッチングは、たとえば、反応性イオンエッチングによって行ってもよい。これにより、基板２上にキャパシタ要素Ｃ０が形成される。

次に、図２０７Ｅに示すように、たとえばＣＶＤ法によって、窒化膜等のパッシベーション膜１９が形成され、さらに感光性のポリイミドが塗布されることにより樹脂膜２０が形成される。次に、樹脂膜２０が切除部２１，２２に対応するパターンで露光、現像される。その後、必要に応じて、樹脂膜２０をキュアするための熱処理が行われる。次に、樹脂膜２０をマスクとしたドライエッチングによって樹脂膜２０から露出するパッシベーション膜１９が除去される。これにより、パッシベーション膜１９および樹脂膜２０に切除部２１，２２が形成される。

次に、図２０７Ｆに示すように、境界領域Ｙ（図２０８参照）に整合する格子状の開口を有するレジストマスク４２が形成される。次に、レジストマスク４２を介してプラズマエッチングが行われる。これにより、樹脂膜２０、パッシベーション膜１９、誘電体膜１２、および絶縁膜１４を順に貫通し、ベース基板４１の表面から所定の深さに至る切断用の溝４３（スクライブ溝）が形成される。切断用の溝４３は、境界領域Ｙ（図２０８も併せて参照）に沿って形成される。

次に、図２０７Ｇに示すように、レジストマスク４２が剥離される。次に、たとえばＣＶＤ法によって、パッシベーション膜１９の材料となる窒化膜等からなる絶縁膜４４が、ベース基板４１の表面の全域に亘って形成される。このとき、切断用の溝４３の内面（側部および底部）の全域にも絶縁膜４４が形成される。次に、絶縁膜４４が選択的にエッチングされる。具体的には、絶縁膜４４のうち、切断用の溝４３の側部上の絶縁膜４４（パッシベーション膜１９）以外の部分が除去される。これにより、第１電極膜１１および第２電極膜１３のうち、パッシベーション膜１９および樹脂膜２０によって覆われていない部分が露出される。また、切断用の溝４３の底部上の絶縁膜４４は除去される。

次に、図２０７Ｈに示すように、各切除部２１，２２から露出している第１電極膜１１（第１パッド領域１６）および第２電極膜１３（第２パッド領域１８）に、たとえばめっき（好ましくは無電界めっき）によって、たとえばＮｉ、ＰｄおよびＡｕが順にめっき成長される。これにより、第１外部電極８および第２外部電極９が形成される。
次に、図２０７Ｉに示すように、先ダイシング（ＤＢＧ；Dicing Before Grinding）法によって、複数のキャパシタ領域Ｘが個片化される。具体的には、まず、ベース基板４１の表面側（第１外部電極８および第２外部電極９側）に、粘着面４５を有する支持テープ４６が貼着される。次に、ベース基板４１が裏面７から、切断用の溝４３の底部に到達するまで研磨される。これにより、複数のキャパシタ領域Ｘは、個々のチップキャパシタ１に分離される。

図２０９Ａ〜図２０９Ｄは、図２０７Ｉの工程後におけるチップキャパシタ１の回収工程を図解的に示す断面図である。
図２０９Ａは、分離された複数のチップキャパシタ１が支持テープ４６に保持されている状態を示している。この状態で、図２０９Ｂに示すように、各チップキャパシタ１の裏面７に、熱発泡シート４７が貼着される。熱発泡シート４７は、シート状のシート本体４８と、シート本体４８内に練り込まれた多数の発泡粒子４９とを含んでいる。

シート本体４８の粘着力は、支持テープ４６の粘着面４５における粘着力よりも強い。そこで、各チップキャパシタ１の裏面７に熱発泡シート４７が貼着された後に、図２０９Ｃに示すように、支持テープ４６が各チップキャパシタ１から引き剥がされて、各チップキャパシタ１が熱発泡シート４７に転写される。このとき、支持テープ４６に紫外線を照射すると（図２０９Ｂの点線矢印参照）、粘着面４５の粘着性が低下するので、支持テープ４６が各チップキャパシタ１から剥がれやすくなる。

次に、熱発泡シート４７が加熱される。これにより、図２０９Ｄに示すように、熱発泡シート４７では、シート本体４８内の各発泡粒子４９が発泡してシート本体４８の表面から膨出する。その結果、熱発泡シート４７と各チップキャパシタ１の裏面７との接触面積が小さくなり、全てのチップキャパシタ１が熱発泡シート４７から自然に剥がれる。このようにして回収されたチップキャパシタ１は、実装基板６１（後述する図２１１参照）に実装されたり、エンボスキャリアテープ（図示略）に形成された収容空間に収容されたりする。この場合、支持テープ４６または熱発泡シート４７からチップキャパシタ１を１つずつ引き剥がす場合に比べて、処理時間を短縮することができる。もちろん、複数のチップキャパシタ１が支持テープ４６に保持された状態で（図２０９Ａ参照）、熱発泡シート４７を用いずに、支持テープ４６からチップキャパシタ１を所定個数ずつ直接引き剥がしてもよい。

図２１０Ａ〜図２１０Ｃは、図２０７Ｉの工程後におけるチップキャパシタ１の回収工程の他の例を示す図解的な断面図である。
図２１０Ａでは、図２０９Ａと同様に、分離された複数のチップキャパシタ１が支持テープ４６に保持されている状態を示している。この状態で、図２１０Ｂに示すように、各チップキャパシタ１の裏面７に、転写テープ５０が貼着される。転写テープ５０は、支持テープ４６の粘着面４５よりも強い粘着力を有する。そこで、図２１０Ｃに示すように、各チップキャパシタ１に転写テープ５０が貼着された後に、支持テープ４６が各チップキャパシタ１から引き剥がされる。この際、前述したように、粘着面４５の粘着性を低下個させるために支持テープ４６に紫外線（図２１０Ｂの点線矢印参照）を照射してもよい。

転写テープ５０の両端には、回収装置（図示せず）のフレーム５１が貼り付けられている。両側のフレームは、互いに接近する方向または離間する方向に移動できる。支持テープ４６が各チップキャパシタ１から引き剥がされた後に、両側のフレーム５１が互いに離間する方向に移動されると、転写テープ５０が伸張して薄くなる。これによって、転写テープ５０の粘着力が低下するので、各チップキャパシタ１が転写テープ５０から引き剥がされやすくなる。この状態で、搬送装置（図示せず）の吸着ノズル５２をチップキャパシタ１の素子形成面６側に向けると、搬送装置が発生する吸着力によって、チップキャパシタ１が転写テープ５０から引き剥がされて吸着ノズル５２に吸着される。この際、図２１０Ｃに示す突起５３によって、吸着ノズル５２とは反対側から転写テープ５０越しにチップキャパシタ１を吸着ノズル５２側へ突き上げるようにすると、チップキャパシタ１を転写テープ５０から円滑に引き剥がすことができる。このようにして回収されたチップキャパシタ１は、吸着ノズル５２に吸着された状態で搬送装置によって搬送される。

以上のように搬送されたチップキャパシタ１は、その後、実装基板６１に実装されてもよい。
図２１１は、図２００に示すチップキャパシタ１を実装基板６１上にフリップチップ接続した回路アセンブリ６０の構成を示す断面図である。
図２１１に示すように、基板２の一方の表面である素子形成面６に第１外部電極８および第２外部電極９が形成されている。そこで、素子形成面６を実装基板６１に対向させて、第１外部電極８および第２外部電極９をはんだ６２によって実装基板６１上に接合することにより、チップキャパシタ１を実装基板６１上に表面実装した回路アセンブリ６０を構成することができる。

すなわち、フリップチップ接続型のチップキャパシタ１を提供することができ、素子形成面６を実装基板６１の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップキャパシタ１を実装基板６１に接続できる。これによって、実装基板６１上におけるチップキャパシタ１の占有空間を小さくできる。特に、実装基板６１上におけるチップキャパシタ１の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。

以上、第８発明の実施形態について説明したが、、第８発明はさらに他の形態で実施することもできる。
たとえば、前述の、第８の実施形態では、容量成分Ｃが３ｐＦであるチップキャパシタ１（各評価用素子１〜６）の例について説明したが、これに限定されるものではい。したがって、３ｐＦ以下の容量成分Ｃを有するチップキャパシタ１が形成されてもよいし、３ｐＦ以上の容量成分Ｃを有するチップキャパシタ１が形成されてもよい。

また、前述の、第８発明の実施形態において、図２１２に示す構成を採用してもよい。図２１２は、第１変形例に係るチップキャパシタ７１の模式的な断面図である。
図２１２に示すチップキャパシタ７１が、前述のチップキャパシタ１と異なる点は、絶縁膜１４が形成されていない点である。その他の構成は、前述のチップキャパシタ１と同様である。図２１２において、前述の図２００〜図２１１に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。

チップキャパシタ７１において、基板２の比抵抗ρは２．０×１０^−２Ω・ｃｍ以下であることが好ましい。チップキャパシタ７１によれば、第１電極膜１１が絶縁膜１４を挟んで基板２と対向することはないので、寄生容量Ｃ_ｐ１を略ゼロにできる（図２０３も併せて参照）。一方、第２電極膜１３は、第２外部電極９の直下の領域において、誘電体膜１２のみを挟んで基板２と対向しているので、寄生容量Ｃ_ｐ２の値は、絶縁膜１４が介在する場合よりも増加する（図２０３も併せて参照）。

チップキャパシタ７１によれば、絶縁膜１４を形成する工程（図２０７Ａ参照）を省略できるので、製造工程を簡略化できる。チップキャパシタ７１によっても、前述のチップキャパシタ１と同様の効果を奏することができる。
また、前述の第８発明の実施形態において、図２１３に示す構成を採用してもよい。図２１３は、第２変形例に係るチップキャパシタ７２の模式的な断面図である。

図２１３に示すチップキャパシタ７２が、前述のチップキャパシタ１と異なる点は、第１電極膜１１が、第１キャパシタ電極領域１５から第２外部電極９の直下の領域にまで延びる延部７３を有している点である。その他の構成は、前述のチップキャパシタ１と同様である。図２１３において、前述の図２００〜図２１２に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。

図２１３に示すように、第１電極膜１１の延部７３は、第２外部電極９の直下の領域において、誘電体膜１２を挟んで第２電極膜１３（第２パッド領域１８）と対向している。これにより、第１電極膜１１と第２電極膜１３との対向面積を増加させることができるので、キャパシタ要素Ｃ０の容量成分Ｃを増加させることができる。
また、前述の第８発明の実施形態において、図２１４に示す構成を採用してもよい。図２１４は、第３変形例に係るチップキャパシタ７４の模式的な平面図である。

チップキャパシタ７４が、前述のチップキャパシタ１と異なる点は、第２電極膜１３に代えて、第２電極膜７５を含む点である。その他の構成は、前述のチップキャパシタ１と同様である。図２１４において、前述の図２００〜２１３に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。なお、図２１４では、第１電極膜１１を破線で示し、第２電極膜７５をハッチングを付して示している。

第２電極膜７５は、第２外部電極９が接続される第２パッド領域７６と、第２パッド領域７６と電気的に接続された第２キャパシタ電極領域７７と、第２パッド領域７６および第２キャパシタ電極領域７７を接続するための複数のヒューズ７８とを有している。
第２キャパシタ電極領域７７は、複数の第２電極膜部分７９〜８６に分割（分離）されている。各第２電極膜部分７９〜８６は、いずれも矩形形状に形成されていて、ヒューズ７８から第１外部電極８に向かって帯状に延びている。複数の第２電極膜部分７９〜８６は、複数種類の対向面積で、誘電体膜１２を挟んで第１電極膜１１に対向している。

第２電極膜部分７９〜８６の第１電極膜１１に対する対向面積は、等比数列をなすように設定されている。より具体的に、第２電極膜部分７９〜８６の第１電極膜１１に対する対向面積は、本実施形態では、１：２：４：８：１６：３２：６４：６４となるように定められている。第１電極膜１１と、誘電体膜１２と、複数の第２電極膜部分７９〜８６とによって、複数のキャパシタ要素Ｃ１〜Ｃ８が定義されている。

むろん、第２電極膜部分７９〜８６の第１電極膜１１に対する対向面積は、公比を２以上とする等比数列であってもよい。また、第２キャパシタ電極領域７７は、第２電極膜部分７９〜８６よりも多い電極膜部分に分割されていてもよい。第２電極膜部分７９〜８６の公比は、第２電極膜部分７９〜８６の基板２の長辺３に沿う長手方向の長さ、および第２電極膜部分７９〜８６の基板２の短辺４に沿う長手方向の長さ（幅）を調節することにより変更できる。

複数の第２電極膜部分７９〜８６は、１つまたは複数個のヒューズ７８と一体的に形成されており、ヒューズ７８および第２パッド領域７６を介して第２外部電極９に電気的に接続されている。第２電極膜部分７９〜８６と第２パッド領域７６との接続に関して、全てのヒューズ７８が用いられる必要はなく、一部のヒューズ７８は未使用であってもよい。

ヒューズ７８は、第２パッド領域７６の一つの長辺（素子領域１０側の長辺）に沿って形成されている。より具体的には、ヒューズ７８は、第２パッド領域７６との接続のための第１幅広部８７と、第２電極膜部分７９〜８６との接続のための第２幅広部８８と、第１幅広部８７および第２幅広部８８の間を接続する幅狭部８９とを含む。幅狭部８９は、レーザ光によって切断（溶断）できるように構成されている。それによって、第２電極膜部分７９〜８６のうち不要な第２電極膜部分７９〜８６を、ヒューズ７８の切断によって第１外部電極８および第２外部電極９から電気的に分離することができる。ヒューズ７８の直下の領域には、第１電極膜１１は形成されていない。これにより、ヒューズ７８の切断（溶断）時に、第１電極膜１１が傷つくことを防止できる。

チップキャパシタ７４を製造するには、たとえば、図２０７Ｄの工程において、スパッタ法によりアルミニウム膜が絶縁膜１４上に形成される。次に、第２電極膜７５の最終形状に対応したレジストマスクがアルミニウム膜上に形成される。このレジストマスクを介するエッチングにより、第２パッド領域７６と、第２キャパシタ電極領域７７と、複数のヒューズ７８とを有する第２電極膜７５が形成される。

次に、たとえば、図２０７Ｅの工程において、パッシベーション膜１９を形成した後、樹脂膜２０の形成に先立って、当該パッシベーション膜１９に２つの第１電極膜１１および第２電極膜７５を露出させる開口を形成する。次に、露出する第１電極膜１１および第２電極膜７５に検査用プローブを押し当てて、複数のキャパシタ要素Ｃ１〜Ｃ８の総容量値を測定する。この測定された総容量値に基づき、目的とするチップキャパシタ７４の容量値に応じて、切り離すべきキャパシタ要素Ｃ１〜Ｃ８、すなわち切断すべきヒューズ７８を選択する。

次に、ベース基板４１上の全面にたとえば窒化膜からなるカバー膜が形成される。このカバー膜の形成は、プラズマＣＶＤ法によって行われてもよい。カバー膜は、第１電極膜１１および第２電極膜７５を覆うように誘電体膜１２上に形成される。
この状態から、ヒューズ７８を溶断するためのレーザトリミングが行われる。すなわち、キャパシタ要素Ｃ１〜Ｃ８の総容量値の測定結果に応じて選択されたヒューズ７８にレーザ光を当てて、ヒューズ７８の幅狭部８９が溶断される。これにより、対応するキャパシタ要素Ｃ１〜Ｃ８が第２パッド領域７６から切り離される。ヒューズ７８にレーザ光を当てるとき、カバー膜の働きによって、ヒューズ７８の近傍にレーザ光のエネルギーが蓄積され、それによって、ヒューズ７８が溶断する。その後、必要に応じて、ＣＶＤ法によって開口を塞ぐようにパッシベーション膜１９を厚化する。

チップキャパシタ７４によれば、キャパシタ要素Ｃ１〜Ｃ８の総容量値を測定し、その後に所望の容量値に応じてヒューズ７８から適切に選択した一つまたは複数のヒューズ７８をレーザ光で溶断すれば、所望の容量値への合わせ込み（レーザトリミング）を行うことができる。特に、キャパシタ要素Ｃ１〜Ｃ８の容量値が、公比２の等比数列をなすように設定されていれば、最小の容量値（当該等比数列の初項の値）であるキャパシタ要素Ｃ１の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。

むろん、第２電極膜７５に代えて、第１電極膜１１が複数の電極膜部分（複数の第１電極膜部分）を有するようにしてもよい。また、第２電極膜７５に加えて、第１電極膜１１が複数の電極膜部分（複数の第１電極膜部分）を有するようにしてもよい。この場合において、第１電極膜１１および第２電極膜７５の各電極膜部分が互いに等しい面積を有しており、これにより、第１電極膜１１および第２電極膜７５の対向面積が、等比数列をなすように設定されていてもよい。

また、前述の第８発明の実施形態において、図２１５に示す構成を採用してもよい。図２１５は、第４変形例に係るチップキャパシタ９０の模式的な斜視図である。チップキャパシタ９０が前述のチップキャパシタ１と異なる点は、第１外部電極８が縁部９１を有している点、および、第２外部電極９が縁部９２を有している点である。その他の構成は、前述のチップキャパシタ１と同様である。図２１５において、前述の図２００〜２１４に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。

図２１５に示すように、第１外部電極８は、基板２の一端部側のパッシベーション膜１９（図２０２も併せて参照）の上部を覆うように、絶縁膜１４表面の周縁部から、基板２の一端部側の三方の側面を覆うパッシベーション膜１９の表面に跨るように形成されている。つまり、第１外部電極８は、基板２の三方の側面上のパッシベーション膜１９をも覆う縁部９１を有している。

同様に、第２外部電極９は、基板２の他端部側のパッシベーション膜１９（図２０２も併せて参照）の上部を覆うように、絶縁膜１４表面の周縁部から、基板２の他端部側の三方の側面を覆うパッシベーション膜１９の表面に跨るように形成されている。つまり、第２外部電極９は、基板２の他端部側の三方の側面上のパッシベーション膜１９をも覆う縁部９２を有している。

このように、第１外部電極８が基板２の一端部側の三方の側面を覆う縁部９１を含み、第２外部電極９が基板２の他端部側の三方の側面を覆う縁部９２を含むように形成されている。すなわち、基板２上の素子形成面６に加えて、基板２の側面にも外部電極が形成されている。
このような第１外部電極８は、図２０７Ｅの工程において、第１パッド領域１６および第２パッド領域１８に加えて、第１電極膜１１および第２電極膜１３の周縁部（チップキャパシタ９０の素子形成面６側の周縁部）を露出させるように、パッシベーション膜１９および樹脂膜２０を除去した後、図２０７Ｈの工程において、Ｎｉ、ＰｄおよびＡｕのめっき成長の条件を変更することにより形成できる。

これにより、チップキャパシタ９０の第１外部電極８および第２外部電極９を実装基板６１にはんだ付けする場合、第１外部電極８および第２外部電極９と実装基板６１との間の接合面積を拡大することができる（図２１１も併せて参照）。その結果、第１外部電極８および第２外部電極９の実装基板６１に対する接合強度を向上させることができる。
また、前述の第８発明の実施形態において、図２１６に示す構成を採用してもよい。図２１６は、第５変形例に係るチップキャパシタ９３の模式的な斜視図である。チップキャパシタ９３が前述のチップキャパシタ１と異なる点は、第１外部電極８の表面に、素子形成面６に直交する法線方向から見た平面視において、平坦部９４と、凸部形成部９５とが形成されている点である。その他の構成は、前述のチップキャパシタ１と同様である。図２１６において、前述の図２００〜２１５に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。

図２１６に示すように、平坦部９４は、第１外部電極８の表面が平坦に形成されている部分であり、凸部形成部９５は、複数の凸部９６が形成されている部分である。
平坦部９４は、第１外部電極８の各内方部に形成されており、かつ第１外部電極８の長辺の長手方向に沿って延びるように平面視略長方形状に形成されている。平坦部９４は、平面視における４辺をなす一対の長辺および一対の短辺を有し、凸部９６の個々の表面積よりも大きい表面積を有している。平坦部９４の表面積は、チップキャパシタ９３の大きさに応じて、適宜変更されるものであるが、平坦部９４の長辺の長さは少なくとも６０μｍ以上であり、短辺の長さは少なくとも４０μｍ以上であることが好ましい。チップキャパシタ９３において、キャパシタ要素Ｃ０（Ｃ１〜Ｃ８）の電気的テストが実施される場合、プローブの先端を平坦部９４に接触させることができる。これにより、プローブの先端以外の部分が凸部９６と接触して生じる測定誤差を効果的に抑制できる。

凸部形成部９５は、平坦部９４を取り囲むように形成されている。凸部形成部９５では、複数の凸部９６が、互いに直交する行方向および列方向において一定の間隔で行列状に配列されたパターンで形成されていてもよい。また、複数の凸部９６は、互いに直交する行方向および列方向において１列おきに行方向の位置をずらして千鳥状に配列されたパターンを含んでいてもよい。各凸部９６は、たとえば、平面視矩形状に形成されており、その大きさ（平面視における面積）は、たとえば５μｍ×５μｍ〜２０μｍ×２０μｍであることが好ましい。むろん、各凸部９６は、平面視矩形状に限定されるわけではなく、この面積の範囲内であれば、適宜その形状を変更してもよい。

このような凸部９６は、たとえば、前述の図２０７Ｅの工程において、パッシベーション膜１９の形成後、または、樹脂膜２０を介するパッシベーション膜１９のエッチングの際に、当該パッシベーション膜１９を利用して、凸部９６に対応する凸状パターンを第１パッド領域１６の表面に形成すればよい。その後、図２０７Ｈの工程（めっき成膜）時に、凸部９６が第１外部電極８の表面に必然的に形成される。

チップキャパシタ９３に対して、画像検査が行われる場合、各電極の表面に光源からの光が照射され、カメラによってそれらの表面が撮像される。この構成では、第１外部電極８の表面に複数の凸部９６が形成されているので、第１外部電極８の表面に入射された光は複数の凸部９６で乱反射される。これにより、カメラによって得られる画像情報に基いて、第１外部電極８を明確に識別できるようになる。その結果、第１外部電極８が形成された方向、および、チップキャパシタ９３の表裏を容易に判別することができる。

なお、複数の凸部９６に代えて複数の凹部を形成した場合であっても、同様の効果を奏することができる。また、第２外部電極９に同様の凸部９６または凹部を形成してもよい。この場合、チップキャパシタ９３の表裏を良好に判別することができる。
また、前述の第８発明の実施形態において、基板２は、絶縁性を有する材料からなる絶縁性基板であってもよく、シリコン基板等の半導体基板であってもよい。

１ チップ抵抗器
２ 基板
２Ａ 素子形成面
２Ｂ 裏面
２Ｃ 側面
２Ｄ 側面
２Ｅ 側面
２Ｆ 側面
３ 第１接続電極
４ 第２接続電極
５ 素子領域
６ 外部凹凸構造
７ 外部凹凸構造
１２ 第１配線膜
１３ 第２絶縁膜
１４ パッシベーション膜
１５ 樹脂膜
１６ 電極領域
１７ 凹部
１８ 内部凹凸構造
１９ 第２配線膜
２０ 抵抗配線膜
２１ 貫通孔
２２ 埋め込み部
２３ 表層部
２４ アンカー部
２５ 凹部
２６ 中間凹凸構造
２７ 端面
２８ パッシベーション膜
２９ 外部接続部
３０ Ｎｉ層
３１ Ｐｄ層
３２ Ａｕ層
３３ 凹部
３４ 外部凹凸構造
３７ 基板
３８ 貫通孔
５３ チップ抵抗器
５４ 実装基板
５５ 回路アセンブリ
５６ ランド
５７ はんだ
５８ チップコンデンサ
５９ コンデンサ
６５ 下部電極
６６ 誘電体膜
６７ 上部電極
６９ 下部配線膜
７０ 第３絶縁膜
７１ 第３配線膜
７２ 凹部
７３ 内部凹凸構造
７４ 上部配線膜
７５ 貫通孔
７６ アンカー部
７７ 凹部
７８ 中間凹凸構造
７９ チップダイオード
８０ ダイオード
８１ ｎ^＋型領域
８２ ｐ^＋型領域
８３ アノード配線膜
８４ カソード配線膜
８６ 平坦部
８７ アンカー部

Claims (32)

1. 素子領域および電極領域が設定された基板と、
   前記基板上に形成され、表面における前記電極領域に内部凹凸構造を選択的に有する絶縁膜と、
   前記内部凹凸構造の凹部に入り込むアンカー部を底部に有し、その反対側の表面に外部凹凸構造を有する電極と、
   前記素子領域に配置され、前記電極と電気的に接続された回路素子とを含む、チップ部品。
2. 前記外部凹凸構造は、前記内部凹凸構造の凹部に対向する位置に凹部を有している、請求項１に記載のチップ部品。
3. 前記外部凹凸構造の凹部の窪み量は、前記内部凹凸構造の凹部の窪み量よりも小さい、請求項１または２に記載のチップ部品。
4. 前記回路素子にコンタクトされた配線膜を含み、
   前記アンカー部は、前記配線膜の延長部で構成されている、請求項１〜３のいずれか一項に記載のチップ部品。
5. 前記アンカー部は、その表面に中間凹凸構造を有している、請求項４に記載のチップ部品。
6. 前記アンカー部は、前記内部凹凸構造の凹部を満たす埋め込み部と、前記絶縁膜の表面に沿って配置され、前記内部凹凸構造を覆う表層部とを一体的に含み、
   前記中間凹凸構造は、前記表層部の表面に形成されている、請求項５に記載のチップ部品。
7. 前記アンカー部は、前記内部凹凸構造の凹凸に沿って形成されている、請求項５に記載のチップ部品。
8. 前記電極は、前記アンカー部上に形成され、前記アンカー部とは異なる材料からなる外部接続部を含む、請求項４〜７のいずれか一項に記載のチップ部品。
9. 前記アンカー部は、Ａｌ−Ｃｕ合金からなり、前記外部接続部は、Ｎｉ−Ｐｄ−Ａｕ積層構造からなる、請求項８に記載のチップ部品。
10. 前記絶縁膜は、第１絶縁膜および第２絶縁膜を含み、
    前記第１絶縁膜と前記第２絶縁膜との間に配置された第１配線膜と、
    前記第２絶縁膜上に形成された第２配線膜とを含み、
    前記回路素子は、前記第１配線膜からなる抵抗体を有する抵抗素子であり、
    前記アンカー部を構成する配線膜は、前記第２配線膜からなり、前記第２絶縁膜を介して前記抵抗体に接続された少なくとも１対の抵抗配線膜を含む、請求項４〜９のいずれか一項に記載のチップ部品。
11. 前記内部凹凸構造の凹部は、前記第２絶縁膜を貫通して前記第１絶縁膜の厚さ方向途中まで形成されている、請求項１０に記載のチップ部品。
12. 前記絶縁膜は、第１絶縁膜および第２絶縁膜を含み、
    前記第１絶縁膜と前記第２絶縁膜との間に配置された第１配線膜と、
    前記第２絶縁膜上に形成された第２配線膜とを含み、
    前記回路素子は、前記第１配線膜からなる下部電極、前記第２絶縁膜からなる誘電体膜、および前記第２配線膜からなる上部電極を有するコンデンサであり、
    前記アンカー部を構成する配線膜は、前記第２配線膜からなり、前記第２絶縁膜を介して前記下部電極に接続された下部配線膜を含む、請求項４〜９のいずれか一項に記載のチップ部品。
13. 前記下部配線膜が入り込む前記内部凹凸構造の凹部は、前記第２絶縁膜を貫通して前記第１絶縁膜の厚さ方向途中まで形成されている、請求項１２に記載のチップ部品。
14. 前記絶縁膜は、前記第２配線膜上に形成された第３絶縁膜をさらに含み、
    前記チップ部品は、前記第３絶縁膜上に形成された第３配線膜とを含み、
    前記アンカー部を構成する配線膜は、前記第３配線膜からなり、前記第３絶縁膜を介して前記上部電極に接続された上部配線膜を含む、請求項１２または１３に記載のチップ部品。
15. 前記上部配線膜が入り込む前記内部凹凸構造の凹部は、前記第３絶縁膜および前記第２絶縁膜を貫通して前記第１絶縁膜の厚さ方向途中まで形成されている、請求項１４に記載のチップ部品。
16. 前記基板に形成されたｐｎ接合部と、
    前記絶縁膜上に形成され、当該絶縁膜を介して前記ｐｎ接合部に接続されたｐ側膜およびｎ側膜を含む第１配線膜とを含み、
    前記回路素子は、前記ｐｎ接合部を有するダイオードであり、
    前記アンカー部を構成する配線膜は、前記ｐ側膜および前記ｎ側膜からなる少なくとも１対の膜を含む、請求項４〜９のいずれか一項に記載のチップ部品。
17. 前記外部凹凸構造の凹部は、平面視で規則的に配列されている、請求項１〜１６のいずれか一項に記載のチップ部品。
18. 前記外部凹凸構造の凹部は、平面視で行列状に配列されている、請求項１７に記載のチップ部品。
19. 前記外部凹凸構造の凹部は、平面視で千鳥状に配列されている、請求項１７に記載のチップ部品。
20. 前記外部凹凸構造は、前記電極の表面のほぼ全域に亘って形成されている、請求項１〜１９のいずれか一項に記載のチップ部品。
21. 前記外部凹凸構造は、前記電極の周縁に沿って形成されており、
    前記電極は、前記外部凹凸構造で取り囲まれた領域に、滑らかな面からなる平坦部を有している、請求項１〜１９のいずれか一項に記載のチップ部品。
22. 前記電極は、前記電極の周縁に沿って、滑らかな面からなる平坦部を有しており、
    前記外部凹凸構造は、前記平坦部で取り囲まれた領域に形成されている、請求項１〜１９のいずれか一項に記載のチップ部品。
23. 請求項１〜２２のいずれか一項に記載のチップ部品と、
    前記電極にはんだ接合されたランドを有する実装基板とを含む、回路アセンブリ。
24. 請求項２３に記載の回路アセンブリと、
    前記回路アセンブリを収容した筐体とを含む、電子機器。
25. 素子領域および電極領域が設定された基板上に絶縁膜を形成する工程と、
    前記素子領域に回路素子を形成する工程と、
    前記絶縁膜の表面における前記電極領域に選択的に内部凹凸構造を形成する工程と、
    電極材料を前記絶縁膜上に堆積させることによって、前記内部凹凸構造の凹部に入り込むアンカー部を底部に有し、その反対側の表面に外部凹凸構造を有する電極を形成する工程とを含む、チップ部品の製造方法。
26. 素子領域および電極領域が設定された基板上に第１絶縁膜を形成する工程と、
    素子領域の回路素子の一部に使用される第１配線膜を、前記素子領域および前記電極領域に広がるように前記第１絶縁膜上に形成する工程と、
    前記第１配線膜の前記電極領域上の部分を選択的に除去する工程と、
    当該除去工程の後、前記素子領域および前記電極領域に広がるように前記第１配線膜を覆う第２絶縁膜を形成する工程と、
    前記第２絶縁膜に選択的に貫通孔を形成し、当該貫通孔を介したエッチングによって前記第１絶縁膜の表面部を削ることによって、前記第１絶縁膜および前記第２絶縁膜に連なる複数の凹部からなる内部凹凸構造を形成する工程と、
    電極材料を前記第２絶縁膜上に堆積させることによって、前記内部凹凸構造の凹部に入り込むアンカー部を底部に有し、その反対側の表面に外部凹凸構造を有する電極を形成する工程とを含む、チップ部品の製造方法。
27. 前記第２絶縁膜は、前記第１絶縁膜に対してエッチング選択比を有する材料からなる、請求項２６に記載のチップ部品の製造方法。
28. 前記第１絶縁膜は、ＳｉＯ_２からなり、前記第２絶縁膜は、ＳｉＮからなる、請求項２６または２７に記載のチップ部品の製造方法。
29. 前記内部凹凸構造の形成工程は、前記回路素子の一部をなす前記第１配線膜を露出させる第２貫通孔を、前記第２絶縁膜に形成する工程をさらに含み、
    前記電極の形成工程は、前記第２絶縁膜上に第２配線膜を形成することによって、前記内部凹凸構造の凹部に入り込むアンカー部と、前記第２貫通孔に埋め込まれたビアコンタクトとを形成する工程を含む、請求項２６〜２８のいずれか一項に記載のチップ部品の製造方法。
30. 前記電極の形成工程は、前記第２配線膜をスパッタ法で形成した後、前記アンカー部から当該アンカー部とは異なる材料をめっき成長させることによって外部接続部を形成する工程を含む、請求項２９に記載のチップ部品の製造方法。
31. 回路素子を形成する工程は、前記第１配線膜の一部を抵抗体として形成することによって抵抗素子を形成する工程を含む、請求項２６〜３０のいずれか一項に記載のチップ部品の製造方法。
32. 前記回路素子を形成する工程は、前記第１配線膜の一部を下部電極として形成し、前記第２絶縁膜の一部を誘電膜として形成し、前記第２配線膜の一部を上部電極として形成することによってコンデンサを形成する工程を含む、請求項２９または３０に記載のチップ部品の製造方法。

Images