KR20000070442A - 전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법 - Google Patents

전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20000070442A
KR20000070442A KR1019997006677A KR19997006677A KR20000070442A KR 20000070442 A KR20000070442 A KR 20000070442A KR 1019997006677 A KR1019997006677 A KR 1019997006677A KR 19997006677 A KR19997006677 A KR 19997006677A KR 20000070442 A KR20000070442 A KR 20000070442A
Authority
KR
South Korea
Prior art keywords
substrate
wire
silicon
insulating layer
gold
Prior art date
Application number
KR1019997006677A
Other languages
English (en)
Inventor
첸창셍
마르코스필피.
샌더웬델비.
영제임즈엘.
Original Assignee
영 제임스 엘
칩스케일 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영 제임스 엘, 칩스케일 인코포레이티드 filed Critical 영 제임스 엘
Publication of KR20000070442A publication Critical patent/KR20000070442A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

전자 디바이스용 패키지 기술은 능동 회로 아래의 기판 바닥상의 접점의 웨이퍼 제조법을 포함한다. 여러 디바이스에 적합한 고유 신뢰 접점은 양호한 웨이퍼 패키지 밀도를 가진 단일 제조법으로 형성될 수 있다. 일실시예에서, 트렌치(303)는 전자 회로의 에지에 평행한 기판(300)의 최상부면에 형성된다. 금박 와이어(305)는 회로내의 접점에서 트렌치(303)으로 뻗어 있다. 금박 와이어(305)는 트렌치(303)를 통한 일부 통로에서 끝난 절연층을 지나 뻗어 있을 수 있다. 기판(300)의 최상부를 에폭시 캡슐화한 후, 금박 와이어(305)의 바닥을 노출시키기 위해 백 세정화된다. 백 세정화는 기판 절연 애자를 형성하기 위해 선택되거나, 에폭시 절연 애자(320)는 기판(300)의 바닥에 부착된다. 납땜가능한 와이어(307)는 다른 절연층을 가능한한 통해서, 돌기부상에 노출된 금박 와이어(305)로부터 절연 애자(320)로 뻗어 있따. 절연 기판이 사용되면, 절연층은 옵션이다. 절단 과정은 전자 디바이스를 분리하고, 다음 조립 단계없이 그 제조법을 완료한다. 다른 실시예에서, 금박 와이어(305)와 납땜가능 와이어(307)가 접속하는 트렌치(303)는, 에폭시(306) 캡슐화된 후 기판(300)의 바닥으로부터 형성된다. 옵션적으로, 최종 디바이스의 기판의 바닥은 디바이스로부터의 열을 전달하기 위해, 접점 바닥과 공면이도록 하향한다.

Description

전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법{SEMICONDUCTOR WATER FABRICATION OF DIE-BOTTOM CONTACTS FOR ELECTRONIC DEVICES}
전자 디바이스의 패키지는 그 디바이스의 내부 회로와 외부 회로사이에 접지와, 전력을 제공하는 신호를 전송하는 접점을 포함하고 있어야 한다. 종래 접점의 간단한 예는 이산 다이오드 또는 저항기의 말단으로부터 뻗어있는 와이어 리드, 또는 퓨즈의 말단에 위치한 금속 캡을 포함한다. 한편, 마이크로프로세서와 같은 고도의 전자 디바이스는 수백개의 접점을 필요로 한다. 이러한 디바이스는 다수의 핀이 접점 홀을 통해 인쇄 회로판에 장착된 패키지로 일반적으로 제조된다.
최신식 표면 장착 기술은 불필요한 핀이 없이 인쇄 회로판에 디바이스를 접속시키는데 사용될 수 있다. 표면 장착 디바이스의 리드는, 그 디바이스가 접점 와이어 또는 도체에 납땜함으로써 부착되는, 퍼스널 컴퓨터 시스템의 머더보드와 같은 인쇄 회로판의 표면에 바로 장착되어 있다. 표면 장착 리드는 핀을 구비한 종래의 패키지와 같은 인쇄 회로판을 관통하지 않고, 제조상 효율적으로 사용된다.
도 1을 참조하면, 회로판의 표면에 장착된 종래의 회로판이 설명되어 있다. 집적 회로는 실리콘(Si)계 집적 회로(101)를 포함한다. 절연막(102)은 회로(101)의 하부를 보호하고 패시베이트하기 위해 회로(101)의 하부를 코팅한다. 에폭시 층(103)과 실리콘 캡(104)은 회로(101)를 커버한다. 에폭시 층(103)과 실리콘 캡(104)은 회로(101)를 커버한다. 에폭시(103)와 실리콘 캡(104)은 또한 금속 브리지(105)를 커버한다.
금속 브리지(105)는 회로(101)를 실리콘 포스트(106)에 전기적으로 접속한다. 에폭시 부분(111)은 회로(101), 금속 브리지(105), 및 실리콘 포스트(106)를 기계적으로 체결한다. 니켈(Ni)판(107)은 실리콘 포스트(106)를 커버하고, 금속 브리지(105)와 막대이음부를 형성한다. 니켈판(107)은 실리콘 포스트(106)과 금속 브리지(105)에 전기적으로 연결되어 있다. 니켈판(107)은 외부 회로와의 접점을 집적 회로에 제공한다.
이러한 종래의 접점은:
1) 금속 브리지(105)
2) 실리콘 포스트(106)
3) 니켈판(107) 및
4) 에폭시 부분(111)를 포함한다.
도 1에 도시된 바와 같이, 집적 회로의 접점은 납땜 필릿으로 회로판 도체(109)에 납땜되어 있다. 회로판 도체(109)는 회로판 기판(110)상에 형성되어 있다.
도 1에 설명된 집적 회로의 접점은 여러 잇점을 제공한다. 예를 들어, 니켈판(107)은 실리콘 포스트(106)의 측벽을 커버하고, 회로(101)와 회로판 기판(110)사이의 결합부를 직선으로 하게 한다. 그 이유는 도 1에 설명된 바와 같이 실리콘 포스트(106)의 측벽상의 니켈판(107)에 납땜될 수 있다는 것이다. 회로판에 집적 회로를 표면 장착하는 동안에 조사할 수 있다. 좋은 장착이 이루어졌는지는 실리콘 포스트(106)의 측벽상의 납땜을 관찰함으로써 쉽게 확인할 수 있다.
더욱이, 니켈판(107)은 니켈판(107)과 금속 브리지(105)사이의 막대이음 계면을 형성하면서, 실리콘 포스트(106)의 측벽을 넘어서 뻗어 있고, 금속 브리지 (105)의 측면과 접촉한다. 회로판 도체(109)와 회로(101)는 전기적으로 접속한다.
그러나, 도 1의 집적 회로 접점의 막대 이음 계면은 니켈판(107)과 금속 브리지(105)간의 결합 접착 또는 최종 신뢰도를 통제하거나 보다 확실하게 형성할 수 없다. 이에 대한 여러 이유가 있다. 금속 브리지(105)의 물리적인 측면은 이러한 막대 이음 계면에서 확실하게 결합하기에 충분하게 평평하지 않을 수 있다. 더욱이, 금속 브리지(105)의 측면은 웨이퍼의 측면상의 위치로 인해 세척하기가 어렵다. 그러므로, 금속 브리지(105)의 측면이 평평하지 않거나 완전히 세척되어 있지 않으면, 이러한 막대 이음 계면에서의 결합은 약하다.
이러한 막대 이음 계면의 형성은 니켈판(107)과 금속 브리지(105)에 사용될 수 있는 재질을 제한한다. 그 이유는 또한 금속 브리지(105)와 니켈판(107)이 보다 많은 금속층을 포함할 수 있기 때문이다. 니켈판(107)의 결합층은 효과적인 접점을 형성하기 위해 금속 브리지(105)의 측면에서 각각의 금속층과 결합하도록 형성되어야 한다. 따라서, 금속 브리지(105)와 니켈판(107)의 결합층에 사용될 수 있는 재질의 선택은 제한되어 있다.
도 2는 광각의 플랜지 접점을 이용하여 막대 이음을 피하는 종래의 접점을 도시한다. 실리콘계 회로(101), 절연막(102), 에폭시층(103), 실리콘 캡(104), 금속 브리지(105), 실리콘 포스트(106), 납땜 필릿(108), 회로판 도체(109), 회로판 기판(110), 및 에폭시 부분(111)은 상기 막대 이음 접점과 유사하다. 그러나, 광각 니켈판(112)과 금속 브리지(105)는 수평 플랜지 계면(113)을 가지고 있다. 그 광각 플랜지는 막대 이음이 가지고 있는 문제점을 피하지만, 여러 관련 처리 단계와 접점 제조에서 상대적으로 많은 웨이퍼 영역을 필요로 하면서, 설계가 상대적으로 복잡하다.
본 발명은 전자 디바이스 패키지 및 제조 분야에 관한 것이다. 보다 상세하게는, 본 발명은 반도체, 집적 회로, 다른 전자 회로 및 개별 전자 부품용 개량 접점에 관한 것이다.
본 발명은 유사한 구성 요소는 동일 참조 부호로 표시한 첨부 도면의 그림에서 제한하는 것이 아니라 예시되어 있다.
도 1은 회로판에 납땜되어 있는 종래의 집적 회로 막대 이음 접점의 측단면도를 예시하고 있다.
도 2는 회로판에 납땜되어 있는 종래의 집적 회로 광각 플랜지 접점의 측단면도를 예시하고 있다.
도 3은 상부면이, 각각이 전자 디바이스가 되는 다이의 모사로 타일되어 있는 방법을 도시하는 기판 웨이퍼의 상부면과, 각각이 접점을 가진 두 개의 인접 디바이스에 대한 전자 회로 및 부품을 도시하는 일부 웨이퍼의 단면도를 예시하고 있다.
도 4는 트렌치가 두 개의 전자 디바이스 회로 영역사이의 웨이퍼에 에칭된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 5는 절연체가 패턴에 따라 웨이퍼의 상부의 선택된 일부에 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 6은 양호한 와이어가 절연체와 웨이퍼의 상부에 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 7은 상대적으로 두꺼운 에폭시막이 웨이퍼의 상부면, 절연체, 및 양호한 와이어에 입힌 후의 이전 도면의 웨이퍼 일부의 단면도를 도시하고, 이것은 강하게 고정된 유닛으로 캡슐화하고 캡슐 돌기부를 형성한다.
도 8은 웨이퍼가 전자 디바이스의 바닥을 형성하기 위해 바닥으로부터 세정된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 9는 웨이퍼 바닥의 선택된 일부가 더욱 얇아진 후의 이전 도면의 웨이퍼 일부의 단면도를 도시하고, 이것은 캡슐 돌출부의 바닥에 금박 와이어를 노출시킨다.
도 10은 에폭시 절연 애자가 웨이퍼의 바닥상에 위치된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 11은 절연체가 패턴에 따라 바닥상에 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 12는 접촉 와이어가 바닥에 형성된 후의 이전 도면의 웨이퍼 일부의 단면도,
도 13은 웨이퍼가, 각각이 부착 접점을 가진 전자 디바이스로 절단된 후의 이전 도면의 웨이퍼 일부의 단면도와, 2차원 배열의 복수의 접점을 가진 두 개의 동일 전자 디바이스의 대응 일부 바닥도,
도 14는 회로판에 납땜된 후의 이전 도면의 전자 디바이스와 접점의 단면도,
도 15는 회로판으로 열을 전달함으로써 전자 디바이스에서 발생하는 열을 분산하기 위해 회로판 레벨아래로 떨어뜨리는 하부 기판 표면을 가진 그리고 2차원 배열인 다수의 접점을 가진 이전 도면의 전자 디바이스의 완전한 바닥도,
도 16은 회로판에 납땜된 후의 이전 도면의 드롭 바닥과 접점, 전자 디바이스의 측단면도,
도 17은 어떠한 절연체도 필요하지 않은 갈륨 비소 기판 웨이퍼를 이용하여 만들어지지만, 도 13과 비교가능한 접점과 2개의 전자 디바이스의 측단면도,
도 18은 기판 포스트의 바닥을 형성하기 위해 도 7의 웨이퍼 부분이 바닥부터 얇아진 대체 방법에 따른 측단면도,
도 19는 선택된 부분이 더욱 세정화된 후의 이전 도면의 웨이퍼 부분의 측단면도를 도시하고, 이것은 금박 와이어의 바닥을 노출시키고, 기판 포스트를 형성한다.
도 20은 절연체가 패턴에 따라 웨이퍼의 바닥에 형성된 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 21은 접촉 와이어가 웨이퍼의 바닥상에 형성된 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 22는 각각이 부착 접점을 가진 두개의 전자 디바이스로 분류된 후의 이전 도면의 웨이퍼 부분의 측단면도와, 각각이 2차원 배열의 복수의 접점을 가진 2개의 동일 전자 디바이스의 대응 부분 바닥도,
도 23는 절연체가 필요없는 갈륨 비소 기판 웨이퍼를 이용하여 만들어지지만, 이전 도면과 비교가능한 접점과 두개의 전자 디바이스의 측단면도를 도시한다.
도 24는 불규칙한 형태로, 전자 디바이스에 발생된 열을 회로판에 전달하기 위해 회로판 레벨로 떨어뜨리는 기판 바닥을 가진 그리고 2차원 배열의 복수의 접점을 가진 이전 도면의 전자 디바이스의 완전한 바닥도,
도 25는 도 3의 웨이퍼 부분이 패턴에 따라서 상부면의 선택된 부분에 절연체가 형성된 대체 방법에 따른 측단면도,
도 26은 금박 와이어가 웨이퍼와 절연체의 상부에 형성된 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 27은 상대적 두꺼운 에폭시층이 웨이퍼, 절연체, 및 금박 와이어의 상부에 입혀져, 단단한 유닛으로 캡슐화된 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 28은 기판 포스트의 바닥을 형성하기 위해 바닥부터 얇아진 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 29는 노치가 인접한 전자 회로사이의 바닥에서 절단된 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 30은 인접한 전자 회로의 기판 영역을 분리하고 실리콘 포스트를 형성하는, 추가로 바닥부터 선택적으로 얇아진 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 31은 절연체가 패턴에 따라 웨이퍼의 바닥상에 형성된 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 32는 접점 와이어가 패턴에 따라 웨이퍼의 바닥에 형성된 후의 이전 도면의 웨이퍼 부분의 측단면도,
도 33은 각각 부착 접점을 두개의 전자 디바이스로 분리된 후의 이전 도면의 웨이퍼 부분의 측단면도과, 각각이 2차원 배열의 복수의 접점을 가진 두개의 동일 전자 디바이스의 바닥도,
도 34는 전자 디바이스에 발생된 열을 회로판으로 전달하기 위해 리브 패턴으로 회로판 레벨로 떨어뜨리는 기판 바닥과 2차원 배열의 복수의 접점을 가진 이전 도면의 전자 디바이스중 하나의 완전한 바닥도,
도 35는 절연체가 필요없는 갈륨 비소 기판 웨이퍼를 이용하여 만들어지지만, 도 33과 비교가능한 접점과 두개의 전자 디바이스의 측단면도를 도시한다.
도 36은 갈륨 비소 기판상에 에폭시 절연 애자와 함께 만들어지지만, 도 33과 이전 도면과 비교가능한 접점과 두개의 전자 디바이스의 측단면도를 도시한다.
도 37은 전자 디바이스에서 발생된 열을 회로판에 전달하기 위해 기둥형태로 회로판 레벨로 떨어뜨리는 기판 바닥과 2차원 배열의 복수의 접점을 가진 이전 도면의 전자 디바이스의 완전한 바닥도.
본 발명의 목적은 전자 디바이스의 접점을 제조하는 방법을 간단하게 하는 것이다.
본 발명의 다른 목적은 전자 디바이스의 접점의 안전성과 단순성을 증가시키는 것이다.
본 발명의 다른 목적은 여러 형태의 전자 디바이스에 이용가능한 물리적 그리고 전자적인 특성을 가진 접점을 제공하는 것이다.
따라서, 기판 바닥의 절연 애자(standoff)와, 그 절연 애자로부터, 캡슐 돌기부에 미치는 상부 와이어까지 뻗어 있는 하부 와이어를 포함한 전자 디바이스의 접점이 설명되어 있다.
이러한 접점은 기판의 상부면에 트렌치를 형성하여 제조된다. 이 트렌치는 기판에 부착되거나 이용하여 형성된 이산 부품 또는 전자 회로의 에지근처에 위치될 수 있따. 선택적으로, 회로 또는 부품내의 접점에서 관통 구멍을 가진, 그리고 그 트렌치를 관통하여 어느 정도에서 끝나는 절연층이 형성되어 있다. 접점에서 트렌치까지의 하부 와이어가 형성된다. 기판의 상부는 트렌치내에 캡슐 돌기부를 형성하면서 캡슐화된다.
일실시예에서, 기판은 상부 와이어의 바닥의 일부를 노출시켜, 그 바닥으로부터 선택적으로 얇아진다. 다음 단계에서, 절연 애자는 기판의 바닥 아래에 형성되어 있다. 대안으로, 절연 애자는 선택적으로 얇게 하는 단계시에 기판으로부터 형성될 수 있다. 절연 애자상에 그리고 상부 와이어의 노출부로부터 기판의 바닥에 미치는 하부 와이어가 형성되어 있다.
다른 실시예에서, 상부 표면 트렌치는 없다. 오히려, 상부 와이어와 하부 와이어가 접속되어 있는 트렌치는 캡슐화된 후에 기판의 바닥으로부터 형성되어 있따.
선택적으로, 기판 바닥을 얇게 하면, 접점의 바닥과 실질적으로 공면인 기판의 바닥 부분이 남는다.
본 발명의 다른 특징과 잇점은 다음의 상세한 설명과 첨부한 도면으로부터 분명해 질 것이다.
본 발명은 전자 디바이스의 부품(즉, 다이)또는 수동 또는 능동 회로부근의 디바이스 기판의 바닥에 위치한 절연 애자의 바닥에서 뻗어있는 접촉층을 포함한 전기 또는 전자 디바이스의 여러 형태의 접점과 관련된 실시예를 포함하고 있다. 본 발명은 또한 절연 애자가 없는 실시예를 포함하고, 여기서 접촉층은 기판 절연애자에 걸쳐 뻗어있다. 일실시예는 다이상의 구성요소 또는 회로에서 뻗어있는 상위 와이어 또는 빔에 접촉층을 연결하기 위해 기판의 상부면내의 트렌치를 사용하고, 또 다른 실시예는 바닥 트렌치를 사용한다. 또 다른 실시예는 절연 기판을 포함하고, 또 다른 실시예는 절연층을 가진 전도성 기판을 이용한다. 또 다른 실시예는, 열을 전달하기 위해 디바이스가 부착된 회로판으로 기판이 뻗어 있는 드롭 바닥을 이용한다.
형성된 절연 애자를 구비한 다이 바닥 접점
기판의 바닥에 부착된 절연 애자, 절연 애자에서 뻗어 있는 와이어, 기판과 와이어사이의 절연층을 포함하는 다이 바닥 접점은 도 13, 도 15, 및 도 17로 설명된다. 이러한 접점이 회로판에 부착되는 방법이 도 14와 도 16으로 설명된다. 이러한 접점이 제조되는 방법은 도 3내지 도 13으로 설명된다. 제조시, 웨이퍼는 전형적으로 캐리어만큼 수용된다.
이러한 접점이 제조되는 방법에 대한 간단한 설명은 다음과 같다:
1) 트렌치는 제한되어 있지 않지만, 반도체 웨이퍼와 같이 기판의 상부면에 형성된다. 트렌치는 제한되어 있지 않지만, 집적 회로와 같은 구성요소 또는 전자 디바이스의 에지 부근에 위치될 수 있다. 회로 또는 구성요소는 기판을 이용하여 형성되거나, 기판에 부착된다.
2) 회로내의 접점에 걸쳐 관통 구멍을 가진 절연층이 형성되어 있다. 절연층은 트렌치에서 끝난다.
3) 접점에서 트렌치로 뻗은 상부의 상호접속 와이어 또는 빔이 형성되어 있다.
4) 트렌치의 캡슐 돌기부를 형성하는 기판의 상부가 캡슐된다. 옵션으로, 캡슐제는 캡 층을 포함할 수 있다.
5) 기판은 바닥부터 얇아져서, 최종 전자 디바이스의 바닥을 형성한다. 기판은 캡슐 돌기부상에서 상부 와이어의 바닥의 일부를 노출시키기 위해 바닥부터 선택적으로 추가로 얇아진다.
6) 절연 애자는 기판의 바닥에 부착되거나 형성된다.
7) 상부 와이어의 노출부분에 걸친 관통 구멍을 가진 하부 절연층이 형성되어 있다.
8) 절연 애자상에 그리고 상부 와이어의 노출부분으로부터 기판의 바닥상에서 뻗어있는 하부 와이어 또는 접촉층이 형성되어 있다.
9) 옵션으로, 전자 디바이스의 최상부면은 핀 수(1)의 방향 설정과 부품 타입을 식별하기 위해, 마킹될 수 있다.
10) 웨이퍼는 썰어진다. 일부 실시예에서, 이것은 전자 디바이스의 제조를 완성시킨다.
11) 옵션으로, 전자 디바이스는 캐리어에 부착되는 동안에 여전히 시험될 수 있다.
이러한 제조법을 보다 상세하게 이해하기 위해서, 도 3은 대응 단면으로 기판 웨이퍼(300)의 정면도를 예시하고 있다. 기판 웨이퍼(300)의 상부면은 웨이퍼에 걸쳐 타일화되거나 복제된 직사각형 다이내의 복수의 집적 회로를 제조하는데 사용되었다. 절단 선또는 분할 평면(311)은 기판 웨이퍼(300)가 개별 전자 디바이스--- 다음 조립 공정을 필요로 하지 않는 다이가 아니라, 최종 전자 디바이스로 분할 또는 썰어질 수 있는 평면중 하나이다.
전자 회로의 제조에 적합하고, 에칭, 세이브(shave)등에 적합한 재질은 기판 웨이퍼(300)에 사용될 수 있다. 일부 실시예에서, 기판 웨이퍼(300)는 결정 실리콘 (Si)으로 형성된다. 다른 실시예는 제한되어 있지 않지만 갈륨 비소(GaAs), 실리콘 게르마늄(SiGe), 실리콘 카바이트(SiC), 갈륨 인(GaP) 등과 같은 기판 웨이퍼(300)의 다른 반도체를 사용한다. 또 다른 실시예는 제한되어 있지 않지만 세라믹 물질, 사파이어, 석영 등과 같은 절연 기판을 이용한다.
기판 웨이퍼(300)의 단면이 또한 도 3에 도시되어 있고, 그 단면은 라인(3b)을 따른다. 기판 웨이퍼(300)의 상부면은 전자 회로 영역(301)내의 집적 회로에 사용되었다. 전자 회로 영역(301)은 접점(302)을 포함한다. 전자 신호 또는 전원 공급 전압은 적당히 동작시키기 위해 최종 전자 디바이스 외부의 회로와 접점(302)사이에 연결되어야 한다.
기판 웨이퍼(300)에 제조된 전자 회로를 부착하는 것뿐만 아니라 기판 웨이퍼(300)를 이용하여 전자 회로를 제조하는 여러 기술이 공지되어 있다. 접점 제조 공정 아래의 설명은 전자 회로 또는 구성요소의 제조 또는 기판 웨이퍼(300)에의 부착이 완료되었다고 가정한다.
도 3를 참조하면, 전자 회로 영역(301)는 기판 웨이퍼(300)의 상부면을 이용하여 제조된 집적 회로를 암시한다. 그럼에도 불구하고, 본 명세서 전반에 걸쳐 설명된 기술과 실시예는 기판 웨이퍼(300)에 부착되거나, 이용하여 제조될 수 있는 별개의 전자 부품또는 전자 회로에 적합한 접점에 응용한다. 예를 들어, 제한되어 있지 않지만 커패시터와 같은 별개의 수동 부품 또는 제한되어 있지 않지만 트랜지스터, 파워 트랜지스터, 다이오드, 사이리스터, 전계 효과 트랜지스터(FET) 등와 같은 별개의 능동 부품은 접점(302)을 포함할 수 있고, 여기에 게재된 기술 또는 실시예중 하나에 따라 제조된 접점을 가질 수 있다. 제한이 없는 추가 예로서, 여러 집적 회로 또는 다른 전자 회로는, 접점(302)을 포함할 수 있어서 여기서 게재된 기술 또는 실시예에 따라서 제조된 접점을 가질 수 있는 기판 웨이퍼(300)에 부착될 수 있다.
일반적으로, 전자 회로는, 기판 웨이퍼(300)의 상부면을 커버하면서, 수평과 수직으로 복제되는 사각형 또는 직사각형의 전자 회로 영역(301)에 부착되거나 그영역내에서 형성된다. 두 개의 인접 전자 회로 영역(301)의 에지는 도 3에 또한 도시되어 있다. 접점(302)은 전형적으로 그 에지 근처에 있지만, 원하면 에지에서 멀리 위치될 수 있다.
접점을 제조하는 본 발명의 잇점은 웨이퍼 패킹 밀도를 더 높게 한다는 것이다. 즉, 접점을 전용으로 형성하여야 하는 기판 웨이퍼(300)의 영역은 필요한 것이상으로 예를 들어, 도 2에 도시된 종래의 접점으로 축소될 수 있다. 이것에 의해 웨이퍼에 맞도록 전자 회로 영역(301)을 복제할 수 있고, 따라서 각각의 디바이스의 제조 단가를 낮출 수 있다.
여기서 도 4를 참조하면, 기판 포스트와 함께 접점을 제조하는 제 1 단계는 기판 웨이퍼(300)내의 트렌치를 가깝게 형성하는 것이고, 전자 회로 영역(301)의 에지에 가능한 한 평행하게 하는 것이다. 트렌치(303)는, 제한되어 있지 않지만 습식 화학 에칭, 건식 플라즈마 에칭, 기계적 마이크로 머싱, 절단(saw), 다이아몬드 팁 절단 등과 같은 기술에 의해 형성될 수 있다. 상대적으로 깊지만 좁은 트렌치를, 제한되어 있지 않지만 깊고 좁은 트렌치용으로 특별히 설계된 장비와 에칭 기술등을 이용하여, 다이아몬드 팁 절단 그리고 그다음 에칭하여 초기 트렌치를 절단하는 것과 같이 형성될 수 있게 하는 기술을 이용하는 것이 바람직할 수 있다.
트렌치(303)는 기판 웨이퍼(300)로 상대적 깊은 오목부(예를 들어 150 미크론 깊이)이다. 명백해지는 바와 같이, 트렌치(303)는 최종 디바이스내의 전자 회로 영역(301)옆에 남을 수 있는 기판의 두께보다 더 깊게 형성되어야 한다.
적당한 크기와 형태의 트렌치(303)를 형성하는 다수의 방법이 공지되어 있다. 예를 들어, 에칭되지 않은 기판 웨이퍼(300)의 영역은 다음과 같은 포토리소그래픽 화학 레지스트 및 에칭 공정에 의해 보호되어야 한다.
마스크는 유리판상에 준비될 수 있다. 마스크는 기판 웨이퍼(300)의 영역이 보호되어야 하는지를 결정한다. 기판 웨이퍼(300)는 감광 레지스트층으로 코팅되고, 그 다음, 에칭되어야 하는 영역(또는 에칭되지 않아야 하는 영역)에 자외선이 투사된다. 최종 기판 웨이퍼(300)는 자외선에 노출되었던 (또는 자외선에 노출되지 않은 영역) 레지스트 영역만을 제거하는 레지스트 촉진 화학 용해작용에 영향을 받는다. 레지스트에 의해 보호되지 않은 영역내의 기판 웨이퍼(300)를 에칭하는 화학 에칭 용해작용이 적용된다. 워하는 깊이로 에칭이 일어난 후 레지스트는 레지스트 용해 작용에 의해 제거된다.
다른 실시예에서, 건식 플라즈마 또는 이온 에칭 방법은 상기 습식 화학 에칭 방법 대신에 사용될 수 있다. 대체 실시예에서, 비감광 레지스트층의 상부에 입혀져 발달된 감광층이 될 수 있고, 이것은 에칭 공정에 앞서 선택적으로 제거된다. 적당한 크기와 형태의 트렌치(303)를 형성하는 방법이 사용될 수 있다.
여기서 도 5를 참조하면, 전도성 기판 웨이퍼(300)를 이용하여 실시예에 맞는 접점을 제조하는 다음 단계는 기판 웨이퍼(300)의 선택된 영역상에 절연층(예를 들어, 25 미크론이하의 두께를 가진)을 형성하는 것이다. 절연층(304)은 접점(302)과 트렌치(303) 일부가 절연되어 있지 않은 패턴으로 형성되어 있다.
도 5에 도시된 실시예는 기판 웨이퍼(300)의 상부에 바로 절연층(304)을 가지고 있다. 다른 실시예에서, 절연층(304)은 전자 회로를 형성하는 기타 층(도시 생략)만큼 기판 웨이퍼(300)로부터 분리되어 있다. 이러한 층은, 상호접속층으로 제한되어 있지 않지만, 절연층 등을 포함할 수 있다. 일부 실시예에서, 절연층 (304)은 전자 회로 영역(301)위의 패시베이션 층으로서 작용한다.
절연층(304)은 패턴에 따라 기판의 상부에 절연층의 영역을 선택적으로 형성하는 기술에 의해 형성될 수 있다. 기판 웨이퍼(300)의 상부에 절연 물질의 층을 형성하는 기술이 다음으로 제한되어 있지 않지만 산화 공정에 의해 실리콘 기판 웨이퍼로부터 성장된 실리콘 산화막(기판이 노출되는 영역에 대해서 최소한); 또는 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4), 알루미늄 산화물(Al2O3), 폴리아미드 수지, 에폭시, 아크릴, 기판 웨이퍼(300)의 상부에 증착된 패턴가능 플락스틱등이 이용될 수 있다. 포토리스그래픽 에칭 방법, 감광 절연체에 바로 하는 포토리소그래픽 등의, 그 절연층의 영역을 선택적으로 제거하는 기술이 사용될 수 있다.
여기서 도 6을 참조하면, 접점을 만드는 다음 단계는 상부 상호접속 와이어 (305)(예를 들어, 6-10 미크론 두께와 35 미크론 폭, 또는 현재 실행하기에 적당하다는 정도까지의 폭)또는 빔을 형성하는 것이다. 상호접속 와이어(305)는 전자 회로 영역(301)내의 접점(302)으로부터 트렌치(303)의 비절연 부분으로 뻗어 있다. 제한되어 있지 않지만, 패턴 도금, 금속층의 포토리소그래픽 선택 에칭 다음의 저압력 비활성 가스 분위기의 금속층의 스퍼터링 증착 등의 상호접속 와이어(305) 형성 기술이 사용될 수 있다.
상호접속 와이어(305)는, 제한되어 있지 않지만, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 그 합금, 또는 그 층과 같이, 예를 들어, 적당한 전도성의 금속일 수 있다.
상기 다른 금속, 와이어, 상호접속 또는 접촉층뿐만 아니라 상호접속 와이어 (305)는, 제한되어 있지 않지만, 박막 금속층(금속을 바로 터치하는 것을 피하는 반면 특정 금속사이에 전류가 흐르게 할 수 있는) 또는 얇은 시드 금속층(도금에 의해 금속층을 형성하기가 용이할 수 있는); 다음의 메인층; 다음의 금박 플래시 층(부식을 막을 수 있는)과 같은 금속층이 유리하게 형성될 수 있다.
여기서 도 7를 참조하면, 접점을 형성하는 다음 단계는 기판 웨이퍼(300), 절연층(304), 및 상호접속 와이어(305)를 캡슐하는 것이다. 이러한 구종의 상부면은 단단한 절연 캡슐제의 상대적으로 두꺼운 층(예를 들어, 150 미크론)으로 커버된다. 이러한 캡슐제는 트렌치(303)를 채우고, 캡슐 돌기부(313)를 형성한다.
캡슐층(306)은 에폭시, 유리, 플라스틱, 폴리아미드 수지, 테프론R, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 그 혼합물, 그 층, 또는 다음의 웨이퍼 처리에서 그리고 완전 전자 시스템에서 열 팽창을 고려하여 비전도성이고, 상대적으로 단단하고, 충분히 유연한 다른 재질로 구성될 수 있다. 예를 들어, 캘리포니아주 소재의 전자 재료 분할 산업의 덱스터 코퍼레이션 제조의 HysolRFP4650 에폭시는 캡슐층(306)용으로 적합할 수 있다. 유연한 물질의 대체물로서, 캡슐층(306)은 기판 웨이퍼(300)와 유사한 열팽창 특성을 가진 물질로 구성될 수 있다.
캡슐층(306)은 여러 기술을 이용하여 코팅될 수 있다. 이러한 여러 기술은 캡슐층(306)을 균일 두께로 유지하거나, 캡슐층(306)내에 또는 캡슐층과 기판 웨이퍼(300), 절연층(304), 및 상호접속 와이어(305)사이의 공기 거품을 제거하려고 시도할 수 있다. 몇몇 실시예에서, 기판 웨이퍼(300)은 캡슐층(306)을 형성하기 위해, 가능하면 원심력으로 회전된다. 대체 실시예에서, 캡슐층(306)은 로안에서 양생되는 고온의 절연 에폭시 물질로 구성되어 있다.
몇몇 실시예에서, 캡슐층(306)은, 제한되어 있지 않지만, 실리콘, 폴리실리콘, 비정질 실리콘, 플라스틱, 유리, 에폭시, 알루미늄, 다이아몬드, 그 혼합물, 그 층, 또는 상대적으로 단단한 다른 물질과 같은 물질을 포함하는 상부 또는 캡 층(도시 생략)을 포함할 수 있다. 이러한 캡층은 최종 전자 디바이스를 보다 기계적으로 단단하게 한다. 또한 이것은 동작하는 전자 디바이스에 의해 발생되는 열을 분산하는 열적 콘딧으로서 기능을 한다.
여기서 도 8를 참조하면, 접점을 만드는 다음 단계는 두께를 줄이기 위해 기판 웨이퍼(300)의 바닥으로부터 물질을 제거하는 것이다. 제한되어 있지 않지만, 백 플래닝, 백 래핑, 샌드블래스팅, 그라이딩, 습식 화학 에칭, 건식 플라즈마 에칭등의, 기판 웨이퍼(300)의 후면으로부터 기판 물질을 제거하는 방법이 사용될 수 있다. 기판 웨이퍼(300)의 남은 두께는 최종 디바이스의 기판 두께(예를 들어, 100 미크론)를 결정한다.
여기서 도 9를 참조하면, 다음 단계는, 캡슐 돌기부(313)위의 기판 두께를 줄이기 위해, 기판 웨이퍼(300)의 바닥으로부터 물질을 선택적으로 제거하는 것이다. 제한되어 있지 않지만, 포토리소그래픽 선택 습식 화학 에칭, 포토리소그래픽 선택 건식 플라즈마, 이온 에칭 등의, 기판 웨이퍼(300)의 후면으로부터 기판 물질을 선택적으로 제거하는 방법이 사용될 수 있다. 몇몇 실시예에서, 도 8과 도 9의 얇게 하는 단계는 단일 단계로 결합될 수 있다.
상호접속 와이어(305)의 일부가 캡슐 트렌치의 바닥또는 측면상에 노출되는 경우에 물질이 충분히 제거되어야 한다. 이러한 후면 세선화는 기판 웨이퍼(300)를 여러 부분으로 분리하고, 각각의 전자 디바이스에 대해 하나가 만들어진다.
여기서 도 10를 참조하면, 다음 단계는 기판 웨이퍼(300)의 바닥상에 절연 애자(320)를 형성하는 것이다. 절연 애자(320)는 에폭시, 유리, 플라스틱, 폴리아미드 수지, 테프론R, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 그 혼합물, 그 층, 또는 상대적으로 단단하고, 다음의 웨이퍼 처리와 완전한 전자 시스템 모두에서의 열팽창을 고려하여 유연한 다른 물질과 같은 단단한 물질의 후막(예를 들어, 50 미크론)으로 구성될 수 있다. 예를 들어, 캘리포니아주 소재의 전자 재료 분할 산업의 덱스터 코퍼레이션 제조의 HysolRFP4650 에폭시는 절연 애자(320)용으로서 적합할 수 있다. 유연한 대체물로서, 절연 애자(320)는 기판 웨이퍼(300)와 유사한 열팽창 특성을 가진 물질로 구성될 수 있다.
절연 애자(320)는 여러 기술을 이용하여 부착될 수 있다. 이러한 기술들은 절연 애자(320)를 균일 두께롤 유지하거나, 절연 애자(320)내 또는 절연 애자와 기판 웨이퍼(300)사이의 공기 거품을 제거하려고 한다. 일부 실시예에서, 기판 웨이퍼(300)는 스크린 프로세스에서 바닥에 부착된 절연 애자를 구비하고 있거나, 스크린 또는 마스크가 에폭시 물질을, 절연 애자(320)가 형성되는 위치에서 기판 웨이퍼(300)의 바닥과 접촉시키게 하는 유사한 것이 사용될 수 있다. 다른 실시예에서, 기판 웨이퍼(300)는, 절연 애자가 적당한 위치에 미리 우치된 유연한 디스크 또는 스트립으로부터 에폭시 절연 애자(320)가 바닥에 부착되어 있다.
다른 방법은 감광 플라스틱을 이용하는 것과, 제트 프린터를 이용한 플라스틱상의 프린팅을 포함한다. 형상화가 또한 열 또는 빛을 이용하여 행해질 수 있다. 절연 애자는 구리 볼 절연애자, 실리콘 포스트, 또는 다른 방법을 포함할 수 있다. 여러 다른 방법이 존재하고, 본 발명은 특정 방법에 제한을 두지 않는다.
여기서 도 11를 참조하면, 접점을 만들 때의 다음 단계는 기판 웨이퍼(300)의 바닥상에 패턴에 따라 하위 절연층(321)을 형성하는 것이다. 하위 절연층(31)은 웨이퍼의 바닥상에 노출된 상호접촉층(305)의 부품의 적어도 일부를 커버하지 말아야 한다. 기판(300)이 전도성이면, 하위 절연층(321)은, 도 12와 결부시켜 설명되고 다음 단계에서 형성되는 접촉층(307)로부터 기판(300)을 절연해야 한다. 접촉층(307)의 신뢰성을 높이거나 형성을 쉽게 하기 위해, 하위 절연층(321)이 절연 애자(320)를 완전히 커버하는 것이 유리할 수 있다.
도 5과 결부시켜, 상위 절연층(304)의 치수와 사용될 수 있는 물질의 상기 논의는 또한 절연층(321)에 적용할 수 있다.
여기서 도 12를 참조하면, 접점을 만들때의 다음 단계는 기판 웨이퍼(300)의 바닥상에 하위 와이어, 리드 와이어, 또는 접촉층(307)(예를 들어, 6-10 미크론 두께)을 선택적으로 형성하는 것이다. 접촉층(307)의 각각의 최종 디바이스에 비례하는 한 부분은 상호접속 와이어(305)의 노출부분과 연결된다. 접촉층(307)의 다른 한 끝단은 절연 애자(320)상에서 뻗어있고, 그 바닥위에서 옵션으로 뻗어있고, 만들어지는 각각의 접점의 바닥을 형성한다. 접촉층(307)은 완전히 절연 애자(320)를 커버하고, 각각의 전자 디바이스의 중심을 향해 뻗어있다. 이러한 큰 접촉면이 선택적이어서, 접촉층(307)은 절연 애자(320)의 내부 에지에서 끝나거나, 그 바닥을 부분적으로만 커버할 수 있다.
접촉층(307)은 전자 디바이스의 접점을, 디바이스가 장착된 표면상의 배선과 연결시키는 것을 용이하게 하는 다른 컨덕터 또는 금속으로부터 형성된다. 접속부를 형성하는 데 납땜이 사용되는 실시예에서, 접촉층(307)은, 제한되어 있지 않지만, 니켈(Ni), 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물(ATO), 파라듐-실리사이드, 티타늄(Ti), 텅스텐(W), 티타늄-텅스텐(Ti-W), 인듐 티타늄 산화물(ITO), 알루미늄(Al), 구리(Cu), 플라티늄(Pt), 그 합금, 또는 그 층과 같은 쉽게 납땜가능한 도체로 구성될 수 있다. 금(Au) 또는 은(Ag)은 접촉층(307)용으로 사용될 수 있다.
패턴에 따라 접촉층(307)을 형성하는 방법이 사용될 수 있고, 제한되어 있지 않지만 패턴 도금을 포함한다. 패턴 도금은 물질을 낭비하지 않고, 기화 또는 스퍼터링에 의해 접촉층(307)을 증착한 결과보다 접촉층(307)을 고품질화 하고 고속으로 처리할 수 있다.
패턴 도금의 여러 방법이 공지되고, 접촉층(307)을 형성하는데 사용될 수 있다. 이러한 한가지 방법은 다음과 같다. 티타늄-텅스텐(Ti-W)의 제 1 층(예를 들어, 0.2 미크론 두께)은 기판 웨이퍼(300)의 바닥에 증착된다. 금(Au)의 제 2 층(예를 들어, 0.2 미크론 두께)은 제 1 층위에 증착된다. 제 2 층은, 접촉층(307)이 형성되지 않은 영역에 포토 레지스트층(예를 들어, 6-10 미크론 두께)에 의해 선택적으로 코팅된다. 그 다음, 전기 도금은, 포토 레지스트층보다 더 두꺼울 수 있는 접촉층(307)을 형성하는데 사용된다. 포토 레지스트층은 박리되고, 제 1 층과 제 2 층은 접촉층(307)에 의해 보호되지 않은 곳에서 에칭된다.
접점의 바닥 치수는 접점에서 접점으로 변할 수 있다. 어떠한 접점도 다른 접점과 동일한 폭 또는 길이를 가질 필요가 없다. 내부 접촉 피치는 가변될 수 있다.
일부 타입의 전자 디바이스의 사용에 있어서, 접점의 표면적을 가변할 수 있는 것이 상당한 잇점이 있다. 할 수 없을 때, 단일 접점의 현재 실행 능력을 초과하면, 다수의 접점은 동일 신호 또는 전원 공급 전압 레벨을 실행하는데 전용으로 사용되어야 한다. 또한, 접점의 표면적을 가변할 수 있는 능력은 접점에 의해 유도될 수 있는 저항 및 인덕턴스와 같은 와류의 회로 소자를 감소시킬 수 있다. 전원 전환 소자와 같은 경우에 이러한 감소는 상당히 유리할 수 있다.
몇몇 실시예에서, 전자 디바이스의 정상 표면은, 핀 수 1의 방향 설정과 부품 타입과 동일한 정보를 식별하기 위해, 그 디바이스가 웨이퍼에 여전히 부착되어 있는 동안에 마킹될 수 있다. 스크린 처리 등은 그 마킹을 위해 사용될 수 있다.
이 명세서 전반에 걸쳐 설명된 전자 디바이스는 최종 분리 단계동안 또는 바로 직전에 웨이퍼 형태로 가능한한 시험될 수 있다. 각각의 디바이스의 동작이 인접 디바이스의 접점에 연결되어 있는 접점에 영향을 받지 않는다면, 각각의 디바이스는 개별 디바이스로 분리되기 바로 직전에 가능한 한 시험될 수 있다. 그러나, 시험전에 디바이스를 절단하고 분리하는 것이 보다 일반적이다.
대안으로, 디바이스 분리 및 시험은 3단계로 행해질 수 있다.
1) 기계적으로 분리하기에 그다지 깊지 않지만, 인접 디바이스의 접점을 전기적으로 분리하기에 충분하게 깊게 바닥부터 웨이퍼를 절단 또는 에칭하는 단계;
2) 전자 디바이스의 완전 분리; 및
3) 캐리어상에서 여전히 각각의 개별 전자 디바이스를 시험하는 단계.
전기 분리 단계가 필요한지 여부에 따라, 웨이퍼상에서의 시험은 종래의 기술보다 상당히 비용절감될 수 있고, 여기서 웨이퍼는 시험되고, 웨이퍼내의 불량 다이가 마킹되고, 미마킹 다이는 패키지 다이로 조립되고, 그 패키지 디바이스는 제 2 시간에 시험된다.
대안으로, 패키지 디바이스는 웨이퍼 시험없이 웨이퍼로부터 분리된 후에 시험될 수 있다. 웨이퍼의 생산량이 충분히 높아지면, 웨이퍼 시험 단계는 불필요하다---불량 디바이스가 마킹될지라도, 불량 디바이스의 처리와 다른 처리의 양호한 디바이스를 분류하는 것이 가능한 것은 아니다.
여기서 도 13를 참조하면, 이러한 실시예에 따라 접점을 형성하는 최종 단계는 기판 웨이퍼(300)를 개별 전자 디바이스로 분리하는 것이다. 이러한 분리 단계는, 제한되어 있지 않지만 절단, 에칭 등의 방법에 의해 실행될 수 있다. 절단 또는 에칭에 의해 형성된 분리단계는 최종 전자 디바이스의 외부면을 형성한다.
몇몇 실시예에서, 전자 디바이스는, 웨이퍼가 다이로 분리되는 종래의 기술과 달리, 완전히 패키지되고, 이것은 패키지 디바이스로 조립된다. 대안으로, 추가 시험 또는 마킹단계가 필요할 수 있다. 대안으로, 추가 디바이스 조립 단계는, 본 명세서에 설명된 디바이스의 바닥이 다른 기술을 이용하여 만들어지는 디바이스의 상부의 추가 접점과 결합되는 실시예에서 필요로 된다. 몇몇 형태의 전자 디바이스의 용도에 관하여, 본 명세서에 개시된 접점이 최상부측 연결을 갖는 동일한 전자 디바이스에 결합될 수 있다는 것은 장점이 될 수 있다.
도 13을 참조하면, 동일한 전자 디바이스의 저면도를 나타내고, 이것은 선 13(a)에 따른 단면도이다. 단면은 전자 디바이스의 각각의 에지에 따라 나타낸 접점의 복수열의 일부를 노출한다. 나타낸 것과 같이, 각각의 전자 디바이스의 열에는 단지 몇 개의 접점만이 있다. 실제로는 각 열에는 많은 이런 접점이 있고, 각 에지 상에 접점의 하나이상의 열이 있다. 접점의 크기가 변화할 수 있으므로, 접점은 열을 지어서 정열하지 않을 수 있다.
예를들면, 7.5밀리미터 길이(약 0.3인치)의 측면을 갖는 사각 패키지는 에지당 3개의 접점열을 사용하여 4개의 에지에 따라 총 300개의 접점과, 접점사이에 약 300미크론의 피치를 포함할 수 있다. 또한 예를들면, 38밀리미터의 정사각형 패키지(약 1.5인치)의 에지주위에 200개의 접점을 갖는 전형적인 선행-기술 마이크로프로세서는 약 760 미크론의 상대적으로 conservative한 내부-접점 피치와 에지당 단지 1열의 접점을 사용하여, 상기 실시예에 따라 패키지될 수 있다. 다른 실시예로서, 38 밀리미터 정사각형 패키지의 에지 주위에 1000개의 접점을 갖는 고 집적 회로는 각 에지에 따라 2열을 사용한 약 300미크론의 내부-접점 피치 또는 접점의 4열을 사용한 600 미크론의 내부 접점을 요구할 수 있다.
300미크론의 내부 접점 피치는 다음 실시예의 상기 기판을 사용하여 수월하게 이룰 수 있다. 사실상, 실제로 이룰수 있는 내부-접점 피치는 접점이 아닌 회로판 조건에 의해 한정될 것이다. 150 미크론 미만의 넓이인 컨덕터 사이에 150 미크론 미만의 공간으로는 도 14에 도시한대로 회로판 컨덕터를 성공적으로 제조하기 어려울 것이다. 제조된 접점은 절연애자(320), 바닥 절연층(321) 및 접점층 (307)을 포함한다. 이 접점의 상대적 간결성은 접점이 사용된 회로에 도입되는 와류 소자를 최소화하는 것을 도울 수 있다. 파워-스위치 디바이스등에 한정되지는 않으나 이를 포함하는 몇몇 형태의 디바이스의 몇몇 용도에 관하여, 이것은 현저히 장점일 수 있다.
도 14을 참조하면, 전자 디바이스의 접점은 납땜 필릿(108)으로 회로판 컨덕터(109)에 납땜될 수 있다. 회로판 컨덕터(109)는 회로 기판(110)위에 형성된다. 납땜 필릿(108)은 접점과 회로판 사이에 기계적이고 전기적인 결합을 제공한다. 본 명세서에 개시된 접점은 표면 설치 납땜, 금 압축 결합, 에폭시, 컨덕트 에폭시등과 같은(이에 한정되지 않는다) 다양한 기술을 사용하여 회로판과 결합하는데 적합하다. 본 개시 전반에 기술된 접점은 회로판, 유리판등을(이에 한정되지 않는다.) 포함하는 다양한 장치와의 결합에 적합하다.
도 15을 참조하면, 도 13과 유사한 전자 디바이스의 완전 바닥 표면을 드롭 바닥(315)을 포함하여 나타냈다. 드롭 바닥(315)은 기판(300)의 돌출부이다. 드롭바닥(315)은 도 9와 관련된 상기한 선택적인 세정단계 중에 기판(300)의 바닥일부를 선택적으로 세정하지 않음으로써 형성된다. 이것은 최종 전자 디바이스의 접점의 바닥과 거의 평행한 바닥 표면을 갖는 드롭 바닥(315)을 초래한다.
도 16을 참조하면, 선택적인 세정화는 전자 디바이스와 디바이스가 접점 근처의 영역에 부착된 회로판 사이에 절연애자를 제공한다. 드롭 바닥(315)은 전자 디바이스가 부착된 회로판 또는 다른 장치에 결합되어, 열이 전자 디바이스 밖으로 이동되어 회로판내로 들어오므로, 디바이스를 과열시키지 않고 쉽게 분산될 수 있다.
여기에 나타난 바와 같이, 드롭 바닥(315)은 기판(300) 바닥 표면의 중요한 일부을 형성하는 정사각형의 바닥 표면을 갖는다. 드롭 바닥(315)은 어떤 모양도 가질 수 있으며 전자 디바이스의 열 분산필요성 및, 디바이스가 설치된 회로판등의 열 흡수, 전이 및 분산 특성에 의하여 다소간의 영역을 차지할 수 있다.
도 16에 도시된 바와 같이, 드롭 바닥(315)과 전자 디바이스의 접점 모두는 납땜 필릿(108)으로 회로판 컨덕터와 납땜 될 수 있다. 납땜 필릿(108)은 드롭 바닥(315)에 기계적 결합 및 열 전도를 제공한다. 기판(300)이 전도성이면, 드롭 바닥(315)에 연결된 회로판 컨덕터(109)는 전기적으로 절연되거나 전자 디바이스에 적당한 기판 전압에 머물러야 한다.
절연 기판상에 형성된 절연애자를 갖는 다이-바닥 접점
도 17을 참조하면, 절연 기판을 사용한 전자 디바이스용 접점을 나타냈다. 접점은 절연애자 및 그 절연애자 위로 뻗은 와이어를 포함한다.
접접이 제조되는 방법에 대한 간단한 설명은 다음과 같다.
1) 한정하는 것은 아니지만 반도체 웨이퍼 같은 기판의 상부 표면에 비교적 큰 트렌치를 형성한다. 트렌치는 한정하는 것은 아니지만 집적 회로같은 전자 회로 또는 소자의 에지근저에 위치할 수 있다. 회로나 소자는 기판을 사용하여 형성되거나 기판에 부착된다.
2) 접점에서 트렌치로 뻗은 상부의 내부연결 와이어 또는 빔을 형성한다.
3) 기판의 상부를 캡슐화해서, 트렌치에 캡슐 돌출부를 형성한다. 선택적으로, 캡슐부는 캡(cap)층을 형성한다.
4) 기판을 바닥으로부터 세정해서, 최종 전자 디바이스의 바닥 표면을 형성한다. 기판을 선택적으로 바닥으로부터 더 세정해서, 캡슐 돌출부상에 상부 와이어의 바닥표면의 일부를 노출한다.
5) 절연 애자를 기판의 바닥 표면상에 부착하거나 형성한다.
6) 기판의 바닥표면상에서 상부 와이어의 노출부으로부터 절연애자로 뻗는 하부 와이어 또는 접점층을 형성한다.
7) 선택적으로, 파트 형태와 핀 번호(1)의 지향을 확인하기 위하여, 전자 디바이스의 상부 표면을 표시한다.
8) 웨이퍼를 자른다. 몇몇 실시예에서는, 이것이 전자 디바이스의 제조를 완료한다.
9) 선택적으로, 전자 디바이스는 캐리어에 부착된 상태로 테스트된다.
갈륨 비소는 실리콘과 달리 갈륨 비소가 도핑되지 않는 한 전기가 거의 전달되지 않는 반도체이다. 패턴가능 절연층(304 및 321)은 갈륨 비소가 사용된 실시예, 또는 기판 웨이퍼가 한정되지는 않으나 사파이어나 석영같은 절연체로 만들어진 다른 실시예에서는 필요치 않다. 또한, 도 5에 관계된 상기한 패턴가능한 절연체를 첨가하는 단계도 필요하지 않다. 더욱이, 내부연결 와이어(305) 및 접점층(307)은 단지 전기 전도성이 없어야 할 부분에 단지 갈륨 비소 기판에 불순물을 첨가하지 않음으로써 기판 웨이퍼(300)로부터 절연될 수 있다.
도 17은 기판으로서 갈륨 비소를 사용하는 실시예를 초래하는 접점을 도시한다. 도 13의 접점과 도 17에 도시된 접점의 주 차이점은 절연층(304 및 321)이 없다는 것이다. 연결부(310)는 내부연결 와이어(305)가 그것과 연결된 부분이 전도성이 되도록 갈륨 비소를 도핑함으로써 형성된다.
본 절연 기판 실시예에 따른 접점을 생산하는데 요구되는 방법은 전도성 기판에 대하여 개시된 것보다 더욱 단순하다. 이런 간결성은 비용 절감과 높은 수율같은 장점을 초래한다. 또한, 생산된 접점은 전도성 기판보다 더 작은 소자를 갖고, 이것은 접점의 신뢰성을 개선시키는 것을 돕는다.
기판 절연애자를 갖는 다이 바닥 접점
기판 절연애자를 포함하는 접점, 그 위로 뻗는 와이어 및 그 사이에 형성된 절연층을 도 22에 나타냈다. 이런 접점이 제조되는 방법에 대한 예를 도 3 내지 도7 및 도 18 내지 도 22에 나타냈다. 도3 내지 도 7 및 그들이 나타내고 포함하는 단계와 물질은 이전에 더욱 상세히 논의되었다.
이런 접점이 만들어지는 방법에 대한 간단한 설명은 다음과 같다:
1) 한정되지는 않으나 반도체 웨이퍼같은 기판의 상부 표면에 비교적 큰 트렌치를 형성한다. 트렌치는 한정되지는 않으나 집적 회로같은 전자 회로 또는 소자의 에지 근처에 위치할 수 있다.
2) 회로내 연결부 위에 있는 관통구를 갖는 상부 절연층을 형성한다.
절연층은 트렌치를 통하여 갈라지며 끝난다.
3) 연결부로부터 트렌치위로 뻗는 상부 또는 내부연결와이어를 형성한다.
4) 기판의 최상부를 캡슐화해서, 트렌치안에 캡슐화된 돌출부를 형성한다. 선택적으로, 캡슐화된 것은 캡(cap)층을 포함한다.
5) 기판을 바닥으로부터 세정해서, 기판 절연애자의 바닥 표면을 형성한다. 선택적으로 기판을 바닥으로부터 더 세정해서 캡슐화된 돌출부상에 상부 와이어의 바닥 표면의 일부를 노출시키고 기판 절연애자의 측벽을 형성한다.
6) 상부 와이어의 노출부위에 관통구를 갖는 하부 절연층을 형성한다.
7) 기판의 바닥 표면상에서 상부 와이어의 노출부에서 절연애자위로 가는 저 와이어 또는 접점층을 형성한다.
8)선택적으로, 파트 형태와 핀 번호(1)의 지향을 확인하기 위해 전기 디바이스의 상부 표면을 표시한다.
9) 웨이퍼를 자른다. 몇몇 실시예에서는, 이것이 전자 디바이스의 제조를 완료한다.
10) 선택적으로, 전자 디바이스를 캐리어에 부착한 채 테스트한다.
도 18을 참조하면, 접점을 제조하는데 있어서 다음단계는 도 7에 나타낸 것과 같이 기판 웨이퍼(300)를 취하여, 이것의 두께를 감소시키기 위하여 바닥 표면에서 물질을 제거하는 것이다. 한정하는 것은 아니지만 백 플래닝, 백 래핑, 샌드블라스팅, 그라이딩, 습식 화학 에칭, 건식 플라즈마 에칭등과 같은 어떤 방법도 기판 웨이퍼(300)의 뒤로부터 기판물질을 제거하는데 사용될 수 있다
명백하게 될 것이지만, 기판 웨이퍼(300)의 잔류 두께는 최종 디바이스에서 접점중의 기판 절연애자의 높이를 결정한다. 예를들면, 기판 웨이퍼를 150 미크론의 두께로 세정하는 것은 최종 패키지 디바이스중의 100 미크론 두께의 기판 및 접점의 바닥 표면과 디바이스의 바닥 표면사이에 50 미크론 두께의 절연애자를 허용한다.
도 19을 참조하면, 다음 단계는 캡슐 돌출부 위의 기판 두께를 감소시키기 위하여 도 15 및 16의 드롭 바닥과 유사한 기판 절연애자(325)의 측벽을 형성하기 위하여 기판 웨이퍼(300)의 바닥 표면으로부터 물질을 선택적으로 제거하는 것이다. 한정하는 것은 아니지만 다음과 같은, 기판 웨이퍼(300)의 뒷면에서 기판 물질을 선택적으로 제거하는 어떤 방법도 사용될 수 있다: 포토-리토그래픽 선택 습식 화학적 에칭; 포토-리토그래픽 선택적 건식 플라즈마; 이온 에칭등이다. 몇몇 실시예에서는, 도 18 및 도 19의 세정단계가 하나의 단계로 결합될 수 있다.
내부연결 와이어(305)의 일부가 캡슐부 트렌치의 바닥 또는 측면에 노출되도록 충분한 물질이 제거되어야 한다. 이 뒷면(back) 세정은 기판 웨이퍼(300)를 두 부분으로 분리하는데, 각각 최종 전자 디바이스를 위한 것이다. 또한, 기판 절연애자(325)가 요구되는 높이에 도달하도록 충분한 물질이 제거되어야 한다.(예를 들면, 50 미크론)
도 20을 참조하면, 접점을 제조하는데 있어서 다음단계는 패턴에 따라 기판 웨이퍼(300)의 바닥 표면상에 하부 절연층(321)을 형성하는 것이다. 하부 절연층(321)은 도 11과 관련하여 위에서 논의하였다.
도 21을 참조하면, 접점을 제조하는데 있어서 다음 단계는, 패턴에 따라 기판 웨이퍼(300)의 바닥 표면상에 하부 와이어 또는 접점층(307)을 형성하는 것이다. 접점층(307)은 도 12와 관련하여 위에서 논의하였다.
본 실시예에 따른 접점을 제조하는데 있어서 최종단계는, 도 22에 도시한 바와 같이 기판 웨이퍼(300)를 각각의 전자 디바이스로 분리하는 것이다. 도 22는 각각 부착된 접점을 갖는 절삭되고, 에칭되고 또는 최종 디바이스로 분리된 후의 선행도면의 웨이퍼의 단면도이다. 도 22는 또한 선행도면의 동일한 2개의 디바이스의 일부 저면도를 나타내고, 이전 도면은 선 22(aa)에 따른 단면도이다. 각 디바이스는 디바이스의 각각의 에지를 따라 복수열로 배열된 복수의 접점을 갖는다.
몇몇의 실시예에서, 전자 디바이스는 웨이퍼가 다이로 분리되고 이어서 패키지된 디바이스로 조립되는 선행-기술 기법과는 다르게 현재 완전히 패키지되었다. 양자택일로, 추가의 테스트 또는 마킹 단계가 요구될 수 있다. 대안으로, 추가의 디바이스 조립 단계가 본 명세서에 개시된 디바이스의 바닥상의 접점이 다른 기법을 이용하여 제조된 디바이스의 최상부상의 추가의 접점과 결합되는 실시예에서 요구될 수 있다. 몇몇 형태의 전자 디바이스의 용도에 대하여, 본 명세서에 개시된 접점이 최상부측 연결을 갖는 동일한 전자 디바이스내에 결합할 수 있는 것은 잠재적인 장점이다.
절연 기판상의 기판 절연애자를 갖는 다이-바닥 접점
절연 기판을 사용하는 전자 디바이스용 접점을 도 23 및 도 24에 도시했다. 접점은 기판 절연애자 및 절연애자위로 뻗은 접점층 또는 저 와이어를 포함한다.
이런 접점이 어떻게 제조되는지에 대한 간단한 설명을 다음과 같다.
1) 한정하는 것은 아니지만 반도체같은 기판의 최상부 표면에 비교적 큰 트렌치를 형성한다. 트렌치는 한정하는 것은 아니지만 집적회로 같은 전자 회로 또는 소자의 에지 근처에 위치할 수 있다. 회로 또는 소자는 기판을 이용하여 형성하고, 또는 기판에 부착된다.
2) 연결부에서 트렌치로 뻗은 상부 내부연결와이어 또는 빔을 형성한다.
3) 기질의 최상부를 캡슐화해서, 트렌치에 캡슐 돌출부를 형성한다. 선택적으로, 캡슐부 캡층을 포함한다.
4)기판을 바닥으로부터 세정해서, 최종 전자디바이스의 바닥 표면을 형성한다. 기판을 선택적으로 바닥으로부터 더 세정해서, 캡슐 돌출부상의 상부 와이어의 바닥 표면의 일부를 노출시키고 기판 절연애자를 형성한다.
5) 기판의 바닥 표면상에서 상부 와이어의 노출부으로부터 절연애자로 뻗는 하부 와이어 또는 접점층을 형성한다.
6) 선택적으로, 파트 형태 및 핀 번호(1)를 확인하기 위해 전자 디바이스의 상부 표면을 표시한다.
7) 웨이퍼를 자른다. 몇몇 실시예에는, 이것이 전자 디바이스의 제조를 완료한다.
8) 선택적으로, 전자 디바이스를 캐리어에 부착한 채 테스트한다.
갈륨 비소는 실리콘과 달리 갈륨 비소에 불순물이 첨가되지 않는 한 전기가 거의 통하기 않는 반도체이다. 패턴가능 절연층(304 및 321)은 갈륨 비소가 사용된 실시예, 또는 기판 웨이퍼가 한정하는 것은 아니지만 사파이어, 석영등과 같은 절연체로 만들어진 다른 실시예에서는 필요하지 않다. 또한, 도 5 및 도 20과 관련된 상기 패턴가능 절연체의 첨가단계도 필요없다. 오히려, 내부연결 와이어(305) 및 접점층(307)이 단지 전기 전도성이 없어야 할 부분에 갈륨 비소에 불순물을 첨가하지 않음으로써 기판 웨이퍼(300)로부터 절연시킬 수 있다.
도 23은 기판으로 갈륨 비소를 사용하는 실시예를 초래하는 접점을 도시한다. 도 22의 접점과의 주요한 차이점은 절연층(304 및 321)이 없다는 것이다. 연결부(310)는 내부연결와이어(305)가 이것과 연결된 점에서 전도성이 되도록 갈륨 비소에 불순물을 첨가함으로서 형성한다.
본 절연 기판 실시예에 따른 접점을 생산하는데 요구되는 방법은 전도성 기판에 대해 개시된 것보다 매우 간단하다. 이런 간결성은 비용 절감과 높은 수율과 같은 장점을 초래 할 것이다. 또한, 생산된 접점은 전도성 기판보다 더 적은 소자를 가지며, 이것은 접점의 신뢰성을 개선하는 것을 도울 것이다.
도 24는 불규칙한 형상의 드롭 바닥(315)를 포함한다는 점을 제외하고는 이전 도면과 유사한 전자 디바이스를 도시한다. 드롭 바닥(315)은 기판(300)의 융기한 부분이다. 이것은 최종 전자 디바이스의 접점의 바닥표면과 거의 공면인 바닥을 갖는다. 드롭 바닥(315)은 도 15와 관련해서 위에서 논의되었다.
여기에 보인바와 같이, 드롭 바닥(315)은 불규칙한 바닥표면을 갖고, 아마도 드롭 바닥(315)이, 실열이 발생되는 전자 회로나 디바이스의 부분 아래로 융기하도록 하기위하여 설계된 것이다. 드롭 바닥(315)은 어떤 모양도 가질 수 있고 전자 디바이스의 열 분산의 필요성 및 디바이스가 설치된 회로판이나 기타 장치의 열 흡수, 이동 및 분산 특성에 의하여 다소간의 영역을 차지할 수 있다.
단일 바닥-표면 트렌치를 사용해서 제조된 기판 절연애자를 갖는 다이-바닥 접점.
기판 절연애자, 그 위로 뻗은 와이어 및 그 사이의 절연층을 포함하는 접점을 도 33 및 도 34에 도시했다. 어떻게 이런 접점을 제조했는지를 도 3 및 도 25내지 도 34에 나타냈다.
이런 접접이 제조되는 방법에 대한 간단한 설명은 다음과 같다.
1) 상부위 절연층을 한정하는 것은 아니지만 반도체 웨이퍼같은 기판의 최상부표면에 형성한다. 최종 전자 디바이스(한정하는 것은 아니지만 집적 회로같은)를 구성할 회로나 소자를 기판을 사용해서 형성하거나, 또는 기판에 부착한다. 상부 절연층은 회로내에 연결부 위에 관통구를 갖는다. 또한, 절연층은 인접한 전자 디바이스를 분리할 판 앞에서 끝난다.
2) 연결부에서 분리판으로 뻗는 상부 내부연결와이어 또는 빔을 형성한다.
3) 기판의 최상부를 캡슐화 한다. 선택적으로, 캡슐부는 캡층을 포함한다.
4) 기판을 바닥으로부터 세정해서, 기판 절연애자의 바닥표면을 형성한다. 선택적으로 기판을 바닥으로부터 더욱 세정해서, 기판 절연애자의 측벽을 형성한다. 이 선택적인 세정화는 또한 기판의 바닥표면에 비교적 큰 트렌치를 형성해서, 상부 와이어의 바닥 표면의 일부를 노출한다. 이 선택적인 세정화는 디바이스 분리판을 따라 절단하고 이어서 에칭함으로서 수행될 수 있다.
5) 상부 와이어의 노출부 위에 관통구를 갖는 하부 절연층을 형성한다.
6) 하부 절연층의 바닥 표면상에 상부 와이어의 노출부에서 절연애자로 뻗은 하부 와이어 또는 접점층을 형성한다.
7) 선택적으로, 파트 형태 및 핀 번호(1)의 지향을 확인하기 위하여 전자 디바이스의 최상부 표면을 표시한다.
8) 웨이퍼를 자른다. 몇몇 실시예에서는, 이것은 전자 디바이스의 제조를 완료한다.
9) 선택적으로, 전자 디바이스를 캐리어에 부착한 채 테스트한다.
이 제조 방법을 더 자세하게 고려하면, 이 제조 방법의 초기 단계의 기재를 상기한 도 3을 참고하여 알 수 있을 것이다.
도 25에 관련된 방법에 이어서, 도 3에 나타낸 웨이퍼의 최상부는 절연층(304)으로 선택적으로 코팅된다. 절연층(304)은 도 5와 관련하여 상기에 논의되었다.
도 26에 도시된 다음 단계에서는, 빔 또는 상부 내부연결 와이어(305)가 형성된다. 내부연결 와이어(305)는 전자 회로영역(301)내의 연결부(302)에서 트렌치 (303)의 비절연부분으로 뻗는다(예를들면, 6 내지 10 미크론 두께 및 10 미크론 넓이 또는 흐르는 전류에 적당한 모든 넓이). 내부연결 와이어(305)는 도 6에 관련되어 위에서 논의되었다.
도 27을 참조하면, 다음 단계에서는, 기판 웨이퍼(300), 절연층(304) 및 내부연결 와이어(305)가 캡슐화된다. 이 구조의 최상부 표면은 강력한 절연 캡슐부의 비교적 두꺼운 막(예를들면, 150미크롱)으로 덮혀있다. 캡슐부층(305)은 도 7과 관련하여 위에 논의되었다.
도 28을 참조하면, 다음 단계에서는, 기판 웨이퍼(300)의 두께를 감소시키기 위하여 이것의 바닥표면으로부터 세정한다. 한정하는 것은 아니지만 백 플래닝(back planning), 백 래핑(back lapping), 샌드블라스팅, 그라이딩, 습식 화학 에칭, 건식 플라즈마 에칭등의 기판 웨이퍼(300)의 뒷면(back)에서 기판 물질을 제거하는 어떤 방법도 사용될 수 있다.
명백하게 될 것이지만, 기판 웨이퍼(300)의 남아있는 두께는 최종 디바이스중의 접점내의 기판 절연애자의 높이를 결정한다. 예를들면, 기판 웨이퍼를 150 미크롱의 두께로 세정하는 것은 최종 디바이스에서 기판을 100미크론 두께로 하는 것과 접점의 바닥 표면과 디바이스의 바닥 표면사이에 50 미크론 두께의 절연애자를 허용한다.
다음 단계는 기판 웨이퍼(300)의 기판두께를 분리판(311)에 따라 감소하기 위하여 기판 웨이퍼(300)의 바닥 표면으로부터 물질을 선택적으로 제거하는 것이다. 한정하는 것은 아니지만 다음과 같은, 기판 웨이퍼(300)의 뒷면으로부터 기판 물질을 선택적으로 제거하는 어떤 방법도 사용될 수 있다; 다이아몬드 절삭, 포토-리토그래픽 선택적 습식 화학 에칭; 포토-리토그래픽 선택 건식 플라즈마; 이온 에칭등.
도 29 및 도 30에 도시된 바와 같이, 우선 다이아몬드 형상 절삭이 행해질 수 있고, 이어서 선택적 에칭이 사용되어 절삭을 확장하고 기판 절연애자를 형성할 수 있다. 몇몇 실시예에서는 도 29 및 도 30의 세정화 단계를 하나의 단계로 결합할 수 있다.
내부연결 와이어(305)가 캡슐부 트렌치의 바닥 혹은 측면에 노출되도록 충분한 물질이 제거되어야 한다. 또한, 기판 절연애자(325)가 요구되는 높이(예를 들어, 50미크론)에 도달하도록 충분한 물질이 제거되어야 한다. 이 뒷면 세정화는 기판 웨이퍼(300)를 각각 최종 전자 디바이스에 대한 별개의 부분으로 분리한다.
도 4 및 9을 참조하면, 우선 도 4에, 도 9에 다시 나타낸 최상부 트렌치 (303)는 도 29에 나타낸 절삭기(340) 및 도 31에 나타낸 트렌치(352)와 관련되어 위에서 논의된 동일한 기법을 이용하여 성취될 수 있다. 우선, 최상부 트렌치(303)를 도 29의 절삭기(340)와 같은 다이아몬드 형상의 절삭기로 잘라서 이것의 기판 두께를 감소시킨다. 그리고, 선택적 에칭을 사용하여 도 4에 나타낸 형상대로 트렌치(303)를 확장할 수 있다. 마찬가지로, 도 9에 나타낸 바닥 트렌치(350)를 다이아몬드-형상 절삭기로 동일한 방식으로 예비 절삭하고 선택적으로 에칭하여 도 9에 나타낸 형상을 이룰 수 있다.
도 31에 도시한 대로, 접점의 제조에 있어서 다음 단계는 패턴에 따른 기판 웨이퍼(300)의 바닥 표면상에서 하부 절연층(321)을 형성하는 것이다. 하부 절연층(321)은 도 11과 관련하여 위에서 논의되었다.
도 32에 도시한 대로, 접점을 제조하는데 있어서 다음 단계는 패턴에 따라 기판 웨이퍼(300)의 바닥 표면상에 하부 와이어 또는 접점층(307)을 형성하는 것이다. 접점층(307)은 도 12와 관련하여 위에서 논의되었다.
본 실시예에 따른 접점을 제조하는데 있어서 최종 단계는 기판 와이퍼(300)를 도 33에 도시된 부착된 접점의 셋트를 각각 갖는, 완성된 전자 디바이스로 분리하는 것이다. 이 절삭, 에칭등에 형성된 분리는 접점의 형성을 마친다. 도 33은 또한 선행 도면의 동일한 2개의 다이의 저면도를 나타내고, 선행도면은 선 33(a)에 따른 단면도이다. 각 다이는 각 에치에 따라서 복수 열의 접점을 갖는다.
몇몇의 실시예에서, 전자 디바이스는 웨이퍼가 다이로 분리되고 이어서 패키지된 디바이스로 조립되는 선행 기술 기법과 달리 현재 완전히 패키지된다. 대안으로, 추가의 테스트 또는 표시 단계가 요구될 수 있다.
양자 택일로, 추가의 디바이스 조립 단계가 본 명세서에 개시된 디바이스의 바닥상의 접점이 다른 기술을 사용하여 제조된 디바이스의 최상부의 추가의 접점과 결합되는 실시예에서 요구될 수 있다. 몇몇 형태의 전자 디바이스의 몇몇 용도에서, 본 명세서에 개시된 접점이 최상부측 연결을 갖는 동일한 전자 디바이스에 결합할 수 있다는 것은 장점이 될 수 있다.
도 34을 참조하면, 디바이스가 리브형상의 드롭 바닥(315)을 포함하는 것을 제외하면, 선행 도면과 유사한 전자 디바이스의 완전 저면도를 나타냈다. 드롭 바닥(315)은 기판(300)의 돌출부이다. 그들은 도 31과 관련되어 논의된 세정화 단계 중에 기판 부분(300)의 바닥의 적어도 일부를 선택적으로 세정하지 않음으로써 형성된다. 드롭 바닥(315)은 도 15, 도 16 및 도 24와 관련하여 위에서 논의되었다.
단일 바닥-표면 트렌치 및 절연 기판을 사용하여 제조된 기판 절연애자를 갖는 다이-바닥 접점.
절연 기판 절연애자 및 그 위로 뻗은 와이어를 포함하는 접점을 도 35에 나타냈다.
이런 접점이 제조되는 방법에 대한 간단한 설명은 다음과 같다.
1) 상부 또는 내부연결 와이어나 빔을 한정되지는 않으나 반도체 와이어같은 기판의 최상부 표면에 형성한다. 최종 전자 디바이스(한정되지는 않으나 집적 회로같은)을 구성하는 회로 또는 소자는 기판을 사용하여 형성되거나 기판에 부착된다. 상부 내부연결 와이어는 회로내에서 연결부에서 디바이스 사이의 분리판으로 뻗는다.
2) 기판의 최상부를 캡슐화한다. 선택적으로, 캡슐부는 캡층을 포함한다.
3)기판을 바닥으로부터 세정하여, 기판 절연애자의 바닥 표면을 형성한다. 기판을 선택적으로 바닥으로부터 더 세정하여 , 기판 절연애자의 측벽을 형성한다. 이 선택적 세정화는 기판의 바닥 표면에 비교적 큰 트렌치를 형성함으로서, 상부 와이어의 바닥 표면의 일부를 노출한다. 이 선택적 세정화는 우선 디바이스 분리판을 따라 절삭하고 그다음 에칭함으로서 수행될 수 있다.
4) 하부 절연층의 바닥 표면상에서 상부 와이어의 노출부에서 절연애자 위로 뻗은 하부 와이어 또는 접점층을 형성한다.
5) 선택적으로, 파트 형태 및 핀 번호(1)를 확인하기 위하여 전자 디바이스의 최상부 표면을 표시한다.
6) 웨이퍼를 자른다. 몇몇 실시예에서는 이것이 전자 디바이스의 제조를 완료한다.
7) 선택적으로, 전자 디바이스를 캐리어에 부착한 채 테스트한다.
도 35는 기판 절연애자상에 절연기판 및 다이-바닥 접점을 사용한 실시에에 따른 접점을 나타낸다. 도 33의 실리콘-기초한, 기판-절연애자 접점과 주요한 차이점은 절연층(304 및 321)이 없다는 것이다. 절연 기판이 갈륨 비소라면, 내부연결 와이어(305)에 전기적으로 연결될 부분이 도전성이 되기 위하여 갈륨 비소에 불순물을 첨가함으로써, 연결부(310)를 형성할 수 있다.
본 절연 기판 실시예에 따른 접점을 생산하는데 요구되는 방법은 도전성 기판에 대해 개시된 것보다 더 간단하며, 이것은 비용 절감 및 높은 수율같은 장점을 초래한다. 또한, 생산된 접점은 도전성 기판보다 더 적은 소자를 갖고, 이것은 접점의 신뢰성을 개선하는데 도움을 준다.
본 실시예의 접점의 상대적 간결성은 접점이 사용되는 회로내로 도입되는 와류 소자 최소화하는 것을 도울 수 있다. 한정하는 것은 아니지만 파워-스위치 디바이스같은 몇몇 형태의 디바이스의 몇몇 용도에서, 이것은 중요한 장점일 수 있다.
단일 바닥 표면 트렌치 및 절연 기판을 사용하여 제조된 형성된 절연애자를 갖는 다이-바닥 접점.
형성된 절연애자 및 이 위로 뻗은 와이어를 포함하는 접점을 도 26에 나타냈다.
이런 접점이 어떻게 제조될 수 있는지에 대한 간단한 설명은 다음과 같다:
1)상부 또는 내부연결 와이어나 빔을 한정하는 것은 아니지만 반도체 와이어같은 기판의 최상부 표면에 형성한다. 최종 전자 디바이스(한정하는 것은 아니지만 집적회로 같은)를 구성할 회로 또는 소자는 기판을 사용해서 형성하거나 기판에 부착한다. 상부의 내부연결 와이어는 회로내에서 연결부에서 장치사이의 분리판까지 뻗는다.
2) 기판의 최상부를 캡슐화 한다. 선택적으로, 캡슐부는 캡층을 포함한다.
3)기판을 바닥으로부터 세정함으로써, 최종 디바이스의 바닥 표면을 형성한다. 기판을 선택적으로 바닥으로부터 더 세정함으로써 기판의 바닥 표면에 상대적으로 큰 트렌치를 형성하고, 상부 와이어의 바닥 표면의 일부를 노출한다. 이 선택적인 세정화는 우선 디바이스 분리판을 따라 절삭하고 에칭함으로써 수행할 수 있다.
4) 절연애자를 웨이퍼의 바닥 표면상에 형성한다.
5) 하부 절연층의 바닥 표면상에서 상부 와이어의 노출부에서 절연애자 위로 뻗는 하부 와이어 또는 접점층을 형성한다.
6)선택적으로, 차트 형태 및 핀 번호(1)의 지향을 확인하기 위하여, 전자 디바이스를 표시한다.
7) 웨이퍼를 자른다. 몇몇 실시예에서, 이것은 전자 디바이스의 제조를 완료한다.
8) 선택적으로, 전자 디바이스를 캐리어에 부착한 채 테스트한다.
도 36은 형성된 절연애자상에서 절연 기판 및 다이-바닥 접점을 사용하는 실시예에 따른 접점을 나타낸다. 도 35의 절연-기판, 기판-절연애자 접점과 주요한 차이점은 기판 절연애자(325)가 형성된 절연애자(320)로 교체된 것이다. 형성된 절연애자(320)는 도 10과 관련하여 위에서 논의되었다.
도 37은 선행도의 전자 디바이스 중 하나의 완전 저면도를 2차원 배열된 복수의 접점 및 기둥형 패턴으로 떨어져 회로판 수준이 된 바닥기판 표면과 함께 나타낸다.
드롭 바닥을 갖는 다이-바닥 접점
도 15, 도 16, 도 24, 도 34; 및 도 37은 적어도 하나의 드롭 바닥(305)을 포함하는 접점 실시예를 나타낸다. 드롭 바닥(315)은 기판(300)의 돌출부이다. 드롭 바닥(315)은 최종 전자 디바이스의 접점의 바닥과 거의 공면하는 바닥 표면을 갖는다.
드롭 바닥(315)은 캡슐 돌출부의 바닥상에서 와이어를 노출하는 세정단계의 일부중에 기판 일부(300a)의 바닥의 일부를 선택적으로 세정하지 않음으로써 형성한다. 드롭 바닥(315)을 형성하는 것은 때때로 드롭 바닥(315)의 바닥 표면을 형성하는 1차 세정단계 및 이어서 드롭 바닥(315)를 더 이상 세정하지 않고 와이어를 노출시키는 선택적인 2차 세정단계를 요구한다.
드롭 바닥(315)은 전자 디바이스가 부착되는 회로판, 유리판등과 기계적으로 연결되고, 따라서 열은 전자 디바이스의 밖으로 이동되어 큰 시스템으로 들어가서, 여기서 열은 디바이스를 과열하지 않고 쉽게 분산될 수 있다. 선택적으로, 드롭 바닥(315)은 전기적으로 회로판과 연결될 수 있고, 기판 전압 또는 디바이스에 대한 신호를 공급하는데 사용될 수 있다.
본 명세서에서는, 단지 접점 형태 또는 실시예의 선택된 서브세트에 관련하여서만 설명되었으나, 드롭 바닥(315)은 여기에 기술된 접점의 모든 형태 또는 실시예와 함께 사용될 수 있다.
드롭 바닥(315)은 다양한 형상을 갖는 것으로 본 명세서에 기술된다.
1) 도 15에 나탄낸 것과 같은, 전자 디바이스의 대부분의 바닥 표면을 차지하기에 충분한 크기의 정사각형 또는 직사각형;
2)도 24에 나타낸 것과 같은, 상당한 열을 발생하는 전자 디바이스의 일부를 차지하는 불 규칙적 형상;
3) 도 34에 나타낸 것과 같은 리브-형상; 및
4) 도 37에 나타낸 것과 같은 리브-형상.
드롭 바닥(315)은 한정하는 것은 아니지만 상기의 형상, 수평 리브, 수직 리브, 각진 리브, 단일 리브 또는 디바이스의 중간에 넓게 strip down, 그것의 조합 및 그것의 패턴등을 포함하는 어떤 형상을 취할 수 있다.
디바이스 장치내의 드롭-바닥(315)의 형상 및 드롭-바닥(315)의 수는 전자 디바이스의 크기, 전자 디바이스의 열 발생 특징, 전자 디바이스가 부착될 회로판 또는 장치의 열 흡수 특성 및 전자 디바이스를 회로판에 부착하는 방법의 특징을 고려하여 선택될 수 있는 선택적 디자인이다. 예를들면, 작은 디바이스에서는, 이것의 바닥 표면의 대부분을 차지하기에 충분한 트기의 정사각형 또는 직사각형이 가장 간편하고 가장 신뢰할 수 있는 반면, 큰 디바이스에서는, 이런 드롭 바닥은 리브나 기둥형상의 드롭-바닥에 의하여 방지할 수 있는 열 팽창 문제 또는 납땜 유동성 문제를 야기할 수 있다.
드롭-바닥(315)의 어떤 형상이나 개수는 본 명세서에 기재된 어떤 접점 실시예와 함께 사용될 수 있다.
본 명세서에는 전기 및 전자 디바이스를 위한 여러 다른 형태의 접점을 제조하는 방법이 기재되었다. 기재된 실시예는 한정되는 것은 아니지만 짧고 간단한 제조 공정, 간단하고 신뢰할 수 있는 접점, 높은 웨이퍼 패킹 밀도 및 다양한 형태의 전자 디바이스용으로 적합한 우수한 물리, 전자 성질을 갖는 접점을 포함하는 하나 이상의 중요한 장점을 잠재적으로 인식하는 방식으로 사용될 수 있다.
본 명세서에 개시된 접점의 제조방법은 잠재적으로 유리하게 짧고 간단할 수 있다. 더 짧고 간단한 제조 공정은 디바이스 제조 비용을 줄일 수 있고, 제조 수율, 즉 실제로 정해진 기능을 하는 제조된 디바이스의 백분율을 증가시킬 것이다. 몇몇 실시예에서는, 전자 디바이스는 웨이퍼가 다이로 분리되고 이어서 패키지 디바이스로 조립되는 선행-기술 기법과 다르게, 웨이퍼 제조 공정을 사용해서 완전히 패키지 될 수 있다. 더욱이, 최종 전자 다비이스는 웨이퍼 형태인 채로 테스트 될 수 있다. 양자 택일로, 최종 디바이스는 분리 후에 테스트될 수 있고, 전형적 선행기술인 웨이퍼 테스팅 단계는 생략될 수 있다. 더욱이, 갈륨 비소같은 절연기판을 갖는 접점에 대하여 개시된 공정은 실리콘 같은 전도성 기판에 대항 개시된 공정보다 더 간단하고, 이것이 이 장점을 더욱 증대시킨다.
본 명세서에 개시된 접점은 잠재적으로 유리하게 간단하고, 기계적으로 단단하고 튼튼하고, 비교적 적은 소자를 포함한다. 그러므로, 그들은 본래 신뢰할 수 있다고 할 수 있다. 더욱이, 갈륨 비소같은 절연기판을 사용하여 개시된 접점은 실리콘같은 전도성 기판에 기재된 것과 비교하여 더 적은 소자를 갖고, 따라서 더욱 신뢰할 수 있다.
웨이퍼 패킹 밀도는 기판 영역을 사용하여 접점을 제조한 선행-기술 기법보다 유리하게도 증가될 수 있다. 어떤 기판 웨이퍼 영역도 접점을 형성하는데 관여하지 않는다; 따라서, 전자회로 또는 분리된 소자의 더 많은 복제가 웨이퍼상에 맞출 수 있다; 그러므로 디바이스당 제조 비용이 낮아질 수 있다.
본 명세서에 개시된 접점은 유리한 물리적 성질을 잠재적으로 가질 수 있고, 이것은 그들을 다른 형태의 전자 디바이스용으로 유리하게 개조할 수 있다. 300미크론 표면장착 기술과 양립하는 내부접점 피치가 쉽게 달성된다. 다양한 실시예에서는, 접점층은 쉽게 납땜되는 물질로 형성되거나, 또는 금으로 형성되거나 또는 완성된 전자 디바이스에 사용되는 특정 장착 기술에 적합한 물질로 형성될 수 있다. 본 명세서에 기재된 기판의 바닥 표면상에 형성된 접점은 기판의 최상부 표면상에 접점 또는 패드를 갖는 동일한 전자 디바이스에 결합될 수 있다; 따라서, 디바이스당 접점의 개수를 증가시키고 접점의 형태에 유연성을 허용하여, 디바이스를 사용한다.
본 명세서에 개시된 접점은 잠재적으로 유리한 전자 성질을 갖고, 이것은 그들에게 다른 형태의 전자 디바이스용으로 유리하게 개조가능하게 할 수 있다. 접점의 바닥 표면 크기, 길이, 및 넓이 모두는 접점에 따라 변화할 수 있고, 이것은 복수의 접점이 실제 전류를 요구하는 신호나 파워 공급 전압을 운송하는 필요를 감소시키거나 소실시킬 수 있다. 다양한 크기 및 상대적인 간편성 때문에, 생산된 접점은 와류 회로 효과를 최소화하는데 도움을 줄 것이고, 이것은 파워 스위치 디바이스등과 같은 용도를 위해 유리할 수 있다.
이상의 명세서에서, 본 발명을 이것의 구체적인 모범적인 실시예와 관련하여 기재했다. 그러나, 다양한 수식과 변화가 이하에 나타낸 청구범위에 따라 본 발명의 넓은 사상과 범위를 이탈하지 않고 본 명세서에 기재된 발명에 행해질 수 있다는 것이 명백할 것이다.
따라서, 명세서와 도면은 제한적 의미보다는 예시적으로 간주되어야 한다.

Claims (88)

  1. 전자 디바이스용 접점을 만드는 방법에 있어서,
    접점을 포함하는 전자 회로를 가진 기판의 상부 표면에 트렌치를 형성하는 단계;
    접점에서 트렌치로 뻗은 상위 와이어를 기판위에 형성하는 단계;
    트렌치에서 돌기부를 형성하는 캡슐층을 상위 와이어와 기판에 형성하는 단계;
    상위 와이어의 바닥의 적어도 한 부분을 노출시키기 위해 적어도 한 부분의 캡슐 돌기부아래의 기판의 바닥을 세정화하는 단계;
    기판의 바닥 아래에 절연애자를 형성하는 단계; 및
    상위 와이어의 노출부에서 절연 애자로 뻗은 하위 와이어를 형성하는 단계;를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    기판과 상위 와이어사이에 위치하고, 접점에 접점 관통 구멍을 가지며 적어도 한 부분의 트렌치를 커버하지 않는 상위 절연층을 형성하는 단계; 및
    기판과 하위 와이어사이에 위치하고, 캡슐 돌기부상의 상위 와이어의 적어도 한 부분의 바닥을 커버하지 않는 하위 절연층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 트렌치 형성 단계는 초기 트렌치를 절단한 후 트렌치를 형성하기 위해 초기 트렌치를 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 세정화 단계는 기판의 바닥의 일부가 실질적으로 하위 와이어와 공면을 이루도록 패턴화되는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 기판은 실리콘, 칼륨 비소, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 인, 세라믹 물질, 사파이어, 및 석영으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 기판을 이용하여 만들어진 집적 회로, 기판을 이용하여 만들어진 전자 회로, 기판을 이용하여 만들어진 개별 능동 전자 부품, 기판을 이용하여 만들어진 개별 수동 전자 부품, 기판에 부착된 집적 회로, 기판에 부착된 저자 회로, 기판에 부착된 개별 능동 전자 부품, 및 기판에 부착된 개별 수동 전자 부품으로 구성된 그룹에서 선택되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상위 와이어는 금, 은, 구리, 알루미늄, 니켈, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되어 있는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 캡슐제는 에폭시, 플라스틱, 유리, 폴리아미드 수지, 테프론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비정질 실리콘, 알루미늄, 다이아몬드, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되어 있는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 하위 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-금, 금-주석-산화물, 팔라듐-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 플라티늄, 그 합금, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되어 있는 것을 특징으로 하는 방법.
  10. 제 2 항에 있어서, 상위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  11. 제 2 항에 있어서, 하위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  12. 접점 세트를 가진 전자 디바이스에 있어서,
    접점 세트를 가진 전자 디바이스를 구비한 기판;
    전자 회로위에 위치한 제 1 부분과, 기판과, 돌기부를 형성하는 회로 에지 아래에 뻗어있는 제 2 부분을 구비한 캡슐부;
    각각이, 기판과 캡슐부사이에 위치한 내부를 가지며, 접점중 하나와 연결되고, 캡슐 돌기부상에 뻗어 있는 외부를 가진 상부 와이어 세트;
    기판의 바닥 아래에 형성된 절연 애자 세트; 및
    각각이, 상위 와이어가 기판에 의해 커버되지 않은 캡슐 돌기부상의 상위 와이어중 하나에 연결되며, 절연 애자중 하나에서 뻗어있는 하위 와이어 세트;를 포함하는 것을 특징으로 하는 전자 디바이스.
  13. 제 12 항에 있어서,
    전자 회로와 상위 와이어사이에 위치하며, 각각의 접점에 관통 구멍을 가진, 그리고 캡슐 돌기부상의 적어도 한부분의 상위 와이어를 커버하지 않는 상위 절연층; 및
    기판과 하위 와이어사이에 위치하며, 갭슐 돌기부상의 상위 와이어의 적어도 한 부분의 바닥을 커버하지 않은 하위 절연층;을 더 포함하는 것을 특징으로 하는 전자 디바이스.
  14. 제 12 항에 있어서, 기판의 바닥의 일부는 하위 와이어와 실질적으로 공면인 것을 특징으로 하는 전자 디바이스.
  15. 제 12 항에 있어서, 기판은 실리콘, 갈륨, 비소, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 인, 세라믹 물질, 사파이어, 및 석영으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  16. 제 12 항에 있어서, 전자 회로는 기판을 이용하여 만들어진 집적 회로, 기판을 이용하여 만들어진 전자 회로, 기판을 이용하여 만들어진 개별 능동 전자 부품, 기판을 이용하여 만들어진 개별 수동 전자 부품, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 개별 능동 전자 부품, 및 기판에 부착된 개별 수동 전자 부품으로 구성된 그룹에서 선택된 것을 특징으로 하는 전자 디바이스.
  17. 제 12 항에 있어서, 상위 와이어는 금, 은, 구리, 알루미늄, 니켈, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  18. 제 12 항에 있어서, 캡슐부는 에폭시, 플라스틱, 유리, 폴리아미드 수지, 테프론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비정질 실리콘, 알루미늄, 다이아몬드, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  19. 제 12 항에 있어서, 하위 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라듐-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 플라티늄, 그 합금, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  20. 제 13 항에 있어서, 상위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  21. 제 13 항에 있어서, 하위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  22. 접점 세트를 가진 전자 디바이스에 있어서,
    접점 세트를 포함한 전자 회로를 지지하는 기판 수단;
    전자 회로와 기판 위에 위치하고, 회로 에지 아래에 돌기부를 형성하는 캡슐 수단;
    캡슐 돌기부상의 또 다른 접점 세트에 접점을 접속하는 상위 와이어 수단;
    기판의 바닥 아래에 형성된 절연 애자; 및
    상위 와이어 수단상의 접점에 접속하고, 기판 포스트 수단위에 뻗어있는 하위 와이어 수단;을 포함하는 것을 특징으로 하는 전자 디바이스.
  23. 전자 디바이스용 접점을 만드는 방법에 있어서,
    접점을 포함하는 전자 회로를 구비한 기판의 정상 표면에 트렌치를 형성하는 단계;
    접점에서 트렌치로 뻗어있는 상위 와이어를 기판위에 형성하는 단계;
    트렌치에 돌기부를 형성하는 캡슐층을 상위 와이어와 기판위에 형성하는 단계;
    기판 절연 애자를 형성하기 위해 패턴되며, 상위 와이어의 바닥의 적어도 일부를 노출시키기 위해 캡슐 돌기부의 적어도 일부 아래에 기판의 바닥을 세정화하는 단계; 및
    상위 와이어의 노출부에서 기판 절연 애자로 뻗어있는 하위 와이어를 형성하는 단계;를 포함하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서,
    기판과 상위 와이어사이에 위치하며, 접점에 접점 관통 구멍을 가지며, 트렌치의 적어도 한 부분을 커버하지 않는 상위 절연층을 형성하는 단계; 및
    기판과 하위 와이어사이에 위치하며, 캡슐 돌기부상의 상위 와이어의 바닥의 적어도 한 부분을 커버하지 않는 하위 절연층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  25. 제 23 항에 있어서, 트렌치 형성 단계는 트렌치를 형성하기 위해 초기 트렌치를 절단한 후 초기 트렌치를 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제 23 항에 있어서, 세정화 단계는 기판의 바닥의 일부를 하위 와이어와 실질적으로 공면이 되도록 패턴화되는 것을 특징으로 하는 방법.
  27. 제 23 항에 있어서, 기판은 실리콘, 갈륨 비소, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 인, 세라믹 물질, 사파이어 및 석영으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  28. 제 23 항에 있어서, 전자 회로는 기판을 이용하여 만들어진 집적 회로, 기판을 이용하여 만들어진 전자 회로, 기판을 이용하여 만들어진 개별 능동 전자 부품, 기판을 이용하여 만들어진 개별 수동 전자 부품, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 개별 능동 전자 부품, 기판에 부착된 개별 수동 전자 부품으로 구성된 그룹에서 선택되는 것을 특징으로 하는 방법.
  29. 제 23 항에 있어서, 상위 와이어는 금, 은, 구리, 알루미늄, 니켈, 및 그 층으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  30. 제 23 항에 있어서, 캡슐부는 에폭시, 플라스틱, 유리, 폴리아미드 수지, 테프론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비정질 실리콘, 알루미늄, 다이아몬드, 및 그 층으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  31. 제 23 항에 있어서, 하위 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라듐-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 플라티늄, 그 합금, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  32. 제 24 항에 있어서, 상위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  33. 제 24 항에 있어서, 하위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  34. 접점 세트를 구비한 전자 디바이스에 있어서,
    접점 세트를 포함한 전자 회로를 구비한 기판;
    전자 회로 위에 위치한 한 부분과, 기판과, 돌기부를 형성하고 회로 에지 아래에 뻗어있는 다른 한 부분을 구비한 캡슐부;
    각각이, 기판과 캡슐부사이에 위치한 내부를 가지며, 접점 중 하나와 접속하며, 캡슐 돌기부상에 뻗어 있는 외부를 구비한 상위 와이어 세트;
    기판으로부터 형성된 절연 애자 세트; 및
    각각이, 상위 와이어가 기판에 의해 커버되지 않은 캡슐 돌기부상의 상위 와이어중 하나에 접속되며, 기판 절연 애자중 하나상에 뻗어있는 하위 와이어 세트;를 포함하는 것을 특징으로 하는 전자 디바이스.
  35. 제 34 항에 있어서,
    전자 회로와 상위 와이어사이에 위치하며, 각 접점에 관통 구멍을 가지며, 캡슐 돌기부상의 적어도 한부분의 상위 와이어를 커버하지 않는 상위 절연층; 및
    기판과 하위 와이어사이에 위치하며, 캡슐 돌기부상의 상위 와이어의 적어도 한부분의 바닥을 커버하지 않는 하위 절연층;을 더 포함하는 것을 특징으로 하는 전자 디바이스.
  36. 제 34 항에 있어서, 기판의 바닥의 한 부분이 하위 와이어 세트와 실질적으로 공면인 것을 특징으로 하는 전자 디바이스.
  37. 제 34 항에 있어서, 기판은 실리콘, 갈륨, 비소, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 인, 세라믹 물질, 사파이어, 및 석영으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  38. 제 34 항에 있어서, 전자 회로는 기판을 이용하여 만들어진 집적 회로, 기판을 이용하여 만들어진 전자 회로, 기판을 이용하여 만들어진 개별 능동 전자 부품, 기판을 이용하여 만들어진 개별 수동 전자 부품, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 개별 능동 전자 부품, 및 기판에 부착된 개별 수동 전자 부품으로 구성된 그룹에서 선택된 것을 특징으로 하는 전자 디바이스.
  39. 제 34 항에 있어서, 상위 와이어는 금, 은, 구리, 알루미늄, 니켈, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  40. 제 34 항에 있어서, 캡슐부는 에폭시, 플라스틱, 유리, 폴리아미드 수지, 테프론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비정질 실리콘, 알루미늄, 다이아몬드, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스.
  41. 제 34 항에 있어서, 하위 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라듐-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 플라티늄, 그 합금, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스.
  42. 제 35 항에 있어서, 상위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스.
  43. 제 35 항에 있어서, 하위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 포함한 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  44. 접점 세트를 구비한 전자 디바이스에 있어서,
    접점 세트를 포함한 전자 회로를 지지하는 기판 수단;
    전자 회로와 기판 위에 위치하며, 회로 에지 아래에 돌기부를 형성하는 캡슐 수단;
    접점을 캡슐 돌기부위의 또 다른 접점 세트에 접속하는 상위 와이어 세트 수단;
    기판으로부터 형성된 절연 애자 세트 수단; 및
    상위 와이어 수단의 접점에 접속하며, 절연 애자 세트 수단상에 뻗어 있는 하위 와이어 세트 수단;을 포함하는 것을 특징으로 하는 전자 디바이스.
  45. 전자 디바이스용 접점을 만드는 방법에 있어서,
    접점을 포함하는 전자 회로를 구비한 기판의 최상단면 위에, 내부가 접점에 연결되고 외부가 전자 회로의 에지를 넘어서 뻗어 있는 상위 와이어를 형성하는 단계;
    상위 와이어와 기판 위에 캡슐층을 형성하는 단계;
    기판의 절연애자를 형성하기 위해 패턴화되어 있으며, 바닥의 일부를 노출시키기 위해 상위 와이어의 외부 아래의 기판의 바닥을 세정화하는 단계; 및
    상위 와이어의 노출부에서 기판의 절연 애자로 뻗어 있는 하위 와이어를 형성하는 단계;를 포함하는 것을 특징으로 하는 방법.
  46. 제 45 항에 있어서,
    기판과 상위 와이어사이에 위치하며, 접점에 접점 관통 구멍을 가지며, 트렌치의 적어도 한부분을 커버하지 않은 상위 절연층을 형성하는 단계; 및
    기판과 하위 와이어사이에 위치하며, 캡슐 돌기부상의 상위 와이어의 바닥의 적어도 한 부분을 커버하지 않은 하위 절연층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  47. 제 45 항에 있어서, 트렌치 형성 단계는 트렌치를 형성하기 위해 초기 트렌치를 절단한 후 초기 트렌치를 에칭하는 단계를 포함하는 것을 특징으로 하는 전자 디바이스.
  48. 제 45 항에 있어서, 세정화 단계는 기판의 바닥의 한 부분이 하위 와이어와 실질적으로 공면이 되도록 패턴화되는 것을 특징으로 하는 방법.
  49. 제 45 항에 있어서, 기판은 실리콘, 갈륨, 비소, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 인, 세라믹 물질, 사파이어, 및 석영을 필수적으로 포함하는 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  50. 제 46 항에 있어서, 전자 회로는 기판을 이용하여 만들어진 집적 회로, 기판을 이용하여 만들어진 전자 회로, 기판을 이용하여 만들어진 개별 능동 전자 부품, 기판을 이용하여 만들어진 개별 수동 전자 부품, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 개별 능동 전자 부품, 및 기판에 부착된 개별 수동 전자 부품으로 구성된 그룹에서 선택되는 것을 특징으로 하는 방법.
  51. 제 46 항에 있어서, 상위 와이어는 금, 은, 구리, 알루미늄, 니켈, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  52. 제 46 항에 있어서, 캡슐부는 에폭시, 플라스틱, 유리, 폴리아미드 수지, 테프론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비정질 실리콘, 알루미늄, 다이아몬드, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  53. 제 46 항에 있어서, 하위 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라듐-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 플라티늄, 그 합금, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  54. 제 47 항에 있어서, 상위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  55. 제 47 항에 있어서, 하위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 방법.
  56. 접점 세트를 구비한 전자 디바이스에 있어서,
    접점 세트를 포함한 전자 회로를 구비한 기판;
    전자 회로와 기판 위에 위치한 캡슐부;
    각각이, 내부가 기판과 캡슐부사이에 위치하고, 외부가 전자 회로의 에지를 넘어서 뻗어 있는 상위 와이어 세트;
    기판으로부터 형성된 절연 애자 세트; 및
    각각이, 외부내의 접점에서의 상위 와이어중 하나에 접속하며, 기판 절연 애자중 하나에 뻗어 있는 하위 와이어 세트;를 포함하는 것을 특징으로 하는 전자 디바이스.
  57. 제 56 항에 있어서,
    전자 회로와 상위 와이어사이에 위치하며, 각 접점에 관통 홀을 구비하며, 상위 와이어의 외부의 적어도 한 부분을 커버하지 않은 상위 절연층; 및
    기판과 하위 와이어사이에 위치하며, 상위 와이어의 외부의 적어도 한 부분을 커버하지 않은 하위 절연층;을 더 포함하는 것을 특징으로 하는 전자 디바이스
  58. 제 56 항에 있어서, 기판의 바닥의 한 부분이 하위 와이어 세트와 실질적으로 공면인 것을 특징으로 하는 전자 디바이스.
  59. 제 56 항에 있어서, 기판은 실리콘, 갈륨, 비소, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 인, 세라믹 물질, 사파이어, 및 석영으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  60. 제 56 항에 있어서, 전자 회로는 기판을 이용하여 만들어진 집적 회로, 기판을 이용하여 만들어진 전자 회로, 기판을 이용하여 만들어진 개별 능동 전자 부품, 기판을 이용하여 만들어진 개별 수동 전자 부품, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 개별 능동 전자 부품, 및 기판에 부착된 개별 수동 전자 부품으로 구성된 그룹에서 선택되는 것을 특징으로 하는 전자 디바이스.
  61. 제 56 항에 있어서, 상위 와이어는 금, 은, 구리, 알루미늄, 니켈, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  62. 제 56 항에 있어서, 상위 와이어는 에폭시, 플라스틱, 유리, 폴리아미드 수지, 테프론, 실리콘 산화물, 실리콘, 폴리실리콘, 비정질 알루미늄, 알루미늄, 다이아몬드, 폴리실리콘, 비정질 실리콘, 알루미늄, 다이아몬드, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  63. 제 56 항에 있어서, 하위 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라듐-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 플라티늄, 그 합금, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  64. 제 57 항에 있어서, 상위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  65. 제 57 항에 있어서, 하위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성된 것을 특징으로 하는 전자 디바이스.
  66. 접점 세트를 구비한 전자 디바이스에 있어서,
    접점 세트를 포함한 전자 회로를 지지하는 기판 수단;
    전자 회로와 기판 위에 위치한 캡슐 수단;
    접점을 전자 회로의 에지를 넘어 다른 접점 세트에 접속하는 상위 와이어 세트;
    기판으로부터 형성된 절연 애자 세트 수단; 및
    상위 와이어상의 접점에 접속하고, 절연 애자 수단상에 뻗어 있는 하위 와이어 세트 수단;을 포함하는 것을 특징으로 하는 전자 디바이스.
  67. 전자 디바이스용 접점을 만드는 방법에 있어서,
    접점을 포함한 전자 회로를 구비한 기판의 최상부면 위에, 내부가 접점에 접속되어 있으며 외부가 전자 회로의 에지를 넘어서 뻗어 있는 상위 와이어를 형성하는 단계;
    상위 와이어와 기판 위에 캡슐층을 형성하는 단계;
    바닥의 일부를 노출시키기 위해 상위 와이어의 외부 아래의 기판의 바닥을 세정화하는 단계;
    기판의 바닥아래에 절연 애자를 형성하는 단계; 및
    상위 와이어의 노출부에서 절연 애자로 뻗어 있는 하위 와이어를 형성하는 단계;를 포함하는 것을 특징으로 하는 방법.
  68. 제 67 항에 있어서,
    기판과 상위 와이어사이에 위치하며, 접점에 접점 관통 구멍을 가지며, 상위 와이어의 외부의 적어도 한 부분을 커버하지 않는 상위 절연층을 형성하는 단계; 및
    기판과 하위 와이어사이에 위치하며, 상위 와이어의 외부의 적어도 한 부분을 커버하지 않는 하위 절연층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  69. 제 67 항에 있어서, 트렌치 기판 세정화 단계는 초기 절단부를 형성한 후 초기 절단부를 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  70. 제 67 항에 있어서, 세정화 단계는 기판의 바닥의 한 부분이 실질적으로 하위 와이어와 공면이도록 패턴화되어 있는 것을 특징으로 하는 방법.
  71. 제 67 항에 있어서, 기판은 실리콘, 갈륨, 아시릭, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 인, 세라믹 물질, 사파이어, 및 석영으로 필수적으로 구성하는 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  72. 제 67 항에 있어서, 전자 회로는 기판을 이용하여 만들어진 집적 회로, 기판을 이용하여 만들어진 전자 회로, 기판을 이용하여 만들어진 개별 능동 전자 부품, 기판을 이용하여 만들어진 개별 수동 전자 부품, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 개별 능동 전자 부품, 및 기판에 부착된 개별 수동 전자 부품으로 구성된 그룹에서 선택되는 것을 특징으로 하는 전자 디바이스.
  73. 제 67 항에 있어서, 상위 와이어는 금, 은, 구리, 알루미늄, 니켈, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  74. 제 67 항에 있어서, 캡슐부는 에폭시, 플라스틱, 유리, 폴리아미드 수지, 테프론, 실리콘 산화물, 실리콘 질화물, 실리콘, 폴리실리콘, 비정질 실리콘, 알루미늄, 다이아몬드, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  75. 제 67 항에 있어서, 하위 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라듐-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 플라티늄, 그 합금, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  76. 제 68 항에 있어서, 상위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  77. 제 68 항에 있어서, 하위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 방법.
  78. 접점 세트를 구비한 전자 디바이스에 있어서,
    접점 세트를 포함한 전자 회로를 구비한 기판;
    전자 회로와 기판 위에 위치한 캡슐부;
    각각의 내부는 기판과 캡슐부사이에 위치하며, 접점중 하나와 접속하며, 외부는 전자 회로의 에지를 넘어서 뻗어 있는 상위 와이어 세트;
    기판의 바닥 아래에 형성된 절연애자 세트; 및
    외부내의 접점에 상위 와이어중 하나에 접속하고, 절연 애자중 하나에 뻗어 있는 하위 와이어 세트;를 포함하는 것을 특징으로 하는 전자 디바이스.
  79. 제 78 항에 있어서,
    전자 회로와 상위 와이어사이에 위치하며, 각 접점에 관통 구멍을 가지며, 상위 와이어의 외부의 적어도 한 부분을 커버하지 않는 상위 절연층; 및
    기판과 하위 와이어사이에 위치하며, 상위 와이어의 외부의 적어도 한 부분을 커버하지 않는 하위 절연층;을 더 포함하는 것을 특징으로 하는 전자 디바이스.
  80. 제 78 항에 있어서, 기판의 바닥의 한 부분이 하위 와이어와 실질적으로 공면인 것을 특징으로 하는 전자 디바이스.
  81. 제 78 항에 있어서, 기판은 실리콘, 갈륨, 비소, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 인, 세라믹 물질, 사파이어, 및 석영으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스
  82. 제 78 항에 있어서, 전자 회로는 기판을 이용하여 만들어진 집적 회로, 기판을 이용하여 만들어진 전자 회로, 기판을 이용하여 만들어진 개별 능동 전자 부품, 기판을 이용하여 만들어진 개별 수동 전자 부품, 기판에 부착된 집적 회로, 기판에 부착된 전자 회로, 기판에 부착된 개별 능동 전자 부품, 및 기판에 부착된 개별 수동 전자 부품으로 구성된 그룹에서 선택되는 것을 특징으로 하는 전자 디바이스.
  83. 제 78 항에 있어서, 상위 와이어는 금, 은, 구리, 알루미늄, 니켈, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스.
  84. 제 78 항에 있어서, 캡슐부는 에폭시, 플라스틱, 유리, 폴리아미드 수지, 테프론, 실리콘 질화물, 실리콘, 폴리실리콘, 비정질 실리콘, 알루미늄, 다이아몬드, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스.
  85. 제 78 항에 있어서, 하위 와이어는 금, 은, 니켈, 니크롬-금, 니크롬-니켈, 니켈-비소-금, 니켈-비소, 니켈-금, 금-주석-산화물, 팔라듐-실리사이드, 티타늄, 텅스텐, 티타늄-텅스텐, 인듐 티타늄 산화물, 알루미늄, 구리, 플라티늄, 그 합금, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스.
  86. 제 78 항에 있어서, 상위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스.
  87. 제 79 항에 있어서, 하위 절연층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 폴리아미드 수지, 에폭시, 아시릭, 패턴가능한 플라스틱, 그 혼합물, 및 그 층으로 필수적으로 구성된 그룹에서 선택된 물질로 형성되는 것을 특징으로 하는 전자 디바이스.
  88. 접점 세트를 구비한 전자 디바이스에 있어서,
    접점 세트를 포함한 전자 회로를 지지하는 기판 수단;
    전자 회로와 기판 위에 위치한 캡슐 수단;
    접점을 캡슐 돌기부상의 다른 접점 세트에 접속 시키는 상위 와이어 세트 수단;
    기판의 바닥 아래에 형성된 절연 애자 세트 수단; 및
    상위 와이어 수단의 접점에 접속하며, 절연애자 수단상에 뻗어 있는 하위 와이어 세트 수단;을 포함하는 것을 특징으로 하는 전자 디바이스.
KR1019997006677A 1997-01-24 1998-01-26 전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법 KR20000070442A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/788,762 US5910687A (en) 1997-01-24 1997-01-24 Wafer fabrication of die-bottom contacts for electronic devices
US8/788,762 1997-01-24

Publications (1)

Publication Number Publication Date
KR20000070442A true KR20000070442A (ko) 2000-11-25

Family

ID=25145469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006677A KR20000070442A (ko) 1997-01-24 1998-01-26 전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법

Country Status (5)

Country Link
US (2) US5910687A (ko)
KR (1) KR20000070442A (ko)
AU (1) AU6251298A (ko)
GB (1) GB2336034B (ko)
WO (1) WO1998033215A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858512B2 (en) 2008-06-26 2010-12-28 Wafer-Level Packaging Portfolio Llc Semiconductor with bottom-side wrap-around flange contact
KR20220002040A (ko) * 2020-06-30 2022-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205635B1 (en) 1998-03-20 2007-04-17 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US6291894B1 (en) 1998-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
US6655022B1 (en) 1998-09-24 2003-12-02 Intel Corporation Implementing micro BGA assembly techniques for small die
US6187611B1 (en) * 1998-10-23 2001-02-13 Microsemi Microwave Products, Inc. Monolithic surface mount semiconductor device and method for fabricating same
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
FR2793605B1 (fr) * 1999-05-12 2001-07-27 St Microelectronics Sa Procede de mise en boitier d'une puce semiconductrice
EP1186035A1 (de) * 1999-06-17 2002-03-13 Infineon Technologies AG Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE19962763C2 (de) 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6300670B1 (en) 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US6489557B2 (en) 1999-08-30 2002-12-03 Intel Corporation Implementing micro BGA™ assembly techniques for small die
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001085361A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US7211877B1 (en) 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
FR2802337A1 (fr) * 1999-12-14 2001-06-15 St Microelectronics Sa Procede d'interconnexion de circuits integres
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
WO2001056063A2 (en) * 2000-01-26 2001-08-02 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6444499B1 (en) 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
US6521513B1 (en) * 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
GB2371922B (en) * 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
AU2002216352A1 (en) * 2000-12-21 2002-07-01 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
US6777261B2 (en) 2000-12-26 2004-08-17 Micron Technology, Inc. Method and apparatus for a semiconductor package for vertical surface mounting
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6524870B2 (en) * 2001-04-24 2003-02-25 Pell, Iii Edwin A. Method and apparatus for improving resolution of objects in a semiconductor wafer
KR100407472B1 (ko) * 2001-06-29 2003-11-28 삼성전자주식회사 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
US6759688B2 (en) 2001-11-21 2004-07-06 Microsemi Microwave Products, Inc. Monolithic surface mount optoelectronic device and method for fabricating the device
US7109571B1 (en) * 2001-12-03 2006-09-19 National Semiconductor Corporation Method of forming a hermetic seal for silicon die with metal feed through structure
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
FR2838578B1 (fr) * 2002-04-12 2005-04-08 Thales Sa Dispositif d'interconnexion pour composants a ondes acoustiques d'interface
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4013753B2 (ja) * 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
TWI239607B (en) * 2002-12-13 2005-09-11 Sanyo Electric Co Method for making a semiconductor device
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6828898B2 (en) * 2003-04-03 2004-12-07 Cts Corporation Fuel tank resistor card having improved corrosion resistance
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
EP1478021B1 (en) * 2003-05-15 2008-07-16 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
KR100550857B1 (ko) * 2003-09-23 2006-02-10 삼성전기주식회사 드라이 에칭을 이용한 사파이어 웨이퍼의 분할 방법
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
JP3767864B2 (ja) * 2004-02-16 2006-04-19 ローム株式会社 メサ型半導体装置の製法
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP4703127B2 (ja) * 2004-03-31 2011-06-15 ルネサスエレクトロニクス株式会社 半導体ウェーハ、半導体チップおよびその製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
DE102004052921A1 (de) * 2004-10-29 2006-05-11 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
TWI313914B (en) * 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
WO2007040688A2 (en) * 2005-09-30 2007-04-12 Bae Systems Information And Electronic Systems Integration Inc. Cmos process for fabrication of ultra small or non standard size or shape semiconductor die
DE102005053494A1 (de) * 2005-11-09 2007-05-16 Fraunhofer Ges Forschung Verfahren zum Herstellen elektrisch leitender Durchführungen durch nicht- oder halbleitende Substrate
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
JP4862991B2 (ja) * 2006-03-31 2012-01-25 トヨタ自動車株式会社 半導体装置の製造方法
US7510928B2 (en) 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
JP5141076B2 (ja) * 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
TW200815885A (en) * 2006-09-29 2008-04-01 Chunghwa Picture Tubes Ltd Active device array substrate and cutting method thereof
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
KR100905779B1 (ko) * 2007-08-20 2009-07-02 주식회사 하이닉스반도체 반도체 패키지
US8704379B2 (en) * 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
EP2075840B1 (en) 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5317712B2 (ja) 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US20090324906A1 (en) * 2008-06-26 2009-12-31 Marcoux Phil P Semiconductor with top-side wrap-around flange contact
US8470640B2 (en) * 2008-06-30 2013-06-25 Sandisk Technologies Inc. Method of fabricating stacked semiconductor package with localized cavities for wire bonding
US8378504B2 (en) * 2008-06-30 2013-02-19 Intel Corporation Microelectronic package with self-heating interconnect
US7998860B2 (en) * 2009-03-12 2011-08-16 Micron Technology, Inc. Method for fabricating semiconductor components using maskless back side alignment to conductive vias
WO2010151578A2 (en) * 2009-06-26 2010-12-29 Vertical Circuits, Inc. Electrical interconnect for die stacked in zig-zag configuration
US9543262B1 (en) * 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US20110197429A1 (en) * 2010-02-16 2011-08-18 Nuggehalli Ravindra Method of Magnetically Driven Simultaneous Assembly
DE102010055935B4 (de) 2010-12-23 2014-05-15 Epcos Ag Verfahren zum Verbinden mehrerer ungehäuster Substrate
KR20120135626A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 반도체 칩 패키지의 제조 방법
FR2985088B1 (fr) * 2011-12-23 2015-04-17 Commissariat Energie Atomique Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication
KR20140009730A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 방열 부재를 구비한 반도체 칩 및 디스플레이 모듈
US9117715B2 (en) * 2012-07-18 2015-08-25 Hong Kong Applied Science and Technology Research Institute Company Limited Wafer-level device packaging
KR20140023055A (ko) * 2012-08-16 2014-02-26 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
TWI560829B (en) * 2014-03-07 2016-12-01 Xintec Inc Chip package and method thereof
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN106206484A (zh) * 2016-08-23 2016-12-07 苏州科阳光电科技有限公司 芯片封装方法及封装结构
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
FR3104317A1 (fr) 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870475A (en) * 1985-11-01 1989-09-26 Nec Corporation Semiconductor device and method of manufacturing the same
JP2544396B2 (ja) * 1987-08-25 1996-10-16 株式会社日立製作所 半導体集積回路装置の製造方法
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
US5500557A (en) * 1992-04-30 1996-03-19 Sgs-Thomson Microelectronics, Inc. Structure and method for fabricating integrated circuits
US5521420A (en) * 1992-05-27 1996-05-28 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
JP2755131B2 (ja) * 1993-10-27 1998-05-20 日本電気株式会社 半導体装置
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
DE19580604T1 (de) * 1994-06-09 1997-05-07 Chipscale Inc Widerstandsfabrikation
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858512B2 (en) 2008-06-26 2010-12-28 Wafer-Level Packaging Portfolio Llc Semiconductor with bottom-side wrap-around flange contact
KR20220002040A (ko) * 2020-06-30 2022-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US11424191B2 (en) 2020-06-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture

Also Published As

Publication number Publication date
US6221751B1 (en) 2001-04-24
GB9915640D0 (en) 1999-09-01
GB2336034A (en) 1999-10-06
WO1998033215A1 (en) 1998-07-30
GB2336034B (en) 2001-12-19
AU6251298A (en) 1998-08-18
US5910687A (en) 1999-06-08

Similar Documents

Publication Publication Date Title
KR20000070442A (ko) 전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법
US6355981B1 (en) Wafer fabrication of inside-wrapped contacts for electronic devices
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
US6518092B2 (en) Semiconductor device and method for manufacturing
US7646086B2 (en) Semiconductor package
KR100671921B1 (ko) 반도체 장치 및 그 제조 방법
KR100652443B1 (ko) 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
KR100608184B1 (ko) 반도체 장치 및 그 제조 방법
US20030036256A1 (en) Integrated circuit with bonding layer over active circuitry
US7858512B2 (en) Semiconductor with bottom-side wrap-around flange contact
US6121119A (en) Resistor fabrication
TW200539465A (en) Chip heat sink device and method
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
KR100422028B1 (ko) 발광 다이오드 어레이 및 그 형성 방법
JP3970211B2 (ja) 半導体装置及びその製造方法
JP4357278B2 (ja) 集積回路ダイ製作方法
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3298570B2 (ja) 半導体装置の製造方法
KR100919080B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2004327748A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid