JP3557762B2 - 多連チップ抵抗器およびそれを実装する実装基板 - Google Patents
多連チップ抵抗器およびそれを実装する実装基板 Download PDFInfo
- Publication number
- JP3557762B2 JP3557762B2 JP00634496A JP634496A JP3557762B2 JP 3557762 B2 JP3557762 B2 JP 3557762B2 JP 00634496 A JP00634496 A JP 00634496A JP 634496 A JP634496 A JP 634496A JP 3557762 B2 JP3557762 B2 JP 3557762B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- width
- chip resistor
- multiple chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子回路に用いられる多連チップ抵抗器およびそれを実装する実装基板に関するものである。
【０００２】
【従来の技術】
従来のこの種の多連チップ抵抗器としては、実願平４−６１２２６号（実開平６−２６２１０号）のマイクロフィルムに記載されたものが知られている。
【０００３】
図８は従来の多連チップ抵抗器の上面図を示したもので、この図８には、絶縁基板１の上面に形成された４つの抵抗体２ａ〜２ｄと、この抵抗体２ａ〜２ｄの両端から絶縁基板１の端面および裏面に導出された端子電極３ａ〜３ｄ、４ａ〜４ｄとを備えた多連チップ抵抗器において、絶縁基板１の最外部に形成された端子電極３ａ，３ｄ，４ａ，４ｄの幅を、最外部の端子に挟まれて配置された中央部の端子電極３ｂ，３ｃ，４ｂ，４ｃの幅に対して、１．１〜１．３倍としたものが開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の多連チップ抵抗器は、凹部の形状が真円状であるとともに、４隅部分にも凹部を形成しているため、最外部の裏面側端面電極を中央部の裏面側端面電極の１．３倍以上で形成すると、当然のことながら凹部間が狭くなり、そこで分断が多発していた。従って、最外部の裏面側端面電極は中央部の裏面側端面電極の１．３倍以下にしなくてはならず、セルフアライメント効果を重要視される小形の多連チップ抵抗器においては十分ではなく、従来以上のセルフアライメント効果を持つ多連チップ抵抗器が要求されている。
【０００５】
一般に、セルフアライメント効果は多連チップ抵抗器の端子電極の幅と、それを実装する実装基板のランドの幅の重なりが大きいほど表面張力が働き、大きくなることが知られている。
【０００６】
本発明は、上記要求を満足させることを目的とするものである。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数個の端面電極間に、絶縁基板の端部から中央 部に向かって矩形状の凹部を形成するとともに、この凹部の頂部は丸みを備え、さらに前記絶縁基板の長手方向に対して前記端面電極の上面側の幅は等ピッチでかつ裏面側の幅は最外部が中央部に対して１．４倍〜１．６倍となるように構成したものである。
【０００８】
また、多連チップ抵抗器の絶縁基板の長手方向に対して端面電極の裏面側の最外部の端面電極の幅と同じかまたは大きいランド幅を有するように多連チップ抵抗器を実装する実装基板を構成したものである。
【０００９】
【発明の実施の形態】
本発明の請求項１に記載の発明は、矩形状の絶縁基板と、この絶縁基板の上面に設けられた複数個の抵抗体と、この複数個の抵抗体のそれぞれから導出されかつ電気的に接続するように前記絶縁基板の上面から裏面にかけて設けられた複数個の端面電極とを備えた多連チップ抵抗器において、前記複数個の端面電極間に、前記絶縁基板の端部から中央部に向かって矩形状の凹部を形成するとともに、この凹部の頂部は丸みを備え、さらに前記絶縁基板の長手方向に対して前記端面電極の上面側の幅は等ピッチでかつ裏面側の幅は最外部が中央部に対して１．４倍〜１．６倍となるようにしたものである。
【００１０】
請求項２に記載の発明は、請求項１記載の発明に、絶縁基板の上面の対向する凹部の頂部と等しいかまたは前記凹部の頂部より端面側に広げた保護膜を備えたものである。
【００１１】
請求項３に記載の発明は、少なくとも絶縁基板の長手方向に対して上面側の幅は等ピッチでかつ裏面側の幅は最外部が中央部に対して１．４倍〜１．６倍の端面電極を有する多連チップ抵抗器における端面電極の裏面側の最外部の端面電極の幅と同じかまたは大きいランド幅を有する多連チップ抵抗器を実装する実装基板である。
【００１２】
以下、本発明の一実施の形態について、図面を参照しながら説明する。
【００１３】
図１は本発明の一実施の形態における多連チップ抵抗器の切り欠き上面図、図２は同裏面図、図３は同断面図である。図において、１１は９６％アルミナまたはガラスセラミック等のいずれかからなる矩形状の絶縁基板である。１２は絶縁基板１１の長手方向に絶縁基板１１の端部から中央部に向かって設けられた矩形状の凹部で、この凹部１２の頂部１２ａは丸みを備えている。１３ａ〜１３ｄ、１４ａ〜１４ｄ、１５ａ〜１５ｄは４個の上面側端面電極、端面側端面電極および裏面側端面電極で、絶縁基板１１の長手方向の凹部１２を有しない領域の絶縁基板１１の上面から裏面にかけて設けられ、上面側および裏面側は金、銀、銅、銀パラジウム等のいずれかを主成分とし、端面側はニッケル系の導電性樹脂材料または銀、銀パラジウム等のいずれかを主成分とするものからなり、上面側端面電極１３ａ〜１３ｄはそれぞれ絶縁基板１１の長手方向の幅が等ピッチで、裏面側端面電極１５ａ〜１５ｄは最外部の裏面側端面電極１５ａ，１５ｄが中央部の裏面側端面電極１５ｂ，１５ｃより１．３〜１．６倍の幅を有するものである。１６は絶縁基板１１の長手方向の対向する上面側端面電極１３ａ〜１３ｄを跨ぎかつ電気的に接続するように設けられた酸化ルテニウム等からなる抵抗体である。１７は少なくとも抵抗体１６を覆うように設けられたガラス等からなるプリコートガラス層である。１８は絶縁基板１１の上面に対向する凹部１２の頂部１２ａと等しいかもしくは凹部１２の頂部１２ａより絶縁基板１１の端面側に広げたエポキシ系の樹脂またはガラス等を主成分とする保護膜である。
【００１４】
以上のように構成された本発明の一実施の形態における多連チップ抵抗器の製造方法について、以下に図面を参照しながら説明する。
【００１５】
図４、図５、図６は本発明の一実施の形態における多連チップ抵抗器の工程図である。
【００１６】
まず、図４（ａ）に示すように、長手方向に凹部２１を有しかつこの凹部２１の頂部２１ａに丸みを有する９６％アルミナからなる絶縁基板２２の裏面に、銀を主成分とするペーストをスクリーン印刷した後、約８５０℃で焼成して裏面側端面電極２３ａ〜２３ｄを形成する。この際、最外部の裏面側端面電極２３ａ，２３ｄは、中央部の裏面側端面電極２３ｂ，２３ｃより絶縁基板２２の長手方向の幅が１．４倍〜１．６倍の幅を有するように形成されている。
【００１７】
次に、図４（ｂ）に示すように、絶縁基板２２の上面に、銀を主成分とするペーストをスクリーン印刷した後、約８５０℃で焼成して上面側端面電極２４ａ〜２４ｄを形成する。この際、上面側端面電極２４ａ〜２４ｄは、絶縁基板２２の長手方向に対して等ピッチの幅を有するように形成されている。
【００１８】
次に、図４（ｃ）に示すように、絶縁基板２２の上面の対向する上面側端面電極２４ａ〜２４ｄを跨ぐように酸化ルテニウムからなるペーストをスクリーン印刷した後、約８５０℃で焼成して４個の抵抗体２５を形成する。
【００１９】
次に、図５（ａ）に示すように、少なくとも４個の抵抗体２５を覆うようにガラスペーストをスクリーン印刷した後、約６００℃で焼成してプリコートガラス層２６を形成する。
【００２０】
次に、図５（ｂ）に示すように、所望の抵抗値を得るためレーザーにより溝切り２７して抵抗値修正を行う。
【００２１】
次に、図５（ｃ）に示すように、絶縁基板２２の上面に対向する凹部２１の頂部２１ａと等しいかもしくは凹部２１の頂部２１ａより端面側に広げて、エポキシ系の絶縁性樹脂を主成分とするペーストをスクリーン印刷した後、約２００℃で硬化して保護膜２８を形成する。
【００２２】
次に、図６（ａ）に示すように、絶縁基板２２の長手方向で一次基板分割をする。
【００２３】
次に、図６（ｂ）に示すように、絶縁基板２２の端面側に上面側端面電極２４ａ〜２４ｄおよび裏面側端面電極２３ａ〜２３ｄと電気的に接続するように、ニッケル系の導電性樹脂を主成分とするペーストをローラーで塗布した後、約２００℃で硬化して端面側端面電極２９ａ〜２９ｄを形成する。
【００２４】
次に、図６（ｃ）に示すように、絶縁基板２２の凹部２１を形成していない対向する面で二次基板分割をする。
【００２５】
最後に、図６（ｄ）に示すように、上面側端面電極２４ａ〜２４ｄ、端面側端面電極２９ａ〜２９ｄおよび裏面側端面電極２３ａ〜２３ｄを覆うようにニッケルめっきを施し、その後ニッケルめっき（図示せず）を覆うようにはんだめっき３０を施して、多連チップ抵抗器を製造するものである。
【００２６】
なお、本発明は、本発明の一実施の形態における製造方法のみに限定されるものではない。
【００２７】
また、本発明の一実施の形態において、最外部の裏面側端面電極１５ａ，１５ｄの幅を中央部の裏面側端面電極１５ｂ，１５ｃの幅の１．４倍〜１．６倍とした理由は以下の通りである。従来の多連チップ抵抗器は、凹部の形状が真円状であるとともに、４隅部分にも凹部を形成していたために、最外部の裏面側端面電極を中央部の裏面側端面電極の１．３倍以上で形成すると、当然のことながら凹部間が狭くなり、そこで分断が多発していた。しかしながら、本発明の一実施の形態における多連チップ抵抗器は、凹部１２を矩形状とし、かつ４隅部分には凹部を形成していないため、凹部１２間を広くとれ、最外部の裏面側端面電極１５ａ，１５ｄを中央部の裏面側端面電極１５ｂ，１５ｃの１．３倍以上である１．４倍以上の幅で形成しても、凹部１２間での分断の発生率を増加させることなく、従来よりセルフアライメント効果を大きくすることが可能となる。なお、１．６倍以上にすることは絶縁基板１１の作製上、物理的に不可能である。
【００２８】
以下に本発明の一実施の形態で説明した多連チップ抵抗器を作製し、従来の形態の多連チップ抵抗器とセルフアライメント効果を測定した結果を（表１）に示す。測定方法として、最外部の裏面側端面電極１５ａ，１５ｄの幅が中央部の裏面側端面電極１５ｂ，１５ｃの幅の１．１〜１．６倍である多連チップ抵抗器を試作し、それをそれぞれ実装基板の正規の位置から０．０５ｍｍ、０．１０ｍｍおよび０．１５ｍｍずらして実装を行った。
【００２９】
【表１】
【００３０】
（表１）より、本発明は大きなセルフアライメント効果を有し、高い実装性を誇ることがわかる。
【００３１】
以上のように構成、かつ製造された本発明の一実施の形態における多連チップ抵抗器について、以下にその使用例を説明する。
【００３２】
図７は本発明の一実施の形態における多連チップ抵抗器の使用例を示す図である。図において、４１は上述した多連チップ抵抗器４２を実装するための実装基板である。この実装基板４１は、多連チップ抵抗器４２の裏面側端面電極（図示せず）に対応したランド４３に接続されるもので、この場合、少なくとも最外部の裏面側端面電極は、この裏面側端面電極の幅より大きい幅のランド４４に実装されるものである。
【００３３】
このように、少なくとも裏面側端面電極の幅より大きい幅のランド４４を設けることにより、実装ズレが生じた場合のセルフアライメント効果の点で有利である。
【００３４】
なお、ランド４４は多連チップ抵抗器４２の裏面側端面電極の幅より大きくしたが、同じでもよい。
【００３５】
【発明の効果】
以上のように本発明によれば、次のような優れた効果が得られる。
【００３６】
（１）多連チップ抵抗器における複数個の端面電極間に、絶縁基板の端部から中央部に向かって矩形状の凹部を形成しているため、凹部間を広くとることができ、その結果、従来のように凹部の形状を真円状にしたもののように、最外部の裏面側端面電極を中央部の裏面側端面電極の１．３倍以上で形成した場合、凹部間が狭くなってそこで分断が多発するということもなくなるため、絶縁基板の長手方向に対して前記端面電極は裏面側の幅を最外部が中央部に対して１．４倍〜１．６倍とすることが可能となり、これにより、この多連チップ抵抗器を実装する実装基板として、多連チップ抵抗器における端面電極の裏面側の最外部の端面電極の幅と同じかまたは大きいランド幅を有する実装基板を用いれば、裏面側端面電極の幅と、それを実装する実装基板のランドの幅の重なりは大きなものが得られて表面張力が強く働くため、実装ズレが生じた場合のセルフアライメント効果は大きくなる。さらに前記凹部の頂部は丸みを備えているため、凹部形成時のストレスによるクラックを防止でき、製品強度が向上する。
【００３７】
（２）多連チップ抵抗器の絶縁基板の上面に対向する凹部の頂部と等しいかまたは凹部の頂部より端面側に広げた保護膜を備えることにより、端子間のマイグレーションを防止できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における多連チップ抵抗器の切り欠き上面図
【図２】同裏面図
【図３】同断面図
【図４】同工程図
【図５】同工程図
【図６】同工程図
【図７】同使用例を示す図
【図８】従来の多連チップ抵抗器の上面図
【符号の説明】
１１ 絶縁基板
１２ 凹部
１２ａ 頂部
１３ａ〜１３ｄ 上面側端面電極
１４ａ〜１４ｄ 端面側端面電極
１５ａ〜１５ｄ 裏面側端面電極
１６ 抵抗体
１７ プリコートガラス層
１８ 保護膜
【発明の属する技術分野】
本発明は、各種電子回路に用いられる多連チップ抵抗器およびそれを実装する実装基板に関するものである。
【０００２】
【従来の技術】
従来のこの種の多連チップ抵抗器としては、実願平４−６１２２６号（実開平６−２６２１０号）のマイクロフィルムに記載されたものが知られている。
【０００３】
図８は従来の多連チップ抵抗器の上面図を示したもので、この図８には、絶縁基板１の上面に形成された４つの抵抗体２ａ〜２ｄと、この抵抗体２ａ〜２ｄの両端から絶縁基板１の端面および裏面に導出された端子電極３ａ〜３ｄ、４ａ〜４ｄとを備えた多連チップ抵抗器において、絶縁基板１の最外部に形成された端子電極３ａ，３ｄ，４ａ，４ｄの幅を、最外部の端子に挟まれて配置された中央部の端子電極３ｂ，３ｃ，４ｂ，４ｃの幅に対して、１．１〜１．３倍としたものが開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の多連チップ抵抗器は、凹部の形状が真円状であるとともに、４隅部分にも凹部を形成しているため、最外部の裏面側端面電極を中央部の裏面側端面電極の１．３倍以上で形成すると、当然のことながら凹部間が狭くなり、そこで分断が多発していた。従って、最外部の裏面側端面電極は中央部の裏面側端面電極の１．３倍以下にしなくてはならず、セルフアライメント効果を重要視される小形の多連チップ抵抗器においては十分ではなく、従来以上のセルフアライメント効果を持つ多連チップ抵抗器が要求されている。
【０００５】
一般に、セルフアライメント効果は多連チップ抵抗器の端子電極の幅と、それを実装する実装基板のランドの幅の重なりが大きいほど表面張力が働き、大きくなることが知られている。
【０００６】
本発明は、上記要求を満足させることを目的とするものである。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数個の端面電極間に、絶縁基板の端部から中央 部に向かって矩形状の凹部を形成するとともに、この凹部の頂部は丸みを備え、さらに前記絶縁基板の長手方向に対して前記端面電極の上面側の幅は等ピッチでかつ裏面側の幅は最外部が中央部に対して１．４倍〜１．６倍となるように構成したものである。
【０００８】
また、多連チップ抵抗器の絶縁基板の長手方向に対して端面電極の裏面側の最外部の端面電極の幅と同じかまたは大きいランド幅を有するように多連チップ抵抗器を実装する実装基板を構成したものである。
【０００９】
【発明の実施の形態】
本発明の請求項１に記載の発明は、矩形状の絶縁基板と、この絶縁基板の上面に設けられた複数個の抵抗体と、この複数個の抵抗体のそれぞれから導出されかつ電気的に接続するように前記絶縁基板の上面から裏面にかけて設けられた複数個の端面電極とを備えた多連チップ抵抗器において、前記複数個の端面電極間に、前記絶縁基板の端部から中央部に向かって矩形状の凹部を形成するとともに、この凹部の頂部は丸みを備え、さらに前記絶縁基板の長手方向に対して前記端面電極の上面側の幅は等ピッチでかつ裏面側の幅は最外部が中央部に対して１．４倍〜１．６倍となるようにしたものである。
【００１０】
請求項２に記載の発明は、請求項１記載の発明に、絶縁基板の上面の対向する凹部の頂部と等しいかまたは前記凹部の頂部より端面側に広げた保護膜を備えたものである。
【００１１】
請求項３に記載の発明は、少なくとも絶縁基板の長手方向に対して上面側の幅は等ピッチでかつ裏面側の幅は最外部が中央部に対して１．４倍〜１．６倍の端面電極を有する多連チップ抵抗器における端面電極の裏面側の最外部の端面電極の幅と同じかまたは大きいランド幅を有する多連チップ抵抗器を実装する実装基板である。
【００１２】
以下、本発明の一実施の形態について、図面を参照しながら説明する。
【００１３】
図１は本発明の一実施の形態における多連チップ抵抗器の切り欠き上面図、図２は同裏面図、図３は同断面図である。図において、１１は９６％アルミナまたはガラスセラミック等のいずれかからなる矩形状の絶縁基板である。１２は絶縁基板１１の長手方向に絶縁基板１１の端部から中央部に向かって設けられた矩形状の凹部で、この凹部１２の頂部１２ａは丸みを備えている。１３ａ〜１３ｄ、１４ａ〜１４ｄ、１５ａ〜１５ｄは４個の上面側端面電極、端面側端面電極および裏面側端面電極で、絶縁基板１１の長手方向の凹部１２を有しない領域の絶縁基板１１の上面から裏面にかけて設けられ、上面側および裏面側は金、銀、銅、銀パラジウム等のいずれかを主成分とし、端面側はニッケル系の導電性樹脂材料または銀、銀パラジウム等のいずれかを主成分とするものからなり、上面側端面電極１３ａ〜１３ｄはそれぞれ絶縁基板１１の長手方向の幅が等ピッチで、裏面側端面電極１５ａ〜１５ｄは最外部の裏面側端面電極１５ａ，１５ｄが中央部の裏面側端面電極１５ｂ，１５ｃより１．３〜１．６倍の幅を有するものである。１６は絶縁基板１１の長手方向の対向する上面側端面電極１３ａ〜１３ｄを跨ぎかつ電気的に接続するように設けられた酸化ルテニウム等からなる抵抗体である。１７は少なくとも抵抗体１６を覆うように設けられたガラス等からなるプリコートガラス層である。１８は絶縁基板１１の上面に対向する凹部１２の頂部１２ａと等しいかもしくは凹部１２の頂部１２ａより絶縁基板１１の端面側に広げたエポキシ系の樹脂またはガラス等を主成分とする保護膜である。
【００１４】
以上のように構成された本発明の一実施の形態における多連チップ抵抗器の製造方法について、以下に図面を参照しながら説明する。
【００１５】
図４、図５、図６は本発明の一実施の形態における多連チップ抵抗器の工程図である。
【００１６】
まず、図４（ａ）に示すように、長手方向に凹部２１を有しかつこの凹部２１の頂部２１ａに丸みを有する９６％アルミナからなる絶縁基板２２の裏面に、銀を主成分とするペーストをスクリーン印刷した後、約８５０℃で焼成して裏面側端面電極２３ａ〜２３ｄを形成する。この際、最外部の裏面側端面電極２３ａ，２３ｄは、中央部の裏面側端面電極２３ｂ，２３ｃより絶縁基板２２の長手方向の幅が１．４倍〜１．６倍の幅を有するように形成されている。
【００１７】
次に、図４（ｂ）に示すように、絶縁基板２２の上面に、銀を主成分とするペーストをスクリーン印刷した後、約８５０℃で焼成して上面側端面電極２４ａ〜２４ｄを形成する。この際、上面側端面電極２４ａ〜２４ｄは、絶縁基板２２の長手方向に対して等ピッチの幅を有するように形成されている。
【００１８】
次に、図４（ｃ）に示すように、絶縁基板２２の上面の対向する上面側端面電極２４ａ〜２４ｄを跨ぐように酸化ルテニウムからなるペーストをスクリーン印刷した後、約８５０℃で焼成して４個の抵抗体２５を形成する。
【００１９】
次に、図５（ａ）に示すように、少なくとも４個の抵抗体２５を覆うようにガラスペーストをスクリーン印刷した後、約６００℃で焼成してプリコートガラス層２６を形成する。
【００２０】
次に、図５（ｂ）に示すように、所望の抵抗値を得るためレーザーにより溝切り２７して抵抗値修正を行う。
【００２１】
次に、図５（ｃ）に示すように、絶縁基板２２の上面に対向する凹部２１の頂部２１ａと等しいかもしくは凹部２１の頂部２１ａより端面側に広げて、エポキシ系の絶縁性樹脂を主成分とするペーストをスクリーン印刷した後、約２００℃で硬化して保護膜２８を形成する。
【００２２】
次に、図６（ａ）に示すように、絶縁基板２２の長手方向で一次基板分割をする。
【００２３】
次に、図６（ｂ）に示すように、絶縁基板２２の端面側に上面側端面電極２４ａ〜２４ｄおよび裏面側端面電極２３ａ〜２３ｄと電気的に接続するように、ニッケル系の導電性樹脂を主成分とするペーストをローラーで塗布した後、約２００℃で硬化して端面側端面電極２９ａ〜２９ｄを形成する。
【００２４】
次に、図６（ｃ）に示すように、絶縁基板２２の凹部２１を形成していない対向する面で二次基板分割をする。
【００２５】
最後に、図６（ｄ）に示すように、上面側端面電極２４ａ〜２４ｄ、端面側端面電極２９ａ〜２９ｄおよび裏面側端面電極２３ａ〜２３ｄを覆うようにニッケルめっきを施し、その後ニッケルめっき（図示せず）を覆うようにはんだめっき３０を施して、多連チップ抵抗器を製造するものである。
【００２６】
なお、本発明は、本発明の一実施の形態における製造方法のみに限定されるものではない。
【００２７】
また、本発明の一実施の形態において、最外部の裏面側端面電極１５ａ，１５ｄの幅を中央部の裏面側端面電極１５ｂ，１５ｃの幅の１．４倍〜１．６倍とした理由は以下の通りである。従来の多連チップ抵抗器は、凹部の形状が真円状であるとともに、４隅部分にも凹部を形成していたために、最外部の裏面側端面電極を中央部の裏面側端面電極の１．３倍以上で形成すると、当然のことながら凹部間が狭くなり、そこで分断が多発していた。しかしながら、本発明の一実施の形態における多連チップ抵抗器は、凹部１２を矩形状とし、かつ４隅部分には凹部を形成していないため、凹部１２間を広くとれ、最外部の裏面側端面電極１５ａ，１５ｄを中央部の裏面側端面電極１５ｂ，１５ｃの１．３倍以上である１．４倍以上の幅で形成しても、凹部１２間での分断の発生率を増加させることなく、従来よりセルフアライメント効果を大きくすることが可能となる。なお、１．６倍以上にすることは絶縁基板１１の作製上、物理的に不可能である。
【００２８】
以下に本発明の一実施の形態で説明した多連チップ抵抗器を作製し、従来の形態の多連チップ抵抗器とセルフアライメント効果を測定した結果を（表１）に示す。測定方法として、最外部の裏面側端面電極１５ａ，１５ｄの幅が中央部の裏面側端面電極１５ｂ，１５ｃの幅の１．１〜１．６倍である多連チップ抵抗器を試作し、それをそれぞれ実装基板の正規の位置から０．０５ｍｍ、０．１０ｍｍおよび０．１５ｍｍずらして実装を行った。
【００２９】
【表１】
（表１）より、本発明は大きなセルフアライメント効果を有し、高い実装性を誇ることがわかる。
【００３１】
以上のように構成、かつ製造された本発明の一実施の形態における多連チップ抵抗器について、以下にその使用例を説明する。
【００３２】
図７は本発明の一実施の形態における多連チップ抵抗器の使用例を示す図である。図において、４１は上述した多連チップ抵抗器４２を実装するための実装基板である。この実装基板４１は、多連チップ抵抗器４２の裏面側端面電極（図示せず）に対応したランド４３に接続されるもので、この場合、少なくとも最外部の裏面側端面電極は、この裏面側端面電極の幅より大きい幅のランド４４に実装されるものである。
【００３３】
このように、少なくとも裏面側端面電極の幅より大きい幅のランド４４を設けることにより、実装ズレが生じた場合のセルフアライメント効果の点で有利である。
【００３４】
なお、ランド４４は多連チップ抵抗器４２の裏面側端面電極の幅より大きくしたが、同じでもよい。
【００３５】
【発明の効果】
以上のように本発明によれば、次のような優れた効果が得られる。
【００３６】
（１）多連チップ抵抗器における複数個の端面電極間に、絶縁基板の端部から中央部に向かって矩形状の凹部を形成しているため、凹部間を広くとることができ、その結果、従来のように凹部の形状を真円状にしたもののように、最外部の裏面側端面電極を中央部の裏面側端面電極の１．３倍以上で形成した場合、凹部間が狭くなってそこで分断が多発するということもなくなるため、絶縁基板の長手方向に対して前記端面電極は裏面側の幅を最外部が中央部に対して１．４倍〜１．６倍とすることが可能となり、これにより、この多連チップ抵抗器を実装する実装基板として、多連チップ抵抗器における端面電極の裏面側の最外部の端面電極の幅と同じかまたは大きいランド幅を有する実装基板を用いれば、裏面側端面電極の幅と、それを実装する実装基板のランドの幅の重なりは大きなものが得られて表面張力が強く働くため、実装ズレが生じた場合のセルフアライメント効果は大きくなる。さらに前記凹部の頂部は丸みを備えているため、凹部形成時のストレスによるクラックを防止でき、製品強度が向上する。
【００３７】
（２）多連チップ抵抗器の絶縁基板の上面に対向する凹部の頂部と等しいかまたは凹部の頂部より端面側に広げた保護膜を備えることにより、端子間のマイグレーションを防止できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における多連チップ抵抗器の切り欠き上面図
【図２】同裏面図
【図３】同断面図
【図４】同工程図
【図５】同工程図
【図６】同工程図
【図７】同使用例を示す図
【図８】従来の多連チップ抵抗器の上面図
【符号の説明】
１１ 絶縁基板
１２ 凹部
１２ａ 頂部
１３ａ〜１３ｄ 上面側端面電極
１４ａ〜１４ｄ 端面側端面電極
１５ａ〜１５ｄ 裏面側端面電極
１６ 抵抗体
１７ プリコートガラス層
１８ 保護膜
Claims (3)
- 矩形状の絶縁基板と、この絶縁基板の上面に設けられた複数個の抵抗体と、この複数個の抵抗体のそれぞれから導出されかつ電気的に接続するように前記絶縁基板の上面から裏面にかけて設けられた複数個の端面電極とを備えた多連チップ抵抗器において、前記複数個の端面電極間に、前記絶縁基板の端部から中央部に向かって矩形状の凹部を形成するとともに、この凹部の頂部は丸みを備え、さらに前記絶縁基板の長手方向に対して前記端面電極の上面側の幅は等ピッチでかつ裏面側の幅は最外部が中央部に対して１．４倍〜１．６倍となるようにした多連チップ抵抗器。
- 絶縁基板の上面の対向する凹部の頂部と等しいかまたは前記凹部の頂部より端面側に広げた保護膜を備えた請求項１記載の多連チップ抵抗器。
- 少なくとも絶縁基板の長手方向に対して上面側の幅は等ピッチでかつ裏面側の幅は最外部が中央部に対して１．４倍〜１．６倍の端面電極を有する多連チップ抵抗器における端面電極の裏面側の最外部の端面電極の幅と同じかまたは大きいランド幅を有する多連チップ抵抗器を実装する実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00634496A JP3557762B2 (ja) | 1996-01-18 | 1996-01-18 | 多連チップ抵抗器およびそれを実装する実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00634496A JP3557762B2 (ja) | 1996-01-18 | 1996-01-18 | 多連チップ抵抗器およびそれを実装する実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199301A JPH09199301A (ja) | 1997-07-31 |
| JP3557762B2 true JP3557762B2 (ja) | 2004-08-25 |
Family
ID=11635763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00634496A Expired - Fee Related JP3557762B2 (ja) | 1996-01-18 | 1996-01-18 | 多連チップ抵抗器およびそれを実装する実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557762B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4547781B2 (ja) * | 2000-07-28 | 2010-09-22 | パナソニック株式会社 | 多連チップ抵抗器の製造方法 |
| JP2008034671A (ja) * | 2006-07-31 | 2008-02-14 | Yamaha Motor Co Ltd | 配線基板およびそれを備えた鞍乗型車両 |
-
1996
- 1996-01-18 JP JP00634496A patent/JP3557762B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09199301A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782173B2 (en) | Chip resistor | |
| US7334318B2 (en) | Method for fabricating a resistor | |
| US10332660B2 (en) | Resistor element | |
| JP3557762B2 (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPH08316002A (ja) | 電子部品及び複合電子部品 | |
| JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
| JP2007027501A (ja) | チップ抵抗器 | |
| JP2003282305A (ja) | チップ抵抗器およびその製造方法 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2523862B2 (ja) | チップ抵抗器 | |
| JP2000138102A (ja) | 抵抗器およびその製造方法 | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2000340413A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2000188204A (ja) | 抵抗器およびその製造方法 | |
| JP3199264B2 (ja) | 負特性サーミスタ | |
| JP2003068505A (ja) | チップ抵抗器およびその製造方法 | |
| WO2020170750A1 (ja) | 抵抗器 | |
| JP2000340413A5 (ja) | ||
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JP2002033203A (ja) | 複合電子部品 | |
| JP2007165358A (ja) | チップ型コンデンサ | |
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |