DE102022107876A1

DE102022107876A1 - Chip-Widerstand und Verfahren zur Herstellung eines Chip-Widerstandes

Info

Publication number: DE102022107876A1
Application number: DE102022107876.0A
Authority: DE
Inventors: Yasuhiro Kamijo; Homare SASAKI
Original assignee: Koa Corp
Current assignee: Koa Corp
Priority date: 2021-04-05
Filing date: 2022-04-01
Publication date: 2022-10-06
Also published as: CN115206609B; JP2022159796A; TWI823322B; US20220319745A1; TW202244956A; CN115206609A; US11646136B2

Abstract

Ein Chipwiderstand 1 umfasst ein isoliertes Substrat 2, das eine rechteckige Parallelepiped-Form aufweist, eine erste Frontelektrode 3 und eine zweite Frontelektrode 4, die an beiden Längsenden des isolierten Substrats 2 vorgesehen sind, und ein Widerstandselement 5, das eine Verbindung zwischen der ersten und der zweiten Frontelektrode 3 und 4 herstellt. Das Widerstandselement 5 ist mäanderförmig mit einem ersten Abschnitt 8 und einem zweiten Abschnitt 9 erzeugt, die sich in Reihe über einen Verbindungsabschnitt 10 zwischen einem Paar von Verbindungsabschnitten 6 und 7 fortsetzen. Darüber hinaus ist in dem ersten Abschnitt 8 eine erste Abgleichrille 11 zur Grobeinstellung erzeugt, um einen Strompfad des Widerstandselements 5 zu verlängern. Im zweiten Abschnitt 9 ist eine zweite Abgleichrille 12 zur Feineinstellung erzeugt, die sich in einer Richtung erstreckt, die in Bezug auf eine gerade Linie entlang einer Richtung, in der sich die erste Abgleichrille 11 erstreckt, angewinkelt ist.

Description

Die vorliegende Erfindung betrifft einen Chip-Widerstand, dessen Widerstandswert durch Erzeugen von Abgleichrillen in einem auf einem isolierten Substrat vorgesehenen Widerstandselement eingestellt wird, und ein Verfahren zur Herstellung eines solchen Chip-Widerstandes.
Ein Chip-Widerstand umfasst im Wesentlichen ein isoliertes Substrat mit einer rechteckigen Parallelepiped-Form, ein Paar Frontelektroden, die einander über einen bestimmten Abstand auf einer vorderen Oberfläche des isolierten Substrats gegenüberliegend angeordnet sind, ein Paar Rückelektroden, die einander über einen bestimmten Abstand auf einer hinteren Oberfläche des isolierten Substrats gegenüberliegend angeordnet sind, Endflächenelektroden zur Überbrückung der Front- und Rückelektroden, ein Widerstandselement zur Überbrückung der miteinander gepaarten Frontelektroden, eine Schutzschicht zur Abdeckung des Widerstandselements usw.
Typischerweise wird bei der Herstellung von Chipwiderständen, wie oben beschrieben, eine große Anzahl von Elektroden, Widerstandselementen, Schutzschichten usw. in einer einzigen Sequenz auf einem großformatigen Substrat erzeugt und anschließend das großformatige Substrat entlang gitterartiger Trennlinien (z. B. Trenngräben) in eine große Anzahl von Chipwiderständen zerlegt. Bei der Herstellung solcher Chipwiderstände wird eine große Anzahl von Widerstandselementen durch Drucken und Brennen einer Widerstandspaste auf einer Seite des großformatigen Substrats erzeugt. Es ist unvermeidlich, dass die Größe und die Schichtdicke der einzelnen Widerstandselemente leicht variieren, unter anderem aufgrund von Ausrichtungsfehlern und Unschärfen beim Drucken oder Temperaturschwankungen in einem Brennofen. Daher wird für die Widerstandselemente, die sich auf dem großformatigen Substrat befinden, eine Widerstandswertanpassung durchgeführt, bei der Abgleichrillen in jedem Widerstandselement erzeugt werden und sein Widerstand auf einen gewünschten Widerstandswert eingestellt wird.
Wenn eine Überspannung, die unter anderem durch statische Elektrizität oder Rauschen der Stromversorgung erzeugt wird, an einen wie oben ausgebildeten Chip-Widerstand angelegt wird, würde eine übermäßige elektrische Belastung auftreten, die sich auf die Widerstandseigenschaften auswirkt und im schlimmsten Fall den Widerstand zerstören kann. Um die Anti-Surge-Eigenschaften zu verbessern, ist es bekannt, dass ein mäanderförmiges Widerstandselement, das sich über seine gesamte Länge erstreckt, den Potenzialabfall mildert und die Anti-Surge-Eigenschaften verbessert werden können.
Als relevanter Stand der Technik dieser Art wird ein Chip-Widerstand beschrieben, der wie folgt ausgebildet ist (siehe japanische, nicht geprüfte Patentanmeldung, Publikation Nr. 2019-201142). Wie in 8 dargestellt, wird zwischen einem Paar Frontelektroden 101, die an beiden Enden eines isolierten Substrats 100 vorgesehen sind, ein mäanderförmiges Widerstandselement 105 mit einem ersten mäanderförmigen Abschnitt 103 und einem zweiten mäanderförmigen Abschnitt 104, der sich über einen zentralen Abgleichbereich 102 in Reihe zu beiden Enden fortsetzt, aufgedruckt. In dem Abgleichbereich 102 sind I-förmige erste Abgleichrillen 106 zur Verlängerung des Strompfades des Widerstandselements 105 erzeugt. Der Widerstandswert des Widerstandselements 105 wird grob auf einen Wert eingestellt, der etwas niedriger als ein Zielwiderstandswert ist. Dann wird eine L-förmige zweite Abgleichrille 107 in dem zweiten mäandrierenden Abschnitt 104 erzeugt, wodurch der Widerstandswert des Widerstandselements 105 fein eingestellt wird, bis er dem Zielwiderstandswert entspricht.
In dem relevanten Stand der Technik, der in der japanischen, nicht überprüften Patentanmeldungsveröffentlichung Nr. 2019-201142 offenbart ist, wird durch Erzeugen der ersten Abgleichrillen 106 in dem Abgleichbereich 102 des Widerstandselements 105, das durch Drucken in einer Mäanderform ausgebildet ist, der Widerstandswert des Widerstandselements 105 grob eingestellt, um sich dem Zielwiderstandswert anzunähern. Danach wird der Widerstandswert des Widerstandselements 105 durch Erzeugen der L-förmigen zweiten Abgleichrille 107 in dem zweiten mäanderförmigen Abschnitt 104 fein eingestellt, um ihn an den Zielwiderstandswert anzupassen. So kann der Widerstandswert mit hoher Präzision und verbesserten Anti-Surge-Eigenschaften eingestellt werden.
In dem in der japanischen Patentanmeldung Nr. 2019-201142 beschriebenen Chipwiderstand fließt der Strom durch den zweiten mäanderförmigen Abschnitt 104 des Widerstandselements 105 über den kürzesten Weg, der in 8 durch eine imaginäre Linie E dargestellt ist; dieser kürzeste Weg E ist ein Bereich, in dem die größte Strommenge fließt. Die zweite Abgleichrille 107 wird in einem Bereich erzeugt, in dem eine geringere Stromdichte vorhanden ist. Wenn also darauf geachtet wird, dass das Ende der zweiten Abgleichrille 107 den kürzesten Weg E nicht behindert, kann der Widerstandswert des Widerstandselements 105 in Abhängigkeit von der Schnitttiefe der zweiten Abgleichrille 107 so fein eingestellt werden, dass er dem Zielwiderstandswert entspricht. Die Anfangswiderstandswerte von Widerstandselementen 105, die durch Drucken erzeugt werden, variieren jedoch. Wenn ein anfänglicher Widerstandswert eines Widerstandselements 105 zu niedrig ist, ist zu befürchten, dass der Widerstandswert des Widerstandselements 105 trotz des Erzeugens der zweiten Abgleichrille 107 nicht auf einen Zielwiderstandswertbereich erhöht werden kann und die Produktionsleistung sinkt.
Die vorliegende Erfindung wurde in Anbetracht der oben genannten tatsächlichen Umstände entwickelt. Eine erste Aufgabe der Erfindung besteht darin, einen Chip-Widerstand bereitzustellen, der in der Lage ist, die Anti-Surge-Eigenschaften zu verbessern und eine Feineinstellung des Widerstandswerts mit hoher Präzision vorzunehmen. Eine zweite Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines solchen Chipwiderstandes bereitzustellen.
Um die vorstehende erste Aufgabe zu lösen, umfasst ein Chip-Widerstand gemäß der vorliegenden Erfindung ein isoliertes Substrat mit einer rechteckigen Parallelepiped-Form, ein Paar von Elektroden, die einander gegenüberliegend über einen bestimmten Abstand auf dem isolierten Substrat angeordnet sind, und ein Widerstandselement, das eine Brückenverbindung zwischen dem Paar der Elektroden mit einer Abgleichrille herstellt, die sich linear in dem Widerstandselement erstreckt, um eine Widerstandswerteinstellung vorzunehmen. Das Widerstandselement ist ein durch Drucken erzeugtes Element mit Verbindungsabschnitten, die mit dem Elektrodenpaar verbunden sind, und einem Abgleichbereich, der eine rechteckige Form hat und zwischen den beiden Verbindungsabschnitten angeordnet ist. In dem Abgleichbereich ist eine erste Abgleichrille zur Grobeinstellung erzeugt, um einen Strompfad des Widerstandselements zu verlängern, und eine zweite Abgleichrille zur Feineinstellung ist erzeugt, um einen Widerstandswert einzustellen, nachdem er durch die erste Abgleichrille grob eingestellt wurde. Eine gerade Linie entlang einer Richtung, in der sich die zweite Abgleichrille erstreckt, ist in Bezug auf eine gerade Linie entlang einer Richtung, in der sich die erste Abgleichrille erstreckt, angewinkelt.
In dem so ausgebildeten Chipwiderstand ist die erste Abgleichrille im Abgleichbereich zur Verlängerung des Strompfades des Widerstandselements erzeugt, so dass der Widerstandswert in Abhängigkeit von der Schnitttiefe der ersten Abgleichrille zunimmt. Auf diese Weise kann der Widerstandswert grob eingestellt werden, mit verbesserten Anti-Surge-Eigenschaften. Darüber hinaus wird die zweite Abgleichrille in einem Bereich erzeugt, in dem die Stromdichte im Abgleichbereich geringer ist, wodurch der Widerstandswert mit hoher Präzision fein eingestellt werden kann. Darüber hinaus ist die gerade Linie entlang der Richtung, in der sich die zweite Abgleichrille erstreckt, in Bezug auf die gerade Linie entlang der Richtung, in der sich die erste Abgleichrille erstreckt, angewinkelt. Dadurch kann die zweite Abgleichrille so erzeugt werden, dass sie sich über einen langen Abschnitt entlang des kürzesten Strompfades erstreckt, wodurch eine Steigerung der Ausbeute bei geringerer Fehlanpassung des Widerstandswerts möglich ist.
In dem wie oben ausgebildeten Chip-Widerstand können die beiden Verbindungsabschnitte des Widerstandselements zwar ein sich linear erstreckendes Design aufweisen, aber wenn mindestens einer der Verbindungsabschnitte als ein sich mäanderförmig erstreckendes Kurvensegment ausgebildet ist, wird der Strompfad des Widerstandselements verlängert und es ist möglich, die Anti-Surge-Eigenschaften zu verbessern.
Darüber hinaus sind in dem wie oben ausgebildeten Chipwiderstand, obwohl sowohl die erste als auch die zweite Abgleichrille in einem einzigen Abgleichbereich ausgebildet sein können, wobei der Abgleichbereich einen ersten Abschnitt und einen zweiten Abschnitt aufweist, die sich über einen Verbindungsabschnitt in Reihe fortsetzen, die erste Abgleichrille in dem ersten Abschnitt erzeugt wird und die zweite Abgleichrille in dem zweiten Abschnitt erzeugt wird, der Bereich, in dem die Abgleichrille zur Grobabstimmung erzeugt wird, und der Bereich, in dem die Abgleichrille zur Feinabstimmung erzeugt wird, getrennt. Folglich ermöglicht dies eine präzisere Einstellung des Widerstandswerts, verlängert den Strompfad des Widerstandselements und ermöglicht eine weitere Verbesserung der Anti-Surge-Eigenschaften.
In diesem Fall ist es bevorzugt, eine Mehrzahl von ersten Abgleichrillen, die I-förmig sind und unterschiedliche Längenabmessungen aufweisen, in dem ersten Abschnitt zu erzeugen, wodurch eine grobe Einstellung des Widerstandswerts des Widerstandselements mit hoher Präzision ermöglicht wird, wobei es keine besondere Begrenzung für die Anzahl der ersten Abgleichrillen gibt, die in dem ersten Abschnitt erzeugt werden.
In diesem Fall, in dem zwei erste Abgleichrillen in dem ersten Abschnitt erzeugt werden, obwohl eine zweite der ersten Abgleichrillen parallel zu einer ersten der ersten Abgleichrillen erzeugt werden kann, kann eine der ersten Abgleichrillen in Bezug auf die andere der ersten Abgleichrillen angewinkelt sein. Alternativ können die beiden ersten Abgleichrillen so erzeugt werden, dass sie sich in entgegengesetzte Richtungen zueinander erstrecken, ausgehend von einer oberen und einer unteren Seite des ersten Abschnitts, die einander gegenüberliegen.
Um die vorstehende zweite Aufgabe zu lösen, ist ein Verfahren vorgesehen zur Herstellung eines Chip-Widerstandes gemäß der vorliegenden Erfindung zur Herstellung eines Chip-Widerstandes mit einem isolierten Substrat, einer ersten Elektrode und einer zweiten Elektrode, die über einen bestimmten Abstand auf dem isolierten Substrat einander gegenüberliegend angeordnet sind, und einem Widerstandselement, das eine Brückenverbindung zwischen der ersten Elektrode und der zweiten Elektrode herstellt, mit einer Abgleichrille, die sich linear in dem Widerstandselement erstreckt, um eine Anpassung des Widerstandswerts vorzunehmen. Das Widerstandselement umfasst ein durch Drucken erzeugtes Element mit einem Kurvensegment, das mit der ersten Elektrode verbunden ist und sich mäanderförmig erstreckt, einem ersten Abschnitt, der eine rechteckige Form hat und mit dem Kurvensegment verbunden ist, einem zweiten Abschnitt, der eine rechteckige Form hat und mit der zweiten Elektrode verbunden ist, und einem Verbindungsabschnitt, der eine Verbindung zwischen dem ersten Abschnitt und dem zweiten Abschnitt herstellt. Das Verfahren umfasst das Erzeugen einer ersten Abgleichrille im ersten Abschnitt zur Grobeinstellung, um einen Strompfad des Widerstandselements zu verlängern, das anschließende Erzeugen einer zweiten Abgleichrille im zweiten Abschnitt, die sich in einer Richtung erstreckt, die in Bezug auf eine gerade Linie entlang einer Richtung, in der sich die erste Abgleichrille erstreckt, angewinkelt ist, und wodurch eine Feineinstellung eines Widerstandswerts nach der Grobeinstellung durch die erste Abgleichrille vorgenommen wird, so dass der Widerstandswert in einen Ziel-Widerstandswertbereich fällt.
In dem Verfahren zur Herstellung eines Chipwiderstands, das die oben genannten Schritte umfasst, wird nach dem Drucken und Bilden des mäanderförmigen Widerstandselements mit dem ersten Abschnitt und dem zweiten Abschnitt, die sich über den Verbindungsabschnitt in Reihe fortsetzen, die erste Abgleichrille erzeugt, um den Strompfad des Widerstandselements in dem ersten Abschnitt zu verlängern, so dass der Widerstandswert in Abhängigkeit von der Schnitttiefe der ersten Abgleichrille zunimmt. Auf diese Weise kann der Widerstandswert grob eingestellt werden, wobei die Anti-Surge-Eigenschaften verbessert werden. Nachdem die erste Abgleichrille gebildet wurde, wird die zweite Abgleichrille im zweiten Abschnitt in einer Richtung erzeugt, die in Bezug auf die erste Abgleichrille angewinkelt ist. Dadurch kann die zweite Abgleichrille so erzeugt werden, dass sie sich über eine lange Strecke entlang des kürzesten Strompfades erstreckt, wodurch es möglich ist, eine Feineinstellung des Widerstandswerts mit hoher Präzision vorzunehmen und eine Verbesserung der Ausbeute bei reduzierter Fehlanpassung des Widerstandswerts zu erzielen.
Gemäß der vorliegenden Erfindung ist es möglich, einen Chip-Widerstand bereitzustellen, der in der Lage ist, die Anti-Surge-Eigenschaften zu verbessern und eine Feineinstellung des Widerstandswertes mit hoher Präzision vorzunehmen.
Ausführungsformen der vorliegenden Erfindung werden anhand der folgenden Figuren im Detail beschrieben, wobei:

1 ist eine Draufsicht auf einen Chipwiderstand gemäß einer ersten Ausführungsform;
2A bis 2E sind erläuternde Diagramme, die ein Verfahren zur Herstellung eines Chipwiderstandes gemäß der ersten Ausführungsform veranschaulichen;
3 ist eine Draufsicht auf einen Chip-Widerstand, der zu einer zweiten Ausführungsform gehört;
4 ist eine Draufsicht auf einen Chip-Widerstand, der zu einer dritten Ausführungsform gehört;
5 ist eine Draufsicht auf einen Chip-Widerstand, der für eine vierte Ausführungsform relevant ist;
6 ist eine Draufsicht auf einen Chip-Widerstand, der für eine fünfte Ausführungsform relevant ist;
7 ist eine Draufsicht auf einen Chip-Widerstand, der für eine sechste Ausführungsform relevant ist; und
8 ist eine Draufsicht auf einen Chip-Widerstand gemäß dem einschlägigen Stand der Technik.

Ausführungsformen der Erfindung werden im Folgenden unter Bezugnahme auf die Zeichnungen beschrieben. 1 ist eine Draufsicht auf einen Chip-Widerstand gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
Wie in 1 dargestellt, umfasst der für die erste Ausführungsform relevante Chipwiderstand 1 im Wesentlichen ein isoliertes Substrat 2, das eine rechteckige Parallelepiped-Form aufweist, eine erste Frontelektrode 3 und eine zweite Frontelektrode 4, die an beiden Längsenden der Vorderfläche des isolierten Substrats 2 vorgesehen sind, ein Widerstandselement 5, das auf der Vorderfläche des isolierten Substrats 2 vorgesehen ist, um eine Verbindung zwischen der ersten und der zweiten Frontelektrode 3 und 4 herzustellen, und eine Schutzschicht (nicht dargestellt), um das Widerstandselement 5 abzudecken. Darüber hinaus ist ein Paar Rückelektroden vorgesehen, die mit den ersten und zweiten Frontelektroden 3 und 4 auf der Rückseite des isolierten Substrats 2 korrespondieren, und an den beiden Längsenden des isolierten Substrats 2 sind Stirnseitenelektroden zur Überbrückung der Verbindung zwischen den Front- und Rückelektroden vorgesehen, sowie plattierte externe Elektroden zur Abdeckung der Stirnseitenelektroden, die jedoch in der Darstellung weggelassen sind. Es ist zu beachten, dass in der folgenden Beschreibung davon ausgegangen wird, dass eine Richtung, die zwischen der ersten und der zweiten Frontelektrode 3 und 4 verläuft, eine X-Richtung ist und eine zur X-Richtung orthogonale Richtung eine Y-Richtung ist.
Das Widerstandselement 5 ist mäanderförmig mit einem ersten Abschnitt 8 und einem zweiten Abschnitt 9 erzeugt, die sich in Reihe über einen Verbindungsabschnitt 10 zwischen einem Paar von Verbindungsabschnitten 6 und 7 fortsetzen. Eine solche Mäanderform ist durch eine Form definiert, in die die Paste des Widerstandselements gedruckt wird. Ein links dargestellter Verbindungsabschnitt 6 ist ein mäanderförmig erzeugtes Kurvensegment, und dieser Verbindungsabschnitt 6 stellt eine Verbindung zwischen der ersten Frontelektrode 3 und dem oberen Rand des ersten Abschnitts 8 her. Darüber hinaus ist ein rechts dargestellter Verbindungsabschnitt 7 ein geradliniges Gebilde, und dieser Verbindungsabschnitt 7 stellt eine Verbindung zwischen der zweiten Frontelektrode 4 und einem unteren Endabschnitt des zweiten Abschnitts 9 her. Der erste Abschnitt 8 und der zweite Abschnitt 9 sind ein Abgleichbereich zum Einstellen des Widerstandswerts des Widerstandselements 5, und dieser erste Abschnitt 8 und der zweite Abschnitt 9 sind beide in einer rechteckigen Gestalt geformt. Die Oberkante des ersten Abschnitts 8 und die Oberkante des zweiten Abschnitts 9 sind über den Verbindungsabschnitt 10 miteinander verbunden. Der Verbindungsabschnitt 10 und die beiden Verbindungsabschnitte 6 und 7 sind so eingestellt, dass sie eine im Wesentlichen gleiche Strukturbreite aufweisen.
In dem ersten Abschnitt 8 sind zwei erste Abgleichrillen 11 mit unterschiedlichen Längenabmessungen erzeugt, und der Widerstandswert des Widerstandselements 5 wird durch diese ersten Abgleichrillen 11 grob auf einen Sollwiderstandswert eingestellt. Eine erste längere der ersten Abgleichrillen 11 ist ein I-förmiger Schlitz, der sich in Y-Richtung von der Oberseite zur Unterseite des ersten Abschnitts 8 erstreckt. Durch die Bildung der ersten Abgleichrille 11 im ersten Abschnitt 8 erhält das Widerstandselement 5 eine dreifach gewundene Mäanderform und verlängert den Strompfad. Eine zweite, kürzere der ersten Abgleichrillen 11 ist ebenfalls ein I-förmiger Schlitz, der sich in Y-Richtung von der Oberseite zur Unterseite des ersten Abschnitts 8 erstreckt. Die erste und die zweite der ersten Abgleichrillen 11 verlaufen parallel zueinander. Die Anzahl der ersten Abgleichrillen 11, die in dem ersten Abschnitt 8 erzeugt werden, ist jedoch nicht auf zwei Rillen beschränkt und kann eine Rille oder drei oder mehr Rillen betragen.
In dem zweiten Abschnitt 9 ist eine I-förmige zweite Abgleichrille 12 erzeugt, die sich von der Oberseite zur Unterseite des zweiten Abschnitts 8 in einer Richtung erstreckt, die in Bezug auf die Y-Richtung angewinkelt ist. Der Widerstandswert des Widerstandselements 5 wird durch diese zweite Abgleichrille 12 fein eingestellt, um sich dem Zielwiderstandswert anzunähern. Dabei wird das Ende der zweiten Abgleichrille 12 so eingestellt, dass sie eine imaginäre Linie E, die den Verbindungsabschnitt 10 und den rechts dargestellten Anschlussbereich 7 verbindet, nicht auf kürzestem Weg kreuzt. Da ein Ort, an dem die größte Strommenge innerhalb des zweiten Abschnitts 9 fließt, entlang der imaginären Linie E liegt, wird die zweite Abgleichrille 12 in einem Bereich erzeugt, in dem eine geringere Stromdichte im zweiten Abschnitt 9 herrscht. Da die Richtung, in der sich die zweite Abgleichrille 12 erstreckt, in Bezug auf die Richtung (Y-Richtung), in der sich die ersten Abgleichrillen 11 erstrecken, angewinkelt ist, kann die zweite Abgleichrille 12 außerdem so erzeugt werden, dass sie sich über eine lange Strecke entlang des kürzesten Strompfades (der imaginären Linie E) erstreckt. Dementsprechend wird die Änderung des Widerstandswerts in Abhängigkeit von der Schnitttiefe der zweiten Abgleichrille 12 gering. Es ist möglich, eine Feineinstellung des Widerstandswerts des Widerstandselements 5 mit hoher Präzision vorzunehmen und eine Verbesserung der Ausbeute bei geringerer Fehlanpassung des Widerstandswerts zu erzielen.
Nachfolgend wird unter Bezugnahme auf die 2A bis 2E ein Verfahren zur Herstellung des wie oben ausgebildeten Chipwiderstands 1 beschrieben.
Zunächst wird bei dem Verfahren ein großformatiges Substrat vorbereitet, das in eine große Anzahl isolierter Substrate 2 aufgeteilt wird. Dieses großformatige Substrat wird zuvor mit einem Raster aus ersten und zweiten Trenngräben versehen, die sich vertikal und horizontal erstrecken, und jede der durch beide Trenngräben definierten Zonen entspricht einem Chipbereich. Ein großformatiges Substrat 2A als repräsentativer Teil, der einer Chipfläche entspricht, ist in den 2A bis 2E dargestellt; in der Praxis werden jedoch bei einem großformatigen Substrat, dessen Größe der Aggregation einer großen Anzahl von Chipflächen entspricht, die jeweiligen Verfahrensschritte, die im Folgenden beschrieben werden, in einer einzigen Abfolge durchgeführt.
Konkret werden, wie in 2A dargestellt, die erste Frontelektrode 3 und die zweite Frontelektrode 4, die miteinander gepaart sind, durch Siebdrucken einer Ag-basierten Paste auf die vordere Oberfläche des großformatigen Substrats 2A und anschließendes Trocknen und Brennen der Paste (ein Schritt zur Bildung der Frontelektroden) erzeugt. Zusätzlich, gleichzeitig mit oder vor oder nach diesem Schritt der Bildung der Elektroden, erzeugt das Verfahren die hinteren Elektroden durch Siebdrucken der Paste auf Ag-Basis auf die hintere Oberfläche des großformatigen Substrats 2A, gefolgt von Trocknen und Brennen der Paste (ein Schritt zur Bildung der hinteren Elektroden).
Als nächstes, wie in 2B dargestellt, bildet das Verfahren das Widerstandselement 5, dessen beide Längsenden die erste Frontelektrode 3 und die zweite Frontelektrode 4 überlappen, durch Siebdrucken einer Widerstandspaste, wie einer Rutheniumoxidpaste, und Trocknen und Brennen der Paste (ein Schritt zur Bildung des Widerstandselements). Dieses Widerstandselement 5 umfasst den mäanderförmigen Verbindungsabschnitt (das Kurvensegment) 6, der mit der ersten Frontelektrode 3 verbunden ist, den Verbindungsabschnitt 7, der mit der zweiten Frontelektrode 4 verbunden ist, und den ersten Abschnitt 8 und den zweiten Abschnitt 9, die eine rechteckige Form haben und mit den beiden Verbindungsabschnitten 6 bzw. 7 verbunden sind, und der erste Abschnitt 8 und der zweite Abschnitt 9 sind über den Verbindungsabschnitt 10 verbunden. Es ist zu beachten, dass die Reihenfolge, in der der Schritt des Erzeugens der Frontelektroden und der Schritt des Erzeugens des Widerstandselements ausgeführt werden, umgekehrt werden kann; nach dem Erzeugen des Widerstandselements 5 kann durch das Verfahren die erste Frontelektrode 3 und die zweite Frontelektrode 4 so erzeugt werden, dass sie die beiden Enden des Widerstandselements 5 überlappen.
Hier, in den 2A bis 2E, ist eine Richtung, in der sich die sekundären Trennungsgräben erstrecken, eine X-Richtung und eine Richtung, in der sich die primären Trennungsgräben erstrecken, eine Y-Richtung, so dass der links dargestellte Verbindungsabschnitt 6 einen unteren horizontalen Teil 6a, der sich in der X-Richtung von der ersten Frontelektrode 3 erstreckt, einen vertikalen Teil 6b, der sich in der Y-Richtung von der rechten Kante des unteren horizontalen Teils 6a erstreckt, und einen oberen horizontalen Teil 6c umfasst, der sich in der X-Richtung von der oberen Kante des vertikalen Teils 6b erstreckt und mit der oberen Kante des ersten Abschnitts 8 verbunden ist. Darüber hinaus erstreckt sich der rechts dargestellte Verbindungsabschnitt 7 in X-Richtung und stellt eine Verbindung zwischen dem unteren Rand des zweiten Abschnitts 9 und der zweiten Frontelektrode 4 her, und der Verbindungsabschnitt 10 erstreckt sich in X-Richtung und stellt eine Verbindung zwischen dem oberen Rand des ersten Abschnitts 8 und dem oberen Rand des zweiten Abschnitts 9 her.
Als nächstes wird durch das Verfahren eine Vorbeschichtungsschicht (in der Darstellung weggelassen) zur Abdeckung des Widerstandselements 5 erzeugt, indem eine Glaspaste im Siebdruckverfahren über das Widerstandselement 5 gedruckt, getrocknet und gebrannt wird. Danach wird durch Bestrahlung mit Laserlicht von der Vorbeschichtungsschicht aus eine erste der ersten Abgleichrillen 11 im ersten Abschnitt 8 zur Bildung erzeugt, wie in 2C dargestellt ist. Die erste der ersten Abgleichrillen 11 ist ein I-förmiger Schlitz, der so erzeugt wird, dass er sich in Y-Richtung von der Oberseite zur Unterseite des ersten Abschnitts 8 erstreckt, und dieser Schlitz wird entlang einer geraden Linie erzeugt, die sich in Y-Richtung erstreckt. Durch das Erzeugen der ersten Abgleichrille 11 im ersten Abschnitt 8 wird der Strompfad durch das Widerstandselement 5 verlängert. Somit wird das Widerstandselement 5, das in einer Druckform mit zwei mäandrierenden Segmenten erzeugt wurde, zu diesem Zeitpunkt zu einer dreifach mäandrierenden Form.
Anschließend wird durch das Verfahren eine zweite der ersten Abgleichrillen 11 zur Bildung erzeugt, die kürzer ist als die erste der ersten Abgleichrillen 11 im ersten Abschnitt 8, wie in 2D dargestellt ist. Durch diese erste und zweite der ersten Abgleichrillen 11 stellt das Verfahren den Widerstandswert des Widerstandselements 5 grob auf einen Wert ein, der etwas niedriger als ein Zielwiderstandswert ist (ein Schritt der groben Einstellung des Widerstandswertes). Die zweite der ersten Abgleichrillen 11 wird in einem Bereich zur Bildung erzeugt, in dem eine geringere Stromdichte im ersten Abschnitt 8 vorliegt, nachdem die erste der ersten Abgleichrillen 11 gebildet wurde, und ist ein I-förmiger Schlitz, der sich in Y-Richtung von der Oberseite zur Unterseite des ersten Abschnitts 8 erstreckt, wie bei der ersten der ersten Abgleichrillen 11. Es ist zu beachten, dass die Anzahl der ersten Abgleichrillen 11, die in dem ersten Abschnitt 8 erzeugt werden, nicht auf zwei Rillen beschränkt ist und eine Rille oder drei oder mehr Rillen sein können.
Als nächstes erzeugt das Verfahren die I-förmige zweite Abgleichrille 12 in dem zweiten Abschnitt 9, wie in 2E dargestellt. Durch diese zweite Abgleichrille 12 wird der Widerstandswert des Widerstandselements 5 fein eingestellt, um ihn an den Zielwiderstandswert anzupassen (ein Schritt der Feineinstellung des Widerstandswerts). Die zweite Abgleichrille 12 ist ein I-förmiger Schlitz, der sich von der Oberseite des zweiten Abschnitts 9 unter einem bestimmten Neigungswinkel in Bezug auf die Y-Richtung erstreckt. Dabei wird darauf geachtet, dass das Ende der zweiten Abgleichrille 12 eine imaginäre Linie E, die den Verbindungsabschnitt 10 und den rechts dargestellten Verbindungsabschnitt 7 verbindet, nicht auf kürzestem Weg kreuzt.
Die zweite Abgleichrille 12 ist in einem Bereich zur Bildung erzeugt, in dem eine geringere Stromdichte in dem zweiten Abschnitt 9 vorliegt, und die Richtung, in der sie sich erstreckt, ist in Bezug auf die Richtung (Y-Richtung), in der sich die ersten Abgleichrillen 11 erstrecken, angewinkelt. Dadurch kann die zweite Abgleichrille 12 so erzeugt werden, dass sie sich über eine lange Strecke entlang der kürzesten Strombahn (der imaginären Linie E) erstreckt. Dementsprechend ist die Änderung des Widerstandswerts in Abhängigkeit von der Schnitttiefe der zweiten Abgleichrille 12 gering. Es ist möglich, den Widerstandswert des Widerstandselements 5 mit hoher Präzision fein einzustellen. Darüber hinaus ist es vorteilhaft, dass der Neigungswinkel der zweiten Abgleichrille 12 in Bezug auf die Y-Richtung, mit anderen Worten der Neigungswinkel einer geraden Linie entlang der Richtung, in der sich die zweite Abgleichrille 12 erstreckt, in Bezug auf eine gerade Linie entlang der Richtung (Y-Richtung), in der sich die ersten Abgleichrillen 11 erstrecken, in einen Bereich von 1° to 3° (1° ≤ 0 ≤ 3°) fällt. Wenn der Neigungswinkel größer als der Bereich wird, würde der Betrag der Änderung des Widerstandswerts pro Längeneinheit in Abhängigkeit von der Schnitttiefe der zweiten Abgleichrille 12 zu klein werden. Dies kann dazu führen, dass die nach einer Grobanpassung des Widerstandswerts durch die ersten Abgleichrillen 11 verbleibende Variation durch die zweite Abgleichrille 12 nicht zufriedenstellend fein eingestellt werden kann.
Als nächstes wird durch das Verfahren die nicht dargestellte Schutzschicht erzeugt, die das gesamte Widerstandselement 5 bedeckt, indem eine Harzpaste im Siebdruckverfahren über die ersten Abgleichrillen 11 und die zweite Abgleichrille 12 gedruckt und thermisch gehärtet wird (ein Schritt zur Bildung der Schutzschicht).
Bei allen bisherigen Schritten handelt es sich um die Verarbeitung in einer einzigen Sequenz für das großformatige Substrat 2A, das für die Aufteilung in eine große Anzahl von Substraten vorbereitet ist. Im nächsten Schritt führt das Verfahren ein primäres Brechen durch, das das großformatige Substrat 2A entlang der primären Trenngräben in Streifen trennt und streifenförmige Substrate ergibt, die nicht abgebildet sind und jeweils mit einer Mehrzahl von Chipbereichen versehen sind (ein primärer Trennschritt). Dann erzeugt das Verfahren die Endflächenelektroden, die nicht dargestellt sind, um die ersten und zweiten Frontelektroden 3 und 4 und ihre dazugehörigen Rückelektroden zu überbrücken, indem eine Ni/Cr-Schicht auf die Schnittflächen der streifenförmigen Substrate gesputtert wird (ein Schritt zur Bildung der Endflächenelektroden).
Danach führt das Verfahren ein sekundäres Brechen durch, das die streifenförmigen Substrate entlang der sekundären Trenngräben trennt und so einzelne Chips ergibt, von denen jeder in seiner Größe dem Chipwiderstand 1 entspricht (ein sekundärer Trennschritt). Schließlich werden die beiden Längsenden des isolierten Substrats 2 jedes einzelnen Chips galvanisch beschichtet (Ni-Beschichtung und Sn-Beschichtung) und so die nicht dargestellten externen Elektroden zur Abdeckung der Stirnseitenelektroden, der Rückelektroden und der ersten und zweiten Frontelektroden 3 und 4, die aus der Schutzschicht herausragen, erzeugt. So erhält man den in 1 dargestellten Chip-Widerstand 1.
Wie zuvor beschrieben, werden in dem Chipwiderstand 1 gemäß der ersten Ausführungsform nach dem Drucken und Bilden des Widerstandselements 5 mit dem ersten Abschnitt 8 und dem zweiten Abschnitt 9, die eine rechteckige Form aufweisen, durch den Herstellungsprozess die ersten Abgleichrillen 11 in dem ersten Abschnitt 8 erzeugt, um den Strompfad des Widerstandselements 5 zu verlängern. Mit verbesserten Anti-Surge-Eigenschaften kann der Widerstandswert des Widerstandselements 5 grob eingestellt werden, um sich dem Zielwert anzunähern. Nach der Grobeinstellung des Widerstandswerts wird dann die zweite Abgleichrille 12 in einem Bereich erzeugt, in dem die Stromdichte im zweiten Abschnitt 9 geringer ist. Bei der Bildung der Rille ist die Richtung, in der sich die zweite Abgleichrille 12 erstreckt, in Bezug auf die Richtung, in der sich die ersten Abgleichrillen 11 erstrecken, angewinkelt. Dadurch kann die zweite Abgleichrille 12 so erzeugt werden, dass sie sich über eine lange Strecke entlang des kürzesten Strompfades (der imaginären Linie E) erstreckt. Dies führt zu einer allmählichen Änderung des Widerstandswerts in Abhängigkeit vom Schnitt der zweiten Abgleichrille 12, und es ist möglich, eine Feineinstellung des Widerstandswerts mit hoher Präzision vorzunehmen und eine Verbesserung der Ausbeute bei reduzierter Fehlanpassung des Widerstandswerts zu erreichen.
Darüber hinaus sind in dem Chipwiderstand 1 gemäß der ersten Ausführungsform der erste Abschnitt 8 und der zweite Abschnitt 9, die den Abgleichbereich bilden, über den Verbindungsabschnitt 10 verbunden, und der Bereich, in dem die ersten Abgleichrillen 11 zur Grobabstimmung erzeugt werden, und der Bereich, in dem die zweite Abgleichrille 12 erzeugt wird, sind getrennt. Auf diese Weise kann eine hochpräzise Einstellung des Widerstandswerts vorgenommen werden, der Strompfad des Widerstandselements 5 wird länger, und die Anti-Surge-Eigenschaften können verbessert werden. Aufgrund der Tatsache, dass der Widerstandswert durch die beiden ersten Abgleichrillen 11, die in dem Abschnitt 8 erzeugt werden, grob eingestellt wird und die zweite der ersten Abgleichrillen 11 kürzer ist als die erste der ersten Abgleichrillen 11, kann der Chip-Widerstand 1 mit ausgezeichneter Spannungsfestigkeit (Überspannungsfestigkeit) realisiert werden.
3 ist eine Draufsicht auf einen Chipwiderstand 20 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Bestandteile, die denen in 1 entsprechen, sind mit identischen Bezugszeichen versehen, und ihre doppelte Beschreibung wird entsprechend weggelassen.
Ein Unterschied der zweiten Ausführungsform zu der ersten Ausführungsform besteht darin, dass zwei in dem ersten Abschnitt 8 erzeugte erste Abgleichrillen 11 nicht parallel zueinander verlaufen und die zweite der ersten Abgleichrillen 11 in einer Richtung angewinkelt zu der ersten der ersten Abgleichrillen 11 ausgebildet ist. Ansonsten ist die Widerstandsstruktur im Wesentlichen die gleiche wie bei dem in 1 dargestellten Chip-Widerstand 1.
Insbesondere ist, wie in 3 dargestellt, die erste der ersten Abgleichrillen 11 zur Bildung in Y-Richtung von der Oberseite zur Unterseite des ersten Abschnitts 8 hin ausgebildet. Die zweite der ersten Abgleichrillen 1 ist so erzeugt, dass sie sich von der Oberseite des ersten Abschnitts 8 in einer Richtung erstreckt, die in Bezug auf die Y-Richtung angewinkelt ist. Es ist zu beachten, dass die zweite Abgleichrille 12, die in dem zweiten Abschnitt 9 erzeugt wird, in Bezug auf die Richtung, in der sich die erste der ersten Abgleichrillen 11 erstreckt, angewinkelt ist, und dass die zweite der ersten Abgleichrillen 11 und die zweite Abgleichrille 12 in Bezug auf die Richtung, in der sich die erste der ersten Abgleichrillen 11 erstreckt, jeweils in Richtung der Trennungsrichtung angewinkelt sind.
In dem so ausgebildeten Chip-Widerstand 20 gemäß der zweiten Ausführungsform kommt es aufgrund der Tatsache, dass sich die zweite der ersten Abgleichrillen 11 in die Richtung erstreckt, die in Bezug auf die erste der ersten Abgleichrillen 11 angewinkelt ist, zu einer allmählichen Änderung des Widerstandswerts in Abhängigkeit vom Schnitt der zweiten der ersten Abgleichrillen 11, und es kann eine Grobeinstellung des Widerstandswerts mit höherer Präzision vorgenommen werden. Da die Mikrorisse, die am Ende der zweiten der ersten Abgleichrillen 11 entstehen, auf die erste der ersten Abgleichrillen 11 ausgerichtet sind, kann die Ausbreitung der Mikrorisse, die in der zweiten der ersten Abgleichrillen 11 entstehen, von der ersten der ersten Abgleichrillen 11 absorbiert werden.
Während die zweite der ersten Abgleichrillen 11 in Bezug auf die erste der ersten Abgleichrillen 11 in dem Chipwiderstand 20, der für die zweite Ausführungsform relevant ist, angewinkelt ist, nachdem die erste der ersten Abgleichrillen 11 so erzeugt wurde, dass sie sich von der Oberseite des ersten Abschnitts 8 in einer Richtung erstreckt, die in Bezug auf die Y-Richtung angewinkelt ist, kann die zweite der ersten Abgleichrillen 11 so gebildet werden, dass sie sich in der Y-Richtung von der Oberseite zur Unterseite des ersten Abschnitts 8 erstreckt, wie bei einem Chip-Widerstand 30, der zu einer dritten Ausführungsform gehört, die in der 4 gezeigt ist. In diesem Fall wird durch das Erzeugen der zweiten der ersten Abgleichrillen 11, die länger ist als die erste der ersten Abgleichrillen 11, die Ausbreitung von Mikrorissen, die am Ende der ersten der ersten Abgleichrillen 11 entstehen, von der zweiten der ersten Abgleichrillen 11 absorbiert.
5 ist eine Draufsicht auf einen Chipwiderstand 40 gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Bestandteile, die denen in 1 entsprechen, sind mit identischen Bezugszeichen versehen, und ihre doppelte Beschreibung wird entsprechend weggelassen.
Ein Unterschied der vierten Ausführungsform zur ersten Ausführungsform liegt darin, dass zwei erste Abgleichrillen 11 in zueinander entgegengesetzte Richtungen ausgebildet sind, wobei eine von der Oberseite des ersten Abschnitts 8 und die andere von der Unterseite des ersten Abschnitts 8 ausgeht, und dass zwei zweite Abgleichrillen 12 in zueinander entgegengesetzte Richtungen ausgebildet sind, wobei eine von der Oberseite des zweiten Abschnitts 9 und die andere von der Unterseite des zweiten Abschnitts 9 ausgeht. Ansonsten ist die Struktur des Widerstands im Wesentlichen die gleiche wie die des in 1 dargestellten Chip-Widerstands 1.
Insbesondere ist, wie in 5 dargestellt, eine erste der ersten Abgleichrillen 11 so erzeugt, dass sie sich in Y-Richtung von der Oberseite in Richtung der Unterseite des ersten Abschnitts 8 erstreckt, und eine zweite der ersten Abgleichrillen 11 ist so erzeugt, dass sie sich in Y-Richtung von der Unterseite in Richtung der Oberseite des ersten Abschnitts 8 erstreckt. Das Erzeugen der beiden ersten Abgleichrillen 11 in entgegengesetzte Richtungen von der Ober- und Unterseite des ersten Abschnitts 8 verlängert somit den Stromführungspfad im ersten Abschnitt 8 und ermöglicht es, die Anti-Surge-Eigenschaften zu verbessern.
Darüber hinaus wird zur Feineinstellung des Widerstandswerts, nachdem eine erste der zweiten Abgleichrillen 12 so erzeugt wurde, dass sie in Bezug auf die Y-Richtung von der Oberseite zur Unterseite des zweiten Abschnitts 9 angewinkelt ist, eine zweite der zweiten Abgleichrillen 12 so erzeugt, dass sie in Bezug auf die Y-Richtung von der Unterseite zur Oberseite des zweiten Abschnitts 9 angewinkelt ist. Die Stelle, an der die zweite der zweiten Abgleichrillen 12 zur Bildung kommt, liegt in einem Bereich, in dem die Stromdichte im zweiten Abschnitt 9 wesentlich geringer ist. Daher ermöglicht das Erzeugen der zweiten der zweiten Abgleichrillen 12 eine Feineinstellung des Widerstandswerts mit extrem hoher Präzision. Darüber hinaus wird die zweite der zweiten Abgleichrillen 12 auch an eine Position gesetzt, an der sie die imaginäre Linie E nicht überquert, und sowohl die erste als auch die zweite der zweiten Abgleichrillen 12 werden entlang des kürzesten Strompfades (der imaginären Linie E) zur Bildung erzeugt.
6 ist eine Draufsicht auf einen Chipwiderstand 50 gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Bestandteile, die denen in 1 entsprechen, sind mit identischen Bezugszeichen versehen, und ihre wiederholte Beschreibung wird entsprechend weggelassen.
Ein Unterschied der in 6 dargestellten fünften Ausführungsform zur ersten Ausführungsform liegt darin, dass ein Paar der beiden Verbindungsabschnitte 6 und 7 als lineares Muster erzeugt ist. Ansonsten ist die Widerstandsstruktur im Wesentlichen die gleiche wie bei dem in 1 dargestellten Chipwiderstand 1. Insbesondere bildet der links dargestellte Verbindungsabschnitt 6 ein lineares Muster, das eine Verbindung zwischen der ersten Frontelektrode 3 und dem oberen Rand des ersten Abschnitts 8 herstellt, und der rechts dargestellte Verbindungsabschnitt 7 ist ein lineares Muster, das eine Verbindung zwischen der zweiten Frontelektrode 4 und dem unteren Rand des zweiten Abschnitts 9 herstellt. Das so geformte Widerstandselement 5 ermöglicht auch eine Feineinstellung des Widerstandswerts mit hoher Präzision und verbesserten Anti-Surge-Eigenschaften durch Erzeugen der ersten Abgleichrillen 11 zur Grobeinstellung im ersten Abschnitt 8 und anschließendes Erzeugen der zweiten Abgleichrille 12 zur Feineinstellung, die sich in einer in Bezug auf die ersten Abgleichrillen 11 angewinkelten Richtung im zweiten Abschnitt 9 erstreckt.
7 ist eine Draufsicht auf einen Chipwiderstand 60 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Bestandteile, die denen in 1 entsprechen, sind mit identischen Bezugszeichen versehen, und eine doppelte Beschreibung derselben wird entsprechend weggelassen.
Ein Unterschied der in 7 dargestellten sechsten Ausführungsform zu der ersten Ausführungsform liegt darin, dass eine erste Abgleichrille 11 und eine zweite Abgleichrille 12 in einem einzigen Abgleichbereich 51 gebildet sind. Ansonsten ist die Struktur des Widerstands im Wesentlichen die gleiche wie bei dem in 1 dargestellten Chip-Widerstand 1. Im Einzelnen umfasst das Widerstandselement 5 den links dargestellten, mäanderförmig verlaufenden Anschlussabschnitt 6, den rechts dargestellten, linear verlaufenden Anschlussabschnitt 7 und den zwischen diesen Anschlussabschnitten 6 und 7 erzeugten Abgleichbereich 51, der eine rechteckige Form aufweist. In diesem Abgleichbereich 51 sind die erste Abgleichrille 11 zum Grobabgleich und die zweite Abgleichrille 12 zum Feinabgleich erzeugt. Das Widerstandselement 5, das in einer solchen Form hergestellt ist, ermöglicht auch eine Feineinstellung des Widerstandswerts mit hoher Präzision und verbesserten Anti-Surge-Eigenschaften, indem die erste Abgleichrille 11 zur Bildung erzeugt wird, die sich in Y-Richtung von der Oberseite zur Unterseite des Abgleichbereichs 51 erstreckt, und anschließend die zweite Abgleichrille 12 so erzeugt wird, dass sie in Bezug auf die Y-Richtung von der Oberseite zur Unterseite des Abgleichbereichs 51 angewinkelt ist.
Es ist zu beachten, dass die vorliegende Erfindung nicht auf die vorstehenden Ausführungsformen beschränkt ist und verschiedene Modifikationen daran vorgenommen werden können, ohne vom technischen Anwendungsbereich der Erfindung abzuweichen. Zum Beispiel ist die Form der ersten Abgleichrillen 11 für die Grobeinstellung nicht auf die I-Schnitt-Form beschränkt und kann jede Form mit einem linearen Schlitz sein, wie eine L-Schnitt-Form oder eine J-Schnitt-Form mit dem gedrehten Ende des linearen Schlitzes.
Darüber hinaus wird im Fall des Chipwiderstands, bei dem das Widerstandselement den mäanderförmigen Verbindungsabschnitt aufweist, wie in der ersten oder vierten Ausführungsform, durch die Verkleinerung des Chipwiderstands der Abstand zwischen dem Widerstandselement und den Frontelektroden verringert und der Einfluss der Unschärfe beim Drucken des Widerstandselements erhöht. In einem solchen Fall können die Frontelektroden weiter entfernt auf der Seite der Verbindungsabschnitte platziert werden, um den Abstand zwischen dem Widerstandselement und den Frontelektroden zu erweitern (den Abstand zu vergrößern).
Bezugszeichenliste

1, 20, 30, 40, 50, 60: Chip-Widerstand
2: isoliertes Substrat
2A: großformatiges Substrat
3: erste Frontelektrode
4: zweite Frontelektrode
5: Widerstandselement
6, 7: Anschlussbereich
8: erster Abschnitt
9: zweiter Abschnitt
10: Verbindungsabschnitt
11: erste Abgleichrille
12: zweite Abgleichrille
51: Abgleichbereich

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2019201142 [0006, 0007]

Claims

Ein Chip-Widerstand (1;20;30;40;50;60), umfassend ein isoliertes Substrat (2), das eine rechteckige Parallelepiped-Form hat; ein Paar von Elektroden (3,4), die einander gegenüberliegend in einem bestimmten Abstand auf dem isolierten Substrat (2) angeordnet sind; und ein Widerstandselement (5), das eine Brückenverbindung zwischen dem Paar Elektroden (3,4) herstellt, mit einer Abgleichrille (11), die sich linear in dem Widerstandselement (5) erstreckt, um eine Widerstandswerteinstellung vorzunehmen, wobei das Widerstandselement (5) ein durch Drucken gebildetes Element ist, das Verbindungsabschnitte (10) hat, die mit dem Paar Elektroden (3,4) verbunden sind, und ein Abgleichbereich (51), der eine rechteckige Form hat und zwischen den beiden Verbindungsabschnitten (10) angeordnet ist; in dem Abgleichbereich (51) eine erste Abgleichrille (11) zur Grobeinstellung ausgebildet ist, um einen Strompfad des Widerstandselements (5) zu verlängern, und eine zweite Abgleichrille (12) zur Feineinstellung ausgebildet ist, um einen Widerstandswert einzustellen, nachdem er durch die erste Abgleichrille (11) grob eingestellt wurde; und eine gerade Linie entlang einer Richtung, in der sich die zweite Abgleichrille (12) erstreckt, in Bezug auf eine gerade Linie entlang einer Richtung, in der sich die erste Abgleichrille (11) erstreckt, angewinkelt ist.
Chip-Widerstand (1;20;30;40;50;60), nach Anspruch 1, wobei mindestens einer der Verbindungsabschnitte (10) als ein mäanderförmig verlaufendes Kurvensegment ausgebildet ist.
Chipwiderstand (1;20;30;40;50;60) nach Anspruch 1 oder 2, wobei der Abgleichbereich (51) einen ersten Abschnitt (8) und einen zweiten Abschnitt (9) aufweist, die sich über einen Verbindungsabschnitt (10) in Reihe fortsetzen, die erste Abgleichrille (11) im ersten Abschnitt (8) gebildet ist und die zweite Abgleichrille (12) im zweiten Abschnitt (9) gebildet ist.
Chip-Widerstand (1;20;30;50) nach Anspruch 3, wobei als erste Abgleichrille (11) eine Mehrzahl von ersten Abgleichrillen (11), die I-förmig sind und unterschiedliche Längenabmessungen haben, in dem ersten Abschnitt (8) ausgebildet sind.
Chipwiderstand (1;20;30;50) nach Anspruch 4, wobei als die erste Abgleichrille (11) zwei erste Abgleichrillen (11) in dem ersten Abschnitt (8) erzeugt werden und eine der ersten Abgleichrillen (11) in Bezug auf die andere der ersten Abgleichrillen (11) angewinkelt ist.
Chip-Widerstand (1;20;30;50) nach Anspruch 3, wobei als erste Abgleichrille (11) zwei erste Abgleichrillen (11) in dem ersten Abschnitt (8) erzeugt werden und die beiden ersten Abgleichrillen (11) sich in entgegengesetzten Richtungen zueinander erstrecken, ausgehend von der oberen und unteren Seite des ersten Abschnitts (8), die einander gegenüberliegen.
Ein Verfahren zur Herstellung eines Chip-Widerstandes (1;20;30;40;50;60) mit einem isolierten Substrat (2), einer ersten Elektrode (3) und einer zweiten Elektrode (4), die einander in einem bestimmten Abstand auf dem isolierten Substrat (2) gegenüberliegend angeordnet sind, und einem Widerstandselement (5), das eine Brückenverbindung zwischen der ersten Elektrode (3) und der zweiten Elektrode (4) herstellt, mit einer Abgleichrille (11), die sich linear in dem Widerstandselement (5) erstreckt, um eine Widerstandswerteinstellung vorzunehmen, wobei das Widerstandselement (5) ein durch Drucken gebildetes Element mit einem Kurvensegment, das mit der ersten Elektrode (11) verbunden ist und sich in einer Mäanderform erstreckt, einen ersten Abschnitt (8), der eine rechteckige Form hat und mit dem Kurvensegment verbunden ist, einen zweiten Abschnitt (9), der eine rechteckige Form hat und mit der zweiten Elektrode (12)verbunden ist, und einen Verbindungsabschnitt (10), der eine Verbindung zwischen dem ersten Abschnitt (8) und dem zweiten Abschnitt (9) herstellt, umfasst, und das Verfahren umfasst das Erzeugen einer ersten Abgleichrille (11) zur Grobeinstellung in dem ersten Abschnitt (8), um einen Strompfad des Widerstandselements (5) zu verlängern, das anschließende Erzeugen einer zweiten Abgleichrille (12) in dem zweiten Abschnitt (9), die sich in einer Richtung erstreckt, die in Bezug auf eine gerade Linie entlang einer Richtung, in der sich die erste Abgleichrille (11) erstreckt, angewinkelt ist, und wodurch eine Feineinstellung eines Widerstandswerts vorgenommen wird, nachdem er durch die erste Abgleichrille (11) grob eingestellt wurde, so dass der Widerstandswert in einen Zielwiderstandswertbereich fällt.