JP2017076722A - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents
チップ抵抗器およびチップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP2017076722A JP2017076722A JP2015203934A JP2015203934A JP2017076722A JP 2017076722 A JP2017076722 A JP 2017076722A JP 2015203934 A JP2015203934 A JP 2015203934A JP 2015203934 A JP2015203934 A JP 2015203934A JP 2017076722 A JP2017076722 A JP 2017076722A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- chip resistor
- protective layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
【解決手段】本発明のチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、両表電極2間を接続する抵抗体3と、表電極2の一部と抵抗体3の全体を覆う保護層4と、絶縁基板1の長手方向両端部に設けられた一対の端面電極5とを備え、絶縁基板1の表面における短手方向両端部には、レーザースクライブによって表電極2を一定幅で除去した電極除去部1aと、電極除去部1aに連続して長手方向へ延びる同一幅の粗面化処理部1bとが形成されており、保護層4はこれら電極除去部1aと粗面化処理部1bに密着している。
【選択図】図1
Description
1a 電極除去部
1b 粗面化処理部
2 表電極
3 抵抗体
4 保護層
5 端面電極
6 外部電極
10A 大判基板
10B チップ素体
L1 第1分割予想ライン
L2 第2分割予想ライン
S スクライブ痕
Claims (5)
- 直方体形状の絶縁基板と、この絶縁基板の表面における長手方向両端部に設けられた一対の表電極と、これら両表電極間を接続する抵抗体と、この抵抗体を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端部に設けられた一対の端面電極とを備えたチップ抵抗器において、
前記絶縁基板の表面における短手方向両端部に、前記表電極を一定幅で除去した電極除去部と、この電極除去部に連続して長手方向へ延びる同一幅の粗面化処理部とが形成されており、前記保護層が前記電極除去部と前記粗面化処理部に密着していることを特徴とするチップ抵抗器。 - 請求項1の記載において、前記電極除去部と前記粗面化処理部は長手方向へ延びるV字状溝として形成されていることを特徴とするチップ抵抗器。
- 請求項2の記載において、前記電極除去部と前記粗面化処理部は5μm以上の溝深さを有することを特徴とするチップ抵抗器。
- 格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第2分割予想ラインを跨いで前記第1分割予想ラインに重なるように複数の帯状の表電極を形成する工程と、
前記複数の表電極間を橋絡するように前記第2分割予想ラインで挟まれた領域内に複数の抵抗体を形成する工程と、
前記大判基板に照射したレーザー光を前記第2分割予想ラインに沿って走査することにより、前記表電極を前記第2分割予想ラインに跨る一定幅で切断して電極除去部を形成すると共に、前記大判基板の表面に前記電極除去部と同一幅の粗面化処理部を形成する工程と、
前記第1分割予想ラインで挟まれた領域内に前記抵抗体の全体を覆うように帯状の保護層を形成する工程と、
前記大判基板を前記第1分割予想ラインと前記第2分割予想ラインに沿ってダイシングブレードで切断して個々のチップ素体を形成する工程と、
を含むことを特徴とするチップ抵抗器の製造方法。 - 請求項4の記載において、前記電極除去部と前記粗面化処理部は前記レーザー光を前記第2分割予想ラインに沿って複数回走査することによって形成されることを特徴とするチップ抵抗器の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015203934A JP6749752B2 (ja) | 2015-10-15 | 2015-10-15 | チップ抵抗器およびチップ抵抗器の製造方法 |
PCT/JP2016/078724 WO2017065008A1 (ja) | 2015-10-15 | 2016-09-28 | チップ抵抗器およびチップ抵抗器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015203934A JP6749752B2 (ja) | 2015-10-15 | 2015-10-15 | チップ抵抗器およびチップ抵抗器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017076722A true JP2017076722A (ja) | 2017-04-20 |
JP6749752B2 JP6749752B2 (ja) | 2020-09-02 |
Family
ID=58517514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015203934A Active JP6749752B2 (ja) | 2015-10-15 | 2015-10-15 | チップ抵抗器およびチップ抵抗器の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6749752B2 (ja) |
WO (1) | WO2017065008A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11798714B2 (en) | 2021-06-10 | 2023-10-24 | Koa Corporation | Chip resistor and method for manufacturing chip resistor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276916A (ja) * | 2004-03-23 | 2005-10-06 | Taiyosha Electric Co Ltd | チップ抵抗器及びチップ抵抗器の製造方法 |
JP2007134452A (ja) * | 2005-11-09 | 2007-05-31 | Taiyosha Electric Co Ltd | チップ抵抗器の製造方法 |
JP2008218621A (ja) * | 2007-03-02 | 2008-09-18 | Rohm Co Ltd | チップ抵抗器、およびその製造方法 |
JP2015008189A (ja) * | 2013-06-25 | 2015-01-15 | パナソニック株式会社 | 薄膜チップ抵抗器の製造方法 |
-
2015
- 2015-10-15 JP JP2015203934A patent/JP6749752B2/ja active Active
-
2016
- 2016-09-28 WO PCT/JP2016/078724 patent/WO2017065008A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276916A (ja) * | 2004-03-23 | 2005-10-06 | Taiyosha Electric Co Ltd | チップ抵抗器及びチップ抵抗器の製造方法 |
JP2007134452A (ja) * | 2005-11-09 | 2007-05-31 | Taiyosha Electric Co Ltd | チップ抵抗器の製造方法 |
JP2008218621A (ja) * | 2007-03-02 | 2008-09-18 | Rohm Co Ltd | チップ抵抗器、およびその製造方法 |
JP2015008189A (ja) * | 2013-06-25 | 2015-01-15 | パナソニック株式会社 | 薄膜チップ抵抗器の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11798714B2 (en) | 2021-06-10 | 2023-10-24 | Koa Corporation | Chip resistor and method for manufacturing chip resistor |
Also Published As
Publication number | Publication date |
---|---|
JP6749752B2 (ja) | 2020-09-02 |
WO2017065008A1 (ja) | 2017-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373723B2 (ja) | チップ抵抗器 | |
JP2016213352A (ja) | チップ抵抗器 | |
JP6144136B2 (ja) | チップ抵抗器の製造方法 | |
WO2017065008A1 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
US10096409B2 (en) | Chip resistor and method for manufacturing same | |
JP6615637B2 (ja) | チップ抵抗器の製造方法 | |
JP5255899B2 (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
JP4745027B2 (ja) | チップ抵抗器の製造方法 | |
JP4227821B2 (ja) | チップ抵抗器の製造方法 | |
JP4277633B2 (ja) | チップ抵抗器の製造方法 | |
JP6170726B2 (ja) | チップ抵抗器の製造方法 | |
JP5891342B2 (ja) | チップ抵抗器の製造方法 | |
JP2017224677A (ja) | チップ抵抗器およびその製造方法 | |
JP6731246B2 (ja) | チップ抵抗器の製造方法 | |
JP2015008189A (ja) | 薄膜チップ抵抗器の製造方法 | |
JP6629013B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
TWI817476B (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
JP2016131169A (ja) | チップ抵抗器 | |
JP2017017198A (ja) | チップ抵抗器の製造方法 | |
JP5973867B2 (ja) | 多連チップ抵抗器の製造方法 | |
JP6688035B2 (ja) | チップ抵抗器 | |
JP2017011041A (ja) | チップ抵抗器の製造方法 | |
JP2016225572A (ja) | チップ抵抗器およびその製造方法 | |
JP2018195638A (ja) | チップ抵抗器の製造方法 | |
JP2019201139A (ja) | チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200611 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6749752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |