KR100745359B1 - 세라믹 다층기판 - Google Patents

세라믹 다층기판 Download PDF

Info

Publication number
KR100745359B1
KR100745359B1 KR1020057019001A KR20057019001A KR100745359B1 KR 100745359 B1 KR100745359 B1 KR 100745359B1 KR 1020057019001 A KR1020057019001 A KR 1020057019001A KR 20057019001 A KR20057019001 A KR 20057019001A KR 100745359 B1 KR100745359 B1 KR 100745359B1
Authority
KR
South Korea
Prior art keywords
electrode
ceramic
resin layer
ground electrode
ceramic laminate
Prior art date
Application number
KR1020057019001A
Other languages
English (en)
Other versions
KR20050120780A (ko
Inventor
노리오 사카이
준 하라다
사토시 이시노
요시히코 니시자와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20050120780A publication Critical patent/KR20050120780A/ko
Application granted granted Critical
Publication of KR100745359B1 publication Critical patent/KR100745359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside

Abstract

세라믹 다층기판은 복수의 세라믹층이 적층되고, 제 1 주표면(主表面;18)을 가지며, 내부에 내부회로 요소가 배치된 세라믹 적층체(10)와, 상기 세라믹 적층체(10)의 제 1 주표면(18)에 접하는 접합면(19)과 상기 접합면(19)에 대향하는 실장면(16)을 갖는 수지층(15)과, 상기 수지층(15)의 실장면(16)에 형성되며, 상기 세라믹 적층체(10)의 내부회로 요소(14)의 적어도 어느 하나와 전기적으로 접속된 외부전극(17)과, 상기 세라믹 적층체(10)의 제 1 주표면(18)과 상기 수지층(15)의 접합면(19)과의 계면, 또는, 상기 수지층(15)의 내부에 배치된 그라운드 전극(ground electrode;12), 더미전극(dummy electrode) 또는 커패시터 형성 전극을 구비한다.
세라믹 적층체, 그라운드 전극, 내부회로 요소, 수지층

Description

세라믹 다층기판{Ceramic multilayer substrate}
본 발명은 세라믹 다층기판에 관한 것이다.
휴대단말 등의 정보통신기기의 내부에는 칩안테나, 지연선, 고주파 복합 스위치 모듈, 수신 디바이스 등, 여러 가지 고주파 모듈이 탑재되어 있다. 이와 같은 고주파 모듈은 배선기판에 실장된 상태에서 사용된다.
이와 같은 고주파 모듈로서는 다층기판상에 회로부품이 실장된 것이 일반적이다. 다층기판으로서는 세라믹 다층기판을 사용하는 것이 잘 알려져 있다. 세라믹 다층기판은 노이즈를 제거하기 위하여 대부분 그라운드 전극(ground electrode)을 구비하고 있다. 이것은 예를 들면 일본국 공개특허 2002-94410호 공보(특허문헌 1)에 개시되어 있다.
그라운드 전극은 세라믹 다층기판의 내부 중 가능한 한 하면에 가까운 곳에 내장되는 것이 일반적이다. 이것은 그라운드 전극을 가능한 한 배선기판의 그라운드 전극에 가깝게 함으로써, 부유 용량이나 부유 인덕턴스 등, 불필요한 임피던스 성분을 제거하기 쉽게 하기 위함이다.
종래의 세라믹 다층기판의 일례를 도 8에 나타낸다. 세라믹 다층기판(100)은 세라믹층(11)을 적층한 세라믹 적층체(10)에 전자부품(13a, 13b, 13c)을 탑재한 것 이다. 그라운드 전극(12)은 세라믹 다층기판(100)의 하면 근방에 있어서 세라믹층(11m, 11n) 사이에 끼워지도록 해서 내장되어 있다.
특허문헌 1: 일본국 공개특허 2002-94410호 공보
그라운드 전극(ground electrode)은 넓은 면적을 필요로 하기 때문에, 세라믹 다층기판을 제작하기 위해서는, 세라믹 그린시트상에 넓은 면적의 도체 패턴을 형성할 필요가 있다. 그러나, 도체 패턴의 면적이 넓어지면, 도체 패턴을 사이에 두는 2장의 세라믹 그린시트끼리가 서로 접촉하는 면적은 작아진다. 그 결과, 세라믹 그린시트끼리의 접합성이 저하한다.
도 8에 나타낸 세라믹 다층기판(100)의 예에서 말하면, 세라믹층(11m, 11n) 사이에 끼워져 있는 그라운드 전극(12)의 면적이 커짐으로써, 세라믹층(11m, 11n)끼리의 접합성이 저하하게 된다.
또한, 소성시에 도체 패턴과 세라믹 그린시트 사이에서 발생하는 수축량의 차이에 의해, 세라믹층에는 부하가 가해진다. 이 부하는 도체 패턴의 면적이 커지면 보다 크게 작용한다. 이 때문에, 소성 후의 세라믹 다층기판에서는 특히 그라운드 전극 부근에 있어서, 세라믹층의 디라미네이션(delamination)이나 크랙(crack) 등의 문제가 발생해 버린다고 하는 문제가 있었다.
이 문제를 해소하기 위해서는, 그라운드 전극을 세라믹 다층기판의 하면에 노출시켜서 배치하는 것도 고려된다. 실제 그와 같은 구조의 것도 있으나, 그 경우, 그라운드 전극과 배선기판상의 배선과의 사이에서 단락이 일어나기 쉬워진다고 하는 새로운 문제가 있다.
그래서, 본 발명은 배선기판의 표면에 실장하는 경우라도 그라운드 전극을 배선기판에 단락시키지 않고 배선기판에 한없이 가까운 위치에 배치할 수 있으며, 또한, 소성시에도 크랙 등의 문제가 발생하지 않는 세라믹 다층기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 기초하는 세라믹 다층기판의 제 1 국면에서는 복수의 세라믹층이 적층되고, 제 1 주표면(主表面)을 가지며, 내부에 내부회로 요소가 배치된 세라믹 적층체와, 상기 세라믹 적층체의 제 1 주표면에 접하는 접합면과 상기 접합면에 대향하는 실장면을 갖는 수지층과, 상기 수지층의 실장면에 형성되며, 상기 세라믹 적층체의 내부회로 요소의 적어도 어느 하나와 전기적으로 접속된 외부전극과, 상기 세라믹 적층체의 제 1 주표면과 상기 수지층의 접합면과의 계면, 또는 상기 수지층의 내부에 배치된 그라운드 전극, 더미전극(dummy electrode) 또는 커패시터 형성 전극을 구비한다. 이 구성을 채용함으로써, 그라운드 전극, 더미전극 또는 커패시터 형성 전극을 실장면에 매우 가까운 위치에 유지할 수 있으며, 그 결과, 그라운드 전극, 더미전극 또는 커패시터 형성 전극과 배선기판과의 거리를 짧게 할 수 있다.
상기 발명에 있어서 바람직하게는, 상기 그라운드 전극, 더미전극 또는 커패시터 형성 전극은 상기 세라믹 적층체와 일체 소성된 소결 금속이다. 이 구성을 채용함으로써, 금속박을 부착해서 형성하는 경우에 비하여 전극 자체의 표면 거칠기가 커지며, 수지층과의 접합에 관해서 앵커(anchor) 효과에 의해 접합력을 증가시킬 수 있다.
상기 목적을 달성하기 위해서, 본 발명에 기초하는 세라믹 다층기판의 제 2 국면에서는 복수의 세라믹층이 적층되고, 제 1 주표면을 가지며, 내부에 내부회로 요소가 배치된 세라믹 적층체와, 상기 세라믹 적층체의 제 1 주표면에 접하는 접합면과 상기 접합면에 대향하는 실장면을 갖는 수지층과, 상기 수지층의 실장면에 형성되며, 상기 세라믹 적층체의 내부회로 요소의 적어도 어느 하나와 전기적으로 접속된 외부전극과, 상기 세라믹 적층체의 제 1 주표면과 상기 수지층의 접합면과의 계면, 또는, 상기 수지층의 내부에 배치된 그라운드 전극과, 상기 그라운드 전극에 대하여 상기 실장면과 반대 측에서 대향함으로써 상기 그라운드 전극과의 사이에서 커패시터를 구성하는 커패시터 형성 전극을 구비한다. 이 구성을 채용함으로써, 매우 안정된 특성의 커패시터를 얻을 수 있다.
상기 발명에 있어서 바람직하게는, 상기 제 1 주표면에 실장되며, 상기 수지층에 의해 덮여져 있는 제 1 회로부품을 구비하고, 상기 그라운드 전극, 더미전극 또는 커패시터 형성 전극은 상기 제 1 회로부품보다도 상기 실장면 근처에 배치되어 있다. 이 구성을 채용함으로써, 전자부품을 세라믹 적층체의 상면뿐만 아니라 하면에도 탑재할 수 있으므로, 전자부품의 고밀도화, 배선기판에 대한 스페이스 절약화를 도모할 수 있다.
상기 발명에 있어서 바람직하게는, 상기 제 1 회로부품은, 상기 그라운드 전극, 더미전극 또는 커패시터 형성 전극을 상기 제 1 주표면에 투영한 영역 내에 들어가도록 배치되어 있다. 이 구성을 채용함으로써, 그라운드 전극이 제 1 회로부품에 대하여 실드(shield) 효과를 발휘할 수 있다.
상기 발명에 있어서 바람직하게는, 상기 외부전극으로부터 상기 내부회로 요소에의 전기적 접속은, 상기 제 1 주표면을 따라서 연장하도록 형성된 중계전극을 통하여 행해지고 있다. 이 구성을 채용함으로써, 상하의 비아(via)의 위치를 어긋나게 할 수 있기 때문에, 설계의 자유도가 높아진다.
상기 발명에 있어서 바람직하게는, 상기 세라믹 적층체는 상기 제 1 주표면과 반대 측에 제 2 주표면을 가지며, 상기 제 2 주표면에는 제 2 회로부품이 실장되어 있다. 이 구성을 채용함으로써, 전자부품의 고밀도화, 배선기판에 대한 스페이스 절약화를 도모할 수 있다.
상기 발명에 있어서 바람직하게는, 상기 제 2 주표면에는 상기 제 2 회로부품을 덮도록 도전체 케이스가 배치되어 있다. 이 구성을 채용함으로써, 제 2 회로부품이 도전체 케이스로 덮여져 있으므로, 제 2 회로부품은 외부의 전자파로부터 실드되고, 또한, 제 2 회로부품에서 발생하는 전자파가 외부로 누설하는 것도 방지된다.
상기 발명에 있어서 바람직하게는, 상기 제 2 주표면의 상기 제 2 회로부품이 몰드 수지층(25)으로 덮여져 있다. 이 구성을 채용함으로써, 제 2 회로부품이 다른 부품과의 충돌 등으로부터 보호된다.
<발명의 효과>
본 발명에 따르면, 그라운드 전극을 실장면에 매우 가까운 위치에 유지할 수 있으며, 그 결과, 그라운드 전극과 배선기판과의 거리를 짧게 할 수 있다. 또한, 그라운드 전극보다도 하측의 세라믹층을 없앨 수 있으므로, 소성시에 그라운드 전극보다도 하측의 세라믹층에 디라미네이션(delamination)이나 크랙(crack)이 발생한다고 하는 문제를 방지할 수 있다. 또한, 그라운드 전극은 수지층으로 덮여져 있으므로, 이 세라믹 다층기판을 배선기판의 표면에 실장했을 때에도 그라운드 전극이 배선기판의 전극과 단락을 일으키는 것은 방지할 수 있다.
도 1은 본 발명에 기초하는 실시형태 1에 있어서의 세라믹 다층기판의 단면도이다.
도 2는 본 발명에 기초하는 실시형태 2에 있어서의 세라믹 다층기판의 단면도이다.
도 3은 본 발명에 기초하는 실시형태 3에 있어서의 세라믹 다층기판의 단면도이다.
도 4는 본 발명에 기초하는 실시형태 4에 있어서의 세라믹 다층기판의 단면도이다.
도 5는 본 발명에 기초하는 실시형태 5에 있어서의 세라믹 다층기판의 단면도이다.
도 6은 본 발명에 기초하는 실시형태 5에 있어서의 세라믹 다층기판의 다른 예의 단면도이다.
도 7은 본 발명에 기초하는 실시형태 6에 있어서의 세라믹 다층기판의 단면도이다.
도 8은 종래기술에 기초하는 세라믹 다층기판의 단면도이다.
<부호의 설명>
10 : 세라믹 적층체 11 : 세라믹층
12 : 그라운드 전극 13a, 13b, 13c : 전자부품
14 : 내부회로 요소 15 : 수지층
16 : 실장면 17 : 외부전극
18 : 제 1 주표면(主表面) 19 : 접합면
20 : 커패시터 형성 전극 21 : 중계전극
22a, 22b, 22c : 전자부품 23 : 제 2 주표면
24 : 도전체 케이스 25 : 몰드 수지층
100, 101, 102, 103, 104 : 세라믹 다층기판
이하, 상하의 개념으로 언급할 때는 절대적인 상하를 의미하는 것이 아니라, 참조하는 도면에 나타나는 자세에서 보았을 때의 상대적인 상하를 의미하는 것으로 한다.
(실시형태 1)
도 1을 참조해서, 본 발명에 기초하는 실시형태 1에 있어서의 세라믹 다층기판(101)에 대하여 설명한다. 이 세라믹 다층기판(101)은 복수의 세라믹층(11)을 적층해서 이루어지는 세라믹 적층체(10)를 구비한다. 세라믹 적층체(10)의 내부에는 내부회로 요소(14)가 배치되어 있다. 내부회로 요소(14)는 세라믹층(11)을 적층방 향으로 관통하는 비아홀(via hole) 도체와 세라믹층(11)끼리의 계면에 형성되는 면내 도체를 포함한다. 세라믹 적층체(10)는 제 1 주표면(主表面;18)으로서 하면을 갖는다. 세라믹 적층체(10)의 제 1 주표면(18)을 덮도록 그라운드 전극(12)이 형성되어 있다. 또한 그라운드 전극(12)을 덮도록 수지층(15)이 형성되어 있다.
수지층(15)은 제 1 주표면(18)에 접하는 접합면(19)과, 접합면(19)에 대향하는 실장면(16)을 갖는다. 실장면(16)상에는 외부전극(17)이 형성되어 있다. 즉, 본 실시형태에서는, 그라운드 전극(12)은 세라믹 적층체(10)의 제 1 주표면(18)과 수지층(15)의 접합면(19)과의 계면에 배치되어 있다.
외부전극(17)은 수지층(15) 내에 배치된 비아홀 도체를 통하여, 내부회로 요소(14)의 적어도 어느 하나와 전기적으로 접속되어 있다. 외부전극(17) 중에는, 도면상은 내부회로 요소(14)와 접속되어 있지 않은 것처럼 보이는 것도 있으나, 이 단면 이외의 곳에서 접속되어 있다. 세라믹 적층체(10)는 제 1 주표면(18)에 대향하는 제 2 주표면(23)으로서 상면을 갖는다. 제 2 주표면(23)에는 전자부품(13a, 13b, 13c)이 탑재되어 있다.
세라믹층(11)은 저온 소결 세라믹 재료에 의해 형성할 수 있다. 저온 소결 세라믹 재료는 1000℃ 이하의 온도에서 소성 가능한 세라믹 재료이며, 예를 들면, 알루미나 포스테라이트(forsterite), 코디어라이트(cordierite) 등의 세라믹 분말에 붕규산계 등의 유리를 혼합해서 이루어지는 유리 복합계 재료, ZnO-MgO-Al2O3-SiO2계의 결정화 유리로 이루어지는 결정화 유리계 재료, BaO-Al2O3-SiO2계 세라믹 분말이나 Al2O3-CaO-SiO2-MgO-B2O3계 세라믹 분말 등으로 이루어지는 비유리계 재료 등을 들 수 있다. 세라믹층(11)을 저온 소결 세라믹 재료로 구성함으로써, 세라믹 적층체(10) 내의 내부회로 요소(14)를 구성하는 금속재료에 Ag나 Cu 등의 저저항(低抵抗)이며 저융점의 금속재료를 사용할 수 있고, 세라믹 적층체(10)와 그 내부에 형성된 내부회로 요소(14)를 1000℃ 이하에서의 동시 소성에 의해 얻을 수 있다.
세라믹 적층체(10)의 제 1 주표면(18)과 수지층(15)의 접합면(19) 사이에 형성되는 그라운드 전극(12)은 제 1 주표면(18)의 면적의 3∼98%, 더욱이는 40∼95%를 차지하는 범위에서 형성되어 있는 것이 바람직하다. 이것은 후술하는 수지층의 접합력이 높아지기 때문이다. 또한, 수지층(15)의 두께는 5∼500㎛, 더욱이는 10∼300㎛가 바람직하며, 세라믹 적층체(10)의 두께보다도 작아도 된다. 이것은 마더보드의 그라운드 전극과의 접속 거리가 짧아져서 기생 인덕턴스값을 저감할 수 있으며, 특히 고주파 용도에서 양호한 고주파 특성을 얻을 수 있기 때문이다.
그라운드 전극(12)은 동박 등의 금속박으로 이루어지는 전극이어도 좋으나, 소결 금속으로 이루어지는 전극인 것이 바람직하다. 일반적으로, 세라믹 적층체(10)의 표면은 일반적인 동박과 동일한 정도의 표면 거칠기(Rmax)를 갖고 있는, 즉 수㎛ Rmax이기 때문에, 수지층(15)과의 접합력은 약하다. 세라믹 적층체(10)와 수지층(15) 사이에, 소결 금속으로 이루어지는 그라운드 전극(12)이 개재하면, 소결 금속은 표면 거칠기(Rmax)가 수십㎛로, 동박의 표면 거칠기(Rmax)인 수㎛와 비교해서 1자릿수 크기 때문에, 소결 금속의 앵커 효과에 의해, 그라운드 전극(12)과 수 지층(15)의 접합강도를 높일 수 있다. 이와 같은 표면 거칠기의 차이는 동박이 도금 또는 동판의 압연에 의해 형성된 것임에 비하여, 소결 금속은 니스라고 칭하는 수지를 체적비율 10∼40% 함유하는 도전성 페이스트를 베이킹해서 형성되기 때문에, 그 수지성분의 소실에 의해 내부나 표면에 공동(空洞)이 잔존하여 표면 거칠기가 커지는 것에 기인하고 있다.
그라운드 전극(12)은 그라운드 전위(접지전위)에 있는 전극이다. 그라운드 전극(12)을 대신해서 다른 전극을 배치하는 것으로 해도 좋다. 그 경우, 그라운드 전극(12)을 대신하는 전극은 상술한 바와 같은 대면적의 전극이면 되고, 예를 들면, 내부회로 요소(14)로부터 전기적으로 독립한 더미전극이나, 어떠한 다른 전극과의 사이에서 커패시터를 형성하기 위한 커패시터 형성 전극이어도 된다.
본 실시형태에 있어서의 세라믹 다층기판(101)은 이하와 같이 해서 제조할 수 있다.
우선, 세라믹 그린시트에 도전성 페이스트를 패터닝함으로써, 세라믹 그린시트상에 내부회로 요소(14)가 되는 소정의 도체 패턴을 형성한다. 마찬가지로 해서, 소정의 도체 패턴을 갖는 복수의 세라믹 그린시트를 제작한다. 그리고, 도체 패턴을 끼워 넣도록 해서, 복수의 세라믹 그린시트를 적층한다. 그렇게 해서 얻어진 세라믹 적층체(10)가 될 미소성(未燒成)의 적층체의 이면에 그라운드 전극(12)이 될 도체 패턴을 형성한다. 한편, 그라운드 전극(12)이 될 도체 패턴을 세라믹 그린시트상에 형성하고, 이와 같은 세라믹 그린시트를 적층함으로써, 그라운드 전극(12)이 될 도체 패턴을 가진 미소성의 적층체를 제작할 수도 있다.
이렇게 해서 얻어지는 구조체를 소성한다. 그 결과, 미소성이었던 적층체는 세라믹 소결체인 세라믹 적층체(10)가 되며, 그라운드 전극이 될 도체 패턴은 소결 금속으로 이루어지는 그라운드 전극(12)이 된다.
또한, 그라운드 전극(12)을 덮도록, 반경화 상태 즉 B스테이지 상태에 있는 수지 시트를 라미네이트하고, 경화시킴으로써, 수지층(15)으로 한다. 수지층(15)에 레이저 등 관통구멍을 뚫고, 도전성 수지나 솔더 등의 도전성 재료를 충전한다. 한편, 미리 관통구멍에 도전성 재료를 충전한 수지 시트를 라미네이트해도 좋다. 또한 수지층(15)의 표면에, 금속박 등에 의해 전극을 형성하여, 외부전극(17)으로 한다. 한편, 외부전극(17)은 수지층 중에 형성된 도전성 재료의 단면을 외부전극으로서 이용한 것이어도 좋다. 한편, 세라믹 적층체(10)의 상면에는 반도체 디바이스나 칩형 적층 커패시터 등의 표면 실장형 전자부품(13a, 13b, 13c)을 탑재한다. 이렇게 해서, 도 1에 나타낸 세라믹 다층기판(101)을 얻을 수 있다.
본 실시형태에서는, 그라운드 전극(12)을 실장면(16)에 매우 가까운 위치에 유지할 수 있다. 실장면(16)에 가깝다고 하는 것은, 실장시에 그라운드 전극(12)이, 마더보드 등의 배선기판(도시하지 않음)에 가까워진다고 하는 것을 의미한다. 또한, 본 실시형태에서는, 그라운드 전극(12)보다도 하측에는 세라믹층은 없으므로, 소성시에 그라운드 전극보다도 하측의 세라믹층에 디라미네이션이나 크랙이 발생한다고 하는 문제를 방지할 수 있다. 게다가, 그라운드 전극(12)은 수지층(15)으로 덮여져 있으므로, 이 세라믹 다층기판(101)을 배선기판(도시하지 않음)의 표면에 실장했을 때에도 그라운드 전극(12)이 배선기판의 전극과 단락을 일으키는 것은 방지할 수 있다.
한편, 그라운드 전극(12)은 세라믹 적층체(10)와 일체 소성된 소결 금속인 것이 바람직하다. 일체 소성한 전극이면, 세라믹 적층체(10)와 그라운드 전극(12)의 접합력이 커지고, 게다가, 동박 등의 금속박을 부착해서 형성하는 경우에 비하여 전극 자체의 표면 거칠기가 커지기 때문에, 상술한 바와 같이, 수지층(15)과의 접합에 관하여 앵커 효과에 의해 접합력을 증가시킬 수 있기 때문이다.
(실시형태 2)
도 2를 참조해서, 본 발명에 기초하는 실시형태 2에 있어서의 세라믹 다층기판(102)에 대하여 설명한다. 이 세라믹 다층기판(102)에서는, 그라운드 전극(12)은 제 1 주표면(18)에 접하지 않도록 배치되어 있다. 즉, 그라운드 전극(12)은 수지층(15)의 내부에 배치되어 있으며, 수지층(15)에 의해 상하로부터 사이에 끼워진 상태로 배치된다. 다른 부분의 구성은 실시형태 1에서 서술한 것과 동일하다.
본 실시형태에서는, 그라운드 전극(12)과 세라믹층(11)이 직접 접하는 부분이 없어지므로, 그라운드 전극(12)과 세라믹층(11)과의 열수축 거동의 차이에 기인하는 크랙 등의 문제를 보다 확실하게 회피할 수 있다.
한편, 도 2에 나타낸 바와 같은 구조는 수지층(15)을 수지 시트로 복수회로 나눠서 라미네이트하고, 그 사이에 동박을 삽입함으로써 얻을 수 있다. 수지층(15)의 내부에 끼워 넣어진 동박이 그라운드 전극(12)이 된다.
(실시형태 3)
도 3을 참조해서, 본 발명에 기초하는 실시형태 3에 있어서의 세라믹 다층기 판(103)에 대하여 설명한다. 이 세라믹 다층기판(103)에서는 수지층(15)의 내층면에 그라운드 전극(12) 외에 커패시터 형성 전극(20)을 구비한다. 커패시터 형성 전극(20)은 그라운드 전극(12)에 대하여 실장면(16)과 반대 측에서 대향함으로써 그라운드 전극(12)과의 사이에서 커패시터를 구성하기 위한 전극이다. 이 커패시터는 내부회로 요소(14)와 전기적으로 접속되며, 소정의 회로를 구성한다. 다른 부분의 구성은 실시형태 2에서 서술한 것과 동일하다. 한편, 커패시터 형성 전극(20)은 세라믹 적층체(10)와 수지층(15)과의 계면에 형성되어 있어도 좋다.
이 세라믹 다층기판(103)에서는, 커패시터 형성 전극(20)과 그라운드 전극(12) 사이에서 커패시터가 형성된다. 이렇게 함으로써 매우 안정된 특성의 커패시터를 얻을 수 있다.
(실시형태 4)
도 4를 참조해서, 본 발명에 기초하는 실시형태 4에 있어서의 세라믹 다층기판(104)에 대하여 설명한다. 이 세라믹 다층기판(104)은 세라믹 적층체(10)의 하면인 제 1 주표면(18)에 제 1 회로부품으로서, 반도체 디바이스나 칩형 적층 커패시터 등과 같은 표면 실장형의 전자부품(22a, 22b, 22c)이 표면 실장되어 있다. 전자부품(22a, 22b, 22c)을 덮도록 수지층(15)이 형성되어 있다. 그라운드 전극(12)은 전자부품(22a, 22b, 22c)보다도 실장면(16) 근처, 즉 하측에 배치되어 있다. 다른 부분의 구성은 실시형태 2에서 서술한 것과 동일하다.
본 실시형태에서는, 전자부품을 세라믹 적층체(10)의 상면뿐만 아니라 하면에도 탑재할 수 있으므로, 전자부품의 고밀도화, 배선기판에 대한 스페이스 절약화 를 도모할 수 있다.
특히, 도 4에 나타내는 바와 같이, 제 1 회로부품인 전자부품(22a, 22b, 22c)은 그라운드 전극(12)을 제 1 주표면(18)에 투영한 영역 내에 들어가도록 배치되어 있는 것이 바람직하다. 이렇게 되어 있으면, 그라운드 전극(12)이 제 1 회로부품에 대하여 실드 효과를 발휘하기 때문이다.
한편, 도 3, 도 4에 나타내는 바와 같이, 세라믹 다층기판(103, 104)은 제 1 주표면(18)을 따라서 연장하도록 형성된 중계전극(21)을 구비한다. 외부전극(17)으로부터 내부회로 요소(14)에의 전기적 접속은 중계전극(21)을 통하여 행해지고 있다. 외부전극(17)으로부터 내부회로 요소(14)에의 전기적 접속을 직접 비아·투·비아(via to via)로 접속하는 것도 고려되지만, 도 3, 도 4에 나타낸 바와 같이, 일단, 중계전극(21)을 개재시키는 것으로 하면, 상하의 비아의 위치를 어긋나게 할 수 있기 때문에, 설계의 자유도가 높아져서 바람직하다. 이것은 실시형태 3, 4의 세라믹 다층기판(103, 104)에 한하지 않으며, 다른 실시형태에 있어서도 마찬가지이다.
한편, 상기 각 실시형태에 나타내는 바와 같이, 제 1 주표면(18)과 반대 측에 제 2 주표면(23)을 가지며, 제 2 주표면(23)에 제 2 회로부품으로서, 반도체 디바이스나 칩형 적층 커패시터 등과 같은 표면 실장형의 전자부품(13a, 13b, 13c)이 탑재되어 있는 것이 바람직하다. 이렇게 함으로써 다기능의 고주파 모듈을 구성할 수 있기 때문이다.
(실시형태 5)
도 5를 참조해서, 본 발명에 기초하는 실시형태 5에 있어서의 세라믹 다층기판(105)에 대하여 설명한다. 세라믹 다층기판(105)은 실시형태 1의 세라믹 다층기판(101)에 있어서 제 2 주표면(23)에 탑재된 제 2 회로부품으로서의 전자부품(13a, 13b, 13c)을 덮도록 도전체 케이스(24)를 부착한 것이다.
본 실시형태에서는, 제 2 회로부품이 도전체 케이스(24)로 덮여져 있으므로, 제 2 회로부품은 외부의 전자파로부터 실드되고, 또한, 제 2 회로부품에서 발생하는 전자파가 외부로 누설하는 것도 방지되므로 바람직하다.
본 실시형태에서는, 실시형태 1의 세라믹 다층기판(101)을 기초로 예시하였으나, 도 6에 나타내는 바와 같이, 실시형태 4의 세라믹 다층기판(104)에 도전체 케이스(24)를 부착해도 좋다. 혹은, 실시형태 2, 3 중 어느 하나의 세라믹 다층기판에 도전체 케이스(24)를 부착해도 좋다.
(실시형태 6)
도 7을 참조해서, 본 발명에 기초하는 실시형태 6에 있어서의 세라믹 다층기판(107)에 대하여 설명한다. 세라믹 다층기판(107)은 실시형태 1의 세라믹 다층기판(101)에 있어서 제 2 주표면(23)에 탑재된 제 2 회로부품으로서의 전자부품(13a, 13b, 13c)을 덮도록 몰드 수지층(25)을 형성한 것이다. 따라서, 다른 부분의 상세한 구성은 실시형태 1에서 설명한 것과 동일하다.
본 실시형태에서는, 제 2 회로부품이 도전체 케이스(24)로 덮여져 있으므로, 제 2 회로부품이 다른 부품과의 충돌 등으로부터 보호된다. 본 실시형태에서는, 실시형태 1의 세라믹 다층기판(101)을 기초로 예시하였으나, 이 외에, 실시형태 2, 3, 4 중 어느 하나의 세라믹 다층기판에 도전체 케이스(24)를 부착해도 좋다.
한편, 이번 개시한 상기 실시형태는 모든 점에서 예시이며 제한적인 것은 아니다. 본 발명의 범위는 상기한 설명이 아니라 특허청구의 범위에 의해 나타나며, 특허청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것이다.
본 발명은 정보통신기기의 내부에 탑재되는 고주파 모듈 등에 일반적으로 사용되는 세라믹 다층기판에 적용할 수 있다.

Claims (9)

  1. 전극을 포함하는 배선 기판의 표면에 실장되는 세라믹 다층기판으로서,
    복수의 세라믹층이 적층되고, 제 1 주표면(主表面;18)을 가지며, 내부에 내부회로 요소가 배치된 세라믹 적층체(10);
    상기 세라믹 적층체(10)의 제 1 주표면(18)에 접하는 접합면(19)과 상기 접합면(19)에 대향하는 실장면(16)을 갖는 수지층(15);
    상기 수지층(15)의 실장면(16)에 형성되며, 상기 세라믹 적층체(10)의 내부회로 요소(14)의 적어도 어느 하나와 전기적으로 접속되며, 상기 배선 기판의 전극과 직접 전기적으로 연결되는 외부전극(17); 및
    상기 세라믹 적층체(10)의 제 1 주표면(18)과 상기 수지층(15)의 접합면(19)과의 계면, 또는 상기 수지층(15)의 내부에 배치된 그라운드 전극(ground electrode;12), 더미전극(dummy electrode) 또는 커패시터 형성 전극;을 포함하는 것을 특징으로 하는 세라믹 다층기판.
  2. 제 1 항에 있어서, 상기 그라운드 전극(12), 더미전극 또는 커패시터 형성 전극은 상기 세라믹 적층체와 일체 소성된 소결 금속인 것을 특징으로 하는 세라믹 다층기판.
  3. 전극을 포함하는 배선 기판의 표면에 실장되는 세라믹 다층기판으로서,
    복수의 세라믹층이 적층되고, 제 1 주표면(18)을 가지며, 내부에 내부회로 요소가 배치된 세라믹 적층체(10);
    상기 세라믹 적층체(10)의 제 1 주표면(18)에 접하는 접합면(19)과 상기 접합면(19)에 대향하는 실장면(16)을 갖는 수지층(15);
    상기 수지층(15)의 실장면(16)에 형성되며, 상기 세라믹 적층체(10)의 내부회로 요소(14)의 적어도 어느 하나와 전기적으로 접속되며, 상기 배선 기판의 전극과 직접 전기적으로 연결되는 외부전극(17);
    상기 세라믹 적층체(10)의 제 1 주표면(18)과 상기 수지층(15)의 접합면(19)과의 계면, 또는 상기 수지층(15)의 내부에 배치된 그라운드 전극(12); 및
    상기 그라운드 전극(12)에 대하여 상기 실장면(16)과 반대 측에서 대향함으로써 상기 그라운드 전극(12)과의 사이에서 커패시터를 구성하는 커패시터 형성 전극(20);을 포함하는 것을 특징으로 하는 세라믹 다층기판.
  4. 제 1 항에 있어서, 상기 제 1 주표면(18)에 실장되고, 상기 수지층(15)에 의해 덮여져 있는 제 1 회로부품(22a, 22b, 22c)을 구비하며, 상기 그라운드 전극(12), 더미전극 또는 커패시터 형성 전극은 상기 제 1 회로부품(22a, 22b, 22c)보다도 상기 실장면(16) 근처에 배치되어 있는 것을 특징으로 하는 세라믹 다층기판.
  5. 제 4 항에 있어서, 상기 제 1 회로부품(22a, 22b, 22c)은 상기 그라운드 전극(12), 더미전극 또는 커패시터 형성 전극을 상기 제 1 주표면(18)에 투영한 영역 내에 들어가도록 배치되어 있는 것을 특징으로 하는 세라믹 다층기판.
  6. 제 1 항에 있어서, 상기 외부전극(17)으로부터 상기 내부회로 요소(14)에의 전기적 접속은, 상기 제 1 주표면(18)을 따라서 연장하도록 형성된 중계전극(21)을 통하여 행해지고 있는 것을 특징으로 하는 세라믹 다층기판.
  7. 제 1 항에 있어서, 상기 세라믹 적층체(10)는 상기 제 1 주표면(18)과 반대 측에 제 2 주표면(23)을 가지며, 상기 제 2 주표면(23)에는 제 2 회로부품(13a, 13b, 13c)이 실장되어 있는 것을 특징으로 하는 세라믹 다층기판.
  8. 제 7 항에 있어서, 상기 제 2 주표면(23)에는 상기 제 2 회로부품(13a, 13b, 13c)을 덮도록 도전체 케이스(24)가 배치되어 있는 것을 특징으로 하는 세라믹 다층기판.
  9. 제 7 항에 있어서, 상기 제 2 주표면(23)의 상기 제 2 회로부품(13a, 13b, 13c)이 몰드 수지층(25)으로 덮여져 있는 것을 특징으로 하는 세라믹 다층기판.
KR1020057019001A 2003-12-26 2004-10-15 세라믹 다층기판 KR100745359B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00434347 2003-12-26
JP2003434347 2003-12-26

Publications (2)

Publication Number Publication Date
KR20050120780A KR20050120780A (ko) 2005-12-23
KR100745359B1 true KR100745359B1 (ko) 2007-08-02

Family

ID=34746889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019001A KR100745359B1 (ko) 2003-12-26 2004-10-15 세라믹 다층기판

Country Status (6)

Country Link
US (1) US7649252B2 (ko)
EP (1) EP1699277A4 (ko)
JP (1) JPWO2005067359A1 (ko)
KR (1) KR100745359B1 (ko)
CN (1) CN1765162B (ko)
WO (1) WO2005067359A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR100875625B1 (ko) * 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
JP2007201262A (ja) * 2006-01-27 2007-08-09 Alps Electric Co Ltd 高周波回路装置
JP4613878B2 (ja) * 2006-05-23 2011-01-19 Ｔｄｋ株式会社 積層基板及びその製造方法
CN101361182B (zh) * 2006-11-30 2011-09-14 松下电器产业株式会社 无源部件内置式内插板
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
JP4687757B2 (ja) * 2008-07-22 2011-05-25 株式会社村田製作所 積層セラミック電子部品の製造方法
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
WO2011135926A1 (ja) * 2010-04-27 2011-11-03 株式会社村田製作所 電子部品内蔵基板、および複合モジュール
CN103039132B (zh) 2010-07-29 2016-01-20 株式会社村田制作所 陶瓷多层基板及其制造方法
JP5708051B2 (ja) 2011-03-07 2015-04-30 株式会社リコー 映像処理装置、映像処理システム、テレビ会議システム、遠方監視システム、映像処理方法、及び撮像装置
WO2013018172A1 (ja) * 2011-07-29 2013-02-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
JP5870808B2 (ja) 2012-03-28 2016-03-01 富士通株式会社 積層モジュール
JP6102770B2 (ja) * 2014-01-28 2017-03-29 株式会社村田製作所 高周波モジュール
WO2016080141A1 (ja) * 2014-11-17 2016-05-26 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
JP5975198B1 (ja) * 2015-01-27 2016-08-23 株式会社村田製作所 高周波モジュール
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
WO2018186065A1 (ja) * 2017-04-03 2018-10-11 株式会社村田製作所 高周波モジュール
WO2020153331A1 (ja) * 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
JP6981584B2 (ja) * 2019-12-10 2021-12-15 株式会社村田製作所 多層基板、回路装置、およびフィルタ回路基板
JP7444048B2 (ja) * 2020-12-22 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
CN113571872A (zh) * 2021-07-27 2021-10-29 安徽安努奇科技有限公司 一种内匹配芯片天线及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353189B1 (en) 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JP2002094410A (ja) * 2000-09-20 2002-03-29 Ngk Spark Plug Co Ltd Ｓａｗフィルタを具えたアンテナスイッチモジュール
JP2002185222A (ja) 2000-12-15 2002-06-28 Kyocera Corp 配線基板
JP2003023257A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd プリント配線板
JP2003086990A (ja) 2001-09-12 2003-03-20 Toyo Commun Equip Co Ltd 低背型パッケージ構造

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
US4754371A (en) 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
JPS6130099A (ja) 1984-07-20 1986-02-12 日本電気株式会社 多層配線基板
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5262595A (en) 1990-07-25 1993-11-16 Ngk Insulators, Ltd. Dielectric ceramic body including TiO2 dispersion in crystallized cordierite matrix phase, method of producing the same, and circuit board using the same
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JPH05109924A (ja) * 1991-10-17 1993-04-30 Ngk Spark Plug Co Ltd 集積回路用パツケージ
JP3309522B2 (ja) 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
JPH08250890A (ja) * 1995-03-09 1996-09-27 Nec Corp 混成集積回路装置
JPH10242335A (ja) 1997-02-27 1998-09-11 Nec Corp 半導体装置
JP3419291B2 (ja) 1997-03-04 2003-06-23 株式会社村田製作所 低温焼結磁器組成物及びそれを用いた多層セラミック基板
JP2000004071A (ja) * 1998-06-16 2000-01-07 Alps Electric Co Ltd 電子回路ユニット
US6232251B1 (en) 1998-09-29 2001-05-15 Kyocera Corporation Dielectric ceramics
JP4090151B2 (ja) * 1999-06-25 2008-05-28 イビデン株式会社 パッケージ基板
JP2001189605A (ja) * 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP3407716B2 (ja) 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP2002076629A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 複合多層配線基板
JP4529262B2 (ja) 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP2002118487A (ja) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
US20020140081A1 (en) * 2000-12-07 2002-10-03 Young-Huang Chou Highly integrated multi-layer circuit module having ceramic substrates with embedded passive devices
KR100891269B1 (ko) * 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP3890947B2 (ja) * 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP2003188538A (ja) * 2001-12-18 2003-07-04 Murata Mfg Co Ltd 多層基板、および多層モジュール
JP3872378B2 (ja) * 2002-05-28 2007-01-24 京セラ株式会社 電子装置
JP3863464B2 (ja) * 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ
JP4023285B2 (ja) * 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
US6936921B2 (en) * 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353189B1 (en) 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JP2002094410A (ja) * 2000-09-20 2002-03-29 Ngk Spark Plug Co Ltd Ｓａｗフィルタを具えたアンテナスイッチモジュール
JP2002185222A (ja) 2000-12-15 2002-06-28 Kyocera Corp 配線基板
JP2003023257A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Works Ltd プリント配線板
JP2003086990A (ja) 2001-09-12 2003-03-20 Toyo Commun Equip Co Ltd 低背型パッケージ構造

Also Published As

Publication number Publication date
EP1699277A4 (en) 2007-08-15
JPWO2005067359A1 (ja) 2007-07-26
KR20050120780A (ko) 2005-12-23
CN1765162A (zh) 2006-04-26
US20060081977A1 (en) 2006-04-20
EP1699277A1 (en) 2006-09-06
US7649252B2 (en) 2010-01-19
CN1765162B (zh) 2011-06-15
WO2005067359A1 (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
KR100745359B1 (ko) 세라믹 다층기판
US7745734B2 (en) Ceramic multilayer substrate
KR102266668B1 (ko) 고주파 모듈
US7684207B2 (en) Composite electronic component
US7573697B2 (en) Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
JP5182448B2 (ja) 部品内蔵基板
US20130083502A1 (en) Package substrate
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
KR101555403B1 (ko) 배선기판
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
CN107615894B (zh) 元器件安装基板
JPWO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2003168763A (ja) 複合電子部品
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JPH0274099A (ja) 電子部品内蔵多層樹脂基板
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置
JP4558058B2 (ja) 電子部品
JP4511573B2 (ja) 電子部品およびこれを備えた電子機器
KR20230072612A (ko) 세라믹 커패시터
JP4614788B2 (ja) 配線基板
KR100828925B1 (ko) 복합형 전자부품 및 그 제조방법
JP4511513B2 (ja) 電子部品及びその製造方法
JP2003124058A (ja) 積層型電子部品
JP2004281584A (ja) 表面実装型電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 9