WO2018168709A1 - 回路モジュールおよびその製造方法 - Google Patents

回路モジュールおよびその製造方法 Download PDF

Info

Publication number
WO2018168709A1
WO2018168709A1 PCT/JP2018/009304 JP2018009304W WO2018168709A1 WO 2018168709 A1 WO2018168709 A1 WO 2018168709A1 JP 2018009304 W JP2018009304 W JP 2018009304W WO 2018168709 A1 WO2018168709 A1 WO 2018168709A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
substrate
resin layer
main surface
electronic component
Prior art date
Application number
PCT/JP2018/009304
Other languages
English (en)
French (fr)
Inventor
貴文 楠山
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201880017574.6A priority Critical patent/CN110402491B/zh
Priority to JP2019505976A priority patent/JP6791352B2/ja
Publication of WO2018168709A1 publication Critical patent/WO2018168709A1/ja
Priority to US16/565,912 priority patent/US10660207B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863Concave hole or via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

回路モジュール(100)は、第1の電極(2)と第2の電極(3)とが設けられた基板(1)と、第1の電子部品(4)と、第1の樹脂層(5)とを備える。第1の電極(2)は、第1の電極基体(2a)と第1のめっき膜(2b)とを含む。第2の電極(3)と第1の電子部品(4)とは、第1の樹脂層(5)に覆われている。第2の電極(3)は、第2の電極基体(3a1)と、一端が第2の電極基体(3a1)に直接接続され、他端が第1の樹脂層(5)の外表面より内側に位置し、金属粉末が焼結されてなる金属柱(3a2)と、第2の電極基体(3a1)と金属柱(3a2)との接続体の側面を被覆している筒状の第2のめっき膜(3b)と、一方主面が金属柱(3a2)の他端と第2のめっき膜(3b)の一端とに接続され、他方主面が第1の樹脂層(5)の外表面より外側に位置する被覆部(3c)とを含む。

Description

回路モジュールおよびその製造方法
 この発明は、回路モジュールおよびその製造方法に関する。
 基板と、基板の一方主面側に接続された電子部品と、外部接続端子と、基板の一方主面側に設けられた樹脂層とを備えた回路モジュールは、既に知られている。そのような回路モジュールの一例として、特許第5790682号公報(特許文献1)に記載された回路モジュールが挙げられる。
 図11は、特許文献1に記載の回路モジュール200の要部の断面図である。回路モジュール200は、不図示の基板の一方主面側にそれぞれ設けられた外部接続端子203と樹脂層205とを備えている。外部接続端子203は、一端が樹脂層205の表面205Pから突出するように、樹脂層205に配置されている。
 外部接続端子203は、金属柱203aと、第1の被覆部203cと、第2の被覆部203dとを含んでいる。金属柱203aは、例えばCuを材料として予め成形された金属ピン、またはCuを材料とする導電性ペーストが樹脂層205に設けられた貫通孔に充填され、固化されたものである。樹脂層205の材料としては、例えばエポキシ樹脂が用いられる。
 金属柱203aは、一端が樹脂層205の内部にある。第1の被覆部203cは、一端が金属柱203aの一端に接続され、他端が樹脂層205の表面205Pから突出している。第2の被覆部203dは、第1の被覆部203cの表面を被覆している。第1の被覆部203cは、例えばNiを材料としてめっきにより形成されている。第2の被覆部203dは、例えばAuを材料としてめっき、スパッタ、蒸着などにより形成されている。第2の被覆部203dの表面には、はんだバンプのような接続部材Sが付与されている。
 回路モジュール200は、上記の構成を備えることにより、外部接続端子203と接続部材Sとの接続界面に働く応力が緩和されるため、電子機器のマザー基板との接続信頼性が高くなるとされている。
特許第5790682号公報
 しかしながら、回路モジュール200においては、金属柱203aが金属ピンである場合、表面の平滑性が高いため、樹脂層205とのなじみが不十分となる虞がある。また、金属柱203aが樹脂層205に設けられた貫通孔に充填されたCuペーストからなる場合、Cuペーストと樹脂層205との濡れ性が悪いため、同様に樹脂層205とのなじみが不十分となる虞がある。その結果、回路モジュール200が加熱されると、金属柱203aと樹脂層205との熱膨張の差などにより、金属柱203aと樹脂層205との界面に剥離が生じる虞がある。
 すなわち、この発明の目的は、外部接続端子と樹脂層との界面の剥離が抑制された回路モジュールおよびその製造方法を提供することである。
 この発明に係る回路モジュールでは、外部接続端子の構造についての改良が図られる。
 この発明は、まず回路モジュールに向けられる。
 この発明に係る回路モジュールは、基板と、第1の電子部品と、第1の樹脂層とを備えている。基板は、一方主面に第1の電極と第2の電極とが設けられている。第2の電極は、外部接続端子に相当する。第1の樹脂層は、基板の一方主面側に設けられている。第1の電子部品は、第1の電極に接続され、かつ、第1の電極側の表面とは反対側に位置する表面の少なくとも一部が露出するように第1の樹脂層に配置されている。第2の電極は、第2の電極の一端が第1の樹脂層の外表面より外側に位置するように、第1の樹脂層に配置されている。第1の電極は、第1の電極基体と、第1の電極基体の外表面の少なくとも一部を被覆している第1のめっき膜とを含んでいる。第2の電極は、第2の電極基体と、金属柱と、第2のめっき膜と、被覆部とを含んでいる。金属柱は、一端が第2の電極基体に直接接続され、他端が第1の樹脂層の外表面より内側に位置し、金属粉末が焼結されてなる。第2のめっき膜は、筒状であり、第2の電極基体と金属柱との接続体の側面の少なくとも一部を被覆し、一端が金属柱の他端と同一平面上にある。被覆部は、一方主面が金属柱の他端と第2のめっき膜の一端とに接続され、他方主面が第1の樹脂層の外表面より外側に位置する。
 上記の回路モジュールでは、外部接続端子である第2の電極が、第2の電極基体と金属粉末が焼結されてなる金属柱との接続体の側面の少なくとも一部を被覆する第2のめっき膜を含んでいる。この場合、第2のめっき膜と第1の樹脂層とのなじみがよく、第2のめっき膜と第1の樹脂層との密着性が高い。したがって、例えば回路モジュールが加熱された場合でも、第2の電極と第1の樹脂層との界面における剥離の発生が抑制される。
 この発明に係る回路モジュールは、以下の特徴を備えることが好ましい。すなわち、金属柱は、基板の一方主面の法線方向に直交する断面の面積と、金属柱と第2の電極基体との接続部の面積が、異なっている領域を有している。
 上記の回路モジュールでは、金属柱が単なる円柱状である場合に比べて、第2の電極と第1の樹脂層との接触面積が広くなる。したがって、第2の電極と第1の樹脂層との界面における剥離の発生がさらに抑制される。また、金属柱の形状が樹形状、逆樹形状、樽状または鼓状などであって、基板の一方主面の法線方向に直交する断面の面積が単純な変化をしない場合、特にその効果が顕著に得られる。
 この発明に係る回路モジュールおよびその好ましい形態は、以下の特徴を備えることが好ましい。すなわち、第1の電子部品は、第1の電極側の表面とは反対側に位置する表面が、研磨断面で構成されており、かつ、基板の一方主面に平行な第1の樹脂層の外表面と、第1の電子部品の研磨断面とが、面一である。
 上記の回路モジュールでは、例えばIC(Integrated Circuit)のような第1の電子部品が、第1の電極に接続された後に、第1の電極側の表面とは反対側に位置する表面側から研磨加工されている。したがって、取り扱いの難しい厚みの薄いICを用いることなく、回路モジュールの低背化が図られる。
 本発明の一形態においては、回路モジュールは、基板の他方主面に実装された第2の電子部品と、基板の他方主面側に設けられ、第2の電子部品を覆う第2の樹脂層とをさらに備える。
 本発明の一形態においては、第2のめっき膜は、金属柱を構成する金属材料より硬い金属材料で構成されている。
 本発明の一形態においては、第1の樹脂層と金属柱との間に位置する第1の樹脂層の界面が、金属柱を構成する金属材料より耐食性の高い金属材料で覆われている。
 本発明の一形態においては、回路モジュールは、第2のめっき膜の側面の少なくとも一部を被覆する被覆膜をさらに備える。第2のめっき膜は、金属柱を構成する金属材料より延性の高い金属材料で構成されている。被覆膜は、第2のめっき膜を構成する金属材料より延性の高い金属材料で構成されている。
 また、この発明は、回路モジュールの製造方法にも向けられる。
 この発明に係る回路モジュールの製造方法は、一方主面に第1の電極と第2の電極とが設けられている基板と、第1の電子部品と、第1の樹脂層とを備える回路モジュールの製造方法である。第1の電極は、第1の電極基体と第1のめっき膜とを含んでいる。第2の電極は、第2の電極基体と、金属粉末の焼結体である金属柱と、第2のめっき膜と、被覆部とを含んでいる。そして、この発明に係る回路モジュールの製造方法は、以下の第1ないし第10の工程を備えている。
 第1の工程は、第1の拘束層グリーンシートと、第2の拘束層グリーンシートと、第1の絶縁体グリーンシートと、第2の絶縁体グリーンシートとを準備または作製する工程である。第1の拘束層グリーンシートは、焼結後に金属柱の一部となる金属粉末を含む導体ペーストが充填された貫通孔を有している。第1の絶縁体グリーンシートには、焼結後に第1の電極基体となる導体ペーストと焼結後に第2の電極基体となる導体ペーストと焼結後に電子回路の構成要素となる導体ペーストが付与されている。第2の絶縁体グリーンシートには、焼結後に電子回路の構成要素となる導体ペーストが付与されている。
 第2の工程は、少なくとも1枚の第1の拘束層グリーンシートと、少なくとも1枚の第2の拘束層グリーンシートと、第1の絶縁体グリーンシートと、少なくとも1枚の第2の絶縁体グリーンシートとを積層圧着して積層体を作製する工程である。その際、焼結後に基板の一方主面側に第1の拘束層が存在し、他方主面側に第2の拘束層が存在し、かつ、金属柱が第2の電極基体上に直接接続されるように、位置合わせした状態で、積層圧着する。
 第3の工程は、積層体を焼成し、焼結体を作製する工程である。この工程により、基板と、基板の一方主面側に存在する第1の拘束層と、基板の他方主面側に存在する第2の拘束層とを含み、かつ、金属粉末が焼結されてなる金属柱が第2の電極基体上に直接接続された、焼結体が得られる。
 第4の工程は、第1の拘束層と第2の拘束層とを除去する工程である。
 第5の工程は、第1の電極基体の外表面の少なくとも一部を被覆する第1のめっき膜と、第2の電極基体と金属柱との接続体の外表面の少なくとも一部を被覆する第2のめっき膜とを同時に形成する工程である。
 第6の工程は、第1の電子部品を第1の電極に接続する工程である。
 第7の工程は、第1の電子部品およびめっき後の上記の接続体の、全体が覆われるように、第1の樹脂層を基板の一方主面側に設ける工程である。
 第8の工程は、第1の電子部品と第1の樹脂層とを、第1の電子部品の第1の電極側の表面とは反対側に位置する表面側から研磨加工する工程である。その際、第1の電子部品の厚みが第1の電極に接続される前の状態から減少し、かつ、基板の一方主面に平行な第1の樹脂層の研磨断面である外表面と、第1の電子部品の研磨断面と、上記の接続体の研磨断面とが面一となるようにする。
 第9の工程は、上記の接続体の露出した断面が、基板の一方主面に平行な第1の樹脂層の外表面より内側に位置するように、接続体の研磨断面をエッチングする工程である。
 第10の工程は、一方主面が上記の接続体のエッチング後に露出した断面上に接続され、他方主面が基板の一方主面に平行な第1の樹脂層の外表面より外側に位置する被覆部を形成する工程である。
 上記の回路モジュールの製造方法では、第1の電子部品と、第2のめっき膜が外表面に形成された接続体とを第1の樹脂により覆った後、第1の電子部品と第1の樹脂層と接続体とを研磨加工する。したがって、第2の電極と第1の樹脂層との界面における剥離の発生を抑制でき、かつ、低背化が図られた回路モジュールを効率よく得ることができる。
 この発明に係る回路モジュールの製造方法は、以下の特徴を備えることが好ましい。すなわち、第1の工程では、焼結後に金属柱の一部となる金属粉末を含む導体ペーストが、テーパー状の形状を有する貫通孔に充填された第1の拘束層グリーンシートを準備または作製する。そして、第2の工程では、少なくとも1枚の上記の第1の拘束層グリーンシートを、焼結後の金属柱の基板の一方主面の法線方向に直交する断面の面積が、金属柱と第2の電極基体との接続部の面積と異なる領域を有するように積層圧着する。
 上記の回路モジュールの製造方法では、第2の電極と第1の樹脂層との界面における剥離の発生がさらに抑制された回路モジュールを効率よく製造することができる。また、樹形状、逆樹形状、樽状または鼓状などの、基板の一方主面の法線方向に直交する断面の面積が単純な変化をしない、剥離抑制の効果が顕著に得られる形状を有する金属柱を容易に作製することができる。
 この発明に係る回路モジュールでは、第2のめっき膜と第1の樹脂層との密着性が高いため、回路モジュールが加熱された場合でも、第2の電極と第1の樹脂層との界面における剥離の発生を抑制できる。
 また、この発明に係る回路モジュールの製造方法では、第2の電極と第1の樹脂層との界面における剥離の発生を抑制でき、かつ、低背化が図られた回路モジュールを効率よく製造することができる。
この発明に係る回路モジュールの実施形態である回路モジュール100の底面図である。 回路モジュール100の断面図である。 回路モジュール100の要部の断面図である。 回路モジュール100の第2の電極3の種々の変形例を説明するための断面図である。 回路モジュール100の製造方法の一例を説明するための図で、工程の一部を模式的に説明するための断面図である。 回路モジュール100の製造方法の一例を説明するための図で、図5に続く工程を模式的に説明するための断面図である。 回路モジュール100の製造方法の一例を説明するための図で、図6に続く工程を模式的に説明するための断面図である。 回路モジュール100の製造方法の一例を説明するための図で、図7に続く工程を模式的に説明するための断面図である。 被覆膜をさらに備える第2の電極の縦断面図である。 図9の第2の電極をX-X線矢印方向から見た横断面図である。 背景技術の回路モジュール200の要部の断面図である。
 以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明は、電子機器のマザー基板と接続するための柱状の外部接続端子を備える種々の回路モジュールに適用することができる。特に、小型化のために外部接続端子を細く形成することが求められる回路モジュールに対して、効果的に適用される。
 -回路モジュールの実施形態-
 <回路モジュールの構造>
 この発明に係る回路モジュールの実施形態である回路モジュール100の構造について、図1ないし図3を用いて説明する。
 なお、各図面は模式図であり、実際の製品の寸法は必ずしも反映されていない。また、製造工程上で発生する各構成要素の形状のばらつきなども、各図面に必ずしも反映されていない。すなわち、以後、この明細書中で説明のために用いられる図面は、たとえ実際の製品と異なる部分があったとしても、本質的な面で実際の製品を表すものと言うことができる。
 図1は、基板1の一方主面の法線方向で第1の樹脂層5側から見た、回路モジュール100の底面図である。図2は、図1に図示されているA-A線を含む切断面における、回路モジュール100の矢視断面図である。図3は、図2の点線で囲まれた領域を拡大した、回路モジュール100の要部の断面図である。
 この発明に係る回路モジュール100は、基板1と、第1の電子部品4と、第1の樹脂層5と、第2の電子部品7と第2の樹脂層8とを備えている。なお、第2の電子部品7と第2の樹脂層8とは、回路モジュール100における必須の構成要素ではない。基板1は、一方主面P1に第1の電極2と第2の電極3とが設けられており、他方主面P2に第3の電極6が設けられている。ここで、第2の電極3は、外部接続端子に相当する。基板1は、絶縁体層1aと、電子回路の構成に必要な導体であるパターン導体1bおよびビア導体1cとを含んでいる。
 すなわち、基板1は、絶縁体層1aが例えば低温焼結セラミック材料であるセラミック多層基板である。ただし、絶縁体層1aの種類はこれに限られない。パターン導体1bおよびビア導体1cは、例えばCuおよびCu合金などの中から選ばれる金属材料を用いて形成されている。ただし、パターン導体1bおよびビア導体1cの材質はこれに限られない。
 第1の電子部品4は、第1の電極2に接続部材Sにより接続され、かつ、第1の電極2側の表面とは反対側に位置する表面が露出するように第1の樹脂層5に配置されている。第2の電子部品7は、第3の電極6に接続部材Sにより接続され、第2の樹脂層8に全体が覆われている。
 第1の電子部品4は、例えば各種ICまたは回路モジュール100より小型の回路モジュールのような電子部品である。第2の電子部品7は、例えば積層コンデンサ、積層インダクタ、各種フィルタまたは各種ICのような電子部品である。接続部材Sは、例えばSn-Ag-Cu系のPbフリーはんだが用いられる。ただし、接続部材Sの材質はこれに限られない。
 第1の電子部品4は、好ましくは、第1の電極2に接続され、全体が一旦第1の樹脂層5により覆われた後に、第1の電極2側の表面とは反対側に位置する表面側から研磨加工される。その結果、第1の電子部品4は、第1の電極2に接続される前の状態から厚みが減少している。第1の電子部品は、第1の電極側の表面とは反対側に位置する表面が、研磨断面で構成されている。そして、基板1の一方主面に平行な第1の樹脂層5の外表面P3と、第1の電子部品4の研磨断面とが、面一となっている。
 このようにすることで、例えば第1の電子部品4がICであった場合、取り扱いの難しい厚みの薄いICを用いることなく、回路モジュール100の低背化が図られる。
 第1の樹脂層5は、基板1の一方主面P1側に設けられている。第2の樹脂層8は、基板1の他方主面P2側に設けられている。第1の樹脂層5および第2の樹脂層8の各々は、フィラーとしてガラス材料またはシリカなどを分散させた樹脂材料を用いて形成されている。ただし、樹脂材料単体で第1の樹脂層5および第2の樹脂層8の各々が形成されていてもよい。第1の樹脂層5と第2の樹脂層8とは、同一の、または異なる樹脂材料のどちらを用いて形成されていてもよい。
 第1の電極2は、板状であって、第1の電極基体2aと、第1の電極基体2aの外表面を被覆している第1のめっき膜2bとを含んでいる。第2の電極3は、柱状であって、一端が第1の樹脂層5の外表面P3より外側に位置するように、第1の樹脂層5に配置されている。第2の電極3は、第2の電極基体3a1と、金属柱3a2と、第2のめっき膜3bと、被覆部3cとを含んでいる。第3の電極6は、板状であって、第3の電極基体6aと、第3の電極基体6aの外表面を被覆している第3のめっき膜6bとを含んでいる。
 金属柱3a2は、一端が第2の電極基体3a1に直接接続され、他端が第1の樹脂層5の外表面P3より内側に位置している、単純な円柱状の形状を有している(図3参照)。ここで、金属柱3a2の一端が第2の電極基体3a1に直接接続されるとは、はんだなどの接続部材を用いることなく、例えば焼結などにより一体の接続体の状態となっていることを指す。すなわち、金属柱3a2は、金属粉末が焼結されてなる。
 第2のめっき膜3bは、筒状であり、第2の電極基体3a1と金属柱3a2との接続体の側面の少なくとも一部を被覆し、一端が金属柱3a2の他端と同一平面上にある。被覆部3cは、一方主面が金属柱3a2の他端と第2のめっき膜3bの一端とに接続され、他方主面が第1の樹脂層5の外表面P3より外側に位置する(図3参照)。なお、被覆部3cの外表面に、第4のめっき膜(不図示)がさらに設けられていてもよい。
 第1の電極基体2a、第2の電極基体3a1、金属柱3a2および第3の電極基体6aの各々は、例えばCuおよびCu合金などの中から選ばれる金属材料を用いて形成されている。Cu合金としては、たとえば、Cu-10Ni合金などでもよい。ただし、第1の電極基体2a、第2の電極基体3a1、金属柱3a2および第3の電極基体6aの各々の材質はこれに限られない。第1のめっき膜2b、第2のめっき膜3bおよび第3のめっき膜6b、ならびに被覆部3cの各々は、例えばNiおよびNi合金などの中から選ばれる金属材料を用いて形成されている。
 第4のめっき膜が設けられている場合、第4のめっき膜は、例えばSnおよびSn合金などの中から選ばれる金属材料を用いて形成されている。
 回路モジュール100では、外部接続端子である第2の電極3が、第2の電極基体3a1と金属柱3a2との接続体の側面の少なくとも一部を被覆する第2のめっき膜3bを含んでいる。この場合、第2のめっき膜3bと第1の樹脂層5とのなじみがよく、第2のめっき膜3bと第1の樹脂層5との密着性が高い。したがって、例えば回路モジュール100が加熱された場合でも、第2の電極3と第1の樹脂層5との界面における剥離の発生が抑制される。
 <第2の電極の変形例>
 図4は、回路モジュール100の第2の電極3の種々の変形例を説明するための断面図である。図4(A)は、金属柱3a2の形状が金属柱3a2の一端(第2の電極基体3a1との接続部)から金属柱3a2の他端(被覆部3cとの接続部)にかけて連続的に断面積が小さくなっていくテーパー形状となっている場合である。図4(B)は、金属柱3a2の形状が図上で逆樹形状となっている場合である。
 図4(C)は、金属柱3a2の形状が金属柱3a2の一端から途中まで断面積が連続的に小さくなり、それ以後、金属柱3a2の他端までは単純な円柱状となっている場合である。図4(D)は、金属柱3a2の形状が図上で樹形状となっている場合である。
 図4(E)は、金属柱3a2の形状が金属柱3a2の一端から途中まで断面積が連続的に大きくなり、それ以後、金属柱3a2の他端までは断面積が連続的に小さくなることで、全体として樽状となっている場合である。図4(F)は、金属柱3a2の形状が金属柱3a2の一端から途中まで断面積が連続的に小さくなり、それ以後、金属柱3a2の他端までは断面積が連続的に大きくなることで、全体として鼓状となっている場合である。
 すなわち、変形例の金属柱3a2は、基板1の一方主面の法線方向に直交する断面の面積が、金属柱3a2と第2の電極基体3a1との接続部の面積と異なる領域を有している。
 金属柱3a2がこのような形状を有する場合、単なる円柱状である場合に比べて、第2の電極3と第1の樹脂層5との接触面積が広くなる。したがって、第2の電極3と第1の樹脂層5との界面における剥離の発生がさらに抑制される。また、金属柱3a2の形状が上記のように樹形状、逆樹形状、樽状または鼓状などであって、基板1の一方主面の法線方向に直交する断面の面積が単純な変化をしない場合、特にその効果が顕著に得られる。
 <回路モジュールの製造方法>
 図5ないし図8は、この発明に係る回路モジュールの実施形態である回路モジュール100の製造方法の一例について説明した図面である。図5(A)ないし(D)、図6(A)ないし(D)、図7(A)ないし(D)および図8(A)ないし(C)は、回路モジュール100の製造方法の一例において順次行われる各工程をそれぞれ模式的に表す断面図である。なお、図5ないし図8の各図は、図1のA-A線を含む切断面における回路モジュール100の矢視断面図(図2参照)に相当する。
 また、以下の製造方法は、回路モジュール100を一旦集合状態で作製してから、個片化する場合が説明されている。ただし、説明に用いる図面における符号は、個片化された状態の回路モジュール100の各構成要素に付けられたものを用い、特別に集合状態と個片化された状態とで区別しない。
 図5(A)は、第1の拘束層グリーンシート9rと、第2の拘束層グリーンシート10rと、第1の絶縁体グリーンシート1ar1と、第2の絶縁体グリーンシート1ar2と、第3の絶縁体グリーンシート1ar3とを、準備または作製する工程(第1の工程)を示す断面図である。
 第1の拘束層グリーンシート9rは、焼結後に金属柱3a2の一部となる金属粉末を含む導体ペースト3ar2が充填された貫通孔を有している。第2の拘束層グリーンシート10rは、特に限定されない。
 第1の拘束層グリーンシート9rおよび第2の拘束層グリーンシート10rは、絶縁体層1aを構成する低温焼結セラミック材料粉末と同一の低温焼結セラミック材料粉末と、その低温焼結セラミック材料粉末の焼結温度では焼結しない難焼結セラミック材料粉末とを含む。難焼結セラミック材料粉末としては、例えばAl23粉末が用いられる。導体ペースト3ar2は、導電性材料であるCu粉末をバインダーである樹脂材料中に分散させたものである。導体ペースト3ar2は、スクリーン印刷などの既知の手法により、貫通孔中に充填される。
 第1の絶縁体グリーンシート1ar1、第2の絶縁体グリーンシート1ar2および第3の絶縁体グリーンシート1ar3は、絶縁体層1aを構成する低温焼結セラミック材料粉末を含む。
 第1の絶縁体グリーンシート1ar1には、導体ペースト2arと、導体ペースト3ar1と、導体ペースト1crとが付与されている。導体ペースト2arは、焼結後に第1の電極基体2aとなる。導体ペースト3ar1は、焼結後に第2の電極基体3a1となる。導体ペースト1crは、焼結後に電子回路の構成要素となる。第2の絶縁体グリーンシート1ar2には、焼結後に電子回路の構成要素となる導体ペースト1br、1crが付与されている。
 第3の絶縁体グリーンシート1ar3には、導体ペースト1crと、導体ペースト6arとが付与されている。導体ペースト6arは、焼結後に第3の電極基体6aとなる。なお、回路モジュール100に第2の電子部品7が含まれない場合は、第3の絶縁体グリーンシート1ar3の準備または作製は省略される。
 導体ペースト1br、1cr、2ar、3ar1、6arは、導電性材料であるCu粉末をバインダーである樹脂材料中に分散させたものである。導体ペースト1br、2ar、3ar1、6arは、スクリーン印刷などの既知の手法により、第1の絶縁体グリーンシート1ar1、第2の絶縁体グリーンシート1ar2および第3の絶縁体グリーンシート1ar3にそれぞれ付与される。
 図5(B)は、少なくとも1枚の第1の拘束層グリーンシート9rと、少なくとも1枚の第2の拘束層グリーンシート10rと、第1の絶縁体グリーンシート1ar1と、少なくとも1枚の第2の絶縁体グリーンシート1ar2と、第3の絶縁体グリーンシート1ar3とを積層圧着して積層体を作製する工程(第2の工程)を示す断面図である。その際、焼結後に基板1の一方主面P1側に第1の拘束層9が存在し、他方主面P2側に第2の拘束層10が存在し、かつ、金属柱3a2が第2の電極基体3a1上に直接接続されるように、位置合わせした状態で、積層圧着する。
 図5(C)は、上記の積層体を焼成し、焼結体を作製する工程(第3の工程)を示す断面図である。この工程により、基板1と、基板1の一方主面P1側に存在する第1の拘束層9と、基板1の他方主面P2側に存在する第2の拘束層10とを含み、かつ、導体ペースト3ar2中の金属粉末が焼結されてなる金属柱3a2が第2の電極基体3a1上に直接接続された、焼結体が得られる。
 図5(D)は、基板1の一方主面P1側から第1の拘束層9を除去し、基板1の他方主面P2側から第2の拘束層10を除去する工程(第4の工程)を示す断面図である。第1の拘束層9および第2の拘束層10の除去は、例えばサンドブラストのような既知の手法により行なうことができる。
 図6(A)は、第1の電極基体2aの外表面を被覆する第1のめっき膜2bと、第2の電極基体3a1と金属柱3a2との接続体の外表面を被覆する第2のめっき膜3bと、第3の電極基体6aの外表面を被覆する第3のめっき膜6bを同時に形成する工程(第5の工程)を示す断面図である。第1のめっき膜2b、第2のめっき膜3bおよび第3のめっき膜6bは、既知の無電解めっき法により形成することができる。この工程により、第1の電極2および第3の電極6が作製される。
 図6(B)は、第1の電子部品4を、接続部材Sを用いて第1の電極2に接続する工程(第6の工程)を示す断面図である。接続部材Sとしては、例えば前述のPbフリーはんだ組成を有するはんだバンプを用いることができる。はんだバンプは、例えば第1の電子部品4側に付与される。そして、第1の電子部品4に超音波振動を加えることにより、はんだバンプを第1の電極2に接続する。
 図6(C)は、第1の電子部品4、および、めっき後の第2の電極基体3a1と金属柱3a2との接続体の、全体が覆われるように、第1の樹脂層5を基板1の一方主面P1側に設ける工程(第7の工程)を示す断面図である。第1の樹脂層5によって第1の電子部品4およびめっき後の接続体を覆う工程は、例えば第1の樹脂層5を形成する樹脂材料の基板1の一方主面P1側への塗工など、既知の手法によって行なうことができる。
 図6(D)は、第1の電子部品4と第1の樹脂層5とを、第1の電子部品4の第1の電極2側の表面とは反対側に位置する表面側から研磨加工する工程(第8の工程)を示す断面図である。その際、第1の電子部品4の厚みが第1の電極2に接続される前の状態から減少し、かつ、基板1の一方主面P1に平行な第1の樹脂層5の研磨断面である外表面P3と、第1の電子部品4の研磨断面と、前述のめっき後の接続体の研磨断面とが面一となるようにする。研磨加工は、ラップ研磨などの既知の手法によって行なうことができる。
 図7(A)は、第3の電極6を被覆するように、レジストRを基板1の他方主面P2上に付与する工程を示す断面図である。レジストRの基板1の他方主面P2上への付与は、例えばスクリーン印刷法などの既知の手法により行なうことができる。この工程は、後述するめっき後の接続体の研磨断面をエッチングする工程(第9の工程)を実施する際に、第3の電極6がエッチングされないようにするために行なわれるものである。したがって、この工程は、第2の電子部品7が回路モジュール100中に含まれず、第2の電子部品7を接続するための第3の電極6がない場合は実施されない。
 図7(B)は、前述しためっき後の接続体の露出した断面が、第1の樹脂層5の外表面P3より内側に位置するように、接続体の研磨断面をエッチングする工程(第9の工程)を示す断面図である。この工程により、金属柱3a2および第2のめっき膜3bがエッチングされる。そして、めっき後の接続体の露出した断面は、エッチング領域Eの分だけ第1の樹脂層5の外表面P3より内側に移動する。
 図7(C)は、一方主面が接続体のエッチング後に露出した断面上に接続され、他方主面が第1の樹脂層5の外表面P3より外側に位置する被覆部3c(図3参照)を形成する工程(第10の工程)を示す断面図である。被覆部3cは、既知の無電解めっき法により形成することができる。この工程により、前述の構成要素を有する第2の電極3が作製される。
 図7(D)は、第3の電極6を被覆していたレジストRを、基板1の他方主面P2から除去する工程を示す断面図である。レジストRの除去は、溶剤による溶解など既知の手法により行なうことができる。この工程は、前述のめっき後の接続体の研磨断面をエッチングする工程(第9の工程)に先立って、第3の電極6の保護を目的として付与されたレジストRを除去するために行なわれるものである。したがって、この工程は、第2の電子部品7が回路モジュール100中に含まれず、第2の電子部品7を接続するための第3の電極6がない場合には実施されない。
 図8(A)は、第2の電子部品7を、接続部材Sを用いて第3の電極6に接続する工程を示す断面図である。接続部材Sとしては、例えば前述のPbフリーはんだ組成を有するはんだバンプを用いることができる。はんだバンプは、例えば第2の電子部品7側に付与される。そして、第2の電子部品7に超音波振動を加えることにより、はんだバンプを第3の電極6に接続する。この工程は、第2の電子部品7が回路モジュール100中に含まれない場合には実施されない。
 図8(B)は、第2の電子部品7の全体が覆われるように、第2の樹脂層8を基板1の他方主面P2側に設ける工程を示す断面図である。第2の樹脂層8によって第2の電子部品7を覆う工程は、例えば第1の樹脂層5を形成する樹脂材料の基板1の一方主面P1側への塗工など、既知の手法によって行なうことができる。この工程により、集合状態の回路モジュール100が作製される。この工程は、第2の電子部品7が回路モジュール100中に含まれず、第2の電子部品7を覆うための第2の樹脂層8がない場合には実施されない。
 図8(C)は、回路モジュール100の集合体を切断する工程を示す断面図である。この工程により、この発明に係る回路モジュール100が作製される。なお、回路モジュール100の製造が最初から個片化された状態で行われている場合は、この工程は実施されない。
 上記の回路モジュール100の製造方法では、第1の電子部品4と第2のめっき膜3bが外表面に形成された接続体とを第1の樹脂層5により覆った後、第1の電子部品4と第1の樹脂層5と接続体とを研磨加工する。したがって、第2の電極3と第1の樹脂層5との界面における剥離の発生を抑制でき、かつ、低背化が図られた回路モジュール100を効率よく得ることができる。
 上記の回路モジュール100の製造方法では、以下の特徴を備えることが好ましい。第1の工程では、焼結後に金属柱3a2の一部となる金属粉末を含む導体ペースト3ar2が、テーパー状の形状を有する貫通孔に充填された第1の拘束層グリーンシート9rを準備または作製する。そして、第2の工程では、少なくとも1枚の上記の第1の拘束層グリーンシート9rを、焼結後の金属柱3a2の基板1の一方主面P1の法線方向に直交する断面の面積が、金属柱3a2と第2の電極基体3a1との接続部の面積と異なる領域を有するように積層圧着する。
 すなわち、上記のようにテーパー状の形状を有するように形成された導体ペースト3ar2の向きを、焼結後の金属柱3a2の形状が所望のものとなるように調整しながら、第1の拘束層グリーンシート9rを積層する。
 上記の特徴を有する回路モジュール100の製造方法では、第2の電極3と第1の樹脂層5との界面における剥離の発生がさらに抑制された回路モジュール100を効率よく製造することができる。また、図4に示されるような、樹形状、逆樹形状、樽状または鼓状などの種々の形状を有し、基板1の一方主面の法線方向に直交する断面の面積が単純な変化をしない、剥離抑制の効果が顕著に得られる形状を有する金属柱3a2を容易に作製することができる。
 なお、第2の電極3は、第2のめっき膜3b1の側面の少なくとも一部を被覆する被覆膜3b2をさらに備えていてもよい。図9は、被覆膜をさらに備える第2の電極の縦断面図である。図10は、図9の第2の電極をX-X線矢印方向から見た横断面図である。
 図9および図10に示すように、本変形例に係る第2の電極3は、第2の電極基体3a1と、金属柱3a2と、第2のめっき膜3b1と、被覆膜3b2と、被覆部3cとを含んでいる。被覆膜3b2は、筒状であり、第2のめっき膜3b1の外周面の少なくとも一部を被覆し、一端が金属柱3a2の他端と同一平面上にある。被覆部3cは、一方主面が金属柱3a2の他端と第2のめっき膜3bの一端と被覆膜3b2の一端とに接続されている。
 本変形例においては、第2のめっき膜3b1は、第2の電極基体3a1と金属柱3a2との接続体の周面全体を覆っている。被覆膜3b2は、第2のめっき膜3b1の外周面全体を覆っている。
 第2のめっき膜3b1は、金属柱3a2を構成する金属材料より延性の高い金属材料で構成されている。被覆膜3b2は、第2のめっき膜3b1を構成する金属材料より延性の高い金属材料で構成されている。
 たとえば、金属柱3a2がCuおよびCu合金などの中から選ばれる金属材料で構成されており、第2のめっき膜3b1がNiおよびNi合金などの中から選ばれる金属材料で構成されており、被覆膜3b2がAuおよびAu合金などの中から選ばれる金属材料で構成されている。なお、金属柱3a2、第2のめっき膜3b1、および、被覆膜3b2の各々を構成する金属材料は、上記に限られず、被覆膜3b2、第2のめっき膜3b1、金属柱3a2の順に、延性の高い金属材料で構成されていればよい。
 上記の構成により、第2の電極3において、第1の樹脂層5に近い側から順に延性が高い金属材料が配置されているため、第1の樹脂層5と第2の電極3との間に応力が発生した場合に、第1の樹脂層5の近くに位置する延性の高い金属材料によって応力を緩和することができるため、第2の電極3に応力が作用して第2の電極3が断線することを抑制することができる。
 なお、第1の樹脂層5と金属柱3a2との間に位置する第1の樹脂層5の界面が、金属柱3a2を構成する金属材料より耐食性の高い金属材料で覆われているようにしてもよい。第2の電極3が被覆膜3b2を含む場合には、被覆膜3b2が金属柱3a2を構成する金属材料より耐食性の高い金属材料で構成されており、第2の電極3が被覆膜3b2を含まない場合には、第2のめっき膜3b1が金属柱3a2を構成する金属材料より耐食性の高い金属材料で構成されている。金属柱3a2を構成する金属材料より耐食性の高い金属材料としては、Au、Ag若しくはPtなどの貴金属またはこれらの合金を用いることができる。
 第1の樹脂層5と金属柱3a2との間に位置する第1の樹脂層5の界面が、金属柱3a2を構成する金属材料より耐食性の高い金属材料で覆われているようにした場合、第2の電極3と第1の樹脂層5との界面から、水分またはガスなどが回路モジュール100の内部に浸入することを抑制することができる。これにより、回路モジュール100の特性が低下することを抑制できる。
 なお、第2のめっき膜3b1は、金属柱3a2を構成する金属材料より硬い金属材料で構成されていることが、第8の工程における研磨加工時に金属柱3a2のダレが発生することを抑制できる観点から好ましい。第2のめっき膜3b1を構成する材料としては、例えばNi、Ti、W若しくはCoなどの金属またはこれらの合金を用いることができる。なお、上記の金属材料の硬さは、ビッカース硬さである。
 なお、この明細書に記載の実施形態は、例示的なものであって、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。
 100 回路モジュール、1 基板、1a 絶縁体層、1b パターン導体、1c ビア導体、2 第1の電極、2a 第1の電極基体、2b 第1のめっき膜、3 第2の電極(外部接続端子)、3a1 第2の電極基体、3a2 金属柱、3b,3b1 第2のめっき膜、3b2 被覆膜、3c 被覆部、4 第1の電子部品、5 第1の樹脂層、6 第3の電極、6a 第3の電極基体、6b 第3のめっき膜、7 第2の電子部品、8 第2の樹脂層、P1 一方主面、P2 他方主面、P3 第1の樹脂層の基板の一方主面に平行な外表面、S 接続部材。

Claims (9)

  1.  一方主面に第1の電極と第2の電極とが設けられている基板と、
     第1の電子部品と、
     第1の樹脂層とを備え、
     前記第1の樹脂層は、前記基板の一方主面側に設けられており、
     前記第1の電子部品は、前記第1の電極に接続され、かつ、前記第1の電極側の表面とは反対側に位置する表面の少なくとも一部が露出するように前記第1の樹脂層に配置されており、
     前記第2の電極は、前記第2の電極の一端が前記第1の樹脂層の外表面より外側に位置するように、前記第1の樹脂層に配置されており、
     前記第1の電極は、
     第1の電極基体と、
     前記第1の電極基体の外表面の少なくとも一部を被覆している第1のめっき膜とを含み、
     前記第2の電極は、
     第2の電極基体と、
     一端が前記第2の電極基体に直接接続され、他端が前記第1の樹脂層の外表面より内側に位置する、金属粉末が焼結されてなる金属柱と、
     前記第2の電極基体と前記金属柱との接続体の側面の少なくとも一部を被覆し、一端が前記金属柱の他端と同一平面上にある筒状の第2のめっき膜と、
     一方主面が前記金属柱の他端と前記第2のめっき膜の一端とに接続され、他方主面が前記第1の樹脂層の外表面より外側に位置する、被覆部とを含む、回路モジュール。
  2.  前記金属柱は、前記基板の前記一方主面の法線方向に直交する断面の面積と、前記金属柱と前記第2の電極基体との接続部の面積が、異なっている領域を有している、請求項1に記載の回路モジュール。
  3.  前記第1の電子部品は、前記第1の電極側の表面とは反対側に位置する表面が、研磨断面で構成されており、かつ、前記基板の前記一方主面に平行な前記第1の樹脂層の外表面と、前記第1の電子部品の前記研磨断面とが、面一である、請求項1または2に記載の回路モジュール。
  4.  前記基板の前記他方主面に実装された第2の電子部品と、
     前記基板の他方主面側に設けられ、前記第2の電子部品を覆う第2の樹脂層とをさらに備える、請求項1から3のいずれか1項に記載の回路モジュール。
  5.  前記第2のめっき膜は、前記金属柱を構成する金属材料より硬い金属材料で構成されている、請求項1から4のいずれか1項に記載の回路モジュール。
  6.  前記第1の樹脂層と前記金属柱との間に位置する前記第1の樹脂層の界面が、前記金属柱を構成する金属材料より耐食性の高い金属材料で覆われている、請求項1から4のいずれか1項に記載の回路モジュール。
  7.  前記第2のめっき膜の側面の少なくとも一部を被覆する被覆膜をさらに備え、
     前記第2のめっき膜は、前記金属柱を構成する金属材料より延性の高い金属材料で構成されており、
     前記被覆膜は、前記第2のめっき膜を構成する金属材料より延性の高い金属材料で構成されている、請求項1から4のいずれか1項に記載の回路モジュール。
  8.  一方主面に第1の電極と第2の電極とが設けられている基板と、第1の電子部品と、第1の樹脂層とを備える回路モジュールの製造方法であって、
     前記第1の電極は、第1の電極基体と、第1のめっき膜とを含んでおり、
     前記第2の電極は、第2の電極基体と、金属粉末の焼結体である金属柱と、第2のめっき膜と、被覆部とを含んでおり、
     焼結後に前記金属柱の一部となる前記金属粉末を含む導体ペーストが充填された貫通孔を有する、第1の拘束層グリーンシートと、
     第2の拘束層グリーンシートと、
     焼結後に前記第1の電極基体となる導体ペーストと、焼結後に前記第2の電極基体となる導体ペーストと、焼結後に電子回路の構成要素となる導体ペーストとが付与された、第1の絶縁体グリーンシートと、
     焼結後に電子回路の構成要素となる導体ペーストが付与された第2の絶縁体グリーンシートと、を準備または作製する、第1の工程と、
     少なくとも1枚の前記第1の拘束層グリーンシートと、
     少なくとも1枚の前記第2の拘束層グリーンシートと、
     前記第1の絶縁体グリーンシートと、
     少なくとも1枚の前記第2の絶縁体グリーンシートと、を、
     焼結後に前記基板の一方主面側に第1の拘束層が存在し、他方主面側に第2の拘束層が存在し、かつ、前記金属柱が前記第2の電極基体上に直接接続されるように、位置合わせした状態で、積層圧着して積層体を作製する、第2の工程と、
     前記積層体を焼成し、前記基板と、前記基板の一方主面側に存在する前記第1の拘束層と、前記基板の他方主面側に存在する前記第2の拘束層とを含み、かつ、金属粉末が焼結されてなる前記金属柱が前記第2の電極基体上に直接接続された、焼結体を作製する、第3の工程と、
     前記第1の拘束層と前記第2の拘束層とを除去する、第4の工程と、
     前記第1の電極基体の外表面の少なくとも一部を被覆する第1のめっき膜と、前記第2の電極基体と前記金属柱との接続体の外表面の少なくとも一部を被覆する第2のめっき膜とを同時に形成する、第5の工程と、
     前記第1の電子部品を前記第1の電極に接続する、第6の工程と、
     前記第1の電子部品およびめっき後の前記接続体の、全体が覆われるように、前記第1の樹脂層を前記基板の一方主面側に設ける、第7の工程と、
     前記第1の電子部品と前記第1の樹脂層とを、前記第1の電子部品の厚みが前記第1の電極に接続される前の状態から減少し、かつ、前記基板の一方主面に平行な前記第1の樹脂層の研磨断面である外表面と、前記第1の電子部品の研磨断面と、前記接続体の研磨断面とが面一となるように、前記第1の電子部品の前記第1の電極側の表面とは反対側に位置する表面側から研磨加工する、第8の工程と、
     前記接続体の露出した断面が、前記基板の一方主面に平行な前記第1の樹脂層の外表面より内側に位置するように、前記接続体の研磨断面をエッチングする、第9の工程と、
     一方主面が前記接続体のエッチング後に露出した断面上に接続され、他方主面が前記基板の一方主面に平行な前記第1の樹脂層の外表面より外側に位置する、被覆部を形成する、第10の工程とを備える、回路モジュールの製造方法。
  9.  前記第1の工程において、焼結後に前記金属柱の一部となる前記金属粉末を含む導体ペーストが、テーパー状の形状を有する前記貫通孔に充填された前記第1の拘束層グリーンシートを準備または作製し、
     前記第2の工程において、少なくとも1枚の前記第1の拘束層グリーンシートを、焼結後の前記金属柱の前記基板の一方主面の法線方向に直交する断面の面積が、前記金属柱と前記第2の電極基体との接続部の面積と異なる領域を有するように積層圧着する、請求項8に記載の回路モジュールの製造方法。
PCT/JP2018/009304 2017-03-14 2018-03-09 回路モジュールおよびその製造方法 WO2018168709A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880017574.6A CN110402491B (zh) 2017-03-14 2018-03-09 电路模块及其制造方法
JP2019505976A JP6791352B2 (ja) 2017-03-14 2018-03-09 回路モジュールおよびその製造方法
US16/565,912 US10660207B2 (en) 2017-03-14 2019-09-10 Circuit module and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-048908 2017-03-14
JP2017048908 2017-03-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/565,912 Continuation US10660207B2 (en) 2017-03-14 2019-09-10 Circuit module and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2018168709A1 true WO2018168709A1 (ja) 2018-09-20

Family

ID=63522181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/009304 WO2018168709A1 (ja) 2017-03-14 2018-03-09 回路モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US10660207B2 (ja)
JP (1) JP6791352B2 (ja)
CN (1) CN110402491B (ja)
WO (1) WO2018168709A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192739A1 (ja) * 2020-03-27 2021-09-30 株式会社村田製作所 モジュールおよびその製造方法
KR20220042175A (ko) * 2019-07-30 2022-04-04 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 디바이스 및 그 제조 방법, 및 전자 디바이스
WO2023074262A1 (ja) * 2021-11-01 2023-05-04 株式会社村田製作所 回路モジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM576370U (zh) * 2018-09-28 2019-04-01 先豐通訊股份有限公司 電路板結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007049458A1 (ja) * 2005-10-26 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
WO2014188760A1 (ja) * 2013-05-21 2014-11-27 株式会社村田製作所 モジュール
JP5790682B2 (ja) * 2013-03-15 2015-10-07 株式会社村田製作所 モジュールおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177249A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd 電極構造とその製造方法およびそれを用いた電子回路基板
JP4380088B2 (ja) * 2001-05-31 2009-12-09 株式会社デンソー 積層回路モジュールの製造方法
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
US20080185704A1 (en) * 2007-02-02 2008-08-07 Phoenix Precision Technology Corporation Carrier plate structure havign a chip embedded therein and the manufacturing method of the same
JP5179856B2 (ja) * 2007-06-21 2013-04-10 日本特殊陶業株式会社 配線基板内蔵用部品及びその製造方法、配線基板
US7893527B2 (en) * 2007-07-24 2011-02-22 Samsung Electro-Mechanics Co., Ltd. Semiconductor plastic package and fabricating method thereof
JP5692217B2 (ja) * 2010-03-16 2015-04-01 日本電気株式会社 機能素子内蔵基板
JP5585426B2 (ja) * 2010-12-07 2014-09-10 Tdk株式会社 配線板、電子部品内蔵基板、配線板の製造方法及び電子部品内蔵基板の製造方法
JP6124513B2 (ja) * 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
JP6031059B2 (ja) * 2014-03-31 2016-11-24 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
JP2017103282A (ja) * 2015-11-30 2017-06-08 イビデン株式会社 プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007049458A1 (ja) * 2005-10-26 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
JP5790682B2 (ja) * 2013-03-15 2015-10-07 株式会社村田製作所 モジュールおよびその製造方法
WO2014188760A1 (ja) * 2013-05-21 2014-11-27 株式会社村田製作所 モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220042175A (ko) * 2019-07-30 2022-04-04 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 디바이스 및 그 제조 방법, 및 전자 디바이스
JP2022542308A (ja) * 2019-07-30 2022-09-30 華為技術有限公司 パッケージデバイス及びその製造方法、並びに電子デバイス
KR102607513B1 (ko) * 2019-07-30 2023-11-30 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 디바이스 및 그 제조 방법, 및 전자 디바이스
JP7430777B2 (ja) 2019-07-30 2024-02-13 華為技術有限公司 パッケージデバイス及びその製造方法、並びに電子デバイス
WO2021192739A1 (ja) * 2020-03-27 2021-09-30 株式会社村田製作所 モジュールおよびその製造方法
WO2023074262A1 (ja) * 2021-11-01 2023-05-04 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
CN110402491B (zh) 2022-11-18
CN110402491A (zh) 2019-11-01
JPWO2018168709A1 (ja) 2019-12-12
US20200008301A1 (en) 2020-01-02
JP6791352B2 (ja) 2020-11-25
US10660207B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
WO2018168709A1 (ja) 回路モジュールおよびその製造方法
JP5790682B2 (ja) モジュールおよびその製造方法
JP5101169B2 (ja) 配線基板とその製造方法
JP4404139B2 (ja) 積層型基板、電子装置および積層型基板の製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
WO2014188760A1 (ja) モジュール
JP4826356B2 (ja) セラミック基板の製造方法
WO2019111966A1 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP6495740B2 (ja) 電子素子実装用基板および電子装置
JP5977180B2 (ja) 配線基板
WO2013035717A1 (ja) モジュールおよびモジュールの製造方法
JP5409236B2 (ja) 配線基板
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP6271882B2 (ja) 配線基板および電子装置
WO2018230534A1 (ja) 回路基板および回路モジュール、ならびに回路基板の製造方法および回路モジュールの製造方法
JP2006147901A (ja) 積層電子部品、その製造方法およびその特性測定方法
JP5673123B2 (ja) モジュール基板及びモジュール基板の製造方法
JP2013191678A (ja) 多層配線基板
JP2013012720A (ja) 電子装置
JP5897241B2 (ja) 部品内蔵配線板
WO2023074262A1 (ja) 回路モジュール
JP2007514154A (ja) 温度測定デバイスおよびこのデバイスを製造する方法
JP5743561B2 (ja) 配線基板
JP2009111433A (ja) 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP5206384B2 (ja) サージアブソーバ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18768572

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019505976

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18768572

Country of ref document: EP

Kind code of ref document: A1