JP2022542308A - パッケージデバイス及びその製造方法、並びに電子デバイス - Google Patents

パッケージデバイス及びその製造方法、並びに電子デバイス Download PDF

Info

Publication number
JP2022542308A
JP2022542308A JP2022506069A JP2022506069A JP2022542308A JP 2022542308 A JP2022542308 A JP 2022542308A JP 2022506069 A JP2022506069 A JP 2022506069A JP 2022506069 A JP2022506069 A JP 2022506069A JP 2022542308 A JP2022542308 A JP 2022542308A
Authority
JP
Japan
Prior art keywords
pin
channel
plastic packaging
conductive
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022506069A
Other languages
English (en)
Other versions
JP7430777B2 (ja
Inventor
パン，ウエイジエン
ホゥ，ジーシアーン
イエ，ガーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2022542308A publication Critical patent/JP2022542308A/ja
Application granted granted Critical
Publication of JP7430777B2 publication Critical patent/JP7430777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本出願は、パッケージデバイスのピンが側面に配置され、その結果として、電子デバイスの軽量な特徴をもたらすことのない、パッケージデバイスの面積が増大するという問題を解決するために、パッケージデバイス及びその製造方法、並びに電子デバイスを提供し、電子技術の分野に関する。パッケージデバイスは：第１の表面を有する回路基板と；第１の表面を覆う第１のプラスチックパッケージ層であって、第１のプラスチックパッケージ層は、少なくとも１つの第１のチャネルを含み、第１のチャネルは、第１のプラスチックパッケージ層を第１の方向に貫通し、第１の方向は、第１の表面に垂直な方向である、第１のプラスチックパッケージ層と；少なくとも１つの第１のピンであって、第１のピンは、回路基板に電気的に接続され、１つの第１のピンは、１つの第１のチャネルに配置され、第１のピンの少なくとも一部は、第１のチャネルの内壁に接続され、第１のピンのものであり且つ回路基板から離れている第１の導電性表面が、第１のチャネルから露出され、第１のピンは、第１の導電性表面を使用することによって、外部デバイスに電気的に接続される、第１のピンと；を含む。

Description

本特許出願は、中国国家知識産権局に２０１９年７月３０日に出願され、“PACKAGING DEVICE AND MANUFACTURING METHOD THEREFOR, AND ELECTRONIC DEVICE”と題する中国特許出願第２01910696888.X号の優先権を主張し、その全体が本出願に参照により組み込まれる。
本出願は、電子技術の分野に関し、特に、パッケージデバイス及びその製造方法、並びに電子デバイスに関する。
科学技術の急速な発展に伴い、携帯電話、コンピュータ、タブレットコンピュータ、基地局などの通信デバイスが普及している。製品の性能及び競争力を向上させるために、様々な通信デバイスメーカーは、通信デバイスのパッケージ（packaging）デバイスなどの電子部品の設計、製造、及び性能により高い要件を提示している。
図１に示すように、パッケージデバイスは、一般に、回路基板１と、回路基板１の上面と下面を覆うプラスチックパッケージ層２と、回路基板１の側面に配置されたピン（pin）３とを含む。
図１に示すパッケージデバイスの製造プロセスは次の通りである：最初に、回路基板１がパッケージ化される；次に、回路基板１の側面が露出させるために切断される；最後に、ピン３が回路基板１にはんだ付けされてパッケージデバイスを得る。
このようにして、図１に示すように、ピン３は、パッケージデバイスの側面に位置し、ピン３は、プラスチックパッケージ層２と重ならず、ピン３は、別個の空間を占める必要がある。その結果、パッケージデバイスの長さ又は幅が増大し、パッケージデバイスの面積が増大し、これは電子デバイスの軽量な特徴につながらない。
本出願の実施形態は、パッケージデバイスのピンが側面に位置し、電子デバイスの軽量な特徴につながらない、パッケージデバイスの面積が結果として増大するという問題を解決するために、パッケージデバイス及びその製造方法、並びに電子デバイスを提供する。
前述の目的を達成するために、実施形態では以下の技術的解決策が使用される。
第１の態様によれば、パッケージデバイスが提供され：第１の表面を有する回路基板と；第１の表面を覆う第１のプラスチックパッケージ層であって、第１のプラスチックパッケージ層は少なくとも１つの第１のチャネルを含み、第１のチャネルは第１のプラスチックパッケージ層を第１の方向に貫通し、第１の方向は第１の表面に垂直な方向である、第１のプラスチックパッケージ層と；少なくとも１つの第１のピンであって、第１のピンは回路基板に電気的に接続され、１つの第１のピンは１つの第１のチャネル内に位置し、第１のピンの少なくとも一部は第１のチャネルの内壁に接続され、第１のピンのものであり且つ回路基板から離れている第１の導電性表面が第１のチャネルから露出され、第１のピンは第１の導電性表面を使用することによって外部デバイスに電気的に接続される、第１のピンと；を含む。本明細書におけるパッケージデバイスでは、一つには、第１のピンは回路基板の第１の表面に配置され、第１の表面は第１のプラスチックパッケージ層で覆われた表面であり、第１のピンは、別個の空間を占有することなく、第１のプラスチックパッケージ層によって囲まれた領域に位置する。第１の表面と交差する側面上に第１のピンを配置することと比較して、第１の表面に平行な方向におけるパッケージデバイスの寸法（長さ又は幅）を小さくすることができ、それによって、パッケージデバイスの面積を小さくすることができる。加えて、第１のピンは、回路基板の第１の表面に配置され、その結果、パッケージデバイス及び外部デバイスの表面実装アセンブリを実装することができ、異なる構造要件を満たすことができる。別のことでは、第１のピンの側面の少なくとも一部が第１のプラスチックパッケージ層に接続され、第１のプラスチックパッケージ層は第１のピンを支持し、その結果、第１のピンと回路基板との間の接続の安定性を改善することができ、第１のピンは緩むこと及び外れることが防止され、第１のピンの基板レベルの信頼性が改善される。さらに別のことでは、回路基板の第１の表面の表面積は、第１の表面と交差する回路基板の側面の表面積より大きいので、第１の表面と交差する回路基板の側面に第１のピンを配置することと比較して、回路基板の第１の表面に第１のピンを配置することのプロセスの精度及びプロセスの困難性は、より低く、製造コストを低減することができる。
オプションで、第１のチャネルは、接続される第１のサブチャネル及び第２のサブチャネルを含み、第２のサブチャネルは、第１のサブチャネルより回路基板の近くに配置され；第１のサブチャネルの内壁に面する第１のピンの表面と第１のサブチャネルの内壁との間にギャップ（gap）があり；第２のサブチャネルの内壁に面する第１のピンの表面が、第２のサブチャネルの内壁に接続される。ギャップは、第１のサブチャネルの内壁に面する第１のピンの表面と第１のサブチャネルの内壁との間に形成され、その結果、内壁に面する第１のピンの表面は、はんだで覆われるように構成され、それによって、第１のピン上のはんだ量を増加させ、第１のピンと外部デバイスとの間の電気的接続の安定性を改善する。
オプションで、第１のチャネルはスルーホールであり、第１のチャネルは、第１のプラスチックパッケージ層の側面によって囲まれた領域に位置し、第１のプラスチックパッケージ層の側面は、第１の表面と交差する。構造はシンプルであり、これは製造に便利である。
オプションで、第１のチャネルは、第１のプラスチックパッケージ層の側面に配置された貫通溝（through groove）であり、第１のプラスチックパッケージ層の側面は、第１の表面と交差する。この例のパッケージデバイスが外部デバイスに電気的に接続されるとき、はんだは、第１のチャネルから露出される第１のピンの第２の導電性表面を覆ってもよく、それによって、第１のピン上のはんだの量を増加させ、第１のピンと外部デバイスとの間の電気的接続の安定性を改善する。
オプションで、第１のピンは、第１の表面と交差する回路基板の側面と同一平面にある第２の導電性表面を有し、第２の導電性表面は、第１の導電性サブ表面及び第２の導電性サブ表面を有し、第２の導電性サブ表面は、第１の導電性サブ表面より回路基板の近くに配置され；パッケージデバイスは、第２の導電性サブ表面を覆うはんだマスクをさらに含む。はんだマスクは、第１のピンの第２の導電性サブ表面上に配置され、その結果、第２の導電性表面へのはんだの過剰な流れを防止することができ、それによって、第１のピンの第１の導電性表面上のはんだの量を確保することができる。このようにして、第１のピンと外部デバイスとを接続するのに十分な量のはんだが確保され、第１のピンと外部デバイスとの間の接続の安定性が確保される。
オプションで、パッケージデバイスは、第１の導電性サブ表面を覆う第１の導電性保護層をさらに含む。ここで、第１の導電性保護層は、第１の導電性サブ表面の酸化を防止するように構成される。したがって、第１の導電性保護層は、第１の導電性サブ表面の導電特性を保護することができる。
オプションで、パッケージデバイスは、第１の導電性表面を覆う第２の導電性保護層をさらに含む。ここで、第２の導電性保護層は、第１の導電性表面の酸化を防止するように構成される。したがって、第２の導電性保護層は、第１の導電性表面の導電特性を保護することができる。
オプションで、第１の導電性表面は、第１のプラスチックパッケージ層のものであり且つ回路基板から離れている上面と同一平面である。それは製造に便利である。
オプションで、パッケージデバイスは、第１の電子部品をさらに含み、第１の電子部品は、第１の表面上に配置され、回路基板に電気的に接続される。
オプションで、第１の電子部品のものであり且つ回路基板から離れている上面が、第１のプラスチックパッケージ層によって覆われる。それは、第１のプラスチックパッケージ層が第１の電子部品を安定させることを確実にする。
オプションで、第１の電子部品のものであり且つ回路基板から離れている上面が、第１のプラスチックパッケージ層のものであり且つ回路基板から離れている上面と同一平面である。第１のプラスチックパッケージ層は、第１の電子部品を安定させるが、第１のプラスチックパッケージ層の厚さは、パッケージデバイスの軽量の特徴を可能にするために、可能な限り減らされる。
オプションで、回路基板は、第１の表面と反対側に配置された第２の表面をさらに有し；
パッケージデバイスは、第２の表面を覆う第２のプラスチックパッケージ層をさらに含み；
第１のプラスチックパッケージ層の厚さは、第２のプラスチックパッケージ層の厚さに等しい。
第２の態様によれば、パッケージデバイスの製造方法が提供され：マザーボードの第１の表面上の各デバイス領域に少なくとも１つの第１のピンをはんだ付けするステップであって、第１のピンはマザーボードに電気的に接続され、水平方向及び垂直方向に交差する複数の切断経路（cutting paths）がマザーボード上に配置され、複数の切断経路は複数のデバイス領域を画定するように交差する、ステップと；第１の表面上に第１のプラスチックパッケージ層を形成するステップであって、第１のチャネルが、第１のピンに対応する位置で第１のプラスチックパッケージ層内に形成され、第１のチャネルは、第１のプラスチックパッケージ層を第１の方向に貫通し、第１の方向は、第１の表面に垂直な方向であり、第１のピンのものであり且つマザーボードから離れている第１の導電性表面が、第１のチャネルから露出され、第１のピンは、第１の導電性表面を使用することによって外部デバイスに電気的に接続され、第１のピンの少なくとも一部は、第１のチャネルの内壁に接続される、ステップと；パッケージデバイスを形成するようにその上に第１のプラスチックパッケージ層が形成されるマザーボードを切断経路に沿って切断するステップと；を含む。従来の技術では、第１のピンは、回路基板が実装された後に第１のピンをはんだ付けされ、プラスチックパッケージ層への熱衝撃が、はんだ付けプロセスで発生する比較的高い熱によって引き起こされる。これは、プラスチックパッケージ層と回路基板との分離をもたらす、又は電子部品と回路基板との間のはんだ接合部の再溶融後の短絡をもたらし、パッケージデバイスの性能に影響を及ぼす。しかし、本出願De提供されるパッケージデバイスの製造方法によれば、第１のプラスチックパッケージ層が形成される前に、第１のピン及び第１の電子部品が回路基板上にはんだ付けされるため、第１のプラスチックパッケージ層に熱衝撃が生じず、第１の電子部品と回路基板との間のはんだ接合部の再溶融がなく、パッケージデバイスの品質を確保することができる。加えて、本出願では、第１の電子部品と第１のピンは、同じステージで回路基板上にはんだ付けされ、第１の電子部品をはんだ付けした後に別のプロセスに入った後、第１のピンをはんだ付けする必要がなく、これにより、パッケージデバイスの製造プロセスを短縮する。
オプションで、第１の表面上に第１のプラスチックパッケージ層を形成するステップは：マザーボードの第１の表面上にプラスチックパッケージフィルムを形成するステップであって、プラスチックパッケージフィルムは各第１のピンを包む、ステップと；第１のプラスチックパッケージ層を形成するために第１の導電性表面を露出させるようプラスチックパッケージフィルムを研磨する（grinding）ステップとを含む。
オプションで、第１の表面上に第１のプラスチックパッケージ層を形成するステップは：バリアフィルムを第１のピンの第１の導電性表面に取り付けるステップであって、バリアフィルムは各第１のピンの第１の導電性表面に取り付けられる、ステップと；マザーボードとバリアフィルムとの間にプラスチックパッケージ材料を充填するステップであって、プラスチックパッケージ材料は、プラスチックパッケージフィルムを形成するように、各第１のピンのものであり且つ第１の導電性表面と交差する表面を包む、ステップと；第１のプラスチックパッケージ層を形成するために第１の導電性表面を露出させるようにバリアフィルムを除去するステップと；を含む。
オプションで、第１の導電性表面を露出させた後に第１の表面上に第１のプラスチックパッケージ層を形成するステップは、さらに：第１のピンとのギャップを有する第１のサブチャネル及び第１のピンに接続された第２のサブチャネルを形成するようにプラスチックパッケージフィルムと第１のピンとの間に溝を作るステップであって、第２のサブチャネルは、第１のサブチャネルと連通し、第１のサブチャネルよりマザーボードの近くに配置される、ステップを含む。
オプションで、第１のプラスチックパッケージ層が形成されたマザーボードを切断した後、パッケージデバイスの製造方法は、さらに：第１のピンのものであり、第１の導電性表面と交差し、且つ切断面に最も近い表面を露出させるように切断面を研磨するステップを含む。
第３の態様によれば、電子装置が提供され、第１の態様の任意の実装によるパッケージデバイスを含む。
従来技術によるパッケージデバイスの構造の概略図である。
本出願の一実施形態によるパッケージデバイスの構造の概略図である。
図２の方向Ｂ－Ｂ’に沿って取られた断面図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間の電気的接続の構造の概略図である。
本出願の一実施形態による第１のプラスチックパッケージ層の構造の概略図である。
図５の方向Ｏ－Ｏ’に沿って取られた断面図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間の別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間のさらに別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態による第１のプラスチックパッケージ層の概略平面図である。
図８ａの方向Ｄ－Ｄ’に沿って取られた断面図である。
本出願の一実施形態によるパッケージデバイスの概略上面図である。
図９ａの方向Ｅ－Ｅ’に沿って取られた断面図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間のさらに別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間のさらに別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態による別の第１のプラスチックパッケージ層の構造の概略図である。
本出願の一実施形態による第１のプラスチックパッケージ層の概略側面図である。
本出願の一実施形態によるさらに別の第１のプラスチックパッケージ層の構造の概略図である。
本出願の一実施形態による第１のプラスチックパッケージ層の概略側面図である。
本出願の一実施形態によるパッケージデバイスの構造の概略図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間のさらに別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態によるパッケージデバイスの概略側面図である。
本出願の一実施形態による別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるさらに別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるさらに別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるさらに別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるさらに別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるパッケージデバイスの製造方法のフローチャートである。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの別の製造方法のフローチャートである。
４１０：外部デバイス；４２０：パッケージデバイス；４３０：はんだ；１：回路基板；２：プラスチックパッケージ層；３：ピン；４：第１のピン；５：第１のプラスチックパッケージ層；５１：第１のチャネル；５１１：第１のサブチャネル；５１２：第２のサブチャネル；５２：プラスチックパッケージフィルム；５３：バリアフィルム；６：はんだマスク；７：第１の導電性保護層；７１：ニッケルフィルム層；７２：金フィルム層；８：第２の導電性保護層；９：第１の電子部品；１０：第２のプラスチックパッケージ層；１０１：第２のチャネル；１１：第２のピン；１２：第２の電子部品；１３：マザーボード１３１：デバイス領域；１３２：切断経路。
別段の定義がない限り、本出願において使用される技術用語又は科学用語は、当業者が理解する通常の意味を有するものとする。本出願の明細書及び特許請求の範囲において使用される用語「第１」、「第２」、「第３」及び類似の表現は、順番、数量、又は重要性を示すことを意図するものではなく、単に異なる構成要素を区別するために使用されるに過ぎない。したがって、「第１」、「第２」、又は「第３」によって定義される特徴は、明示的に又は暗示的に、特徴の１つ又は複数を含み得る。本出願の実施形態の説明において、別段の記載がない限り、「複数の」は、２つ以上を意味する。
「左」、「右」、「上」、及び「下」のような向きの用語は、装置が図面に概略的に配置される向きに関して定義される。これらの方向用語は、相対的概念であり、相対的な説明及び明確化のために使用され、これらは、液晶ディスプレイ装置が配置される向きの変化に基づいて、それに応じて変更することができることを理解されたい。
本出願の一実施形態は、パッケージデバイス４２０を提供する。図２に示すように、パッケージデバイス４２０は：回路基板１と、少なくとも１つの第１のピン４と、第１の電子部品（electronic component）９と、第１のプラスチックパッケージ層５とを含む。
回路基板１は、プリント回路基板（printed circuit board、ＰＣＢ）であり得る。
これに基づいて、回路基板１は、片面基板又は両面基板のうちの１つであり得る。片面基板は、他のデバイスとの電気的な接続のための１つの表面のみを有し、両面基板は、他のデバイスとの電気的な接続のための反対側の表面のセットを有する。回路基板１は、１つの再分配層を有する単層回路基板であってもよく、又は複数の再分配層を有する多層回路基板であってもよい。再分配層は、積層される導電層及び絶縁層を含む。
図３（図２の方向Ｂ－Ｂ’に沿って取られた断面図）に示すように、回路基板１は、第１の表面ａ１を有する。第１のプラスチックパッケージ層５、少なくとも１つの第１のピン４、及び第１の電子部品９は、全て第１の表面ａ１上に配置される。
第１のピン４及び第１の電子部品９の両方は回路基板１に電気的に接続され、第１のプラスチックパッケージ層５は第１の表面ａ１を覆う。回路基板１が片面基板であるとき、回路基板１の一方の表面のみが他のデバイスに電気的に接続され得るので、その上で回路基板１が他のデバイスに電気的に接続され得る表面は、第１の表面ａ１であることが理解されよう。
第１の電子部品９は、能動電子部品（能動部品）、例えば、トランジスタ、シリコン制御整流器、ダイオード、又はバルブであり得る。第１の電子部品９は、代替的には、受動電子部品（受動部品）、例えば、抵抗器、コンデンサ、又はインダクタであり得る。
図４に示すように、第１のピン４のものであり且つ回路基板１に近い導電性表面は、回路基板１に電気的に接続され、第１のピン４のものであり且つ回路基板１から離れた第１の導電性表面ｂ１は、第１のプラスチックパッケージ層５の外側に露出し、パッケージデバイス４２０と外部デバイス４１０との間の電気的接続を達成するために、外部デバイス４１０との電気的接続に使用される。例えば、第１の導電性表面ｂ１は、はんだ４３０を使用することによって外部デバイス４１０に電気的に接続され得る。
本明細書における外部デバイス４１０は、例えば、電子部品、チップ、又はパッケージデバイス４２０以外の回路構造であり得る。
第１のピン４は、任意の形状であり得る。第１のピン４は、例えば、円筒形又は四角形であり得る。第１のピン４の材料は、導電性材料であり、例えば、金属であり得る。一例では、第１のピン４の材料は銅である。
これに基づいて、図５に示すように、第１のプラスチックパッケージ層５は、少なくとも１つの第１のチャネル５１を含む。図５では、第１のプラスチックパッケージ層５が複数の第１のチャネル５１を含む例を説明のために使用する。
図６（図５のＯ－Ｏ’方向に沿って取られた断面図）に示すように、第１のチャネル５１は、第１のプラスチックパッケージ層５を第１の方向Ｘに貫通し、第１の方向Ｘは、第１の表面ａ１に垂直な方向である。この場合、第１の方向Ｘにおける各第１のチャネル５１の寸法ｈ１は、第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法に等しい。
本出願に記載される「垂直」は、代替的には、絶対的な垂直でなくてもよいことが理解されるべきである。第１の方向Ｘが第１の表面ａ１に垂直であるということは、第１の方向Ｘと第１の表面ａ１との間に含まれる角度範囲が［９０－θ、９０＋θ］°であることであり得、これは、特定の工学的エラーを含み得、必ずしも厳密には９０°ではない。
第１のプラスチックパッケージ層５の材料は、絶縁材料、例えば、緑色油、ポリベンゾオキサゾール（polybenzoxazole、ＰＢＯ）、又はポリイミド（polyimide、ＰＩ）である。
図３に示すように、１つの第１のピン４は、１つの第１のチャネル５１に配置され、第１のピン４のものであり回路基板１から離れたの第１の導電性表面ｂ１は、第１のチャネル５１から露出する。
言い換えれば、第１のチャネル５１は、第１のピン４を収容するように構成されているが、第１のチャネル５１は、第１の導電性表面ｂ１を使用することによる第１のピン４の外部デバイス４１０への電気的接続、又は第１の導電性表面ｂ１の反対側の別の導電性表面を使用することによる第１のピン４の回路基板１への電気的接続に影響を及ぼさない。
第１のプラスチックパッケージ層５が第１のピン４を安定化することを可能にするために、いくつかの実施形態では、図３に示すように、第１のピン４の少なくとも一部が、第１のチャネル５１の内壁ｃに接続される。
第１のピン４は、第１のチャネル５１に配置されているので、第１のピン４が第１のチャネル５１の内壁ｃに接続される表面は、第１のピン４のものであり且つ第１の導電性表面ｂ１と交差する側面ｂ３であり得ることが理解されよう。第１のピン４のものである第１の導電性表面ｂ１及び第１の導電性表面ｂ１と反対側の表面は、どちらも第１のチャネル５１の内壁に接続されなくてよい。
第１のピンの側面ｂ３は、第１の導電性表面ｂ１の輪郭の周囲に配置され得る。
これにより、図３に示すように、第１のピン４の側面ｂ３の少なくとも一部は、第１のチャネル５１の内壁ｃに接続される。
ここでの接続は、第１のチャネル５１の内壁ｃが第１のピン４に間接的に接続されることであってもよく、又は第１のチャネル５１の内壁ｃが第１のピン４に直接接続されることであってもよい。
例えば、製造プロセスにおいて、第１のプラスチックパッケージ層５が形成される前に、第１のピン４及び第１の電子部品９が回路基板１の第１の表面ａ１上に別々にはんだ付けされ得る。
この場合、第１のプラスチックパッケージ層５は、接続を達成するために第１のピン４の側面ｂ３を包み得る。加えて、図３に示すように、第１のプラスチックパッケージ層５は、第１の電子部品９を覆ってもよく、又は第１のプラスチックパッケージ層５は、第１の電子部品９を露出させてもよい。
本出願のこの実施形態で提供されるパッケージデバイス４２０では、一つには、第１のピン４は回路基板１の第１の表面ａ１上に配置され、第１の表面ａ１は第１のプラスチックパッケージ層５で覆われた表面であり、第１のピン４は、別個の空間を占めることなく、第１のプラスチックパッケージ層５によって囲まれた領域内に位置する。第１の表面ａ１と交差する側面に第１のピン４を配置することと比較して、第１の表面ａ１に平行な方向におけるパッケージデバイス４２０の寸法（長さ又は幅）を低減することができ、それによって、パッケージデバイス１００の面積を低減することができる。
加えて、第１のピン４は、回路基板１の第１表面ａ１上に配置され、その結果、パッケージデバイス４２０及び外部デバイスの表面実装アセンブリを実装することができ、異なる構造要件を満たすことができる。
別のことについては、第１のピン４の側面ｂ３の少なくとも一部は、第１のプラスチックパッケージ層５に接続され、第１のプラスチックパッケージ層５は、第１のピン４を支持し、その結果、第１のピン４と回路基板１との間の接続の安定性を向上させることができ、第１のピン４が緩むこと及び外れることを防止し、第１のピン４及び回路基板１の基板レベルの信頼性を向上させる。
さらに別のことについては、回路基板１の第１の表面ａ１の表面積は、第１の表面ａ１と交差する回路基板１の側面に第１のピン４を配置する場合と比較して、第１の表面ａ１と交差する回路基板１の側面の表面積よりも大きいため、回路基板１の第１の表面ａ１上に第１のピン４を配置する場合のプロセス精度やプロセス困難性が低く、製造コストを低減できる。
以下では、いくつかの例を用いて、本出願のこの実施形態で提供されるパッケージデバイス４２０の構造を説明する。
例１
図３に示すように、パッケージデバイス４２０は、回路基板１、第１のピン４、第１の電子部品９、及び第１のプラスチックパッケージ層５を含む。
回路基板１は、第１の表面ａ１を有する。
第１のプラスチックパッケージ層５は、第１の表面ａ１を覆い、第１のプラスチックパッケージ層５は、少なくとも１つの第１のチャネル５１を含み、第１のチャネル５１は、第１のプラスチックパッケージ層５を第１の方向Ｘに貫通する。
第１のチャネル５１はスルーホールであり、第１のチャネル５１は、第１のプラスチックパッケージ層５の側面ｄ２によって囲まれた領域に位置する。
本明細書における第１のチャネル５１は、第１のプラスチックパッケージ層５に対してスルーホールであること；言い換えれば、第１のチャネル５１は、第１のプラスチックパッケージ層５を貫通することが理解されよう。しかし、パッケージデバイス全体では、第１のチャネル５１はブラインドホール（blind hole）であり、第１のチャネル５１は回路基板１を貫通しない。第１のプラスチックパッケージ層５の側面ｄ２は、第１のプラスチックパッケージ層５のものであり且つ回路基板１及び第１の表面ａ１から離れている上面ｄ１の両方と交差する。
１つの第１のピン４は、１つの第１のチャネル５内に位置し、第１のピン４の少なくとも一部は、第１のチャネル５１の内壁ｃに接続される。第１のピン４は、回路基板１に電気的に接続される。
第１のピン４のものであり且つ回路基板１から離れた第１の導電性表面ｂ１は、第１のチャネル５１から露出される。第１の方向Ｘは、第１の表面ａ１に垂直な方向である。
第１のピン４は、第１のチャネル５１内に位置し、第１のピン４と第１のチャネル５１との間の接続関係は、２つの場合を含み得る。
第１の場合、図３に示すように、第１のチャネル５１は、第１のピン４の側面ｂ３の一部のみを包み、第１のピン４の側面ｂ３は、第１のチャネル５１の内壁ｃに完全に接続されていない。
いくつかの実施形態では、図３に示すように、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１は、第１の方向Ｘにおける第１のピン４の寸法ｈ２（又は第１のピン４の厚さと呼ばれる）より小さい。すなわち、第１のピン４の第１の導電性表面ｂ１は、第１の方向Ｘにおいて第１のプラスチックパッケージ層５の上面ｄ１より高い。
この場合、図４に示すように、第１のピン４は、第１のチャネル５１の外に延びる。第１のピン４と外部デバイス４１０との間ではんだ付けするプロセスでは、第１のチャネル５１の内壁ｃに接続されていない第１のピン４の側面ｂ３の一部は、はんだ４３０で覆われ得、それによって、第１のピン４のものであり且つ外部デバイス４１０に近い側面上のはんだ４３０の被覆量が増加する。第１のピン４は、はんだ４３０を用いて外部デバイス４１０に電気的に接続されるため、第１のピン４と外部デバイス４１０との間のはんだ４３０を増加させることは、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を増大させ得る。
第２の場合、第１のチャネル５１は、第１のピン４の側面ｂ３を包み、第１のピン４の側面ｂ３は、第１のチャネル５１の内壁ｃに完全に接続される。
いくつかの実施形態では、図７ａに示すように、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１は、第１の方向Ｘにおける第１のピン４の寸法ｈ２より大きい。すなわち、第１のピン４の第１の導電性表面ｂ１は、第１の方向Ｘにおいて第１のプラスチックパッケージ層５の上面ｄ１より低い。
この場合、第１のチャネル５１は、第１のピン４によって完全には満たされない。第１のピン４が外部デバイス４１０に電気的に接続されるとき、はんだ４３０を、第１のピン４と外部デバイス４１０との間のはんだの量を増加させるために、第１のチャネル５１に充填することができ、それによって、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を高める。
いくつかの実施形態では、図７ｂに示すように、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１は、第１の方向Ｘにおける第１のピン４の寸法ｈ２に等しい。すなわち、第１のプラスチックパッケージ層５の上面ｄ１は、第１のピン４の第１の導電性表面ｂ１と同一平面上にある。
図７ｂに示すパッケージデバイス４２０の製造方法について、いくつかの実施形態では、第１のプラスチックパッケージ層５は、研磨プロセスを使用して処理される。
例えば、プラスチックパッケージフィルムは、回路基板１の第１の表面ａ１上に形成され、プラスチックパッケージフィルムは、各第１のピン４を包む。
ここで、プラスチックパッケージフィルムは、各ピンの第１の導電性表面ｂ１及び側面ｂ３を包む。
プラスチックパッケージフィルムは、図７ｂに示されるパッケージデバイス４２０を形成するために、第１の導電性表面ｂ１を露出するように研磨される。
いくつかの他の実施形態では、第１のプラスチックパッケージ層５は、テープ成形（tape molding）プロセスを用いることによって形成され得る。
例えば、製造プロセスにおいて、バリアフィルムが、最初に、第１のピン４の第１の導電性表面ｂ１に取り付けられ、バリアフィルムは、各第１のピン４の第１の導電性表面ｂ１に取り付けられる。
バリアフィルムは、各第１のピン４の第１の導電性表面ｂ１に取り付けられ、その結果、バリアフィルムがその後の製造プロセスで除去された後、各第１のピン４の第１の導電性表面ｂ１を、完全な電気的接続を確実にするために、露出させることができる。
プラスチックパッケージ材料は、回路基板１とバリアフィルムとの間に充填され、プラスチックパッケージ材料は、第１のプラスチックパッケージ層５を形成するために、各第１のピン４の側面ｂ３を包む。
バリアフィルムは、第１の導電性表面ｂ１を露出させるために除去される。
第１のプラスチックパッケージ層５と第１の電子部品９との間の寸法関係について、第１のプラスチックパッケージ層５が第１の電子部品９を保護及び安定化することを可能にするために、いくつかの実施形態では、図３に示すように、第１の電子部品９のものであり且つ回路基板１から離れた上面ｅが、第１のプラスチックパッケージ層５によって覆われる。
言い換えれば、第１の方向Ｘにおける第１の電子部品９の寸法ｈ３（又は第１の電子部品９の厚さと呼ぶ）は、第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法ｈ４（又は第１のプラスチックパッケージ層５の厚さと呼ぶ）より小さい。第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法ｈ４は、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１に等しい。
これは、溝が第１のプラスチックパッケージ層５のものであり且つ回路基板１に近い表面に配置されることと等価であり、溝は、第１の電子部品９を収容するように構成される。
第１の方向Ｘにおける第１の電子部品９の寸法ｈ３が過大であるとき、第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法ｈ４もまた大きく、これは、第１の方向Ｘにおけるパッケージデバイス４２０の大きい寸法をもたらし、パッケージデバイス４２０の軽量な特徴につながらない。
いくつかの実施形態では、図３に示すように、第１の電子部品９のものであり且つ回路基板１から離れた上面ｅは、第１のプラスチックパッケージ層５のものであり且つ回路基板１から離れた上面ｄ１と同一平面上にある。
言い換えれば、第１の方向Ｘにおける第１の電子部品９の寸法ｈ３は、第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法ｈ４と等しい。
図３に示すように、第１の電子部品９の上面ｅは、第１のプラスチックパッケージ層５の上面ｄ１と同一平面であるため、第１のプラスチックパッケージ層５は、第１の電子部品９の上面ｅを露出させ得ることが理解されるであろう。これに基づいて、第１のピン４と同様に、第１の電子部品９は、第１のプラスチックパッケージ層５上の第１のチャネル５１と同様のチャネルに独立して配置される。
第１のチャネル５１における第１の電子部品９の安定性を改善するために、いくつかの実施形態では、図３に示すように、第１の電子部品９は、第１のチャネル５１の内壁に接続される。
第１の電子部品９はパッケージ層を備えるので、第１のプラスチックパッケージ層５が第１の電子部品９の上面ｅを露出させても、第１の電子部品９の性能は影響を受けない。
図３に示すように、パッケージデバイス４２０が、第１の方向Ｘに等しくない寸法を有する複数の第１の電子部品９を含むとき、第１のプラスチックパッケージ層５は、複数の第１の電子部品９のうち第１の方向Ｘにおいて最大の寸法を有する第１の電子部品９の上面ｅを露出させ得、残りの第１の電子部品９のすべての上面ｅは、第１のプラスチックパッケージ層５によって覆われることが留意されるべきである。
この例では、第１のピン４の側面ｂ３は、第１のチャネル５１の内壁ｃに完全に接続されており、第１のプラスチックパッケージ層５は、第１のピン４のためのサポートを提供し、それによって、第１のピン４の振動を回避し、第１のピン４と回路基板１との間の接続の安定性を改善する。
例２
図８ａ及び図８ｂ（図８ａの方向Ｄ－Ｄ’に沿った断面図）に示すように、例２は、第１のピン４を配置するように構成された第１のチャネル５１が、接続された第１のサブチャネル５１１及び第２のサブチャネル５１２を含み、第２のサブチャネル５１２が、第１のサブチャネル５１１より回路基板１の近くに配置されている点で例１と異なる。
図９ａに示すように、第１のピン４及び第１の電子部品９は、１つの第１のチャネル５１内に別々に配置される。
図９ｂに示されるように（図９ａの方向Ｅ－Ｅ’に沿った断面図）、第１のサブチャネル５１１の内壁ｃ１に面する第１のピン４の表面と第１のサブチャネル５１１の内壁ｃ１との間にはギャップｚが存在する。
いくつかの実施形態では、ギャップｚは、例１の第１のプラスチックパッケージ層５に基づいて、レーザ溝形成（laser grooving）によって形成され得る。
第１の方向Ｘにおけるギャップｚの寸法は、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１より小さくてもよい。
図９ｂに示すように、第２のサブチャネル５１２の内壁ｃ２に面する第１のピン４の表面は、第２のサブチャネル５１２の内壁ｃ２に接続される。
具体的には、第１のサブチャネル５１１はスルーホールであり、第２のサブチャネル５１２もスルーホールであり、第２のサブチャネル５１２の開口は、第１のサブチャネル５１１の開口より小さい。
このようにして、図９ｃに示すように、第２のサブチャネル５１２の内壁ｃ２は、第１のピン４と回路基板１との間の接続を安定化させることができる。第１のサブチャネル５１１の内壁ｃ１と第１のピン４との間のギャップｚは、内壁ｃ１に面する第１のピン４の表面がはんだ４３０で覆われることを可能にし、それによって、第１のピン４上のはんだ４３０の量を増加させ、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を改善する。
いくつかの実施形態では、図１０に示すように、ギャップｚは、第１のピン４の周囲に円形に配置されないが、第１のピン４の外周の周りの部分的な位置に配置される。
この例では、ギャップｚは、第１のサブチャネル５１１の内壁ｃ１に面する第１のピン４の表面と、第１のサブチャネル５１１の内壁ｃ１との間に形成され、その結果、内壁ｃ１に面する第１のピン４の表面は、はんだ４３０で覆われるように構成され、それによって、第１のピン４上のはんだ４３０の量を増加させ、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を改善する。
例３
図１１ａに示すように、例３は、第１のチャネル５１が貫通溝であり、第１のチャネル５１が第１のプラスチックパッケージ層５の側面ｄ２上に位置するという点で例１及び例２と異なる。
この場合、貫通溝の溝壁ｃは、第１のプラスチックパッケージ層５の側面ｄ２の一部として作用する。
第１のプラスチックパッケージ層５の側面ｄ２は、第１のプラスチックパッケージ層５のものであり且つ回路基板１から離れている第１の表面ａ１及び上面ｄ１の両方と交差する。
いくつかの実施形態では、図１１ａに示すように、貫通溝の断面積は、第１の方向Ｘで変化しない。図１１ｂに示されるように（図１１ａにおいてＹ方向に沿って取られた図）、第１の方向Ｘにおける貫通溝の溝壁の投影は、２つの平行な線である。
いくつかの実施形態では、図１２ａに示すように、第１のピン４を配置するように構成された第１のチャネル５１は、接続された第１のサブチャネル５１１及び第２のサブチャネル５１２を含み、第２のサブチャネル５１２は、第１のサブチャネル５１１より回路基板１の近くに配置される。第１のサブチャネル５１１の断面積は、第２のサブチャネル５１２の断面積より大きい。
図１２ｂ（図１２ａのＹ方向に沿って取られた図）に示すように、第１方向Ｘにおける貫通溝の溝壁の投影は、段付き形状である。第１のサブチャネル５１１は貫通溝であり、第２のサブチャネル５１２も貫通溝であり、貫通溝構造を有する第１のチャネル５１は段付き溝である。
第１のチャネル５１と第１のピン４との間の位置関係については、例１及び例２の関連する説明を参照されたい。
貫通溝構造を有する第１のチャネル５１の形成のために、例えば、図８ａに示す構造が形成された後に、第１のプラスチックパッケージ層５の側面ｄ２が、貫通溝を形成するように、研磨され得る。
この例で提供される第１のチャネル５１の構造に基づいて、図１３ａに示すように、第１のチャネル５１は、開口を有する貫通溝であるため、第１のピン４が第１のチャネル５１に配置された後、貫通溝の開口は第１のピン４の側面ｂ３の一部を露出させる。この側面は、第２の導電性表面ｂ２と称され、第２の導電性表面ｂ２は、第１の表面ａ１と交差する回路基板１の側面ａ２と同一平面である。
図１３ｂ（図１３ａのＹ方向に沿って取られた図）に示すように、この例のパッケージデバイス４２０が外部デバイス４１０に電気的に接続されるとき、はんだ４３０は、第１のピン４の第２の導電性表面ｂ２を覆い得、それによって、第１のピン４上のはんだ４３０の量を増加させ、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を改善する。
例４
図１４に示すように（図１３ａのＹ方向から見た図）、例４は、第２の導電性表面ｂ２が、第１の導電性サブ表面ｂ２－１及び第２の導電性サブ表面ｂ２－２を含み、第２の導電性サブ表面ｂ２－２は、第１の導電性サブ表面ｂ２－１より回路基板１の近くに配置されているという点で例３とは異なる。
パッケージデバイス４２０は、第２の導電性サブ表面ｂ２－２を覆うはんだマスク６をさらに含む。
はんだマスク６は、はんだ付け可能ではなく、はんだマスク６上をはんだ流体が流れにくいことを特徴とする。このようにして、はんだ付け中、はんだマスク６は、はんだ付け流体が、回路基板１が位置する側に向かって、第１のピン４の第２の導電性表面ｂ２に沿って流れるのを防止することができる。
はんだマスク６の材料は、絶縁材料であってもよいし、表面処理が第１のピン４実行された後に生成される酸化材料であってもよい。この場合、酸化膜が、本明細書中のはんだマスク６として使用される。
はんだは、はんだ付けプロセスにおいて、第１のピン４の第２の導電性表面ｂ２に沿って回路基板１が位置する側に向かって流れるため、第１のピン４の第１の導電性表面ｂ１上のはんだの減少又は欠落にさえつながる可能性があり、さらに、第１のピン４と外部デバイスとの接続の安定性に影響を及ぼす。
従って、はんだマスク６は、第１のピン４の第２の導電性サブ表面ｂ２－２上に配置され、その結果、第２の導電性表面ｂ２へのはんだ４３０の過剰な流れを防止することができ、それによって、第１のピン４の第１の導電性表面ｂ１上のはんだ量を確保することができる。このようにして、第１のピン４と外部デバイス４１０とを接続するためのはんだの十分な量が確保され、第１のピン４と外部デバイス４１０との接続の安定性が確保される。
これに基づいて、第１の導電性サブ表面ｂ２－１の酸化を回避するために、いくつかの実施形態では、図１５に示すように、パッケージデバイス４２０は、第１の導電性サブ表面ｂ２－１を覆う第１の導電性保護層７をさらに含む。第１の導電性保護層７は、ここでは、第１の導電性サブ表面ｂ２－１の導電特性を確保するために、第１の導電性サブ表面ｂ２－１の酸化を防止するように構成される。
いくつかの実施形態では、第１の導電性保護層７は、例えば、スズ液を浸漬することによって形成され得る。
この場合、図１５に示すように、第１の導電性保護層７はスズ金属層である。
第１の導電性保護層７の精度を改善し、他の部品上の導電性材料を回避するために、いくつかの実施形態では、第１の導電性保護層７は、化学めっきプロセスを使用することによって代替的に形成され得る。
例えば、ニッケルフィルム層が最初にめっきされ得、次に金フィルム層がめっきされ得る。
この場合、図１６に示すように、第１の導電性保護層７は、積層されたニッケルフィルム層７１及び金フィルム層７２を含み、ニッケルフィルム層７１は、金フィルム層７２より第１のピン４の第２の導電性表面ｂ２の近くに配置される。
第１の導電性保護層７は、第１の導電性サブ表面ｂ２－１上に配置され、その結果、第１の導電性サブ表面ｂ２－１が絶縁材料に酸化されることにより、第１のピン４の導電性が影響を受けるという問題を回避することができる。
例５
例５は、図１７に示すように、例１～例４の構造に基づいて、パッケージデバイス４２０が、第１の導電性表面ｂ１を覆う第２の導電性保護層８をさらに含むという点で、例１～例４と異なる。本明細書の第２の導電性保護層８は、第１の導電性表面ｂ１の導電特性を確保するために、第１の導電性表面ｂ１の酸化を防止するように構成される。
第２の導電性保護層８の材料及び製造方法は、第１の導電性保護層７の材料及び製造方法と同じであり得る。
第２の導電性保護層８は、第１の導電性表面ｂ１上に配置されているので、第１の導電性表面ｂ１が絶縁材料に酸化されるので第１のピン４の導電特性が影響を受けるという事実に起因するパッケージデバイス４２０と外部デバイス４１０との間の電気的接続が影響を受けるという問題を回避することができる。
例６
例６は、以下の点で例１～例５と異なる：
図１８に示すように、回路基板１は、第１の表面ａ１と反対側に配置された第２の表面ａ３をさらに含む。
パッケージデバイス４２０は、第２の表面ａ３を覆う第２のプラスチックパッケージ層１０をさらに含む。
いくつかの実施形態では、第１のプラスチックパッケージ層５の厚さｈ４（又は第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法と呼ばれる）は、第２のプラスチックパッケージ層１０の厚さｈ５（又は第１の方向Ｘにおける第２のプラスチックパッケージ層１０の寸法と呼ばれる）と等しい。
第２のプラスチックパッケージ層１０の材料は、第１のプラスチックパッケージ層５の材料と同じであり得る。
高温環境では、第１のプラスチックパッケージ層５及び第２のプラスチックパッケージ層１０の両方が熱によって変形され、回路基板１に牽引力（traction force）を加える。したがって、第１のプラスチックパッケージ層５の寸法ｈ４を第１の方向Ｘにおいて第２のプラスチックパッケージ層１０の寸法ｈ５と同じに設定することにより、第１のプラスチックパッケージ層５及び第２のプラスチックパッケージ層１０によって回路基板１に加えられる牽引力の差を減らすことができ、回路基板１と第１のピン４及び第１の電子部品９との間の電気的接続の安定性、及びパッケージデバイス４２０の信頼性を確保するために、回路基板１の変形が回避される。
いくつかの実施形態では、図１９に示すように、第２のプラスチックパッケージ層１０は、第２のチャネル１０１をさらに含み、第２のチャネル１０１は、第１の方向Ｘに第２のプラスチックパッケージ層１０を貫通する。
第２のチャネル１０１の構造、配置位置、及び機能については、第１のチャネル５１の前述の説明を参照されたい。詳細は、ここでは再度説明しない。
パッケージデバイス４２０は、少なくとも１つの第２のピン１１をさらに含み、第２のピン１１は、回路基板１に電気的に接続される。
１つの第２のピン１１は、１つの第２のチャネル１０１内に位置し、第２のピン１１のものであり且つ回路基板１から離れた第３の導電性表面ｆ１が、第２のチャネル１０１から露出され、第２のピン１１の少なくとも一部は、第２のチャネル１０１の内壁に接続される。
第２のピン１１の構造及び第２のピン１１と第２のチャネル１０１との間の構造的関係については、例１～例３の第１のピン４と第１のチャネル５１との間の構造的関係の説明を参照されたい。
いくつかの実施形態では、図１９に示すように、パッケージデバイス４２０は、第２の電子部品１２をさらに含み、第２の電子部品１２は、回路基板１の第２の表面ａ２上に配置され、回路基板１に電気的に接続される。
例えば、第２のピン１１が回路基板１にはんだ付けされるとき、第２の電子部品１２と回路基板１とが一緒にはんだ付けされ得る。
第２の電子部品１２と第２のプラスチックパッケージ層１０との間の構造的関係については、第１の電子部品９と第１のプラスチックパッケージ層５との間の構造的関係の前述の説明を参照されたい。
言い換えれば、ピン及び電子部品は、回路基板１の第１の表面ａ１及び第２の表面ａ３の両方に配置され得、第１の表面ａ１及び第２の表面ａ３へのピン及び電子部品の配置方法は同じであり得る。
複数の第１のチャネル５１及び複数の第２のチャネル１０１の構造は、完全に同一ではない場合がある。
前述の説明によれば、１つのパッケージデバイス４２０は、前述のいくつかの例に示された解決策を同時に含み得、前述の例に示された特徴の任意の組み合わせは、依然として、本出願の実施形態の保護範囲内にあることが理解されよう。
本出願の一実施形態は、パッケージデバイスの製造方法をさらに提供する。図２０に示すように、パッケージデバイスの製造方法は、以下のステップを含む。
Ｓ１０：図２１に示すように、マザーボード１３の第１の表面上の各デバイス領域１３１に少なくとも１つの第１のピン４をはんだ付けし、第１のピン４はマザーボード１３に電気的に接続されている。
水平方向及び垂直方向に交差する複数の切断経路１３２が、マザーボード１３上に配置され、複数の切断経路１３２は、少なくとも１つのデバイス領域１３１を画定するために交差し、１つのデバイス領域１３１は、１つのパッケージデバイス４２０に対応する。各デバイス領域１３１に位置するマザーボード１３の一部は、１つのパッケージデバイス４２０内の回路基板１として働き、デバイス領域１３１に位置する第１のピン４は、１つのパッケージデバイス４２０の第１のピン４として働く。
いくつかの実施形態では、パッケージデバイスは、第１の電子部品９をさらに含み、少なくとも１つの第１の電子部品９は、マザーボード１３の第１の表面上の各デバイス領域１３１にはんだ付けされる。
いくつかの実施形態では、第２のピン１１及び第２の電子部品１２が、マザーボード１３のものであり且つ第１の表面とは反対側の第２の表面に配置される。
第１の表面のはんだ付けが完了した後、少なくとも１つの第２のピン１１及び少なくとも１つの第２の電子部品１２が、マザーボード１３の第２の表面上の各デバイス領域１３１にはんだ付けされる。
ここで、はんだ付け方法は、例えば、リフローはんだ付け又はレーザはんだ付けであり得る。
Ｓ２０：図２２に示すように、第１の表面上に第１のプラスチックパッケージ層５を形成する。
図２３に示すように、第１のプラスチックパッケージ層５は、第１のピン４に対応する位置に第１のチャネル５１を形成し、第１のチャネル５１は、第１のプラスチックパッケージ層５を第１の方向Ｘに貫通し、第１のピン４のものであり且つマザーボードから離れている第１の導電性表面ｂ１が、第１のチャネル５１から露出され、第１のピン４の少なくとも一部は、第１のチャネル５１の内壁ｃに接続される。
いくつかの実施形態では、第１のプラスチックパッケージ層５は、研磨プロセスを使用することにより処理される。
例えば、Ｓ２０は以下を含む。
図２４に示すように、プラスチックパッケージフィルム５２が、マザーボード１３の第１の表面上に形成され、プラスチックパッケージフィルム５２は、各第１のピン４を包む。
ここで、プラスチックパッケージフィルム５２は、各ピンのものである第１の導電性表面ｂ１及び第１の導電性表面ｂ１と交差する第１の導電性表面ｂ１を包む。
プラスチックパッケージフィルム５２は、図２３に示すように、第１の導電性表面ｂ１を露出させるために研磨される。
いくつかの他の実施形態では、第１のプラスチックパッケージ層５は、テープ成形（(tape molding）プロセスを使用することによって形成される。
例えば、Ｓ２０は以下を含む。
図２５に示すように、バリアフィルム５３は、第１のピン４の第１の導電性表面ｂ１に取り付けられ、バリアフィルム５３は、各第１のピン４の第１の導電性表面ｂ１に取り付けられる。
バリアフィルム５３は、各第１のピン４の第１の導電性表面ｂ１に取り付けられ、その結果、バリアフィルム５３が除去された後に、完全な電気的接続が確保されるように、各第１のピン４の第１の導電性表面ｂ１を露出させることができることを確実にすることができる。
図２６に示すように、プラスチックパッケージ材料が、マザーボード１３とバリアフィルムとの間に充填され、プラスチックパッケージ材料は、プラスチックパッケージフィルム５２を形成するように、各第１のピン４のものであり且つ第１の導電性表面ｂ１と交差する表面を囲む。
バリアフィルム５３は、図２３に示すように除去されて、第１の導電性表面ｂ１を露出させる。
上述の説明に基づいて、いくつかの実施形態では、第１の導電性表面ｂ１が露出された後、Ｓ２０は、さらに、以下を含む。
図２７に示すように、溝が、第１のピン４とのギャップを有する第１のサブチャネル５１１と、第１のピン４に接続された第２のサブチャネル５１２とを形成するように、プラスチックパッケージフィルム５２と第１のピン４との間に作られる。
第２のサブチャネル５１２は、第１のサブチャネル５１１と連通し、第２のサブチャネル５１２は、第１のサブチャネル５１１よりマザーボード１３の近くに配置される。
例えば、ピン４の周囲のプラスチックパッケージ材料は、レーザを使用することによって除去され得、溝が第１のピン４と第１のチャネル５１との間に作られる。第１のピン４との溝を有する第１のチャネル５１の一部は、第１のサブチャネル５１１として機能し、第１のピン４に接続される第１のチャネル５１の一部は、第２のサブチャネル５１２として機能する。
パッケージデバイスの製造方法は、さらに：第２のプラスチックパッケージ層１０を形成することを含む。
図１８に示すように、第２のピン１１及び第２の電子部品１２がマザーボード１３の第２の表面に配置されていない場合、第２のプラスチックパッケージ層１０は、完全なフィルム層であることが理解されよう。
図１９に示すように、第２のピン１１及び第２の電子部品１２がマザーボード１３の第２の表面に配置されるとき、第２のプラスチックパッケージ層１０は、第２のピン１１及び第２の電子部品１２の一部を配置するように構成された第２のチャネル１０１を含む。
複数の切断経路１３２が１つのデバイス領域１３１を画定するために交差するとき、パッケージデバイス４２０の製造は完了する。複数の切断経路１３２が複数のデバイス領域１３１を画定するために交差するとき、パッケージデバイス４２０の製造方法は、さらに、以下のステップを含む。
Ｓ３０：図２８に示すパッケージデバイス４２０を形成するように、第１のプラスチックパッケージ層５が形成されているマザーボード１３を切断経路１３２に沿って切断する。
図２９に示すように、いくつかの実施形態では、パッケージデバイスの製造方法は、以下のステップをさらに含む。
Ｓ４０：図２に示すパッケージデバイス４２０を形成するために、第１のピン４のものであり、第１の導電性表面ｂ１と交差し、且つ切断面に最も近い表面を露出させるように、切断面（図２８のＷ表面）を研磨する。
研磨後に露出される表面は、第１のピン４のものであり且つ第１の導電性表面ｂ１と交差する表面の一部であることが理解されよう。例えば、第１のピン４が四角形のプリズムであるとき、研磨後に露出する表面は、第１のピン４のものであり且つ第１の導電性表面ｂ１と交差する表面のうち、切断面に最も近い表面である。
研磨後に露出される表面は、第１のピン４の第２の導電性表面ｂ２として使用され、第２の導電性表面ｂ２は、最終的に形成されるパッケージデバイスのものであり且つ第１表面ａ１と交差する側面と同一平面である。
研磨は、１つの切断面上でのみ実行され得る、又は複数の切断面上で実行され得る。ここでの切断面は、パッケージデバイスのものであり且つ第１の表面ａ１と交差する、切断経路１３２に沿って切断することによって形成された側面である。
前述のパッケージデバイスと同じ有益な効果を有することに加えて、本出願のこの実施形態で提供されるパッケージデバイスの製造方法は、さらに以下の特徴を有する。
従来の技術では、回路基板１がパッケージ化された後に第１のピン４がはんだ付けされ、プラスチックパッケージ層３への熱衝撃がはんだ付けプロセスで発生する比較的高い熱によってもたらされ、これは、プラスチックパッケージ層３と回路基板１の分離をもたらし、又は電子部品２と回路基板１との間のはんだ接合部の再溶融後の短絡をもたらし、パッケージ装置の性能に影響を及ぼす。しかし、本願で提供されるパッケージデバイスの製造方法によれば、第１のプラスチックパッケージ層５が形成される前に、第１のピン４及び第１の電子部品９が回路基板１にはんだ付けされるため、第１のプラスチックパッケージ層５に熱衝撃が生じず、第１の電子部品９と回路基板１との間のはんだ接合部の再溶融がなく、パッケージデバイスの品質を確保することができる。
加えて、この出願では、第１の電子部品９及び第１のピン４は、第１の電子部品９をはんだ付けすることに続いて別のプロセスに入った後第１のピン４をはんだ付けする必要なしに、同じ製造段階で回路基板１上にはんだ付けされ得、それにより、パッケージデバイスの製造工程を短縮する。
本出願の一実施形態は、さらに、電子デバイスを提供し、電子デバイスは、前述のパッケージデバイス４２０のうちのいずれか１つを含む。本出願のこの実施形態で使用される電子デバイスは、例えば、タブレットコンピュータ、携帯電話、電子リーダ、リモートコントロール、パーソナルコンピュータ（personal computer、ＰＣ）、ノートブックコンピュータ、パーソナルデジタルアシスタント（personal digital assistant、ＰＤＡ）、車載デバイス、ネットワークテレビ、ウェアラブルデバイス、テレビ、基地局、リレー、又は無線ネットワーク内のネットワークデバイスなどのディスプレイデバイス又は通信デバイスであり得る。電子デバイスの具体的の形態は、本出願のこの実施形態では特に限定されない。説明を容易にするために、電子デバイスが無線通信デバイス、例えば、携帯電話又は基地局である例が以下の説明のために使用される。
一例では、電子デバイスは携帯電話である。この場合、パッケージデバイス４２０は、例えば、電力モジュールであり得、外部デバイス４１０は、例えば、メインボードであり得、メインボードは、プリント回路基板（printed circuit board、ＰＣＢ）の形態で実装され得る。
別の例では、電子デバイスは基地局である。この場合、パッケージデバイス４２０は、例えば、電力モジュール又は無線周波数モジュールであり得、外部デバイス４１０は、ＰＣＢの形態で実装され得る。
前述の説明は、本出願の単なる具体的な実装であるが、本出願の保護範囲を限定することを意図するものではない。本出願に開示された技術的範囲内で、当業者が容易に理解することができる変更又は置換は、本出願の保護範囲に含まれるものとする。したがって、本願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。
本出願は、電子技術の分野に関し、特に、パッケージデバイス及びその製造方法、並びに電子デバイスに関する。
科学技術の急速な発展に伴い、携帯電話、コンピュータ、タブレットコンピュータ、基地局などの通信デバイスが普及している。製品の性能及び競争力を向上させるために、様々な通信デバイスメーカーは、通信デバイスのパッケージ（packaging）デバイスなどの電子部品の設計、製造、及び性能により高い要件を提示している。
図１に示すように、パッケージデバイスは、一般に、回路基板１と、回路基板１の上面と下面を覆うプラスチックパッケージ層２と、回路基板１の側面に配置されたピン（pin）３とを含む。
図１に示すパッケージデバイスの製造プロセスは次の通りである：最初に、回路基板１がパッケージ化される；次に、回路基板１の側面が露出させるために切断される；最後に、ピン３が回路基板１にはんだ付けされてパッケージデバイスを得る。
このようにして、図１に示すように、ピン３は、パッケージデバイスの側面に位置し、ピン３は、プラスチックパッケージ層２と重ならず、ピン３は、別個の空間を占める必要がある。その結果、パッケージデバイスの長さ又は幅が増大し、パッケージデバイスの面積が増大し、これは電子デバイスの軽量な特徴につながらない。
本出願の実施形態は、パッケージデバイスのピンが側面に位置し、電子デバイスの軽量な特徴につながらない、パッケージデバイスの面積が結果として増大するという問題を解決するために、パッケージデバイス及びその製造方法、並びに電子デバイスを提供する。
前述の目的を達成するために、実施形態では以下の技術的解決策が使用される。
第１の態様によれば、パッケージデバイスが提供され：第１の表面を有する回路基板と；第１の表面を覆う第１のプラスチックパッケージ層であって、第１のプラスチックパッケージ層は少なくとも１つの第１のチャネルを含み、第１のチャネルは第１のプラスチックパッケージ層を第１の方向に貫通し、第１の方向は第１の表面に垂直な方向である、第１のプラスチックパッケージ層と；少なくとも１つの第１のピンであって、第１のピンは回路基板に電気的に接続され、１つの第１のピンは１つの第１のチャネル内に位置し、第１のピンの少なくとも一部は第１のチャネルの内壁に接続され、第１のピンのものであり且つ回路基板から離れている第１の導電性表面が第１のチャネルから露出され、第１のピンは第１の導電性表面を使用することによって外部デバイスに電気的に接続される、第１のピンと；を含む。本明細書におけるパッケージデバイスでは、一つには、第１のピンは回路基板の第１の表面に配置され、第１の表面は第１のプラスチックパッケージ層で覆われた表面であり、第１のピンは、別個の空間を占有することなく、第１のプラスチックパッケージ層によって囲まれた領域に位置する。第１の表面と交差する側面上に第１のピンを配置することと比較して、第１の表面に平行な方向におけるパッケージデバイスの寸法（長さ又は幅）を小さくすることができ、それによって、パッケージデバイスの面積を小さくすることができる。加えて、第１のピンは、回路基板の第１の表面に配置され、その結果、パッケージデバイス及び外部デバイスの表面実装アセンブリを実装することができ、異なる構造要件を満たすことができる。別のことでは、第１のピンの側面の少なくとも一部が第１のプラスチックパッケージ層に接続され、第１のプラスチックパッケージ層は第１のピンを支持し、その結果、第１のピンと回路基板との間の接続の安定性を改善することができ、第１のピンは緩むこと及び外れることが防止され、第１のピンの基板レベルの信頼性が改善される。さらに別のことでは、回路基板の第１の表面の表面積は、第１の表面と交差する回路基板の側面の表面積より大きいので、第１の表面と交差する回路基板の側面に第１のピンを配置することと比較して、回路基板の第１の表面に第１のピンを配置することのプロセスの精度及びプロセスの困難性は、より低く、製造コストを低減することができる。
オプションで、第１のチャネルは、接続される第１のサブチャネル及び第２のサブチャネルを含み、第２のサブチャネルは、第１のサブチャネルより回路基板の近くに配置され；第１のサブチャネルの内壁に面する第１のピンの表面と第１のサブチャネルの内壁との間にギャップ（gap）があり；第２のサブチャネルの内壁に面する第１のピンの表面が、第２のサブチャネルの内壁に接続される。ギャップは、第１のサブチャネルの内壁に面する第１のピンの表面と第１のサブチャネルの内壁との間に形成され、その結果、内壁に面する第１のピンの表面は、はんだで覆われるように構成され、それによって、第１のピン上のはんだ量を増加させ、第１のピンと外部デバイスとの間の電気的接続の安定性を改善する。
オプションで、第１のチャネルはスルーホールであり、第１のチャネルは、第１のプラスチックパッケージ層の側面によって囲まれた領域に位置し、第１のプラスチックパッケージ層の側面は、第１の表面と交差する。構造はシンプルであり、これは製造に便利である。
オプションで、第１のチャネルは、第１のプラスチックパッケージ層の側面に配置された貫通溝（through groove）であり、第１のプラスチックパッケージ層の側面は、第１の表面と交差する。この例のパッケージデバイスが外部デバイスに電気的に接続されるとき、はんだは、第１のチャネルから露出される第１のピンの第２の導電性表面を覆ってもよく、それによって、第１のピン上のはんだの量を増加させ、第１のピンと外部デバイスとの間の電気的接続の安定性を改善する。
オプションで、第１のピンは、第１の表面と交差する回路基板の側面と同一平面にある第２の導電性表面を有し、第２の導電性表面は、第１の導電性サブ表面及び第２の導電性サブ表面を有し、第２の導電性サブ表面は、第１の導電性サブ表面より回路基板の近くに配置され；パッケージデバイスは、第２の導電性サブ表面を覆うはんだマスクをさらに含む。はんだマスクは、第１のピンの第２の導電性サブ表面上に配置され、その結果、第２の導電性表面へのはんだの過剰な流れを防止することができ、それによって、第１のピンの第１の導電性表面上のはんだの量を確保することができる。このようにして、第１のピンと外部デバイスとを接続するのに十分な量のはんだが確保され、第１のピンと外部デバイスとの間の接続の安定性が確保される。
オプションで、パッケージデバイスは、第１の導電性サブ表面を覆う第１の導電性保護層をさらに含む。ここで、第１の導電性保護層は、第１の導電性サブ表面の酸化を防止するように構成される。したがって、第１の導電性保護層は、第１の導電性サブ表面の導電特性を保護することができる。
オプションで、パッケージデバイスは、第１の導電性表面を覆う第２の導電性保護層をさらに含む。ここで、第２の導電性保護層は、第１の導電性表面の酸化を防止するように構成される。したがって、第２の導電性保護層は、第１の導電性表面の導電特性を保護することができる。
オプションで、第１の導電性表面は、第１のプラスチックパッケージ層のものであり且つ回路基板から離れている上面と同一平面である。それは製造に便利である。
オプションで、パッケージデバイスは、第１の電子部品をさらに含み、第１の電子部品は、第１の表面上に配置され、回路基板に電気的に接続される。
オプションで、第１の電子部品のものであり且つ回路基板から離れている上面が、第１のプラスチックパッケージ層によって覆われる。それは、第１のプラスチックパッケージ層が第１の電子部品を安定させることを確実にする。
オプションで、第１の電子部品のものであり且つ回路基板から離れている上面が、第１のプラスチックパッケージ層のものであり且つ回路基板から離れている上面と同一平面である。第１のプラスチックパッケージ層は、第１の電子部品を安定させるが、第１のプラスチックパッケージ層の厚さは、パッケージデバイスの軽量の特徴を可能にするために、可能な限り減らされる。
オプションで、回路基板は、第１の表面と反対側に配置された第２の表面をさらに有し；
パッケージデバイスは、第２の表面を覆う第２のプラスチックパッケージ層をさらに含み；
第１のプラスチックパッケージ層の厚さは、第２のプラスチックパッケージ層の厚さに等しい。
第２の態様によれば、パッケージデバイスの製造方法が提供され：マザーボードの第１の表面上の各デバイス領域に少なくとも１つの第１のピンをはんだ付けするステップであって、第１のピンはマザーボードに電気的に接続され、水平方向及び垂直方向に交差する複数の切断経路（cutting paths）がマザーボード上に配置され、複数の切断経路は複数のデバイス領域を画定するように交差する、ステップと；第１の表面上に第１のプラスチックパッケージ層を形成するステップであって、第１のチャネルが、第１のピンに対応する位置で第１のプラスチックパッケージ層内に形成され、第１のチャネルは、第１のプラスチックパッケージ層を第１の方向に貫通し、第１の方向は、第１の表面に垂直な方向であり、第１のピンのものであり且つマザーボードから離れている第１の導電性表面が、第１のチャネルから露出され、第１のピンは、第１の導電性表面を使用することによって外部デバイスに電気的に接続され、第１のピンの少なくとも一部は、第１のチャネルの内壁に接続される、ステップと；パッケージデバイスを形成するようにその上に第１のプラスチックパッケージ層が形成されるマザーボードを切断経路に沿って切断するステップと；を含む。従来の技術では、第１のピンは、回路基板が実装された後に第１のピンをはんだ付けされ、プラスチックパッケージ層への熱衝撃が、はんだ付けプロセスで発生する比較的高い熱によって引き起こされる。これは、プラスチックパッケージ層と回路基板との分離をもたらす、又は電子部品と回路基板との間のはんだ接合部の再溶融後の短絡をもたらし、パッケージデバイスの性能に影響を及ぼす。しかし、本出願De提供されるパッケージデバイスの製造方法によれば、第１のプラスチックパッケージ層が形成される前に、第１のピン及び第１の電子部品が回路基板上にはんだ付けされるため、第１のプラスチックパッケージ層に熱衝撃が生じず、第１の電子部品と回路基板との間のはんだ接合部の再溶融がなく、パッケージデバイスの品質を確保することができる。加えて、本出願では、第１の電子部品と第１のピンは、同じステージで回路基板上にはんだ付けされ、第１の電子部品をはんだ付けした後に別のプロセスに入った後、第１のピンをはんだ付けする必要がなく、これにより、パッケージデバイスの製造プロセスを短縮する。
オプションで、第１の表面上に第１のプラスチックパッケージ層を形成するステップは：マザーボードの第１の表面上にプラスチックパッケージフィルムを形成するステップであって、プラスチックパッケージフィルムは各第１のピンを包む、ステップと；第１のプラスチックパッケージ層を形成するために第１の導電性表面を露出させるようプラスチックパッケージフィルムを研磨する（grinding）ステップとを含む。
オプションで、第１の表面上に第１のプラスチックパッケージ層を形成するステップは：バリアフィルムを第１のピンの第１の導電性表面に取り付けるステップであって、バリアフィルムは各第１のピンの第１の導電性表面に取り付けられる、ステップと；マザーボードとバリアフィルムとの間にプラスチックパッケージ材料を充填するステップであって、プラスチックパッケージ材料は、プラスチックパッケージフィルムを形成するように、各第１のピンのものであり且つ第１の導電性表面と交差する表面を包む、ステップと；第１のプラスチックパッケージ層を形成するために第１の導電性表面を露出させるようにバリアフィルムを除去するステップと；を含む。
オプションで、第１の導電性表面を露出させた後に第１の表面上に第１のプラスチックパッケージ層を形成するステップは、さらに：第１のピンとのギャップを有する第１のサブチャネル及び第１のピンに接続された第２のサブチャネルを形成するようにプラスチックパッケージフィルムと第１のピンとの間に溝を作るステップであって、第２のサブチャネルは、第１のサブチャネルと連通し、第１のサブチャネルよりマザーボードの近くに配置される、ステップを含む。
オプションで、第１のプラスチックパッケージ層が形成されたマザーボードを切断した後、パッケージデバイスの製造方法は、さらに：第１のピンのものであり、第１の導電性表面と交差し、且つ切断面に最も近い表面を露出させるように切断面を研磨するステップを含む。
第３の態様によれば、電子装置が提供され、第１の態様の任意の実装によるパッケージデバイスを含む。
従来技術によるパッケージデバイスの構造の概略図である。
本出願の一実施形態によるパッケージデバイスの構造の概略図である。
図２の方向Ｂ－Ｂ’に沿って取られた断面図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間の電気的接続の構造の概略図である。
本出願の一実施形態による第１のプラスチックパッケージ層の構造の概略図である。
図５の方向Ｏ－Ｏ’に沿って取られた断面図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間の別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間のさらに別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態による第１のプラスチックパッケージ層の概略平面図である。
図８ａの方向Ｄ－Ｄ’に沿って取られた断面図である。
本出願の一実施形態によるパッケージデバイスの概略上面図である。
図９ａの方向Ｅ－Ｅ’に沿って取られた断面図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間のさらに別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間のさらに別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態による別の第１のプラスチックパッケージ層の構造の概略図である。
本出願の一実施形態による第１のプラスチックパッケージ層の概略側面図である。
本出願の一実施形態によるさらに別の第１のプラスチックパッケージ層の構造の概略図である。
本出願の一実施形態による第１のプラスチックパッケージ層の概略側面図である。
本出願の一実施形態によるパッケージデバイスの構造の概略図である。
本出願の一実施形態によるパッケージデバイスと外部デバイスとの間のさらに別のタイプの電気的接続の構造の概略図である。
本出願の一実施形態によるパッケージデバイスの概略側面図である。
本出願の一実施形態による別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるさらに別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるさらに別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるさらに別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるさらに別のパッケージデバイスの概略側面図である。
本出願の一実施形態によるパッケージデバイスの製造方法のフローチャートである。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの製造プロセスの概略図である。
本出願の一実施形態によるパッケージデバイスの別の製造方法のフローチャートである。
４１０：外部デバイス；４２０：パッケージデバイス；４３０：はんだ；１：回路基板；２：プラスチックパッケージ層；３：ピン；４：第１のピン；５：第１のプラスチックパッケージ層；５１：第１のチャネル；５１１：第１のサブチャネル；５１２：第２のサブチャネル；５２：プラスチックパッケージフィルム；５３：バリアフィルム；６：はんだマスク；７：第１の導電性保護層；７１：ニッケルフィルム層；７２：金フィルム層；８：第２の導電性保護層；９：第１の電子部品；１０：第２のプラスチックパッケージ層；１０１：第２のチャネル；１１：第２のピン；１２：第２の電子部品；１３：マザーボード１３１：デバイス領域；１３２：切断経路。
別段の定義がない限り、本出願において使用される技術用語又は科学用語は、当業者が理解する通常の意味を有するものとする。本出願の明細書及び特許請求の範囲において使用される用語「第１」、「第２」、「第３」及び類似の表現は、順番、数量、又は重要性を示すことを意図するものではなく、単に異なる構成要素を区別するために使用されるに過ぎない。したがって、「第１」、「第２」、又は「第３」によって定義される特徴は、明示的に又は暗示的に、特徴の１つ又は複数を含み得る。本出願の実施形態の説明において、別段の記載がない限り、「複数の」は、２つ以上を意味する。
「左」、「右」、「上」、及び「下」のような向きの用語は、装置が図面に概略的に配置される向きに関して定義される。これらの方向用語は、相対的概念であり、相対的な説明及び明確化のために使用され、これらは、液晶ディスプレイ装置が配置される向きの変化に基づいて、それに応じて変更することができることを理解されたい。
本出願の一実施形態は、パッケージデバイス４２０を提供する。図２に示すように、パッケージデバイス４２０は：回路基板１と、少なくとも１つの第１のピン４と、第１の電子部品（electronic component）９と、第１のプラスチックパッケージ層５とを含む。
回路基板１は、プリント回路基板（printed circuit board、ＰＣＢ）であり得る。
これに基づいて、回路基板１は、片面基板又は両面基板のうちの１つであり得る。片面基板は、他のデバイスとの電気的な接続のための１つの表面のみを有し、両面基板は、他のデバイスとの電気的な接続のための反対側の表面のセットを有する。回路基板１は、１つの再分配層を有する単層回路基板であってもよく、又は複数の再分配層を有する多層回路基板であってもよい。再分配層は、積層される導電層及び絶縁層を含む。
図３（図２の方向Ｂ－Ｂ’に沿って取られた断面図）に示すように、回路基板１は、第１の表面ａ１を有する。第１のプラスチックパッケージ層５、少なくとも１つの第１のピン４、及び第１の電子部品９は、全て第１の表面ａ１上に配置される。
第１のピン４及び第１の電子部品９の両方は回路基板１に電気的に接続され、第１のプラスチックパッケージ層５は第１の表面ａ１を覆う。回路基板１が片面基板であるとき、回路基板１の一方の表面のみが他のデバイスに電気的に接続され得るので、その上で回路基板１が他のデバイスに電気的に接続され得る表面は、第１の表面ａ１であることが理解されよう。
第１の電子部品９は、能動電子部品（能動部品）、例えば、トランジスタ、シリコン制御整流器、ダイオード、又はバルブであり得る。第１の電子部品９は、代替的には、受動電子部品（受動部品）、例えば、抵抗器、コンデンサ、又はインダクタであり得る。
図４に示すように、第１のピン４のものであり且つ回路基板１に近い導電性表面は、回路基板１に電気的に接続され、第１のピン４のものであり且つ回路基板１から離れた第１の導電性表面ｂ１は、第１のプラスチックパッケージ層５の外側に露出し、パッケージデバイス４２０と外部デバイス４１０との間の電気的接続を達成するために、外部デバイス４１０との電気的接続に使用される。例えば、第１の導電性表面ｂ１は、はんだ４３０を使用することによって外部デバイス４１０に電気的に接続され得る。
本明細書における外部デバイス４１０は、例えば、電子部品、チップ、又はパッケージデバイス４２０以外の回路構造であり得る。
第１のピン４は、任意の形状であり得る。第１のピン４は、例えば、円筒形又は四角形であり得る。第１のピン４の材料は、導電性材料であり、例えば、金属であり得る。一例では、第１のピン４の材料は銅である。
これに基づいて、図５に示すように、第１のプラスチックパッケージ層５は、少なくとも１つの第１のチャネル５１を含む。図５では、第１のプラスチックパッケージ層５が複数の第１のチャネル５１を含む例を説明のために使用する。
図６（図５のＯ－Ｏ’方向に沿って取られた断面図）に示すように、第１のチャネル５１は、第１のプラスチックパッケージ層５を第１の方向Ｘに貫通し、第１の方向Ｘは、第１の表面ａ１に垂直な方向である。この場合、第１の方向Ｘにおける各第１のチャネル５１の寸法ｈ１は、第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法に等しい。
本出願に記載される「垂直」は、代替的には、絶対的な垂直でなくてもよいことが理解されるべきである。第１の方向Ｘが第１の表面ａ１に垂直であるということは、第１の方向Ｘと第１の表面ａ１との間に含まれる角度範囲が［９０－θ、９０＋θ］°であることであり得、これは、特定の工学的エラーを含み得、必ずしも厳密には９０°ではない。
第１のプラスチックパッケージ層５の材料は、絶縁材料、例えば、緑色油、ポリベンゾオキサゾール（polybenzoxazole、ＰＢＯ）、又はポリイミド（polyimide、ＰＩ）である。
図３に示すように、１つの第１のピン４は、１つの第１のチャネル５１に配置され、第１のピン４のものであり回路基板１から離れたの第１の導電性表面ｂ１は、第１のチャネル５１から露出する。
言い換えれば、第１のチャネル５１は、第１のピン４を収容するように構成されているが、第１のチャネル５１は、第１の導電性表面ｂ１を使用することによる第１のピン４の外部デバイス４１０への電気的接続、又は第１の導電性表面ｂ１の反対側の別の導電性表面を使用することによる第１のピン４の回路基板１への電気的接続に影響を及ぼさない。
第１のプラスチックパッケージ層５が第１のピン４を安定化することを可能にするために、いくつかの実施形態では、図３に示すように、第１のピン４の少なくとも一部が、第１のチャネル５１の内壁ｃに接続される。
第１のピン４は、第１のチャネル５１に配置されているので、第１のピン４が第１のチャネル５１の内壁ｃに接続される表面は、第１のピン４のものであり且つ第１の導電性表面ｂ１と交差する側面ｂ３であり得ることが理解されよう。第１のピン４のものである第１の導電性表面ｂ１及び第１の導電性表面ｂ１と反対側の表面は、どちらも第１のチャネル５１の内壁に接続されなくてよい。
第１のピンの側面ｂ３は、第１の導電性表面ｂ１の輪郭の周囲に配置され得る。
これにより、図３に示すように、第１のピン４の側面ｂ３の少なくとも一部は、第１のチャネル５１の内壁ｃに接続される。
ここでの接続は、第１のチャネル５１の内壁ｃが第１のピン４に間接的に接続されることであってもよく、又は第１のチャネル５１の内壁ｃが第１のピン４に直接接続されることであってもよい。
例えば、製造プロセスにおいて、第１のプラスチックパッケージ層５が形成される前に、第１のピン４及び第１の電子部品９が回路基板１の第１の表面ａ１上に別々にはんだ付けされ得る。
この場合、第１のプラスチックパッケージ層５は、接続を達成するために第１のピン４の側面ｂ３を包み得る。加えて、図３に示すように、第１のプラスチックパッケージ層５は、第１の電子部品９を覆ってもよく、又は第１のプラスチックパッケージ層５は、第１の電子部品９を露出させてもよい。
本出願のこの実施形態で提供されるパッケージデバイス４２０では、一つには、第１のピン４は回路基板１の第１の表面ａ１上に配置され、第１の表面ａ１は第１のプラスチックパッケージ層５で覆われた表面であり、第１のピン４は、別個の空間を占めることなく、第１のプラスチックパッケージ層５によって囲まれた領域内に位置する。第１の表面ａ１と交差する側面に第１のピン４を配置することと比較して、第１の表面ａ１に平行な方向におけるパッケージデバイス４２０の寸法（長さ又は幅）を低減することができ、それによって、パッケージデバイス４２０の面積を低減することができる。
加えて、第１のピン４は、回路基板１の第１表面ａ１上に配置され、その結果、パッケージデバイス４２０及び外部デバイスの表面実装アセンブリを実装することができ、異なる構造要件を満たすことができる。
別のことについては、第１のピン４の側面ｂ３の少なくとも一部は、第１のプラスチックパッケージ層５に接続され、第１のプラスチックパッケージ層５は、第１のピン４を支持し、その結果、第１のピン４と回路基板１との間の接続の安定性を向上させることができ、第１のピン４が緩むこと及び外れることを防止し、第１のピン４及び回路基板１の基板レベルの信頼性を向上させる。
さらに別のことについては、回路基板１の第１の表面ａ１の表面積は、第１の表面ａ１と交差する回路基板１の側面に第１のピン４を配置する場合と比較して、第１の表面ａ１と交差する回路基板１の側面の表面積よりも大きいため、回路基板１の第１の表面ａ１上に第１のピン４を配置する場合のプロセス精度やプロセス困難性が低く、製造コストを低減できる。
以下では、いくつかの例を用いて、本出願のこの実施形態で提供されるパッケージデバイス４２０の構造を説明する。
例１
図３に示すように、パッケージデバイス４２０は、回路基板１、第１のピン４、第１の電子部品９、及び第１のプラスチックパッケージ層５を含む。
回路基板１は、第１の表面ａ１を有する。
第１のプラスチックパッケージ層５は、第１の表面ａ１を覆い、第１のプラスチックパッケージ層５は、少なくとも１つの第１のチャネル５１を含み、第１のチャネル５１は、第１のプラスチックパッケージ層５を第１の方向Ｘに貫通する。
第１のチャネル５１はスルーホールであり、第１のチャネル５１は、第１のプラスチックパッケージ層５の側面によって囲まれた領域に位置する。
本明細書における第１のチャネル５１は、第１のプラスチックパッケージ層５に対してスルーホールであること；言い換えれば、第１のチャネル５１は、第１のプラスチックパッケージ層５を貫通することが理解されよう。しかし、パッケージデバイス全体では、第１のチャネル５１はブラインドホール（blind hole）であり、第１のチャネル５１は回路基板１を貫通しない。第１のプラスチックパッケージ層５の側面は、第１のプラスチックパッケージ層５のものであり且つ回路基板１及び第１の表面ａ１から離れている上面ｄ１の両方と交差する。
１つの第１のピン４は、１つの第１のチャネル５１内に位置し、第１のピン４の少なくとも一部は、第１のチャネル５１の内壁ｃに接続される。第１のピン４は、回路基板１に電気的に接続される。
第１のピン４のものであり且つ回路基板１から離れた第１の導電性表面ｂ１は、第１のチャネル５１から露出される。第１の方向Ｘは、第１の表面ａ１に垂直な方向である。
第１のピン４は、第１のチャネル５１内に位置し、第１のピン４と第１のチャネル５１との間の接続関係は、２つの場合を含み得る。
第１の場合、図３に示すように、第１のチャネル５１は、第１のピン４の側面ｂ３の一部のみを包み、第１のピン４の側面ｂ３は、第１のチャネル５１の内壁ｃに完全に接続されていない。
いくつかの実施形態では、図３に示すように、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１は、第１の方向Ｘにおける第１のピン４の寸法ｈ２（又は第１のピン４の厚さと呼ばれる）より小さい。すなわち、第１のピン４の第１の導電性表面ｂ１は、第１の方向Ｘにおいて第１のプラスチックパッケージ層５の上面ｄ１より高い。
この場合、図４に示すように、第１のピン４は、第１のチャネル５１の外に延びる。第１のピン４と外部デバイス４１０との間ではんだ付けするプロセスでは、第１のチャネル５１の内壁ｃに接続されていない第１のピン４の側面ｂ３の一部は、はんだ４３０で覆われ得、それによって、第１のピン４のものであり且つ外部デバイス４１０に近い側面上のはんだ４３０の被覆量が増加する。第１のピン４は、はんだ４３０を用いて外部デバイス４１０に電気的に接続されるため、第１のピン４と外部デバイス４１０との間のはんだ４３０を増加させることは、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を増大させ得る。
第２の場合、第１のチャネル５１は、第１のピン４の側面ｂ３を包み、第１のピン４の側面ｂ３は、第１のチャネル５１の内壁ｃに完全に接続される。
いくつかの実施形態では、図７ａに示すように、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１は、第１の方向Ｘにおける第１のピン４の寸法ｈ２より大きい。すなわち、第１のピン４の第１の導電性表面ｂ１は、第１の方向Ｘにおいて第１のプラスチックパッケージ層５の上面ｄ１より低い。
この場合、第１のチャネル５１は、第１のピン４によって完全には満たされない。第１のピン４が外部デバイス４１０に電気的に接続されるとき、はんだ４３０を、第１のピン４と外部デバイス４１０との間のはんだの量を増加させるために、第１のチャネル５１に充填することができ、それによって、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を高める。
いくつかの実施形態では、図７ｂに示すように、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１は、第１の方向Ｘにおける第１のピン４の寸法ｈ２に等しい。すなわち、第１のプラスチックパッケージ層５の上面ｄ１は、第１のピン４の第１の導電性表面ｂ１と同一平面上にある。
図７ｂに示すパッケージデバイス４２０の製造方法について、いくつかの実施形態では、第１のプラスチックパッケージ層５は、研磨プロセスを使用して処理される。
例えば、プラスチックパッケージフィルムは、回路基板１の第１の表面ａ１上に形成され、プラスチックパッケージフィルムは、各第１のピン４を包む。
ここで、プラスチックパッケージフィルムは、各ピンの第１の導電性表面ｂ１及び側面ｂ３を包む。
プラスチックパッケージフィルムは、図７ｂに示されるパッケージデバイス４２０を形成するために、第１の導電性表面ｂ１を露出するように研磨される。
いくつかの他の実施形態では、第１のプラスチックパッケージ層５は、テープ成形（tape molding）プロセスを用いることによって形成され得る。
例えば、製造プロセスにおいて、バリアフィルムが、最初に、第１のピン４の第１の導電性表面ｂ１に取り付けられ、バリアフィルムは、各第１のピン４の第１の導電性表面ｂ１に取り付けられる。
バリアフィルムは、各第１のピン４の第１の導電性表面ｂ１に取り付けられ、その結果、バリアフィルムがその後の製造プロセスで除去された後、各第１のピン４の第１の導電性表面ｂ１を、完全な電気的接続を確実にするために、露出させることができる。
プラスチックパッケージ材料は、回路基板１とバリアフィルムとの間に充填され、プラスチックパッケージ材料は、第１のプラスチックパッケージ層５を形成するために、各第１のピン４の側面ｂ３を包む。
バリアフィルムは、第１の導電性表面ｂ１を露出させるために除去される。
第１のプラスチックパッケージ層５と第１の電子部品９との間の寸法関係について、第１のプラスチックパッケージ層５が第１の電子部品９を保護及び安定化することを可能にするために、いくつかの実施形態では、図３に示すように、第１の電子部品９のものであり且つ回路基板１から離れた上面ｅが、第１のプラスチックパッケージ層５によって覆われる。
言い換えれば、第１の方向Ｘにおける第１の電子部品９の寸法ｈ３（又は第１の電子部品９の厚さと呼ぶ）は、第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法ｈ４（又は第１のプラスチックパッケージ層５の厚さと呼ぶ）より小さい。第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法ｈ４は、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１に等しい。
これは、溝が第１のプラスチックパッケージ層５のものであり且つ回路基板１に近い表面に配置されることと等価であり、溝は、第１の電子部品９を収容するように構成される。
第１の方向Ｘにおける第１の電子部品９の寸法ｈ３が過大であるとき、第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法ｈ４もまた大きく、これは、第１の方向Ｘにおけるパッケージデバイス４２０の大きい寸法をもたらし、パッケージデバイス４２０の軽量な特徴につながらない。
いくつかの実施形態では、図３に示すように、第１の電子部品９のものであり且つ回路基板１から離れた上面ｅは、第１のプラスチックパッケージ層５のものであり且つ回路基板１から離れた上面ｄ１と同一平面上にある。
言い換えれば、第１の方向Ｘにおける第１の電子部品９の寸法ｈ３は、第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法ｈ４と等しい。
図３に示すように、第１の電子部品９の上面ｅは、第１のプラスチックパッケージ層５の上面ｄ１と同一平面であるため、第１のプラスチックパッケージ層５は、第１の電子部品９の上面ｅを露出させ得ることが理解されるであろう。これに基づいて、第１のピン４と同様に、第１の電子部品９は、第１のプラスチックパッケージ層５上の第１のチャネル５１と同様のチャネルに独立して配置される。
第１のチャネル５１における第１の電子部品９の安定性を改善するために、いくつかの実施形態では、図３に示すように、第１の電子部品９は、第１のチャネル５１の内壁に接続される。
第１の電子部品９はパッケージ層を備えるので、第１のプラスチックパッケージ層５が第１の電子部品９の上面ｅを露出させても、第１の電子部品９の性能は影響を受けない。
図３に示すように、パッケージデバイス４２０が、第１の方向Ｘに等しくない寸法を有する複数の第１の電子部品９を含むとき、第１のプラスチックパッケージ層５は、複数の第１の電子部品９のうち第１の方向Ｘにおいて最大の寸法を有する第１の電子部品９の上面ｅを露出させ得、残りの第１の電子部品９のすべての上面ｅは、第１のプラスチックパッケージ層５によって覆われることが留意されるべきである。
この例では、第１のピン４の側面ｂ３は、第１のチャネル５１の内壁ｃに完全に接続されており、第１のプラスチックパッケージ層５は、第１のピン４のためのサポートを提供し、それによって、第１のピン４の振動を回避し、第１のピン４と回路基板１との間の接続の安定性を改善する。
例２
図８ａ及び図８ｂ（図８ａの方向Ｄ－Ｄ’に沿った断面図）に示すように、例２は、第１のピン４を配置するように構成された第１のチャネル５１が、接続された第１のサブチャネル５１１及び第２のサブチャネル５１２を含み、第２のサブチャネル５１２が、第１のサブチャネル５１１より回路基板１の近くに配置されている点で例１と異なる。
図９ａに示すように、第１のピン４及び第１の電子部品９は、１つの第１のチャネル５１内に別々に配置される。
図９ｂに示されるように（図９ａの方向Ｅ－Ｅ’に沿った断面図）、第１のサブチャネル５１１の内壁ｃ１に面する第１のピン４の表面と第１のサブチャネル５１１の内壁ｃ１との間にはギャップｚが存在する。
いくつかの実施形態では、ギャップｚは、例１の第１のプラスチックパッケージ層５に基づいて、レーザ溝形成（laser grooving）によって形成され得る。
第１の方向Ｘにおけるギャップｚの寸法は、第１の方向Ｘにおける第１のチャネル５１の寸法ｈ１より小さくてもよい。
図９ｂに示すように、第２のサブチャネル５１２の内壁ｃ２に面する第１のピン４の表面は、第２のサブチャネル５１２の内壁ｃ２に接続される。
具体的には、第１のサブチャネル５１１はスルーホールであり、第２のサブチャネル５１２もスルーホールであり、第２のサブチャネル５１２の開口は、第１のサブチャネル５１１の開口より小さい。
このようにして、図９ｃに示すように、第２のサブチャネル５１２の内壁ｃ２は、第１のピン４と回路基板１との間の接続を安定化させることができる。第１のサブチャネル５１１の内壁ｃ１と第１のピン４との間のギャップｚは、内壁ｃ１に面する第１のピン４の表面がはんだ４３０で覆われることを可能にし、それによって、第１のピン４上のはんだ４３０の量を増加させ、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を改善する。
いくつかの実施形態では、図１０に示すように、ギャップｚは、第１のピン４の周囲に円形に配置されないが、第１のピン４の外周の周りの部分的な位置に配置される。
この例では、ギャップｚは、第１のサブチャネル５１１の内壁ｃ１に面する第１のピン４の表面と、第１のサブチャネル５１１の内壁ｃ１との間に形成され、その結果、内壁ｃ１に面する第１のピン４の表面は、はんだ４３０で覆われるように構成され、それによって、第１のピン４上のはんだ４３０の量を増加させ、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を改善する。
例３
図１１ａに示すように、例３は、第１のチャネル５１が貫通溝であり、第１のチャネル５１が第１のプラスチックパッケージ層５の側面ｄ２上に位置するという点で例１及び例２と異なる。
この場合、貫通溝の溝壁ｃは、第１のプラスチックパッケージ層５の側面ｄ２の一部として作用する。
第１のプラスチックパッケージ層５の側面ｄ２は、第１のプラスチックパッケージ層５のものであり且つ回路基板１から離れている第１の表面ａ１及び上面ｄ１の両方と交差する。
いくつかの実施形態では、図１１ａに示すように、貫通溝の断面積は、第１の方向Ｘで変化しない。図１１ｂに示されるように（図１１ａにおいてＹ方向に沿って取られた図）、第１の方向Ｘにおける貫通溝の溝壁の投影は、２つの平行な線である。
いくつかの実施形態では、図１２ａに示すように、第１のピン４を配置するように構成された第１のチャネル５１は、接続された第１のサブチャネル５１１及び第２のサブチャネル５１２を含み、第２のサブチャネル５１２は、第１のサブチャネル５１１より回路基板１の近くに配置される。第１のサブチャネル５１１の断面積は、第２のサブチャネル５１２の断面積より大きい。
図１２ｂ（図１２ａのＹ方向に沿って取られた図）に示すように、第１方向Ｘにおける貫通溝の溝壁の投影は、段付き形状である。第１のサブチャネル５１１は貫通溝であり、第２のサブチャネル５１２も貫通溝であり、貫通溝構造を有する第１のチャネル５１は段付き溝である。
第１のチャネル５１と第１のピン４との間の位置関係については、例１及び例２の関連する説明を参照されたい。
貫通溝構造を有する第１のチャネル５１の形成のために、例えば、図８ａに示す構造が形成された後に、第１のプラスチックパッケージ層５の側面ｄ２が、貫通溝を形成するように、研磨され得る。
この例で提供される第１のチャネル５１の構造に基づいて、図１３ａに示すように、第１のチャネル５１は、開口を有する貫通溝であるため、第１のピン４が第１のチャネル５１に配置された後、貫通溝の開口は第１のピン４の側面ｂ３の一部を露出させる。この側面は、第２の導電性表面ｂ２と称され、第２の導電性表面ｂ２は、第１の表面ａ１と交差する回路基板１の側面ａ２と同一平面である。
図１３ｂ（図１３ａのＹ方向に沿って取られた図）に示すように、この例のパッケージデバイス４２０が外部デバイス４１０に電気的に接続されるとき、はんだ４３０は、第１のピン４の第２の導電性表面ｂ２を覆い得、それによって、第１のピン４上のはんだ４３０の量を増加させ、第１のピン４と外部デバイス４１０との間の電気的接続の安定性を改善する。
例４
図１４に示すように（図１３ａのＹ方向から見た図）、例４は、第２の導電性表面ｂ２が、第１の導電性サブ表面ｂ２－１及び第２の導電性サブ表面ｂ２－２を含み、第２の導電性サブ表面ｂ２－２は、第１の導電性サブ表面ｂ２－１より回路基板１の近くに配置されているという点で例３とは異なる。
パッケージデバイス４２０は、第２の導電性サブ表面ｂ２－２を覆うはんだマスク６をさらに含む。
はんだマスク６は、はんだ付け可能ではなく、はんだマスク６上をはんだ流体が流れにくいことを特徴とする。このようにして、はんだ付け中、はんだマスク６は、はんだ付け流体が、回路基板１が位置する側に向かって、第１のピン４の第２の導電性表面ｂ２に沿って流れるのを防止することができる。
はんだマスク６の材料は、絶縁材料であってもよいし、表面処理が第１のピン４実行された後に生成される酸化材料であってもよい。この場合、酸化膜が、本明細書中のはんだマスク６として使用される。
はんだは、はんだ付けプロセスにおいて、第１のピン４の第２の導電性表面ｂ２に沿って回路基板１が位置する側に向かって流れるため、第１のピン４の第１の導電性表面ｂ１上のはんだの減少又は欠落にさえつながる可能性があり、さらに、第１のピン４と外部デバイスとの接続の安定性に影響を及ぼす。
従って、はんだマスク６は、第１のピン４の第２の導電性サブ表面ｂ２－２上に配置され、その結果、第２の導電性表面ｂ２へのはんだ４３０の過剰な流れを防止することができ、それによって、第１のピン４の第１の導電性表面ｂ１上のはんだ量を確保することができる。このようにして、第１のピン４と外部デバイス４１０とを接続するためのはんだの十分な量が確保され、第１のピン４と外部デバイス４１０との接続の安定性が確保される。
これに基づいて、第１の導電性サブ表面ｂ２－１の酸化を回避するために、いくつかの実施形態では、図１５に示すように、パッケージデバイス４２０は、第１の導電性サブ表面ｂ２－１を覆う第１の導電性保護層７をさらに含む。第１の導電性保護層７は、ここでは、第１の導電性サブ表面ｂ２－１の導電特性を確保するために、第１の導電性サブ表面ｂ２－１の酸化を防止するように構成される。
いくつかの実施形態では、第１の導電性保護層７は、例えば、スズ液を浸漬することによって形成され得る。
この場合、図１５に示すように、第１の導電性保護層７はスズ金属層である。
第１の導電性保護層７の精度を改善し、他の部品上の導電性材料を回避するために、いくつかの実施形態では、第１の導電性保護層７は、化学めっきプロセスを使用することによって代替的に形成され得る。
例えば、ニッケルフィルム層が最初にめっきされ得、次に金フィルム層がめっきされ得る。
この場合、図１６に示すように、第１の導電性保護層７は、積層されたニッケルフィルム層７１及び金フィルム層７２を含み、ニッケルフィルム層７１は、金フィルム層７２より第１のピン４の第２の導電性表面ｂ２の近くに配置される。
第１の導電性保護層７は、第１の導電性サブ表面ｂ２－１上に配置され、その結果、第１の導電性サブ表面ｂ２－１が絶縁材料に酸化されることにより、第１のピン４の導電性が影響を受けるという問題を回避することができる。
例５
例５は、図１７に示すように、例１～例４の構造に基づいて、パッケージデバイス４２０が、第１の導電性表面ｂ１を覆う第２の導電性保護層８をさらに含むという点で、例１～例４と異なる。本明細書の第２の導電性保護層８は、第１の導電性表面ｂ１の導電特性を確保するために、第１の導電性表面ｂ１の酸化を防止するように構成される。
第２の導電性保護層８の材料及び製造方法は、第１の導電性保護層７の材料及び製造方法と同じであり得る。
第２の導電性保護層８は、第１の導電性表面ｂ１上に配置されているので、第１の導電性表面ｂ１が絶縁材料に酸化されるので第１のピン４の導電特性が影響を受けるという事実に起因するパッケージデバイス４２０と外部デバイス４１０との間の電気的接続が影響を受けるという問題を回避することができる。
例６
例６は、以下の点で例１～例５と異なる：
図１８に示すように、回路基板１は、第１の表面ａ１と反対側に配置された第２の表面ａ３をさらに含む。
パッケージデバイス４２０は、第２の表面ａ３を覆う第２のプラスチックパッケージ層１０をさらに含む。
いくつかの実施形態では、第１のプラスチックパッケージ層５の厚さｈ４（又は第１の方向Ｘにおける第１のプラスチックパッケージ層５の寸法と呼ばれる）は、第２のプラスチックパッケージ層１０の厚さｈ５（又は第１の方向Ｘにおける第２のプラスチックパッケージ層１０の寸法と呼ばれる）と等しい。
第２のプラスチックパッケージ層１０の材料は、第１のプラスチックパッケージ層５の材料と同じであり得る。
高温環境では、第１のプラスチックパッケージ層５及び第２のプラスチックパッケージ層１０の両方が熱によって変形され、回路基板１に牽引力（traction force）を加える。したがって、第１のプラスチックパッケージ層５の寸法ｈ４を第１の方向Ｘにおいて第２のプラスチックパッケージ層１０の寸法ｈ５と同じに設定することにより、第１のプラスチックパッケージ層５及び第２のプラスチックパッケージ層１０によって回路基板１に加えられる牽引力の差を減らすことができ、回路基板１と第１のピン４及び第１の電子部品９との間の電気的接続の安定性、及びパッケージデバイス４２０の信頼性を確保するために、回路基板１の変形が回避される。
いくつかの実施形態では、図１９に示すように、第２のプラスチックパッケージ層１０は、第２のチャネル１０１をさらに含み、第２のチャネル１０１は、第１の方向Ｘに第２のプラスチックパッケージ層１０を貫通する。
第２のチャネル１０１の構造、配置位置、及び機能については、第１のチャネル５１の前述の説明を参照されたい。詳細は、ここでは再度説明しない。
パッケージデバイス４２０は、少なくとも１つの第２のピン１１をさらに含み、第２のピン１１は、回路基板１に電気的に接続される。
１つの第２のピン１１は、１つの第２のチャネル１０１内に位置し、第２のピン１１のものであり且つ回路基板１から離れた第３の導電性表面ｆ１が、第２のチャネル１０１から露出され、第２のピン１１の少なくとも一部は、第２のチャネル１０１の内壁に接続される。
第２のピン１１の構造及び第２のピン１１と第２のチャネル１０１との間の構造的関係については、例１～例３の第１のピン４と第１のチャネル５１との間の構造的関係の説明を参照されたい。
いくつかの実施形態では、図１９に示すように、パッケージデバイス４２０は、第２の電子部品１２をさらに含み、第２の電子部品１２は、回路基板１の第２の表面ａ３上に配置され、回路基板１に電気的に接続される。
例えば、第２のピン１１が回路基板１にはんだ付けされるとき、第２の電子部品１２と回路基板１とが一緒にはんだ付けされ得る。
第２の電子部品１２と第２のプラスチックパッケージ層１０との間の構造的関係については、第１の電子部品９と第１のプラスチックパッケージ層５との間の構造的関係の前述の説明を参照されたい。
言い換えれば、ピン及び電子部品は、回路基板１の第１の表面ａ１及び第２の表面ａ３の両方に配置され得、第１の表面ａ１及び第２の表面ａ３へのピン及び電子部品の配置方法は同じであり得る。
複数の第１のチャネル５１及び複数の第２のチャネル１０１の構造は、完全に同一ではない場合がある。
前述の説明によれば、１つのパッケージデバイス４２０は、前述のいくつかの例に示された解決策を同時に含み得、前述の例に示された特徴の任意の組み合わせは、依然として、本出願の実施形態の保護範囲内にあることが理解されよう。
本出願の一実施形態は、パッケージデバイスの製造方法をさらに提供する。図２０に示すように、パッケージデバイスの製造方法は、以下のステップを含む。
Ｓ１０：図２１に示すように、マザーボード１３の第１の表面上の各デバイス領域１３１に少なくとも１つの第１のピン４をはんだ付けし、第１のピン４はマザーボード１３に電気的に接続されている。
水平方向及び垂直方向に交差する複数の切断経路１３２が、マザーボード１３上に配置され、複数の切断経路１３２は、少なくとも１つのデバイス領域１３１を画定するために交差し、１つのデバイス領域１３１は、１つのパッケージデバイス４２０に対応する。各デバイス領域１３１に位置するマザーボード１３の一部は、１つのパッケージデバイス４２０内の回路基板１として働き、デバイス領域１３１に位置する第１のピン４は、１つのパッケージデバイス４２０の第１のピン４として働く。
いくつかの実施形態では、パッケージデバイスは、第１の電子部品９をさらに含み、少なくとも１つの第１の電子部品９は、マザーボード１３の第１の表面上の各デバイス領域１３１にはんだ付けされる。
いくつかの実施形態では、第２のピン１１及び第２の電子部品１２が、マザーボード１３のものであり且つ第１の表面とは反対側の第２の表面に配置される。
第１の表面のはんだ付けが完了した後、少なくとも１つの第２のピン１１及び少なくとも１つの第２の電子部品１２が、マザーボード１３の第２の表面上の各デバイス領域１３１にはんだ付けされる。
ここで、はんだ付け方法は、例えば、リフローはんだ付け又はレーザはんだ付けであり得る。
Ｓ２０：図２２に示すように、第１の表面上に第１のプラスチックパッケージ層５を形成する。
図２３に示すように、第１のプラスチックパッケージ層５は、第１のピン４に対応する位置に第１のチャネル５１を形成し、第１のチャネル５１は、第１のプラスチックパッケージ層５を第１の方向Ｘに貫通し、第１のピン４のものであり且つマザーボードから離れている第１の導電性表面ｂ１が、第１のチャネル５１から露出され、第１のピン４の少なくとも一部は、第１のチャネル５１の内壁ｃに接続される。
いくつかの実施形態では、第１のプラスチックパッケージ層５は、研磨プロセスを使用することにより処理される。
例えば、Ｓ２０は以下を含む。
図２４に示すように、プラスチックパッケージフィルム５２が、マザーボード１３の第１の表面上に形成され、プラスチックパッケージフィルム５２は、各第１のピン４を包む。
ここで、プラスチックパッケージフィルム５２は、各ピンのものである第１の導電性表面ｂ１及び第１の導電性表面ｂ１と交差する第１の導電性表面ｂ１を包む。
プラスチックパッケージフィルム５２は、図２３に示すように、第１の導電性表面ｂ１を露出させるために研磨される。
いくつかの他の実施形態では、第１のプラスチックパッケージ層５は、テープ成形（(tape molding）プロセスを使用することによって形成される。
例えば、Ｓ２０は以下を含む。
図２５に示すように、バリアフィルム５３は、第１のピン４の第１の導電性表面ｂ１に取り付けられ、バリアフィルム５３は、各第１のピン４の第１の導電性表面ｂ１に取り付けられる。
バリアフィルム５３は、各第１のピン４の第１の導電性表面ｂ１に取り付けられ、その結果、バリアフィルム５３が除去された後に、完全な電気的接続が確保されるように、各第１のピン４の第１の導電性表面ｂ１を露出させることができることを確実にすることができる。
図２６に示すように、プラスチックパッケージ材料が、マザーボード１３とバリアフィルムとの間に充填され、プラスチックパッケージ材料は、プラスチックパッケージフィルム５２を形成するように、各第１のピン４のものであり且つ第１の導電性表面ｂ１と交差する表面を囲む。
バリアフィルム５３は、図２３に示すように除去されて、第１の導電性表面ｂ１を露出させる。
上述の説明に基づいて、いくつかの実施形態では、第１の導電性表面ｂ１が露出された後、Ｓ２０は、さらに、以下を含む。
図２７に示すように、溝が、第１のピン４とのギャップを有する第１のサブチャネル５１１と、第１のピン４に接続された第２のサブチャネル５１２とを形成するように、プラスチックパッケージフィルム５２と第１のピン４との間に作られる。
第２のサブチャネル５１２は、第１のサブチャネル５１１と連通し、第２のサブチャネル５１２は、第１のサブチャネル５１１よりマザーボード１３の近くに配置される。
例えば、ピン４の周囲のプラスチックパッケージ材料は、レーザを使用することによって除去され得、溝が第１のピン４と第１のチャネル５１との間に作られる。第１のピン４との溝を有する第１のチャネル５１の一部は、第１のサブチャネル５１１として機能し、第１のピン４に接続される第１のチャネル５１の一部は、第２のサブチャネル５１２として機能する。
パッケージデバイスの製造方法は、さらに：第２のプラスチックパッケージ層１０を形成することを含む。
図１８に示すように、第２のピン１１及び第２の電子部品１２がマザーボード１３の第２の表面に配置されていない場合、第２のプラスチックパッケージ層１０は、完全なフィルム層であることが理解されよう。
図１９に示すように、第２のピン１１及び第２の電子部品１２がマザーボード１３の第２の表面に配置されるとき、第２のプラスチックパッケージ層１０は、第２のピン１１及び第２の電子部品１２の一部を配置するように構成された第２のチャネル１０１を含む。
複数の切断経路１３２が１つのデバイス領域１３１を画定するために交差するとき、パッケージデバイス４２０の製造は完了する。複数の切断経路１３２が複数のデバイス領域１３１を画定するために交差するとき、パッケージデバイス４２０の製造方法は、さらに、以下のステップを含む。
Ｓ３０：図２８に示すパッケージデバイス４２０を形成するように、第１のプラスチックパッケージ層５が形成されているマザーボード１３を切断経路１３２に沿って切断する。
図２９に示すように、いくつかの実施形態では、パッケージデバイスの製造方法は、以下のステップをさらに含む。
Ｓ４０：図２に示すパッケージデバイス４２０を形成するために、第１のピン４のものであり、第１の導電性表面ｂ１と交差し、且つ切断面に最も近い表面を露出させるように、切断面（図２８のＷ表面）を研磨する。
研磨後に露出される表面は、第１のピン４のものであり且つ第１の導電性表面ｂ１と交差する表面の一部であることが理解されよう。例えば、第１のピン４が四角形のプリズムであるとき、研磨後に露出する表面は、第１のピン４のものであり且つ第１の導電性表面ｂ１と交差する表面のうち、切断面に最も近い表面である。
研磨後に露出される表面は、第１のピン４の第２の導電性表面ｂ２として使用され、第２の導電性表面ｂ２は、最終的に形成されるパッケージデバイスのものであり且つ第１表面ａ１と交差する側面と同一平面である。
研磨は、１つの切断面上でのみ実行され得る、又は複数の切断面上で実行され得る。ここでの切断面は、パッケージデバイスのものであり且つ第１の表面ａ１と交差する、切断経路１３２に沿って切断することによって形成された側面である。
前述のパッケージデバイスと同じ有益な効果を有することに加えて、本出願のこの実施形態で提供されるパッケージデバイスの製造方法は、さらに以下の特徴を有する。
従来の技術では、回路基板１がパッケージ化された後に第１のピン４がはんだ付けされ、プラスチックパッケージ層５への熱衝撃がはんだ付けプロセスで発生する比較的高い熱によってもたらされ、これは、プラスチックパッケージ層５と回路基板１の分離をもたらし、又は電子部品９と回路基板１との間のはんだ接合部の再溶融後の短絡をもたらし、パッケージ装置の性能に影響を及ぼす。しかし、本願で提供されるパッケージデバイスの製造方法によれば、第１のプラスチックパッケージ層５が形成される前に、第１のピン４及び第１の電子部品９が回路基板１にはんだ付けされるため、第１のプラスチックパッケージ層５に熱衝撃が生じず、第１の電子部品９と回路基板１との間のはんだ接合部の再溶融がなく、パッケージデバイスの品質を確保することができる。
加えて、この出願では、第１の電子部品９及び第１のピン４は、第１の電子部品９をはんだ付けすることに続いて別のプロセスに入った後第１のピン４をはんだ付けする必要なしに、同じ製造段階で回路基板１上にはんだ付けされ得、それにより、パッケージデバイスの製造工程を短縮する。
本出願の一実施形態は、さらに、電子デバイスを提供し、電子デバイスは、前述のパッケージデバイス４２０のうちのいずれか１つを含む。本出願のこの実施形態で使用される電子デバイスは、例えば、タブレットコンピュータ、携帯電話、電子リーダ、リモートコントロール、パーソナルコンピュータ（personal computer、ＰＣ）、ノートブックコンピュータ、パーソナルデジタルアシスタント（personal digital assistant、ＰＤＡ）、車載デバイス、ネットワークテレビ、ウェアラブルデバイス、テレビ、基地局、リレー、又は無線ネットワーク内のネットワークデバイスなどのディスプレイデバイス又は通信デバイスであり得る。電子デバイスの具体的の形態は、本出願のこの実施形態では特に限定されない。説明を容易にするために、電子デバイスが無線通信デバイス、例えば、携帯電話又は基地局である例が以下の説明のために使用される。
一例では、電子デバイスは携帯電話である。この場合、パッケージデバイス４２０は、例えば、電力モジュールであり得、外部デバイス４１０は、例えば、メインボードであり得、メインボードは、プリント回路基板（printed circuit board、ＰＣＢ）の形態で実装され得る。
別の例では、電子デバイスは基地局である。この場合、パッケージデバイス４２０は、例えば、電力モジュール又は無線周波数モジュールであり得、外部デバイス４１０は、ＰＣＢの形態で実装され得る。
前述の説明は、本出願の単なる具体的な実装であるが、本出願の保護範囲を限定することを意図するものではない。本出願に開示された技術的範囲内で、当業者が容易に理解することができる変更又は置換は、本出願の保護範囲に含まれるものとする。したがって、本願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。

Claims (16)

  1. 第１の表面を有する回路基板と；
    前記第１の表面を覆う第１のプラスチックパッケージ層であって、前記第１のプラスチックパッケージ層は、少なくとも１つの第１のチャネルを有し、前記第１のチャネルは、前記第１のプラスチックパッケージ層を第１の方向に貫通し、前記第１の方向は、前記第１の表面に垂直な方向である、第１のプラスチックパッケージ層と；
    少なくとも１つの第１のピンであって、前記第１のピンは、前記回路基板に電気的に接続され、１つの前記第１のピンは、１つの前記第１のチャネル内に位置し、前記第１のピンの少なくとも一部は、前記第１のチャネルの内壁に接続され、前記第１のピンのものであり且つ前記回路基板から離れている第１の導電性表面が、前記第１のチャネルから露出され、前記第１のピンは、前記第１の導電性表面を使用することによって、外部デバイスに電気的に接続される、少なくとも１つの第１のピンと；を有する、
    パッケージデバイス。
  2. 前記第１のチャネルは、接続される第１のサブチャネル及び第２のサブチャネルを含み、前記第２のサブチャネルは、前記第１のサブチャネルより前記回路基板の近くに配置され、
    前記第１のサブチャネルの内壁に面する前記第１のピンの表面と前記第１のサブチャネルの前記内壁との間にギャップがあり；
    前記第２のサブチャネルの内壁に面する前記第１のピンの表面が、前記第２のサブチャネルの前記内壁に接続される、
    請求項１に記載のパッケージデバイス。
  3. 前記第１のチャネルはスルーホールであり、前記第１のチャネルは、前記第１のプラスチックパッケージ層の側面によって囲まれた領域に位置し、前記第１のプラスチックパッケージ層の前記側面は、前記第１の表面と交差する、
    請求項１又は２に記載のパッケージデバイス。
  4. 前記第１のチャネルは、前記第１のプラスチックパッケージ層の側面上に配置された貫通溝であり、前記第１のプラスチックパッケージ層の前記側面は、前記第１の表面と交差する、
    請求項１又は２に記載のパッケージデバイス。
  5. 前記第１のピンは、前記第１の表面と交差する前記回路基板の側面と同一平面上にある第２の導電性表面を有し、前記第２の導電性表面は、第１の導電性サブ表面及び第２の導電性サブ表面を有し、前記第２の導電性サブ表面は、前記第１の導電性サブ表面より前記回路基板の近くに配置され、
    前記パッケージデバイスは、前記第２の導電性サブ表面を覆うはんだマスクをさらに有する、
    請求項４に記載のパッケージデバイス。
  6. 前記パッケージデバイスは、前記第１の導電性サブ表面を覆う第１の導電性保護層をさらに有する、
    請求項５に記載のパッケージデバイス。
  7. 前記パッケージデバイスは、前記第１の導電性表面を覆う第２の導電性保護層をさらに有する、
    請求項１乃至６のいずれか１項に記載のパッケージデバイス。
  8. 前記第１の導電性表面は、前記第１のプラスチックパッケージ層のものであり且つ前記回路基板から離れている上面と同一平面である、
    請求項１乃至７のいずれか１項に記載のパッケージデバイス。
  9. 前記パッケージデバイスは、第１の電子部品をさらに有し；
    前記第１の電子部品は、前記第１の表面上に配置され、前記回路基板に電気的に接続され；
    前記第１の電子部品のものであり且つ前記回路基板から離れている上面が、前記第１のプラスチックパッケージ層のものであり且つ前記回路基板から離れている上面と同一平面である、又は、前記第１の電子部品のものであり且つ前記回路基板から離れている上面が、前記第１のプラスチックパッケージ層によって覆われる、
    請求項１乃至８のいずれか１項に記載のパッケージデバイス。
  10. 前記回路基板は、前記第１の表面と反対側に配置された第２の表面をさらに有し；
    前記パッケージデバイスは、前記第２の表面を覆う第２のプラスチックパッケージ層をさらに有し；
    前記第１のプラスチックパッケージ層の厚さは、前記第２のプラスチックパッケージ層の厚さに等しい、
    請求項１乃至９のいずれか１項に記載のパッケージデバイス。
  11. パッケージデバイスの製造方法であって：
    マザーボードの第１の表面上の各デバイス領域に少なくとも１つの第１のピンをはんだ付けするステップであって、前記第１のピンは前記マザーボードに電気的に接続され、水平方向及び垂直方向に交差する複数の切断経路が前記マザーボード上に配置され、前記複数の切断経路は複数のデバイス領域を画定するように交差する、ステップと；
    前記第１の表面上に第１のプラスチックパッケージ層を形成するステップであって、第１のチャネルが、前記第１のピンに対応する位置で前記第１のプラスチックパッケージ層内に形成され、前記第１のチャネルは、前記第１のプラスチックパッケージ層を第１の方向に貫通し、前記第１の方向は、前記第１の表面に垂直な方向であり、前記第１のピンのものであり且つ前記マザーボードから離れている第１の導電性表面が、前記第１のチャネルから露出され、前記第１のピンは、前記第１の導電性表面を使用することによって外部デバイスに電気的に接続され、前記第１のピンの少なくとも一部は、前記第１のチャネルの内壁に接続される、ステップと；
    前記パッケージデバイスを形成するように、上に前記第１のプラスチックパッケージ層が形成される前記マザーボードを前記切断経路に沿って切断するステップと；を含む、
    パッケージデバイスの製造方法。
  12. 前記第１の表面上に第１のプラスチックパッケージ層を形成する前記ステップは：
    前記マザーボードの前記第１の表面上にプラスチックパッケージフィルムを形成するステップであって、前記プラスチックパッケージフィルムは各第１のピンを包む、ステップと；
    前記第１のプラスチックパッケージ層を形成するために前記第１の導電性表面を露出させるよう前記プラスチックパッケージフィルムを研磨するステップと；を含む、
    請求項１１に記載のパッケージデバイスの製造方法。
  13. 前記第１の表面上に第１のプラスチックパッケージ層を形成する前記ステップは：
    バリアフィルムを前記第１のピンの前記第１の導電性表面に取り付けるステップであって、前記バリアフィルムは各第１のピンの第１の導電性表面に取り付けられる、ステップと；
    前記マザーボードと前記バリアフィルムとの間にプラスチックパッケージ材料を充填するステップであって、前記プラスチックパッケージ材料は、プラスチックパッケージフィルムを形成するように、前記各第１のピンのものであり且つ前記第１の導電性表面と交差する表面を包む、ステップと；
    前記第１のプラスチックパッケージ層を形成するために前記第１の導電性表面を露出させるように前記バリアフィルムを除去するステップと；を含む、
    請求項１１に記載のパッケージデバイスの製造方法。
  14. 前記第１の導電性表面を露出させた後に前記第１の表面上に第１のプラスチックパッケージ層を形成する前記ステップは、さらに：
    前記第１のピンとのギャップを有する第１のサブチャネル及び前記第１のピンに接続された第２のサブチャネルを形成するように前記プラスチックパッケージフィルムと前記第１のピンとの間に溝を作るステップであって、前記第２のサブチャネルは、前記第１のサブチャネルと連通し、前記第１のサブチャネルより前記マザーボードの近くに配置される、ステップを含む、
    請求項１２又は１３に記載のパッケージデバイスの製造方法。
  15. 上に前記第１のプラスチックパッケージ層が形成された前記マザーボードを切断した後、前記パッケージデバイスの製造方法は、さらに：
    前記第１のピンのものであり、前記第１の導電性表面と交差し、且つ切断面に最も近い表面を露出させるように前記切断面を研磨するステップを含む、
    請求項１１乃至１４のいずれか１項に記載のパッケージデバイスの製造方法。
  16. 請求項１乃至１０のいずれか１項に記載のパッケージデバイスを有する、電子装置。
JP2022506069A 2019-07-30 2020-07-28 パッケージデバイス及びその製造方法、並びに電子デバイス Active JP7430777B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910696888.X 2019-07-30
CN201910696888.XA CN112309998B (zh) 2019-07-30 2019-07-30 封装器件及其制备方法、电子设备
PCT/CN2020/105303 WO2021018156A1 (zh) 2019-07-30 2020-07-28 封装器件及其制备方法、电子设备

Publications (2)

Publication Number Publication Date
JP2022542308A true JP2022542308A (ja) 2022-09-30
JP7430777B2 JP7430777B2 (ja) 2024-02-13

Family

ID=74229543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022506069A Active JP7430777B2 (ja) 2019-07-30 2020-07-28 パッケージデバイス及びその製造方法、並びに電子デバイス

Country Status (6)

Country Link
US (1) US20220148950A1 (ja)
EP (1) EP4006967A4 (ja)
JP (1) JP7430777B2 (ja)
KR (1) KR102607513B1 (ja)
CN (1) CN112309998B (ja)
WO (1) WO2021018156A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056098B (zh) * 2021-02-10 2022-09-23 华为数字能源技术有限公司 电子元件封装体、电子元件组装结构及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353766A (ja) * 1999-04-06 2000-12-19 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
CN2904298Y (zh) * 2006-02-27 2007-05-23 威盛电子股份有限公司 芯片封装体
JP2011035269A (ja) * 2009-08-04 2011-02-17 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011058977A1 (ja) * 2009-11-10 2011-05-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP2013080858A (ja) * 2011-10-05 2013-05-02 Fujitsu Ltd 電子装置とその製造方法
US20130241053A1 (en) * 2012-03-16 2013-09-19 KyungHoon Lee Integrated circuit packaging system with conductive pillars and molded cavities and method of manufacture thereof
CN104332457A (zh) * 2014-09-05 2015-02-04 华进半导体封装先导技术研发中心有限公司 高密度IO互连PoP堆叠封装结构及其制造工艺
US20150145123A1 (en) * 2013-11-25 2015-05-28 Samsung Electro-Mechanics Co., Ltd. Power semiconductor module and method of manufacturing the same
CN106601630A (zh) * 2015-10-19 2017-04-26 碁鼎科技秦皇岛有限公司 芯片封装方法及芯片封装结构
CN107546217A (zh) * 2016-06-23 2018-01-05 力成科技股份有限公司 柱顶互连的封装堆栈方法与构造
WO2018168709A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 回路モジュールおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189690A (zh) * 1997-01-20 1998-08-05 冲电气工业株式会社 树脂密封型半导体器件
CN201601125U (zh) * 2009-12-31 2010-10-06 能极电源(深圳)有限公司 厚膜集成电路封装件
KR20120007839A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
KR101958831B1 (ko) * 2012-06-08 2019-07-02 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
CN103632988B (zh) * 2012-08-28 2016-10-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN103400772B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
WO2015088486A1 (en) * 2013-12-09 2015-06-18 Intel Corporation Antenna on ceramics for a packaged die
US10177115B2 (en) * 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
KR102458034B1 (ko) * 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
US9620482B1 (en) * 2015-10-19 2017-04-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN108878297A (zh) * 2018-07-20 2018-11-23 合肥矽迈微电子科技有限公司 芯片封装结构及其制备方法
CN109257888B (zh) * 2018-08-22 2020-10-27 维沃移动通信有限公司 一种电路板双面封装方法、结构及移动终端

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353766A (ja) * 1999-04-06 2000-12-19 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
CN2904298Y (zh) * 2006-02-27 2007-05-23 威盛电子股份有限公司 芯片封装体
JP2011035269A (ja) * 2009-08-04 2011-02-17 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011058977A1 (ja) * 2009-11-10 2011-05-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP2013080858A (ja) * 2011-10-05 2013-05-02 Fujitsu Ltd 電子装置とその製造方法
US20130241053A1 (en) * 2012-03-16 2013-09-19 KyungHoon Lee Integrated circuit packaging system with conductive pillars and molded cavities and method of manufacture thereof
US20150145123A1 (en) * 2013-11-25 2015-05-28 Samsung Electro-Mechanics Co., Ltd. Power semiconductor module and method of manufacturing the same
CN104332457A (zh) * 2014-09-05 2015-02-04 华进半导体封装先导技术研发中心有限公司 高密度IO互连PoP堆叠封装结构及其制造工艺
CN106601630A (zh) * 2015-10-19 2017-04-26 碁鼎科技秦皇岛有限公司 芯片封装方法及芯片封装结构
CN107546217A (zh) * 2016-06-23 2018-01-05 力成科技股份有限公司 柱顶互连的封装堆栈方法与构造
WO2018168709A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 回路モジュールおよびその製造方法

Also Published As

Publication number Publication date
US20220148950A1 (en) 2022-05-12
JP7430777B2 (ja) 2024-02-13
CN112309998B (zh) 2023-05-16
WO2021018156A1 (zh) 2021-02-04
KR102607513B1 (ko) 2023-11-30
KR20220042175A (ko) 2022-04-04
CN112309998A (zh) 2021-02-02
EP4006967A4 (en) 2022-12-28
EP4006967A1 (en) 2022-06-01

Similar Documents

Publication Publication Date Title
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
KR102100209B1 (ko) 배선 기판
US10573614B2 (en) Process for fabricating a circuit substrate
EP2533617B1 (en) Printed circuit board with chip package component
EP2389049B1 (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
WO2020071493A1 (ja) モジュール
JP7430777B2 (ja) パッケージデバイス及びその製造方法、並びに電子デバイス
US8787033B2 (en) Electronic component and electronic device
KR20110028939A (ko) 솔더 볼 및 반도체 패키지
CN116095952A (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
US20070138632A1 (en) Electronic carrier board and package structure thereof
WO2013153717A1 (ja) 電子機器及びその製造方法
US9275940B2 (en) Semiconductor device and manufacturing method thereof
JP5933271B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
JP2005085807A (ja) 配線基板およびその製造方法、電気光学装置、電子機器
CN221264064U (zh) 可挠性线路板、薄膜覆晶封装结构
WO2020196180A1 (ja) 配線板および電子機器
CN118158891A (zh) 电路板、终端设备和电路板的制备方法
TW201703196A (zh) 基板結構及其製作方法
KR20210073994A (ko) 통신 모뎀
CN110931444A (zh) 电子结构
JP2009289977A (ja) 電子部品モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240131

R150 Certificate of patent or registration of utility model

Ref document number: 7430777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150