CN201601125U - 厚膜集成电路封装件 - Google Patents
厚膜集成电路封装件 Download PDFInfo
- Publication number
- CN201601125U CN201601125U CN 200920291814 CN200920291814U CN201601125U CN 201601125 U CN201601125 U CN 201601125U CN 200920291814 CN200920291814 CN 200920291814 CN 200920291814 U CN200920291814 U CN 200920291814U CN 201601125 U CN201601125 U CN 201601125U
- Authority
- CN
- China
- Prior art keywords
- pin
- thick film
- substrate
- integrated circuit
- functional circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型涉及一种厚膜集成电路封装件,其包括厚膜功能电路板以及封胶层,该厚膜功能电路板包括基板、装设于该基板上并包覆于所述封胶层中的元器件以及显露于该基板上的多个第一引脚焊盘。所述封装件还包括位于厚膜功能电路板上并与该厚膜功能电路板和封胶层密封连接的引脚模板,该引脚模板侧面上对应所述基板上的第一引脚焊盘设有多个第二引脚焊盘且于各第二引脚焊盘中形成有贯穿该引脚模板的引脚通孔,各第二引脚焊盘经所述引脚通孔与对应第一引脚焊盘电性连接。本实用新型还涉及一种厚膜集成电路封装组件。本实用新型厚膜集成电路封装件引脚封装结构简单,在现有印刷电路板制作工艺条件的支持下便可实现,无需引入专门的设备及工艺。
Description
技术领域
本实用新型涉及集成电路,尤其涉及一种厚膜集成电路封装件。
背景技术
现今生活中,在各种集成电路模块设计完成后,通常需要对该集成电路模块进行封装,以起到保护该集成电路模块元器件免于受环境的损坏、重新分布输入/输出引脚获得更易于装配处理的引脚节距、为该集成电路模块提供良好散热通路、便于测试和老化试验等极其重要的作用。厚膜集成电路作为集成电路中最常见的一种电路,其由于厚膜性能可靠,设计灵活,投资小,成本低,而多被应用于电压高、电流大、大功率等环境较为恶劣的场合,因此,对厚膜集成电路的封装显得极其重要,将直接影响到该厚膜集成电路的功能发挥及所用元器件的寿命长短。而厚膜集成电路所采用的封装结构更将直接影响到生产厂家在生产过程中对该封装操作和封装效果的掌控,最终将影响到生产厂家的生产效率等。
目前,传统的薄小外形封装件(thin small outline package,TSOP)主要是将厚膜集成电路模块装置在一个两侧设有多个引脚的导线架上,再利用封装胶体包覆该厚膜集成电路模块,而后利用两侧引脚外伸部分与外界进行电气连接。如图1所示,其为传统TSOP的剖面示意图,包括一引线框架11、厚膜集成电路模块10以及封装胶体13,该引线框架11具有一底座111及多个设在该底座111两侧的管脚112;厚膜集成电路模块10设置在该底座111上,且通过引线接合工艺经焊线12电性连接到该管脚112;封装胶体13用以包覆该厚膜集成电路模块10、焊线12及部分管脚112,并利用引线框架11两侧外露出该封装胶体13的管脚112外伸部分与外部系统电性连接。采用这种封装结构后,可以使厚膜集成电路模块所用的芯片及元器件等被封装在封胶胶体中,只露出引脚与外部系统电性连接,然而这种封装结构需要具备专门的设备以及相对应的引线接合工艺才能实现,封装过程复杂,生产成本较高。
鉴于此,有必要提出一种引脚封装结构简单的厚膜集成电路封装件,使得厚膜集成电路模块在制造和开发过程中都可以在现有印刷电路板的制作工艺条件的支持下使用这种引脚封装工艺来制作专用的厚膜功能电路板。
实用新型内容
本实用新型要解决的技术问题在于,针对现有技术存在的上述不足,提供一种引脚封装结构简单的厚膜集成电路封装件,以便在现有印刷电路板制作工艺条件的支持下简单方便地实现厚膜功能电路板的引脚封装。
本实用新型解决其技术问题所采用的技术方案是提供一种厚膜集成电路封装件,包括厚膜功能电路板、封胶层以及引脚模板,其中,该厚膜功能电路板包括基板、装设于该基板上并包覆于所述封胶层中的元器件以及显露于该基板上的多个第一引脚焊盘;所述引脚模板包括位于所述厚膜功能电路板上并与该厚膜功能电路板和所述封胶层密封连接,该引脚模板侧面上对应所述基板上的第一引脚焊盘设有多个第二引脚焊盘且于各第二引脚焊盘中形成有贯穿该引脚模板的引脚通孔,各第二引脚焊盘经所述引脚通孔与对应第一引脚焊盘电性连接。
所述多个第一引脚焊盘显露于所述基板一侧;所述引脚模板位于所述基板该侧,且其上设有容置通孔,该引脚模板于其容置通孔与所述基板之间形成容置空间以将所述基板该侧的元器件和封胶层收容于其中。
所述基板另一侧亦设有包覆于所述封胶层中的元器件。
所述收容于所述容置空间中的封胶层通过灌胶成形于所述容置空间中。
所述引脚模板的高度大于其所在所述基板一侧上的任一元器件的高度。
所述引脚通孔内壁敷设有铜层,以电性连接所述第二引脚焊盘和对应第一引脚焊盘。
所述第二引脚焊盘经导线与对应所述第一引脚焊盘电性连接;或者,所述第二引脚焊盘经焊接与对应所述第一引脚焊盘电性连接。
本实用新型还提供一种厚膜集成电路封装组件,其包括底板以及引脚板,其中,所述底板上间隔排布有多个厚膜功能电路板,各厚膜功能电路板包括形成于所述底板的基板、装设于该基板上并包覆于封胶层中的元器件以及显露于该基板上的多个第一引脚焊盘;所述引脚板固定设置于所述底板上,其对应所述多个厚膜功能电路板设有多个引脚模板,各引脚模板与对应的所述厚膜功能电路板和包覆该厚膜功能电路板的元器件的封胶层密封连接,且其上对应该厚膜功能电路板的基板上的第一引脚焊盘设有多个第二引脚焊盘,且于各第二引脚焊盘中形成有贯穿该引脚模板的引脚通孔,各第二引脚焊盘经所述引脚通孔与对应第一引脚焊盘电性连接。
所述厚膜功能电路板的第一引脚焊盘显露于所述底板一侧;所述引脚模板位于所述底板该侧,且各引脚模板上设有容置通孔,各引脚模板于其容置通孔与对应的所述厚膜功能电路板的基板之间形成容置空间以将该厚膜功能电路板位于所述底板该侧的元器件和封胶层收容于其中。
所述引脚板螺接或粘合固定设置于所述底板上;所述收容于所述容置空间中的封胶层通过灌胶成形于所述容置空间中;所述引脚通孔内壁敷设有铜层,所述第二引脚焊盘经该铜层与对应所述第一引脚焊盘电性连接。
本实用新型厚膜集成电路封装件,通过在承载厚膜功能电路板多个元器件的基板一侧固定设置有引脚模板,该引脚模板上的多个第二引脚焊盘与基板上显露的厚膜功能电路板的多个第一引脚焊盘一一对应并且相互电性连接,使得引脚模板的第二引脚焊盘电性连接至厚膜功能电路板,并且与该厚膜功能电路板的引脚功能相对应;同时,由于该引脚模板还具有可将该厚膜集成电路多个元器件容置于其中的容置通孔,因此,在对该厚膜功能电路板进行封胶时,封胶材料可从该容置通孔注入,而该封胶材料固化后即被容置于该容置通孔中并将位于基板该侧的元器件包覆于其中,所需封胶工艺简单,可大大提高工作效率。本实用新型厚膜集成电路封装件,可在现有印刷电路板制作工艺条件的支持下简单方便地实现厚膜功能电路板的引脚封装,避免采用传统复杂的引脚封装结构,不必引入专门的设备以及相应的工艺,因而可降低封装成本;再者,利用本实用新型的厚膜集成电路封装组件可便于批量生产多个厚膜集成电路封装件,大大提高生产效率。
附图说明
图1为现有厚膜集成电路封装结构示意图。
图2为本实用新型厚膜集成电路封装件较佳实施例的主视图。
图3为沿图2中A-A线的剖面图。
图4为本实用新型厚膜集成电路封装件较佳实施例的厚膜功能电路板的主视图。
图5为本实用新型厚膜集成电路封装件较佳实施例的厚膜功能电路板的侧视图。
图6为本实用新型厚膜集成电路封装件较佳实施例的引脚模板的主视图。
图7为沿图6中B-B线的剖面图。
图8为本实用新型厚膜集成电路封装组件的底板的部分结构示意图。
图9为本实用新型厚膜集成电路封装组件的引脚板的部分结构示意图。
具体实施方式
请参考图2与图3,图2为本实用新型厚膜集成电路封装件较佳实施例的主视图;图3为沿图2中A-A线的剖面图。该厚膜集成电路封装件包括厚膜功能电路板20、引脚模板21以及封胶层。
厚膜功能电路板20,如图4和图5所示,包括基板201、第一元器件组202、第二元器件组203以及多个第一引脚焊盘204。第一元器件组202及第二元器件组203为实现该厚膜功能电路板20功能所需的电阻、电容及电感等元件,并且利用已在基板201上布好的导线层相互连接以构成完整功能的电路板。在本实施例中,基板201为双面印刷电路板(double-sided printed circuit board,简称DPCB),第一元器件组202装设于基板201的上侧面2011,第二元器件组203装设于基板201的下侧面2012;在其他实施例中,基板201也可以为单面印刷电路板,第一元器件组202及第二元器件组203都装设于基板201上侧面2011或下侧面2012。当然,在本实施例中,也可根据厚膜功能电路板20的布局需要而调整第一元器件组202及第二元器件组203在基板201上的位置,例如,第一元器件组202与第二元器件组203都装设于基板201上侧面2011或下侧面2012等。
多个第一引脚焊盘204对应该厚膜功能电路板20的引脚功能,用以形成该厚膜功能电路板20与外部系统的电性接口。在本实施例中,厚膜功能电路板20的引脚数目为8个,也即第一引脚焊盘204的数目为8个,对称分布于基板201的左右两边缘上。然而,根据厚膜功能电路板20所要完成的功能以及针对该功能进行的不同设计,其引脚数目并不限于8个,可以多于8个或少于8个,并且可以根据需要分布在基板201上的其他地方,如上下两边缘或者中间位置,而不仅限于分布在左右两边缘上。需要说明的是,由于在本实施例中,基板201为双面印刷电路板,也即基板201为上侧面2011及下侧面2012都有布线的印刷电路板,因而位于上侧面2011的第一引脚焊盘204与位于下侧面2012上位置相对应的焊盘之间是电性连接为一体的,都对应该厚膜功能电路板的引脚功能。
引脚模板21固定地设置于厚膜功能电路板20上,如图6和图7所示,其上设有容置通孔211、分别与基板201上侧的第一引脚焊盘204一一对应的多个第二引脚焊盘212以及位于各第二引脚焊盘212中贯穿该引脚模板21的引脚通孔213。
第二引脚焊盘212包括具有导电性的上垫部2121及下垫部2122,引脚通孔213穿过上垫部2121及下垫部2122,且其内壁上敷设有从上垫部2121延伸至下垫部2122的导电金属层,例如铜层214。第一引脚焊盘204电性连接至下垫部2122后再通过引脚通孔213内壁中的铜层214电性连接至上垫部2121,从而电性连接至整个第二引脚焊盘212,也即是使相对应的第二引脚焊盘212与第一引脚焊盘204之间电性连接。此时,第二引脚焊盘212电性连接至厚膜功能电路板20,并与其引脚功能一一相对应。在本实施例中,上垫部2121、铜层214和下垫部2122可采用铜形成为一体结构。当然,也可以利用导线穿过该引脚通孔213,使其与第一引脚焊盘204与第二引脚焊盘212的上垫部2121及下垫部2122都充分并牢固接触,从而电性连接相对应的第一引脚焊盘204与第二引脚焊盘212。或者,也可以通过焊接令焊锡膏充满引脚通孔213而使第一引脚焊盘204与第二引脚焊盘212电性连接。引脚模板21于其容置通孔211与基板201上侧面2011之间形成一容置空间,将装设于基板201上侧面2011上的多个元器件202容置于其中。该引脚模板21可通过螺接、胶粘、卡合或焊接等方式固定于基板201上侧面2011上,在本实施例中,充满于引脚模板21容置通孔211的封胶层固化后便可紧固密封连接引脚模板21以及厚膜功能电路板20,下文中将进一步说明。
封胶层具有上胶层221及下胶层222。上胶层221充满于引脚模板21的容置空间中,并将装设于基板201上侧面2011的第一元器件组202包覆于其中。需要说明的是,为使上胶层221能完全将第一元器件组202包覆于其中而实现保护第一元器件组202免于受环境的损坏,容置通孔211的高度必须高于第一元器件组202中任一元器件的高度,也即,引脚模板21的高度D1必须高于第一元器件组202中最高的元器件的高度D2。下胶层222铺设于基板201下侧面2012上,并且将装设于其上的第二元器件组203完全包覆于其中。另一方面,由于在对该厚膜功能电路板20的引脚进行封装时,尽管位于基板201下侧面2012上位置与第一引脚焊盘204相对应的焊盘也对应厚膜功能电路板20的引脚功能,但第一引脚焊盘204与其电性连接,只需使第一引脚焊盘204外露出上封胶层221并承担厚膜功能电路板20与外部系统的电性接口作用即可,位于基板201下侧面2012上的焊盘可以包覆在下胶层222中而不影响厚膜功能电路板20的功能。在其他实施例中,引脚模板21也可以固定于基板201下侧面2012,从而使位于基板201下侧面2012上的焊盘显露出下胶层222并承担厚膜功能电路板20与外部系统的电性接口作用,其过程与本实施例相同,在此不再赘述。
在实际操作过程中,基板201按照厚膜集成电路布线图印刷腐蚀完成后,将第一、第二元器件组202、203按照电路要求装设于基板201上。第一引脚焊盘204对应该厚膜功能电路板20的引脚功能,起到该厚膜功能电路板20与外部系统的电性连接接口作用。引脚模板21放置于基板201上侧面2011之后,其多个第二引脚焊盘212与多个第一引脚焊盘204的位置分别一一对应。第二引脚焊盘212上垫部2121及下垫部2122之间由引脚通孔213内壁铜层214电性连接,第一引脚焊盘204与第二引脚焊盘212之间也充分电性连接,令第二引脚焊盘212对应厚膜功能电路板20的引脚功能。此时,装设于基板201上侧面2011的第一元器件组202显露于容置通孔211中。液态封胶材料如环氧树脂被灌注入引脚模板21容置通孔211与基板201之间形成的容置空间,固化后形成上胶层221将第一元器件组202包覆于其中。封胶材料的粘性使得引脚模板21紧固于基板201的上侧面2011,从而在第一引脚焊盘204与相对应的第二引脚焊盘212之间建立起具有稳定的电性连接状态,且,厚膜功能电路板20、引脚模板21和上胶层221之间形成密封连接。此外,也可以通过点焊连接第一引脚焊盘204和对应第二引脚焊盘212的下垫部2122,由此也可将引脚模板21紧固于基板201的上侧面2011。当然,在本实施例中,还可以根据所需要的上胶层221的厚度和形状来设置容置通孔211的大小与高度。可利用普通的封胶模具对装置于基板201下侧面2012的第二元器件组203进行封胶操作,形成下胶层222。
请参考图8与图9,图8为本实用新型厚膜集成电路封装组件的底板的部分结构示意图,图9为本实用新型厚膜集成电路封装组件的引脚板的部分结构示意图。本实用新型厚膜集成电路封装件在实际生产过程中时,可根据数量或者生产规模需要,将多个厚膜功能电路板20间隔排布地形成于底板24上,将多个引脚模板21对应多个厚膜功能电路板20间隔排布地形成于引脚板23上,如图8与图9所示。将引脚板23固定设置于底板24上,其上每一引脚模板21分别对应底板24上每一厚膜功能电路板20的基板201。将螺钉穿过定位孔234及235使得引脚板23与底板24固定连接在一起,形成整个的厚膜集成电路封装组件,当然,亦可采用粘合等方式将引脚板23与底板24固定连接在一起,此时该厚膜集成电路封装组件上具有间隔排布的多个尚未进行封胶的厚膜集成电路封装件。在其他实施例中,亦可将引脚板21固定设于底板24下方而形成多个尚未封胶的厚膜集成电路封装件,其过程与本实施例相同。
由于引脚板23已紧固于底板24上方,因而可保证各厚膜电路封装件上的第一引脚焊盘204与第二引脚焊盘212之间具有稳定的电性连接状态,使第二引脚焊盘212对应所在厚膜功能电路板20的引脚功能。液态封胶材料被灌注入每一厚膜功能电路板的引脚模板21容置通孔211与基板201之间的容置空间中,固化形成上胶层221,将显露于每一容置通孔211中的第一元器件组202包覆于其中以保护第一元器件组202免于受环境的损坏。再利用普通的封胶模具对底板24下侧面各厚膜集成电路封装件的第二元器件组203进行封胶操作即可,此时该厚膜集成电路封装组件上具有间隔分布的多个已完成封装的厚膜集成电路封装件,可达到批量生产的效果并且提高生产效率。使用时,可通过对厚膜集成电路封装组件进行裁切,形成单一的厚膜集成电路封装件,以便于使用。
本实用新型厚膜集成电路封装件,通过在厚膜功能电路板上固定设置引脚模板,并使引脚模板上的第二引脚焊盘电性连接至厚膜功能电路板对应引脚功能的第一引脚焊盘,使得第二引脚焊盘对应该厚膜功能电路板引脚的功能;同时,由于引脚模板与基板之间形成了容置空间作为灌胶窗口,封胶材料可从该灌胶窗口灌注而入,将装设于基板上的元器件包覆于其中,封装工艺简单快捷;而对装设于基板上无需引出引脚一侧的元器件的封胶操作则可利用普通封胶模具来完成。本实用新型厚膜集成电路封装件,厚膜功能电路板的引脚封装结构简单,无需引入相应的引线接合工艺,更无需预制封胶模具来对该厚膜功能电路板进行封胶,只要在现有的印刷电路板的制作工艺条件下便可实现,并且所需的封胶模具简单,封胶过程易掌控;再者,利用本实用新型的厚膜集成电路封装组件可便于批量生产多个厚膜集成电路封装件,大大提高生产效率。
以上所述仅为本实用新型的较佳实施例,并非用以限定本实用新型的权利要求范围,因此凡其它未脱离本实用新型所揭示的精神下所完成的等效改变或修饰,均应包含于本实用新型的权利要求范围内。
Claims (10)
1.一种厚膜集成电路封装件,包括厚膜功能电路板以及封胶层,其中,该厚膜功能电路板包括基板、装设于该基板上并包覆于所述封胶层中的元器件以及显露于该基板上的多个第一引脚焊盘,其特征在于:所述厚膜集成电路封装件还包括位于所述厚膜功能电路板上并与该厚膜功能电路板和所述封胶层密封连接的引脚模板,该引脚模板侧面上对应所述基板上的第一引脚焊盘设有多个第二引脚焊盘且于各第二引脚焊盘中形成有贯穿该引脚模板的引脚通孔,各第二引脚焊盘经所述引脚通孔与对应第一引脚焊盘电性连接。
2.如权利要求1所述的厚膜集成电路封装件,其特征在于:所述多个第一引脚焊盘显露于所述基板一侧;所述引脚模板位于所述基板该侧,且其上设有容置通孔,该引脚模板于其容置通孔与所述基板之间形成容置空间以将所述基板该侧的元器件和封胶层收容于其中。
3.如权利要求2所述的厚膜集成电路封装件,其特征在于:所述基板另一侧亦设有包覆于所述封胶层中的元器件。
4.如权利要求2所述的厚膜集成电路封装件,其特征在于:所述收容于所述容置空间中的封胶层通过灌胶成形于所述容置空间中。
5.如权利要求2所述的厚膜集成电路封装件,其特征在于:所述引脚模板的高度大于其所在所述基板一侧上的任一元器件的高度。
6.如权利要求1-5中任一项所述的厚膜集成电路封装件,其特征在于:所述引脚通孔内壁敷设有铜层,以电性连接所述第二引脚焊盘和对应第一引脚焊盘。
7.如权利要求1-5中任一项所述的厚膜集成电路封装件,其特征在于:所述第二引脚焊盘经导线与对应所述第一引脚焊盘电性连接;或者,所述第二引脚焊盘经焊接与对应所述第一引脚焊盘电性连接。
8.一种厚膜集成电路封装组件,其特征在于:包括底板以及引脚板,其中,所述底板上间隔排布有多个厚膜功能电路板,各厚膜功能电路板包括形成于所述底板的基板、装设于该基板上并包覆于封胶层中的元器件以及显露于该基板上的多个第一引脚焊盘;所述引脚板固定设置于所述底板上,其对应所述多个厚膜功能电路板设有多个引脚模板,各引脚模板与对应的所述厚膜功能电路板和包覆该厚膜功能电路板的元器件的封胶层密封连接,且其上对应该厚膜功能电路板的基板上的第一引脚焊盘设有多个第二引脚焊盘,且于各第二引脚焊盘中形成有贯穿该引脚模板的引脚通孔,各第二引脚焊盘经所述引脚通孔与对应第一引脚焊盘电性连接。
9.如权利要求8所述的厚膜集成电路封装组件,其特征在于:所述厚膜功能电路板的第一引脚焊盘显露于所述底板一侧;所述引脚模板位于所述底板该侧,且各引脚模板上设有容置通孔,各引脚模板于其容置通孔与对应的所述厚膜功能电路板的基板之间形成容置空间以将该厚膜功能电路板位于所述底板该侧的元器件和封胶层收容于其中。
10.如权利要求9所述的厚膜集成电路封装组件,其特征在于:所述引脚板螺接或粘合固定设置于所述底板上;所述收容于所述容置空间中的封胶层通过灌胶成形于所述容置空间中;所述引脚通孔内壁敷设有铜层,所述第二引脚焊盘经该铜层与对应所述第一引脚焊盘电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200920291814 CN201601125U (zh) | 2009-12-31 | 2009-12-31 | 厚膜集成电路封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200920291814 CN201601125U (zh) | 2009-12-31 | 2009-12-31 | 厚膜集成电路封装件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201601125U true CN201601125U (zh) | 2010-10-06 |
Family
ID=42812187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200920291814 Expired - Fee Related CN201601125U (zh) | 2009-12-31 | 2009-12-31 | 厚膜集成电路封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201601125U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112309998A (zh) * | 2019-07-30 | 2021-02-02 | 华为技术有限公司 | 封装器件及其制备方法、电子设备 |
-
2009
- 2009-12-31 CN CN 200920291814 patent/CN201601125U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112309998A (zh) * | 2019-07-30 | 2021-02-02 | 华为技术有限公司 | 封装器件及其制备方法、电子设备 |
CN112309998B (zh) * | 2019-07-30 | 2023-05-16 | 华为技术有限公司 | 封装器件及其制备方法、电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100527412C (zh) | 电子电路模块及其制造方法 | |
CN103474406A (zh) | 一种aaqfn框架产品无铜扁平封装件及其制作工艺 | |
WO2007084328A2 (en) | High power module with open frame package | |
CN102132404A (zh) | 半导体封装件以及具有提高的布线设计灵活性的走线基板及其制造方法 | |
CN101350318B (zh) | 电子封装及电子装置 | |
CN102110672B (zh) | 芯片堆叠封装结构及其制造方法 | |
CN107154385A (zh) | 堆叠封装结构及其制造方法 | |
CN203367241U (zh) | 功率模块pcb板安装结构及功率模块 | |
CN106816416A (zh) | 半导体嵌入式混合封装结构及其制作方法 | |
CN105280624A (zh) | 电子装置模块及其制造方法 | |
US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
CN102937663B (zh) | 智能电表核心模块的封装结构及封装方法 | |
CN201601125U (zh) | 厚膜集成电路封装件 | |
CN102136459B (zh) | 封装结构及其制法 | |
CN201490179U (zh) | 电路板结构 | |
KR100913171B1 (ko) | 스택 패키지의 제조방법 | |
CN104769712A (zh) | 包括嵌入式控制器裸芯的半导体器件和其制造方法 | |
CN101017701A (zh) | 背贴式内存封装结构及其制造方法 | |
CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
CN104470210A (zh) | 电路板及其制造方法和显示装置 | |
CN117480601A (zh) | 封装结构、其制备方法、封装模组及电子设备 | |
JP2007324294A (ja) | 半導体装置 | |
CN102412241B (zh) | 半导体芯片封装件及其制造方法 | |
CN101378023B (zh) | 半导体封装件及其制法 | |
CN203521396U (zh) | 一种aaqfn框架产品无铜扁平封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101006 Termination date: 20151231 |
|
EXPY | Termination of patent right or utility model |