CN1189690A - 树脂密封型半导体器件 - Google Patents

树脂密封型半导体器件 Download PDF

Info

Publication number
CN1189690A
CN1189690A CN 98103996 CN98103996A CN1189690A CN 1189690 A CN1189690 A CN 1189690A CN 98103996 CN98103996 CN 98103996 CN 98103996 A CN98103996 A CN 98103996A CN 1189690 A CN1189690 A CN 1189690A
Authority
CN
China
Prior art keywords
pin
semiconductor device
circuit production
production surface
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 98103996
Other languages
English (en)
Inventor
安在宪隆
大内伸仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to CN 98103996 priority Critical patent/CN1189690A/zh
Publication of CN1189690A publication Critical patent/CN1189690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种树脂密封型半导体器杆,在通过模塑制造时能很难产生树脂毛刺并限制了焊膏中的裂缝,在用于覆盖半导体芯片的电路制作表面的密封树脂本体上制作台阶部分,使管腿从这个裸露的表面暴露出来,并把焊膏隆起连接到这些管腿。

Description

树脂密封型半导体器件
本发明一般涉及半导体器件，尤其涉及被称为芯片级封装的树脂密封型半导体器件结构，在该结构中所提供的引脚在半导体芯片的尺寸范围内。
随着IC卡(集成电路)和存储卡的发展，要求作在这些卡中的半导体器件器件的厚度愈来愈薄，尺寸愈来愈小。所开发的芯片级封装满足这些要求，这种封装通过使引脚在芯片的尺寸范围内连接到半导体芯片的电路制作表面来减小整体尺寸，以及通过使与电路制作表面相反的表面暴露在外面形成密封树脂层来减少厚度。
结构图6(a)和图6(b)说明现有技术中芯片级封装的一个树脂密封型半导体器件。图6(a)的透视图说明其外貌。图6(b)是沿着图6(a)的A-A线的放大截面图。该半导体器件包括一个半导体芯片1，以及作在作为其一个表面的电路制作表面1a的中心部分的多个电极2。
引脚4是两点之间的一个弯曲的金属片。引脚4的电极连接部分4a通过具有绝缘特性的粘结条3固定到电路制作表面1a的中心部分，引脚4的外部连接部分4b与电极连接部分4a相隔一个台阶，二者基本平行。倾斜的中间部分4c用来连接电极连接部分4a和外部连接部分4b，引脚4的电极连接部分4a通过金属丝5电连接到电极2。外部连接部分4b以预定的间距相对于电路制作表面1a排列。
通过模塑用密封树脂层6密封半导体芯片1的电路制作表面1a及其周界表面，模塑时只有引脚4的外部连接部分4b暴露在外面。另一方面，与半导体芯片1的电路制作表面1a相对的背面1b不被密封树脂层6覆盖，也暴露在外面。
用下例的工艺制作这种结构的半导体器件。
开始，用粘结条3把模制的引脚框架的引脚4固定到半导体芯片1的电路制作表面1a上，然后通过压焊金属丝5把引脚4的电极连接部分4a电连接到半导体芯片1的电极2。为了压焊金属丝，制作引脚框架时电极连接部分4a要镀银。
接着，在引脚框架固定的状态下把半导体芯片1安装到用于模塑的底模中。此时半导体芯片1是这样安装的：其背面1b与用于模塑的底模的底部接触，而引脚框架的框架部分放在底模框架的预定位置处。进一步用与底模成对的顶模覆盖安装了半导体芯片1的底模，并通过门向模型内灌入液态的模塑树脂。模塑树脂变硬后，从模型中取出用密封树脂层6模塑后的半导体芯片，把引脚框架的不必要部分去掉。然后给引脚4的外部连接部分4b镀银，以用于焊接，这样完成了该半导体器件。
当把这种结构的半导体器件封装在印刷电路板上时，在印刷电路板的元件安装表面上的底印上用丝网印刷等涂敷膏状的焊膏。然后这样安装该半导体器件，使其引脚4的外部连接部分4b与膏状焊膏的上面接触。把这样安装后的半导体器件放到回流设备中在足以使膏状焊膏融化的约300℃的温度下加热，由此把该半导体器件焊接到印刷电路板上。
然而，在常规的树脂密封型半导体器件中主要存在两个固有的问题，如图7(a)及图7(b)所示。第一个问题是模塑时模塑树脂会排出到该半导体器件的引脚4的外部连接部分4b上，结果产生透视图3(a)所示的所谓的树脂毛刺7。当把引脚框架安装到模型中时，在空腔中引脚4的外部连接部分4b处于不固定状态，没有使它压向顶模的内部上表面的设施。因此与顶模的连接不牢，灌入模型的模塑树脂很可能渗入外部连接部分4b和顶模的内部上表面之间，因而产生树脂毛刺7。树脂毛刺7妨碍该半导体器件焊接到印刷电路板上，因此有必要在封装到印刷电路板前用例如高压水冲刷等措施去除树脂毛刺7。这带来了工艺步骤增加的问题。
此外，和第一个问题相伴的另一个问题是现有技术的树脂密封型半导体器件要求在形成密封树脂层之前及之后对引脚4进行两次镀敷工艺。尤其是如果如上所述产生了树脂毛刺7，就必须有去除毛刺的工艺，因此为了焊接的对外部连接部分4b的镀银工艺必须在去除毛刺的工艺后完成。而另一方面，要求对于用来压焊金属丝的电极连接部分4a的镀银工艺应在制造引脚框架时完成。
第二个问题是会在用于连接印刷电路板8上的底印9的焊膏10中产生裂缝11，如图7(b)封装在印刷电路板上的半导体器件所示。这种裂缝来源于焊膏10易碎的裂痕，在封装到印刷电路板之后，当使用环境中温度波动范围很大时，或在回流设备中加热后冷却到常温时都会产生这种裂痕，由于在密封树脂层6和印刷电路板8之间的热膨胀系数不同，产生施加在焊膏10上的应力。如果在焊膏10中产生裂缝11，会产生问题，使得印刷电路板8和该半导体器件之间的机械连接强度降低，电连接变得不稳定。
因此，本发明的主要目的是解决现有技术固有的的上述问题，提供一种在模塑工艺中不易产生毛刺及防止在焊膏中产生裂缝的树脂密封型半导体器件。
为了实现上述目的，根据本发明的树脂密封型半导体器件包括：包含作在电路制作表面中心部位的诸多电极的半导体芯片，用具有绝缘性能的粘结层固定在电路制作表面上的诸多引脚，这些引脚平行于电路制作表面排列，其作为电极连接部分的一端位于电路制作表面的中心部分，其作为外部连接部分的另一端位于电路制作表面的外缘。这种半导体器件还包括使多个引脚的电极连接部分与多个电极电连接的连接部件，及通过模塑形成的密封树脂层，该密封树脂层覆盖着诸多引脚、电路制作表面及连接部件，但把与电路制作表面相对的另一个表面及引脚的外部连接部分的裸露表面暴露在外面，还包括凸出部分，每一个凸出部分都位于电路制作表面的中心部位，从裸露的表面凸起一个台阶，在裸露的表面上的每一个凸起上形成一个隆起，比密封树脂层的凸出部分高出一个固定的尺寸。
根据上述结构，该半导体芯片的内部电路通过连接部分和引脚电连接到隆起处，隆起连接到印刷电路板上的连线，因此信号能输入输出到安装在印刷电路板上的外部电路。
另外，制造具有上述结构的树脂密封型半导体器件要顺序执行下述工艺：通过在该半导体器件的电路制作表面的外围部分提供的粘结层固定引脚，通过连接部件分别把引脚的电连接部分电连接到半导体芯片上的电极，把完成了上述两步工艺的半导体芯片安粘到用于模塑的模型中去，模塑密封树脂层使其覆盖诸多引脚、电路制作表面及连接部件，和电路制作表面相对的外部连接部分的表面暴露在外面，在诸多引脚各自的裸露表面上制作隆起。
连接层可以使用具有绝缘性能的粘结条。另外，连接部件可以使用压焊丝。引脚的外部连接部分的裸露表面可以可以形成凹陷，隆起可以固定在凹陷中。在这种情况下要求凹陷的内表面镀敷金属以用于焊接。
隆起可以沿着比凸出部分的裸露表面高出的台阶区域排成一行。在这种情况下，隆起可以与密封树脂层的台阶区域临接排列。根据一个实施方式，制作的密封树脂层的台阶部分基本上呈平面形状。而根据另一个实施方式，制作的密封树脂层的台阶区域由凸出部分和凹进部分交替构成，因此从另外的区域到电路制作表面的中心部分的覆盖着多个引脚的台阶区域的面积减小。
另外，根据本发明固定在印刷电路板上的树脂密封型半导体器件的组成如下：包含作在面对印刷电路板的电路制作表面的中心部位的诸多电极的半导体芯片，分别电连接到诸多电极上并基本平行于电路制作表面的诸多片带状引脚，覆盖着诸多引脚的每一个的某个部分及电路制作表面的密封树脂层，以及用来连接到印刷电路板的凸出部分，这些凸出部分在电路制作表面的中心处比引脚凸出一个台阶，用于分别连接暴露在密封树脂层外的引脚的裸露表面到印刷电路板上的图形的诸多隆起。
下面结合附图的描述将使本发明的其它目的和优点变得明显，其中：
透视图1(a)表示根据本发明的第一实施方式的树脂密封型半导体器件；图1(b)是沿着图1(a)的A-A线的截面图；图1(c)是一个截面图，表示其封装在印刷电路板上的状态。
图2表示图1的树脂密封型半导体器件的制造工艺；
透视图3(a)表示本发明第二实施方式的树脂密封型半导体器件；图3(b)表示沿着图3(a)的A-A线的截面的一部分；
截面图4表示改进后的图3的器件；
平面图5(a)表示第三实施方式的树脂密封型半导体器件的某些区域；图5(b)是沿着图5(a)的B-B线的截面图；
图6(a)是现有技术的树脂密封型半导体器件的透视图；图6(b)沿着图6(a)的A-A线的截面图；及
透视图7(a)表示现有技术树脂密封型半导体器件固有的第一个问题；截面图7(b)表示封装后的现有技术树脂密封型半导体器件在密封后固有的第二个问题。
在此将描述根据本发明的树脂密封型半导体器件的实施方式。图1(a)和1(b)表示了本发明第一实施方式的树脂密封型半导体器件的结构。透视图1(a)表示出其外貌。图1(b)表示沿着图1(a)的A-A线的截面。
第一实施方式的树脂密封型半导体器件包括一个假定为平行六面体形状的半导体芯片21，作在作为芯片21的一个表面的电路制作表面21a的中心部分、用来把半导体芯片21的内部电路连接到外部的诸多电极22。在第一实施方式中总共八个电极22以四排两列沿着电路制作表面的纵向排列。
每条宽0.8mm的绝缘粘结条23作为粘结层沿着电路制作表面21a的外围部分纵向展开。粘结条23的基层的两个表面由例如厚约50μm的聚酰亚胺(polyimid)构成，再分别覆盖着厚约25μm的热塑树脂。然后通过这些粘结条23把每一个都呈条片状的诸多引脚24固定到电路制作表面上。引脚24和电极22成一一对应。因此在本实施方式中总共固定八条引脚-每边四条。
当该半导体器件被封装在印刷电路板上时，引脚24是用于电和机械连接的引出线，它是由例如Fe-Ni合金等金属构成的金属片，厚约0.1mm，宽约1mm。在本实施方式中，引脚不象在现有技术中的平面封装一样伸出到半导体芯片的外面来，而是为了减小该半导体器件本身的尺寸把引脚剪切到适应于电路制作表面21a的长度。
引脚24平行于电路制作表面21a排列，因此作为其一端的电路连接部分24a位于电路制作表面21a的中心部分，而作为其另一端的外部连接部分位于电路制作表面21a的外缘。为了焊接，对电极连接部分24a与电路制作表面相对的表面(图1(b)的上表面)镀金属层，例如镀银，然后通过压焊丝(连接部件)25，例如金丝等，把电极连接部分24a的镀层区域电连接到电极22。
然后通过模塑用环氧树脂等制成的密封树脂层26覆盖该半导体芯片的电路制作表面21a及侧面21b、压焊丝25及电极连接部分24a。和电路制作表面21a相对的外部连接部分24b的裸露表面24c，以及和半导体芯片21的电路制作表面21a相对的背面21c都不被密封树脂层26密封，而是暴露在外面。密封树脂层26包括比在电路制作表面21a中心部分的引脚24的裸露表面24c凸出一个台阶的凸出部分26a。这个从引脚24的裸露表面24c凸出部分26a的升高部分被定义作密封树脂层的台阶部分26b。在第一实施方式中该台阶部分26b做成平面形状。
每个引脚24的裸露表面24c都作出凹陷24x，其直径为，例如约0.2mm，深度约为40μm，这些凹陷24x的内表面都镀敷金属，例如镀银，以用于焊接。各个引脚24的每个凹陷24x都形成焊膏隆起27。该焊膏隆起27固定到引脚24上，焊膏隆起27的高度比覆盖着电路制作表面21a的密封树脂层26的凸出部分26a高出一个固定的尺寸。例如，如果从引脚24起的密封树脂层26的高度约为0.15mm，则焊膏隆起27的高度约为0.5mm。按照第一实施方式，在密封树脂层26的凸出部分26b的两侧，和各台阶部分26b相距一个固定的距离，焊膏隆起27成直线排列。。
截面图1(c)说明第一实施方式中树脂密封型半导体器件是如何焊接到印刷电路板上的。当把树脂密封型半导体器件封装到印刷电路板上时，通过丝网印刷把用于焊接的助焊剂覆盖到印刷电路板的元件安装表面上的底印上。然后安装该半导体器件，使得焊膏隆起27与底印接触，放入回流设备中，加热到约300℃。于是焊膏隆起27融化，因此使该半导体器件焊接到印刷电路板8上。在焊接状态下，密封树脂层的凸出部分26a与印刷电路板8接触，通过由于融化变形的焊膏隆起27a使引脚24电连接到印刷电路板上的底印(一个电路图形)9上。因此该半导体芯片21通过焊膏隆起27、引脚24及压焊丝25连接到外部电路，从而使信号输入输出到外部电路。
下面将参考图2来说明第一种实施方式中树脂密封型半导体器件的制作工艺。这种半导体器件通过下述工艺(1)-(4)制造。
(1)图2(a)所示的工艺
开始，用预定的图形冲压制出厚约0.1mm由例如Fe-Ni合金等材料构成的金属片来制成引脚框架30。引脚框架30包括框架部分31和从该框架部分31呈梳状向内伸展的引脚部分32。假定引脚部分32的形状为当引脚框架30的框架部分31被剪切掉时，留下来的部分呈图1所示的引脚24的形状。注意该框架部分31还在冲压出图形的同时形成有定位工艺用的孔31a。
接着通过刻蚀在引脚框架30的一个表面30a上每个引脚部分32框架部分31一侧的外围处制作凹陷24x。然后将凹陷24x的内表面和引脚部分32的前端33镀银，以用于焊接，这样制成如图2(a)所示的引脚框架30。
(2)图2(b)所示的工艺
图2(b)是一个说明性的装配图，说明半导体芯片21是如何连接到引脚框架30上的。粘结条23粘结到和引脚框架30的表面30a相对的背面30b的引脚部分32上。接下来在约400℃的温度下把粘结条23热粘结到半导体芯片21的电路制作表面21a上。在引脚框架30因此被粘结到半导体芯片21上后，通过压焊丝25把引脚部分32的前端的镀银区域电连接到半导体芯片21的电极22。
(3)图2(c)所示的工艺
截面图2(c)说明用于模塑工艺的在顶模和底模41，42里的引脚框架30的安装状态。固定了半导体芯片的引脚框架30在定位工艺中用孔31a来定位，并被安装到用于模塑工艺的顶模和底模中的预定位置处。底模41的平面形状比半导体芯片21的电路制作表面21a稍宽，包括一个形状基本相同的空腔41a。空腔41a的深度正好等于半导体芯片21与粘结条23的厚度之和。由于这种结构，当半导体芯片21安装到底模41内时，半导体芯片21的背面21c和底模41的空腔41a的底面紧密配合，从而引脚框架30的框架部分31也和沿着空腔41a的外缘形成的基面41b紧密配合。
接着，与底模41成对的顶模42覆盖在底模41的预定位置上。顶模42也有一个空腔42a，它的窗口宽度比底模41的空腔41a的窗口宽度稍窄，沿着空腔42a的外缘形成基平面42b。顶模42的空腔42a的深度大于从引脚框架30的表面30a到压焊丝25的凸出量。用预定的压力使顶模和底模41，42配合，这时粘结了粘结条23的半导体芯片21的背面21c与底模41的空腔41a的底面接触，引脚框架30的引脚部分32与顶模42的基平面接触。这样，在引脚部分32和粘结条23间的连接区域被夹在顶模和底模41，42之间被固定。固定了引脚框架30的芯片21被安装到顶模和底模41，42中，模塑树脂，例如融化成液态的环氧树脂通过门灌入空腔41a和42a中。
(4)图2(d)所示的工艺
如图2(b)所示，当模塑树脂变硬以后，取出被密封树脂层26模塑的半导体芯片21，把引脚框架30的不必要部分剪切掉。然后用用于焊接的助焊剂覆盖制作在引脚24的裸露表面24c上形成的凹陷24c上，安装在其上的焊球的直径约为0.5mm，在例如240℃下执行回流工艺。因而在凹陷24x中形成焊膏隆起27，这样完成了如图1(a)所示的树脂密封型半导体器件。
由于上述结构，第一种实施方式中的树脂密封型半导体器件表现出下述优点(i)-(v)：
(i)和在现有技术中一样，引脚24采用条片型，没有台阶部分。此外，引脚24通过粘结条23支撑在与底模41接触的半导体芯片21上，因此被固定，引脚24的裸露表面24c和顶模42的基面42b紧密配合。因此树脂渗入顶模42和裸露表面24c间变硬，能阻止在引脚上产生树脂毛刺。
(ii)当把半导体芯片封装到印刷电路板上时，用于连接印刷电路板和引脚24的焊膏隆起27的厚度相对较厚，因此由于印刷电路板与密封树脂层26间热膨胀系数的差别由温度变化引起的应力可以被分散，消除了在焊膏隆起27中产生裂缝的可能性。
(iii)半导体芯片21的背面21c没有被密封树脂层26覆盖，而是裸露在外，因此有热辐射的功能。
(iv)引脚24采取条片形状，没有台阶部分，因此引脚框架30容易制造。
(v)在引脚24的裸露表面24c不易产生树脂毛刺，不必执行清除树脂毛刺的步骤。制造引脚框架时，可以用同样的金属同时对用于焊膏的外部连接部分24b的凹陷部分24x和用于压焊金属丝的电极连接部分24c进行金属镀敷。
截面图3(a)-3(b)说明根据本发明的树脂密封型半导体器件的第二实施方式。图3(a)是整体的透视图。图3(b)是沿着图3(b)的A-A线的截面图，只表示了图3(a)的右边部分。在第二实施方式中的该半导体器件中密封树脂层26的台阶部分26b基本做成平面形状，焊膏隆起27与台阶部分26b相接触固定到引脚24的裸露表面24c上。除了用于固定焊膏隆起27的位置以外，第二实施方式中的半导体器件的结构与第一实施方式中相同。虽然省略了说明，在根据第二实施方式的半导体器件中，焊膏隆起27也沿着台阶区域26b排列成两条直线。
当分别在诸多引脚24上形成焊膏隆起27时，如果试图在引脚24的裸露表面24c的中心部位形成焊膏隆起27，为了使焊膏隆起27排列成直线，很难放置这些焊膏隆起27。而在第二实施方式中当把焊膏隆起27沿着台阶部分26b安置时，焊膏隆起27很容易成直线排列。
另外，在用回流设备固定焊膏前的步骤中，焊球排列在覆盖着引脚24的裸露表面24c的液态助焊剂上，如果焊球排列在裸露表面24c的中间部分，则焊球很容易移动，结果不可能使诸多焊膏隆起27成直线排列并固定。与这种安排相反，如果象在第二实施方式中，焊膏隆起27沿着台阶部分26b排列，在焊膏隆起27被固定前，助焊剂40不仅覆盖引脚24的裸露表面，也覆盖密封树脂层26的台阶部分26b，如图4所示，由于液态助焊剂40的表面张力(作用于图中的箭头方向)足以在回流工艺前阻止焊球的移动，因此把焊膏隆起27向内推向与台阶部分临接的区域。要附带说明的是图4中有些夸张，助焊剂40比实际尺寸厚。
图5(a)和图5(b)说明根据本发明的树脂密封型半导体器件的第三实施方式。图5(a)是平面图。图5(b)是沿着图5(a)的A-A线的截面图。在第三实施方式的半导体器件中，密封树脂层26的台阶部分26e的形状如图5(a)所示是由凹进部分26f和凸出部分26g交替构成，覆盖引脚24的区域从另一面向电路制作表面21a的中心面(图中的左面)缩进。焊膏隆起27固定到凹进部分26f的一部分中，两边与凸出部分26的角接触。
根据第三实施方式的结构，诸多焊膏隆起27能精确地排列成直线并固定。注意，以上讨论的各个实施方式产生树脂毛刺的可能性都比现有技术小，然而由于安装到模型中的某些麻烦，还可能产生树脂毛刺。树脂毛刺非常可能产生在紧挨着引脚24的密封树脂层26处，因此在第二实施方式中，如果把焊膏隆起27与台阶部分26b接触并固定，则树脂毛刺可能会妨碍焊膏隆起27的固定。根据第三实施方式，由于在覆盖引脚24的区域形成凹进部分26f，因此即使产生树脂毛刺41，它到达固定焊膏隆起27的位置的可能性也很小。如果在引脚24处也产生树脂毛刺，不用进行去除树脂毛刺41的步骤也能固定焊膏隆起27。
注意本发明不仅限于以上讨论的实施方式，它可以各种方式改进。以下的(a)-(f)说明这些改进。
(a)在每个实施方式的树脂密封型半导体器件中在半导体芯片21上总共包括八个电极及八条引脚。电极22及相应于电极的引脚24的数目不仅局限于8，相应于半导体芯片所包含的电路规模，可以有必要数量的电极22和引脚24。再有，引脚所在的区域不仅限于电路制作表面21a周界的两侧，如以上每个实施方式所述，而是可以扩展到其周界的四侧。
(b)至于粘结层，可以通过涂敷预定厚度的具有绝缘特性的粘结剂来代替各个实施方式中所用的粘结条23把引脚24固定到半导体芯片21上。
(c)至于用于电连接电极22到引脚24的连接部件，也可以用具有导电性能的粘结剂来代替各个实施方式中的压焊丝25。
(d)图2表示第一实施方式中的树脂密封型半导体器件的制造方法的一个例子。然而根据本发明制造树脂密封型半导体器件的方法不仅限于上述制造方法。例如引脚框架30不用冲压出金属片的方法制造，而是开始作为单独部件制造的引脚24可以是单独的或用纸带捆绑着固定到半导体芯片21上。
(e)粘结条23、引脚24及压焊丝25的材料不局限于上述材料，鉴于制造方法及成本可以选择使用合适的材料。
(f)在每一种实施方式中半导体芯片21的背面21c都是裸露的，没有覆盖密封树脂层26。然而如果需要电绝缘，背面21c也可以覆盖密封树脂层26。
如上所述，根据本发明引脚采用条片状，没有台阶部分，不象现有技术，因此引脚框架容易制造。此外由于引脚和半导体芯片间的距离不随引脚中的各部分的位置改变，因此很容易把引脚牢固地固定到半导体芯片上，并且加强了引脚的裸露表面和模型间的粘结，因而很容易避免产生树脂毛刺。此外，隆起高于密封树脂层的凸出部分，因此厚度比现有技术的厚。这样在封装到印刷电路板上以后，分散了由于温度变化产生的应力，有可能限制了在隆起中裂缝的产生。
另外，和电路制作表面相对的半导体芯片的背面没有被密封树脂层覆盖，而是裸露在外面，这种情况下半导体芯片的热量很容易辐射出去。再有，在这种情况下，当安装到模型中时，该半导体芯片与一个模型的底面接触，因此，固定到电路制作表面的引脚受到坚固的支撑，因此能阻止树脂渗入另一个模型和引脚的裸露表面之间。
注意当被固定时，隆起可以沿着密封树脂层的凸出部分排列，这利于每个隆起的定位工艺，并使诸多隆起能很容易地排列成直线。在这种情况下，如果覆盖着引脚的台阶部分的区域从另一面向电路制作表面的中心部分缩进，可能产生树脂毛刺的区域就会离开隆起固定的区域。这样即使有树脂毛刺产生，不用去除毛刺也能固定隆起。
很明显，在本发明中，基于本发明可能产生范围广泛的不同的工作模式而不违背本发明的实质和范围。除了所附的权利说明外本发明不受其具体的工作模式限制。

Claims (13)

1.一种树脂密封型半导体器件包括：
包含制作在电路制作表面的中心部位的多个电极的半导体芯片；
利用具有绝缘性能的粘结层固定到所述电路制作表面的多个引脚，引脚平行于所述电路制作表面排列，其作为电极连接部分的一端位于所述电路制作表面的中心部位，其作为外部连接部分的另一端位于所述电路制作表面的外缘；
用于把所述多个引脚的电极连接部分电连接到所述多个电极的连接部件；
通过模塑制造覆盖着所述多个引脚、所述电路制作表面及所述连接部件的密封树脂层，同时使与所述电路制作表面相对的所述外部连接部分的裸露表面暴露在外，并使其包含每个都从所述电路制作表面的中心部位的所述裸露表面凸出一个台阶的凸出部分；以及
在每个所述裸露表面上的隆起。
2.根据权利要求1的树脂密封型半导体器件，其所述的粘结层是具有绝缘性能的粘结条，所述的连接部件是压焊丝(bonding wire)。
3.根据权利要求1和2中的任何一种树脂密封型半导体器件，其所述的外部连接部分的所述裸露表面作出凹进部分，所述隆起固定其内，所述凹进部分的内表面镀敷金属以用于焊接。
4.一种树脂密封型半导体器件包括：
包含制作在电路制作表面的中心部位的多个电极的半导体芯片；
分别电连接到所述多个电极并基本平行于所述电路制作表面排列的多个条片形引脚；
制作的密封树脂层覆盖着所述多个引脚各自的某些部分及所述电路制作表面，该密封树脂层包含凸出部分，每个凸出部分都从位于所述电路制作表面的中心处的所述引脚凸出一个台阶；以及
分别制作在暴露在所述密封树脂层外所述引脚的所述裸露表面上的多个隆起。
5.根据权利要求1至4中的任何一种树脂密封型半导体器件，其中所述的隆起作在高于所述凸出部分一个固定的尺寸的所述裸露表面上。
6.根据权利要求1至5中的任何一种树脂密封型半导体器件，其中与所述电路制作表面相对的所述的半导体芯片的背面暴露在外面，没有覆盖着所述密封树脂层。
7.根据权利要求1至6中的任何一种树脂密封型半导体器件，其中所述隆起沿着作为从所述凸出部分的所述裸露表面的高出部分的台阶区域成直线排列。
8.根据权利要求7的树脂密封型半导体器件，其中所述隆起与所述台阶区域相临接排列。
9.根据权利要求8的树脂密封型半导体器件，其中所述密封树脂层的所述台阶部分基本做成平面形。
10.根据权利要求8的树脂密封型半导体器件，其中所述密封树脂层的所述台阶部分做成由凸出部分和凹进部分组成的交替结构，使覆盖着所述多个引脚的所述台阶部分的区域从另外的区域向所述电路制作表面的中心部位缩进。
11.一种固定在印刷电路板上的树脂密封型半导体器件，包括：
包含面向所述印刷电路板位于电路制作表面的中心部分制作的多个电极的半导体芯片；
分别电连接到所述多个电极、基本平行于所述电路制作表面排列的多个条片形引脚；
覆盖着所述多个引脚各自的某些部位及所述电路制作表面的所述密封树脂层，其包括凸出部分，每个凸出部分都临接所述印刷电路板，从位于所述电路制作表面的中心的所述引脚凸出一个台阶；以及
把暴露在所述密封树脂层外的所述引脚的所述裸露表面分别连接到所述印刷电路板上的电路图形上的多个隆起。
12.根据权利要求11的树脂密封型半导体器件，其中通过具有绝缘性能的粘结层把所述引脚粘结到所述电路制作表面，使所述引脚作为电极连接部分的一端位于所述电路制作表面的中心部分，而作为外部连接部分的另一端位于所述电路制作表面的外缘。
13.一种树脂密封型半导体器件，包括：
包含作在电路制作表面上多个电极的半导体芯片；
固定在该芯片上的多个引脚，每个引脚都具有与所述电极电连接的一端和另一端；
覆盖所述引脚的一端及所述电极的密封树脂；
作在所述引脚所述的另一端的多个隆起。
CN 98103996 1997-01-20 1998-01-19 树脂密封型半导体器件 Pending CN1189690A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 98103996 CN1189690A (zh) 1997-01-20 1998-01-19 树脂密封型半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP007519/97 1997-01-20
JP274392/97 1997-10-07
CN 98103996 CN1189690A (zh) 1997-01-20 1998-01-19 树脂密封型半导体器件

Publications (1)

Publication Number Publication Date
CN1189690A true CN1189690A (zh) 1998-08-05

Family

ID=5218134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 98103996 Pending CN1189690A (zh) 1997-01-20 1998-01-19 树脂密封型半导体器件

Country Status (1)

Country Link
CN (1) CN1189690A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101151722B (zh) * 2005-03-22 2012-07-25 导电喷墨技术有限公司 物品的处理
CN101015053B (zh) * 2004-11-25 2012-10-03 罗姆股份有限公司 半导体装置
CN103999557A (zh) * 2011-12-21 2014-08-20 罗伯特·博世有限公司 用于机动车的控制器
CN112309998A (zh) * 2019-07-30 2021-02-02 华为技术有限公司 封装器件及其制备方法、电子设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101015053B (zh) * 2004-11-25 2012-10-03 罗姆股份有限公司 半导体装置
CN101151722B (zh) * 2005-03-22 2012-07-25 导电喷墨技术有限公司 物品的处理
CN103999557A (zh) * 2011-12-21 2014-08-20 罗伯特·博世有限公司 用于机动车的控制器
CN112309998A (zh) * 2019-07-30 2021-02-02 华为技术有限公司 封装器件及其制备方法、电子设备
CN112309998B (zh) * 2019-07-30 2023-05-16 华为技术有限公司 封装器件及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
JP4422094B2 (ja) 半導体装置
EP2963684B1 (en) Power semiconductor device
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
CN100517682C (zh) 半导体器件及其制造方法
CN1235288C (zh) 导线接合性增强的半导体器件组件
US20080224282A1 (en) Semiconductor device and method of manufacturing the same
CN1047470C (zh) 半导体器件
US20020037604A1 (en) Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
CN1104741C (zh) 半导体封装及其制造方法
JP3146452B2 (ja) 面実装型ｌｅｄ素子及びその製造方法
CN101611484A (zh) 无引脚半导体封装及其制造方法
CN1751390A (zh) 包括无源器件的引线框架
CN1961415A (zh) 灵活的引线框架结构以及形成集成电路封装件的方法
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
CN101068005A (zh) 由多个金属层制成的半导体装置封装引线框架
JP2003282809A (ja) 半導体装置およびその製造方法
JP2010272556A (ja) モールドパッケージおよびその製造方法
CN1059053C (zh) 侧面有凸缘的密封式半导体器件及其制造方法
CN1189690A (zh) 树脂密封型半导体器件
US6891254B2 (en) Semiconductor device with protrusions
JP2009206406A (ja) パワー半導体装置
CN205319149U (zh) 半导体封装体
JPH11260968A (ja) 複合半導体装置
JPH10284516A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication