JP4347231B2 - マルチフェーズｄｃ−ｄｃコンバータ及びマルチフェーズｄｃ−ｄｃコンバータの制御回路 - Google Patents
マルチフェーズｄｃ−ｄｃコンバータ及びマルチフェーズｄｃ−ｄｃコンバータの制御回路 Download PDFInfo
- Publication number
- JP4347231B2 JP4347231B2 JP2005020141A JP2005020141A JP4347231B2 JP 4347231 B2 JP4347231 B2 JP 4347231B2 JP 2005020141 A JP2005020141 A JP 2005020141A JP 2005020141 A JP2005020141 A JP 2005020141A JP 4347231 B2 JP4347231 B2 JP 4347231B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007850 degeneration Effects 0.000 claims description 111
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 54
- 238000001514 detection method Methods 0.000 description 45
- 238000010586 diagram Methods 0.000 description 20
- 230000004044 response Effects 0.000 description 19
- 230000001360 synchronised effect Effects 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 17
- 238000009499 grossing Methods 0.000 description 14
- 230000000295 complement effect Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000004043 responsiveness Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、マルチフェーズＤＣ−ＤＣコンバータ及びマルチフェーズＤＣ−ＤＣコンバータの制御回路に関するものである。
携帯型電子機器装置等に使用されるＣＰＵ等の半導体装置は、処理速度の高速化及び高機能化とともに、動作電圧の低電圧化及び大電流化が進んでいる。これにともない、ＤＣ−ＤＣコンバータの出力も低電圧化及び大電流化が要求されるとともに、ＣＰＵの急激な負荷変動に対する追随性の向上が必要となっている。急激な負荷変動に対する追随性の向上を図るための手段として、複数のＤＣ−ＤＣコンバータを並列に動作させるマルチフェーズＤＣ−ＤＣコンバータが実用化されている。そして、並列に動作するＤＣ−ＤＣコンバータの出力電流の平準化を図ることが必要となっている。
携帯型電子機器装置等に使用されるＣＰＵ等の半導体装置は、処理速度の高速化及び高機能化とともに、動作電圧の低電圧化及び大電流化が進んでいる。これにともない、ＤＣ−ＤＣコンバータの出力も低電圧化及び大電流化が要求されるとともに、ＣＰＵの急激な負荷変動に対する追随性の向上が必要となっている。急激な負荷変動に対する追随性の向上を図るための手段として、複数のＤＣ−ＤＣコンバータを並列に動作させるマルチフェーズＤＣ−ＤＣコンバータが実用化されている。そして、並列に動作するＤＣ−ＤＣコンバータの出力電流の平準化を図ることが必要となっている。
従来、複数のＤＣ−ＤＣコンバータを並列接続して、各ＤＣ−ＤＣコンバータのスイッチングのタイミング（位相）をずらして動作させるマルチフェーズＤＣ−ＤＣコンバータが各種提案されている（例えば、特許文献１、特許文献２、特許文献３参照）。
ＤＣ−ＤＣコンバータの制御方法には、クロック信号に同期してスイッチング動作を行う他励方式と、ＤＣ−ＤＣコンバータの系の時定数で動作する自励方式がある。先ず、自励方式のＤＣ−ＤＣコンバータと他励方式のＤＣ−ＤＣコンバータについて説明し、次に、マルチフェーズＤＣ−ＤＣコンバータについて説明する。
図８は、他励方式のＤＣ−ＤＣコンバータを示す回路図である。このＤＣ−ＤＣコンバータは、制御部１ａとコンバータ部とから構成される。コンバータ部は、ＮチャネルＭＯＳトランジスタで構成される出力用トランジスタＴ１と、ＮチャネルＭＯＳトランジスタで構成される同期整流用トランジスタＴ２と、チョークコイルＬ１と、電流検出用抵抗Ｒｓ１と、平滑用コンデンサＣ１を備える。
制御部１ａの出力信号ＤＨ１，ＤＬ１は相補信号であり、出力信号ＤＨ１が出力用トランジスタＴ１のゲートに入力され、出力信号ＤＬ１が同期整流用トランジスタＴ２のゲートに入力される。
出力用トランジスタＴ１のドレインに入力電圧Ｖｉが供給される。そして、出力信号ＤＨ１がＨレベルとなると出力用トランジスタＴ１がオンされて、チョークコイルＬ１及び電流検出用抵抗Ｒｓ１を介して出力電圧Ｖｏが出力される。また、出力信号ＤＬ１がＨレベルとなると、同期整流用トランジスタＴ２がオンされて、チョークコイルＬ１に蓄えられたエネルギが出力電圧Ｖｏとして出力される。出力電圧Ｖｏは平滑用コンデンサＣ１により平滑される。
制御部１ａには、入力電圧Ｖｉが電源Ｖccとして供給される。制御部１ａの電圧増幅器２には、電流検出用抵抗Ｒｓ１の両端子電圧が入力される。そして、電圧増幅器２は電流検出用抵抗Ｒｓ１に流れる出力電流に基づいて電流検出用抵抗Ｒｓ１の両端子間に発生する電圧を増幅して比較器３に出力する。
制御部１ａの誤差増幅器４は、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分割した電圧と、基準電源ｅ１の電圧との差電圧を増幅して比較器３に出力する。基準電源ｅ１は、出力電圧Ｖｏが規格値に達したとき、抵抗Ｒ１，Ｒ２による分圧電圧と一致するように設定される。
比較器３は、電圧増幅器２の出力電圧と、誤差増幅器４の出力電圧を比較し、電圧増幅器２の出力電圧が誤差増幅器４の出力電圧より高くなるとＨレベルの出力信号をフリップフロップ回路６のリセット端子Ｒに出力する。また、電圧増幅器２の出力電圧が誤差増幅器４の出力電圧より低いときにはＬレベルの出力信号をリセット端子Ｒに出力する。
フリップフロップ回路６のセット端子Ｓには、発振器５から一定周波数のパルス信号が入力される。フリップフロップ回路６はセット端子ＳにＨレベルの信号が入力されると、Ｈレベルの出力信号ＱとＬレベルの出力信号Ｑバーを出力し、リセット端子ＲにＨレベルの信号が入力されると、Ｌレベルの出力信号ＱとＨレベルの出力信号Ｑバーを出力する。そして、制御部１ａはフリップフロップ回路６の出力信号Ｑを出力信号ＤＨ１として出力し、出力信号Ｑバーを出力信号ＤＬ１として出力する。
このように構成された制御部１ａは、発振器５の出力信号の立ち上がりに基づいて、一定周期で出力用トランジスタＴ１をオンさせる。出力用トランジスタＴ１がオンされると、チョークコイルＬ１及び電流検出用抵抗Ｒｓに流れる電流が増大し電圧増幅器２の出力電圧が上昇する。そして、電圧増幅器２の出力電圧が誤差増幅器４の出力電圧より高くなると、フリップフロップ回路６のリセット端子ＲにＨレベルの信号が出力されるため、出力用トランジスタＴ１がオフされ、同期整流用トランジスタＴ２がオンされて、チョークコイルＬ１に蓄えられたエネルギが出力される。
上記のような出力用トランジスタのオンオフ動作時に、出力電圧Ｖｏが低くなると、誤差増幅器４の出力電圧が高くなり、比較器３の出力信号がＨレベルとなるまでの時間が長くなるため、出力用トランジスタＴ１のオン時間が長くなる。
また、出力電圧Ｖｏが高くなると、誤差増幅器４の出力電圧が低くなり、比較器３の出力信号がＨレベルとなるまでの時間が短くなるため、出力用トランジスタＴ１のオン時間が短くなる。
このような動作により、出力用トランジスタＴ１は発振器５の出力信号周波数に基づいて一定周期でオンされ、出力用トランジスタＴ１がオフされるタイミングは、出力電流の増大に基づいて決定される。そして、出力電圧Ｖｏの高低に基づいてそのタイミングが変化して、出力電圧Ｖｏが一定に維持される。
図９は、自励方式のＤＣ−ＤＣコンバータを示す回路図である。コンバータ部の構成は、図８に示すＤＣ−ＤＣコンバータと同様である。
制御部１ｂの比較器７は、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分割した電圧と、基準電源ｅ１の電圧とを比較する。基準電源ｅ１は、出力電圧Ｖｏが規格値に達したとき、抵抗Ｒ１，Ｒ２による分圧電圧と一致するように設定される。
制御部１ｂの比較器７は、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分割した電圧と、基準電源ｅ１の電圧とを比較する。基準電源ｅ１は、出力電圧Ｖｏが規格値に達したとき、抵抗Ｒ１，Ｒ２による分圧電圧と一致するように設定される。
従って、抵抗Ｒ１，Ｒ２による分割電圧が基準電源ｅ１より高くなると、比較器７はＬレベルの出力信号を出力し、抵抗Ｒ１，Ｒ２による分割電圧が基準電源ｅ１より低くなると、比較器７はＨレベルの出力信号を出力する。
比較器７の出力信号は、ワンショットフリップフロップ回路８に入力される。ワンショットフリップフロップ回路８は、入力信号に基づいて相補信号Ｑ，Ｑバーを出力し、比較器７のＨレベルの出力信号に基づいて出力信号Ｑを一定時間Ｈレベルとする。
そして、ワンショットフリップフロップ回路８の出力信号Ｑが制御部１ｂの出力信号ＤＨ１として出力用トランジスタＴ１のゲートに入力され、出力信号Ｑバーが制御部１ｂの出力信号ＤＬ１として同期整流用トランジスタＴ２のゲートに入力される。
このようなオン時間固定型ＤＣ−ＤＣコンバータでは、出力用トランジスタＴ１のオン動作に基づいて、出力電圧Ｖｏが上昇し、出力用トランジスタＴ１がオフされると、チョークコイルＬ１に蓄えられているエネルギが放出される。チョークコイルＬ１に蓄えられたエネルギが減少して出力電圧Ｖｏが低下し、抵抗Ｒ１，Ｒ２による分割電圧が基準電源ｅ１より低くなると、ワンショットフリップフロップ回路８の出力信号Ｑが一定時間Ｈレベルとなり、出力用トランジスタＴ１がオンされる。
このような動作により、出力電圧Ｖｏが基準電源ｅ１に基づく一定電圧に維持される。そして、出力電圧Ｖｏの変動に関わらず出力用トランジスタＴ１のオン時間は一定であるが、出力電圧Ｖｏが低くなると、出力用トランジスタＴ１のオフ時間が短くなるため、結果的に出力用トランジスタＴ１のスイッチング周波数は出力電圧Ｖｏに基づいて変動する。
図１０は、２相のマルチフェーズＤＣ−ＤＣコンバータを示す回路図である。コンバータ部９ａ，９ｂは図８に示すコンバータ部と同様である。なお、平滑用コンデンサＣ１はコンバータ部９ａ，９ｂに対し一つのコンデンサで共用される。
制御部１ｃは、各コンバータ部９ａ，９ｂの電流検出用抵抗Ｒｓ１，Ｒｓ２の両端子間電圧を増幅する電圧増幅器２ａ，２ｂと、各電圧増幅器２ａ，２ｂの出力電圧と誤差増幅器４の出力電圧とを比較する比較器３ａ，３ｂを備える。また、各比較器３ａ，３ｂの出力信号に基づいて、各コンバータ部９ａ，９ｂを制御するための出力信号ＤＨ１，ＤＬ１，ＤＨ２，ＤＬ２を生成する二つのフリップフロップ回路６ａ，６ｂを備える。
各フリップフロップ回路６ａ，６ｂのセット端子Ｓにパルス信号を出力する発振器５ａは、図５に示す発振器５に比して２倍の周波数のパルス信号を生成し、そのパルス信号をフリップフロップ回路６ａ，６ｂに交互に出力する構成である。
このような構成により、各コンバータ部９ａ，９ｂは制御部１ｃにより図５に示す電流モード型ＤＣ−ＤＣコンバータと同一周波数で同様に動作するが、フリップフロップ回路６ａ，６ｂの動作は位相が１８０度ずれているため、負荷に対し実質的に２倍の周波数で動作していることになる。
特開２０００−３０８３３７号公報
特開２００２−０４４９４１号公報
特開２００３−２８４３３３号公報
ところが、図８に示す他励方式のＤＣ−ＤＣコンバータは常に同じ周波数で動作するので、出力電圧Ｖｏのリップルが少ないという特徴を有している。しかし、負荷の急変から出力用トランジスタＴ１をオンするまでにタイムラグが存在するので、負荷急変時の応答特性が悪いという問題がある。この問題に対し、図８に示すＤＣ−ＤＣコンバータの動作周波数を上げる、又は図１０に示すマルチフェーズＤＣ−ＤＣコンバータの相数を多くすることが考えられる。しかしながら、出力用トランジスタのスイッチング周期をさらに短くすると、出力用トランジスタのゲート容量等に起因して、出力用トランジスタの動作効率が低下する。従って、出力用トランジスタのスイッチング周波数を高くしても、負荷応答性を確実に改善することは困難である。
一方、図９に示す自励方式のＤＣ−ＤＣコンバータは、出力電圧に応答して出力用トランジスタＴ１をオンさせるため負荷急変時の応答特性を良くすることができる。しかし、出力用トランジスタのオンするタイミングが不定のため、複数のＤＣ−ＤＣコンバータを並列接続してスイッチングのタイミング（位相）をずらしてのマルチフェーズ制御を行うことが困難である。
本発明は上記問題点を解決するためになされたものであって、その目的は、簡単の構成で負荷急変時の応答特性が良い自励方式のマルチフェーズＤＣ−ＤＣコンバータ及びマルチフェーズＤＣ−ＤＣコンバータの制御回路を提供することにある。
上記目的を達成するため、請求項１に記載の発明によれば、制御部は、電圧比較器と電流比較回路と信号生成回路を備える。電圧比較器は、出力電圧に応じた電圧と基準電圧とを比較する、電流比較回路は、複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて複数のコンバータ部のそれぞれに対応する複数の信号を出力電流が少ないコンバータ部を動作させるよう生成する。信号生成回路は、電圧比較器の比較結果に基づいて出力電圧に応じた電圧が前記基準電圧より低いときに、前記電圧比較器の比較結果及び電流比較回路の出力信号に基づいて前記出力電流の少ないコンバータ部の出力電流が増加するよう前記出力電流が少ないコンバータ部をスイッチング制御させる制御信号を生成する。従って、各コンバータ部を動作させる順番を予め設定する必要がなく、簡単な構成で自励式のマルチフェーズＤＣ−ＤＣコンバータを構成することができる。また、自励式のマルチフェーズＤＣ−ＤＣコンバータであるため、負荷急変時に出力電圧に応答して出力用トランジスタをオンさせるため応答特性が良い。
請求項２に記載の発明によれば、請求項１記載のマルチフェーズＤＣ−ＤＣコンバータにおいて、制御部は、基準電圧より低い第２の基準電圧と出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、信号生成回路は、第２の電圧比較器の出力信号に基づいて出力電圧に応じた電圧が前記第２の基準電圧より低いときには電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。従って、負荷急変時に複数のコンバータ部を動作させて出力電圧を短時間で上昇させるため、応答性が良い。
請求項３に記載の発明によれば、請求項１記載のマルチフェーズＤＣ−ＤＣコンバータにおいて、制御部は、複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路を備え、電流比較回路は、比較結果及び縮退制御信号に基づいて対応するコンバータ部を停止させるよう複数の信号を生成するようにした。従って、負荷に供給する電流に応じてコンバータ部を停止させることで、消費電流を低減することができる。
請求項４に記載の発明によれば、請求項３記載のマルチフェーズＤＣ−ＤＣコンバータにおいて、制御部は、基準電圧より低い第２の基準電圧と出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、信号生成回路は、第２の電圧比較器の出力信号に基づいて出力電圧に応じた電圧が前記第２の基準電圧より低いときには電流比較回路の出力信号を無効化して縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成するようにした。従って、出力電流に従ってコンバータ部を停止させる縮退運転を行っているときに負荷急変によって出力電圧が低下した場合、動作可能なコンバータ部を同時に動作させることで出力電圧を短時間で上昇させるため、応答性がよい。
請求項５に記載の発明によれば、請求項３記載のマルチフェーズＤＣ−ＤＣコンバータにおいて、制御部は、基準電圧より低い第２の基準電圧と出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、信号生成回路は、第２の電圧比較器の出力信号に基づいて出力電圧に応じた電圧が前記第２の基準電圧より低いときには電流比較回路の出力信号及び縮退制御信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。従って、出力電流に従ってコンバータ部を停止させる縮退運転を行っているときに負荷急変によって出力電圧が低下した場合、全てのコンバータ部を同時に動作させることで出力電圧を短時間で上昇させるため、応答性がよい。
請求項６に記載の発明によれば、出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて複数のコンバータ部のそれぞれに対応する複数の信号を出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、電圧比較器の比較結果に基づいて出力電圧に応じた電圧が前記基準電圧より低いときに、前記電圧比較器の比較結果及び電流比較回路の出力信号に基づいて前記出力電流が少ないコンバータ部の出力電流が増加するよう前記出力電流が少ないコンバータ部をスイッチング制御させる制御信号を生成する信号生成回路とを備えた。従って、各コンバータ部を動作させる順番を予め設定する必要がなく、簡単な構成で自励式のマルチフェーズＤＣ−ＤＣコンバータを構成することができる。また、自励式のマルチフェーズＤＣ−ＤＣコンバータであるため、負荷急変時に出力電圧に応答して出力用トランジスタをオンさせるため応答特性が良い。
請求項７に記載の発明によれば、請求項６記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路において、基準電圧より低い第２の基準電圧と出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、信号生成回路は、第２の電圧比較器の出力信号に基づいて出力電圧に応じた電圧が前記第２の基準電圧より低いときには電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。従って、負荷急変時に複数のコンバータ部を動作させて出力電圧を短時間で上昇させるため、応答性が良い。
請求項８に記載の発明によれば、請求項６記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路において、複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路を備え、電流比較回路は、比較結果及び縮退制御信号に基づいて対応するコンバータ部を停止させるよう複数の信号を生成するようにした。従って、負荷に供給する電流に応じてコンバータ部を停止させることで、消費電流を低減することができる。
請求項９に記載の発明によれば、請求項８記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路において、基準電圧より低い第２の基準電圧と出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、信号生成回路は、第２の電圧比較器の出力信号に基づいて出力電圧に応じた電圧が前記第２の基準電圧より低いときには電流比較回路の出力信号を無効化して縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成するようにした。従って、出力電流に従ってコンバータ部を停止させる縮退運転を行っているときに負荷急変によって出力電圧が低下した場合、動作可能なコンバータ部を同時に動作させることで出力電圧を短時間で上昇させるため、応答性がよい。
請求項１０に記載の発明によれば、請求項８記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路において、基準電圧より低い第２の基準電圧と出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、信号生成回路は、第２の電圧比較器の出力信号に基づいて出力電圧に応じた電圧が前記第２の基準電圧より低いときには電流比較回路の出力信号及び縮退制御信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。従って、出力電流に従ってコンバータ部を停止させる縮退運転を行っているときに負荷急変によって出力電圧が低下した場合、全てのコンバータ部を同時に動作させることで出力電圧を短時間で上昇させるため、応答性がよい。
請求項１１に記載の発明によれば、前記制御部は、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１２に記載の発明によれば、前記制御部は、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１３に記載の発明によれば、前記制御部は、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１４に記載の発明によれば、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１５に記載の発明によれば、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１６に記載の発明によれば、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１１に記載の発明によれば、前記制御部は、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１２に記載の発明によれば、前記制御部は、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１３に記載の発明によれば、前記制御部は、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１４に記載の発明によれば、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１５に記載の発明によれば、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成するようにした。
請求項１６に記載の発明によれば、前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成するようにした。
以上記述したように、本発明によれば、簡単の構成で負荷急変時の応答特性が良い自励方式のマルチフェーズＤＣ−ＤＣコンバータ及びマルチフェーズＤＣ−ＤＣコンバータの制御回路を提供することができる。
（第一実施形態）
以下、本発明を具体化した第一実施形態を図面に従って説明する。
図１は、本実施形態のマルチフェーズＤＣ−ＤＣコンバータ１０の回路図である。
以下、本発明を具体化した第一実施形態を図面に従って説明する。
図１は、本実施形態のマルチフェーズＤＣ−ＤＣコンバータ１０の回路図である。
このＤＣ−ＤＣコンバータ１０は、自励方式の２相マルチフェーズＤＣ−ＤＣコンバータであり、２つのコンバータ部１１ａ，１１ｂと、１つの制御部１２と、平滑用コンデンサＣ１とを含む。
第１コンバータ部１１ａは、ＮチャネルＭＯＳトランジスタで構成される出力用トランジスタＴ１ａと、ＮチャネルＭＯＳトランジスタで構成される同期整流用トランジスタＴ２ａと、チョークコイルＬ１ａと、電流検出用抵抗Ｒｓａとを備える。出力用トランジスタＴ１ａは、ゲートに制御部１２から制御信号ＤＨａが印加され、ドレインに入力電圧Ｖｉが供給され、ソースは同期整流用トランジスタＴ２ａに接続されている。同期整流用トランジスタＴ２ａは、ゲートに制御部１２から制御信号ＤＬａが印加され、ドレインは出力用トランジスタＴ１ａに接続され、ソースはグランドＧＮＤに接続されている。チョークコイルＬ１は、第１端子が出力用トランジスタＴ１ａに接続され、第２端子は電流検出用抵抗Ｒｓａに接続されている。電流検出用抵抗Ｒｓａは、第１端子がチョークコイルＬ１に接続され、第２端子が平滑用コンデンサＣ１に接続されている。コンデンサＣ１は、第１端子が電流検出用抵抗Ｒｓａに接続され、第２端子がグランドＧＮＤに接続されている。
制御部１２は、相補信号である第１制御信号ＤＨａと第２制御信号ＤＬａを出力する。出力用トランジスタＴ１ａと同期整流用トランジスタＴ２ａは、第１制御信号ＤＨａと第２制御信号ＤＬａにより相補的にオンオフする。これらトランジスタＴ１ａ，Ｔ２ａのオンオフにより、入力電圧Ｖｉを降圧した出力電圧Ｖｏａを生成する。出力電圧Ｖｏａは平滑用コンデンサＣ１により平滑される。電流検出用抵抗Ｒｓａの両端子は制御部１２に接続され、各端子における電位を持つ信号ＣＳａ，ＦＢが制御部１２にフィードバックされる。
第２コンバータ部１１ｂは、ＮチャネルＭＯＳトランジスタで構成される出力用トランジスタＴ１ｂと、ＮチャネルＭＯＳトランジスタで構成される同期整流用トランジスタＴ２ｂと、チョークコイルＬ１ｂと、電流検出用抵抗Ｒｓｂとを備える。出力用トランジスタＴ１ｂは、ゲートに制御部１２から制御信号ＤＨｂが印加され、ドレインに入力電圧Ｖｉが供給され、ソースは同期整流用トランジスタＴ２ｂに接続されている。同期整流用トランジスタＴ２ｂは、ゲートに制御部１２から制御信号ＤＬｂが印加され、ドレインは出力用トランジスタＴ１ｂに接続され、ソースはグランドＧＮＤに接続されている。チョークコイルＬ１は、第１端子が出力用トランジスタＴ１ｂに接続され、第２端子は電流検出用抵抗Ｒｓｂに接続されている。電流検出用抵抗Ｒｓｂは、第１端子がチョークコイルＬ１に接続され、第２端子が平滑用コンデンサＣ１に接続されている。コンデンサＣ１は、第１端子が電流検出用抵抗Ｒｓｂに接続され、第２端子がグランドＧＮＤに接続されている。
制御部１２は、相補信号である第１制御信号ＤＨｂと第２制御信号ＤＬｂを出力する。出力用トランジスタＴ１ｂと同期整流用トランジスタＴ２ｂは、第１制御信号ＤＨｂと第２制御信号ＤＬｂにより相補的にオンオフする。これらトランジスタＴ１ｂ，Ｔ２ｂのオンオフにより、入力電圧Ｖｉを降圧した出力電圧Ｖｏｂを生成する。出力電圧Ｖｏｂは平滑用コンデンサＣ１により平滑される。電流検出用抵抗Ｒｓｂの両端子は制御部１２に接続され、各端子における電位を持つ信号ＣＳｂ，ＦＢが制御部１２にフィードバックされる。
制御部１２は、電流検出用抵抗Ｒｓａの両端子間の電圧、即ちフィードバックされる信号ＣＳａ，ＦＢの電位に基づいて出力電流Ｉａを検出する。また、制御部１２は、電流検出用抵抗Ｒｓｂの両端子間の電位差、即ちフィードバックされる信号ＣＳｂ，ＦＢの電位に基づいて出力電流Ｉｂを検出する。そして、制御部１２は、検出した電流Ｉａ，Ｉｂに基づいて、第１コンバータ部１１ａに供給する制御信号ＤＨａ，ＤＬａと第２コンバータ部１１ｂに供給する制御信号ＤＨｂ，ＤＬｂを生成する。
制御部１２は、電圧増幅器２１ａ，２１ｂ、比較器２２、電圧比較器２３、基準電源ｅ１、抵抗Ｒ１，Ｒ２、アンド回路（ＡＮＤ回路）２４ａ，２４ｂ、ワンショットフリップフロップ回路（以下、ＦＦ回路という）２５ａ，２５ｂを含む。
第１電圧増幅器２１ａは、非反転入力端子に対応する第１コンバータ部１１ａからフィードバックされた信号ＣＳａが入力され、反転入力端子に信号ＦＢが入力される。第１電圧増幅器２１ａは、両信号ＣＳａ，ＦＢの電位差を増幅した信号Ｓ１ａを出力する。この出力信号Ｓ１ａは、電流検出用抵抗Ｒｓａの両端子間の電位差、つまり電流検出用抵抗Ｒｓａに流れる電流Ｉａの値に対応する。
第２電圧増幅器２１ｂは、非反転入力端子に対応する第２コンバータ部１１ｂからフィードバックされた信号ＣＳｂが入力され、反転入力端子に信号ＦＢが入力される。第２電圧増幅器２１ｂは、両信号ＣＳｂ，ＦＢの電位差を増幅した信号Ｓ１ｂを出力する。この出力信号Ｓ１ｂは、電流検出用抵抗Ｒｓｂの両端子間の電位差、つまり電流検出用抵抗Ｒｓｂに流れる電流Ｉｂの値に対応する。
比較器２２は、反転入力端子に第１電圧増幅器２１ａの出力信号Ｓ１ａが入力され、非反転入力端子に第２電圧増幅器２１ｂの出力信号Ｓ１ｂが入力される。比較器２２は、両信号Ｓ１ａ，Ｓ１ｂの電圧を比較し、該比較結果に応じて相補な信号Ｓ１ａ，Ｓ２ｂを出力する。本実施形態において、比較器２２は、第１電圧増幅器２１ａの出力信号Ｓ１ａの電位が第２電圧増幅器２１ｂの出力信号Ｓ１ｂよりも高い場合にＬレベルの信号Ｓ２ａ及びＨレベルの信号Ｓ２ｂを出力し、出力信号Ｓ１ａの電位が出力信号Ｓ１ｂよりも低い場合にＨレベルの信号Ｓ２ａ及びＬレベルの信号Ｓ２ｂを出力する。
第１電圧増幅器２１ａの出力信号Ｓ１ａの電位は、電流検出用抵抗Ｒｓａの両端子間電圧、つまり電流検出用抵抗Ｒｓａに流れる電流Ｉａに対応し、第２電圧増幅器２１ｂの出力信号Ｓ１ｂの電位は、電流検出用抵抗Ｒｓｂに流れる電流Ｉｂに対応する。従って、比較器２２は、第１コンバータ部１１ａの出力電流Ｉａと第２コンバータ部１１ｂの出力電流Ｉｂを比較し、該比較結果に応じて制御信号ＤＨａ，ＤＬａ，ＤＨｂ，ＤＬｂを出力する。
フィードバックされる信号ＦＢは第１抵抗Ｒ１の第１端子に接続されている。第１抵抗Ｒ１の第２端子は第２抵抗Ｒ２の第１端子に接続され、第２抵抗Ｒ２の第２端子はグランドＧＮＤに接続されている。第１抵抗Ｒ１と第２抵抗Ｒ２の間のノードは電圧比較器２３に接続されている。従って、第１及び第２抵抗Ｒ１，Ｒ２は、分圧回路を構成し、フィードバックされる信号ＦＢを第１及び第２抵抗Ｒ１，Ｒ２の抵抗値比に応じて分圧した電圧Ｖｆを出力する。
電圧比較器２３は、反転入力端子に信号ＦＢを分圧した電圧Ｖｆを持つ信号が入力され、非反転入力端子に基準電源ｅ１から基準電圧Ｖｒ１が入力されている。基準電圧Ｖｒ１は、出力電圧Ｖｏが規格値に達したとき、抵抗Ｒ１，Ｒ２による分圧電圧と一致するように設定されている。電圧比較器２３は、電圧Ｖｆと基準電圧Ｖｒ１とを比較し、該比較結果に応じたレベルを持つ信号Ｓ３を出力する。電圧比較器２３は、電圧Ｖｆが基準電圧Ｖｒ１よりも高い場合にはＬレベルの信号Ｓ３を出力し、電圧Ｖｆが基準電圧Ｖｒ１よりも低い場合にはＨレベルの信号Ｓ３を出力する。
第１アンド回路２４ａには信号Ｓ２ａと信号Ｓ３が入力されている。第１アンド回路２４ａは、両信号Ｓ２ａ，Ｓ３を論理積演算した演算結果に応じたレベルを持つ信号Ｓ４ａを出力する。第２アンド回路２４ｂには信号Ｓ２ｂと信号Ｓ３が入力されている。第２アンド回路２４ｂは、両信号Ｓ２ｂ，Ｓ３を論理積演算した演算結果に応じたレベルを持つ信号Ｓ４ｂを出力する。
第１アンド回路２４ａに入力される信号Ｓ２ａと第２アンド回路２４ｂに入力される信号Ｓ２ｂは相補な信号である。従って、第１及び第２アンド回路２４ａ，２４ｂは、出力電圧Ｖｏが所定の電圧より高い場合（具体的には出力電圧Ｖｏの分圧電圧Ｖｆが基準電圧Ｖｒ１よりも高い場合）、Ｌレベルの信号Ｓ４ａ，Ｓ４ｂを出力する。また、第１及び第２アンド回路２４ａ，２４ｂは、出力電圧Ｖｏが所定の電圧より低い場合、両回路２４ａ，２４ｂの何れか一方がＨレベルの信号を出力し、何れか他方がＬレベルの信号を出力する。具体的には、出力電流の低いコンバータ部１１ａ，１１ｂに対応するアンド回路２４ａ，２４ｂがＨレベルの信号を出力する。
第１アンド回路２４ａの出力信号Ｓ４ａは、第１ＦＦ回路２５ａに入力され、第２アンド回路２４ｂに出力信号Ｓ４ｂは第２ＦＦ回路２５ｂに入力される。第１ＦＦ回路２５ａは、入力信号Ｓ４ａに基づいて一定時間Ｈレベルの制御信号ＤＨａを出力するとともに、該制御信号ＤＨａと相補な制御信号ＤＬａを出力する。第２ＦＦ回路２５ｂは、入力信号Ｓ４ｂに基づいて一定時間Ｈレベルの制御信号ＤＨｂを出力するとともに、該制御信号ＤＨｂと相補な制御信号ＤＬｂを出力する。
このように構成されたマルチフェーズＤＣ−ＤＣコンバータ１０の作用を説明する。
今、第１コンバータ部１１ａの電流検出用抵抗Ｒｓａに流れる電流Ｉａに対して、第２コンバータ部１１ｂの電流検出用抵抗Ｒｓｂに流れる電流Ｉｂが少ない。従って、比較器２２は、Ｌレベルの信号Ｓ２ａとＨレベルの信号Ｓ２ｂを出力する。この状態において、出力電圧Ｖｏが所定電圧より低くなる（分圧電圧Ｖｆが基準電圧Ｖｒ１より低くなる）と、電圧比較器２３はＨレベルの信号Ｓ３を出力する。従って、第１アンド回路２４ａはＬレベルの信号Ｓ４ａを出力し、第２アンド回路２４ｂはＨレベルの信号Ｓ４ｂを出力する。
今、第１コンバータ部１１ａの電流検出用抵抗Ｒｓａに流れる電流Ｉａに対して、第２コンバータ部１１ｂの電流検出用抵抗Ｒｓｂに流れる電流Ｉｂが少ない。従って、比較器２２は、Ｌレベルの信号Ｓ２ａとＨレベルの信号Ｓ２ｂを出力する。この状態において、出力電圧Ｖｏが所定電圧より低くなる（分圧電圧Ｖｆが基準電圧Ｖｒ１より低くなる）と、電圧比較器２３はＨレベルの信号Ｓ３を出力する。従って、第１アンド回路２４ａはＬレベルの信号Ｓ４ａを出力し、第２アンド回路２４ｂはＨレベルの信号Ｓ４ｂを出力する。
第２ＦＦ回路２５ｂは、この信号Ｓ４ｂに応答して一定時間Ｈレベルの制御信号ＤＨｂを出力するとともに、その制御信号ＤＨｂと相補な制御信号ＤＬｂを出力する。その制御信号ＤＨｂにより出力用トランジスタＴ１ｂがオンし、そのトランジスタＴ１ｂのオン動作に従って電流Ｉｂが流れ出力電圧Ｖｏが上昇する。そして、一定時間経過後に出力用トランジスタＴ１ｂがオフすると、同期整流用トランジスタＴ２ｂがオンし、チョークコイルＬ１ｂに蓄えられているエネルギが放出される。
次に、電流Ｉａよりも電流Ｉｂが多い場合、比較器２２は、Ｈレベルの信号Ｓ２ａとＬレベルの信号Ｓ２ｂを出力する。この状態において、出力電圧Ｖｏが所定電圧より低くなる（分圧電圧Ｖｆが基準電圧Ｖｒ１より低くなる）と、電圧比較器２３はＨレベルの信号Ｓ３を出力する。従って、第１アンド回路２４ａはＨレベルの信号Ｓ４ａを出力し、第２アンド回路２４ｂはＬレベルの信号Ｓ４ｂを出力する。
第１ＦＦ回路２５ａは、この信号Ｓ４ａに応答して一定時間Ｈレベルの制御信号ＤＨａを出力するとともに、その制御信号ＤＨａと相補な制御信号ＤＬａを出力する。その制御信号ＤＨａにより出力用トランジスタＴ１ａがオンし、そのトランジスタＴ１ａのオン動作に従って電流Ｉａが流れ出力電圧Ｖｏが上昇する。一定時間経過後に出力用トランジスタＴ１ａがオフすると、同期整流用トランジスタＴ２ａがオンし、チョークコイルＬ１ａに蓄えられているエネルギが放出される。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御部１２は、出力電圧Ｖｏと基準電圧Ｖｒ１とを比較し、該比較結果に基づいてコンバータ部１１ａ，１１ｂの出力用トランジスタＴ１ａ，Ｔ１ｂを一定時間オンさせる。即ちこのマルチフェーズＤＣ−ＤＣコンバータは、自励式のマルチフェーズＤＣ−ＤＣコンバータであるため、負荷急変時に出力電圧に応答して出力用トランジスタをオンさせるため応答特性が良い。
（１）制御部１２は、出力電圧Ｖｏと基準電圧Ｖｒ１とを比較し、該比較結果に基づいてコンバータ部１１ａ，１１ｂの出力用トランジスタＴ１ａ，Ｔ１ｂを一定時間オンさせる。即ちこのマルチフェーズＤＣ−ＤＣコンバータは、自励式のマルチフェーズＤＣ−ＤＣコンバータであるため、負荷急変時に出力電圧に応答して出力用トランジスタをオンさせるため応答特性が良い。
（２）制御部１２は、第１及び第２コンバータ部１１ａ，１１ｂの出力電流Ｉａ，Ｉｂを互いに比較し、その比較結果に基づいて出力電流が少ないコンバータ部を動作させるように制御信号を生成するようにした。従って、一つのコンバータ部（例えば第１コンバータ部１１ａ）が動作して電流Ｉａを供給しているときに負荷の急変によって出力電圧Ｖｏが低下しても、出力電流が少ない他のコンバータ部（本実施形態では第２コンバータ部１１ｂ）を動作させるようにした。このため、タイミングを制御することなく複数のコンバータ部を順次動作させることができ、出力電圧Ｖｏの変動に対する応答性を向上させることができる。
（第二実施形態）
以下、本発明を具体化した第二実施形態を図面に従って説明する。
尚、説明の便宜上、図１と同様の構成については同一の符号を付してその説明を一部省略する。
以下、本発明を具体化した第二実施形態を図面に従って説明する。
尚、説明の便宜上、図１と同様の構成については同一の符号を付してその説明を一部省略する。
図２は、本実施形態のマルチフェーズＤＣ−ＤＣコンバータ３０の回路図である。
このＤＣ−ＤＣコンバータ３０は、自励方式の２相マルチフェーズＤＣ−ＤＣコンバータであり、２つのコンバータ部１１ａ，１１ｂと、１つの制御部３２と、平滑用コンデンサＣ１とを含む。
このＤＣ−ＤＣコンバータ３０は、自励方式の２相マルチフェーズＤＣ−ＤＣコンバータであり、２つのコンバータ部１１ａ，１１ｂと、１つの制御部３２と、平滑用コンデンサＣ１とを含む。
制御部３２は、電圧増幅器２１ａ，２１ｂ、比較器２２、電圧比較器２３ａ，２３ｂ、基準電源ｅ１，ｅ２、抵抗Ｒ１，Ｒ２、アンド回路２４ａ，２４ｂ、ワンショットフリップフロップ回路（以下、ＦＦ回路という）２５ａ，２５ｂ、オア回路（ＯＲ回路）２６ａ，２６ｂを含む。つまり、本実施形態の制御部３２は、第一実施形態の制御部３２に、電圧比較器２３ｂ、基準電源ｅ２及びオア回路２６ａ，２６ｂを追加した構成を持つ。
第１電圧比較器２３ａは、第一実施形態の電圧比較器２３と実質的に同じ動作を行う。即ち、第１電圧比較器２３ａは、分圧電圧Ｖｆと基準電圧Ｖｒ１とを比較し、該比較結果に応じたレベルを持つ信号Ｓ３ａを出力する。
第２電圧比較器２３ｂは、反転入力端子に信号ＦＢを分圧した電圧Ｖｆが入力され、非反転入力端子に基準電源ｅ２から基準電圧Ｖｒ２が入力されている。この第２基準電圧Ｖｒ２は、第１電圧比較器２３ａに入力される第１基準電圧Ｖｒ１よりも低い値に設定されている。第２電圧比較器２３ｂは、分圧電圧Ｖｆと基準電圧Ｖｒ２とを比較し、該比較結果に応じたレベルを持つ信号Ｓ３ｂを出力する。第２電圧比較器２３ｂは、電圧Ｖｆが基準電圧Ｖｒ２よりも高い場合にはＬレベルの信号Ｓ３ｂを出力し、電圧Ｖｆが基準電圧Ｖｒ２よりも低い場合にはＨレベルの信号Ｓ３ｂを出力する。
第１オア回路２６ａは、比較器２２の出力信号Ｓ２ａと第２電圧比較器２３ｂの出力信号Ｓ３ｂが入力される。第１オア回路２６ａは、両信号Ｓ２ａ，Ｓ３ｂを論理和演算した演算結果に応じたレベルを持つ信号Ｓ５ａを出力する。第２オア回路２６ｂは、比較器２２の出力信号Ｓ２ｂと第２電圧比較器２３ｂの出力信号Ｓ３ｂが入力される。第２オア回路２６ｂは、両信号Ｓ２ｂ，Ｓ３ｂを論理和演算した演算結果に応じたレベルを持つ信号Ｓ５ｂを出力する。
第１オア回路２６ａに入力される信号Ｓ２ａと第２オア回路２６ｂに入力される信号Ｓ２ｂは相補な信号である。従って、第１及び第２オア回路２６ａ，２６ｂは、出力電圧Ｖｏが所定の第２電圧より高い場合（具体的には出力電圧Ｖｏの分圧電圧Ｖｆが第２基準電圧Ｖｒ２よりも高い場合）、比較器２２の出力信号Ｓ２ａ，Ｓ２ｂと実質的に同じレベルを持つ信号Ｓ５ａ，Ｓ５ｂを出力する。また、第１及び第２オア回路２６ａ，２６ｂは、出力電圧Ｖｏが所定の第２電圧より低い場合、共にＨレベルの信号Ｓ５ａ，Ｓ５ｂを出力する。
即ち、出力電圧Ｖｏが所定の第２電圧よりも高い場合、制御部３２は、第一実施形態の制御部３２と同様に動作する。そして、出力電圧Ｖｏが所定の第２電圧よりも低くなると、第１及び第２オア回路２６ａ，２６ｂはＨレベルの信号Ｓ５ａ，Ｓ５ｂを出力する。この時、第１電圧比較器２３ａは、出力電圧Ｖｏが所定の第１電圧より低いため、Ｈレベルの信号Ｓ３ａを出力している。従って、第１及び第２アンド回路２４ａ，２４ｂは共にＨレベルの信号Ｓ４ａ，Ｓ４ｂを出力する。このため、第１ＦＦ回路２５ａと第２ＦＦ回路２５ｂがＨレベルの制御信号ＤＨａ，ＤＨｂを出力する。これにより、第１及び第２コンバータ部１１ａ，１１ｂが同時に動作し、電流Ｉａ，Ｉｂを負荷に供給する。つまり、通常動作に比べて２倍の電流が負荷に供給されるため、負荷の急変に基づき低下した出力電圧Ｖｏが１つのコンバータ部を動作させる場合に比べて短時間で上昇する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御部３２は、第１基準電圧Ｖｒ１より低く設定された第２基準電圧Ｖｒ２と出力電圧Ｖｏ（分圧電圧Ｖｆ）を比較する第２電圧比較器２３ｂを備え、該第２電圧比較器２３ｂの出力信号Ｓ３ｂにより、第１及び第２コンバータ部１１ａ，１１ｂを同時に動作させるようにした。その結果、コンバータ部１１ａ，１１ｂを交互に動作させる通常動作に比べて多くの電流が負荷に供給されるため、負荷の急変に基づき低下した出力電圧Ｖｏを短時間で上昇させることができる。
（１）制御部３２は、第１基準電圧Ｖｒ１より低く設定された第２基準電圧Ｖｒ２と出力電圧Ｖｏ（分圧電圧Ｖｆ）を比較する第２電圧比較器２３ｂを備え、該第２電圧比較器２３ｂの出力信号Ｓ３ｂにより、第１及び第２コンバータ部１１ａ，１１ｂを同時に動作させるようにした。その結果、コンバータ部１１ａ，１１ｂを交互に動作させる通常動作に比べて多くの電流が負荷に供給されるため、負荷の急変に基づき低下した出力電圧Ｖｏを短時間で上昇させることができる。
（第三実施形態）
以下、本発明を具体化した第三実施形態を図面に従って説明する。
尚、説明の便宜上、図１と同様の構成については同一の符号を付してその説明を一部省略する。
以下、本発明を具体化した第三実施形態を図面に従って説明する。
尚、説明の便宜上、図１と同様の構成については同一の符号を付してその説明を一部省略する。
図３は、本実施形態のマルチフェーズＤＣ−ＤＣコンバータ４０の回路図である。
このＤＣ−ＤＣコンバータ４０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部４２と、平滑用コンデンサＣ１とを含む。
このＤＣ−ＤＣコンバータ４０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部４２と、平滑用コンデンサＣ１とを含む。
第１〜第３コンバータ部１１ａ〜１１ｃは、同様に構成されている。即ち、第１コンバータ部１１ａは、ＮチャネルＭＯＳトランジスタで構成される出力用トランジスタＴ１ａと、ＮチャネルＭＯＳトランジスタで構成される同期整流用トランジスタＴ２ａと、チョークコイルＬ１ａと、電流検出用抵抗Ｒｓａとを備える。第２コンバータ部１１ｂは、ＮチャネルＭＯＳトランジスタで構成される出力用トランジスタＴ１ｂと、ＮチャネルＭＯＳトランジスタで構成される同期整流用トランジスタＴ２ｂと、チョークコイルＬ１ｂと、電流検出用抵抗Ｒｓｂとを備える。第３コンバータ部１１ｃは、ＮチャネルＭＯＳトランジスタで構成される出力用トランジスタＴ１ｃと、ＮチャネルＭＯＳトランジスタで構成される同期整流用トランジスタＴ２ｃと、チョークコイルＬ１ｃと、電流検出用抵抗Ｒｓｃとを備える。
制御部４２は、３つの電圧増幅器２１ａ，２１ｂ，２１ｃ、３つの比較器２２ａ，２２ｂ，２２ｃ、電圧比較器２３、基準電源ｅ１、抵抗Ｒ１，Ｒ２、アンド回路２４ａ，２４ｂ，２４ｃ、ワンショットフリップフロップ回路（以下、ＦＦ回路という）２５ａ，２５ｂ，２５ｃを含む。
第１〜第３電圧増幅器２１ａ〜２１ｃは、それぞれ第１〜第３コンバータ部１１ａ〜１１ｃに対応して設けられている。そして、第１〜第３電圧増幅器２１ａ〜２１ｃは、対応する第１〜第３コンバータ部１１ａ〜１１ｃに含まれる電流検出用抵抗Ｒｓａ〜Ｒｓｃに流れる電流Ｉａ〜Ｉｃに応じた信号Ｓ１ａ〜Ｓ１ｃを出力する。
第１〜第３比較器２２ａ〜２２ｃは、マルチ入力比較器であり、１つの反転入力端子と複数（本実施形態では２つ）の非反転入力端子を持つ。第１〜第３比較器２２ａ〜２２ｃは、反転入力端子に入力される信号の電圧が他の端子に入力される信号の電圧よりも低い場合にはＨレベルの信号を出力し、反転入力端子に入力される信号が他の端子のうちの少なくとも１つに入力される電圧よりも高い場合にはＬレベルの信号を出力する。
第１〜第３比較器２２ａ〜２２ｃは、それぞれ第１〜第３コンバータ部１１ａ〜１１ｃに対応して設けられている。各比較器２２ａ〜２２ｃは、反転入力端子に対応するコンバータ部１１ａ〜１１ｃの電流検出用抵抗Ｒｓａ〜Ｒｓｃに流れる電流Ｉａ〜Ｉｃに応じた信号Ｓ１ａ〜Ｓ１ｃが第１〜第３電圧増幅器２１ａ〜２１ｃから入力される。そして、各比較器２２ａ〜２２ｃは、非反転入力端子に対応しないコンバータ部１１ａ〜１１ｃが流す電流Ｉａ〜Ｉｃに応じた信号Ｓ１ｃ〜Ｓ１ｂ，Ｓ１ｂ〜Ｓ１ａが入力される。例えば、第１比較器２２ａは、反転入力端子に対応する第１コンバータ部１１ａの電流検出用抵抗Ｒｓａに流れる電流Ｉａに応じた信号Ｓ１ａが第１電圧増幅器２１ａから入力され、非反転入力端子に対応しない第２及び第３電圧増幅器２１ｂ，２１ｃの出力信号Ｓ１ｂ，Ｓ１ｃが入力される。従って、各比較器２２ａ〜２２ｃは、対応するコンバータ部が流す電流が他のコンバータ部が流す電流よりも低い場合にＨレベルの信号Ｓ２ａ〜Ｓ２ｃを出力する。
第１〜第３アンド回路２４ａ〜２４ｃは、電圧比較器２３の出力信号Ｓ３と、それぞれ対応する第１〜第３比較器２２ａ〜２２ｃの出力信号Ｓ２ａ〜Ａ２ｃとが入力される。従って、第１〜第３アンド回路２４ａ〜２４ｃは、対応する第１〜第３コンバータ部１１ａ〜１１ｃが流す電流Ｉａ〜Ｉｃが他のコンバータ部が流す電流に比べて少ない、即ち対応するコンバータ部１１ａ〜１１ｃが流す電流Ｉａ〜Ｉｃの電流値が最も小さいアンド回路がＨレベルの信号を出力する。
これら第１〜第３アンド回路２４ａ〜２４ｃの出力信号Ｓ４ａ〜Ｓ４ｃに基づいて第１〜第３ＦＦ回路２５ａ〜２５ｃは制御信号ＤＨａ，ＤＬａ，ＤＨｂ，ＤＬｂ，ＤＨｃ，ＤＬｃを出力し、第１〜第３コンバータ部１１ａ〜１１ｃは、それら制御信号に応答して動作する。即ち、制御部４２は、出力電圧Ｖｏが所定の電圧より低くなると（出力電圧Ｖｏを分圧した電圧Ｖｆが基準電圧Ｖｒ１より低くなると）、最も電流が少ないコンバータ部１１ａ〜１１ｃを動作させて電流を供給し、出力電圧Ｖｏを上昇させる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御部４２は、第１〜第３コンバータ部１１ａ〜１１ｃの出力電流Ｉａ〜Ｉｃを互いに比較し、その比較結果に基づいて出力電流が少ないコンバータ部を動作させるように制御信号を生成するようにした。従って、一つのコンバータ部（例えば第１コンバータ部１１ａ）が動作して電流Ｉａを供給しているときに負荷の急変によって出力電圧Ｖｏが低下しても、出力電流が少ない他のコンバータ部（例えば第２コンバータ部１１ｂ）を動作させるようにした。このため、タイミングを制御することなく複数のコンバータ部を順次動作させることができ、出力電圧Ｖｏの変動に対する応答性を向上させることができる。
（１）制御部４２は、第１〜第３コンバータ部１１ａ〜１１ｃの出力電流Ｉａ〜Ｉｃを互いに比較し、その比較結果に基づいて出力電流が少ないコンバータ部を動作させるように制御信号を生成するようにした。従って、一つのコンバータ部（例えば第１コンバータ部１１ａ）が動作して電流Ｉａを供給しているときに負荷の急変によって出力電圧Ｖｏが低下しても、出力電流が少ない他のコンバータ部（例えば第２コンバータ部１１ｂ）を動作させるようにした。このため、タイミングを制御することなく複数のコンバータ部を順次動作させることができ、出力電圧Ｖｏの変動に対する応答性を向上させることができる。
（第四実施形態）
以下、本発明を具体化した第四実施形態を図面に従って説明する。
尚、説明の便宜上、図３と同様の構成については同一の符号を付してその説明を一部省略する。
以下、本発明を具体化した第四実施形態を図面に従って説明する。
尚、説明の便宜上、図３と同様の構成については同一の符号を付してその説明を一部省略する。
図４は、本実施形態のマルチフェーズＤＣ−ＤＣコンバータ５０の回路図である。
このＤＣ−ＤＣコンバータ５０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部５２と、平滑用コンデンサＣ１とを含む。
このＤＣ−ＤＣコンバータ５０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部５２と、平滑用コンデンサＣ１とを含む。
制御部５２は、３つの電圧増幅器２１ａ，２１ｂ，２１ｃ、３つの比較器２２ａ，２２ｂ，２２ｃ、電圧比較器２３ａ，２３ｂ、基準電源ｅ１，ｅ２、抵抗Ｒ１，Ｒ２、アンド回路２４ａ，２４ｂ，２４ｃ、ワンショットフリップフロップ回路（以下、ＦＦ回路という）２５ａ，２５ｂ，２５ｃ、オア回路２６ａ，２６ｂ，２６ｃを含む。つまり、制御部５２は、第三実施形態の構成に加えて、第二実施形態と同様に、電圧比較器２３ｂ、基準電源ｅ２、オア回路２６ａ，２６ｂ，２６ｃを備えている。
第１〜第３オア回路２６ａ〜２６ｃは、それぞれ対応する第１〜第３比較器２２ａ〜２２ｃと第１〜第３アンド回路２４ａ〜２４ｃの間に接続されている。そして、第１〜第３オア回路２６ａ〜２６ｃには、第２電圧比較器２３ｂの出力信号Ｓ３ｂが共通に入力されている。即ち、第１オア回路２６ａは、第１比較器２２ａの出力信号Ｓ２ａと第２電圧比較器２３ｂの出力信号Ｓ３ｂとが入力され、出力端子が第１アンド回路２４ａに接続されている。第２オア回路２６ｂは、第２比較器２２ｂの出力信号Ｓ２ｂと第２電圧比較器２３ｂの出力信号Ｓ３ｂとが入力され、出力端子が第２アンド回路２４ｂに接続されている。第３オア回路２６ｃは、第３比較器２２ｃの出力信号Ｓ２ｃと第２電圧比較器２３ｂの出力信号Ｓ３ｂとが入力され、出力端子が第３アンド回路２４ｃに接続されている。
出力電圧Ｖｏが所定の第２電圧より低い（出力電圧Ｖｏの分圧電圧Ｖｆが第２電圧比較器２３ｂに入力される第２基準電圧Ｖｒ２よりも低い）場合、全てのオア回路２６ａ〜２６ｃがＨレベルの信号Ｓ５ａ〜Ｓ５ｂを出力する。従って、制御部５２は、出力電圧Ｖｏが所定の第２電圧よりも低くなると、全てのコンバータ部１１ａ〜１１ｃを動作させて電流Ｉａ〜Ｉｃを負荷に供給する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御部４２は、第１基準電圧Ｖｒ１より低く設定された第２基準電圧Ｖｒ２と出力電圧Ｖｏ（分圧電圧Ｖｆ）を比較する第２電圧比較器２３ｂを備え、該第２電圧比較器２３ｂの出力信号Ｓ３ｂにより、第１〜第３コンバータ部１１ａ〜１１ｃを同時に動作させるようにした。その結果、各コンバータ部１１ａ〜１１ｃを順次動作させる通常動作に比べて多くの電流が負荷に供給されるため、負荷の急変に基づき低下した出力電圧Ｖｏを短時間で上昇させることができる。
（１）制御部４２は、第１基準電圧Ｖｒ１より低く設定された第２基準電圧Ｖｒ２と出力電圧Ｖｏ（分圧電圧Ｖｆ）を比較する第２電圧比較器２３ｂを備え、該第２電圧比較器２３ｂの出力信号Ｓ３ｂにより、第１〜第３コンバータ部１１ａ〜１１ｃを同時に動作させるようにした。その結果、各コンバータ部１１ａ〜１１ｃを順次動作させる通常動作に比べて多くの電流が負荷に供給されるため、負荷の急変に基づき低下した出力電圧Ｖｏを短時間で上昇させることができる。
（第五実施形態）
以下、本発明を具体化した第五実施形態を図面に従って説明する。
尚、説明の便宜上、図３と同様の構成については同一の符号を付してその説明を一部省略する。
以下、本発明を具体化した第五実施形態を図面に従って説明する。
尚、説明の便宜上、図３と同様の構成については同一の符号を付してその説明を一部省略する。
図５は、本実施形態のマルチフェーズＤＣ−ＤＣコンバータ６０の回路図である。
このＤＣ−ＤＣコンバータ６０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部６２と、平滑用コンデンサＣ１とを含む。
このＤＣ−ＤＣコンバータ６０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部６２と、平滑用コンデンサＣ１とを含む。
制御部６２は、３つの電圧増幅器２１ａ，２１ｂ，２１ｃ、３つの比較器２２ａ，２２ｂ，２２ｃ、電圧比較器２３、基準電源ｅ１、抵抗Ｒ１，Ｒ２、アンド回路２４ａ，２４ｂ，２４ｃ、ワンショットフリップフロップ回路（以下、ＦＦ回路という）２５ａ，２５ｂ，２５ｃ、縮退運転制御回路２７を含む。
第１〜第３電圧増幅器２１ａ〜２１ｃは、１つの非反転入力端子と２つの反転入力端子を持ち、２つの反転入力端子から入力される信号の内の低い方の電圧と非反転入力端子に入力される信号の電圧との差を増幅する。
第１電圧増幅器２１ａは、非反転入力端子に対応する第１コンバータ部１１ａからフィードバックされた信号ＣＳａが入力され、一方の反転入力端子に信号ＦＢが入力され、他方の反転入力端子に縮退運転制御回路２７から第１縮退制御信号ＳＳａが入力される。第１電圧増幅器２１ａは、信号ＣＳａと縮退制御信号ＳＳａの内の何れか電位が低い方の信号と、信号ＦＢの電位差を増幅した信号Ｓ１ａを出力する。縮退制御信号ＳＳａの電圧が信号ＣＳａの電圧より高い場合、第１電圧増幅器２１ａは、信号ＣＳａと信号ＦＢの電位差を増幅した信号を出力する。このときの出力信号Ｓ１ａは、電流検出用抵抗Ｒｓａの両端子間の電位差、つまり電流検出用抵抗Ｒｓａに流れる電流Ｉａの値に対応する。
第１縮退制御信号ＳＳａの電圧が信号ＣＳａの電圧より低い場合、第１電圧増幅器２１ａは、縮退制御信号ＳＳａと信号ＦＢの電位差を増幅した信号を出力する。この縮退制御信号ＳＳａの電圧は、縮退運転制御回路２７により制御される。つまり、縮退運転制御回路２７は、第１コンバータ部１１ａの電流検出用抵抗Ｒｓａに縮退制御信号ＳＳａと信号ＦＢの差電圧に応じた電流が流れているように第１電圧増幅器２１ａの出力信号を制御する。
第２電圧増幅器２１ｂは、非反転入力端子に対応する第２コンバータ部１１ｂからフィードバックされた信号ＣＳｂが入力され、一方の反転入力端子に信号ＦＢが入力され、他方の反転入力端子に縮退運転制御回路２７から第２縮退制御信号ＳＳｂが入力される。第２電圧増幅器２１ｂは、信号ＣＳｂと縮退制御信号ＳＳｂの内の何れか電位が低い方の信号と、信号ＦＢの電位差を増幅した信号Ｓ１ｂを出力する。縮退制御信号ＳＳｂの電圧が信号ＣＳｂの電圧より高い場合、第２電圧増幅器２１ｂは、信号ＣＳｂと信号ＦＢの電位差を増幅した信号を出力する。このときの出力信号Ｓ１ｂは、電流検出用抵抗Ｒｓｂの両端子間の電位差、つまり電流検出用抵抗Ｒｓｂに流れる電流Ｉｂの値に対応する。
第２縮退制御信号ＳＳｂの電圧が信号ＣＳｂの電圧より低い場合、第２電圧増幅器２１ｂは、縮退制御信号ＳＳｂと信号ＦＢの電位差を増幅した信号を出力する。この縮退制御信号ＳＳｂの電圧は、縮退運転制御回路２７により制御される。つまり、縮退運転制御回路２７は、第２コンバータ部１１ｂの電流検出用抵抗Ｒｓｂに縮退制御信号ＳＳｂと信号ＦＢの差電圧に応じた電流が流れているように第２電圧増幅器２１ｂの出力信号を制御する。
第３電圧増幅器２１ｃは、非反転入力端子に対応する第３コンバータ部１１ｃからフィードバックされた信号ＣＳｃが入力され、一方の反転入力端子に信号ＦＢが入力され、他方の反転入力端子に縮退運転制御回路２７から第３縮退制御信号ＳＳｃが入力される。第３電圧増幅器２１ｃは、信号ＣＳｃと縮退制御信号ＳＳｃの内の何れか電位が低い方の信号と、信号ＦＢの電位差を増幅した信号Ｓ１ｃを出力する。縮退制御信号ＳＳｃの電圧が信号ＣＳｃの電圧より高い場合、第３電圧増幅器２１ｃは、信号ＣＳｃと信号ＦＢの電位差を増幅した信号を出力する。このときの出力信号Ｓ１ｃは、電流検出用抵抗Ｒｓｃの両端子間の電位差、つまり電流検出用抵抗Ｒｓｃに流れる電流Ｉｃの値に対応する。
第３縮退制御信号ＳＳｃの電圧が信号ＣＳｃの電圧より低い場合、第３電圧増幅器２１ｃは、縮退制御信号ＳＳｃと信号ＦＢの電位差を増幅した信号を出力する。この縮退制御信号ＳＳｃの電圧は、縮退運転制御回路２７により制御される。つまり、縮退運転制御回路２７は、第３コンバータ部１１ｃの電流検出用抵抗Ｒｓｃに縮退制御信号ＳＳｃと信号ＦＢの差電圧に応じた電流が流れているように第３電圧増幅器２１ｃの出力信号を制御する。
縮退運転制御回路２７は、出力が互いに接続された複数のコンバータ部に対して、スイッチング動作するコンバータ部の数を少なくする縮退運転を行うために設けられている。動作するコンバータ部の数を少なくすることは、消費電力の低減につながる。即ち、ＤＣ−ＤＣコンバータが備えられる携帯機器では、電池による稼働時間を延ばすことが求められる。また、ＤＶＤ等の複数の機器が搭載されたパソコンや、高速なクロックで動作するパソコンなどでは、機器を使用しない場合や単純な処理を行う場合に消費電力を低減することが求められる。これらのために、縮退運転制御回路２７は、消費電力、即ち出力電流の値に基づいて動作するコンバータ部の数を変更する。
本実施形態において、縮退運転制御回路２７は、第１〜第３電圧増幅器２１ａ〜２１ｃから出力される信号Ｓ１ａ〜Ｓ１ｃが入力される。縮退運転制御回路２７は、信号Ｓ１ａ〜Ｓ１ｃに基づいて、第１〜第３縮退制御信号ＳＳａ〜ＳＳｃを生成する。
縮退運転制御回路２７は、信号Ｓ１ａ〜Ｓ１ｃに基づいて、負荷に供給する電流が少なくてよい場合に第１〜第３コンバータ部１１ａ〜１１ｃのうちのいくつかを停止させるように第１〜第３縮退制御信号ＳＳａ〜ＳＳｃを生成する。負荷に供給する電流は、各コンバータ部１１ａ〜１１ｃがそれぞれ負荷に供給する電流の合計、即ち各コンバータ部１１ａ〜１１ｃに含まれる電流検出用抵抗Ｒｓａ〜Ｒｓｃに流れる電流Ｉａ〜Ｉｃの合計である。つまり、本実施形態のＤＣ−ＤＣコンバータ６０は、ｍ個のコンバータ部を有し、負荷に供給する電流量に従ってｎ個（ｎは整数であり、１≦ｎ≦ｍ）のマルチフェーズＤＣ−ＤＣコンバータとして動作する。
詳しくは、縮退運転制御回路２７は、加算器２８と信号生成回路２９とを含む。加算器２８は、加算器２８は、第１〜第３電圧増幅器２１ａ〜２１ｃの出力信号Ｓ１ａ〜Ｓ１ｃと、第１〜第３縮退制御信号ＳＳａ〜ＳＳｃがそれぞれ入力される。加算器２８は、対応する信号うち、電圧が低い信号を加算した信号を出力する。例えば、出力信号Ｓ１ａ〜Ｓ１ｃの電圧がそれぞれ第１〜第３縮退制御信号ＳＳａ〜ＳＳｃの電圧より低い場合、加算器２８は、出力信号Ｓ１ａ〜Ｓ１ｃの電圧を加算した電圧を持つ信号を出力する。また、例えば、出力信号Ｓ１ａの電圧が第１縮退制御信号ＳＳａの電圧より高い場合、加算器２８は第１縮退制御信号ＳＳａと第２及び第３出力信号Ｓ１ｂ，Ｓ１ｃの電圧を加算した電圧を持つ信号を出力する。
信号生成回路２９は、予め設定されたしきい値電圧を記憶している。信号生成回路２９は、加算器２８の出力信号、即ち信号Ｓ１ａ〜Ｓ１ｃの加算結果としきい値電圧とを比較する。本実施形態の信号生成回路２９は、異なる電位に設定された２つのしきい値電圧（第１のしきい値電圧Ｖｔ１，第２のしきい値電圧Ｖｔ２）を持ち、加算結果と各しきい値電圧Ｖｔ１，Ｖｔ２とを比較する。そして、加算結果が２つのしきい値電圧Ｖｔ１，Ｖｔ２よりも大きい場合、信号生成回路２９は、第１〜第３信号ＣＳａ〜ＣＳｃが取りうる電圧値よりも高い第１の電圧（例えば電源電圧Ｖｃｃレベル）の縮退制御信号ＳＳａ〜ＳＳｃを出力する。これら縮退制御信号ＳＳａ〜ＳＳｃの電圧はフィードバックされる各信号ＣＳａ〜ＣＳｃよりも高いため、第１〜第３電圧増幅器２１ａ〜２１ｃは、それぞれ信号ＣＳａ〜ＣＳｃと信号ＦＢとの差電圧を増幅した信号Ｓ１ａ〜Ｓ１ｃを出力する。つまり、この場合は第三実施形態の制御部６２と同様に動作し、第１〜第３コンバータ部１１ａ〜１１ｃが動作する。
上記加算結果がしきい値電圧Ｖｔ１より大きくしきい値電圧Ｖｔ２よりも小さい（但し、Ｖｔ１＜Ｖｔ２）場合、信号生成回路２９は、第１〜第３縮退制御信号ＳＳａ〜ＳＳｃのうちの１つ（例えば第１縮退制御信号ＳＳａ）の電圧値を、第１〜第３信号ＣＳａ〜ＣＳｃが取りうる電圧値よりも低い第２の電圧（例えばグランドＧＮＤレベル）に設定し、他の縮退制御信号ＳＳｂ，ＳＳｃの電圧値を上記第１の電圧に設定する。従って、第１電圧増幅器２１ａは、第１縮退制御信号ＳＳａと信号ＦＢの差電圧を増幅した信号Ｓ１ａを出力し、第２，第３電圧増幅器２１ｂ，２１ｃは信号ＣＳｂ，ＣＳｃと信号ＦＢの差電圧を増幅した信号Ｓ１ｂ，Ｓ１ｃを出力する。
この時、第１電圧増幅器２１ａは、第２，第３電圧増幅器２１ｂ，２１ｃと比べて大きな電流がコンバータ部１１ａにて流れているときと等価な信号Ｓ１ａを出力し、第１比較器２２ａは、Ｌレベルの信号Ｓ２ａを出力する。第２電圧増幅器２１ｂは、第２コンバータ部１１ｂにて流れている電流Ｉｂに対応するレベルの信号Ｓ１ｂを出力する。同様に、第３電圧増幅器２１ｃは、第３コンバータ部１１ｃにて流れている電流Ｉｃに対応するレベルの信号Ｓ１ｃを出力する。
従って、出力電圧Ｖｏが所定の電圧よりも低下した場合、第２コンバータ部１１ｂの電流Ｉｂと第３コンバータ部１１ｃの電流Ｉｃにより、第２ＦＦ回路２５ｂ又は第３ＦＦ回路２５ｃが動作し、出力電圧Ｖｏが上昇する。つまり、ＤＣ−ＤＣコンバータ６０は、出力電流に応じて２相のマルチフェーズＤＣ−ＤＣコンバータとして動作する。
同様に、上記加算結果がしきい値電圧Ｖｔ１，Ｖｔ２より小さい場合、信号生成回路２９は、第１〜第３縮退制御信号ＳＳａ〜ＳＳｃのうちの２つ（例えば第１縮退制御信号ＳＳａ及び第２縮退制御信号ＳＳｂ）の電圧値を上記第２の電圧に設定し、他の縮退制御信号ＳＳｃの電圧値を上記第１の電圧に設定する。従って、第１，第２電圧増幅器２１ａ，２１ｂは、第１，第２縮退制御信号ＳＳａ，ＳＳｂと信号ＦＢの差電圧を増幅した信号Ｓ１ａ，Ｓ１ｂを出力し、第３電圧増幅器２１ｃは信号ＣＳｃと信号ＦＢの差電圧を増幅した信号Ｓ１ｃを出力する。
そして、第１及び第２電圧増幅器２１ａ，２１ｂは、第３電圧増幅器２１ｃと比べて大きな電流が第１，第２コンバータ部１１ａ，１１ｂにて流れているときと等価な信号Ｓ１ａ，Ｓ１ｂを出力し、第１，第２比較器２２ａ，２２ｂは、Ｌレベルの信号Ｓ２ａ，Ｓ２ｂを出力する。第３電圧増幅器２１ｃは、第３コンバータ部１１ｃにて流れている電流Ｉｃに対応するレベルの信号Ｓ１ｃを出力する。
従って、出力電圧Ｖｏが所定の電圧よりも低下した場合、第３ＦＦ回路２５ｃが動作し、出力電圧Ｖｏが上昇する。つまり、ＤＣ−ＤＣコンバータ６０は、出力電流に応じて単相のＤＣ−ＤＣコンバータとして動作する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御部６２は縮退運転制御回路２７を備え、該縮退運転制御回路２７は、出力電流（各コンバータ部１１ａ〜１１ｃの出力電流Ｉａ〜Ｉｃの合計値）に基づいて、該電流値に対応する数のコンバータ部を停止させるための縮退制御信号ＳＳａ〜ＳＳｃを生成する。そして、制御部６２は、その縮退制御信号ＳＳａ〜ＳＳｃに基づいて、コンバータ部１１ａ〜１１ｃを停止させるようにした。従って、負荷に供給する電流が少なくてよい場合には、不要なコンバータ部を停止させることで、消費電流を低減することができる。
（１）制御部６２は縮退運転制御回路２７を備え、該縮退運転制御回路２７は、出力電流（各コンバータ部１１ａ〜１１ｃの出力電流Ｉａ〜Ｉｃの合計値）に基づいて、該電流値に対応する数のコンバータ部を停止させるための縮退制御信号ＳＳａ〜ＳＳｃを生成する。そして、制御部６２は、その縮退制御信号ＳＳａ〜ＳＳｃに基づいて、コンバータ部１１ａ〜１１ｃを停止させるようにした。従って、負荷に供給する電流が少なくてよい場合には、不要なコンバータ部を停止させることで、消費電流を低減することができる。
（第六実施形態）
以下、本発明を具体化した第六実施形態を図面に従って説明する。
尚、説明の便宜上、図４，図５と同様の構成については同一の符号を付してその説明を一部省略する。
以下、本発明を具体化した第六実施形態を図面に従って説明する。
尚、説明の便宜上、図４，図５と同様の構成については同一の符号を付してその説明を一部省略する。
図６は、本実施形態のマルチフェーズＤＣ−ＤＣコンバータ７０の回路図である。
このＤＣ−ＤＣコンバータ７０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部７２と、平滑用コンデンサＣ１とを含む。
このＤＣ−ＤＣコンバータ７０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部７２と、平滑用コンデンサＣ１とを含む。
制御部７２は、３つの電圧増幅器２１ａ，２１ｂ，２１ｃ、３つの比較器２２ａ，２２ｂ，２２ｃ、電圧比較器２３ａ，２３ｂ、基準電源ｅ１，ｅ２、抵抗Ｒ１，Ｒ２、アンド回路２４ａ，２４ｂ，２４ｃ、ワンショットフリップフロップ回路（以下、ＦＦ回路という）２５ａ，２５ｂ，２５ｃ、オア回路２６ａ，２６ｂ，２６ｃ、縮退運転制御回路２７を含む。つまり、本実施形態の制御部７２は、第五実施形態の制御部６２に、第四実施形態の電圧比較器２３ｂ、基準電源ｅ２及びオア回路２６ａ〜２６ｃを追加した構成を持つ。
第１〜第３オア回路２６ａ〜２６ｃは、第四実施形態と同様に、それぞれ対応する第１〜第３比較器２２ａ〜２２ｃと第１〜第３アンド回路２４ａ〜２４ｃの間に接続されている。そして、第１〜第３オア回路２６ａ〜２６ｃには、第２電圧比較器２３ｂの出力信号Ｓ３ｂが共通に入力されている。即ち、第１オア回路２６ａは、第１比較器２２ａの出力信号Ｓ２ａと第２電圧比較器２３ｂの出力信号Ｓ３ｂとが入力され、出力端子が第１アンド回路２４ａに接続されている。第２オア回路２６ｂは、第２比較器２２ｂの出力信号Ｓ２ｂと第２電圧比較器２３ｂの出力信号Ｓ３ｂとが入力され、出力端子が第２アンド回路２４ｂに接続されている。第３オア回路２６ｃは、第３比較器２２ｃの出力信号Ｓ２ｃと第２電圧比較器２３ｂの出力信号Ｓ３ｂとが入力され、出力端子が第３アンド回路２４ｃに接続されている。
第２電圧比較器２３ｂは、信号ＦＢを抵抗Ｒ１，Ｒ２により分圧した電圧Ｖｆと、第１基準電圧Ｖｒ１よりも低い値に設定された第２基準電圧Ｖｒ２とを比較する。そして、第２電圧比較器２３ｂは、比較結果に応じて、分圧電圧Ｖｆが基準電圧Ｖｒ２よりも高い場合にはＬレベルの信号Ｓ３ｂを出力し、分圧電圧Ｖｆが基準電圧Ｖｒ２よりも低い場合にはＨレベルの信号Ｓ３ｂを出力する。
出力電圧Ｖｏが所定の第１電圧より低く（出力電圧Ｖｏの分圧電圧Ｖｆが第１基準電圧Ｖｒ１よりも低く）第２電圧より高い（出力電圧Ｖｏの分圧電圧Ｖｆが第２基準電圧Ｖｒ２よりも高い）場合、第１〜第３オア回路２６ａ〜２６ｃは、第１〜第３比較器２２ａ〜２２ｃの出力信号と実質的に同じレベルの信号Ｓ５ａ〜Ｓ５ｃを出力する。従って、制御部７２は、第四実施形態と同様に、出力電流に応じてｎ個（ｎは整数であり、１≦ｎ≦３）のコンバータ部を動作させて出力電圧Ｖｏを負荷に供給するｎ相のマルチフェーズＤＣ−ＤＣコンバータとして動作する。
出力電圧Ｖｏが所定の第２電圧より低い（出力電圧Ｖｏの分圧電圧Ｖｆが第２基準電圧Ｖｒ２よりも低い）場合、全てのオア回路２６ａ〜２６ｃがＨレベルの信号Ｓ５ａ〜Ｓ５ｃを出力する。従って、制御部７２は、出力電圧Ｖｏが所定の第２電圧よりも低くなると、全てのコンバータ部１１ａ〜１１ｃを同時に動作させて電流Ｉａ〜Ｉｃを負荷に供給する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御部７２は、第五実施形態の制御部６２の構成に加えて、第１基準電圧Ｖｒ１より低く設定された第２基準電圧Ｖｒ２と出力電圧Ｖｏ（分圧電圧Ｖｆ）を比較する第２電圧比較器２３ｂを備え、該第２電圧比較器２３ｂの出力信号Ｓ３ｂにより、第１〜第３コンバータ部１１ａ〜１１ｃを同時に動作させるようにした。従って、負荷に供給する電流に応じてコンバータ部を停止させて消費電流を低減し、負荷急変の時には全てのコンバータ部１１ａ〜１１ｃを同時に動作させることで出力電圧Ｖｏを短時間で上昇させることができる。
（１）制御部７２は、第五実施形態の制御部６２の構成に加えて、第１基準電圧Ｖｒ１より低く設定された第２基準電圧Ｖｒ２と出力電圧Ｖｏ（分圧電圧Ｖｆ）を比較する第２電圧比較器２３ｂを備え、該第２電圧比較器２３ｂの出力信号Ｓ３ｂにより、第１〜第３コンバータ部１１ａ〜１１ｃを同時に動作させるようにした。従って、負荷に供給する電流に応じてコンバータ部を停止させて消費電流を低減し、負荷急変の時には全てのコンバータ部１１ａ〜１１ｃを同時に動作させることで出力電圧Ｖｏを短時間で上昇させることができる。
（第七実施形態）
以下、本発明を具体化した第七実施形態を図面に従って説明する。
尚、説明の便宜上、図５，図６と同様の構成については同一の符号を付してその説明を一部省略する。
以下、本発明を具体化した第七実施形態を図面に従って説明する。
尚、説明の便宜上、図５，図６と同様の構成については同一の符号を付してその説明を一部省略する。
図７は、本実施形態のマルチフェーズＤＣ−ＤＣコンバータ８０の回路図である。
このＤＣ−ＤＣコンバータ８０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部８２と、平滑用コンデンサＣ１とを含む。
このＤＣ−ＤＣコンバータ８０は、自励方式の３相マルチフェーズＤＣ−ＤＣコンバータであり、３つのコンバータ部１１ａ，１１ｂ，１１ｃと、１つの制御部８２と、平滑用コンデンサＣ１とを含む。
制御部８２は、電圧増幅器２１ａ，２１ｂ，２１ｃ、比較器２２ａ，２２ｂ，２２ｃ、電圧比較器２３ａ，２３ｂ、基準電源ｅ１，ｅ２、抵抗Ｒ１，Ｒ２、アンド回路２４ａ，２４ｂ，２４ｃ、ワンショットフリップフロップ回路（以下、ＦＦ回路という）２５ａ，２５ｂ，２５ｃ、オア回路２６ａ，２６ｂ，２６ｃ、縮退運転制御回路２７を含む。
本実施形態のアンド回路２４ａ，２４ｂ，２４ｃは３入力素子（第六実施形態は２入力素子）であり、第六実施形態と同様の信号が入力されるとともに、対応する縮退制御信号ＳＳａ，ＳＳｂ，ＳＳｃが入力されている。
即ち、第１アンド回路２４ａには、第１オア回路２６ａの出力信号Ｓ５ａと、第１電圧比較器２３ａの出力信号Ｓ３ａと、縮退運転制御回路２７から出力される第１縮退制御信号ＳＳａとが入力される。第１オア回路２６ａは、第１比較器２２ａの比較結果に基づき、第１コンバータ部１１ａが負荷に供給する電流Ｉａが他のコンバータ部１１ｂ，１１ｃが負荷に供給する電流Ｉｂ，Ｉｃより少ないとき、又は出力電圧Ｖｏが所定の第２電圧より低い場合にＨレベルの信号Ｓ５ａを出力する。第１電圧比較器２３ａは、出力電圧Ｖｏが所定の第１電圧より低い場合にＨレベルの信号Ｓ３ａを出力する。縮退運転制御回路２７は、負荷に供給する電流量に基づき、第１コンバータ部１１ａを動作させるときにＨレベルの第１縮退制御信号ＳＳａを出力し、第１コンバータ部１１ａを停止させるときにＬレベルの第１縮退制御信号ＳＳａを出力する。
従って、第１アンド回路２４ａは、縮退運転制御回路２７により第１コンバータ部１１ａが動作可能であり、出力電圧Ｖｏが所定の第１電圧より低く電流Ｉａが電流Ｉｂ，Ｉｃより少ないときにＨレベルの信号Ｓ４ａを出力する。又、第１アンド回路２４ａは、縮退運転制御回路２７により第１コンバータ部１１ａが動作可能であり、出力電圧Ｖｏが所定の第２電圧より低いときにＨレベルの信号Ｓ４ａを出力する。
同様に、第２アンド回路２４ｂには、第２オア回路２６ｂの出力信号Ｓ５ｂと、第１電圧比較器２３ａの出力信号Ｓ３ａと、縮退運転制御回路２７から出力される第２縮退制御信号ＳＳｂとが入力される。第２オア回路２６ｂは、第２比較器２２ｂの比較結果に基づき、第２コンバータ部１１ｂが負荷に供給する電流Ｉｂが他のコンバータ部１１ａ，１１ｃが負荷に供給する電流Ｉａ，Ｉｃより少ないとき、又は出力電圧Ｖｏが所定の第２電圧より低い場合にＨレベルの信号Ｓ５ｂを出力する。第１電圧比較器２３ａは、出力電圧Ｖｏが所定の第１電圧より低い場合にＨレベルの信号Ｓ３ａを出力する。縮退運転制御回路２７は、負荷に供給する電流量に基づき、第２コンバータ部１１ｂを動作させるときにＨレベルの第２縮退制御信号ＳＳｂを出力し、第２コンバータ部１１ｂを停止させるときにＬレベルの第２縮退制御信号ＳＳｂを出力する。
従って、第２アンド回路２４ｂは、縮退運転制御回路２７により第２コンバータ部１１ｂが動作可能であり、出力電圧Ｖｏが所定の第１電圧より低く電流Ｉｂが電流Ｉａ，Ｉｃより少ないときにＨレベルの信号Ｓ４ｂを出力する。又、第２アンド回路２４ｂは、縮退運転制御回路２７により第２コンバータ部１１ｂが動作可能であり、出力電圧Ｖｏが所定の第２電圧より低いときにＨレベルの信号Ｓ４ｂを出力する。
同様に、第３アンド回路２４ｃには、第３オア回路２６ｃの出力信号Ｓ５ｃと、第１電圧比較器２３ａの出力信号Ｓ３ａと、縮退運転制御回路２７から出力される第３縮退制御信号ＳＳｃとが入力される。第３オア回路２６ｃは、第３比較器２２ｃの比較結果に基づき、第３コンバータ部１１ｃが負荷に供給する電流Ｉｃが他のコンバータ部１１ａ，１１ｂが負荷に供給する電流Ｉａ，Ｉｂより少ないとき、又は出力電圧Ｖｏが所定の第２電圧より低い場合にＨレベルの信号Ｓ５ｃを出力する。第１電圧比較器２３ａは、出力電圧Ｖｏが所定の第１電圧より低い場合にＨレベルの信号Ｓ３ａを出力する。縮退運転制御回路２７は、負荷に供給する電流量に基づき、第３コンバータ部１１ｃを動作させるときにＨレベルの第３縮退制御信号ＳＳｃを出力し、第３コンバータ部１１ｃを停止させるときにＬレベルの第３縮退制御信号ＳＳｃを出力する。
従って、第３アンド回路２４ｃは、縮退運転制御回路２７により第３コンバータ部１１ｃが動作可能であり、出力電圧Ｖｏが所定の第１電圧より低く電流Ｉｃが電流Ｉａ，Ｉｂより少ないときにＨレベルの信号Ｓ４ｃを出力する。又、第３アンド回路２４ｃは、縮退運転制御回路２７により第３コンバータ部１１ｃが動作可能であり、出力電圧Ｖｏが所定の第２電圧より低いときにＨレベルの信号Ｓ４ｃを出力する。
従って、本実施形態の制御部８２は、負荷に供給する電流量に応じて複数のコンバータ部のうちｎ個（１≦ｎ≦３）のコンバータ部を動作可能とし、出力電圧Ｖｏが所定の第１電圧より低くなるとそれら動作可能なコンバータ部を順次動作させる。そして、制御部８２は、負荷の急変によって出力電圧Ｖｏが所定の第２電圧より低くなったとき、縮退運転制御回路２７により動作可能な全てのコンバータ部を同時に動作させる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御部８２は、第五実施形態の制御部６２の構成に加えて、第１基準電圧Ｖｒ１より低く設定された第２基準電圧Ｖｒ２と出力電圧Ｖｏ（分圧電圧Ｖｆ）を比較する第２電圧比較器２３ｂを備えた。そして、縮退制御信号ＳＳａ〜ＳＳｃを対応するアンド回路２４ａ〜２４ｃに入力するようにした。従って、負荷に供給する電流に応じてコンバータ部を停止させて消費電流を低減し、負荷急変の時には縮退制御信号ＳＳａ〜ＳＳｃにより動作可能な全てのコンバータ部を同時に動作させることで出力電圧Ｖｏを短時間で上昇させることができる。
（１）制御部８２は、第五実施形態の制御部６２の構成に加えて、第１基準電圧Ｖｒ１より低く設定された第２基準電圧Ｖｒ２と出力電圧Ｖｏ（分圧電圧Ｖｆ）を比較する第２電圧比較器２３ｂを備えた。そして、縮退制御信号ＳＳａ〜ＳＳｃを対応するアンド回路２４ａ〜２４ｃに入力するようにした。従って、負荷に供給する電流に応じてコンバータ部を停止させて消費電流を低減し、負荷急変の時には縮退制御信号ＳＳａ〜ＳＳｃにより動作可能な全てのコンバータ部を同時に動作させることで出力電圧Ｖｏを短時間で上昇させることができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態では２相又は３相のマルチフェーズＤＣ−ＤＣコンバータの具体例を示したが、４相以上のマルチフェーズＤＣ−ＤＣコンバータに具体化しても良い。
・上記実施形態では２相又は３相のマルチフェーズＤＣ−ＤＣコンバータの具体例を示したが、４相以上のマルチフェーズＤＣ−ＤＣコンバータに具体化しても良い。
上記第一及び第二実施形態では、相補信号を出力する比較器２２を用いたが、単一の信号を出力する比較器を用いて実施してもよい。つまり、制御回路１２は、第三〜第七実施形態と同様に、第１及び第２比較器を備える。第１比較器は、反転入力端子に第１電圧増幅器２１ａの出力信号Ｓ１ａが入力され、非反転入力端子に第２電圧増幅器２１ｂの出力信号Ｓ１ｂが入力される。第２比較器は、反転入力端子に第２電圧増幅器２１ｂの出力信号Ｓ１ｂが入力され、非反転入力端子に第１電圧増幅器２１ａの出力信号Ｓ１ａが入力される。そして、第１及び第２比較器は、互いに相補な信号Ｓ２ａ，Ｓ２ｂを出力する。
・上記第五〜第七実施形態では、縮退運転の制御信号を全ての電圧増幅器２１に供給するようにしたが、少なくとも１つの電圧増幅器２１に制御信号を供給してその電圧増幅器２１に対応するコンバータ部の動作を停止させるようにしてもよい。また、少なくとも１つの電圧増幅器２１に制御信号を供給しないようにすることで、制御信号が供給されていないコンバータ部を動作させて出力電圧Ｖｏを負荷に供給するようにしてもよい。
・上記第五〜第七実施形態では、縮退運転制御回路２７により第１〜第３縮退制御信号ＳＳａ〜ＳＳｃを生成するようにしたが、これら縮退制御信号ＳＳａ〜ＳＳｃのうちの少なくとも１つを外部から入力するようにしてもよい。例えば、電子機器に電源を管理する管理用半導体装置（例えばマイコン）を備え、該管理用半導体装置から縮退制御信号ＳＳａ〜ＳＳｃを供給する。また、負荷をマイコンとした場合、そのマイコンがプログラムの実行に従って出力する出力要求信号に応答して動作する構成としてもよい。
・上記実施形態では、負荷に応じて供給する電流量を変更するために縮退運転を行うように構成したが、縮退運転の際に動作させるコンバータ部の数をスイッチにより設定しても良い。
上記各実施形態から把握できる技術的思想を以下に記載する。
（付記１）
複数のコンバータ部を制御部で並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータであって、
前記制御部は、
前記出力電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧が所定の電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
を備えたことを特徴とするマルチフェーズＤＣ−ＤＣコンバータ。
（付記２）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記３）
前記制御部は、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成する、
ことを特徴とする付記１記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記４）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記３記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記５）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記３記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記６）
前記電流比較回路は、
前記複数のコンバータ部のそれぞれに設けられた電流検出用抵抗の両端の電位差を増幅した電圧を出力する複数の電圧増幅器と、
前記複数の電圧増幅器の出力電圧を互いに比較する比較器と、
を備えたことを特徴とする付記１〜５のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記７）
前記信号生成回路は、
前記電流比較回路にて生成される複数の出力信号がそれぞれ入力されるとともに前記電圧比較器の出力信号が共通に入力される複数のアンド回路と、
前記複数のアンド回路のそれぞれが出力する信号が入力され、対応するコンバータ部を制御する制御信号を生成する複数のワンショットフリップフロップ回路と、
を備えたことを特徴とする付記１又は６記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記８）
前記信号生成回路は、
前記電流比較回路にて生成される複数の出力信号がそれぞれ入力されるとともに前記第２の電圧比較器の出力信号が共通に入力される複数のオア回路と、
対応する前記オア回路の出力信号と前記電圧比較器の出力信号が入力される複数のアンド回路と、
前記複数のアンド回路のそれぞれが出力する信号が入力され、対応するコンバータ部を制御する制御信号を生成する複数のワンショットフリップフロップ回路と、
を備えたことを特徴とする付記２記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記９）
前記信号生成回路は、
前記電流比較回路にて生成される複数の出力信号がそれぞれ入力されるとともに前記第２の電圧比較器の出力信号が共通に入力される複数のオア回路と、
対応する前記オア回路の出力信号と、前記電圧比較器の出力信号と、対応する前記縮退制御信号が入力される複数のアンド回路と、
前記複数のアンド回路のそれぞれが出力する信号が入力され、対応するコンバータ部を制御する制御信号を生成する複数のワンショットフリップフロップ回路と、
を備えたことを特徴とする付記４記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記１０）
前記縮退運転制御回路は、
前記複数のコンバータ部の出力電流を合計する加算器と、
前記加算器の出力信号と予め設定されたしきい値とを比較し、該比較結果に基づいて前記複数のコンバータ部に流れる電流値よりも大きな電流値を示す制御信号を生成する信号生成回路と、
を含み、
前記電流比較回路は、各コンバータ部に流れる電流値と前記信号生成回路から出力される制御信号が示す電流値とを比較し、いずれか大きい方の電流値を持つ信号を対応するコンバータ部を停止させる信号として出力することを特徴とする付記３〜５のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記１１）
複数のコンバータ部を並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧が所定の電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
を備えたことを特徴とするマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１２）
前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１１記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１３）
前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成する、
ことを特徴とする付記１１記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１４）
前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１３記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１５）
前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１３記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１６）
複数のコンバータ部を制御部が並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータの制御方法であって、
電圧比較器にて前記出力電圧と基準電圧とを比較し、電流比較回路にて前記複数のコンバータ部の出力電流を互いに比較した比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成し、信号生成回路にて前記電圧比較器の比較結果に基づいて前記出力電圧が所定の電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成するようにしたことを特徴とするマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記１７）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１６記載のマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記１８）
前記制御部は、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御方法を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成する、
ことを特徴とする付記１６記載のマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記１９）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１８記載のマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記２０）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１８記載のマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記２１）
付記１〜１０のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータを搭載したことを特徴とする半導体装置。
（付記２２）
付記１〜１０のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータを搭載したことを特徴とするプリント基板。
（付記２３）
付記１〜１０のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータを搭載したことを特徴とする電源装置。
（付記２４）
付記１〜１０のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータを搭載したことを特徴とする電子機器装置。
（付記１）
複数のコンバータ部を制御部で並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータであって、
前記制御部は、
前記出力電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧が所定の電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
を備えたことを特徴とするマルチフェーズＤＣ−ＤＣコンバータ。
（付記２）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記３）
前記制御部は、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成する、
ことを特徴とする付記１記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記４）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記３記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記５）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記３記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記６）
前記電流比較回路は、
前記複数のコンバータ部のそれぞれに設けられた電流検出用抵抗の両端の電位差を増幅した電圧を出力する複数の電圧増幅器と、
前記複数の電圧増幅器の出力電圧を互いに比較する比較器と、
を備えたことを特徴とする付記１〜５のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記７）
前記信号生成回路は、
前記電流比較回路にて生成される複数の出力信号がそれぞれ入力されるとともに前記電圧比較器の出力信号が共通に入力される複数のアンド回路と、
前記複数のアンド回路のそれぞれが出力する信号が入力され、対応するコンバータ部を制御する制御信号を生成する複数のワンショットフリップフロップ回路と、
を備えたことを特徴とする付記１又は６記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記８）
前記信号生成回路は、
前記電流比較回路にて生成される複数の出力信号がそれぞれ入力されるとともに前記第２の電圧比較器の出力信号が共通に入力される複数のオア回路と、
対応する前記オア回路の出力信号と前記電圧比較器の出力信号が入力される複数のアンド回路と、
前記複数のアンド回路のそれぞれが出力する信号が入力され、対応するコンバータ部を制御する制御信号を生成する複数のワンショットフリップフロップ回路と、
を備えたことを特徴とする付記２記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記９）
前記信号生成回路は、
前記電流比較回路にて生成される複数の出力信号がそれぞれ入力されるとともに前記第２の電圧比較器の出力信号が共通に入力される複数のオア回路と、
対応する前記オア回路の出力信号と、前記電圧比較器の出力信号と、対応する前記縮退制御信号が入力される複数のアンド回路と、
前記複数のアンド回路のそれぞれが出力する信号が入力され、対応するコンバータ部を制御する制御信号を生成する複数のワンショットフリップフロップ回路と、
を備えたことを特徴とする付記４記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記１０）
前記縮退運転制御回路は、
前記複数のコンバータ部の出力電流を合計する加算器と、
前記加算器の出力信号と予め設定されたしきい値とを比較し、該比較結果に基づいて前記複数のコンバータ部に流れる電流値よりも大きな電流値を示す制御信号を生成する信号生成回路と、
を含み、
前記電流比較回路は、各コンバータ部に流れる電流値と前記信号生成回路から出力される制御信号が示す電流値とを比較し、いずれか大きい方の電流値を持つ信号を対応するコンバータ部を停止させる信号として出力することを特徴とする付記３〜５のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータ。
（付記１１）
複数のコンバータ部を並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧が所定の電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
を備えたことを特徴とするマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１２）
前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１１記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１３）
前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成する、
ことを特徴とする付記１１記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１４）
前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１３記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１５）
前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１３記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。
（付記１６）
複数のコンバータ部を制御部が並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータの制御方法であって、
電圧比較器にて前記出力電圧と基準電圧とを比較し、電流比較回路にて前記複数のコンバータ部の出力電流を互いに比較した比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成し、信号生成回路にて前記電圧比較器の比較結果に基づいて前記出力電圧が所定の電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成するようにしたことを特徴とするマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記１７）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１６記載のマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記１８）
前記制御部は、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御方法を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成する、
ことを特徴とする付記１６記載のマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記１９）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１８記載のマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記２０）
前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧が所定の第２電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする付記１８記載のマルチフェーズＤＣ−ＤＣコンバータの制御方法。
（付記２１）
付記１〜１０のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータを搭載したことを特徴とする半導体装置。
（付記２２）
付記１〜１０のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータを搭載したことを特徴とするプリント基板。
（付記２３）
付記１〜１０のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータを搭載したことを特徴とする電源装置。
（付記２４）
付記１〜１０のうちの何れか一つに記載のマルチフェーズＤＣ−ＤＣコンバータを搭載したことを特徴とする電子機器装置。
１０，３０，４０，５０，６０，７０，８０ マルチフェーズＤＣ−ＤＣコンバータ
１１ａ，１１ｂ，１１ｃ コンバータ部
１２，３２，４２，５２，６２，７２，８２ 制御部
２１ａ，２１ｂ，２１ｃ 電流比較回路としての電圧増幅器
２２，２２ａ，２２ｂ，２２ｃ 電流比較器としての比較器
２３，２３ａ 電圧比較器
２３ｂ 第２電圧比較器
２４ａ，２４ｂ，２４ｃ 信号生成回路としてのアンド回路
２５ａ，２５ｂ，２５ｃ 信号生成回路としてのワンショットフリップフロップ回路
２６ａ，２６ｂ，２６ｃ 信号生成回路としてのオア回路
２７ 縮退運転制御回路
Ｉａ，Ｉｂ，Ｉｃ 出力電流
ＤＨａ，ＤＬａ，ＤＨｂ，ＤＬｂ，ＤＨｃ，ＤＬｃ 制御信号
ＳＳａ，ＳＳｂ，ＳＳｃ 縮退制御信号
Ｖｉ 入力電圧
Ｖｏ 出力電圧
１１ａ，１１ｂ，１１ｃ コンバータ部
１２，３２，４２，５２，６２，７２，８２ 制御部
２１ａ，２１ｂ，２１ｃ 電流比較回路としての電圧増幅器
２２，２２ａ，２２ｂ，２２ｃ 電流比較器としての比較器
２３，２３ａ 電圧比較器
２３ｂ 第２電圧比較器
２４ａ，２４ｂ，２４ｃ 信号生成回路としてのアンド回路
２５ａ，２５ｂ，２５ｃ 信号生成回路としてのワンショットフリップフロップ回路
２６ａ，２６ｂ，２６ｃ 信号生成回路としてのオア回路
２７ 縮退運転制御回路
Ｉａ，Ｉｂ，Ｉｃ 出力電流
ＤＨａ，ＤＬａ，ＤＨｂ，ＤＬｂ，ＤＨｃ，ＤＬｃ 制御信号
ＳＳａ，ＳＳｂ，ＳＳｃ 縮退制御信号
Ｖｉ 入力電圧
Ｖｏ 出力電圧
Claims (16)
- 複数のコンバータ部を制御部で並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータであって、
前記制御部は、
前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに、前記電圧比較器の比較結果及び前記電流比較回路の出力信号に基づいて前記出力電流が少ないコンバータ部の出力電流が増加するよう前記出力電流が少ないコンバータ部をスイッチング制御させる制御信号を生成する信号生成回路と、
を備えたことを特徴とするマルチフェーズＤＣ−ＤＣコンバータ。 - 前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする請求項１記載のマルチフェーズＤＣ−ＤＣコンバータ。 - 前記制御部は、前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成する、
ことを特徴とする請求項１記載のマルチフェーズＤＣ−ＤＣコンバータ。 - 前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、ことを特徴とする請求項３記載のマルチフェーズＤＣ−ＤＣコンバータ。 - 前記制御部は、前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする請求項３記載のマルチフェーズＤＣ−ＤＣコンバータ。 - 複数のコンバータ部を並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに、前記電圧比較器の比較結果及び前記電流比較回路の出力信号に基づいて前記出力電流が少ないコンバータ部の出力電流が増加するよう前記出力電流が少ないコンバータ部をスイッチング制御させる制御信号を生成する信号生成回路と、を備えたことを特徴とするマルチフェーズＤＣ−ＤＣコンバータの制御回路。 - 前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする請求項６記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。 - 前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成する、
ことを特徴とする請求項６記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。 - 前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、ことを特徴とする請求項８記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。 - 前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とする請求項８記載のマルチフェーズＤＣ−ＤＣコンバータの制御回路。 - 複数のコンバータ部を制御部で並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータであって、
前記制御部は、
前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とするマルチフェーズＤＣ−ＤＣコンバータ。 - 複数のコンバータ部を制御部で並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータであって、
前記制御部は、
前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、
前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とするマルチフェーズＤＣ−ＤＣコンバータ。 - 複数のコンバータ部を制御部で並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータであって、
前記制御部は、
前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、
前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とするマルチフェーズＤＣ−ＤＣコンバータ。 - 複数のコンバータ部を並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とするマルチフェーズＤＣ−ＤＣコンバータの制御回路。 - 複数のコンバータ部を並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、
前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号を無効化して前記縮退制御信号により動作可能に設定されたコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とするマルチフェーズＤＣ−ＤＣコンバータの制御回路。 - 複数のコンバータ部を並列に駆動し、入力電圧を電圧変換した出力電圧を生成するマルチフェーズＤＣ−ＤＣコンバータの制御回路であって、
前記出力電圧に応じた電圧と基準電圧とを比較する電圧比較器と、
前記複数のコンバータ部の出力電流を互いに比較し、比較結果に応じて前記複数のコンバータ部のそれぞれに対応する複数の信号を前記出力電流が少ないコンバータ部を動作させるよう生成する電流比較回路と、
前記電圧比較器の比較結果に基づいて前記出力電圧に応じた電圧が前記基準電圧より低いときに前記電流比較回路の出力信号に基づいて対応するコンバータ部を制御する制御信号を生成する信号生成回路と、
前記複数のコンバータ部の出力電流を合計し、該合計値に応じた数のコンバータ部を停止させるよう縮退制御信号を生成する縮退運転制御回路と、
前記基準電圧より低い第２の基準電圧と前記出力電圧に応じた電圧とを比較する第２の電圧比較器と、を備え、
前記電流比較回路は、前記比較結果及び前記縮退制御信号に基づいて対応するコンバータ部を停止させるよう前記複数の信号を生成し、
前記信号生成回路は、前記第２の電圧比較器の出力信号に基づいて前記出力電圧に応じた電圧が前記第２の基準電圧より低いときには前記電流比較回路の出力信号及び前記縮退制御信号を無効化して前記複数のコンバータ部を同時に動作させるよう制御信号を生成する、
ことを特徴とするマルチフェーズＤＣ−ＤＣコンバータの制御回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005020141A JP4347231B2 (ja) | 2005-01-27 | 2005-01-27 | マルチフェーズｄｃ−ｄｃコンバータ及びマルチフェーズｄｃ−ｄｃコンバータの制御回路 |
| US11/121,084 US7122995B2 (en) | 2005-01-27 | 2005-05-04 | Multi-phase DC-DC converter and control circuit for multi-phase DC-DC converter |
| TW094114366A TWI279068B (en) | 2005-01-27 | 2005-05-04 | Multi-phase DC-DC converter, and control circuit and method for controlling a multi-phase DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005020141A JP4347231B2 (ja) | 2005-01-27 | 2005-01-27 | マルチフェーズｄｃ−ｄｃコンバータ及びマルチフェーズｄｃ−ｄｃコンバータの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006211815A JP2006211815A (ja) | 2006-08-10 |
| JP4347231B2 true JP4347231B2 (ja) | 2009-10-21 |
Family
ID=36696093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005020141A Active JP4347231B2 (ja) | 2005-01-27 | 2005-01-27 | マルチフェーズｄｃ−ｄｃコンバータ及びマルチフェーズｄｃ−ｄｃコンバータの制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7122995B2 (ja) |
| JP (1) | JP4347231B2 (ja) |
| TW (1) | TWI279068B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031956A1 (en) * | 2003-09-25 | 2005-04-07 | Koninklijke Philips Electronics N.V. | A switch mode power converter |
| KR100595447B1 (ko) * | 2004-03-26 | 2006-07-03 | 삼성전자주식회사 | Ｄｃ-ｄｃ 컨버터 및 그 제어방법 |
| US7667349B2 (en) * | 2005-06-06 | 2010-02-23 | Texas Instruments Incorporated | Providing power to a load by controlling a plurality of generating devices |
| US7705576B2 (en) * | 2005-10-31 | 2010-04-27 | Gm Global Technology Operations, Inc. | High-win circuit for multi-phase current mode control |
| JP5404991B2 (ja) * | 2006-02-07 | 2014-02-05 | スパンション エルエルシー | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、およびｄｃ−ｄｃコンバータの制御方法 |
| US7885088B2 (en) * | 2006-02-28 | 2011-02-08 | Stmicroelectronics S.R.L. | Method for controlling a multiphase interleaving converter and corresponding controller |
| US7492131B2 (en) * | 2006-03-29 | 2009-02-17 | Nvidia Corporation | Variable drive switching regulator architecture |
| US7414383B2 (en) * | 2006-05-12 | 2008-08-19 | Intel Corporation | Multi-phase voltage regulator with phases ordered by lowest phase current |
| US7961083B2 (en) * | 2007-08-29 | 2011-06-14 | Infineon Technologies Ag | Digital satellite receiver controller |
| TWI348086B (en) * | 2008-01-02 | 2011-09-01 | Mstar Semiconductor Inc | Dc power converter and mode-switching method |
| JP5507216B2 (ja) * | 2009-11-20 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置および電源装置 |
| TWI420791B (zh) * | 2010-09-21 | 2013-12-21 | Green Solution Tech Co Ltd | 多相控制系統及控制單元 |
| CN103155335A (zh) * | 2010-10-01 | 2013-06-12 | 三星Sdi株式会社 | 用于能量存储系统的功率转换系统及其控制方法 |
| US10103632B2 (en) * | 2011-04-18 | 2018-10-16 | Richtek Technology Corp. | Enhanced phase control circuit and method for a multiphase power converter |
| TW201328144A (zh) * | 2011-12-29 | 2013-07-01 | Green Solution Tech Co Ltd | 多相直流對直流轉換控制器及其控制方法 |
| CN103208917A (zh) * | 2012-01-12 | 2013-07-17 | 登丰微电子股份有限公司 | 多相直流对直流转换控制器及其控制方法 |
| US9148069B2 (en) | 2012-05-25 | 2015-09-29 | General Electric Company | High voltage high power multi-level drive structure |
| JP5942320B2 (ja) * | 2012-07-30 | 2016-06-29 | パナソニックＩｐマネジメント株式会社 | 電源装置 |
| US9871448B2 (en) | 2012-12-31 | 2018-01-16 | Nvidia Corporation | Super N-phase switching mode power supply |
| TWI514728B (zh) * | 2013-02-18 | 2015-12-21 | Green Solution Tech Co Ltd | 具電流平衡之多相電源轉換控制器 |
| TWI497885B (zh) * | 2013-03-12 | 2015-08-21 | Green Solution Tech Co Ltd | 多相轉換控制器 |
| US9923467B2 (en) | 2013-04-02 | 2018-03-20 | Green Solution Technology Co., Ltd. | Multiphase converting controller |
| US9831198B2 (en) | 2013-08-22 | 2017-11-28 | Nvidia Corporation | Inductors for integrated voltage regulators |
| CN104578768B (zh) * | 2013-10-22 | 2018-10-02 | 南京中兴新软件有限责任公司 | 一种直流电源及其工作方法 |
| JP6402461B2 (ja) * | 2014-03-18 | 2018-10-10 | 株式会社リコー | マルチフェーズ電源装置 |
| KR102233773B1 (ko) | 2014-08-08 | 2021-03-30 | 삼성에스디아이 주식회사 | 전력 변환 시스템 및 그의 제어 방법 |
| US9891646B2 (en) * | 2015-01-27 | 2018-02-13 | Qualcomm Incorporated | Capacitively-coupled hybrid parallel power supply |
| JP2016154427A (ja) * | 2015-02-20 | 2016-08-25 | サンケン電気株式会社 | スイッチング電源装置 |
| JP6603411B2 (ja) * | 2016-06-07 | 2019-11-06 | 株式会社ソニー・インタラクティブエンタテインメント | Ｄｃ／ｄｃコンバータおよび電子機器 |
| US10199929B2 (en) * | 2016-10-03 | 2019-02-05 | Texas Instruments Incorporated | Transient event detector circuit and method |
| DE102016219740A1 (de) * | 2016-10-11 | 2018-04-12 | Robert Bosch Gmbh | Regelvorrichtung für einen Gleichspannungskonverter, Gleichspannungskonverter und Verfahren zur Regelung eines Gleichspannungskonverters |
| CN107147289B (zh) * | 2017-06-01 | 2020-06-19 | 矽力杰半导体技术(杭州)有限公司 | 控制方法、控制电路及多相变换器 |
| US10298117B2 (en) * | 2017-06-30 | 2019-05-21 | Intel Corporation | Master-slave controller architecture |
| US10985654B2 (en) * | 2019-03-11 | 2021-04-20 | Samsung Electronics Co., Ltd. | Switching regulator and method of operating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144194A (en) * | 1998-07-13 | 2000-11-07 | Linear Technology Corp. | Polyphase synchronous switching voltage regulators |
| JP2000308337A (ja) | 1999-04-19 | 2000-11-02 | Amada Eng Center Co Ltd | 還流ダイオードの逆回復電流を防止した二相ｄｃ／ｄｃコンバータ |
| JP4452383B2 (ja) | 2000-07-27 | 2010-04-21 | Ｆｄｋ株式会社 | Ｄｃ−ｄｃコンバータ |
| JP4052948B2 (ja) | 2002-01-15 | 2008-02-27 | ローム株式会社 | マルチフェーズ型ｄｃ／ｄｃコンバータ |
| ATE348440T1 (de) * | 2002-06-04 | 2007-01-15 | Koninkl Philips Electronics Nv | Gleichstrom/gleichstrom-wandler |
-
2005
- 2005-01-27 JP JP2005020141A patent/JP4347231B2/ja active Active
- 2005-05-04 TW TW094114366A patent/TWI279068B/zh active
- 2005-05-04 US US11/121,084 patent/US7122995B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI279068B (en) | 2007-04-11 |
| US20060164050A1 (en) | 2006-07-27 |
| US7122995B2 (en) | 2006-10-17 |
| TW200627773A (en) | 2006-08-01 |
| JP2006211815A (ja) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4347231B2 (ja) | マルチフェーズｄｃ−ｄｃコンバータ及びマルチフェーズｄｃ−ｄｃコンバータの制御回路 | |
| KR100737794B1 (ko) | Ｄｃ－ｄｃ 컨버터, ｄｃ－ｄｃ 컨버터의 제어 회로 및ｄｃ－ｄｃ 컨버터의 제어 방법 | |
| KR101294420B1 (ko) | 적응형 입력선택을 갖는 전원공급회로 및 전원공급방법 | |
| KR100912865B1 (ko) | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 | |
| JP2006340442A (ja) | マルチフェーズｄｃ／ｄｃコンバータおよびその制御方法 | |
| JP2006304512A (ja) | 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法 | |
| JP2007116834A (ja) | マルチフェーズ型ｄｃ／ｄｃコンバータ回路 | |
| JP2012016172A (ja) | 電源回路と電源制御方法 | |
| JP5109769B2 (ja) | スイッチング電源装置 | |
| KR20120012767A (ko) | 다상 비반전 벅 부스트 전압 컨버터 | |
| KR20110089094A (ko) | 비반전 벅 부스트 전압 컨버터 | |
| TW200937162A (en) | Digital controlled power supply | |
| JP2005168106A (ja) | 電源装置 | |
| US20090174388A1 (en) | Dual power switch and voltage regulator using same | |
| US10763668B2 (en) | Converter with inductors coupled in series | |
| WO2012087618A2 (en) | Cold swap load adaptive power supply | |
| JP6326967B2 (ja) | マルチフェーズ電源装置 | |
| JP2009225642A (ja) | 電源装置および半導体集積回路装置 | |
| CN107086778B (zh) | 降压调节器的低功率待机模式 | |
| JP2000324714A (ja) | 充電制御器 | |
| JP5552288B2 (ja) | スイッチング電源装置 | |
| Yuan et al. | Sensor count reduction for single-phase converters with an active power buffer using algebraic observers | |
| JP2012029415A (ja) | Ｄｃ−ｄｃコンバータおよびスイッチング制御回路 | |
| JP2012039736A (ja) | 電源装置 | |
| JP2020096409A (ja) | 駆動モジュール、電源制御装置、スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090715 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4347231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |