JP2014103001A - 発光装置の制御回路、それを用いた発光装置および電子機器、発光装置の制御方法 - Google Patents

発光装置の制御回路、それを用いた発光装置および電子機器、発光装置の制御方法 Download PDF

Info

Publication number
JP2014103001A
JP2014103001A JP2012254503A JP2012254503A JP2014103001A JP 2014103001 A JP2014103001 A JP 2014103001A JP 2012254503 A JP2012254503 A JP 2012254503A JP 2012254503 A JP2012254503 A JP 2012254503A JP 2014103001 A JP2014103001 A JP 2014103001A
Authority
JP
Japan
Prior art keywords
frequency
light emitting
signal
voltage
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012254503A
Other languages
English (en)
Other versions
JP6189591B2 (ja
Inventor
Takashi Noguchi
貴志 野口
Yoshikazu Sasaki
義和 佐々木
Hiromoto Kikuchi
弘基 菊池
Shingo Haruta
真吾 春田
Toshiaki Saito
俊亮 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012254503A priority Critical patent/JP6189591B2/ja
Publication of JP2014103001A publication Critical patent/JP2014103001A/ja
Application granted granted Critical
Publication of JP6189591B2 publication Critical patent/JP6189591B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】発光装置の効率またはノイズを改善する。
【解決手段】電流ドライバ8は、発光素子6に流れる駆動電流ILEDの経路上に設けられ、発光素子6の目標輝度に応じたレベルを有する調光制御信号VDIMに応じた駆動電流ILEDを生成する。誤差増幅器10は、電流ドライバ8の電圧降下VLEDと所定の基準電圧VREFの誤差を増幅し、フィードバック電圧VFBを生成する。パルス幅変調器30は、設定された周波数fOSCを有するゲートパルス信号G2を生成するとともに、フィードバック電圧VFBにもとづいてゲートパルス信号G2のデューティ比を調節する。周波数制御部20は、調光制御信号VDIMとゲートパルス信号G2の周波数の関係を規定する制御特性が定められており、そのときの調光制御信号VDIMに応じた周波数fOSCを、パルス幅変調器30に設定する。
【選択図】図2

Description

本発明は、発光素子の駆動技術に関する。
近年、液晶パネルのバックライトや照明機器として、LED(発光ダイオード)をはじめとする発光素子を利用した発光装置が利用される。図1は、本発明者が検討した比較技術に係る発光装置の構成例を示す回路図である。発光装置1003は、1チャンネルのLEDストリング(発光素子)6と、スイッチング電源1004と、を備える。
発光素子6は、直列に接続された複数のLEDを含む。スイッチング電源1004は、入力端子P1に入力された入力電圧VINを昇圧して、出力端子P2に接続された発光素子6の一端に駆動電圧VOUTを供給する。
スイッチング電源1004は、出力回路102と、制御回路1100を備える。出力回路102は、インダクタL1、スイッチングトランジスタM1、整流ダイオードD1、出力キャパシタC1を含む。制御回路1100は、スイッチングトランジスタM1のオン、オフの時間比率(デューティ比)を制御することにより、駆動電圧VOUTを調節する。
発光素子6に流れる駆動電流ILEDの経路上には、PWM調光(バースト調光ともいう)用のスイッチ(トランジスタ)M2および電流検出用の第1抵抗R1が設けられる。制御回路1100には、外部のホストプロセッサ9から、発光素子6の目標輝度に応じてデューティ比が調節されるPWM調光用のパルス信号(調光パルス)G1が入力される。ドライバ50は、調光パルス信号G1にもとづき、調光用スイッチM2をスイッチングする。
第1抵抗R1には、発光素子6に流れる駆動電流ILEDに比例した電圧降下(検出電圧)VR1が発生する。誤差増幅器10は、検出電圧VR1と、所定の基準電圧VREFとの誤差を増幅し、フィードバック電圧VFBを生成する。たとえば誤差増幅器10は、トランスコンダクタンス(gm)アンプ12および位相補償回路14を含む。位相補償回路14は、位相補償用のキャパシタCFBおよび抵抗RFBを含む。
オシレータ1032は、所定の周波数の周期信号SOSCを生成する。パルス変調器1030は、周期信号SOSCと同期しており、フィードバック電圧VFBにもとづいてパルス変調されるゲートパルス信号G2を生成する。ゲートドライバ40は、ANDゲート42およびメインドライバ44を含み、調光パルス信号G1が第1レベル(ローレベル)となる消灯期間、スイッチングトランジスタM1をオフし、調光パルス信号G1が第2レベル(ハイレベル)となる点灯期間、スイッチングトランジスタM1を、ゲートパルス信号G2に応じた第3パルス信号G3にもとづいてスイッチングする。
インダクタ(コイル)L1に流れる電流IL1を検出するために、第2抵抗R2が設けられる。スイッチングトランジスタM1のオン時間、第2抵抗R2にはコイル電流IL1に比例した電圧降下VR2が発生する。制御回路1100は、電圧降下VR2が所定のしきい値を超えないように過電流保護を行う。またピーク電流モードあるいは平均電流モードのDC/DCコンバータでは、電圧降下VR2が、ゲートパルス信号G2のデューティ比に反映される。
特開2009−261158号公報
本発明者らは、図1の発光装置1003について検討した結果、以下の課題を認識するに至った。図1のスイッチング電源1004では、オシレータ1032の発振周波数が、スイッチング電源1004の負荷の軽重にかかわらず、すなわち発光素子6の駆動電流ILEDの大小にかかわらず一定となっている。そのため、効率あるいはノイズの観点で、改善の余地がある。
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、発光装置の効率またはノイズの改善にある。
本発明のある態様の制御回路は、発光装置の制御回路に関する。発光装置は、発光素子と、発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する。制御回路は、スイッチング電源のスイッチングトランジスタを制御するとともに、発光素子に流れる駆動電流をスイッチングする。制御回路は、発光素子の目標輝度に応じたレベルを有する調光制御信号に応じた駆動電流を生成し、発光素子に供給する電流ドライバと、電流ドライバの電圧降下と所定の基準電圧の誤差を増幅し、フィードバック電圧を生成する誤差増幅器と、設定された周波数を有するゲートパルス信号を生成するとともに、フィードバック電圧にもとづいてゲートパルス信号のデューティ比を調節するパルス幅変調器と、調光制御信号とゲートパルス信号の周波数の関係を規定する制御特性が定められており、そのときの調光制御信号に応じた周波数を、パルス幅変調器に設定する周波数制御部と、を備える。
本発明の別の態様もまた、発光装置の制御回路に関する。発光装置は、発光素子と、発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する。制御回路は、スイッチング電源のスイッチングトランジスタを制御するとともに、発光素子に流れる駆動電流を制御する。制御回路は、駆動電流の経路上に設けられた検出抵抗と、検出抵抗の電圧降下と発光素子の目標輝度に応じたレベルを有する調光制御信号の誤差を増幅し、フィードバック電圧を生成する誤差増幅器と、設定された周波数を有するゲートパルス信号を生成するとともに、フィードバック電圧にもとづいてゲートパルス信号のデューティ比を調節するパルス幅変調器と、調光制御信号とゲートパルス信号の周波数の関係を規定する制御特性が定められており、そのときの調光制御信号に応じた周波数を、パルス幅変調器に設定する周波数制御部と、を備える。
スイッチング電源の出力電流は発光素子の駆動電流であるから、スイッチング電源の負荷の軽重は、調光制御信号に応じて変化する。これらの態様によれば、調光制御信号に応じて、ゲートパルス信号の周波数(スイッチング周波数)を変化させることにより、効率を改善し、あるいはノイズを低減することができる。
制御特性は、調光制御信号が最大値のとき、周波数が所定の最大値をとり、調光制御信号が低くなるほど、周波数が低下するように定められていてもよい。
この態様によれば、軽負荷時において、スイッチング損失を低減することができ、効率を高めることができる。
制御特性は、調光制御信号が所定のしきい値より小さい範囲において、周波数が所定の最小値となるように定められていてもよい。
周波数制御部は、調光制御信号を所定の利得で非反転増幅するアンプを含んでもよい。パルス幅変調器は、アンプの出力電圧に応じた周波数で発振するオシレータを含み、オシレータと同期してゲートパルス信号を生成することを特徴としてもよい。
この態様によれば、アンプの利得に応じて、調光制御信号に対するスイッチング周波数の傾きを調節することができる。
周波数制御部は、アンプの出力電圧を所定のクランプレベルより低くならないようにクランプするクランプ回路をさらに含んでもよい。
この態様によれば、調光制御信号が所定のしきい値より小さいときに、つまり軽負荷時において、周波数を所定の最小値に固定できる。
制御特性は、調光制御信号が最大値のとき、周波数が所定の最小値をとり、調光制御信号が低くなるほど、周波数が上昇するように定められていてもよい。
軽負荷時において、周波数を低くしておくと、スイッチング電源が不連続モードとなり、電流リップルが大きくなってノイズが問題となる場合がある。この場合、調光制御信号が低いほど、つまり負荷電流が小さいほど周波数を高くすることにより、軽負荷時においてもスイッチング電源を連続モードで動作させることができ、ノイズを低減できる。
制御特性は、調光制御信号が所定のしきい値より小さい範囲において、周波数が所定の最大値となるように定められていてもよい。
周波数制御部は、調光制御信号を所定の利得で反転増幅するアンプを含んでもよい。パルス幅変調器は、アンプの出力電圧に応じた周波数で発振するオシレータを含み、オシレータと同期してゲートパルス信号を生成することを特徴としてもよい。
この態様によれば、アンプの利得に応じて、調光制御信号に対するスイッチング周波数の傾きを調節することができる。
周波数制御部は、アンプの出力電圧を所定のクランプレベルより高くならないようにクランプするクランプ回路をさらに含んでもよい。
この態様によれば、調光制御信号が所定のしきい値より小さいときに、つまり軽負荷時において、周波数を所定の最大値に固定できる。
パルス幅変調器は、周波数制御部により設定された周波数を有する、三角波またはのこぎり波の周期信号を生成するオシレータと、フィードバック電圧と周期信号を比較し、比較結果に応じたゲートパルス信号を生成するパルス幅変調用のコンパレータと、を含んでもよい。
パルス幅変調器は、周波数制御部により設定された周波数を有するパルス状の周期信号を生成するオシレータと、スイッチングトランジスタに流れる電流に応じた検出電圧をフィードバック電圧と比較し、比較結果に応じたリセット信号を生成するコンパレータと、周期信号とリセット信号に応じてレベルが遷移するゲートパルス信号を生成するフリップフロップと、を含んでもよい。
パルス幅変調器は、周波数制御部により設定された周波数を有する三角波またはのこぎり波の周期信号および、周波数制御部により設定された周波数を有するセット信号を生成するオシレータと、スイッチングトランジスタに流れる電流に比例した検出電圧とフィードバック電圧の誤差を増幅するとともに平均化する電流誤差増幅器と、電流誤差増幅器の出力電圧と周期信号を比較し、比較結果に応じたリセット信号を生成するコンパレータと、セット信号とリセット信号に応じてレベルが遷移するゲートパルス信号を生成するフリップフロップと、を含んでもよい。
制御回路は、ひとつの半導体基板に一体集積化されてもよい。
発光素子は、直列に接続された複数の発光ダイオードを含むLEDストリングであってもよい。
本発明の別の態様は、発光装置に関する。発光装置は、発光素子と、発光素子の一端に駆動電圧を供給するスイッチング電源と、を備えてもよい。スイッチング電源は、スイッチングトランジスタと、スイッチングトランジスタをスイッチングする上述の制御回路と、を備えてもよい。
本発明の別の態様は、電子機器に関する。電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた上述の発光装置と、を備えてもよい。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、発光装置の効率またはノイズを改善できる。
本発明者が検討した比較技術に係る発光装置の構成例を示す回路図である。 本発明の第1の実施の形態に係る制御回路を備える発光装置を示す回路図である。 図3(a)〜(c)は、パルス幅変調器の構成例を示す回路図である。 図4(a)、(b)は、制御特性の具体例を示す図である。 図5(a)、(b)は、周波数制御部の構成例を示す回路図である。 図6(a)、(b)は、スイッチング電源の入力電流IINの波形図である。 図7(a)、(b)は、連続モードと不連続モードの動作範囲を示す図である。 本発明の第2の実施の形態に係る制御回路を備える発光装置を示す回路図である。 本発明の第3の実施の形態に係る制御回路を備える発光装置を示す回路図である。 図10(a)は、調光制御信号VDIMとしきい値電圧VTHの関係を示す図であり、図10(b)は、調光指令信号VDIM*としきい値電圧VTHの関係を示す図である。 図11(a)、(b)は、電圧源の構成例を示す回路図である。 一定モードと可変モードにおける、調光制御信号VDIMとしきい値電圧VTH1、VTH2の関係を示す図である。 第4の実施の形態に係る制御回路を備える発光装置を示す回路図である。 発光装置を備える電子機器の例を示す図である。 図15(a)、(b)は、スイッチング電源の出力回路の別の構成例を示す回路図である。 第2の変形例に係る制御回路の一部を示す回路図である。 調光制御信号VDIMの生成回路の構成例を示す回路図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
(第1の実施の形態)
図2は、本発明の第1の実施の形態に係る制御回路を備える発光装置を示す回路図である。発光装置3は、複数の発光素子6_1〜6_N(Nは整数)と、スイッチング電源4と、ホストプロセッサ9を備える。
発光素子6_1〜6_Nはそれぞれ、直列に接続された複数のLEDを含むLEDストリングである。LEDストリングの本数Nは特に限定されない。発光素子6_1〜6_Nの一端(アノード)は、スイッチング電源4の出力端子P2に共通に接続される。
ホストプロセッサ9は、発光装置3全体を統括的に制御する。具体的にはホストプロセッサ9は、発光素子6の目標輝度に応じた電圧レベルを有する調光制御信号VDIMを生成し、制御回路100に送信する。なお、調光制御信号VDIMは制御回路100の内部で生成してもよい。
スイッチング電源4は、昇圧型のDC/DCコンバータであり、入力端子P1に入力された入力電圧VINを昇圧し、その出力端子P2に接続された発光素子6の一端(アノード)に駆動電圧VOUTを供給する。
スイッチング電源4は、制御回路100および出力回路102を備える。出力回路102は、インダクタL1、整流ダイオードD1、スイッチングトランジスタM1、出力キャパシタC1を含む。出力回路102のトポロジーは一般的であるため、説明を省略する。
制御回路100のスイッチング端子SWは、スイッチングトランジスタM1のゲートと接続される。制御回路100は、発光素子6の点灯に必要な出力電圧VOUTが得られるように、フィードバックによりデューティ比が調節されるゲートパルス信号G2を生成し、スイッチングトランジスタM1のスイッチング動作を制御するとともに、発光素子6が目標の輝度で発光するように、発光素子6に流れる駆動電流ILEDを調節する。
制御回路100は、ひとつの半導体基板上に一体集積化された機能ICである。なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。またスイッチングトランジスタM1は制御回路100に内蔵されてもよい。
制御回路100は、入出力ピンとして、スイッチング(SW)端子、電流検出(CS)端子、バースト調光(PWM)端子、アナログ調光(ADIM)端子、フィードバック(FB)端子、N個のLED端子を有する。
ADIM端子には、ホストプロセッサ9からの調光制御信号VDIMが入力される。SW端子は、スイッチングトランジスタM1のゲートと接続される。FB端子には、位相補償用のキャパシタCFBおよび抵抗RFBを含む位相補償回路14が接続される。CS端子には、第2抵抗R2の電圧降下に応じた第2検出電圧VR2が入力される。N個のLED端子はそれぞれ、発光素子6_1〜6_Nのカソードと接続される。
制御回路100は、電流ドライバ8_1〜8_N、誤差増幅器10、周波数制御部20、パルス幅変調器30、ゲートドライバ40を備える。
電流ドライバ8_1〜8_Nは、発光素子6_1〜6_Nごとに設けられる。電流ドライバ8_iは、対応する発光素子6_iの経路上に、具体的には、発光素子6_iの一端(カソード)と接地端子の間に設けられる。電流ドライバ8_iは、発光素子6_iの目標輝度に応じたレベルを有する調光制御信号VDIMに応じた駆動電流ILEDiを生成する。
誤差増幅器10は、電流ドライバ8_1〜8_Nの電圧降下、つまりLED端子の電圧VLED1〜VLEDNのうち最も低い電圧と、所定の基準電圧VREFの誤差を増幅し、フィードバック電圧VFBを生成する。たとえば誤差増幅器10は、トランスコンダクタンス(gm)アンプ12および位相補償回路14を含む。位相補償回路14は、位相補償用のキャパシタCFBおよび抵抗RFBを含む。
パルス幅変調器30は、後述の周波数制御部20により設定された周波数fOSCを有するゲートパルス信号G2を生成する。パルス幅変調器30は、少なくともフィードバック電圧VFBにもとづいて、LED端子の電圧VLED1〜VLEDNのうち最も低い電圧が基準電圧VREFと一致するように、ゲートパルス信号G2のデューティ比を調節する。
図3(a)〜(c)は、パルス幅変調器30の構成例を示す回路図である。図3(a)〜(c)のパルス幅変調器30はそれぞれ、周波数制御部20が設定した周波数で発振するオシレータ32を含み、オシレータ32が生成する周期信号と同期して、ゲートパルス信号G2を生成する。
図3(a)のパルス幅変調器30aは、電圧モード制御を行う。パルス幅変調器30aは、オシレータ32a、PWMコンパレータ33、を含む。オシレータ32aは、周波数制御部20により設定された周波数fOSCを有する、三角波またはのこぎり波の周期信号(ランプ電圧)VRAMPを生成する。PWMコンパレータ33は、フィードバック電圧VFBと周期信号VRAMPを比較し、比較結果に応じたゲートパルス信号G2を生成する。
図3(b)のパルス幅変調器30bは、ピーク電流モード制御を行う。パルス幅変調器30bは、オシレータ32b、PWMコンパレータ33、スロープ補償回路34、ピーク検出コンパレータ35、フリップフロップ36を含む。パルス幅変調器30bには、スイッチングトランジスタM1に流れる電流に応じた、第2抵抗R2の電圧降下(検出電圧)VR2が入力される。
オシレータ32bは、周波数制御部20により設定された周波数fOSCを有するパルス状の周期信号(セット信号)SSETを生成する。スロープ補償回路34は、セット信号SSETと同期したスロープ電圧を生成し、電流検出信号VR2に重畳する。たとえばスロープ補償回路34は、スロープ電圧を生成するスロープ電圧生成部34aと、スロープ電圧と電流検出信号VR2を加算する加算器34bと、を含んでもよい。なおスロープ補償回路34の構成は特に限定されない。
ピーク検出コンパレータ35は、スロープ補償された検出電圧VR2’をフィードバック電圧VFBと比較し、比較結果に応じたリセット信号SRSTを生成する。フリップフロップ36は、セット信号SSETとリセット信号SRSTに応じてレベルが遷移するゲートパルス信号G2を生成する。たとえばフリップフロップ36は、セット端子にセット信号SSETが、リセット端子にリセット信号SRSTが入力されたSRフリップフロップであってもよい。
図3(c)のパルス幅変調器30cは、平均電流モード制御を行う。パルス幅変調器30cは、オシレータ32c、フリップフロップ36、電流誤差増幅器38、コンパレータ39を含む。パルス幅変調器30cには、スイッチングトランジスタM1に流れる電流に応じた、第2抵抗R2の電圧降下(検出電圧)VR2が入力される。
オシレータ32cは、周波数制御部20により設定された周波数fOSCを有する三角波またはのこぎり波の周期信号(ランプ電圧VRAMP)および、周波数制御部20により設定された周波数fOSCを有するセット信号SSETを生成する。
電流誤差増幅器38は、検出電圧VR2とフィードバック電圧VFBの誤差を増幅するとともに平均化する。コンパレータ39は、電流誤差増幅器38の出力電圧VERRとランプ信号VRAMPを比較し、比較結果に応じたリセット信号SRSTを生成する。フリップフロップ36は、セット信号SSETとリセット信号SRSTに応じてレベルが遷移するゲートパルス信号G2を生成する。
当業者によれば、図3(a)〜(c)に例示した以外にも、パルス幅変調器30が構成しうることが理解され、本発明において、パルス幅変調器30の構成が特に限定されないことが理解されよう。
図2に戻る。ゲートドライバ40は、パルス幅変調器30が生成したゲートパルス信号G2にもとづいて、スイッチングトランジスタM1をスイッチングする。
周波数制御部20には、調光制御信号VDIMとゲートパルス信号G2の周波数fOSCの関係を規定する制御特性があらかじめ定められている。周波数制御部20は、調光制御信号VDIMを受け、制御特性にもとづいて、そのときの調光制御信号VDIMに応じた周波数fOSCをパルス幅変調器30に設定する。
ここで調光制御信号VDIMとスイッチング周波数fOSCの関係を規定する制御特性について説明する。制御特性は、発光装置3に必要とされる性能に応じて制御回路100の設計者が任意に定めることができる。図4(a)、(b)は、制御特性の具体例を示す図である。
(第1の制御特性)
図4(a)は、第1の制御特性を示す。第1の制御特性は、調光制御信号VDIMが最大輝度に相当する最大値VMAXのとき、周波数fOSCが標準値fをとり、調光制御信号VDIMが低くなるほど、周波数fOSCが低下するように定められている。好ましくは第1の制御特性は、調光制御信号VDIMが所定のしきい値VTHより小さい範囲において、周波数fOSCが所定の最小値fMINとなるように定められる。
(第2の制御特性)
図4(b)は、第2の制御特性を示す。第2の制御特性は、調光制御信号VDIMが最大値VMAXのとき、周波数fOSCが標準値fをとり、調光制御信号VDIMが低くなるほど、周波数fOSCが上昇するように定められている。好ましくは第2の制御特性は、調光制御信号VDIMが所定のしきい値VTHより小さい範囲において、周波数fOSCが所定の最大値fMAXとなるように定められる。
周波数制御部20は、第1の制御特性と第2の制御特性が、外部からの設定データに応じて切りかえ可能に構成されてもよい。
図5(a)、(b)は、周波数制御部20の構成例を示す回路図である。
図5(a)の周波数制御部20aは、アンプ22およびクランプ回路24を含む。
第1の制御特性を実現するために、アンプ22は、調光制御信号VDIMを所定の利得で非反転増幅する。クランプ回路24は、アンプ22の出力電圧を所定のクランプレベルより低くならないようにクランプする。オシレータ32は、アンプ22の出力電圧に応じた周波数で発振する。
第2の制御特性を実現するために、アンプ22は、調光制御信号VDIMを所定の利得で反転増幅する。クランプ回路24は、アンプ22の出力電圧を所定のクランプレベルより高くならないようにクランプする。
図5(a)の周波数制御部20aによれば、図4(a)、(b)に示す制御特性を実現できる。具体的には、アンプ22の利得に応じて、図4(a)、(b)の制御特性の傾き、言い換えれば周波数fOSCの変化幅を調節できる。また、クランプ回路24によるクランプレベルに応じて、第1の制御特性における周波数fOSCの最小値fMIN、第2の制御特性における周波数fOSCの最大値fMAXを調節できる。
利得およびクランプレベルの少なくとも一方は、外部からの制御データに応じて変更可能に構成してもよい。この場合、制御回路100が搭載されるプラットフォームに応じて、制御特性を最適化できる。
オシレータ32の構成は特に限定されず、公知の回路を利用すればよい。オシレータ32は、たとえばキャパシタと、キャパシタを定電流で充放電する充放電回路と、で構成してもよい。この場合、定電流の電流値を、アンプ22の出力電圧に応じて変化させてもよい。
図5(b)の周波数制御部20bは、A/Dコンバータ26、ロジック部28を含む。
A/Dコンバータ26は、調光制御信号VDIMをデジタル値に変換する。ロジック部28には、制御特性を記述するテーブルが格納されており、あるいは制御特性が演算式として格納される。ロジック部28は、デジタル値に応じて、周波数fOSCを指示するデータを出力する。オシレータ32は、ロジック部28からのデータに応じた周波数で発振するよう構成される。たとえばオシレータ32は、デジタルカウンタを含んでもよい。
ロジック部28の後段にD/Aコンバータを設け、オシレータ32を、D/Aコンバータの出力電圧に応じた周波数で発振するように構成してもよい。
以上が発光装置3の構成である。続いてその動作を、第1、第2の制御特性それぞれの場合について説明する。
(第1の制御特性)
調光制御信号VDIMのレベルが小さくなると、駆動電流ILEDが減少し、スイッチング電源4が軽負荷状態で動作する。ここでスイッチングレギュレータでは、スイッチングトランジスタM1をオン、オフさせるために、そのゲート容量を充放電する必要がある。スイッチングトランジスタM1がバイポーラトランジスタの場合、そのベース電流を供給する必要がある。したがってスイッチングトランジスタM1をスイッチングするために必要な電力は、スイッチング周波数fOSCに比例する。
つまり、軽負荷状態において、重負荷状態と同じスイッチング周波数fOSCでスイッチングトランジスタM1を駆動すると、負荷に供給される電力に対する、スイッチングトランジスタM1のスイッチングに要する電力の比率が高くなり、スイッチング電源4の効率が低下する。これに対して第1の制御特性にもとづいて周波数fOSCを制御すれば、軽負荷時には、スイッチング周波数fOSCが低下するため、軽負荷時の効率を改善することができる。
一方で、軽負荷状態においてもスイッチング周波数fOSCを低くしすぎると、発光素子6に十分な駆動電流ILEDを供給できなくなる。そこで、スイッチング周波数fOSCをあるレベルfMINでクランプすることにより、軽負荷状態でも安定的に負荷を駆動できる。
第1の制御特性は、高効率が要求される用途、たとえば電池駆動型のデバイスや、高省エネ性能が要求されるデバイスに搭載される発光装置3において有用である。
(第2の制御特性)
図6(a)、(b)は、スイッチング電源4の入力電流IINの波形図である。図6(a)は、調光制御信号VDIMにかかわらずスイッチング周波数を一定とした場合を、図6(b)は、第2の制御特性を採用した場合を示す。
スイッチング電源4の入力電流IIN(IL1)は、スイッチングトランジスタM1のスイッチングにともない増減を繰り返す。入力電流IINは、スイッチング電源4の効率η、負荷電流IOUT(=ΣILED)を用いて、式(1)で与えられる。
IN=VOUT×IOUT/VIN×η …(1)
また入力電流IINのリップル量ΔIは式(2)で与えられる。
ΔI=(VOUT−VIN)/VOUT×VIN/(fOSC×L) …(2)
図6(a)に示すように、スイッチング周波数fOSCを負荷の軽重にかかわらず一定とした場合、式(2)で与えられるリップル量ΔIは一定である。したがって、入力電流IINの平均レベルがある程度小さくなると、図6(a)の右欄に示すように、スイッチング電源4は不連続モードとなる。
図6(b)に示すように、軽負荷状態においてスイッチング周波数fOSCを高くすると、式(2)にしたがってリップル量ΔIが小さくなる。したがって、図6(b)の右欄においても、入力電流Iはゼロクロスすることなく増減を繰り返し、連続モードで動作し続ける。
図7(a)、(b)は、連続モードと不連続モードの動作範囲を示す図である。図7(a)に示すように、スイッチング周波数を固定した場合、連続モードと不連続モードの境界を制御することはできない。これに対して、スイッチング周波数を第2の制御特性にもとづいて変化させた場合、図7(b)に示すように、スイッチング電源4が連続モードで動作する範囲を拡大することができる。これにより、軽負荷状態において、スイッチング電源4のスイッチングにともなうノイズを低減することができる。
(第2の実施の形態)
図8は、本発明の第2の実施の形態に係る制御回路を備える発光装置を示す回路図である。発光装置3aは、発光素子6と、スイッチング電源4と、ホストプロセッサ9を備える。
制御回路100aは、図2の電流ドライバ8に代えて、バースト調光用のスイッチ(調光用スイッチ)M2、検出抵抗R1、ドライバ50を備える。また制御回路100aのPWM端子には、ホストプロセッサ9から出力されるバースト調光用の調光パルス信号G1が入力される。調光パルス信号G1は、発光素子6の目標となる輝度に応じてパルス幅変調されており、目標輝度が高いほどデューティ比が大きい。
調光用スイッチM2および検出抵抗R1は、発光素子6の経路上に、より具体的には、LED端子と接地端子の間に直列に設けられる。調光用のドライバ50は、調光用スイッチM2を調光パルス信号G1に応じてスイッチングし、駆動電流ILEDの導通、遮断を切りかえる。調光用スイッチM2および第1抵抗R1は、制御回路100のICに外付けされてもよい。
誤差増幅器10は、検出抵抗R1の電圧降下(検出電圧)VR1と調光制御信号VDIMの誤差を増幅し、フィードバック電圧VFBを生成する。周波数制御部20、パルス幅変調器30は、図2のそれらと同様である。ゲートドライバ40aは、調光パルス信号G1がローレベルの期間、スイッチングトランジスタM1のスイッチングを停止し、調光パルス信号G1がハイレベルの期間、ゲートパルス信号G2にもとづいてスイッチングトランジスタM1をスイッチングする。
パルス幅変調器30は、ゲートパルス信号G2のデューティ比を、フィードバック電圧VFBにもとづいて、検出電圧VR1が調光制御信号VDIMと一致するように調節する。調光制御信号VDIMは、制御回路100の内部で生成してもよい。
図8の発光装置3aでは、調光制御信号VDIMにもとづくアナログ調光と、調光パルス信号G1にもとづくバースト調光(PWM調光)が併用され、発光素子6の輝度が制御される。
図8の発光装置3aによっても、図2の発光装置3と同様の効果を得ることができる。
(第3の実施の形態)
図9は、本発明の第3の実施の形態に係る制御回路を備える発光装置を示す回路図である。制御回路100bは、図8の制御回路100aに加えて、過電流保護用の第1コンパレータCMP1、第2コンパレータCMP2、電圧源70を備える。
発光装置3bにおいて、回路素子を保護するために、過電流検出が行われる。制御回路100bは、M個(Mは整数)の検出抵抗R1、R2を備える。本実施の形態では、M=2である。M個の検出抵抗R1、R2はそれぞれ、発光装置3の過電流保護の対象となる電流の経路上に設けられる。より具体的には、第1の過電流保護の対象となる電流は、駆動電流ILEDであり、したがって、M個の検出抵抗のひとつは、駆動電流ILEDの経路上に設けられた第1検出抵抗R1である。また第2の過電流保護の対象となる電流は、スイッチングトランジスタM1に流れる電流であり、したがってM個の検出抵抗のひとつは、スイッチングトランジスタM1の経路上に設けられた第2検出抵抗R2である。なお、過電流保護の対象となる電流はこれらには限定されず、必要に応じて発光装置3の任意の経路の電流を対象とすることができる。第2検出抵抗R2は、スイッチングトランジスタM1のオン抵抗を代用してもよい。
電圧源70は、M個の検出抵抗R1、R2に対応するM個のしきい値電圧VTH1、VTH2を生成する。
M個のコンパレータCMP1、CMP2は、それぞれが検出抵抗R1、R2ごとに設けられる。第iコンパレータCMPiは、対応する検出抵抗Riの電圧降下VRiに応じた検出電圧が、対応するしきい値電圧VTHiを超えると、過電流検出信号OCPiをアサート(たとえばハイレベル)するよう構成される。
制御回路100bは、少なくともひとつの過電流検出信号OCPがアサートされると、所定の保護処理を実行する。たとえば、保護処理は、スイッチングトランジスタM1の一時的な停止であってもよいし、長期間にわたる停止であってもよい。あるいは発光装置3の完全なシャットダウンであってもよい。また保護処理は、過電流検出信号OCPごとに異なっていてもよい。
電圧源70は、M個のしきい値電圧VTH1、VTH2の少なくともひとつを、調光制御信号VDIMに応じたレベルをとるように生成する。図10(a)は、調光制御信号VDIMとしきい値電圧VTHの関係を示す図である。本実施の形態では、2つのしきい値電圧VTH1およびVTH2の両方が、調光制御信号VDIMに応じたレベルを有する場合を説明するが本発明はそれには限定されない。たとえば、いずれか一方を一定値とし、他方のみを調光制御信号VDIMに応じて変化させてもよい。
M個のしきい値電圧VTH1、VTH2の少なくともひとつ(本実施の形態では両方)はそれぞれ、(i)調光制御信号VDIMが所定の第1値Vaより高い範囲において、調光制御信号VDIMが高いほど高くなり、(ii)調光制御信号VDIMが第1値Vaより低い範囲において所定の下限値VMINをとる。
さらに、M個のしきい値電圧VTH1、VTH2の少なくともひとつ(本実施の形態では両方)はそれぞれ、(i-1)調光制御信号VDIMが、第1値Vaより高く所定の第2値Vbより低い範囲において、調光制御信号VDIMに応じて増大し、(i-2)調光制御信号VDIMが第2値Vbより高い範囲において、所定の上限値VMAXをとる。
(i-1)調光制御信号VDIMが、第1値Vaより高く所定の第2値Vbより低い範囲において、しきい値電圧VTH1、VTH2は、調光制御信号VDIMに比例してもよい。この範囲において、
TH1=K1×VDIM
TH2=K2×VDIM
が成り立つものとする。図10(a)には、K1=K2の場合が示されるが、本発明はそれには限定されず、K1≠K2であってもよい。
なお、図10(a)には、しきい値電圧VTH1、VTH2が完全に等しい場合を示すが、本発明はそれには限定されず、Va、Vb、VMIN、VMAXは、しきい値電圧ごとに異なっていてもよい。
電圧源70は、調光指令信号VDIM*を受け、調光指令信号VDIM*に比例する調光制御信号VDIMを生成するとともに、調光指令信号VDIM*にもとづいて、M個のしきい値電圧VTH1、VTH2の少なくともひとつ(本実施の形態では両方)を生成する。図10(b)は、調光指令信号VDIM*としきい値電圧VTHの関係を示す図である。調光制御信号VDIMは、調光指令信号VDIM*に比例する。また、VDIM*<Vcのとき、VTH=VMINであり、Vd<VDIM*のとき、VTH=VMMAXが成り立つ。
図11(a)、(b)は、電圧源70の構成例を示す回路図である。図11(a)の電圧源70aは、バッファ72、抵抗分圧回路74、第1クランプ回路76、第2クランプ回路78を備える。バッファ72は、調光指令信号VDIM*を受ける。抵抗分圧回路74は、直列に接続された複数の抵抗を含み、バッファ72の出力電圧を所定の分圧比Kaで分圧し、調光制御信号VDIMを生成する。これにより、調光指令信号VDIM*に比例する調光制御信号VDIMが生成される。
DIM=Ka×VDIM
また、抵抗分圧回路74は、バッファ72の出力電圧を所定の分圧比Kbで分圧し、調光指令信号VDIM*に比例するしきい値電圧VTH1、VTH2を生成する。
TH1=VTH2=Kb×VDIM
第1クランプ回路76は、しきい値電圧VTH1、VTH2を、所定の下限電圧VMIN以下とならないようにクランプする。第2クランプ回路78は、しきい値電圧VTH1、VTH2を、所定の上限電圧VMAX以上とならないようにクランプする。
この構成によれば、図4(b)に示すしきい値電圧VTH1、VTH2および調光制御信号VDIMを生成でき、分圧比に応じて、領域(ii-1)の傾きを設定でき、第1クランプ回路76の下限電圧VMINに応じてしきい値電圧VTH1、VTH2の下限値を設定でき、第2クランプ回路78の上限電圧VMAXに応じて、しきい値電圧VTH1、VTH2の上限値を設定できる。
なお、調光指令信号VDIM*を生成する回路、つまりホストプロセッサ9の出力インピーダンスが十分に低い場合、バッファ72は省略してもよい。
図11(b)の電圧源70bは、ロジック部79と、D/Aコンバータ80と、を含む。ロジック部79は、デジタルの調光指令信号DDIM*を受ける。ロジック部79には、調光指令信号DDIM*と、しきい値電圧VTH1、VTH2、調光制御信号VDIMの関係を示すテーブルあるいは演算式が格納され、調光指令信号DDIM*に応じたデジタル値を生成する。D/Aコンバータ80は、デジタル値をデジタル/アナログ変換することにより、しきい値電圧VTH1、VTH2および調光制御信号VDIMを生成する。
なお、電圧源70の構成は図11(a)、(b)のそれらには限定されず、別の構成であってもよい。
図9に戻る。好ましくは電圧源70は、複数のモードが切りかえ可能に構成される。モードごとに、調光制御信号VDIMとM個のしきい値電圧VTH1、VTH2の少なくともひとつ(本実施の形態では両方)の関係が異なるように定められる。たとえば電圧源70は、一定モードと、ひとつあるいは複数の可変モードが切りかえ可能に構成される。
図12は、一定モードと可変モードにおける、調光制御信号VDIMとしきい値電圧VTH1、VTH2の関係を示す図である。一定モードにおいて、M個のしきい値電圧VTH1、VTH2の少なくともひとつ(本実施の形態において両方)が、調光制御信号VDIMとは無関係な一定レベルに固定される(一点鎖線)。一定レベルは、可変モードにおける上限値VMAXと一致していてもよい。可変モードでは、上述したように、しきい値電圧VTH1、VTH2が調光制御信号VDIMに応じて変化する(実線、破線)。可変モードは複数用意されてもよい。
電圧源70は、発光装置3の起動時において、一定モードに設定され、その後、起動完了後に可変モードに遷移する。起動の完了は、以下の少なくともひとつ、あるいは複数のを組み合わせて検出してもよい。
(i)起動開始後、所定の判定時間内に、過電流検出信号がアサートされないこと
(ii)第1検出電圧VR1が調光制御信号VDIMに達したこと
(iii)駆動電圧VOUTが所定のしきい値に達したこと
(iv)起動開始後、所定の起動時間の経過したこと
以上が発光装置3bの構成である。続いてその動作を説明する。
パルス幅変調器30は、フィードバック制御によって、第1検出抵抗R1の電圧降下である第1検出電圧VR1が、調光制御信号VDIMに近づくように、ゲートパルス信号G2のデューティ比を調節する。その結果、駆動電流ILEDは、調光制御信号VDIMに比例した目標値(VDIM/R1)に安定化される。
発光装置3の利点は、比較技術との対比によって明確となる。比較技術では、駆動電流ILEDの目標値にかかわらず、しきい値電圧VTH1のレベルが定められ、固定的なしきい値電流ITH1(たとえば200mAとする)が設定されていた。したがって、駆動電流ILEDの目標値が小さな場合、たとえば20mAの場合でも、発光素子6に200mAが流れない限り保護動作が行われず、無駄な電流が消費されることになる。
これに対し、本実施の形態では、図10(a)に示すVa<VDIM<Vbの範囲において、しきい値電圧VTH1は、調光制御信号VDIMに応じて変化するため、しきい値電流ITH1(=VTH1/R1)も、調光制御信号VDIMに追従して変化する。
たとえばK1=1.5のとき、駆動電流ILEDの目標値が20mAのとき、しきい値電流ITH1は30mAとなり、30mA以上の電流は流れないように保護がかかる。つまり、比較技術よりも、170mAの消費電流を低減することができる。
また、調光制御信号VDIMが第1レベルVaより低い領域では、駆動電流ILEDが小さくなるため、第1検出抵抗R1の電圧降下VR1が小さくなる。もし、図10(a)に破線で示すように、VDIM<Vaの領域において、第1しきい値電圧VTH1を調光制御信号VDIMに比例させた場合、非過電流状態(正常状態)における第1検出電圧VR1と第1しきい値電圧VTH1の差が小さくなるため、ノイズによる過電流状態の誤検出の可能性が高まる。
これに対して、本実施の形態では、調光制御信号VDIMが第1値Vaより低い範囲では、第1しきい値電圧VTH1をある下限レベルVMINにてクランプすることにより、ノイズによる過電流状態の誤検出を防止できる。
また、もし、図10(a)に破線で示すように、Vb<VDIMの領域において、第1しきい値電圧VTH1をクランプすることなく、調光制御信号VDIMの増大にともなって第1しきい値電圧VTH1を制限なく上昇させていくと、しきい値電流ITHが非常に大きくなり、保護対象の経路に非常に大きな電流が流れるおそれがある。
これに対して、本実施の形態によれば、調光制御信号VDIMが第2値Vbより高い範囲において、第1しきい値電圧VTH1、つまりしきい値電流ITH1をある上限レベルにてクランプすることにより、駆動電流ILEDをある上限レベルで制約できる。その結果、回路を構成する部品の選定が容易となる。
第2コンパレータCMP2および第2検出抵抗R2による、スイッチングトランジスタM1に流れる電流に対する過電流保護についても、同様の効果を得ることができる。
続いて発光装置3の起動動作を説明する。
起動時において調光指令信号VDIM*のレベルが非常に小さい場合がある。起動直後、スイッチング電源の出力電圧が低いため、ゲートパルス信号のデューティ比、すなわちスイッチングトランジスタのオン時間が大きくなる。したがって起動時にスイッチングトランジスタやインダクタに流れる電流は、通常動作時に比べて大きくなる。
いま、起動時に調光制御信号のレベルが低く設定される状況について考える。このとき可変モードを採用すると、しきい値電流ITH1、ITH2が小さな値に設定され、スイッチングトランジスタやインダクタに流れる電流が、しきい値電流ITH2によって制限されることになり、起動時間が長くなるおそれがある。
これに対して、本実施の形態によれば、起動時に一定モードを選択することで、スイッチングトランジスタやインダクタに流れる電流を、不当に制約することなく、発光装置を短時間で起動することが可能となる。
(第4の実施の形態)
図13は、第4の実施の形態に係る制御回路を備える発光装置を示す回路図である。制御回路100cは、図2の制御回路100に加えて、過電流保護用の第1コンパレータCMP1、第2コンパレータCMP2、電圧源70を備える。なお図13では説明の簡素化のため、図2の周波数制御部20は不図示としている。
第3の実施の形態と同様に、発光装置3は、過電流保護を目的として、M個の検出抵抗を有し、各検出抵抗は、発光装置3の過電流保護の対象となる電流の経路上に設けられる。
電流ドライバ8はそれぞれ、トランジスタM4、第3検出抵抗R3、演算増幅器OP2を含む。トランジスタM4および第3検出抵抗R3は、駆動電流ILEDの経路上に、具体的にはLED端子と接地端子の間に順に直列に設けられる。演算増幅器OA2の出力は、トランジスタM4の制御端子(ゲート)と接続され、その非反転入力端子には、調光制御信号VDIMが入力され、その反転入力端子には第3検出抵抗R3の電圧降下に応じた第3検出電圧VR3が入力される。電流ドライバ8_iにおいて、第3検出電圧VR3が調光制御信号VDIMと一致するようにフィードバックがかかり、駆動電流ILEDiが、目標値VDIM/R3に安定化される。
誤差増幅器10は、電流ドライバ8_1〜8_Nの電圧降下、つまりLED端子の電圧VLED1〜VLEDNのうち最も低い電圧と、所定の基準電圧VREFの誤差を増幅し、フィードバック電圧VFBを生成する。
パルス幅変調器30は、少なくともフィードバック電圧VFBにもとづいて、LED端子の電圧VLED1〜VLEDNのうち最も低い電圧が基準電圧VREFと一致するように、ゲートパルス信号G2のデューティ比を調節する。
第4の実施の形態では、M個の検出抵抗のひとつは、電流ドライバ8に内蔵される第3検出抵抗R3である。第3コンパレータCMP3は、第3検出抵抗R3に生ずる第3検出電圧VR3を、電圧源70により生成される第3しきい値電圧VTH3と比較し、VR3>VTH3のとき、第3過電流検出信号OCP3をアサートする。第3コンパレータCMP3は、電流ドライバ8ごとに設けられてもよい。
以上が図7の発光装置3cの構成である。
この発光装置3cにおいて、第3検出抵抗R3は、駆動電流ILEDの経路上に設けられており、第3検出抵抗R3および第3コンパレータCMP3によって、駆動電流ILEDの過電流状態が検出される。つまり、第3検出抵抗R3は、第1の実施の形態における第1検出抵抗R1に相当する。
第4の実施の形態によれば、第3の実施の形態と同様の効果を得ることができる。なお、図13の制御回路100cは、アナログ調光に加えて、PWM調光を併用してもよい。この場合、電流ドライバ8のトランジスタM4が、調光パルス信号G1に応じてスイッチング可能に構成される。
続いて、発光装置3の用途を説明する。図14は、発光装置3を備える電子機器2の例を示す図である。電子機器2はたとえば液晶ディスプレイ装置、テレビ受像器、カーナビ用ディスプレイ、あるいは液晶パネルを有する携帯電話端末、タブレットPC、オーディオプレイヤなどである。
電子機器2は、LCD(Liquid Crystal Display)パネル5を備える。発光装置3の発光素子6は、LCDパネル5の背面にバックライトとして設けられる。電子機器2の筐体内には、図示しないスイッチング電源4、電流ドライバ8、ホストプロセッサ9が内蔵される。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
(第1の変形例)
図4(a)、(b)に示した制御特性は、周波数fOSCが調光制御信号VDIMに対して連続的に変化する場合を示しているが、周波数fOSCは調光制御信号VDIMに対してステップ状に変化させてもよい。
(第2の変形例)
実施の形態ではインダクタL1を用いた非絶縁型のスイッチング電源を説明したが、本発明はトランスを用いた絶縁型のスイッチング電源にも適用可能である。また、本発明は、昇圧型、降圧型、昇降圧型のいずれにも適用可能である。図15(a)、(b)は、スイッチング電源の出力回路102の別の構成例を示す回路図である。図15(a)の出力回路102aは、降圧型のトポロジーであり、整流ダイオードD1、インダクタL1、出力キャパシタC1、スイッチングトランジスタM1、第2抵抗R2を有する。図15(b)の出力回路102bは、昇降圧型のトポロジーであり、整流ダイオードD1、キャパシタC1、C2、インダクタL1、L2、スイッチングトランジスタM1、第2抵抗R2を有する。
(第3の変形例)
図16は、第2の変形例に係る制御回路100dの一部を示す回路図である。この変形例は、図9の制御回路100bの変形例であり、調光用スイッチM2および第2検出抵抗R2は、制御回路100dに外付けされる。
制御回路100dは、電圧源70が生成した調光制御信号VDIMを、所定レベルVUL以下にクランプするクランプ回路90を備える。クランプ回路90を設けることにより、発光素子6に大電流が流れるのを防止することができる。
クランプ回路90の構成は特に限定されないが、たとえばクランプ回路90は、トランジスタM21、抵抗R21、演算増幅器OP3を備える。抵抗R21は、誤差増幅器10の反転入力端子と電圧源70の間に設けられる。トランジスタM21は、PチャンネルMOSFETであり、誤差増幅器10の非反転入力端子と接地端子の間に設けられる。演算増幅器OP3の非反転入力端子には、所定レベルVULが入力され、その反転入力端子は誤差増幅器10の非反転入力端子と接続される。このクランプ回路90によって、誤差増幅器10の非反転入力端子に入力される調光制御信号VDIMを、所定レベルVUL以下にクランプできる。
(第4の変形例)
実施の形態では、アナログ電圧の調光制御信号VDIMあるいは調光指令信号VDIM*がホストプロセッサ9から供給される場合を説明したが本発明はそれには限定されず、制御回路100の内部で生成してもよい。図17は、調光制御信号VDIMの生成回路の構成例を示す回路図である。生成回路60は、基準電圧源62と、V/I変換回路64と、I/V変換回路66と、を含む。
基準電圧源62は、基準電圧VREFを生成する。V/I変換回路64は、基準電圧VREFを、基準電流IREFに変換する。V/I変換回路64は、その変換利得が変更可能に構成される。より具体的には、V/I変換利得は、制御回路100の外付け抵抗REXTに応じて変更可能となっている。V/I変換回路64は、外付け抵抗REXTに加えて、演算増幅器OA1、トランジスタM3を含む。V/I変換回路64によって、基準電流IREFが生成される。
REF=VREF/REXT
I/V変換回路66は、基準電流IREFを、調光制御信号VDIMに変換する。I/V変換回路66は、カレントミラー回路を形成するトランジスタM11、M12と、抵抗R11を含む。カレントミラー回路M11、M12は、基準電流IREFを折り返す。抵抗R11は、折り返された基準電流IREF’の経路上に設けられ、かつその一端は接地され、その電位が固定される。調光制御信号VDIMは、カレントミラー回路のミラー比をKとすれば、以下の式で与えられ、外付け抵抗REXTの抵抗値に応じて、電圧レベルが調節可能であることがわかる。
DIM=IREF’×R11=K×IREF×R11=K×VREF/REXT×R11
なお電流ドライバ8は、演算増幅器OA2、トランジスタM4、第3検出抵抗R3を用いて、V/I変換回路64と同様に構成することができる。
(第5の変形例)
発光素子6は、LEDストリングには限定されず、現在、あるいは将来利用可能なその他の発光素子であってもよい。
(第6の変形例)
実施の形態では、発光装置3の用途として液晶パネルのバックライトを説明したが、本発明はそれには限定されない。たとえば発光装置3は、照明機器などにも利用可能である。
また、本実施の形態で説明した各信号の、ハイレベル、ローレベルの設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
2…電子機器、3…発光装置、4…スイッチング電源、5…LCDパネル、6…発光素子、8…電流ドライバ、9…ホストプロセッサ、G1…調光パルス信号、G2…ゲートパルス信号、100…制御回路、102…出力回路、10…誤差増幅器、12…gmアンプ、14…位相補償回路、20…周波数制御部、22…アンプ、24…クランプ回路、26…A/Dコンバータ、28…ロジック部、30…パルス幅変調器、32…オシレータ、33…PWMコンパレータ、34…スロープ補償回路、35…ピーク検出コンパレータ、36…フリップフロップ、38…電流誤差増幅器、39…コンパレータ、40…ゲートドライバ、50…ドライバ、60…電圧生成回路、62…基準電圧源、64…V/I変換回路、66…I/V変換回路、70…電圧源、R1…第1抵抗、R2…第2抵抗、L1…インダクタ、C1…出力キャパシタ、D1…整流ダイオード、M1…スイッチングトランジスタ、M2…調光用スイッチ。

Claims (19)

  1. 発光素子と、前記発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する発光装置に使用され、前記スイッチング電源のスイッチングトランジスタを制御するとともに、前記発光素子に流れる駆動電流を制御する制御回路であって、
    前記発光素子の目標輝度に応じたレベルを有する調光制御信号に応じた駆動電流を生成し、前記発光素子に供給する電流ドライバと、
    前記電流ドライバの電圧降下と所定の基準電圧の誤差を増幅し、フィードバック電圧を生成する誤差増幅器と、
    設定された周波数を有するゲートパルス信号を生成するとともに、前記フィードバック電圧にもとづいて前記ゲートパルス信号のデューティ比を調節するパルス幅変調器と、
    前記調光制御信号と前記ゲートパルス信号の周波数の関係を規定する制御特性が定められており、そのときの調光制御信号に応じた周波数を、前記パルス幅変調器に設定する周波数制御部と、
    を備えることを特徴とする制御回路。
  2. 発光素子と、前記発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する発光装置に使用され、前記スイッチング電源のスイッチングトランジスタを制御するとともに、前記発光素子に流れる駆動電流を制御する制御回路であって、
    前記駆動電流の経路上に設けられた検出抵抗と、
    前記検出抵抗の電圧降下と前記発光素子の目標輝度に応じたレベルを有する調光制御信号の誤差を増幅し、フィードバック電圧を生成する誤差増幅器と、
    設定された周波数を有するゲートパルス信号を生成するとともに、前記フィードバック電圧にもとづいて前記ゲートパルス信号のデューティ比を調節するパルス幅変調器と、
    前記調光制御信号と前記ゲートパルス信号の周波数の関係を規定する制御特性が定められており、そのときの調光制御信号に応じた周波数を、前記パルス幅変調器に設定する周波数制御部と、
    を備えることを特徴とする制御回路。
  3. 前記制御特性は、前記調光制御信号が最大値のとき、前記周波数が所定の最大値をとり、前記調光制御信号が低くなるほど、前記周波数が低下するように定められていることを特徴とする請求項1または2に記載の制御回路。
  4. 前記制御特性は、前記調光制御信号が所定のしきい値より小さい範囲において、前記周波数が所定の最小値となるように定められていることを特徴とする請求項3に記載の制御回路。
  5. 前記周波数制御部は、前記調光制御信号を所定の利得で非反転増幅するアンプを含み、
    前記パルス幅変調器は、前記アンプの出力電圧に応じた周波数で発振するオシレータを含み、前記オシレータと同期して前記ゲートパルス信号を生成することを特徴とすることを特徴とする請求項3に記載の制御回路。
  6. 前記周波数制御部は、前記アンプの出力電圧を所定のクランプレベルより低くならないようにクランプするクランプ回路をさらに含むことを特徴とする請求項5に記載の制御回路。
  7. 前記制御特性は、前記調光制御信号が最大値のとき、前記周波数が所定の最小値をとり、前記調光制御信号が低くなるほど、前記周波数が上昇するように定められていることを特徴とする請求項1または2に記載の制御回路。
  8. 前記制御特性は、前記調光制御信号が所定のしきい値より小さい範囲において、前記周波数が所定の最大値となるように定められていることを特徴とする請求項7に記載の制御回路。
  9. 前記周波数制御部は、前記調光制御信号を所定の利得で反転増幅するアンプを含み、
    前記パルス幅変調器は、前記アンプの出力電圧に応じた周波数で発振するオシレータを含み、前記オシレータと同期して前記ゲートパルス信号を生成することを特徴とすることを特徴とする請求項8に記載の制御回路。
  10. 前記周波数制御部は、前記アンプの出力電圧を所定のクランプレベルより高くならないようにクランプするクランプ回路をさらに含むことを特徴とする請求項9に記載の制御回路。
  11. 前記パルス幅変調器は、
    前記周波数制御部により設定された周波数を有する、三角波またはのこぎり波の周期信号を生成するオシレータと、
    前記フィードバック電圧と前記周期信号を比較し、比較結果に応じた前記ゲートパルス信号を生成するパルス幅変調用のコンパレータと、
    を含むことを特徴とする請求項1から10のいずれかに記載の制御回路。
  12. 前記パルス幅変調器は、
    前記周波数制御部により設定された周波数を有するパルス状の周期信号を生成するオシレータと、
    前記スイッチングトランジスタに流れる電流に応じた検出電圧を前記フィードバック電圧と比較し、比較結果に応じたリセット信号を生成するコンパレータと、
    前記周期信号と前記リセット信号に応じてレベルが遷移する前記ゲートパルス信号を生成するフリップフロップと、
    を含むことを特徴とする請求項1から10のいずれかに記載の制御回路。
  13. 前記パルス幅変調器は、
    前記周波数制御部により設定された周波数を有する三角波またはのこぎり波の周期信号および、前記周波数制御部により設定された周波数を有するセット信号を生成するオシレータと、
    前記スイッチングトランジスタに流れる電流に比例した検出電圧と前記フィードバック電圧の誤差を増幅するとともに平均化する電流誤差増幅器と、
    前記電流誤差増幅器の出力電圧と前記周期信号を比較し、比較結果に応じたリセット信号を生成するコンパレータと、
    前記セット信号と前記リセット信号に応じてレベルが遷移する前記ゲートパルス信号を生成するフリップフロップと、
    を含むことを特徴とする請求項1から10のいずれかに記載の制御回路。
  14. ひとつの半導体基板に一体集積化されたことを特徴とする請求項1から13のいずれかに記載の制御回路。
  15. 前記発光素子は、直列に接続された複数の発光ダイオードを含むLEDストリングであることを特徴とする請求項1から14のいずれかに記載の制御回路。
  16. 発光素子と、
    前記発光素子の一端に駆動電圧を供給するスイッチング電源と、
    を備え、
    前記スイッチング電源は、
    スイッチングトランジスタと、
    前記スイッチングトランジスタをスイッチングする請求項1から15のいずれかに記載の制御回路と、
    を備えることを特徴とする発光装置。
  17. 液晶パネルと、
    前記液晶パネルのバックライトとして設けられた請求項16に記載の発光装置と、
    を備えることを特徴とする電子機器。
  18. 発光素子と、前記発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する発光装置において、前記スイッチング電源のスイッチングトランジスタを制御するとともに、前記発光素子に流れる駆動電流をスイッチングする制御方法であって、
    前記駆動電流の経路上に設けられた電流ドライバによって、発光素子の目標輝度に応じたレベルを有する調光制御信号に応じた駆動電流を前記発光素子に供給するステップと、
    前記電流ドライバの電圧降下と所定の基準電圧の誤差を増幅し、フィードバック電圧を生成するステップと、
    パルス幅変調器によって、設定された周波数を有するゲートパルス信号を生成するとともに、前記フィードバック電圧にもとづいて前記ゲートパルス信号のデューティ比を調節するステップと、
    前記調光制御信号と前記ゲートパルス信号の周波数の関係を規定する制御特性をあらかじめ定めるステップと、
    前記制御特性にもとづいて、そのときの調光制御信号に応じた周波数を、前記パルス幅変調器に設定するステップと、
    を備えることを特徴とする制御方法。
  19. 発光素子と、前記発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する発光装置において、前記スイッチング電源のスイッチングトランジスタを制御するとともに、前記発光素子に流れる駆動電流をスイッチングする制御方法であって、
    前記駆動電流の経路上に設けられた検出抵抗の電圧降下と前記発光素子の目標輝度に応じたレベルを有する調光制御信号の誤差を増幅し、フィードバック電圧を生成するステップと、
    パルス幅変調器によって、設定された周波数を有するゲートパルス信号を生成するとともに、前記フィードバック電圧にもとづいて前記ゲートパルス信号のデューティ比を調節するステップと、
    前記調光制御信号と前記ゲートパルス信号の周波数の関係を規定する制御特性をあらかじめ定めるステップと、
    前記制御特性にもとづいて、そのときの調光制御信号に応じた周波数を、前記パルス幅変調器に設定するステップと、
    を備えることを特徴とする方法。
JP2012254503A 2012-11-20 2012-11-20 発光装置の制御回路、それを用いた発光装置および電子機器、発光装置の制御方法 Active JP6189591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012254503A JP6189591B2 (ja) 2012-11-20 2012-11-20 発光装置の制御回路、それを用いた発光装置および電子機器、発光装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012254503A JP6189591B2 (ja) 2012-11-20 2012-11-20 発光装置の制御回路、それを用いた発光装置および電子機器、発光装置の制御方法

Publications (2)

Publication Number Publication Date
JP2014103001A true JP2014103001A (ja) 2014-06-05
JP6189591B2 JP6189591B2 (ja) 2017-08-30

Family

ID=51025341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012254503A Active JP6189591B2 (ja) 2012-11-20 2012-11-20 発光装置の制御回路、それを用いた発光装置および電子機器、発光装置の制御方法

Country Status (1)

Country Link
JP (1) JP6189591B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016119761A (ja) * 2014-12-19 2016-06-30 富士電機株式会社 スイッチング電源回路
US9763294B2 (en) 2014-11-20 2017-09-12 Panasonic Intellectual Property Management Co., Ltd. Lighting device and lighting fixture using same
JP2017169417A (ja) * 2016-03-18 2017-09-21 アルパイン株式会社 ダイオード整流型スイッチング電源装置、車載装置、及びリンギング抑制方法
JPWO2017009979A1 (ja) * 2015-07-15 2017-12-28 三菱電機株式会社 制御回路
JPWO2019043786A1 (ja) * 2017-08-29 2019-11-07 三菱電機株式会社 電源装置及び半導体光源点灯装置
JP2021007069A (ja) * 2019-06-27 2021-01-21 パナソニックIpマネジメント株式会社 制御装置、点灯装置、光源ユニット及び照明器具
JP2021007071A (ja) * 2019-06-27 2021-01-21 パナソニックIpマネジメント株式会社 点灯装置、及び照明器具

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636716A (en) * 1979-08-31 1981-04-10 Fujitsu Ltd Constant voltage control system
JPH0318272A (ja) * 1989-06-14 1991-01-25 Toyo Commun Equip Co Ltd スイッチングレギュレータ回路
JP2006340442A (ja) * 2005-05-31 2006-12-14 Mitsumi Electric Co Ltd マルチフェーズdc/dcコンバータおよびその制御方法
JP2011229255A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 電源装置および半導体装置
JP2012059839A (ja) * 2010-09-07 2012-03-22 Rohm Co Ltd 発光素子の駆動回路、それを用いた発光装置および電子機器
JP2012124003A (ja) * 2010-12-08 2012-06-28 Rohm Co Ltd 発光素子の駆動回路、それを用いた発光装置および電子機器
JP2012182967A (ja) * 2011-02-08 2012-09-20 Rohm Co Ltd 力率改善回路およびその制御回路、それらを用いた電子機器
JP2012190559A (ja) * 2011-03-08 2012-10-04 Rohm Co Ltd 発光素子駆動用のスイッチング電源の制御回路およびそれらを用いた発光装置および電子機器
JP2012210062A (ja) * 2011-03-29 2012-10-25 Yamaha Corp 電圧生成回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636716A (en) * 1979-08-31 1981-04-10 Fujitsu Ltd Constant voltage control system
JPH0318272A (ja) * 1989-06-14 1991-01-25 Toyo Commun Equip Co Ltd スイッチングレギュレータ回路
JP2006340442A (ja) * 2005-05-31 2006-12-14 Mitsumi Electric Co Ltd マルチフェーズdc/dcコンバータおよびその制御方法
JP2011229255A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 電源装置および半導体装置
JP2012059839A (ja) * 2010-09-07 2012-03-22 Rohm Co Ltd 発光素子の駆動回路、それを用いた発光装置および電子機器
JP2012124003A (ja) * 2010-12-08 2012-06-28 Rohm Co Ltd 発光素子の駆動回路、それを用いた発光装置および電子機器
JP2012182967A (ja) * 2011-02-08 2012-09-20 Rohm Co Ltd 力率改善回路およびその制御回路、それらを用いた電子機器
JP2012190559A (ja) * 2011-03-08 2012-10-04 Rohm Co Ltd 発光素子駆動用のスイッチング電源の制御回路およびそれらを用いた発光装置および電子機器
JP2012210062A (ja) * 2011-03-29 2012-10-25 Yamaha Corp 電圧生成回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9763294B2 (en) 2014-11-20 2017-09-12 Panasonic Intellectual Property Management Co., Ltd. Lighting device and lighting fixture using same
JP2016119761A (ja) * 2014-12-19 2016-06-30 富士電機株式会社 スイッチング電源回路
JPWO2017009979A1 (ja) * 2015-07-15 2017-12-28 三菱電機株式会社 制御回路
JP2017169417A (ja) * 2016-03-18 2017-09-21 アルパイン株式会社 ダイオード整流型スイッチング電源装置、車載装置、及びリンギング抑制方法
JPWO2019043786A1 (ja) * 2017-08-29 2019-11-07 三菱電機株式会社 電源装置及び半導体光源点灯装置
JP2021007069A (ja) * 2019-06-27 2021-01-21 パナソニックIpマネジメント株式会社 制御装置、点灯装置、光源ユニット及び照明器具
JP2021007071A (ja) * 2019-06-27 2021-01-21 パナソニックIpマネジメント株式会社 点灯装置、及び照明器具
JP7236703B2 (ja) 2019-06-27 2023-03-10 パナソニックIpマネジメント株式会社 点灯装置、及び照明器具
JP7300644B2 (ja) 2019-06-27 2023-06-30 パナソニックIpマネジメント株式会社 制御装置、点灯装置、光源ユニット及び照明器具

Also Published As

Publication number Publication date
JP6189591B2 (ja) 2017-08-30

Similar Documents

Publication Publication Date Title
JP6185233B2 (ja) 発光装置の制御回路、それを用いた発光装置および電子機器
JP5523917B2 (ja) スイッチング電源の制御回路、制御方法およびそれらを用いた発光装置および電子機器
JP5616768B2 (ja) 発光素子の駆動回路、それを用いた発光装置および電子機器
JP5470150B2 (ja) スイッチング電源の制御回路、制御方法およびそれらを用いた発光装置および電子機器
JP6189591B2 (ja) 発光装置の制御回路、それを用いた発光装置および電子機器、発光装置の制御方法
JP5749465B2 (ja) 発光素子の駆動回路、それを用いた発光装置および電子機器
US10602577B2 (en) Control circuit, control method and switching power supply thereof
KR100867551B1 (ko) Led 어레이 구동 장치
JP5211699B2 (ja) 直流電源装置、led駆動用電源装置および電源駆動用半導体集積回路
JP5591581B2 (ja) 発光装置、電子機器、発光ダイオードストリングの駆動方法
JP6578126B2 (ja) 光源の駆動回路およびその制御回路、照明装置、電子機器
JP2012114085A (ja) 発光ダイオード駆動回路、発光ダイオード駆動方法及びこれを含む発光ダイオードシステム
JP2008177019A (ja) Led駆動回路
US8884545B2 (en) LED driving system and driving method thereof
US20190394844A1 (en) Multi-mode dimming control method and dimming circuit
JP5960982B2 (ja) 発光素子駆動用のスイッチング電源の制御回路、およびそれを用いた発光装置および電子機器
JP6034657B2 (ja) 発光装置の制御回路、それを用いた発光装置および電子機器
WO2018198594A1 (ja) Ledドライバ、並びに、これを用いるled駆動回路装置および電子機器
JP5850612B2 (ja) 発光素子の駆動回路、ならびにそれらを用いた発光装置、電子機器
JP5685015B2 (ja) 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器
JP5788762B2 (ja) 発光素子の駆動回路およびそれを用いた発光装置、ディスプレイ装置
JP5657366B2 (ja) 発光素子の駆動回路およびそれを用いた発光装置、電子機器
US20230068030A1 (en) Power converter and synchronous-asynchrous mode control
JP2022021747A (ja) 定電流回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170803

R150 Certificate of patent or registration of utility model

Ref document number: 6189591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250