JP3550344B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP3550344B2 JP3550344B2 JP2000161300A JP2000161300A JP3550344B2 JP 3550344 B2 JP3550344 B2 JP 3550344B2 JP 2000161300 A JP2000161300 A JP 2000161300A JP 2000161300 A JP2000161300 A JP 2000161300A JP 3550344 B2 JP3550344 B2 JP 3550344B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- switching power
- capacitor
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【発明の属する分野】
本発明は、スイッチング電源回路に関し、特に力率改善機能、回路保護機能を有するスイッチング電源回路に関する。
【０００２】
図６は従来の昇圧型チョッパ式スイッチング電源回路のブロック図である。交流電圧源１を整流素子２によって整流し、点Ｂには全波整流された商用周波数の２倍の周波数の全波整流電圧が発生する。スイッチ素子３は駆動回路６により高周波パルスで駆動され、このスイッチ素子が導通した時に流れる電流によってインダクタンス素子４に電力エネルギーが蓄えられる。この電力エネルギーはスイッチ素子３が開放状態となった時に放出され、出力整流素子５を通じてコンデンサ９に蓄えられ、直流電圧に変換される。このようにして得られた出力直流電圧を検出し誤差増幅器によりスイッチ素子３の駆動状態が制御され、スイッチ素子３を駆動する駆動回路からの高周波パルスのパルス幅または周波数を制御することによって、出力電圧が所望の値に保たれる。
【０００３】
ここで変換効率の改善と雑音の低減の面から、出力整流素子５に流れる電流を何らかの方法で検出し、その電流がゼロなった時点でスイッチ素子３を駆動する方式がとられることがある。この出力整流素子５に流れる電流がゼロになる時点を検出するために、インダクタンス素子４に巻装された第２の巻線の両端電圧を監視する方法が行われている。
【０００４】
図６の回路では、このゼロ電流検出をインダクタンス素子４に巻装された第２の巻線の両端電圧を監視し、そのパルス電圧がゼロになるまではスイッチ駆動パルスをローレベルにしてスイッチ素子３をオフにしている。出力整流素子５に流れる電流がゼロになったことを第２の巻線両端電圧から検出すると、ただちにスイッチ駆動パルスをハイレベルにしてスイッチ素子３をオンにする。このような方法により、スイッチ素子３のターンオン損失、および雑音が大幅に低減される。
【０００５】
ところで、従来の回路においては、このインダクタンス素子４に巻装された第２の巻線に生じるパルス電圧を整流平滑し、これを駆動回路６の動作電圧源として用いる例もある。しかし通常は、他の電圧源が存在する場合にはその電圧を駆動回路６の動作電圧して用い、回路を簡略化することが多い。
【０００６】
このようにインダクタンス素子４に巻装された第２の巻線を検出用に用いる場合において、この巻線が短絡されるとゼロ電流検出のためのパルス電圧は発生しなくなるが、スイッチ素子３の駆動は駆動回路６からの駆動パルスによって継続して行われることがある。すると、インダクタンス素子４に巻装された、短絡された第２の巻線には巻線自体を断線させるに充分な過大電流が流れてしまい、発熱、発煙などの問題が生じるおそれがある。また、スイッチ素子３にも過大な電流ストレスが加わるおそれがある。
【０００７】
以上の説明は、昇圧型チョッパ式スイッチング電源の場合であったが、ゼロ電流検出にコンバータトランスを用いたスイチイング電源の場合も同様となる。
【０００８】
【発明が解決しようとする課題】
上述のごとく、従来の昇圧型チョッパ式スイッチング電源においては、電力エネルギー蓄積用のインダクタンスに巻装された第２の巻線をゼロ電流検出用に用いている場合、この巻線が短絡されるようなことがあると巻線に巻線自体を断線させるに充分な過大電流が流れてしまい発熱、発煙の危険が発生するおそれがある。また、スイッチ素子３に過大な電流ストレスが加わるおそれがある。
【０００９】
本発明は、第２の巻線を削除して低コスト化を図ると共に上記の問題点を解消し、簡単な回路によって、電力エネルギー蓄積用のインダクタンスからの出力電流ゼロ点を検出する機能を有するスイッチング電源の実現を課題とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するための請求項１の発明は、入力電圧の電力エネルギーを蓄積し、該蓄積した電力エネルギーを出力電流として出力するインダクタンス手段と、このインダクタンス手段による電力エネルギーの蓄積と、出力とを切り換えるスイッチ手段と、該スイッチ手段のスイッチングを制御する制御回路と、該インダクタンス手段の出力電流を整流平滑する整流平滑回路と、該出力電流がゼロとなるゼロ電流（点）検出手段を具備したスイッチング電源装置において、該スイッチ手段と並列にコンデンサを有するスナバ手段を設け、このコンデンサと直列に該ゼロ電流（点）検出手段を接続し、該ゼロ電流（点）検出手段は該インダクタンス手段のインダクタンスと該スナバ手段のコンデンサとの共振電流信号を用いてゼロ電流（点）を検出するように構成してあることを特徴とする。
【００１１】
【発明実施の形態】
以下、本発明に係るスイッチング電源回路について詳細に説明する。図１は、本発明の一実施例の形態を示すスイッチング電源回路のブロック図である。図１において、１は交流電圧源、２は全波整流素子、３はスイッチ素子（ＭＯＳＦＥＴ）、４ａはインダクタンス素子（チョークコイル）、５は出力整流素子（ダイオード）、７はコンデンサＣ１及び抵抗Ｒ１の直列回路から成るスナバ回路、８は制御回路で（イ）は比較部（ロ）は検出部（ハ）はドライブ部である。
【００１２】
図２は図１のスイッチング電源回路の各部の波形である。図２（ａ）はスイッチ素子３のドレイン・ソース間電圧ＶＤＳ、図２（ｂ）はチョークコイル４ａに流れる電流ＩＣＨ、図２（ｃ）はチョークコイル４ａとスナバコンデンサＣ１との共振電流、図２（ｄ）はＡ点・ＧＮＤ間電圧、図２（ｅ）はスイッチ素子３のゲート・ソース間電圧ＶＧＳである。
【００１３】
この回路の基本動作は従来回路（図６）とほぼ同じなので省略する。スイッチ素子３がオンからオフ（ｔ１）になると、チョークコイル４ａに蓄積された電力（磁気エネルギー）によって出力整流ダイオード５に電流が流れる。チョークコイル４ａの磁気エネルギーが減少してチョークコイルの電流ＩＣＨが時間ｔ２でゼロになると、図２（ｃ）に示すようにコンデンサＣ１とチョークコイル４ａが共振して減衰振動をはじめる。この振動電流はチョークコイル４ａ、入力コンデンサＣ０、スナバ用抵抗Ｒ１、コンデンサＣ１の経路で流れる。この共振電流により抵抗Ｒ１の両端に図２（ｄ）に示すように電圧降下が生ずる。
【００１４】
本発明はこの電圧降下（Ｉ）を利用して、ゼロ電流検出信号として機能せしめている。因みに、制御回路８はこの電圧降下と基準値を比較検出し、ドライブ部（ハ）を通してスイッチ素子３のドライブ信号（Ｕ）を形成し、図２（ｅ）に示すように該スイッチ素子３をオンさせる。尚、スイッチ素子３のターンオフ時には、振動電流により降下した電圧を検出して不要なドライブ信号が発生する場合がある。この為ターンオフ直後にターンオンしないように最小オフ幅制限回路を用いてドライブ信号を形成すると効果的である。
【００１５】
図５は制御回路のブロック図であり、第２巻線検出用コンパレータ、共振電流検出用コンパレータ、遅延パルス回路、上記コンパレータ出力の合成用論理回路（ＯＲ）、パルス発生回路、最小オフ幅制限回路及びドライブパルス生成用のＲＳフリップフロップ回路により構成されている。尚、第２巻線検出用コンパレータ及び論理回路（ＯＲ）は省略してもよい。
【００１６】
図３は本発明の実施例回路（図１）に適用可能なスナバ回路７の他の実施例である。図３（ａ）はスナバ抵抗Ｒ１の代りにて抵抗ｒ１とダイオードＤ１の並列回路素体を用いた例を示す。図３（ｂ）はダイオードＤ１、Ｄ２の逆並列回路素体を使用した例を示す。また、図３（ｃ）は逆並列のダイオードＤ１、Ｄ２と抵抗ｒ１より成る回路素体を用いた例を示す。
【００１７】
係る回路素体を使用することにより、共振電流が小さい時にゼロ電流検出が容易になる。具体的には、図１の回路において、入出力電位差あるいはコンデンサＣ１の容量が小さい時にスナバ抵抗Ｒ１の電圧降下が小さい。このため回路素体にダイオードＤ１等を用いることにより、比較的小さな共振電流であってもダイオードの電圧降下（約０．６Ｖ）を利用できるため、コンパレータ等における基準値（ＶＴＨ≒０．２Ｖ）との比較検出が容易になる。
【００１８】
図４は図１の抵抗Ｒ１の代りに図３（ｃ）に示す回路素体を適用した時の図１における各部の波形図である。図４（ｄ）に示すようにＡ点・ＧＮＤ間電圧は矩形波状となり、基準値（しきい値）との比較が容易になる。
【００１９】
【発明の効果】
以上の説明から明らかなように、本発明によればインダクタンス手段の第２の巻線を削除できるため、第２巻線の短絡に係る一切の問題を解消でき、安定したゼロ電流（点）検出が達成できる。しかも第２巻線の削除に伴い電源回路構成上、小型、経済化が達成できる。また、本発明は昇圧型チョッパ電源の他、コンバータトランスを用いたスイッチング電源にも容易に適用できる。
【図面の簡単な説明】
【図１】本発明の一実施例のスイッチング電源回路のブロック図
【図２】図１に示す実施例の各部の波形図
【図３】図１に適用可能なスナバ回路の他の実施例
【図４】図１に図３を適用した各部の波形図
【図５】図１に適用可能な制御回路のブロック図
【図６】従来のスイッチング電源回路
【符号の説明】
１：交流電圧源
２：整流素子（全波整流素子）
３：スイッチ素子（ＭＯＳＦＥＴ）
４、４ａ：インダクタンス素子（チョークコイル）
５：出力整流素子（ダイオード）
６：駆動回路
７：スナバ回路
８：制御回路
９：出力コンデンサ
Ｃ０：コンデンサ
Ｃ１：コンデンサ
Ｒ１、ｒ１：抵抗
【発明の属する分野】
本発明は、スイッチング電源回路に関し、特に力率改善機能、回路保護機能を有するスイッチング電源回路に関する。
【０００２】
図６は従来の昇圧型チョッパ式スイッチング電源回路のブロック図である。交流電圧源１を整流素子２によって整流し、点Ｂには全波整流された商用周波数の２倍の周波数の全波整流電圧が発生する。スイッチ素子３は駆動回路６により高周波パルスで駆動され、このスイッチ素子が導通した時に流れる電流によってインダクタンス素子４に電力エネルギーが蓄えられる。この電力エネルギーはスイッチ素子３が開放状態となった時に放出され、出力整流素子５を通じてコンデンサ９に蓄えられ、直流電圧に変換される。このようにして得られた出力直流電圧を検出し誤差増幅器によりスイッチ素子３の駆動状態が制御され、スイッチ素子３を駆動する駆動回路からの高周波パルスのパルス幅または周波数を制御することによって、出力電圧が所望の値に保たれる。
【０００３】
ここで変換効率の改善と雑音の低減の面から、出力整流素子５に流れる電流を何らかの方法で検出し、その電流がゼロなった時点でスイッチ素子３を駆動する方式がとられることがある。この出力整流素子５に流れる電流がゼロになる時点を検出するために、インダクタンス素子４に巻装された第２の巻線の両端電圧を監視する方法が行われている。
【０００４】
図６の回路では、このゼロ電流検出をインダクタンス素子４に巻装された第２の巻線の両端電圧を監視し、そのパルス電圧がゼロになるまではスイッチ駆動パルスをローレベルにしてスイッチ素子３をオフにしている。出力整流素子５に流れる電流がゼロになったことを第２の巻線両端電圧から検出すると、ただちにスイッチ駆動パルスをハイレベルにしてスイッチ素子３をオンにする。このような方法により、スイッチ素子３のターンオン損失、および雑音が大幅に低減される。
【０００５】
ところで、従来の回路においては、このインダクタンス素子４に巻装された第２の巻線に生じるパルス電圧を整流平滑し、これを駆動回路６の動作電圧源として用いる例もある。しかし通常は、他の電圧源が存在する場合にはその電圧を駆動回路６の動作電圧して用い、回路を簡略化することが多い。
【０００６】
このようにインダクタンス素子４に巻装された第２の巻線を検出用に用いる場合において、この巻線が短絡されるとゼロ電流検出のためのパルス電圧は発生しなくなるが、スイッチ素子３の駆動は駆動回路６からの駆動パルスによって継続して行われることがある。すると、インダクタンス素子４に巻装された、短絡された第２の巻線には巻線自体を断線させるに充分な過大電流が流れてしまい、発熱、発煙などの問題が生じるおそれがある。また、スイッチ素子３にも過大な電流ストレスが加わるおそれがある。
【０００７】
以上の説明は、昇圧型チョッパ式スイッチング電源の場合であったが、ゼロ電流検出にコンバータトランスを用いたスイチイング電源の場合も同様となる。
【０００８】
【発明が解決しようとする課題】
上述のごとく、従来の昇圧型チョッパ式スイッチング電源においては、電力エネルギー蓄積用のインダクタンスに巻装された第２の巻線をゼロ電流検出用に用いている場合、この巻線が短絡されるようなことがあると巻線に巻線自体を断線させるに充分な過大電流が流れてしまい発熱、発煙の危険が発生するおそれがある。また、スイッチ素子３に過大な電流ストレスが加わるおそれがある。
【０００９】
本発明は、第２の巻線を削除して低コスト化を図ると共に上記の問題点を解消し、簡単な回路によって、電力エネルギー蓄積用のインダクタンスからの出力電流ゼロ点を検出する機能を有するスイッチング電源の実現を課題とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するための請求項１の発明は、入力電圧の電力エネルギーを蓄積し、該蓄積した電力エネルギーを出力電流として出力するインダクタンス手段と、このインダクタンス手段による電力エネルギーの蓄積と、出力とを切り換えるスイッチ手段と、該スイッチ手段のスイッチングを制御する制御回路と、該インダクタンス手段の出力電流を整流平滑する整流平滑回路と、該出力電流がゼロとなるゼロ電流（点）検出手段を具備したスイッチング電源装置において、該スイッチ手段と並列にコンデンサを有するスナバ手段を設け、このコンデンサと直列に該ゼロ電流（点）検出手段を接続し、該ゼロ電流（点）検出手段は該インダクタンス手段のインダクタンスと該スナバ手段のコンデンサとの共振電流信号を用いてゼロ電流（点）を検出するように構成してあることを特徴とする。
【００１１】
【発明実施の形態】
以下、本発明に係るスイッチング電源回路について詳細に説明する。図１は、本発明の一実施例の形態を示すスイッチング電源回路のブロック図である。図１において、１は交流電圧源、２は全波整流素子、３はスイッチ素子（ＭＯＳＦＥＴ）、４ａはインダクタンス素子（チョークコイル）、５は出力整流素子（ダイオード）、７はコンデンサＣ１及び抵抗Ｒ１の直列回路から成るスナバ回路、８は制御回路で（イ）は比較部（ロ）は検出部（ハ）はドライブ部である。
【００１２】
図２は図１のスイッチング電源回路の各部の波形である。図２（ａ）はスイッチ素子３のドレイン・ソース間電圧ＶＤＳ、図２（ｂ）はチョークコイル４ａに流れる電流ＩＣＨ、図２（ｃ）はチョークコイル４ａとスナバコンデンサＣ１との共振電流、図２（ｄ）はＡ点・ＧＮＤ間電圧、図２（ｅ）はスイッチ素子３のゲート・ソース間電圧ＶＧＳである。
【００１３】
この回路の基本動作は従来回路（図６）とほぼ同じなので省略する。スイッチ素子３がオンからオフ（ｔ１）になると、チョークコイル４ａに蓄積された電力（磁気エネルギー）によって出力整流ダイオード５に電流が流れる。チョークコイル４ａの磁気エネルギーが減少してチョークコイルの電流ＩＣＨが時間ｔ２でゼロになると、図２（ｃ）に示すようにコンデンサＣ１とチョークコイル４ａが共振して減衰振動をはじめる。この振動電流はチョークコイル４ａ、入力コンデンサＣ０、スナバ用抵抗Ｒ１、コンデンサＣ１の経路で流れる。この共振電流により抵抗Ｒ１の両端に図２（ｄ）に示すように電圧降下が生ずる。
【００１４】
本発明はこの電圧降下（Ｉ）を利用して、ゼロ電流検出信号として機能せしめている。因みに、制御回路８はこの電圧降下と基準値を比較検出し、ドライブ部（ハ）を通してスイッチ素子３のドライブ信号（Ｕ）を形成し、図２（ｅ）に示すように該スイッチ素子３をオンさせる。尚、スイッチ素子３のターンオフ時には、振動電流により降下した電圧を検出して不要なドライブ信号が発生する場合がある。この為ターンオフ直後にターンオンしないように最小オフ幅制限回路を用いてドライブ信号を形成すると効果的である。
【００１５】
図５は制御回路のブロック図であり、第２巻線検出用コンパレータ、共振電流検出用コンパレータ、遅延パルス回路、上記コンパレータ出力の合成用論理回路（ＯＲ）、パルス発生回路、最小オフ幅制限回路及びドライブパルス生成用のＲＳフリップフロップ回路により構成されている。尚、第２巻線検出用コンパレータ及び論理回路（ＯＲ）は省略してもよい。
【００１６】
図３は本発明の実施例回路（図１）に適用可能なスナバ回路７の他の実施例である。図３（ａ）はスナバ抵抗Ｒ１の代りにて抵抗ｒ１とダイオードＤ１の並列回路素体を用いた例を示す。図３（ｂ）はダイオードＤ１、Ｄ２の逆並列回路素体を使用した例を示す。また、図３（ｃ）は逆並列のダイオードＤ１、Ｄ２と抵抗ｒ１より成る回路素体を用いた例を示す。
【００１７】
係る回路素体を使用することにより、共振電流が小さい時にゼロ電流検出が容易になる。具体的には、図１の回路において、入出力電位差あるいはコンデンサＣ１の容量が小さい時にスナバ抵抗Ｒ１の電圧降下が小さい。このため回路素体にダイオードＤ１等を用いることにより、比較的小さな共振電流であってもダイオードの電圧降下（約０．６Ｖ）を利用できるため、コンパレータ等における基準値（ＶＴＨ≒０．２Ｖ）との比較検出が容易になる。
【００１８】
図４は図１の抵抗Ｒ１の代りに図３（ｃ）に示す回路素体を適用した時の図１における各部の波形図である。図４（ｄ）に示すようにＡ点・ＧＮＤ間電圧は矩形波状となり、基準値（しきい値）との比較が容易になる。
【００１９】
【発明の効果】
以上の説明から明らかなように、本発明によればインダクタンス手段の第２の巻線を削除できるため、第２巻線の短絡に係る一切の問題を解消でき、安定したゼロ電流（点）検出が達成できる。しかも第２巻線の削除に伴い電源回路構成上、小型、経済化が達成できる。また、本発明は昇圧型チョッパ電源の他、コンバータトランスを用いたスイッチング電源にも容易に適用できる。
【図面の簡単な説明】
【図１】本発明の一実施例のスイッチング電源回路のブロック図
【図２】図１に示す実施例の各部の波形図
【図３】図１に適用可能なスナバ回路の他の実施例
【図４】図１に図３を適用した各部の波形図
【図５】図１に適用可能な制御回路のブロック図
【図６】従来のスイッチング電源回路
【符号の説明】
１：交流電圧源
２：整流素子（全波整流素子）
３：スイッチ素子（ＭＯＳＦＥＴ）
４、４ａ：インダクタンス素子（チョークコイル）
５：出力整流素子（ダイオード）
６：駆動回路
７：スナバ回路
８：制御回路
９：出力コンデンサ
Ｃ０：コンデンサ
Ｃ１：コンデンサ
Ｒ１、ｒ１：抵抗
Claims (7)
- 入力電圧の電力エネルギーを蓄積し、該蓄積した電力エネルギーを出力電流として出力するインダクタンス手段と、このインダクタンス手段による電力エネルギーの蓄積と、出力とを切り換えるスイッチ手段と、該スイッチ手段のスイッチングを制御する制御回路と、該インダクタンス手段の出力電流を整流平滑する整流平滑回路と、該出力電流がゼロとなるゼロ電流（点）検出手段を具備したスイッチング電源装置において、該スイッチ手段と並列にコンデンサを有するスナバ手段を設け、このコンデンサと直列に該ゼロ電流（点）検出手段を接続し、該ゼロ電流（点）検出手段は該インダクタンス手段のインダクタンスと該スナバ手段のコンデンサとの共振電流信号を用いてゼロ電流（点）を検出するように構成してあることを特徴とするスイッチング電源回路。
- インダクタンス手段としてチョークコイルを用いていることを特徴とする請求項１記載のスイッチング電源回路。
- 前記スナバ手段のコンデンサを共振用コンデンサとしたことを特徴とする請求項１又は請求項２記載のスイッチング電源回路。
- 前記スナバ手段として、前記コンデンサと抵抗の直列回路を用い、該抵抗によりゼロ電流（点）を検出するように構成してあることを特徴とする請求項１乃至請求項３のいずれかに記載のスイッチング電源回路。
- 前記スナバ手段として、前記コンデンサと、抵抗とダイオードの並列回路素体との直列回路を用い、該抵抗及びダイオードによりゼロ電流（点）を検出するように構成してあることを特徴とする請求項１乃至請求項３のいずれかに記載のスイッチング電源回路。
- 前記スナバ手段として、前記コンデンサとダイオードの逆並列回路素体との直列回路を用い、該ダイオードによりゼロ電流（点）を検出するように構成してあることを特徴とする請求項１又は２記載のスイッチング電源回路。
- 前記スナバ手段として、ダイオードの逆並列素体に抵抗を付加し、該抵抗及びダイオードによりゼロ電流（点）を検出するように構成してあることを特徴とする請求項６記載のスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161300A JP3550344B2 (ja) | 2000-05-31 | 2000-05-31 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161300A JP3550344B2 (ja) | 2000-05-31 | 2000-05-31 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339943A JP2001339943A (ja) | 2001-12-07 |
| JP3550344B2 true JP3550344B2 (ja) | 2004-08-04 |
Family
ID=18665344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161300A Expired - Fee Related JP3550344B2 (ja) | 2000-05-31 | 2000-05-31 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3550344B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4909662B2 (ja) * | 2006-07-12 | 2012-04-04 | 日立アプライアンス株式会社 | 電磁誘導加熱装置 |
| GB201011081D0 (en) | 2010-07-01 | 2010-08-18 | Macfarlane Alistair | Improved semi resonant switching regulator, power factor control and LED lighting |
| JP6230454B2 (ja) * | 2014-03-18 | 2017-11-15 | 新電元工業株式会社 | 高調波抑制電源およびその制御回路 |
-
2000
- 2000-05-31 JP JP2000161300A patent/JP3550344B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001339943A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| JP3116338B2 (ja) | スイッチング電源 | |
| JP5463759B2 (ja) | スイッチング電源装置およびスイッチング電源制御回路 | |
| US20080037294A1 (en) | Switch mode power supply controllers | |
| JP5991078B2 (ja) | スイッチング電源装置 | |
| JP2002112544A (ja) | スイッチング電源装置 | |
| US20080239761A1 (en) | Forward power converter controllers | |
| US6498735B2 (en) | Switching power supply unit | |
| US5333104A (en) | Inverter power source | |
| JP3550344B2 (ja) | スイッチング電源回路 | |
| JP2004153948A (ja) | スイッチング電力電送装置 | |
| JP3664012B2 (ja) | スイッチング電源装置 | |
| KR960039570A (ko) | 반도체소자(IGBT)를 사용하여 강압형 쵸퍼와 인버터로 구성한 X-ray용 고주파 공진형 고전압 발생장치 | |
| JP4497982B2 (ja) | 電源回路 | |
| JP3138660B2 (ja) | 電源装置 | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JP4159312B2 (ja) | 零電圧スイッチング電源回路 | |
| JP2560208Y2 (ja) | 自励式スイッチング電源のソフトスイッチング回路 | |
| JP2003052174A (ja) | スイッチング電源装置 | |
| JPH10112975A (ja) | スイッチング電源回路 | |
| JP3544370B2 (ja) | スイッチング電源装置 | |
| JP2998987B2 (ja) | インバータ装置 | |
| JPH0623189Y2 (ja) | スイッチング電源 | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| JPH08205542A (ja) | 直流コンバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |