JPH10112975A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JPH10112975A JPH10112975A JP26390996A JP26390996A JPH10112975A JP H10112975 A JPH10112975 A JP H10112975A JP 26390996 A JP26390996 A JP 26390996A JP 26390996 A JP26390996 A JP 26390996A JP H10112975 A JPH10112975 A JP H10112975A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transformer
- switching
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 トランスの１次側にスイッチング素子を設
け、そのＯＮ，ＯＦＦにより所定の電圧を得るプライマ
リーシステムのフォワードコンバータ方式のスイッチン
グ電源では、基本周波数の高周波化に伴い出力電圧の安
定性が低下される。 【解決手段】 トランス２の１次側に設けたスイッチン
グトランジスタ８を開閉制御する制御回路として、トラ
ンス１次側のａ点の電圧情報と、２次側の演算された電
圧情報を比較する比較回路１２と、基本波発振回路１４
と、基本波発振回路１４と比較回路１２の各出力により
スイッチングトランジスタ８を開閉制御するラッチ回路
１３と、基本波発振回路１４の基本周波数トリガに同期
して一定期間だけ動作される単安定マルチバイブレータ
１７と、この単安定マルチバイブレータ１７によりスイ
ッチングトランジスタ８の導通初期の期間のみａ点電圧
を遮断して比較回路１２に入力させないスイッチ回路１
８とを備える。
け、そのＯＮ，ＯＦＦにより所定の電圧を得るプライマ
リーシステムのフォワードコンバータ方式のスイッチン
グ電源では、基本周波数の高周波化に伴い出力電圧の安
定性が低下される。 【解決手段】 トランス２の１次側に設けたスイッチン
グトランジスタ８を開閉制御する制御回路として、トラ
ンス１次側のａ点の電圧情報と、２次側の演算された電
圧情報を比較する比較回路１２と、基本波発振回路１４
と、基本波発振回路１４と比較回路１２の各出力により
スイッチングトランジスタ８を開閉制御するラッチ回路
１３と、基本波発振回路１４の基本周波数トリガに同期
して一定期間だけ動作される単安定マルチバイブレータ
１７と、この単安定マルチバイブレータ１７によりスイ
ッチングトランジスタ８の導通初期の期間のみａ点電圧
を遮断して比較回路１２に入力させないスイッチ回路１
８とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はＤＣ−ＤＣコンバー
タ等のスイッチング電源回路に関し、特にトランスの一
次側に制御回路を配置したプライマリーシステムのフォ
ワードコンバータ方式のスイッチング電源回路に関す
る。
タ等のスイッチング電源回路に関し、特にトランスの一
次側に制御回路を配置したプライマリーシステムのフォ
ワードコンバータ方式のスイッチング電源回路に関す
る。
【０００２】
【従来の技術】従来のプライマリーシステムのフォワー
ドコンバータ方式のスイッチング電源の一例を図５に示
す。同図において、１は入力電圧源であり、この入力電
圧はスイッチングトランジスタ８でＯＮ，ＯＦＦされて
トランス２の１次巻線に通流される。このトランス２で
変圧された２次巻線の電圧はダイオード３，４で整流さ
れ、５はコイル５と平滑コンデンサ６で直流にされ、出
力端子１０から負荷７に出力される。前記スイッチング
トランジスタ８を制御するための回路は、誤増幅回路１
１、比較回路１２、ラッチ回路１３、基本波発振回路１
４、抵抗１５、コンデンサ１６で構成される。
ドコンバータ方式のスイッチング電源の一例を図５に示
す。同図において、１は入力電圧源であり、この入力電
圧はスイッチングトランジスタ８でＯＮ，ＯＦＦされて
トランス２の１次巻線に通流される。このトランス２で
変圧された２次巻線の電圧はダイオード３，４で整流さ
れ、５はコイル５と平滑コンデンサ６で直流にされ、出
力端子１０から負荷７に出力される。前記スイッチング
トランジスタ８を制御するための回路は、誤増幅回路１
１、比較回路１２、ラッチ回路１３、基本波発振回路１
４、抵抗１５、コンデンサ１６で構成される。
【０００３】このスイッチング電源回路の制御回路にお
いては、基本波発振回路１４で生成された基本周波数ト
リガにより、ラッチ回路１３がセットされ、スイッチン
グトランジスタ８が導通し、トランス２の１次巻線に電
圧が印加されるため、トランス２の２次巻線に電圧が誘
起される。トランス２の２次巻線の電圧誘起により、ダ
イオード３を導通しダイオード４を遮断し、コイル５、
コンデンサ６にトランス２の２次巻線電流が流れ、出力
端子１０に出力電圧が発生する。出力端子１０に発生し
た出力電圧を誤差増幅回路１１で演算出力した電圧と、
トランス２の１次巻線電流を抵抗９で電圧変換し、さら
に抵抗１５とコンデンサ１６で波形成形した電圧とを比
較回路１２で比較し、ラッチ回路１３をリセットするこ
とにより、スイッチングトランジスタ８を遮断し、トラ
ンス２の１次巻線の電圧印加を停止させ、トランス２の
２次巻線の電圧誘起が停止する。このとき、トランス２
の２次巻線の電圧誘起が停止されるが、電圧誘起期間に
コイル５に蓄えられたエネルギーはダイオード４を導通
し、コンデンサ６を充電する。
いては、基本波発振回路１４で生成された基本周波数ト
リガにより、ラッチ回路１３がセットされ、スイッチン
グトランジスタ８が導通し、トランス２の１次巻線に電
圧が印加されるため、トランス２の２次巻線に電圧が誘
起される。トランス２の２次巻線の電圧誘起により、ダ
イオード３を導通しダイオード４を遮断し、コイル５、
コンデンサ６にトランス２の２次巻線電流が流れ、出力
端子１０に出力電圧が発生する。出力端子１０に発生し
た出力電圧を誤差増幅回路１１で演算出力した電圧と、
トランス２の１次巻線電流を抵抗９で電圧変換し、さら
に抵抗１５とコンデンサ１６で波形成形した電圧とを比
較回路１２で比較し、ラッチ回路１３をリセットするこ
とにより、スイッチングトランジスタ８を遮断し、トラ
ンス２の１次巻線の電圧印加を停止させ、トランス２の
２次巻線の電圧誘起が停止する。このとき、トランス２
の２次巻線の電圧誘起が停止されるが、電圧誘起期間に
コイル５に蓄えられたエネルギーはダイオード４を導通
し、コンデンサ６を充電する。
【０００４】このように、スイッチングトランジスタ８
の導通／遮断を基本波発振回路１４で生成される基本周
波数で繰り返すことで、出力端子１０に一定電圧を発生
させ、負荷７を安定に駆動させる。ここで、図６にスイ
ッチングトランジスタ８の導通／遮断期間におけるトラ
ンス２の１次巻線電流と、トランス２の１次巻線電流を
抵抗９で電圧変換したａ点電圧波形と、さらに抵抗１５
とコンデンサ１６で構成されるローパスフィルタで波形
整形し、比較回路１２に入力するｂ点電圧波形を示す。
同図において、ａ点電圧波形は、トランス２の１次巻線
電流波形を抵抗９で電圧変換したものでトランス２の１
次巻線電流と相似形となっている。また、ｂ点電圧波形
は、抵抗１５とコンデンサ１６で構成されるローパスフ
ィルタにより波形整形されている。
の導通／遮断を基本波発振回路１４で生成される基本周
波数で繰り返すことで、出力端子１０に一定電圧を発生
させ、負荷７を安定に駆動させる。ここで、図６にスイ
ッチングトランジスタ８の導通／遮断期間におけるトラ
ンス２の１次巻線電流と、トランス２の１次巻線電流を
抵抗９で電圧変換したａ点電圧波形と、さらに抵抗１５
とコンデンサ１６で構成されるローパスフィルタで波形
整形し、比較回路１２に入力するｂ点電圧波形を示す。
同図において、ａ点電圧波形は、トランス２の１次巻線
電流波形を抵抗９で電圧変換したものでトランス２の１
次巻線電流と相似形となっている。また、ｂ点電圧波形
は、抵抗１５とコンデンサ１６で構成されるローパスフ
ィルタにより波形整形されている。
【０００５】ここで、図６における、（イ）区間は、ス
イッチングトランジスタ８が遮断から導通した直後にダ
イオード４が導通から遮断するまでの逆回復時間内にお
いて、トランス２の２次巻線の両端が短絡状態となるた
め、トランス２の１次巻線に瞬時に大きな電流が流れる
もので、出力端子１０の定電圧化に無効な電流である。
また、（ロ）区間はダイオード４が遮断し、トランス２
の２次巻線電流がダイオード３を導通し、コイル５、コ
ンデンサ６に流れるときのトランス２の１次巻線電流
で、出力端子１０の定電圧化に有効な電流である。比較
回路１２には、抵抗１５とコンデンサ１６のローパスフ
ィルタ作用によって（イ）区間を削除し、（ロ）区間の
み入力することで、出力端子１０に安定な定電圧を発生
させている。
イッチングトランジスタ８が遮断から導通した直後にダ
イオード４が導通から遮断するまでの逆回復時間内にお
いて、トランス２の２次巻線の両端が短絡状態となるた
め、トランス２の１次巻線に瞬時に大きな電流が流れる
もので、出力端子１０の定電圧化に無効な電流である。
また、（ロ）区間はダイオード４が遮断し、トランス２
の２次巻線電流がダイオード３を導通し、コイル５、コ
ンデンサ６に流れるときのトランス２の１次巻線電流
で、出力端子１０の定電圧化に有効な電流である。比較
回路１２には、抵抗１５とコンデンサ１６のローパスフ
ィルタ作用によって（イ）区間を削除し、（ロ）区間の
み入力することで、出力端子１０に安定な定電圧を発生
させている。
【０００６】
【発明が解決しようとする課題】このようなスイッチン
グ電源回路においては、回路の小型化、高効率化を目的
として、基本波発振回路１４で生成される基本周波数を
高周波化し、トランス２、コイル５、コンデンサ６を小
型化することは広く知られている。しかしながら、この
基本周波数の高周波化により出力端子１０に安定な定電
圧が発生し難くなるという問題が生じる。図７はこれを
説明するための波形図であり、基本波発振回路１４で生
成される基本周波数を高周波化した場合におけるトラン
ス２の１次巻線電流とトランス２の１次巻線電流を抵抗
９で電圧変換したａ点電圧波形と、さらに抵抗１５とコ
ンデンサ１６で構成されるローパスフィルタで波形整形
し比較回路１２に入力するｂ点電圧波形を示している。
グ電源回路においては、回路の小型化、高効率化を目的
として、基本波発振回路１４で生成される基本周波数を
高周波化し、トランス２、コイル５、コンデンサ６を小
型化することは広く知られている。しかしながら、この
基本周波数の高周波化により出力端子１０に安定な定電
圧が発生し難くなるという問題が生じる。図７はこれを
説明するための波形図であり、基本波発振回路１４で生
成される基本周波数を高周波化した場合におけるトラン
ス２の１次巻線電流とトランス２の１次巻線電流を抵抗
９で電圧変換したａ点電圧波形と、さらに抵抗１５とコ
ンデンサ１６で構成されるローパスフィルタで波形整形
し比較回路１２に入力するｂ点電圧波形を示している。
【０００７】同図において、（イ），（ロ）の各区間は
図５の場合と同じであり、出力端子１０の定電圧を安定
化するためには、比較回路１２には（イ）区間を削除
し、（ロ）区間のみ入力することが要求される。このた
め、ａ点電圧波形を抵抗１５とコンデンサ１６で構成さ
れるローパスフィルタによりろ波して、（イ）区間だけ
削除すると、基本周波数が高周波化されているために、
（ｂ）区間も積分化され、変形してしまうことになる。
このため、出力端子１０に安定な定電圧が発生しなくな
ることになる。
図５の場合と同じであり、出力端子１０の定電圧を安定
化するためには、比較回路１２には（イ）区間を削除
し、（ロ）区間のみ入力することが要求される。このた
め、ａ点電圧波形を抵抗１５とコンデンサ１６で構成さ
れるローパスフィルタによりろ波して、（イ）区間だけ
削除すると、基本周波数が高周波化されているために、
（ｂ）区間も積分化され、変形してしまうことになる。
このため、出力端子１０に安定な定電圧が発生しなくな
ることになる。
【０００８】本発明の目的は、高周波化により回路の小
型化、高効率化を図った場合においても出力端子に安定
な定電圧を発生させることを可能にしたスイッチング電
源回路を提供することにある。
型化、高効率化を図った場合においても出力端子に安定
な定電圧を発生させることを可能にしたスイッチング電
源回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、スイッチング
素子を制御するための制御回路として、トランスの１次
側の電圧と２次側の演算された電圧を比較する比較回路
と、基本波発振回路と、この基本波発振回路と比較回路
の各出力によりセット、リセットされてスイッチング素
子をＯＮ，ＯＦＦ制御するラッチ回路と、基本波発振回
路の基本周波数トリガに同期してトランスの１次側電圧
情報を一定期間だけ比較回路に伝達しないためのスイッ
チ手段とを備えることを特徴とする。ここで、一定期間
は、スイッチング素子が導通されてトランスの２次側が
短絡状態とされる期間である。また、スイッチ手段は、
基本周波数トリガによって駆動される単安定マルチバイ
ブレータと、この単安定マルチバイブレータによってＯ
Ｎ，ＯＦＦ動作されるスイッチ回路とで構成される。
素子を制御するための制御回路として、トランスの１次
側の電圧と２次側の演算された電圧を比較する比較回路
と、基本波発振回路と、この基本波発振回路と比較回路
の各出力によりセット、リセットされてスイッチング素
子をＯＮ，ＯＦＦ制御するラッチ回路と、基本波発振回
路の基本周波数トリガに同期してトランスの１次側電圧
情報を一定期間だけ比較回路に伝達しないためのスイッ
チ手段とを備えることを特徴とする。ここで、一定期間
は、スイッチング素子が導通されてトランスの２次側が
短絡状態とされる期間である。また、スイッチ手段は、
基本周波数トリガによって駆動される単安定マルチバイ
ブレータと、この単安定マルチバイブレータによってＯ
Ｎ，ＯＦＦ動作されるスイッチ回路とで構成される。
【００１０】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。本発明のスイッチング電源回路の第
１実施形態を図１に示す。同図において、１は入力電圧
源、２はトランス、３，４はダイオード、５はコイル、
６はコンデンサ、７は負荷、８はスイッチングトランジ
スタ、９は抵抗、１０は出力端子であり、この構成は図
５に示した従来の構成と同じである。一方、前記スイチ
ングトランジスタ８を制御するための制御回路は、誤差
増幅回路１１、比較回路１２、ラッチ回路１３、基本波
発振回路１４と共に、前記ラッチ回路１３のセット端子
とスイッチングトランジスタ８と抵抗９との接続点との
間に単安定マルチバイブレータ１７と、スイッチ回路１
８を介挿している。この単アンテナマルチバイブレータ
１７は、基本波発振回路１４で生成された基本周波数ト
リガに同期した一定期間パルスを発生し、この間スイッ
チ回路１８を開閉動作させるように動作される。
参照して説明する。本発明のスイッチング電源回路の第
１実施形態を図１に示す。同図において、１は入力電圧
源、２はトランス、３，４はダイオード、５はコイル、
６はコンデンサ、７は負荷、８はスイッチングトランジ
スタ、９は抵抗、１０は出力端子であり、この構成は図
５に示した従来の構成と同じである。一方、前記スイチ
ングトランジスタ８を制御するための制御回路は、誤差
増幅回路１１、比較回路１２、ラッチ回路１３、基本波
発振回路１４と共に、前記ラッチ回路１３のセット端子
とスイッチングトランジスタ８と抵抗９との接続点との
間に単安定マルチバイブレータ１７と、スイッチ回路１
８を介挿している。この単アンテナマルチバイブレータ
１７は、基本波発振回路１４で生成された基本周波数ト
リガに同期した一定期間パルスを発生し、この間スイッ
チ回路１８を開閉動作させるように動作される。
【００１１】図１のスイッチング電源の動作を説明す
る。基本波発振回路１４で生成された基本周波数トリガ
により、ラッチ回路１３がセットされ、スイッチングト
ランジスタ８が導通しトランス２の１次巻線に電圧が印
加されるため、トランス２の２次巻線に電圧が誘起され
る。トランス２の２次巻線の電圧誘起により、ダイオー
ド３を導通し、ダイオード４を遮断しコイル５、コンデ
ンサ６にトランス２の２次巻線電流が流れ、出力端子１
０に出力電圧が発生する。一方、制御回路では、出力端
子１０に発生した出力電圧を誤差増幅回路１１で演算出
力した電圧と、トランス２の１次巻線電流を抵抗９で電
圧変換し、基本波発振回路１４で生成された基本周波数
トリガに同期した一定期間パルスを発生する単安定マル
チバイブレータ１７によりスイッチ回路１８の開閉によ
って波形整形した電圧とを比較回路１２で比較しラッチ
回路をリセットすることによりスイッチングトランジス
タ８を遮断し、トランス２の１次巻線の電圧印加を停止
させ、トランス２の２次巻線の電圧誘起が停止する。こ
のときトランス２の２次巻線の電圧誘起が停止される
が、電圧誘起期間にコイル５に蓄えられたエネルギーは
ダイオード４を導通しコンデンサ６を充電する。
る。基本波発振回路１４で生成された基本周波数トリガ
により、ラッチ回路１３がセットされ、スイッチングト
ランジスタ８が導通しトランス２の１次巻線に電圧が印
加されるため、トランス２の２次巻線に電圧が誘起され
る。トランス２の２次巻線の電圧誘起により、ダイオー
ド３を導通し、ダイオード４を遮断しコイル５、コンデ
ンサ６にトランス２の２次巻線電流が流れ、出力端子１
０に出力電圧が発生する。一方、制御回路では、出力端
子１０に発生した出力電圧を誤差増幅回路１１で演算出
力した電圧と、トランス２の１次巻線電流を抵抗９で電
圧変換し、基本波発振回路１４で生成された基本周波数
トリガに同期した一定期間パルスを発生する単安定マル
チバイブレータ１７によりスイッチ回路１８の開閉によ
って波形整形した電圧とを比較回路１２で比較しラッチ
回路をリセットすることによりスイッチングトランジス
タ８を遮断し、トランス２の１次巻線の電圧印加を停止
させ、トランス２の２次巻線の電圧誘起が停止する。こ
のときトランス２の２次巻線の電圧誘起が停止される
が、電圧誘起期間にコイル５に蓄えられたエネルギーは
ダイオード４を導通しコンデンサ６を充電する。
【００１２】図２は、スイッチングトランジスタ８の導
通／遮断期間におけるトランス２の１次巻線電流とトラ
ンス２の１次巻線電流を抵抗９で電圧変換したａ点電圧
波形と、単安定マルチバイブレータ１７とスイッチ回路
１８で波形整形し比較回路１２に入力するｂ点電圧波形
を図２に示す。同図の（イ）区間は、スイッチングトラ
ンジスタ８が遮断から導通した直後にダイオード４が導
通から遮断するまでの逆回復時間内において、トランス
２の２次巻線の両端が短絡状態となるため、トランス２
の１次巻線に瞬時に大きな電流が流れるもので、出力端
子１０の定電圧化に無効な電流である。また、（ロ）区
間は、ダイオード４が遮断し、トランス２の２次巻線電
流がダイオード３を導通し、コイル５、コンデンサ６に
流れるときのトランス２の１次巻線電流で出力端子１０
の定電圧化に有効な電流である。そして、比較回路１２
には、（イ）区間を削除し、（ロ）区間のみ入力するこ
とで出力端子１０に安定な定電圧が発生することはこれ
までと同じである。
通／遮断期間におけるトランス２の１次巻線電流とトラ
ンス２の１次巻線電流を抵抗９で電圧変換したａ点電圧
波形と、単安定マルチバイブレータ１７とスイッチ回路
１８で波形整形し比較回路１２に入力するｂ点電圧波形
を図２に示す。同図の（イ）区間は、スイッチングトラ
ンジスタ８が遮断から導通した直後にダイオード４が導
通から遮断するまでの逆回復時間内において、トランス
２の２次巻線の両端が短絡状態となるため、トランス２
の１次巻線に瞬時に大きな電流が流れるもので、出力端
子１０の定電圧化に無効な電流である。また、（ロ）区
間は、ダイオード４が遮断し、トランス２の２次巻線電
流がダイオード３を導通し、コイル５、コンデンサ６に
流れるときのトランス２の１次巻線電流で出力端子１０
の定電圧化に有効な電流である。そして、比較回路１２
には、（イ）区間を削除し、（ロ）区間のみ入力するこ
とで出力端子１０に安定な定電圧が発生することはこれ
までと同じである。
【００１３】このため、この実施形態の回路では、ａ点
電圧波形は、トランス２の１次巻線電流波形を抵抗９で
電圧変換したもので、トランス２の１次巻線電流と相似
形となっているが、これをスイッチ回路１８の開閉によ
り選択し、（ロ）区間のみを比較回路１２に入力させ
る。すなわち、基本波発振回路１４で生成された基本周
波数トリガに同期して、単安定マルチバイブレータ１７
は一定期間パルスを発生し、この間のみスイッチ回路１
８を開放し、その後に閉成する。これにより、（イ）区
間のみスイッチ回路１８が開き、（ロ）区間のみスイッ
チ回路１８が閉じるため、ｂ点電圧波形は、（イ）区間
を削除し、出力端子１０の定電圧化に有効な（ロ）区間
が比較回路に入力される。これにより、出力端子１０に
安定な定電圧を発生することが可能となる。
電圧波形は、トランス２の１次巻線電流波形を抵抗９で
電圧変換したもので、トランス２の１次巻線電流と相似
形となっているが、これをスイッチ回路１８の開閉によ
り選択し、（ロ）区間のみを比較回路１２に入力させ
る。すなわち、基本波発振回路１４で生成された基本周
波数トリガに同期して、単安定マルチバイブレータ１７
は一定期間パルスを発生し、この間のみスイッチ回路１
８を開放し、その後に閉成する。これにより、（イ）区
間のみスイッチ回路１８が開き、（ロ）区間のみスイッ
チ回路１８が閉じるため、ｂ点電圧波形は、（イ）区間
を削除し、出力端子１０の定電圧化に有効な（ロ）区間
が比較回路に入力される。これにより、出力端子１０に
安定な定電圧を発生することが可能となる。
【００１４】図３に基本発振回路１４で生成される基本
周波数を高周波化した場合におけるトランス２の１次巻
線電流とトランス２の１次巻線電流を抵抗９で電圧変換
したａ点電圧波形と、さらに単安定マルチバイブレータ
１７とスイッチ回路１８で波形整形し比較回路１２に入
力するｂ点電圧波形を示す。このように、基本周波数が
高周波化された場合でも、基本周波数トリガに対応して
（イ）区間のａ点電圧を削除し、（ロ）区間のａ点電圧
のみをスイッチ回路１８を通過させることで、ｂ点電圧
波形のように、（ロ）区間のみが比較回路１２に入力さ
れることになり、出力端子１０における定電圧の安定化
が実現できる。
周波数を高周波化した場合におけるトランス２の１次巻
線電流とトランス２の１次巻線電流を抵抗９で電圧変換
したａ点電圧波形と、さらに単安定マルチバイブレータ
１７とスイッチ回路１８で波形整形し比較回路１２に入
力するｂ点電圧波形を示す。このように、基本周波数が
高周波化された場合でも、基本周波数トリガに対応して
（イ）区間のａ点電圧を削除し、（ロ）区間のａ点電圧
のみをスイッチ回路１８を通過させることで、ｂ点電圧
波形のように、（ロ）区間のみが比較回路１２に入力さ
れることになり、出力端子１０における定電圧の安定化
が実現できる。
【００１５】これにより、本発明では基本周波数を高周
波化することで、スイッチング電源回路の小型化、高効
率化が実現できる。また、この回路構成では、図５の回
路における抵抗１５とコンデンサ１６からなるローパス
フィルタが不要とされるため、誤差増幅回路１１、比較
回路１２、ラッチ回路１３、基本波発振回路１４と共に
単安定マルチバイブレータ１７、スイッチ回路１８を集
積化することが可能となり、スイッチング電源回路の小
型化をさらに促進することが可能となる。
波化することで、スイッチング電源回路の小型化、高効
率化が実現できる。また、この回路構成では、図５の回
路における抵抗１５とコンデンサ１６からなるローパス
フィルタが不要とされるため、誤差増幅回路１１、比較
回路１２、ラッチ回路１３、基本波発振回路１４と共に
単安定マルチバイブレータ１７、スイッチ回路１８を集
積化することが可能となり、スイッチング電源回路の小
型化をさらに促進することが可能となる。
【００１６】図４は本発明の第２の実施形態であり、図
１と等価な部分には同一符号を付してある。この実施形
態では、スイッチ回路１８をスイッチングトランジスタ
８と抵抗９の接続点と、接地との間に接続し、単安定マ
ルチバイブレータ１７の動作により、（イ）の区間にお
いてスイッチ回路１８を閉成し、（ロ）の区間において
スイッチ回路１８を開放させるように構成している。
１と等価な部分には同一符号を付してある。この実施形
態では、スイッチ回路１８をスイッチングトランジスタ
８と抵抗９の接続点と、接地との間に接続し、単安定マ
ルチバイブレータ１７の動作により、（イ）の区間にお
いてスイッチ回路１８を閉成し、（ロ）の区間において
スイッチ回路１８を開放させるように構成している。
【００１７】この構成においても、（イ）の区間にはａ
点電圧を比較回路１２に入力させず、（ロ）の区間のみ
比較回路１２に入力させ、出力端子１０の定電圧の安定
化が達成できることは第１の実施形態例と同じである。
また、この実施形態では、（イ）の区間には、ａ点を接
地することで、ｂ点電圧は（イ）の区間には接地電位と
されることになり、比較回路１２からの出力によるラッ
チ回路１３のラッチ状態を安定なものとし、動作の信頼
性を高めることが可能となる。
点電圧を比較回路１２に入力させず、（ロ）の区間のみ
比較回路１２に入力させ、出力端子１０の定電圧の安定
化が達成できることは第１の実施形態例と同じである。
また、この実施形態では、（イ）の区間には、ａ点を接
地することで、ｂ点電圧は（イ）の区間には接地電位と
されることになり、比較回路１２からの出力によるラッ
チ回路１３のラッチ状態を安定なものとし、動作の信頼
性を高めることが可能となる。
【００１８】
【発明の効果】以上説明したように本発明のスイッチン
グ電源回路は、スイッチング素子を制御するための制御
回路に、トランスの１次側の電圧情報と２次側の演算さ
れた電圧情報を比較する比較回路に対して、一定期間だ
け１次側電圧情報を比較回路に伝達しないためのスイッ
チ手段を備えることにより、この一定期間の間には比較
回路では１次側の電圧情報を比較対象とすることがなく
なり、出力の定電圧化に不要なスイッチング素子の制御
が停止され、出力電圧の安定化が実現できる。これによ
り、基本発振回路で生成される基本周波数を高周波化し
ても、出力端子に安定な定電圧を発生することが可能と
なり、電源回路の小型化、高効率化が実現できる。ま
た、スイッチ手段を単安定マルチバイブレータとスイッ
チ回路とで構成することで、制御回路の全体を集積化
し、その小型化が可能となる。
グ電源回路は、スイッチング素子を制御するための制御
回路に、トランスの１次側の電圧情報と２次側の演算さ
れた電圧情報を比較する比較回路に対して、一定期間だ
け１次側電圧情報を比較回路に伝達しないためのスイッ
チ手段を備えることにより、この一定期間の間には比較
回路では１次側の電圧情報を比較対象とすることがなく
なり、出力の定電圧化に不要なスイッチング素子の制御
が停止され、出力電圧の安定化が実現できる。これによ
り、基本発振回路で生成される基本周波数を高周波化し
ても、出力端子に安定な定電圧を発生することが可能と
なり、電源回路の小型化、高効率化が実現できる。ま
た、スイッチ手段を単安定マルチバイブレータとスイッ
チ回路とで構成することで、制御回路の全体を集積化
し、その小型化が可能となる。
【図１】本発明の第１の実施形態の回路図である。
【図２】図１の回路におけるａ点、ｂ点の各電圧波形図
である。
である。
【図３】基本波を高周波化した場合のａ点、ｂ点の各電
圧波形図である。
圧波形図である。
【図４】本発明の第２の実施形態の回路図である。
【図５】従来の電源回路の一例の回路図である。
【図６】図５の回路におけるａ点、ｂ点の各電圧波形図
である。
である。
【図７】図５の回路における基本波を高周波化した場合
のａ点、ｂ点の各電圧波形図である。
のａ点、ｂ点の各電圧波形図である。
１ 入力電圧源 ２ トランス ３，４ ダイオード ５ コイル ６，１６ コンデンサ ７ 負荷 ８ スイッチングトランジスタ ９，１５ 抵抗 １０ 出力端子 １１ 誤差増幅回路 １２ 比較回路 １３ ラッチ回路 １４ 基本波発振回路 １７ 単安定マルチバイブレータ １８ スイッチ回路
Claims (5)
- 【請求項１】 トランスの１次側に設けたスイッチング
素子をＯＮ，ＯＦＦ制御し、前記トランジスタの２次側
に所要の電圧を得るスイッチング電源回路において、前
記スイッチング素子を制御するための制御回路として、
前記１次側の電圧情報と２次側の演算された電圧情報を
比較する比較回路と、基本波発振回路と、前記基本波発
振回路と比較回路の各出力によりセット、リセットされ
て前記スイッチング素子をＯＮ，ＯＦＦ制御するラッチ
回路と、前記基本波発振回路の基本周波数トリガに同期
してトランスの１次側電圧情報を一定期間だけ前記比較
回路に伝達しないためのスイッチ手段とを備えることを
特徴とするスイッチング電源回路。 - 【請求項２】 一定期間は、スイッチング素子が導通さ
れてトランスの２次側が短絡状態とされる期間である請
求項１のスイッチング電源回路。 - 【請求項３】 スイッチ手段は、基本周波数トリガによ
って駆動される計時手段と、この計時手段によって一定
期間の間ＯＮ，ＯＦＦ動作されるスイッチ回路とで構成
される請求項２のスイッチング電源回路。 - 【請求項４】 スイッチ回路はトランスの１次側と比較
回路との間に直列に接続され、計時手段はスイッチング
素子の導通初期にのみスイッチ回路をＯＦＦ状態とする
単安定マルチバイブレータで構成される請求項３のスイ
ッチング電源回路。 - 【請求項５】 スイッチ回路は比較回路の入力端と接地
との間に介挿され、計時手段はスイッチング素子の導通
初期にのみスイッチ回路をＯＮ状態とする単安定マルチ
バイブレータで構成される請求項３のスイッチング電源
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26390996A JPH10112975A (ja) | 1996-10-04 | 1996-10-04 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26390996A JPH10112975A (ja) | 1996-10-04 | 1996-10-04 | スイッチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112975A true JPH10112975A (ja) | 1998-04-28 |
Family
ID=17395958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26390996A Pending JPH10112975A (ja) | 1996-10-04 | 1996-10-04 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112975A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914789B2 (en) | 2002-12-25 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Switching power supply apparatus with blanking pulse generator |
| JP2011229300A (ja) * | 2010-04-21 | 2011-11-10 | Sharp Corp | スイッチング電源装置、ｌｅｄ表示装置 |
| WO2014123172A1 (ja) * | 2013-02-08 | 2014-08-14 | 株式会社村田製作所 | Ｄｃ－ｄｃコンバータ |
| JP2014158328A (ja) * | 2013-02-14 | 2014-08-28 | Denso Corp | 電力変換装置及び電力変換装置の制御方法 |
-
1996
- 1996-10-04 JP JP26390996A patent/JPH10112975A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914789B2 (en) | 2002-12-25 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Switching power supply apparatus with blanking pulse generator |
| JP2011229300A (ja) * | 2010-04-21 | 2011-11-10 | Sharp Corp | スイッチング電源装置、ｌｅｄ表示装置 |
| WO2014123172A1 (ja) * | 2013-02-08 | 2014-08-14 | 株式会社村田製作所 | Ｄｃ－ｄｃコンバータ |
| JP2014158328A (ja) * | 2013-02-14 | 2014-08-28 | Denso Corp | 電力変換装置及び電力変換装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170353117A1 (en) | Control Method and Device for Switching Power Supplies Having More than One Control Mode | |
| JP3371962B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| EP0474471B1 (en) | Fixed frequency single ended forward converter switching at zero voltage | |
| KR101248080B1 (ko) | 여러 개의 차단된 조절 출력을 갖는 직류 전압 컨버터 | |
| JP3116338B2 (ja) | スイッチング電源 | |
| JPS607909B2 (ja) | スイツチモ−ド電源回路 | |
| JP2003009517A (ja) | パワーコンバータにおける損失及びノイズ低減 | |
| CN103683954A (zh) | 主动箝制电路 | |
| JP5207841B2 (ja) | スイッチング電源装置 | |
| JPH10112975A (ja) | スイッチング電源回路 | |
| US7729136B2 (en) | Isolated DC-DC converter | |
| JP4096547B2 (ja) | 直流−直流変換回路 | |
| US20050030779A1 (en) | Controlling circuit for a pulse width modulated DC/DC converter | |
| JP2002325441A (ja) | スイッチング電源装置 | |
| JP3550344B2 (ja) | スイッチング電源回路 | |
| JP3138660B2 (ja) | 電源装置 | |
| JP2542810B2 (ja) | スイッチング制御型電源回路 | |
| JP3488711B2 (ja) | スイッチング電源装置 | |
| JP2003125585A (ja) | 電源装置 | |
| JP3483501B2 (ja) | 同期整流回路のドライブ回路 | |
| JP3378509B2 (ja) | 電源装置 | |
| JPH08205542A (ja) | 直流コンバータ装置 | |
| JPH08126312A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH07154966A (ja) | カレントモード制御コンバータ | |
| JPH01128391A (ja) | 高周波加熱装置 |