JP2001339943A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP2001339943A JP2001339943A JP2000161300A JP2000161300A JP2001339943A JP 2001339943 A JP2001339943 A JP 2001339943A JP 2000161300 A JP2000161300 A JP 2000161300A JP 2000161300 A JP2000161300 A JP 2000161300A JP 2001339943 A JP2001339943 A JP 2001339943A
- Authority
- JP
- Japan
- Prior art keywords
- switching power
- circuit
- power supply
- capacitor
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 昇圧型チョッパ式スイッチング電源等におい
て、インダクタンス手段の２次巻線にてゼロ電流検出を
行う場合、２次巻線を短絡させた時には、２次巻線およ
びスイッチ素子に過大な電流が流れ問題となっていた。
これらの問題を解消するスイッチング電源回路の実現を
課題とする。 【解決手段】 本発明は、インダクタンス手段の２次巻
線を削除し、スイッチ素子に並列接続されたスナバ回路
のスナバコンデンサとチョークコイルの共振により、ス
ナバ抵抗（又はダイオード）にて発生する降下電圧を検
出して、スイッチ素子にオントリガをかけることにより
電流臨界動作を実現する。
て、インダクタンス手段の２次巻線にてゼロ電流検出を
行う場合、２次巻線を短絡させた時には、２次巻線およ
びスイッチ素子に過大な電流が流れ問題となっていた。
これらの問題を解消するスイッチング電源回路の実現を
課題とする。 【解決手段】 本発明は、インダクタンス手段の２次巻
線を削除し、スイッチ素子に並列接続されたスナバ回路
のスナバコンデンサとチョークコイルの共振により、ス
ナバ抵抗（又はダイオード）にて発生する降下電圧を検
出して、スイッチ素子にオントリガをかけることにより
電流臨界動作を実現する。
Description
【０００１】
【発明の属する分野】本発明は、スイッチング電源回路
に関し、特に力率改善機能、回路保護機能を有するスイ
ッチング電源回路に関する。
に関し、特に力率改善機能、回路保護機能を有するスイ
ッチング電源回路に関する。
【０００２】図６は従来の昇圧型チョッパ式スイッチン
グ電源回路のブロック図である。交流電圧源１を整流素
子２によって整流し、点Ｂには全波整流された商用周波
数の２倍の周波数の全波整流電圧が発生する。スイッチ
素子３は駆動回路６により高周波パルスで駆動され、こ
のスイッチ素子が導通した時に流れる電流によってイン
ダクタンス素子４に電力エネルギーが蓄えられる。この
電力エネルギーはスイッチ素子３が開放状態となった時
に放出され、出力整流素子５を通じてコンデンサ９に蓄
えられ、直流電圧に変換される。このようにして得られ
た出力直流電圧を検出し誤差増幅器によりスイッチ素子
３の駆動状態が制御され、スイッチ素子３を駆動する駆
動回路からの高周波パルスのパルス幅または周波数を制
御することによって、出力電圧が所望の値に保たれる。
グ電源回路のブロック図である。交流電圧源１を整流素
子２によって整流し、点Ｂには全波整流された商用周波
数の２倍の周波数の全波整流電圧が発生する。スイッチ
素子３は駆動回路６により高周波パルスで駆動され、こ
のスイッチ素子が導通した時に流れる電流によってイン
ダクタンス素子４に電力エネルギーが蓄えられる。この
電力エネルギーはスイッチ素子３が開放状態となった時
に放出され、出力整流素子５を通じてコンデンサ９に蓄
えられ、直流電圧に変換される。このようにして得られ
た出力直流電圧を検出し誤差増幅器によりスイッチ素子
３の駆動状態が制御され、スイッチ素子３を駆動する駆
動回路からの高周波パルスのパルス幅または周波数を制
御することによって、出力電圧が所望の値に保たれる。
【０００３】ここで変換効率の改善と雑音の低減の面か
ら、出力整流素子５に流れる電流を何らかの方法で検出
し、その電流がゼロなった時点でスイッチ素子３を駆動
する方式がとられることがある。この出力整流素子５に
流れる電流がゼロになる時点を検出するために、インダ
クタンス素子４に巻装された第２の巻線の両端電圧を監
視する方法が行われている。
ら、出力整流素子５に流れる電流を何らかの方法で検出
し、その電流がゼロなった時点でスイッチ素子３を駆動
する方式がとられることがある。この出力整流素子５に
流れる電流がゼロになる時点を検出するために、インダ
クタンス素子４に巻装された第２の巻線の両端電圧を監
視する方法が行われている。
【０００４】図６の回路では、このゼロ電流検出をイン
ダクタンス素子４に巻装された第２の巻線の両端電圧を
監視し、そのパルス電圧がゼロになるまではスイッチ駆
動パルスをローレベルにしてスイッチ素子３をオフにし
ている。出力整流素子５に流れる電流がゼロになったこ
とを第２の巻線両端電圧から検出すると、ただちにスイ
ッチ駆動パルスをハイレベルにしてスイッチ素子３をオ
ンにする。このような方法により、スイッチ素子３のタ
ーンオン損失、および雑音が大幅に低減される。
ダクタンス素子４に巻装された第２の巻線の両端電圧を
監視し、そのパルス電圧がゼロになるまではスイッチ駆
動パルスをローレベルにしてスイッチ素子３をオフにし
ている。出力整流素子５に流れる電流がゼロになったこ
とを第２の巻線両端電圧から検出すると、ただちにスイ
ッチ駆動パルスをハイレベルにしてスイッチ素子３をオ
ンにする。このような方法により、スイッチ素子３のタ
ーンオン損失、および雑音が大幅に低減される。
【０００５】ところで、従来の回路においては、このイ
ンダクタンス素子４に巻装された第２の巻線に生じるパ
ルス電圧を整流平滑し、これを駆動回路６の動作電圧源
として用いる例もある。しかし通常は、他の電圧源が存
在する場合にはその電圧を駆動回路６の動作電圧して用
い、回路を簡略化することが多い。
ンダクタンス素子４に巻装された第２の巻線に生じるパ
ルス電圧を整流平滑し、これを駆動回路６の動作電圧源
として用いる例もある。しかし通常は、他の電圧源が存
在する場合にはその電圧を駆動回路６の動作電圧して用
い、回路を簡略化することが多い。
【０００６】このようにインダクタンス素子４に巻装さ
れた第２の巻線を検出用に用いる場合において、この巻
線が短絡されるとゼロ電流検出のためのパルス電圧は発
生しなくなるが、スイッチ素子３の駆動は駆動回路６か
らの駆動パルスによって継続して行われることがある。
すると、インダクタンス素子４に巻装された、短絡され
た第２の巻線には巻線自体を断線させるに充分な過大電
流が流れてしまい、発熱、発煙などの問題が生じるおそ
れがある。また、スイッチ素子３にも過大な電流ストレ
スが加わるおそれがある。
れた第２の巻線を検出用に用いる場合において、この巻
線が短絡されるとゼロ電流検出のためのパルス電圧は発
生しなくなるが、スイッチ素子３の駆動は駆動回路６か
らの駆動パルスによって継続して行われることがある。
すると、インダクタンス素子４に巻装された、短絡され
た第２の巻線には巻線自体を断線させるに充分な過大電
流が流れてしまい、発熱、発煙などの問題が生じるおそ
れがある。また、スイッチ素子３にも過大な電流ストレ
スが加わるおそれがある。
【０００７】以上の説明は、昇圧型チョッパ式スイッチ
ング電源の場合であったが、ゼロ電流検出にコンバータ
トランスを用いたスイチイング電源の場合も同様とな
る。
ング電源の場合であったが、ゼロ電流検出にコンバータ
トランスを用いたスイチイング電源の場合も同様とな
る。
【０００８】
【発明が解決しようとする課題】上述のごとく、従来の
昇圧型チョッパ式スイッチング電源においては、電力エ
ネルギー蓄積用のインダクタンスに巻装された第2の巻
線をゼロ電流検出用に用いている場合、この巻線が短絡
されるようなことがあると巻線に巻線自体を断線させる
に充分な過大電流が流れてしまい発熱、発煙の危険が発
生するおそれがある。また、スイッチ素子３に過大な電
流ストレスが加わるおそれがある。
昇圧型チョッパ式スイッチング電源においては、電力エ
ネルギー蓄積用のインダクタンスに巻装された第2の巻
線をゼロ電流検出用に用いている場合、この巻線が短絡
されるようなことがあると巻線に巻線自体を断線させる
に充分な過大電流が流れてしまい発熱、発煙の危険が発
生するおそれがある。また、スイッチ素子３に過大な電
流ストレスが加わるおそれがある。
【０００９】本発明は、第２の巻線を削除して低コスト
化を図ると共に上記の問題点を解消し、簡単な回路によ
って、電力エネルギー蓄積用のインダクタンスからの出
力電流ゼロ点を検出する機能を有するスイッチング電源
の実現を課題とする。
化を図ると共に上記の問題点を解消し、簡単な回路によ
って、電力エネルギー蓄積用のインダクタンスからの出
力電流ゼロ点を検出する機能を有するスイッチング電源
の実現を課題とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
の請求項１の発明は、入力電圧の電力エネルギーを蓄積
し、該蓄積した電力エネルギーを出力電流として出力す
るインダクタンス手段と、このインダクタンス手段によ
る電力エネルギーの蓄積と出力とを切り替えるスイッチ
手段と、該スイッチ手段のスイッチングを制御する制御
回路と、該インダクタンス手段の出力電流を整流平滑す
る整流平滑回路と、該出力電流がゼロとなるゼロ電流
（点）検出手段を具備したスイッチング電源装置におい
て、該ゼロ電流（点）検出手段は、該インダクタンス手
段のインダクタンスとコンデンサの共振電流信号を用い
たことを特徴とする。
の請求項１の発明は、入力電圧の電力エネルギーを蓄積
し、該蓄積した電力エネルギーを出力電流として出力す
るインダクタンス手段と、このインダクタンス手段によ
る電力エネルギーの蓄積と出力とを切り替えるスイッチ
手段と、該スイッチ手段のスイッチングを制御する制御
回路と、該インダクタンス手段の出力電流を整流平滑す
る整流平滑回路と、該出力電流がゼロとなるゼロ電流
（点）検出手段を具備したスイッチング電源装置におい
て、該ゼロ電流（点）検出手段は、該インダクタンス手
段のインダクタンスとコンデンサの共振電流信号を用い
たことを特徴とする。
【００１１】
【発明実施の形態】以下、本発明に係るスイッチング電
源回路について詳細に説明する。図１は、本発明の一実
施例の形態を示すスイッチング電源回路のブロック図で
ある。図１において、１は交流電圧源、２は全波整流素
子、３はスイッチ素子（ＭＯＳＦＥＴ）、４ａはインダ
クタンス素子（チョークコイル）、５は出力整流素子
（ダイオード）、７はコンデンサＣ１及び抵抗Ｒ１の直
列回路から成るスナバ回路、８は制御回路で（イ）は比
較部（ロ）は検出部（ハ）はドライブ部である。
源回路について詳細に説明する。図１は、本発明の一実
施例の形態を示すスイッチング電源回路のブロック図で
ある。図１において、１は交流電圧源、２は全波整流素
子、３はスイッチ素子（ＭＯＳＦＥＴ）、４ａはインダ
クタンス素子（チョークコイル）、５は出力整流素子
（ダイオード）、７はコンデンサＣ１及び抵抗Ｒ１の直
列回路から成るスナバ回路、８は制御回路で（イ）は比
較部（ロ）は検出部（ハ）はドライブ部である。
【００１２】図２は図１のスイッチング電源回路の各部
の波形である。図２（ａ）はスイッチ素子３のドレイン
・ソース間電圧ＶＤＳ、図２（ｂ）はチョークコイル４
ａに流れる電流ＩＣＨ、図２（ｃ）はチョークコイル４
ａとスナバコンデンサＣ１との共振電流、図２（ｄ）は
Ａ点・ＧＮＤ間電圧、図２（ｅ）はスイッチ素子３のゲ
ート・ソース間電圧ＶＧＳである。
の波形である。図２（ａ）はスイッチ素子３のドレイン
・ソース間電圧ＶＤＳ、図２（ｂ）はチョークコイル４
ａに流れる電流ＩＣＨ、図２（ｃ）はチョークコイル４
ａとスナバコンデンサＣ１との共振電流、図２（ｄ）は
Ａ点・ＧＮＤ間電圧、図２（ｅ）はスイッチ素子３のゲ
ート・ソース間電圧ＶＧＳである。
【００１３】この回路の基本動作は従来回路（図６）と
ほぼ同じなので省略する。スイッチ素子３がオンからオ
フ（ｔ１）になると、チョークコイル４ａに蓄積された
電力（磁気エネルギー）によって出力整流ダイオード５
に電流が流れる。チョークコイル４ａの磁気エネルギー
が減少してチョークコイルの電流ＩＣＨが時間ｔ２でゼ
ロになると、図２（ｃ）に示すようにコンデンサＣ１と
チョークコイル４ａが共振して減衰振動をはじめる。こ
の振動電流はチョークコイル４ａ、入力コンデンサＣ
０、スナバ用抵抗Ｒ１、コンデンサＣ１の経路で流れ
る。この共振電流により抵抗Ｒ１の両端に図２（ｄ）に
示すように電圧降下が生ずる。
ほぼ同じなので省略する。スイッチ素子３がオンからオ
フ（ｔ１）になると、チョークコイル４ａに蓄積された
電力（磁気エネルギー）によって出力整流ダイオード５
に電流が流れる。チョークコイル４ａの磁気エネルギー
が減少してチョークコイルの電流ＩＣＨが時間ｔ２でゼ
ロになると、図２（ｃ）に示すようにコンデンサＣ１と
チョークコイル４ａが共振して減衰振動をはじめる。こ
の振動電流はチョークコイル４ａ、入力コンデンサＣ
０、スナバ用抵抗Ｒ１、コンデンサＣ１の経路で流れ
る。この共振電流により抵抗Ｒ１の両端に図２（ｄ）に
示すように電圧降下が生ずる。
【００１４】本発明はこの電圧降下（Ｉ）を利用して、
ゼロ電流検出信号として機能せしめている。因みに、制
御回路８はこの電圧降下と基準値を比較検出し、ドライ
ブ部（ハ）を通してスイッチ素子３のドライブ信号
（Ｕ）を形成し、図２（ｅ）に示すように該スイッチ素
子３をオンさせる。尚、スイッチ素子３のターンオフ時
には、振動電流により降下した電圧を検出して不要なド
ライブ信号が発生する場合がある。この為ターンオフ直
後にターンオンしないように最小オフ幅制限回路を用い
てドライブ信号を形成すると効果的である。
ゼロ電流検出信号として機能せしめている。因みに、制
御回路８はこの電圧降下と基準値を比較検出し、ドライ
ブ部（ハ）を通してスイッチ素子３のドライブ信号
（Ｕ）を形成し、図２（ｅ）に示すように該スイッチ素
子３をオンさせる。尚、スイッチ素子３のターンオフ時
には、振動電流により降下した電圧を検出して不要なド
ライブ信号が発生する場合がある。この為ターンオフ直
後にターンオンしないように最小オフ幅制限回路を用い
てドライブ信号を形成すると効果的である。
【００１５】図５は制御回路のブロック図であり、第２
巻線検出用コンパレータ、共振電流検出用コンパレー
タ、遅延パルス回路、上記コンパレータ出力の合成用論
理回路（ＯＲ）、パルス発生回路、最小オフ幅制限回路
及びドライブパルス生成用のＲＳフリップフロップ回路
により構成されている。尚、第２巻線検出用コンパレー
タ及び論理回路（ＯＲ）は省略してもよい。
巻線検出用コンパレータ、共振電流検出用コンパレー
タ、遅延パルス回路、上記コンパレータ出力の合成用論
理回路（ＯＲ）、パルス発生回路、最小オフ幅制限回路
及びドライブパルス生成用のＲＳフリップフロップ回路
により構成されている。尚、第２巻線検出用コンパレー
タ及び論理回路（ＯＲ）は省略してもよい。
【００１６】図３は本発明の実施例回路（図１）に適用
可能なスナバ回路７の他の実施例である。図３（ａ）は
スナバ抵抗Ｒ１の代りにて抵抗ｒ１とダイオードＤ１の
並列回路素体を用いた例を示す。図３（ｂ）はダイオー
ドＤ１、Ｄ２の逆並列回路素体を使用した例を示す。ま
た、図３（ｃ）は逆並列のダイオードＤ１、Ｄ２と抵抗
ｒ１より成る回路素体を用いた例を示す。
可能なスナバ回路７の他の実施例である。図３（ａ）は
スナバ抵抗Ｒ１の代りにて抵抗ｒ１とダイオードＤ１の
並列回路素体を用いた例を示す。図３（ｂ）はダイオー
ドＤ１、Ｄ２の逆並列回路素体を使用した例を示す。ま
た、図３（ｃ）は逆並列のダイオードＤ１、Ｄ２と抵抗
ｒ１より成る回路素体を用いた例を示す。
【００１７】係る回路素体を使用することにより、共振
電流が小さい時にゼロ電流検出が容易になる。具体的に
は、図１の回路において、入出力電位差あるいはコンデ
ンサＣ１の容量が小さい時にスナバ抵抗Ｒ１の電圧降下
が小さい。このため回路素体にダイオードＤ１等を用い
ることにより、比較的小さな共振電流であってもダイオ
ードの電圧降下（約０．６Ｖ）を利用できるため、コン
パレータ等における基準値（ＶＴＨ≒０．２Ｖ）との比
較検出が容易になる。
電流が小さい時にゼロ電流検出が容易になる。具体的に
は、図１の回路において、入出力電位差あるいはコンデ
ンサＣ１の容量が小さい時にスナバ抵抗Ｒ１の電圧降下
が小さい。このため回路素体にダイオードＤ１等を用い
ることにより、比較的小さな共振電流であってもダイオ
ードの電圧降下（約０．６Ｖ）を利用できるため、コン
パレータ等における基準値（ＶＴＨ≒０．２Ｖ）との比
較検出が容易になる。
【００１８】図４は図１の抵抗Ｒ１の代りに図３（ｃ）
に示す回路素体を適用した時の図１における各部の波形
図である。図４（ｄ）に示すようにＡ点・ＧＮＤ間電圧
は矩形波状となり、基準値（しきい値）との比較が容易
になる。
に示す回路素体を適用した時の図１における各部の波形
図である。図４（ｄ）に示すようにＡ点・ＧＮＤ間電圧
は矩形波状となり、基準値（しきい値）との比較が容易
になる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
によればインダクタンス手段の第２の巻線を削除できる
ため、第２巻線の短絡に係る一切の問題を解消でき、安
定したゼロ電流（点）検出が達成できる。しかも第２巻
線の削除に伴い電源回路構成上、小型、経済化が達成で
きる。また、本発明は昇圧型チョッパ電源の他、コンバ
ータトランスを用いたスイッチング電源にも容易に適用
できる。
によればインダクタンス手段の第２の巻線を削除できる
ため、第２巻線の短絡に係る一切の問題を解消でき、安
定したゼロ電流（点）検出が達成できる。しかも第２巻
線の削除に伴い電源回路構成上、小型、経済化が達成で
きる。また、本発明は昇圧型チョッパ電源の他、コンバ
ータトランスを用いたスイッチング電源にも容易に適用
できる。
【図１】本発明の一実施例のスイッチング電源回路のブ
ロック図
ロック図
【図２】図１に示す実施例の各部の波形図
【図３】図１に適用可能なスナバ回路の他の実施例
【図４】図１に図３を適用した各部の波形図
【図５】図１に適用可能な制御回路のブロック図
【図６】従来のスイッチング電源回路
１：交流電圧源 ２：整流素子（全波整流素子） ３：スイッチ素子（ＭＯＳＦＥＴ） ４、４ａ：インダクタンス素子（チョークコイル） ５：出力整流素子（ダイオード） ６：駆動回路 ７：スナバ回路 ８：制御回路 ９：出力コンデンサ Ｃ０：コンデンサ Ｃ１：コンデンサ Ｒ１、ｒ１：抵抗
Claims (7)
- 【請求項１】 入力電圧の電力エネルギーを蓄積し、該
蓄積した電力エネルギーを出力電流として出力するイン
ダクタンス手段と、このインダクタンス手段による電力
エネルギーの蓄積と、出力とを切り換えるスイッチ手段
と、該スイッチ手段のスイッチングを制御する制御回路
と、該インダクタンス手段の出力電流を整流平滑する整
流平滑回路と、該出力電流がゼロとなるゼロ電流（点）
検出手段を具備したスイッチング電源装置において、該
ゼロ電流（点）検出手段は該インダクタンス手段のイン
ダクタンスとコンデンサの共振電流信号を用いたことを
特徴とするスイッチング電源回路。 - 【請求項２】 インダクタンス手段としてチョークコイ
ルを用いたことを特徴とする請求項１のスイッチング回
路。 - 【請求項３】 スイッチング手段と並列にスナバ手段を
設け、該スナバ手段のコンデンサを共振用コンデンサと
したことを特徴とする請求項１又は請求項２のスイッチ
ング電源回路。 - 【請求項４】 スナバ手段としてコンデンサと抵抗の直
列回路を用いたことを特徴とする請求項３のスイッチン
グ電源回路。 - 【請求項５】 スナバ手段として抵抗とダイオードの並
列回路素体とコンデンサの直列回路を用いたことを特徴
とする請求項３のスイッチング電源回路。 - 【請求項６】 スナバ手段としてダイオードの逆並列回
路素体とコンデンサの直列回路を用いたことを特徴とす
る請求項３のスイッチング電源回路。 - 【請求項７】 スナバ手段としてダイオードの逆並列素
体に抵抗を付加したことを特徴とする請求項６のスイッ
チング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161300A JP3550344B2 (ja) | 2000-05-31 | 2000-05-31 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161300A JP3550344B2 (ja) | 2000-05-31 | 2000-05-31 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339943A true JP2001339943A (ja) | 2001-12-07 |
| JP3550344B2 JP3550344B2 (ja) | 2004-08-04 |
Family
ID=18665344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161300A Expired - Fee Related JP3550344B2 (ja) | 2000-05-31 | 2000-05-31 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3550344B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021469A (ja) * | 2006-07-12 | 2008-01-31 | Hitachi Appliances Inc | 電磁誘導加熱装置 |
| GB2482924A (en) * | 2010-07-01 | 2012-02-22 | Alistair Allan Macfarlane | Power factor control system employing zero voltage switching |
| JP2015177719A (ja) * | 2014-03-18 | 2015-10-05 | 新電元工業株式会社 | 高調波抑制電源およびその制御回路 |
-
2000
- 2000-05-31 JP JP2000161300A patent/JP3550344B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021469A (ja) * | 2006-07-12 | 2008-01-31 | Hitachi Appliances Inc | 電磁誘導加熱装置 |
| GB2482924A (en) * | 2010-07-01 | 2012-02-22 | Alistair Allan Macfarlane | Power factor control system employing zero voltage switching |
| EP2403120A3 (en) * | 2010-07-01 | 2014-09-03 | Alistair Macfarlane | Zero voltage switching PFC converter and LED lighting |
| US8830702B2 (en) | 2010-07-01 | 2014-09-09 | Alistair Allan Macfarlane | Semi resonant switching regulator, power factor control and LED lighting |
| GB2514483A (en) * | 2010-07-01 | 2014-11-26 | Alistair Allan Macfarlane | Improved semi resonant switching regulator, power factor control and LED lighting |
| GB2482924B (en) * | 2010-07-01 | 2015-01-07 | Alistair Allan Macfarlane | Improved semi resonant switching regulator, power factor control and LED lighting |
| GB2514483B (en) * | 2010-07-01 | 2015-03-04 | Alistair Allan Macfarlane | Improved semi resonant switching regulator, power factor control and LED lighting |
| JP2015177719A (ja) * | 2014-03-18 | 2015-10-05 | 新電元工業株式会社 | 高調波抑制電源およびその制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3550344B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| US7764515B2 (en) | Two terminals quasi resonant tank circuit | |
| JP3116338B2 (ja) | スイッチング電源 | |
| US6690586B2 (en) | Switching power source device | |
| JP2008109775A (ja) | Ｄｃ−ｄｃコンバータおよびその制御方法 | |
| JP2003088117A (ja) | スイッチング電源装置 | |
| JP2002112544A (ja) | スイッチング電源装置 | |
| JP2003009517A (ja) | パワーコンバータにおける損失及びノイズ低減 | |
| US20180323713A1 (en) | Soft-switching for high-frequency power conversion | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP2002262570A (ja) | スイッチング電源装置 | |
| KR100432480B1 (ko) | 전류모드제어기능을가진동조스위치모드전원공급장치 | |
| JP2004153948A (ja) | スイッチング電力電送装置 | |
| JP3550344B2 (ja) | スイッチング電源回路 | |
| CN111130352A (zh) | 一种反激式开关电源的控制方法 | |
| KR960039570A (ko) | 반도체소자(IGBT)를 사용하여 강압형 쵸퍼와 인버터로 구성한 X-ray용 고주파 공진형 고전압 발생장치 | |
| JP2002320384A (ja) | スイッチモード電源 | |
| JP4497982B2 (ja) | 電源回路 | |
| JP3138660B2 (ja) | 電源装置 | |
| JP3008647B2 (ja) | スイッチング電源装置 | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JP2003052174A (ja) | スイッチング電源装置 | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |