JP2002320384A - スイッチモード電源 - Google Patents
スイッチモード電源Info
- Publication number
- JP2002320384A JP2002320384A JP2002049534A JP2002049534A JP2002320384A JP 2002320384 A JP2002320384 A JP 2002320384A JP 2002049534 A JP2002049534 A JP 2002049534A JP 2002049534 A JP2002049534 A JP 2002049534A JP 2002320384 A JP2002320384 A JP 2002320384A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- current
- switching transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3385—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 本発明は主スイッチングトランジスタの構成
が簡単化されたスイッチモード電源の提供を目的とす
る。 【解決手段】 ZVS電源100の主スイッチングトランジス
タQ3が導通するとき、電圧VR1112はトランジスタと直列
接続された電流検出抵抗R12に発生する。抵抗電圧は比
較器トランジスタQ2の制御端子ベースへ結合される。ト
ランジスタQ3の導通中に、電流検出抵抗電圧が十分な大
きさになるとき、トランジスタQ2がターンオンされる。
トランジスタQ2の出力VGSは、トランジスタQ3の制御端
子へ供給され、電流パルス毎に基づいてトランジスタQ3
のターンオフ瞬間を制御する。トランジスタQ3の主電流
導通端子に発生した共振電圧パルスIC6は、トランジス
タQ2の制御端子へ容量結合され、共振電圧パルスの遷移
期間中にトランジスタQ2をターンオン状態に保つ。
が簡単化されたスイッチモード電源の提供を目的とす
る。 【解決手段】 ZVS電源100の主スイッチングトランジス
タQ3が導通するとき、電圧VR1112はトランジスタと直列
接続された電流検出抵抗R12に発生する。抵抗電圧は比
較器トランジスタQ2の制御端子ベースへ結合される。ト
ランジスタQ3の導通中に、電流検出抵抗電圧が十分な大
きさになるとき、トランジスタQ2がターンオンされる。
トランジスタQ2の出力VGSは、トランジスタQ3の制御端
子へ供給され、電流パルス毎に基づいてトランジスタQ3
のターンオフ瞬間を制御する。トランジスタQ3の主電流
導通端子に発生した共振電圧パルスIC6は、トランジス
タQ2の制御端子へ容量結合され、共振電圧パルスの遷移
期間中にトランジスタQ2をターンオン状態に保つ。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチモード電
源に関する。
源に関する。
【０００２】
【従来の技術】典型的に、スイッチモード電源は、主電
源変成器の一次巻線に接続された主スイッチングトラン
ジスタを含む。出力電源電圧は、変成器の二次巻線に生
じた電圧から得られる。トランジスタが導通するとき、
電流パルスが変成器の一次巻線と主スイッチングトラン
ジスタに発生する。電圧は、主スイッチングトランジス
タと直列接続された電流検出抵抗器にも発生する。電流
検出抵抗器に発生した電圧は、比較器トランジスタへ結
合される。トランジスタの所定の導通期間の間に、比較
器トランジスタを含むラッチは、電流検出抵抗器電圧が
比較器トランジスタの閾値電圧を超えたときにトリガー
される。ラッチの出力は、電流パルス単位でトランジス
タのターンオフ時点を制御するトランジスタの制御電極
に結合される。
源変成器の一次巻線に接続された主スイッチングトラン
ジスタを含む。出力電源電圧は、変成器の二次巻線に生
じた電圧から得られる。トランジスタが導通するとき、
電流パルスが変成器の一次巻線と主スイッチングトラン
ジスタに発生する。電圧は、主スイッチングトランジス
タと直列接続された電流検出抵抗器にも発生する。電流
検出抵抗器に発生した電圧は、比較器トランジスタへ結
合される。トランジスタの所定の導通期間の間に、比較
器トランジスタを含むラッチは、電流検出抵抗器電圧が
比較器トランジスタの閾値電圧を超えたときにトリガー
される。ラッチの出力は、電流パルス単位でトランジス
タのターンオフ時点を制御するトランジスタの制御電極
に結合される。
【０００３】従来技術のゼロ・ボルト・スイッチング
（ＺＶＳ）電源の場合、トランジスタがターンオフされ
たとき、共振電圧パルスが生成される。ラッチは、主ス
イッチングトランジスタがターンオフした時点の後に続
く共振電圧パルスの一部の区間でトランジスタをオフ状
態に維持する。共振電圧パルスの後縁で、トランジスタ
の両端での電圧がゼロボルト若しくはゼロボルトの近く
になるとき、トランジスタは、ＺＶＳ電源を供給するた
め再びターンオンする。
（ＺＶＳ）電源の場合、トランジスタがターンオフされ
たとき、共振電圧パルスが生成される。ラッチは、主ス
イッチングトランジスタがターンオフした時点の後に続
く共振電圧パルスの一部の区間でトランジスタをオフ状
態に維持する。共振電圧パルスの後縁で、トランジスタ
の両端での電圧がゼロボルト若しくはゼロボルトの近く
になるとき、トランジスタは、ＺＶＳ電源を供給するた
め再びターンオンする。
【０００４】
【発明が解決しようとする課題】主スイッチングトラン
ジスタは、回路構成を簡単化するためにラッチを用いる
ことなく、上記の共振電圧の一部の区間でターンオフ状
態に維持されることが望ましい。
ジスタは、回路構成を簡単化するためにラッチを用いる
ことなく、上記の共振電圧の一部の区間でターンオフ状
態に維持されることが望ましい。
【０００５】
【課題を解決するための手段】本発明の特徴を具現化す
るスイッチモード電源は、入力供給電圧源と、入力供給
電圧源に接続された電源インダクタンスと、を含む。キ
ャパシタンスは、同調共振回路を形成するため電源イン
ダクタンスに接続される。第１のスイッチングトランジ
スタは、第１の制御信号に応答し、所定の期間に、負荷
に接続された電源インダクタンスにパルスを生成し、キ
ャパシタンスに共振パルスを生成する。第１の制御信号
は、共振パルスの最後に第１のスイッチングトランジス
タをターンオンさせ、ゼロ・ボルト・スイッチングを行
なわせ、所定の期間に第１のスイッチングトランジスタ
をターンオフさせる。第１の制御信号は、共振パルスの
間に、キャパシタンスにおける容量性電流に従って生成
され、共振パルスの一部の区間に第１のスイッチングト
ランジスタをターンオフさせたまま保つ。
るスイッチモード電源は、入力供給電圧源と、入力供給
電圧源に接続された電源インダクタンスと、を含む。キ
ャパシタンスは、同調共振回路を形成するため電源イン
ダクタンスに接続される。第１のスイッチングトランジ
スタは、第１の制御信号に応答し、所定の期間に、負荷
に接続された電源インダクタンスにパルスを生成し、キ
ャパシタンスに共振パルスを生成する。第１の制御信号
は、共振パルスの最後に第１のスイッチングトランジス
タをターンオンさせ、ゼロ・ボルト・スイッチングを行
なわせ、所定の期間に第１のスイッチングトランジスタ
をターンオフさせる。第１の制御信号は、共振パルスの
間に、キャパシタンスにおける容量性電流に従って生成
され、共振パルスの一部の区間に第１のスイッチングト
ランジスタをターンオフさせたまま保つ。
【０００６】請求項１に係る発明は、入力供給電圧源
（Ｂ＋）と、上記入力供給電圧源に接続された電源イン
ダクタンス（Ｌ１）と、上記電源インダクタンスに接続
され、同調共振回路を形成するキャパシタンス（Ｃ６）
と、所定のスイッチング期間に共振電流のパルス（ＩＣ
６）が上記キャパシタンスに生成されるように、負荷
（３０２）に接続された上記電源インダクタンスにパル
スを生成する第１のスイッチングトランジスタ（Ｑ３）
と、を具備したスイッチモード電源であって、ゼロ・ボ
ルト・スイッチングを行なわせるように上記第１のスイ
ッチングトランジスタを制御し、上記キャパシタの上記
共振電流に応答する電流検出器（Ｒ１２，Ｒ１１）を含
み、上記共振電流のパルスの一部分で上記第１のスイッ
チングトランジスタをターンオフ状態に保つため上記共
振電流を（トランジスタＱ２を介して）上記第１のスイ
ッチングトランジスタへ供給する制御手段（Ｒ１２，Ｒ
１１，Ｑ２）を更に有することを特徴とするスイッチモ
ード電源である。
（Ｂ＋）と、上記入力供給電圧源に接続された電源イン
ダクタンス（Ｌ１）と、上記電源インダクタンスに接続
され、同調共振回路を形成するキャパシタンス（Ｃ６）
と、所定のスイッチング期間に共振電流のパルス（ＩＣ
６）が上記キャパシタンスに生成されるように、負荷
（３０２）に接続された上記電源インダクタンスにパル
スを生成する第１のスイッチングトランジスタ（Ｑ３）
と、を具備したスイッチモード電源であって、ゼロ・ボ
ルト・スイッチングを行なわせるように上記第１のスイ
ッチングトランジスタを制御し、上記キャパシタの上記
共振電流に応答する電流検出器（Ｒ１２，Ｒ１１）を含
み、上記共振電流のパルスの一部分で上記第１のスイッ
チングトランジスタをターンオフ状態に保つため上記共
振電流を（トランジスタＱ２を介して）上記第１のスイ
ッチングトランジスタへ供給する制御手段（Ｒ１２，Ｒ
１１，Ｑ２）を更に有することを特徴とするスイッチモ
ード電源である。
【０００７】請求項２に係る発明によれば、上記電流検
出器（Ｒ１２，Ｒ１１）は、上記キャパシタに直列接続
された抵抗器（Ｒ１２）と、上記第１のスイッチングト
ランジスタ（Ｑ３）の制御端子（ゲート）に接続され、
上記抵抗器に発生した電圧（ＶＲ１１１２）に応じ、上
記共振電流のパルスの一部分で上記第１のスイッチング
トランジスタをターンオフ状態に保つ第２のスイッチン
グトランジスタ（Ｑ２）と、を含む。
出器（Ｒ１２，Ｒ１１）は、上記キャパシタに直列接続
された抵抗器（Ｒ１２）と、上記第１のスイッチングト
ランジスタ（Ｑ３）の制御端子（ゲート）に接続され、
上記抵抗器に発生した電圧（ＶＲ１１１２）に応じ、上
記共振電流のパルスの一部分で上記第１のスイッチング
トランジスタをターンオフ状態に保つ第２のスイッチン
グトランジスタ（Ｑ２）と、を含む。
【０００８】請求項３に係る発明によれば、上記第２の
スイッチングトランジスタ（Ｑ２）は非ラッチ方式で動
作する。
スイッチングトランジスタ（Ｑ２）は非ラッチ方式で動
作する。
【０００９】請求項４に係る発明によれば、上記制御手
段（Ｒ１２，Ｒ１１，Ｑ２）は、上記第１のスイッチン
グトランジスタ（Ｑ３）における電流を表わす信号（Ｖ
Ｒ１１１２）に応じ、上記第１のスイッチングトランジ
スタを電流モード制御動作で制御する。
段（Ｒ１２，Ｒ１１，Ｑ２）は、上記第１のスイッチン
グトランジスタ（Ｑ３）における電流を表わす信号（Ｖ
Ｒ１１１２）に応じ、上記第１のスイッチングトランジ
スタを電流モード制御動作で制御する。
【００１０】請求項５に係る発明は、入力供給電圧源
（Ｂ＋）と、上記入力供給電圧源に接続された電源イン
ダクタンス（Ｌ１）と、上記電源インダクタンスへ接続
された第１の端子を有し、同調共振回路を形成するキャ
パシタンス（Ｃ６）と、ゼロ・ボルト・スイッチング・
モードで動作し、所定の期間に、負荷（３０２）へ接続
された上記電源インダクタンスにパルス（ｉＬ１）を発
生させ、上記キャパシタンスに共振電流パルス（ＩＣ
６）を発生させる第１のスイッチングトランジスタ（Ｑ
３）と、を具備したスイッチモード電源であって、上記
共振電流パルスに応答し、上記第１のスイッチングトラ
ンジスタを上記所定の期間の一部分でターンオフ状態に
保つ制御信号（ＶＧＳ）を発生させる電流検出器（Ｒ１
２）を更に有することを特徴とするスイッチモード電源
である。
（Ｂ＋）と、上記入力供給電圧源に接続された電源イン
ダクタンス（Ｌ１）と、上記電源インダクタンスへ接続
された第１の端子を有し、同調共振回路を形成するキャ
パシタンス（Ｃ６）と、ゼロ・ボルト・スイッチング・
モードで動作し、所定の期間に、負荷（３０２）へ接続
された上記電源インダクタンスにパルス（ｉＬ１）を発
生させ、上記キャパシタンスに共振電流パルス（ＩＣ
６）を発生させる第１のスイッチングトランジスタ（Ｑ
３）と、を具備したスイッチモード電源であって、上記
共振電流パルスに応答し、上記第１のスイッチングトラ
ンジスタを上記所定の期間の一部分でターンオフ状態に
保つ制御信号（ＶＧＳ）を発生させる電流検出器（Ｒ１
２）を更に有することを特徴とするスイッチモード電源
である。
【００１１】
【発明の実施の形態】図１には、本発明の局面を実施す
る同調スイッチングモード電源（ＳＭＰＳ）１００が示
されている。図１において、Ｎ型金属酸化物半導体（Ｍ
ＯＳ）の主スイッチング電源トランジスタＱ３は、変成
器Ｔ１の一次巻線Ｌ１を介して、入力電源、すなわち、
直流（ＤＣ）電圧ＲＡＷ Ｂ＋の端子２０に接続された
ドレイン電極を含む。
る同調スイッチングモード電源（ＳＭＰＳ）１００が示
されている。図１において、Ｎ型金属酸化物半導体（Ｍ
ＯＳ）の主スイッチング電源トランジスタＱ３は、変成
器Ｔ１の一次巻線Ｌ１を介して、入力電源、すなわち、
直流（ＤＣ）電圧ＲＡＷ Ｂ＋の端子２０に接続された
ドレイン電極を含む。
【００１２】トランジスタＱ３のソース電極は、電流検
出器若しくはサンプリング抵抗器Ｒ１２を介して接地電
位へ接続される。トランジスタＱ３と一体的に形成さ
れ、スイッチとして動作するダンパーダイオードＤ６
は、双方向スイッチ２２を形成するように、トランジス
タＱ３と実効的に並列接続されている。共振キャパシタ
Ｃ６は、巻線Ｌ１に接続され、スイッチ２２が非導通で
あるとき、巻線Ｌ１のインダクタンスと共に共振回路２
１を形成する。
出器若しくはサンプリング抵抗器Ｒ１２を介して接地電
位へ接続される。トランジスタＱ３と一体的に形成さ
れ、スイッチとして動作するダンパーダイオードＤ６
は、双方向スイッチ２２を形成するように、トランジス
タＱ３と実効的に並列接続されている。共振キャパシタ
Ｃ６は、巻線Ｌ１に接続され、スイッチ２２が非導通で
あるとき、巻線Ｌ１のインダクタンスと共に共振回路２
１を形成する。
【００１３】変成器Ｔ１の二次巻線Ｌ２は、ピーク整流
ダイオードＤ８のアノードへ接続され、ダイオードＤ８
のカソードに接続されたフィルタキャパシタＣ１０に出
力電圧ＶＯＵＴを生成する。電圧ＶＯＵＴは、負荷回路
３０２に接続される。誤差増幅器２３は、電圧ＶＯＵＴ
及び基準電圧（図示しない）に応答し、発光ダイオード
Ｄ９を備えたフォト・カプラＩＣ１のフォト・トランジ
スタＱ１の電流Ｉｅを制御する。トランジスタＱ１のエ
ミッタ電極は、トランジスタＱ３のターンオフを制御す
るスイッチングトランジスタＱ２のベースに接続され
る。トランジスタＱ１のコレクタ電圧Ｖ４は、フィルタ
キャパシタＣ１１に生ずる。オプト・カプラＩＣ１のエ
ミッタ電流は、誤差増幅器２３の電圧ＶＯＵＴと基準電
圧（図示しない）の差を表わす。かくして、電流Ｉｅ
は、トランジスタＱ２のベースに制御バイアス電圧を生
成する。
ダイオードＤ８のアノードへ接続され、ダイオードＤ８
のカソードに接続されたフィルタキャパシタＣ１０に出
力電圧ＶＯＵＴを生成する。電圧ＶＯＵＴは、負荷回路
３０２に接続される。誤差増幅器２３は、電圧ＶＯＵＴ
及び基準電圧（図示しない）に応答し、発光ダイオード
Ｄ９を備えたフォト・カプラＩＣ１のフォト・トランジ
スタＱ１の電流Ｉｅを制御する。トランジスタＱ１のエ
ミッタ電極は、トランジスタＱ３のターンオフを制御す
るスイッチングトランジスタＱ２のベースに接続され
る。トランジスタＱ１のコレクタ電圧Ｖ４は、フィルタ
キャパシタＣ１１に生ずる。オプト・カプラＩＣ１のエ
ミッタ電流は、誤差増幅器２３の電圧ＶＯＵＴと基準電
圧（図示しない）の差を表わす。かくして、電流Ｉｅ
は、トランジスタＱ２のベースに制御バイアス電圧を生
成する。
【００１４】図２（Ａ）〜２（Ｆ）には、図１の回路の
動作を説明するための波形が示されている。図２（Ａ）
〜２（Ｆ）と図１とにおいて類似した符号及び番号は、
類似した事項若しくは機能を示す。
動作を説明するための波形が示されている。図２（Ａ）
〜２（Ｆ）と図１とにおいて類似した符号及び番号は、
類似した事項若しくは機能を示す。
【００１５】図１のトランジスタＱ２は、ベース電極が
抵抗器Ｒ１１を介して、トランジスタＱ３のソース電極
と電流検出抵抗器Ｒ１２との間の接合端子６０に接続さ
れる。トランジスタＱ２は、図１のトランジスタＱ３に
おけるランピングアップ・ソース・ドレイン間電流ＩＤ
がトランジスタＱ２のベース・エミッタ順方向電圧を十
分に超える大きさの電圧を端子６０に発生したとき、図
２（Ａ）の時刻ｔ０でターンオンされる。トランジスタ
Ｑ３は、トランジスタＱ２が導通したときにターンオフ
される。抵抗器Ｒ１４は、トランジスタＱ２のベース・
エミッタ間をバイアスさせるため、トランジスタＱ１の
エミッタとコレクタの間に接続される。所定のサイクル
でトランジスタＱ２をターンオンさせるため要求される
電流ＩＤのレベルは、負帰還方式で電流Ｉｅによって制
御可能である。
抵抗器Ｒ１１を介して、トランジスタＱ３のソース電極
と電流検出抵抗器Ｒ１２との間の接合端子６０に接続さ
れる。トランジスタＱ２は、図１のトランジスタＱ３に
おけるランピングアップ・ソース・ドレイン間電流ＩＤ
がトランジスタＱ２のベース・エミッタ順方向電圧を十
分に超える大きさの電圧を端子６０に発生したとき、図
２（Ａ）の時刻ｔ０でターンオンされる。トランジスタ
Ｑ３は、トランジスタＱ２が導通したときにターンオフ
される。抵抗器Ｒ１４は、トランジスタＱ２のベース・
エミッタ間をバイアスさせるため、トランジスタＱ１の
エミッタとコレクタの間に接続される。所定のサイクル
でトランジスタＱ２をターンオンさせるため要求される
電流ＩＤのレベルは、負帰還方式で電流Ｉｅによって制
御可能である。
【００１６】変成器Ｔ１の二次巻線Ｌ３は、図２（Ｅ）
の電圧ＶＲ８を発生させるため、キャパシタＣ４を介し
て抵抗器Ｒ８へＡＣ結合された電圧Ｖ３を生成する。電
圧ＶＲ８は、図１のトランジスタＱ３のベースに結合さ
れ、正のゲート・ソース間電圧ＶＧＳを発生させる。正
のドライブ電圧ＶＧＳは、ゼロ・ボルト・スイッチング
（ＺＶＳ）電源が得られるような方式で、トランジスタ
Ｑ３をターンオンさせる。ＺＶＳ電源の効果は、1999年
3月2日にFitzgeraldの名において発行された、発明の名
称が"A FORWARD CONVERTER WITH AN INDUCTOR COUPLED
TO A TRANSFORMER WINDING"である米国特許第5,877,946
号（Fitzgerald特許）に記載されている。電圧ＶＧＳ
は、トランジスタＱ２がターンオンするまで、トランジ
スタＱ３をターンオン状態に保つ。ＡＣ結合電圧Ｖ３
は、ダイオードＤ２によって整流され、電流Ｉｅを生ず
る電源電圧Ｖ４を発生させる。
の電圧ＶＲ８を発生させるため、キャパシタＣ４を介し
て抵抗器Ｒ８へＡＣ結合された電圧Ｖ３を生成する。電
圧ＶＲ８は、図１のトランジスタＱ３のベースに結合さ
れ、正のゲート・ソース間電圧ＶＧＳを発生させる。正
のドライブ電圧ＶＧＳは、ゼロ・ボルト・スイッチング
（ＺＶＳ）電源が得られるような方式で、トランジスタ
Ｑ３をターンオンさせる。ＺＶＳ電源の効果は、1999年
3月2日にFitzgeraldの名において発行された、発明の名
称が"A FORWARD CONVERTER WITH AN INDUCTOR COUPLED
TO A TRANSFORMER WINDING"である米国特許第5,877,946
号（Fitzgerald特許）に記載されている。電圧ＶＧＳ
は、トランジスタＱ２がターンオンするまで、トランジ
スタＱ３をターンオン状態に保つ。ＡＣ結合電圧Ｖ３
は、ダイオードＤ２によって整流され、電流Ｉｅを生ず
る電源電圧Ｖ４を発生させる。
【００１７】電圧ＲＡＷ Ｂ＋の供給源と、抵抗器Ｒ８
の端子３０との間に接続された抵抗器Ｒ９は、電圧ＲＡ
Ｗ Ｂ＋のスイッチが入れられ、始動されたとき、トラ
ンジスタＱ３をターンオンする電圧を発生する。トラン
ジスタＱ３のゲート電極上の電圧ＶＧＳがＭＯＳトラン
ジスタＱ３の閾値電圧を超えたとき、トランジスタＱ３
は導通し、トランジスタＱ３のドレイン電圧ＶＤを減少
させる。その結果として、電圧Ｖ３は正になり、正帰還
の方式で、トランジスタＱ３を完全にターンオン状態に
維持する電圧ＶＧＳを増強する。
の端子３０との間に接続された抵抗器Ｒ９は、電圧ＲＡ
Ｗ Ｂ＋のスイッチが入れられ、始動されたとき、トラ
ンジスタＱ３をターンオンする電圧を発生する。トラン
ジスタＱ３のゲート電極上の電圧ＶＧＳがＭＯＳトラン
ジスタＱ３の閾値電圧を超えたとき、トランジスタＱ３
は導通し、トランジスタＱ３のドレイン電圧ＶＤを減少
させる。その結果として、電圧Ｖ３は正になり、正帰還
の方式で、トランジスタＱ３を完全にターンオン状態に
維持する電圧ＶＧＳを増強する。
【００１８】図２（Ａ）の所与の周期Ｔの区間ｔ１−ｔ
１０の間に、図１の導通状態のトランジスタＱ３の電流
ＩＤは立ち上がる。その結果として、対応した巻線Ｌ１
の電流ＩＬ１の非共振電流パルス部は、立ち上がり、変
成器Ｔ１の巻線Ｌ１と関連したインダクタンスに磁気エ
ネルギーを蓄積する。図２（Ａ）の時刻ｔ１０で、図１
のトランジスタＱ２におけるベース電圧ＶＢＱ２は、抵
抗器Ｒ１２の両端から取り出された立ち上がり部分を含
み、トランジスタＱ２の順方向電圧を上回り、トランジ
スタＱ２をターンオンする。その結果として、図２
（Ｂ）のゲート電極電圧ＶＧＳは、零ボルト付近まで減
少し、上述のように、図１のトランジスタＱ３をターン
オフさせる。
１０の間に、図１の導通状態のトランジスタＱ３の電流
ＩＤは立ち上がる。その結果として、対応した巻線Ｌ１
の電流ＩＬ１の非共振電流パルス部は、立ち上がり、変
成器Ｔ１の巻線Ｌ１と関連したインダクタンスに磁気エ
ネルギーを蓄積する。図２（Ａ）の時刻ｔ１０で、図１
のトランジスタＱ２におけるベース電圧ＶＢＱ２は、抵
抗器Ｒ１２の両端から取り出された立ち上がり部分を含
み、トランジスタＱ２の順方向電圧を上回り、トランジ
スタＱ２をターンオンする。その結果として、図２
（Ｂ）のゲート電極電圧ＶＧＳは、零ボルト付近まで減
少し、上述のように、図１のトランジスタＱ３をターン
オフさせる。
【００１９】トランジスタＱ３がターンオフしたとき、
図２（Ｆ）のドレイン電圧ＶＤは共振方式で増加する。
図１のキャパシタＣ６は、電圧ＶＤが零ボルトを超える
ことが認められる前にトランジスタＱ３を完全に非導通
状態にさせるように、電圧ＶＤが増加する速度を制限す
る。
図２（Ｆ）のドレイン電圧ＶＤは共振方式で増加する。
図１のキャパシタＣ６は、電圧ＶＤが零ボルトを超える
ことが認められる前にトランジスタＱ３を完全に非導通
状態にさせるように、電圧ＶＤが増加する速度を制限す
る。
【００２０】他の新規な特徴として、キャパシタＣ６に
おける正の容量性電流ＩＣ６は、電圧ＶＤが増加すると
きに発生し、図２（Ｃ）の電圧ＶＲ１１１２の正電圧パ
ルス２０を発生させるため抵抗器Ｒ１２に供給される。
正電圧パルス２０は、図１の抵抗器Ｒ１１を介して、ト
ランジスタＱ２のベースへ供給され、トランジスタＱ２
を導通状態に維持する。その結果として、直後に、図２
（Ａ）の電流ＩＤが零になる。図１の電流ＩＣ６が、ト
ランジスタＱ２を導通状態に維持できないある大きさま
で減少した後、電圧Ｖ３の減少によって、図２（Ｅ）の
電圧ＶＲ８の負の部分ＶＲ８ＮＥＧが生ずる。
おける正の容量性電流ＩＣ６は、電圧ＶＤが増加すると
きに発生し、図２（Ｃ）の電圧ＶＲ１１１２の正電圧パ
ルス２０を発生させるため抵抗器Ｒ１２に供給される。
正電圧パルス２０は、図１の抵抗器Ｒ１１を介して、ト
ランジスタＱ２のベースへ供給され、トランジスタＱ２
を導通状態に維持する。その結果として、直後に、図２
（Ａ）の電流ＩＤが零になる。図１の電流ＩＣ６が、ト
ランジスタＱ２を導通状態に維持できないある大きさま
で減少した後、電圧Ｖ３の減少によって、図２（Ｅ）の
電圧ＶＲ８の負の部分ＶＲ８ＮＥＧが生ずる。
【００２１】キャパシタＣ６及び巻線Ｌ１を含む共振回
路２１は、図１のトランジスタＱ３がターンオフされた
とき、図２（Ｆ）の区間ｔ１０−ｔ３０の間に、発振の
半周期を経過する。図２（Ｆ）の時刻ｔ４０よりも前に
電圧ＶＤが減少すると、図２（Ｂ）の電圧ＶＧＳは正に
変化する。
路２１は、図１のトランジスタＱ３がターンオフされた
とき、図２（Ｆ）の区間ｔ１０−ｔ３０の間に、発振の
半周期を経過する。図２（Ｆ）の時刻ｔ４０よりも前に
電圧ＶＤが減少すると、図２（Ｂ）の電圧ＶＧＳは正に
変化する。
【００２２】図２（Ｆ）の時刻ｔ４０において、電圧Ｖ
Ｄは極性を反転し、図１のダンパーダイオードＤ６をタ
ーンオンさせ、図２（Ｆ）の電圧ＶＤを約０ボルトにク
ランプする。このようにして、図１の共振回路２１は、
発振の半周期を経過する。図２（Ｂ）の時刻ｔ４０の
後、図２（Ｂ）の電圧ＶＧＳは、図１の電圧Ｖ３の極性
が上述の如く変化するので、さらに正の方向へ増加す
る。
Ｄは極性を反転し、図１のダンパーダイオードＤ６をタ
ーンオンさせ、図２（Ｆ）の電圧ＶＤを約０ボルトにク
ランプする。このようにして、図１の共振回路２１は、
発振の半周期を経過する。図２（Ｂ）の時刻ｔ４０の
後、図２（Ｂ）の電圧ＶＧＳは、図１の電圧Ｖ３の極性
が上述の如く変化するので、さらに正の方向へ増加す
る。
【００２３】電圧ＶＯＵＴの負帰還レギュレーション
は、電流Ｉｅを変化させることによって達成される。電
圧ＶＯＵＴが増幅器２３の基準電圧（図示しない）より
も大きいとき、電流Ｉｅは電圧ＶＢＱ２を増加させる。
その結果として、トランジスタＱ３の電流ＩＤのピーク
値及び負荷回路３０２へ送られる電力は低下する。これ
に対し、電圧ＶＯＵＴが増幅器２３の基準電圧（図示し
ない）よりも小さいとき、電流Ｉｅは減少する。その結
果として、トランジスタＱ３の電流ＩＤのピーク値及び
負荷回路（図示しない）へ供給される電力は、減少す
る。したがって、トランジスタＱ３の制御回路は、電圧
ＶＢＱ２に応じて、トランジスタＱ３における電流ＩＤ
のデューティサイクル変調を実現する。
は、電流Ｉｅを変化させることによって達成される。電
圧ＶＯＵＴが増幅器２３の基準電圧（図示しない）より
も大きいとき、電流Ｉｅは電圧ＶＢＱ２を増加させる。
その結果として、トランジスタＱ３の電流ＩＤのピーク
値及び負荷回路３０２へ送られる電力は低下する。これ
に対し、電圧ＶＯＵＴが増幅器２３の基準電圧（図示し
ない）よりも小さいとき、電流Ｉｅは減少する。その結
果として、トランジスタＱ３の電流ＩＤのピーク値及び
負荷回路（図示しない）へ供給される電力は、減少す
る。したがって、トランジスタＱ３の制御回路は、電圧
ＶＢＱ２に応じて、トランジスタＱ３における電流ＩＤ
のデューティサイクル変調を実現する。
【００２４】同調スイッチングモード電源（ＳＭＰＳ）
１００は、電流−パルス毎の制御に基づいて、電流モー
ド制御で動作する。図２（Ａ）の区間ｔ１−ｔ１０で、
図１のトランジスタＱ３を流れる電流ＩＤの電流パルス
は、上述のように、図１のトランジスタＱ３の閾値レベ
ルにまで達したとき、図２（Ａ）の時刻ｔ１０で終了す
る。
１００は、電流−パルス毎の制御に基づいて、電流モー
ド制御で動作する。図２（Ａ）の区間ｔ１−ｔ１０で、
図１のトランジスタＱ３を流れる電流ＩＤの電流パルス
は、上述のように、図１のトランジスタＱ３の閾値レベ
ルにまで達したとき、図２（Ａ）の時刻ｔ１０で終了す
る。
【００２５】たとえば、トランジスタＱ１が外れている
ときのように、不良条件の状況が生じているとき、抵抗
器Ｒ１４の電流は、ベース電圧ＶＢＱ２を、所定の正の
電圧バイアスで維持する。その結果として、トランジス
タＱ３の電流ＩＤのピーク値及び負荷回路３０２へ供給
された電力は、制限されるであろう。これにより、保護
が行なわれるという効果を奏する。
ときのように、不良条件の状況が生じているとき、抵抗
器Ｒ１４の電流は、ベース電圧ＶＢＱ２を、所定の正の
電圧バイアスで維持する。その結果として、トランジス
タＱ３の電流ＩＤのピーク値及び負荷回路３０２へ供給
された電力は、制限されるであろう。これにより、保護
が行なわれるという効果を奏する。
【００２６】以上の説明の通り、本発明の一実施例によ
れば、ゼロ・ボルト・スイッチング電源（１００）の主
スイッチングトランジスタ（Ｑ３）が導通するとき、電
圧（ＶＲ１１１２）はトランジスタと直列接続された電
流検出抵抗器（Ｒ１２）に発生する。電流検出抵抗器に
おける電圧は、比較器トランジスタ（Ｑ２）の制御端子
（ベース）へ結合される。主スイッチングトランジスタ
の所定の導通期間に、電流検出抵抗器電圧が比較器トラ
ンジスタをターンオンさせるために十分な大きさになっ
たとき、比較器トランジスタがターンオンされる。比較
器トランジスタの出力（ＶＧＳ）は、主スイッチングト
ランジスタの制御端子へ供給され、電流パルス毎に基づ
いて、主スイッチングトランジスタのターンオフ瞬間を
制御する。主スイッチングトランジスタの主電流導通端
子に発生した共振電圧パルス（ＩＣ６）は、比較器トラ
ンジスタの制御端子へ容量結合され、共振電圧パルスの
遷移期間中に、比較器トランジスタをターンオン状態に
保つ。
れば、ゼロ・ボルト・スイッチング電源（１００）の主
スイッチングトランジスタ（Ｑ３）が導通するとき、電
圧（ＶＲ１１１２）はトランジスタと直列接続された電
流検出抵抗器（Ｒ１２）に発生する。電流検出抵抗器に
おける電圧は、比較器トランジスタ（Ｑ２）の制御端子
（ベース）へ結合される。主スイッチングトランジスタ
の所定の導通期間に、電流検出抵抗器電圧が比較器トラ
ンジスタをターンオンさせるために十分な大きさになっ
たとき、比較器トランジスタがターンオンされる。比較
器トランジスタの出力（ＶＧＳ）は、主スイッチングト
ランジスタの制御端子へ供給され、電流パルス毎に基づ
いて、主スイッチングトランジスタのターンオフ瞬間を
制御する。主スイッチングトランジスタの主電流導通端
子に発生した共振電圧パルス（ＩＣ６）は、比較器トラ
ンジスタの制御端子へ容量結合され、共振電圧パルスの
遷移期間中に、比較器トランジスタをターンオン状態に
保つ。
【図面の簡単な説明】
【図１】本発明の回路の一実施例を示す略構成図であ
る。
る。
【図２】（Ａ）乃至（Ｆ）は、図１の回路の動作を説明
するための波形図である。
するための波形図である。
２１ 共振回路 ２２ 双方向スイッチ ２３ 誤差増幅器 １００ 同調スイッチングモード電源 ３０２ 負荷回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート ゴア ワトソン，サード アメリカ合衆国 インディアナ州 46060 ノーブルズヴィル ウィッチウッド・プ レイス 18561 (72)発明者 ウィリアム ヴィンセント フィッツジェ ラルド，ジュニア アメリカ合衆国 インディアナ州 46077 ザイアンズヴィル ウエスト・ワンハン ドレッドトゥエンティシックスス・ストリ ート 4500 Ｆターム(参考） 5H730 AA20 AS01 BB43 BB72 DD04 DD27 EE02 EE59 FD01 FD41 FF19 FG01 XX09 XX12
Claims (5)
- 【請求項１】 入力供給電圧源と、 該入力供給電圧源に接続された電源インダクタンスと、 該電源インダクタンスに接続され、同調共振回路を形成
するキャパシタンスと、 所定のスイッチング期間に共振電流のパルスが該キャパ
シタンスに生成されるように、負荷に接続された該電源
インダクタンスにパルスを生成する第１のスイッチング
トランジスタと、を具備したスイッチモード電源であっ
て、 ゼロ・ボルト・スイッチングを行なわせるように該第１
のスイッチングトランジスタを制御し、該キャパシタの
該共振電流に応答する電流検出器を含み、該共振電流の
パルスの一部分で該第１のスイッチングトランジスタを
ターンオフ状態に保つため該共振電流を該第１のスイッ
チングトランジスタへ供給する制御手段を更に有するこ
とを特徴とするスイッチモード電源。 - 【請求項２】 該電流検出器は、該キャパシタに直列接
続された抵抗器と、該第１のスイッチングトランジスタ
の制御端子に接続され、該抵抗器に発生した電圧に応
じ、該共振電流のパルスの一部分で該第１のスイッチン
グトランジスタをターンオフ状態に保つ第２のスイッチ
ングトランジスタと、を含む、請求項１記載のスイッチ
モード電源。 - 【請求項３】 該第２のスイッチングトランジスタは非
ラッチ方式で動作する、請求項２記載のスイッチモード
電源。 - 【請求項４】 該制御手段は、該第１のスイッチングト
ランジスタにおける電流を表わす信号に応じ、該第１の
スイッチングトランジスタを電流モード制御動作で制御
する、請求項１記載のスイッチモード電源。 - 【請求項５】 入力供給電圧源と、 該入力供給電圧源に接続された電源インダクタンスと、 該電源インダクタンスへ接続された第１の端子を有し、
同調共振回路を形成するキャパシタンスと、 ゼロ・ボルト・スイッチング・モードで動作し、所定の
期間に、負荷へ接続された該電源インダクタンスにパル
スを発生させ、該キャパシタンスに共振電流パルスを発
生させる第１のスイッチングトランジスタと、を具備し
たスイッチモード電源であって、 該共振電流パルスに応答し、該第１のスイッチングトラ
ンジスタを該所定の期間の一部分でターンオフ状態に保
つ制御信号を発生させる電流検出器を更に有することを
特徴とするスイッチモード電源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/794,550 US6504733B1 (en) | 2001-02-27 | 2001-02-27 | Switch mode power supply |
| US794550 | 2001-02-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002320384A true JP2002320384A (ja) | 2002-10-31 |
Family
ID=25162963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002049534A Pending JP2002320384A (ja) | 2001-02-27 | 2002-02-26 | スイッチモード電源 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6504733B1 (ja) |
| EP (1) | EP1235336B1 (ja) |
| JP (1) | JP2002320384A (ja) |
| KR (1) | KR100942484B1 (ja) |
| CN (1) | CN1307778C (ja) |
| BR (1) | BR0200563A (ja) |
| DE (1) | DE60236978D1 (ja) |
| MX (1) | MXPA02002049A (ja) |
| MY (1) | MY122953A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6865093B2 (en) | 2003-05-27 | 2005-03-08 | Power Integrations, Inc. | Electronic circuit control element with tap element |
| US6844779B2 (en) * | 2003-06-19 | 2005-01-18 | The United States Of America As Represented By The Secretary Of The Air Force | Optically isolated bias control circuit |
| AT501799B1 (de) * | 2003-09-09 | 2006-11-15 | Siemens Ag Oesterreich | Hochsetzsteller |
| US7002398B2 (en) * | 2004-07-08 | 2006-02-21 | Power Integrations, Inc. | Method and apparatus for controlling a circuit with a high voltage sense device |
| KR100685103B1 (ko) * | 2005-07-21 | 2007-02-22 | 주식회사 케이이씨 | 스위칭 모드 파워 서플라이의 크로스 레귤레이션 개선 회로 |
| US7518885B2 (en) | 2006-10-04 | 2009-04-14 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operation modes |
| US9124171B2 (en) * | 2010-07-28 | 2015-09-01 | James Roy Young | Adaptive current limiter and dimmer system including the same |
| CN106376126B (zh) * | 2016-08-31 | 2018-05-22 | 江苏达伦电子股份有限公司 | 开关电源及电流恒流线性变化方法、led灯的控制电路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4037271A (en) | 1976-12-03 | 1977-07-19 | Boschert Associates | Switching regulator power supply |
| NL7803661A (nl) | 1978-04-06 | 1979-10-09 | Philips Nv | Afgestemde geschakelde voedingsspanningsschakeling. |
| US4438485A (en) | 1981-12-21 | 1984-03-20 | Voigt William C | Efficiency switching-mode power supply |
| US5180964A (en) | 1990-03-28 | 1993-01-19 | Ewing Gerald D | Zero-voltage switched FM-PWM converter |
| US5831838A (en) * | 1993-08-16 | 1998-11-03 | Avionics Instruments, Inc. | Resonant fly-forward converter circuit |
| SG63667A1 (en) | 1995-10-02 | 1999-03-30 | Thomson Consumer Electronics | Tuned switch-mode power supply with current mode control |
| KR0154776B1 (ko) * | 1995-12-28 | 1998-12-15 | 김광호 | 역률 보상 회로 |
| DE19619751A1 (de) * | 1996-05-15 | 1997-11-20 | Thomson Brandt Gmbh | Schaltnetzteil |
| TW349287B (en) | 1996-09-12 | 1999-01-01 | Thomson Consumer Electronics | A forward converter with an inductor coupled to a transformer winding |
| US5835361A (en) * | 1997-04-16 | 1998-11-10 | Thomson Consumer Electronics, Inc. | Switch-mode power supply with over-current protection |
| JPH1155949A (ja) * | 1997-06-06 | 1999-02-26 | Canon Inc | 電源装置 |
| JP3944955B2 (ja) * | 1997-07-02 | 2007-07-18 | 株式会社安川電機 | 誘導電動機の誘導起電力推定方法、速度推定方法、軸ずれ補正方法及び誘導電動機制御装置 |
| KR100292488B1 (ko) * | 1997-12-30 | 2001-06-01 | 구자홍 | 소프트 스위칭 역률제어용 승압형 컨버터의 스위칭 제어회로 |
| US6088250A (en) * | 1998-05-29 | 2000-07-11 | The Aerospace Corporation | Power converters for multiple input power supplies |
| US6069803A (en) * | 1999-02-12 | 2000-05-30 | Astec International Limited | Offset resonance zero volt switching flyback converter |
| TW507414B (en) * | 1999-10-29 | 2002-10-21 | Sony Corp | Switching power circuit with secondary side parallel and series resonance |
-
2001
- 2001-02-27 US US09/794,550 patent/US6504733B1/en not_active Expired - Lifetime
-
2002
- 2002-02-25 EP EP02290447A patent/EP1235336B1/en not_active Expired - Lifetime
- 2002-02-25 DE DE60236978T patent/DE60236978D1/de not_active Expired - Lifetime
- 2002-02-26 BR BR0200563-8A patent/BR0200563A/pt active IP Right Grant
- 2002-02-26 JP JP2002049534A patent/JP2002320384A/ja active Pending
- 2002-02-26 MY MYPI20020660A patent/MY122953A/en unknown
- 2002-02-26 MX MXPA02002049A patent/MXPA02002049A/es active IP Right Grant
- 2002-02-27 KR KR1020020010507A patent/KR100942484B1/ko active IP Right Grant
- 2002-02-27 CN CNB021065438A patent/CN1307778C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| MXPA02002049A (es) | 2005-04-11 |
| KR20020070144A (ko) | 2002-09-05 |
| CN1307778C (zh) | 2007-03-28 |
| EP1235336A3 (en) | 2004-01-28 |
| US6504733B1 (en) | 2003-01-07 |
| MY122953A (en) | 2006-05-31 |
| BR0200563A (pt) | 2002-11-12 |
| DE60236978D1 (de) | 2010-08-26 |
| CN1372373A (zh) | 2002-10-02 |
| EP1235336B1 (en) | 2010-07-14 |
| EP1235336A2 (en) | 2002-08-28 |
| KR100942484B1 (ko) | 2010-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7738266B2 (en) | Forward power converter controllers | |
| US6639811B2 (en) | Switching power supply unit | |
| EP0934623B1 (en) | A switched-mode power supply | |
| TWM568411U (zh) | 切換模式電力供應器控制器以及切換模式電力供應器 | |
| US20080291702A1 (en) | Switching power supply apparatus | |
| JPH0728531B2 (ja) | 共振遷移ｄｃ−ｄｃ変換装置及びその電力損失減少方法 | |
| JP4751513B2 (ja) | バーストモードを備えた零電圧スイッチング電源 | |
| JP2003009517A (ja) | パワーコンバータにおける損失及びノイズ低減 | |
| JP2002112544A (ja) | スイッチング電源装置 | |
| KR20010078798A (ko) | 스위칭 전원 회로 | |
| US20080239761A1 (en) | Forward power converter controllers | |
| US6580626B2 (en) | Switching power supply | |
| JPH04368464A (ja) | 直流電源装置 | |
| TWI650927B (zh) | 用於主開關切換轉換的零電壓開關式返馳變換器 | |
| JP3924010B2 (ja) | 変成器の巻線に結合されるインダクタを有するフォワード変換器 | |
| US7952334B2 (en) | DC-DC converter | |
| JP2002262570A (ja) | スイッチング電源装置 | |
| JP2002320384A (ja) | スイッチモード電源 | |
| JP4210803B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| EP0767528B1 (en) | Tuned switch-mode power supply with current mode control | |
| US6239993B1 (en) | Circuit associated with a power converter and method of operation thereof | |
| TWI653813B (zh) | 強迫式零電壓開關返馳變換器及其運行方法 | |
| CN114679071A (zh) | 非对称半桥反激式开关电源及其控制芯片和控制方法 | |
| JP2002374672A (ja) | スイッチング電源装置 | |
| TWI841989B (zh) | 非對稱半橋返馳變換器電源及其控制晶片和控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070807 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080903 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101022 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |