JP2001309657A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】 【課題】 過電流検出回路の動作時にスイッチング素子
とダイオード素子を通して貫通電流が流れるのを防止す
る。 【解決手段】 過電流検出回路６をコンパレータ７の出
力電圧Ｓ1とスイッチング素子Ｑ1の駆動パルスＰ11がと
もにハイレベル、又はコンパレータ９の出力電圧Ｓ2と
スイッチング素子Ｑ2の駆動パルスＰ2がともにハイレベ
ルのときのみ動作させるようにする、即ち、スイッチン
グ素子Ｑ1，Ｑ2に順方向電流が流れている期間において
有効となるようにし、転流ダイオードＤ1又はＤ2を介し
て共振電流が流れている期間は過電流検出動作を行わな
いようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器に電
源として備えられるスイッチング電源回路に関わり、特
にハーフブリッジ型電流共振型コンバータに適用して好
適なものである。

【０００２】

【従来の技術】従来から例えばテレビジョン受像機等の
電子機器においては、スイッチング電源回路が備えられ
ている。図４は従来のスイッチング電源回路の構成を示
した回路図の一例である。この図に示す電源回路は、２
石のスイッチング素子をハーフブリッジ結合した、ハー
フブリッジ電流共振型スイッチングコンバータとされ
る。この電流共振型スイッチングコンバータにおいて
は、図のように２つのスイッチング素子Ｑ1，Ｑ2をハー
フブリッジ結合したうえで、平滑コンデンサＣｉの正極
側の接続点とアース間に対して接続される。そして、商
用交流電源ＡＣ（交流入力電圧ＶAC）から直流出力電圧
を得るための整流平滑回路として、ブリッジ整流回路Ｄ
BR及び平滑コンデンサＣｉからなる全波整流回路が備え
られ、この全波整流回路で平坦化された直流電圧が入力
電圧としてスイッチング素子Ｑ1のコレクタに供給され
ている。

【０００３】スイッチング素子Ｑ1，Ｑ2の各コレクタ−
エミッタ間には、それぞれ共振電流を転流するための転
流ダイオードＤ1，Ｄ2と、部分共振コンデンサＣ1，Ｃ2
が並列に接続されている。各転流ダイオードＤ1，Ｄ2の
アノードは、図示するように、各スイッチング素子Ｑ
1，Ｑ2のエミッタに接続され、そのカソードはコレクタ
に接続されている。転流ダイオードＤ1，Ｄ2、及び部分
共振コンデンサＣ1，Ｃ2は、スイッチング素子Ｑ1，Ｑ2
が共にオフとなるデット期間中に共振電流を流し、少な
くとも、各スイッチング素子Ｑ1，Ｑ2のターンオフ時に
おける動作として、例えばＺＶＳ（Zero Voltage Switc
hing）或いはＺＣＳ（Zero Current Switching)を実現
している。なお、この部分共振コンデンサＣ1，Ｃ2は、
後述する直列共振コンデンサＣ3より十分小さいキャパ
シタンスとされる。

【０００４】スイッチング素子Ｑ1，Ｑ2はスイッチング
制御部１００により制御される。スイッチング制御部１
００は、例えばＩＣ等によって構成され、スイッチング
素子Ｑ1，Ｑ2を所要のスイッチング周期でドライブする
ドライブ回路１０１や、発振器（ＯＳＣ）１０２等を備
える。またスイッチング制御部１００には、二次側から
出力される二次側直流出力電圧の定電圧化を図るため、
二次側直流出力電圧がフィードバックされ、図示してい
ないが、その内部において二次側出力電圧のレベル検出
が行われている。そして、そのレベル検出結果が発振器
１０２に出力され、発振器１０２において出力電圧レベ
ルに応じた周波数の発振出力をドライブ回路１０１に出
力するようにされる。

【０００５】この場合の定電圧制御方式としては、例え
ばスイッチング素子Ｑ1，Ｑ2のスイッチング動作が、後
述する共振インダクタンスＬ1−コンバータトランス２
１−直列共振コンデンサＣ3からなる共振回路によって
決定される直列共振周波数より高い周波数範囲で動作す
る、いわゆるアッパーサイド制御方式が採用されてい
る。

【０００６】従って、発振器１０２は、二次側直流出力
電圧レベルが、所定の電圧レベルより低い時は、二次側
直流出力電圧のレベルを高くするために、その発振出力
の周波数を共振周波数に近くなるように制御し、逆に直
流出力電圧が所定電圧レベルより高い時は、二次側出力
電圧を下げるために、その発振出力の周波数を共振周波
数より離れる（高い）方向に制御する。

【０００７】コンバータトランス２１は、スイッチング
素子Ｑ1，Ｑ2のスイッチング出力を二次側に伝送する。
この場合、コンバータトランス２１の一次巻線Ｎ1の一
端は、共振インダクタンスＬ1を介してスイッチング素
子Ｑ1のエミッタとスイッチング素子Ｑ2のコレクタの接
点（スイッチング出力点）に接続され、他端は直列共振
コンデンサＣ3及びインピーダンス素子２０を介して一
次側アースに接地されることで、スイッチング出力が得
られるようにされる。そして、このコンバータトランス
２１の一次巻線Ｎ1を流れるスイッチング出力によっ
て、二次巻線Ｎ2に交番電圧が誘起され、この交番電圧
が整流ダイオード及び平滑コンデンサからなる整流平滑
回路２２により整流・平滑されて負荷回路２３に供給さ
れる。

【０００８】インピーダンス素子２０は、コンバータト
ランス２１の一次側を流れるスイッチング電流を電圧レ
ベルとして検出する。そして、このインピーダンス素子
２０により検出される検出電圧Ｖａが、スイッチング制
御部１００内に設けられている破線で示した過電流検出
保護回路１０３に供給される。

【０００９】過電流検出保護回路１０３は、例えば負荷
回路２３が短絡等により過負荷状態となり、共振回路の
インピーダンスが低下した時に、スイッチング動作が共
振回路の共振周波数より低い周波数範囲で動作する、い
わゆるローワーサイド動作に突入するのを防止して、ロ
ーワーサイド動作に流れる過電流から各回路部品を保護
するために設けられている。

【００１０】過電流検出保護回路１０３は、インピーダ
ンス素子２０にて検出された検出電圧Ｖａを、＋電位と
される基準電圧源１１２の基準電圧＋Ｒｅｆと比較する
コンパレータ１１１、−電位とされる基準電圧源１１４
の基準電圧−Ｒｅｆと比較するコンパレータ１１３、及
びオア回路１１５によって構成され、コンバータトラン
ス２１の一次側を流れるスイッチング電流が、所定の正
負レベル以上となった時に検出信号Ｖｏを出力するもの
とされる。

【００１１】このような電源回路のスイッチング動作と
しては、先ずスイッチング素子Ｑ1がオンとされ、スイ
ッチング素子Ｑ1が導通される導通期間では、スイッチ
ング素子Ｑ1を介して共振インダクタンスＬ1→一次巻線
Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０
という経路で共振電流が流れる。そして、スイッチング
素子Ｑ1が非導通になると、部分共振コンデンサＣ1，Ｃ
2の充放電後、転流ダイオードＤ2を介して共振インダク
タンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→イ
ンピーダンス素子２０という経路で共振電流が流れ続け
ることになる。

【００１２】次に、スイッチング素子Ｑ2が導通する
と、これまで流れ続けていた共振電流が反転した時点
で、スイッチング素子Ｑ2を介してインピーダンス素子
２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振イン
ダクタンスＬ1→スイッチング素子Ｑ2という経路で共振
電流が流れる。そして、スイッチング素子Ｑ2が非導通
になると、上記同様、部分共振コンデンサＣ1，Ｃ2の充
放電後、転流ダイオードＤ1を介してインピーダンス素
子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振イ
ンダクタンスＬ1という経路で共振電流が流れ続けるこ
とになる。

【００１３】このような電源回路の定常時の動作波形と
しては、例えばスイッチング素子Ｑ1がターンオフした
直後の期間Ｔａでは、部分共振コンデンサＣ1，Ｃ2の充
放電動作に伴い、スイッチング素子Ｑ2の両端電圧（コ
レクタ−エミッタ間電圧）Ｖ2が図５（ａ）に示すよう
に変化する。上記期間Ｔａの経過後は、転流ダイオード
Ｄ2を介して共振電流が流れる期間Ｔｂとされ、上記転
流ダイオードＤ2を介して共振インダクタンスＬ1→一次
巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子
２０という経路で共振電流が流れることになる。次に、
図５（ｂ）に示すような駆動パルス（ベース電流）Ｐ2
によりスイッチング素子Ｑ2がオンとなるように制御す
る。すると、スイッチング素子Ｑ2には、図５（ｃ）に
示すな正極性の電流Ｉ2が、上記インピーダンス素子２
０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダ
クタンスＬ1→スイッチング素子Ｑ2という経路で流れる
ことになる。上記期間Ｔｂを含む期間Ｔｃは、コンバー
タトランス２１の二次側に電力が伝達される電力伝達期
間とされ、コンバータトランス２１の二次側に図５
（ｄ）に示すような電流Ｉ3が励起される。そして、上
記スイッチング素子Ｑ2のオフ動作の直後には、今まで
流れていたスイッチング素子Ｑ2の電流が転流ダイオー
ドＤ1を介して、上記インピーダンス素子２０→直列共
振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ
1という経路で流れる。そして、所定のデットタイム経
過後は、図示していないが、スイッチング素子Ｑ1がス
イッチング動作を行うことになる。

【００１４】このようにスイッチング素子Ｑ1，Ｑ2を交
互に断続するスイッチング動作を繰り返し、コンバータ
トランス２１の一次巻線Ｎ1に流れるスイッチング電流
を変化させることで、コンバータトランス２１の二次巻
線Ｎ2に交番電流が励起され、整流平滑回路２２を介し
て負荷回路２３に動作電圧が供給されることになる。

【００１５】ここで、例えばスイッチング素子Ｑ1がオ
ンとなっている時の過電流検出保護回路１０３の動作を
考えた場合、インピーダンス素子２０には、ａ方向に電
流が流れ、インピーダンス素子は、このａ方向の電流量
に応じた正電圧を検出電圧Ｖａとして過電流検出保護回
路１０３に出力する。過電流検出保護回路１０３は、イ
ンピーダンス素子２０からの検出電圧Ｖａを、各コンパ
レータ１１１，１１３において基準電圧＋Ｒｅｆ，−Ｒ
ｅｆと比較する。この場合、インピーダンス素子２０か
らの検出電圧Ｖａは正電圧とされ、この検出電圧Ｖａは
コンパレータ１１１において基準電圧＋Ｒｅｆと比較さ
れる。そして、この検出電圧Ｖａが、図６（ｂ）に示す
ように、基準電圧＋Ｒｅｆより高い電圧レベルになる
と、コンパレータ１１１の出力電圧Ｓ1がハイレベルと
なり、この出力電圧がオア回路１１５を介して図６
（ｃ）に示すような検出信号Ｖｏとして出力される。

【００１６】また、例えばスイッチング素子Ｑ2がオン
となっている期間では、インピーダンス素子２０にはｂ
方向に電流が流れることから、インピーダンス素子２０
では、負電圧の検出電圧Ｖａが得られ、この検出電圧Ｖ
ａが過電流検出保護回路１０３に出力される。この場
合、検出電圧Ｖａはコンパレータ１１３において基準電
圧−Ｒｅｆと比較され、図６（ｂ）に示すように、検出
電圧Ｖａが基準電圧−Ｒｅｆより低い電圧レベルになる
と、コンパレータ１１３の出力電圧がハイレベルとな
り、オア回路１１５から、図６（ｃ）に示すようなハイ
レベルの電圧が検出信号Ｖｏが出力される。

【００１７】この検出信号Ｖｏは発振器１０２に入力さ
れる。発振器１０２は、過電流検出保護回路１０３から
の検出信号Ｖｏに基づいて、その発振条件を変化させ、
その発振出力を強制的にオフし、スイッチング素子Ｑ1
又はＱ2のスイッチング動作のオン期間を制限するよう
にしている。例えばスイッチング素子Ｑ1がオンの時に
過電流検出保護回路１０３から検出信号Ｖｏが入力され
た時は、ドライブ回路１０１に供給する発振出力をオフ
するようにされる。これにより、図６（ｄ）に示すよう
に、ドライブ回路１０１から出力される駆動パルスＰ1
が強制的にオフされて、スイッチング素子Ｑ1の動作が
停止することになる。

【００１８】同様に、スイッチング素子Ｑ2がオンの時
に検出信号Ｖｏが入力された時は、ドライブ回路１０１
に供給する発振出力をオフして、図６（ｅ）に示すよう
に、ドライブ回路１０１から出力される駆動パルスＰ2
が強制的にオフされて、スイッチング素子Ｑ2の動作が
停止することになる。

【００１９】このように過電流検出保護回路１０３は、
インピーダンス素子２０において、スイッチング素子Ｑ
1，Ｑ2を流れる共振電流のピーク値を１パルスずつ検出
し、この検出結果に基づいて発振器１０２から出力され
る発振出力のパルス幅を制限するようにしている。つま
り、スイッチング制御部１００は、過電流検出保護回路
１０３において過電流を検出した時は、結果的には、発
振器１０２から出力される発振出力の周波数を高くなる
ように制御することで、電源回路の回路部品を過電流か
ら保護するようにしている。

【００２０】

【発明が解決しようとする課題】しかしながら、上記し
たような電源回路においては、過電流検出保護回路１０
３が過電流を検出してから、実際にスイッチング素子
（Ｑ1，Ｑ2）をオフするまでには時間的な遅延が発生す
る。例えば、図７（ｂ）に示すように、インピーダンス
素子２０において検出される検出電圧Ｖａが基準電圧＋
Ｒｅｆ又は−Ｒｅｆを越えた時点で、過電流検出保護回
路１０３から発振器１０２に対して、図７（ｃ）に示す
ようなハイレベルの電圧が検出信号Ｖｏとして出力され
る。ところが、この検出信号Ｖｏによってドライブ回路
１０１から出力される駆動パルスＰ1（又はＰ2）がオフ
されるのは、図７（ｄ）に示すように、検出信号Ｖｏの
立ち上がり時点から時間Ｔ1だけ遅延する。この結果、
コンバータトランス２１の一次側を流れる共振電流のピ
ーク電流値、つまりインピーダンス素子２０で検出され
る検出電圧Ｖａのピーク電圧値は、遅延時間Ｔ1分だけ
高くなる。

【００２１】この場合において、ドライブ回路１０１か
らスイッチング素子Ｑ1，Ｑ2に対して出力される駆動パ
ルスＰ1，Ｐ2は、例えば図７（ｂ）に示す検出電圧Ｖａ
の正負レベルに応じて、図７（ｄ）（ｅ）に示すような
動作となることが望ましい。つまり、検出電圧Ｖａが＋
Ｒｅｆを越えた時にスイッチング素子Ｑ1を駆動する駆
動パルスＰ1がオフされ、検出電圧Ｖａが−Ｒｅｆを越
えた時にスイッチング素子Ｑ2を駆動する駆動パルスＰ2
がオフされることが望ましい。

【００２２】しかしながら、実際のスイッチング動作は
図８に示すようになる。例えば図８（ａ）（ｂ）に示す
ように、スイッチング素子Ｑ1の駆動パルスＰ1がオフさ
れるタイミングが検出信号Ｖｏの立ち上がりから時間Ｔ
1だけ遅延すると、上記したように転流ダイオードＤ2を
介して流れる共振電流が過電流閾値を越えたレベルで推
移する期間が長くなるため、検出信号Ｖｏがハイレベル
となる期間が長くなる。この場合、図８（ｃ）に示すよ
うに、駆動パルスＰ1がオフした後、所定のデット期間
ＴD経過後、スイッチング素子Ｑ2の駆動パルスＰ2が出
力されることになるが、この時点で転流ダイオードＤ2
を介して流れている共振電流が過電流閾値を越えたレベ
ルで推移していると、図８（ａ）に示すように検出信号
Ｖｏがハイレベルを維持しているため、この検出信号Ｖ
ｏによって発振器１０２から出力される発振出力が強制
的にオフされる。即ち、図８（ｃ）に示すように検出信
号Ｖｏがハイレベルとなっている期間内において駆動パ
ルスＰ2がオフされることがある。すると、それから所
定のデットタイムＴD経過した後、発振器１０２から出
力される発振出力によって駆動パルスＰ1が出力され、
スイッチング素子Ｑ1がオンすることになる。この時の
スイッチング素子Ｑ1，Ｑ2、及び転流ダイオードＤ1，
Ｄ2の各部を流れる電流は、例えば図８（ｄ）〜（ｇ）
に示され、その合成電流ＩOは図８（ｈ）に示される。
なお、図８（ｄ）〜（ｇ）に示す各部の電流は、スイッ
チング素子Ｑ1，Ｑ2をバイポーラトランジスタでなく、
ＦＥＴにより構成した場合のものとされ、スイッチング
素子Ｑ1，Ｑ2をバイポーラトランジスタにより構成した
場合は、スイッチング素子Ｑ1，Ｑ2に負電流が流れるこ
とはなく、負電流は並列に接続された転流ダイオードＤ
1，Ｄ2を流れるものとなる。

【００２３】この時、共振電流が転流ダイオードＤ2を
流れている期間とされると、スイッチング素子Ｑ1がオ
ンされることにより、図８（ｄ）（ｇ）（ｈ）に示され
るような、転流ダイオードＤ2のリカバリ特性に起因し
た貫通電流（スイッチング素子Ｑ1→転流ダイオードＤ
2）が流れ、この貫通電流によって、スイッチング素子
Ｑ1や転流ダイオードＤ2にストレスがかかるという欠点
があった。

【００２４】

【課題を解決するための手段】本発明は、上記した点を
鑑みてなされたものであり、複数のスイッチング素子を
ブリッジに接続して形成されたスイッチング手段と、ス
イッチング素子に対して、それぞれ並列に接続された転
流ダイオードと、スイッチング手段のスイッチング動作
により得られる一次側出力を二次側に伝送するコンバー
タトランスと、コンバータトランスの二次側出力を直流
出力電圧として出力する出力手段と、スイッチング手段
の駆動を制御する駆動制御手段と、コンバータトランス
の一次側に設けられたインピーダンス素子と、このイン
ピーダンス素子により検出されるコンバータトランスの
一次側を流れる共振電流の過電流検出を行う過電流検出
回路とを備える。そして、過電流検出回路はスイッチン
グ素子の何れか一方がオンとされると共に、インピーダ
ンス素子を流れる共振電流の向きが、オンとされるスイ
ッチング素子に対応し、且つ、インピーダンス素子を流
れる共振電流が所定の電流値を越えた時に、駆動制御手
段に対して検出信号を出力するように構成した。

【００２５】また本発明は、複数のスイッチング素子を
ブリッジに接続して形成されたスイッチング手段と、ス
イッチング素子に対して、それぞれ並列に接続された転
流ダイオードと、スイッチング手段のスイッチング動作
により得られる一次側出力を二次側に伝送するコンバー
タトランスと、コンバータトランスの二次側出力を直流
出力電圧として出力する出力手段と、スイッチング手段
の駆動を制御する駆動制御手段と、コンバータトランス
の一次側に設けられたインピーダンス素子と、このイン
ピーダンス素子により検出されるコンバータトランスの
一次側を流れる共振電流の過電流検出を行う過電流検出
回路とを備える。そして、駆動制御手段は、過電流検出
回路から供給される検出信号の立ち上がりエッジにより
スイッチング手段の駆動制御を行うようにした。

【００２６】即ち、本発明のスイッチング電源回路は、
各スイッチング素子に対して並列に接続された転流ダイ
オードを流れる共振電流が、所定の電流値を越えている
期間は、過電流検出回路の検出結果に基づく過電流保護
動作を行わないようにしている。これにより、転流ダイ
オードとスイッチング素子を介して流れる貫通電流を防
止することが可能になる。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は、本発明のスイッチング電源回路の
構成を示した回路図である。なお、上記図４に示した電
源回路と同一部品には同一番号を付し、詳細な説明は省
略するこことする。この図に示す電源回路もまた、上記
図４に示した電源回路と同様、２石のスイッチング素子
をハーフブリッジ結合したハーフブリッジ電流共振型ス
イッチングコンバータとされる。このため、図のように
２つのスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合
したうえで、平滑コンデンサＣｉの正極側の接続点とア
ース間に対して接続される。そして、ブリッジ整流回路
ＤBR及び平滑コンデンサＣｉからなる全波整流回路が備
えられ、この全波整流回路で平坦化された直流電圧が入
力電圧としてスイッチング素子Ｑ1のコレクタに供給さ
れている。

【００２８】スイッチング素子Ｑ1，Ｑ2の各コレクタ−
エミッタ間には、転流ダイオードＤ1，Ｄ2、及び部分共
振コンデンサＣ1，Ｃ2がそれぞれ並列に接続されてい
る。なお、例えばスイッチング素子Ｑ1，Ｑ2をＭＯＳ型
のＦＥＴにより構成すると、ＦＥＴの寄生ダイオードを
転流ダイオードＤ1，Ｄ2として機能させることができる
ため、転流ダイオードＤ1，Ｄ2を削除することが可能と
される。

【００２９】この場合もスイッチング制御部１は、例え
ばＩＣ等によって構成され、スイッチング素子Ｑ1，Ｑ2
を所要のスイッチング周期でドライブするためのドライ
ブ回路２や発振器（ＯＳＣ）５、及びスイッチング素子
等を過電流から保護する過電流検出保護回路６等が設け
られている。

【００３０】この場合、ドライブ回路２はレベルシフト
３とディバイダ４によって構成される。ディバイダ４
は、例えば発振器５の発振出力を波形整形した後、駆動
パルスＰ1又は駆動パルスＰ2への振り分けを行う。レベ
ルシフト３は、スイッチング素子Ｑ1に振り分けられた
駆動パルスＰ11のレベルをスイッチング素子Ｑ1に対応
するレベルにシフトするために設けられている。これは
スイッチング素子Ｑ1とＱ2が直列に接続されていること
からスイッチング素子Ｑ1のベース電圧がスイッチング
素子Ｑ2のベース電圧より高くなることによる。

【００３１】破線で囲って示した過電流検出保護回路６
には、インピーダンス素子２０にて検出された検出電圧
Ｖａを、＋電位とされる基準電圧源８の基準電圧値＋Ｒ
ｅｆと比較するコンパレータ７及び−電位とされる基準
電圧源１０の基準電圧−Ｒｅｆと比較するコンパレータ
９が設けられている。そして、コンパレータ７の出力電
圧Ｓ1と、スイッチング素子Ｑ1の駆動パルスＰ1の周期
に対応したディバイダ４から出力される駆動パルスＰ11
が入力されるアンド回路１１、コンパレータ９の出力電
圧Ｓ2とスイッチング素子Ｑ2の駆動パルスＰ2が入力さ
れるアンド回路１２、及びアンド回路１１，１２の出力
電圧Ｓ3，Ｓ4が入力されるオア回路１３によって構成さ
れる。

【００３２】このような本実施の形態とされる電源回路
のスイッチング動作は、上記図４に示した電源回路と同
様、スイッチング素子Ｑ1が導通している期間では、ス
イッチング素子Ｑ1を介して共振インダクタンスＬ1→一
次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素
子２０という経路で、インピーダンス素子２０にはａ方
向の共振電流が流れる。そして、スイッチング素子Ｑ1
が非導通になると、部分共振コンデンサＣ1，Ｃ2の充放
電後、転流ダイオードＤ2を介して共振インダクタンス
Ｌ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピー
ダンス素子２０という経路で共振電流が流れ続けるもの
とされる。

【００３３】一方、スイッチング素子Ｑが導通する期間
では、スイッチング素子Ｑ2を介してインピーダンス素
子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振イ
ンダクタンスＬ1という、上記スイッチング素子Ｑ1がオ
ンとされる経路とは逆の経路で共振電流が流れ、従って
インピーダンス素子２０にはｂ方向に共振電流が流れ
る。そして、スイッチング素子Ｑ2が非導通になると、
部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオー
ドＤ1を介してインピーダンス素子２０→直列共振コン
デンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1とい
う経路で共振電流が流れ続けることになる。

【００３４】このようにスイッチング素子Ｑ1，Ｑ2を交
互にスイッチングすることで、コンバータトランス２１
の一次巻線Ｎ1に流れるスイッチング電流を変化させる
ことで、コンバータトランス２１の二次巻線Ｎ2に交番
電圧が励起され、負荷回路２３に対して駆動電圧が供給
されることになる。

【００３５】なお、コンバータトランス２１の一次巻線
Ｎ1，Ｎ2の結合状態を疎結合とすれば、コンバータトラ
ンス２１のリーケージインダクタンスを共振インダクタ
ンスＬ1として利用することができるため、その場合は
共振インダクタンスＬ1を削除することが可能とされ
る。

【００３６】次に、本実施の形態とされる過電流検出保
護回路６の動作を図２に示すタイミングを参照しながら
説明する。この場合もスイッチング素子Ｑ1がオンとな
っている期間では、インピーダンス素子２０にはａ方向
に電流が流れることから、インピーダンス素子２０で
は、図２（ｂ）に示すような共振電流量に応じた正レベ
ルの検出電圧Ｖａが検出され、過電流検出保護回路６で
はインピーダンス素子２０からの検出電圧Ｖａを各コン
パレータ７，９において基準電圧＋Ｒｅｆ、−Ｒｅｆと
比較することになる。

【００３７】この場合、検出電圧Ｖａは正レベルである
ため、この検出電圧Ｖａはコンパレータ７において正の
基準電圧＋Ｒｅｆと比較される。ここで、検出電圧Ｖａ
が基準電圧＋Ｒｅｆより高い電圧レベルとすると、図２
（ｃ）に示すようにコンパレータ７からハイレベルの出
力電圧Ｓ1が出力されてアンド回路１１に入力される。

【００３８】アンド回路１１には、上記コンパレータ７
の出力電圧Ｓ1と、図２（ｄ）に示すドライブ回路２か
らの駆動パルスＰ11が入力されるため、その出力電圧Ｓ
3がハイレベルとなり、この出力電圧Ｓ3がオア回路１３
から検出信号Ｖｏとして発振器５に出力され、発振器５
からの発振出力を強制的にオフするようにされる。な
お、アンド回路１２にはコンパレータ９からローレベル
の出力電圧Ｓ2とドライブ回路２からローレベルの駆動
パルスＰ2が入力されるので、その出力電圧Ｓ4はローレ
ベルのままになっている。

【００３９】ここで、先にも説明したように、過電流検
出保護回路６により過電流が検出されてから、実際にス
イッチング素子Ｑ1がオフされるまでには、遅延時間が
発生するため、検出信号Ｖｏにより、発振器５から出力
される発振出力のパルス幅を強制的に制限したとして
も、転流ダイオードＤ2を介して流れる共振電流はしば
らくの期間、過電流閾値を越えたレベルを保持すること
になる。即ち、検出電圧Ｖａの電圧レベルが基準電圧＋
Ｒｅｆを越えたレベルで推移することになる。

【００４０】この場合、従来の電源回路ではスイッチン
グ素子Ｑ1をオフしたから、所定のデットタイムＴD経過
後に、スイッチング素子Ｑ2をオンとし、さらにこの時
点で転流ダイオードＤ2を介して流れている共振電流
が、まだ過電流閾値を越えていると、過電流検出保護回
路１０３から出力される検出信号Ｖｏがハイレベルを維
持しているので、発振器１０２は、その発振出力を強制
的にオフするようにしていた。

【００４１】これに対して、本実施の形態の過電流検出
保護回路６は、上記同様、図２（ｄ）に示すスイッチン
グ素子Ｑ1がオフした後、所定のデットタイムＴD経過
後、図２（ｆ）に示すスイッチング素子Ｑ2をオンする
ための駆動パルスＰ2を出力することになるが、この時
点で転流ダイオードＤ2を介して流れている共振電流が
過電流閾値を越えている時は、図２（ｂ）に示すよう
に、インピーダンス素子２０の検出電圧Ｖａに＋Ｒｅｆ
を越えているので、コンパレータ７の出力電圧Ｓ1はハ
イレベルのままとなっている。しかし、この時はドライ
ブ回路２からアンド回路１１に入力される駆動パルスＰ
11はローレベルとなっているため、アンド回路１１の出
力電圧Ｓ3はローレベルとなる。またアンド回路１２に
は、ドライブ回路２からハイレベルの駆動パルスＰ2が
入力されるが、コンパレータ９の出力電圧Ｓ2はローレ
ベルとされるのでアンド回路１２の出力電圧Ｓ4はロー
レベルとなる。

【００４２】同様に、例えばスイッチング素子Ｑ2がオ
ンとなっている期間では、インピーダンス素子２０には
ｂ方向に大電流が流れるから、過電流検出保護回路６で
はインピーダンス素子２０の検出電圧Ｖａをコンパレー
タ９において基準電圧−Ｒｅｆと比較し、コンパレータ
９からハイレベルの出力電圧Ｓ2がアンド回路１２に出
力される。この時、アンド回路１２には上記コンパレー
タ９の出力電圧Ｓ2と、図２（ｆ）に示すドライブ回路
２からの駆動パルスＰ2の電圧レベルによって出力電圧
Ｓ4がハイレベルとなるため、この出力電圧Ｓ4がオア回
路１３から検出信号Ｖｏとして発振器５に出力され、発
振器５からの発振出力を強制的にオフするようにされ
る。なお、この時アンド回路１１にはコンパレータ７か
らローレベルの出力電圧Ｓ1とドライブ回路２からロー
レベルの駆動パルスＰ11が入力されるので、その出力電
圧Ｓ3はローレベルとなる。

【００４３】ここで、上記同様、過電流検出保護回路６
によってスイッチング素子Ｑ2を強制的にオフした後
も、転流ダイオードＤ1を介して流れる共振電流は過電
流閾値を越えたレベルで推移すると、インピーダンス素
子２０にｂ方向の大電流が流れ続けることから、図２
（ｂ）に示すインピーダンス素子２０の検出電圧Ｖａは
−Ｒｅｆをまだ越えたままとなっている。この場合、コ
ンパレータ９の出力電圧Ｓ2は、ハイレベルを維持する
が、スイッチング素子Ｑ2の駆動パルスＰ2の電圧レベル
はローレベルとなるので、アンド回路１２の出力電圧Ｓ
4はローレベルとなる。

【００４４】またアンド回路１１には、スイッチング素
子Ｑ1の駆動パルスＰ11が入力されるが、この時はコン
パレータ７の出力電圧Ｓ1がローレベルとされるので、
アンド回路１１の出力電圧Ｓ3はローレベルで推移する
ことになる。

【００４５】このように本実施の形態の過電流検出保護
回路６は、コンパレータ７の出力電圧Ｓ1とスイッチン
グ素子Ｑ1の駆動パルスＰ11の電圧レベルがともにハイ
レベル、又はコンパレータ９の出力電圧Ｓ2とスイッチ
ング素子Ｑ2の駆動パルスＰ2の電圧レベルがともにハイ
レベルのときのみ動作するようになっている。

【００４６】従って、本実施の形態の過電流検出保護回
路６によれば、例えばスイッチング素子Ｑ2がオンして
いる期間に、転流ダイオードＤ2を流れる共振電流が閾
値電流を越えていたとしても、従来の過電流検出保護回
路１０３のように、スイッチング素子Ｑ1が再びオンさ
れることがなく、スイッチング素子Ｑ1→転流ダイオー
ドＤ2という経路で貫通電流が流れることを防止するこ
とができるようになる。

【００４７】次に、本発明の第２の実施の形態とされる
スイッチング制御部の構成を図３を用いて説明する。な
お、この図３に示すスイッチング制御部３１が適用され
る電源回路の構成は、上記図１、図４に示したハーフブ
リッジ電流共振型コンバータと同一回路とされるため、
図示は省略する。この図３に示されているスイッチング
制御部３１の過電流検出保護回路３２の構成は、上記図
４に示した従来の過電流検出保護回路１０３と同様の構
成とされるが、発振器３３が異なるものとされる。

【００４８】つまり、過電流検出保護回路３２は、イン
ピーダンス素子２０にて検出された検出電圧Ｖａを基準
電圧＋Ｒｅｆとする比較するコンパレータ７と、検出電
圧Ｖａを基準電圧ーＲｅｆと比較するコンパレータ９、
及びオア回路１３により構成される。発振器３３は、過
電流検出保護回路３２からの検出信号Ｖｏの立ち上がり
エッジのタイミングにおいてのみ、ドライブ回路２に出
力する発振出力を強制的にオフするようにしている。

【００４９】従って、このようにスイッチング制御部３
１を構成した場合でも、過電流検出保護回路３２によっ
て過電流検出が行われ、例えばスイッチング素子Ｑ1が
オフした後、スイッチング素子Ｑ2がオンするタイミン
グにおいて、転流ダイオードＤ2を介して流れている共
振電流が過電流閾値を越えていたとしても、過電流検出
保護回路３２の検出信号Ｖｏはハイレベルを維持したま
まとなっているので、発振器３３が検出電圧Ｖａの立ち
上がりエッジを検出することがない。これにより、スイ
ッチング素子Ｑ2がオンしている期間に、転流ダイオー
ドＤ2を流れる共振電流が閾値電流を越えていたとして
も、スイッチング素子Ｑ2をオフした後、再びスイッチ
ング素子Ｑ1をオンすることがなく、スイッチング素子
Ｑ1→転流ダイオードＤ2という経路で貫通電流が流れる
ことを防止することができるようになる。

【００５０】また、例えばコンバータトランス２２の二
次側に接続されている負荷回路２３が短絡した場合で
も、共振回路の一次側には共振インダクタンスＬ1があ
るため、共振電流が正のピーク電流値から負のピーク電
流値まで移行する移行時間は、ダイオード素子を介して
流れる共振電流が過電流閾値を越えている時間より長く
なる。

【００５１】そこで、例えば図３に示す過電流検出保護
回路３２のコンパレータ７，９の出力電圧がハイレベル
になった時点で、発振器３３からドライブ回路２に出力
される発振出力をオフすると共に、その時点から、少な
くともダイオード素子を流れる共振電流が過電流閾値以
下となるまでの期間をデットタイムとなるように発振器
３３を構成しても、上記図３と同様の動作状態を得える
ことができる。

【００５２】なお、本実施の形態では、ハーフブリッジ
型の電流共振コンバータ方式を適用した電源回路を例に
挙げて説明したが、本発明としては、例えばフルブリッ
ジ型の電流共振コンバータ方式を適用した電源回路に適
用することも可能である。

【００５３】

【発明の効果】以上説明したように、本発明のスイッチ
ング電源回路は、各スイッチング素子に対して並列に接
続された転流ダイオードを流れる共振電流が、所定の電
流値を越えている期間は、過電流検出回路の検出結果に
基づく過電流保護動作を行わないようにすることで、転
流ダイオードとスイッチング素子を介して流れる貫通電
流を防止することが可能になる。これにより、負荷回路
への過剰な電力が供給されるのを防止できると共に、電
源回路を構成する各回路部品にかかるストレスを抑制す
ることができるようになる。

【図面の簡単な説明】

【図１】本発明の実施の形態とされる電源回路の構成を
示した回路図である。

【図２】図１に示した電源回路の動作タイミング図であ
る。

【図３】本発明の第２の実施の形態としてスイッチング
制御部の構成を示した図である。

【図４】従来の電源回路の構成を示した回路図である。

【図５】図４に示した電源回路の定常動作時における動
作タイミング図である。

【図６】図４に示した電源回路の過電流検出保護回路の
理想的な動作タイミング図である。

【図７】図４に示した電源回路の過電流検出保護回路の
遅延動作時の理想的な動作タイミング図である。

【図８】図４に示した電源回路の過電流検出保護回路の
遅延動作時の実際の動作タイミング図である。

【符号の説明】

１ ３１ スイッチング制御部、２ ドライブ回路、３
レベルシフト、４ディバイダ、５ ３３ 発振器、６
３１ 過電流検出保護回路、７ コンパレータ、８
１０ 基準電圧源、９ コンパレータ、１１ １２ ア
ンド回路、１３ オア回路、２０ インピーダンス素
子、２１ コンバータトランス、２２整流平滑回路、２
３ 負荷回路、２４ コンパレータ、Ｃ3 直列共振コ
ンデンサ、Ｄ1 Ｄ2 転流ダイオード、Ｌ1 共振イン
ダクタンス、Ｎ1 一次巻線、Ｎ2 二次巻線、Ｑ1 Ｑ2
スイッチング素子、

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数のスイッチング素子をブリッジに接
   続して形成されたスイッチング手段と、 上記スイッチング素子に対して、それぞれ並列に接続さ
   れた転流ダイオードと、 上記スイッチング手段のスイッチング動作により得られ
   る一次側出力を二次側に伝送するコンバータトランス
   と、 上記コンバータトランスの二次側出力を直流出力電圧と
   して出力する出力手段と、 上記スイッチング手段の駆動を制御する駆動制御手段
   と、 上記コンバータトランスの一次側に設けられたインピー
   ダンス素子と、該インピーダンス素子により検出され
   る、上記コンバータトランスの一次側を流れる共振電流
   の過電流検出を行う過電流検出回路とを備え、 上記過電流検出回路は、上記スイッチング素子の何れか
   一方がオンとされると共に、上記インピーダンス素子を
   流れる共振電流の向きが、上記オンとされるスイッチン
   グ素子に対応し、且つ、上記インピーダンス素子を流れ
   る共振電流が所定の電流値を越えた時に、上記駆動制御
   手段に対して検出信号を出力するように構成されている
   ことを特徴とするスイッチング電源回路。
2. 【請求項２】 複数のスイッチング素子をブリッジに接
   続して形成されたスイッチング手段と、 上記スイッチング素子に対して、それぞれ並列に接続さ
   れた転流ダイオードと、 上記スイッチング手段のスイッチング動作により得られ
   る一次側出力を二次側に伝送するコンバータトランス
   と、 上記コンバータトランスの二次側出力を直流出力電圧と
   して出力する出力手段と、 上記スイッチング手段の駆動を制御する駆動制御手段
   と、 上記コンバータトランスの一次側に設けられたインピー
   ダンス素子と、該インピーダンス素子により検出され
   る、上記コンバータトランスの一次側を流れる共振電流
   の過電流検出を行う過電流検出回路とを備え、 上記駆動制御手段は、上記過電流検出回路から供給され
   る検出信号の立ち上がりエッジにより、上記スイッチン
   グ手段の駆動制御を行うことを特徴とするスイッチング
   電源回路。