JPS638716B2 - - Google Patents
Info
- Publication number
- JPS638716B2 JPS638716B2 JP55098342A JP9834280A JPS638716B2 JP S638716 B2 JPS638716 B2 JP S638716B2 JP 55098342 A JP55098342 A JP 55098342A JP 9834280 A JP9834280 A JP 9834280A JP S638716 B2 JPS638716 B2 JP S638716B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- transistors
- transformer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
- H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は、スイツチング電源装置等に用いられ
る他励式の直流−交流変換器に関する。
る他励式の直流−交流変換器に関する。
スイツチング電源の一般的構成を第１図に示
す。
す。
交流入力５０は非安定化直流電源を構成する整
流回路１と濾波回路２により直流に変換されて直
流−交流変換回路３に入力される。直流−交流変
換回路３は直流入力を交流入力５０よりも高い周
波数の交流に変換し、出力変圧器４を通じて所要
の電圧レベルで出力する。この交流出力は整流回
路５と濾波回路６で直流に変換され、直流出力５
１となる。
流回路１と濾波回路２により直流に変換されて直
流−交流変換回路３に入力される。直流−交流変
換回路３は直流入力を交流入力５０よりも高い周
波数の交流に変換し、出力変圧器４を通じて所要
の電圧レベルで出力する。この交流出力は整流回
路５と濾波回路６で直流に変換され、直流出力５
１となる。
誤差増幅回路７で直流出力５１と基準電圧との
誤差電圧が検出され、この誤差電圧に応じた時間
幅のパルス信号が電圧−パルス幅変換回路８から
出力される。このパルス信号は直流−交流変換回
路３のスイツチング素子をドライブするために用
いられるもので、増幅回路９により必要なレベル
まで増幅される。
誤差電圧が検出され、この誤差電圧に応じた時間
幅のパルス信号が電圧−パルス幅変換回路８から
出力される。このパルス信号は直流−交流変換回
路３のスイツチング素子をドライブするために用
いられるもので、増幅回路９により必要なレベル
まで増幅される。
交流入力５０の電圧変動や負荷変動によつて直
流出力５１に電圧変動が生じること、この変動を
打消すように直流−交流変換回路３のスイツチン
グ素子のドライブ条件が制御される。このように
して、直流出力５１が安定化される。
流出力５１に電圧変動が生じること、この変動を
打消すように直流−交流変換回路３のスイツチン
グ素子のドライブ条件が制御される。このように
して、直流出力５１が安定化される。
前記の直流−交流変換回路３およびパルス増幅
回路９の従来例を第２図に示す。
回路９の従来例を第２図に示す。
濾波回路２（第１図）の直流出力の正極側（＋
Ｖ）はトランジスタ２０のコレクタに、負極側
（−Ｖ）はトランジスタ２１のエミツタにそれぞ
れ供給される。コンデンサ２２，２３の直列回路
がトランジスタ２０のコレクタとトランジスタ２
１のエミツタとの間に並列接続され、出力変圧器
４の一次巻線はトランジスタ２０，２１の接続点
とコンデンサ２２，２３の接続点に接続される。
出力変圧器４の一次巻線の電流路に変流器２５が
設けられ、この変流器２５の出力を整流回路２７
で整流し、回路７，８，９（第１図）用の動作電
圧を得ている。トランジスタ２０，２１のドライ
ブ信号はパルス変成器１５の２つの二次巻線から
与えられる。パルス変成器１５の一次巻線の両側
端子はトランジスタ１０，１１および抵抗１２，
１３を介してドライブ用電源１４の負極に接続さ
れ、当該一次巻線の中点端子はドライブ用電源１
４の正極に接続される。トランジスタ１０，１１
のベースには第１図中の電圧−パルス幅変換回路
９からパルス信号が印加される。１８，１９，２
６は抵抗である。
Ｖ）はトランジスタ２０のコレクタに、負極側
（−Ｖ）はトランジスタ２１のエミツタにそれぞ
れ供給される。コンデンサ２２，２３の直列回路
がトランジスタ２０のコレクタとトランジスタ２
１のエミツタとの間に並列接続され、出力変圧器
４の一次巻線はトランジスタ２０，２１の接続点
とコンデンサ２２，２３の接続点に接続される。
出力変圧器４の一次巻線の電流路に変流器２５が
設けられ、この変流器２５の出力を整流回路２７
で整流し、回路７，８，９（第１図）用の動作電
圧を得ている。トランジスタ２０，２１のドライ
ブ信号はパルス変成器１５の２つの二次巻線から
与えられる。パルス変成器１５の一次巻線の両側
端子はトランジスタ１０，１１および抵抗１２，
１３を介してドライブ用電源１４の負極に接続さ
れ、当該一次巻線の中点端子はドライブ用電源１
４の正極に接続される。トランジスタ１０，１１
のベースには第１図中の電圧−パルス幅変換回路
９からパルス信号が印加される。１８，１９，２
６は抵抗である。
次に第３図の波形図によつて、上記直流−交流
変換器（回路３，９および出力変圧器４を含む）
の動作とその問題点を説明する。
変換器（回路３，９および出力変圧器４を含む）
の動作とその問題点を説明する。
トランジスタ１０，１１のベースに、電圧−パ
ルス幅変換回路８（第１図）からトランジスタ電
圧vb1，vb2が供給され、トランジスタ１０，１１
がオン、オフする。これによりトランジスタ２０
のベースにパルスvb3が供給され、トランジスタ
２０がオン、オフしそのコレクタ電圧は波形vcの
よう変化する。トランジスタ２１も同様であり、
波形は図中省略する。
ルス幅変換回路８（第１図）からトランジスタ電
圧vb1，vb2が供給され、トランジスタ１０，１１
がオン、オフする。これによりトランジスタ２０
のベースにパルスvb3が供給され、トランジスタ
２０がオン、オフしそのコレクタ電圧は波形vcの
よう変化する。トランジスタ２１も同様であり、
波形は図中省略する。
第３図に明示されるように、トランジスタ１
０，１１のベースドライブ用パルス信号vb1，vb2
のパルス幅taに比べ、トランジスタ２０，２１の
導通時間が約ta時間だけ長くなつている。この時
間tsはトランジスタ２０，２１における少数キヤ
リア蓄積効果によるいわゆるストレージ・タイム
である。ストレージ・タイムtsは、トランジスタ
２０，２１の飽和度（コレクタ電流をベース電流
と直流電流増幅率の積で除した値）に依存する。
したがつて、トランジスタ２０，２１のベース電
流を一定としたときには、出力変圧器４の電流つ
まり負荷電流が増減すると、トランジスタ２０，
２１のコレクタ電流が増減するため飽和度が増減
し、結果としてストレージ・タイムtsが増減す
る。逆に負荷電流にしたがつてコレクタ電流が一
定なら、ベース電流が増減するとストレージ・タ
イムtsが増減する。さらにトランジスタ２０，２
１の動作温度変化により直流電流増幅率が変化し
たり、ドライブ用電源１４の電圧変動によつても
上記のストレージ・タイムtsが変動する。
０，１１のベースドライブ用パルス信号vb1，vb2
のパルス幅taに比べ、トランジスタ２０，２１の
導通時間が約ta時間だけ長くなつている。この時
間tsはトランジスタ２０，２１における少数キヤ
リア蓄積効果によるいわゆるストレージ・タイム
である。ストレージ・タイムtsは、トランジスタ
２０，２１の飽和度（コレクタ電流をベース電流
と直流電流増幅率の積で除した値）に依存する。
したがつて、トランジスタ２０，２１のベース電
流を一定としたときには、出力変圧器４の電流つ
まり負荷電流が増減すると、トランジスタ２０，
２１のコレクタ電流が増減するため飽和度が増減
し、結果としてストレージ・タイムtsが増減す
る。逆に負荷電流にしたがつてコレクタ電流が一
定なら、ベース電流が増減するとストレージ・タ
イムtsが増減する。さらにトランジスタ２０，２
１の動作温度変化により直流電流増幅率が変化し
たり、ドライブ用電源１４の電圧変動によつても
上記のストレージ・タイムtsが変動する。
このようにストレージ・タイムtsの変動によつ
てトランジスタ２０，２１の導通時間が変動し、
これが直流出力５１（第１図）の電圧変動として
表われる。しかも電圧−パルス幅変換回路８（第
１図）から与えられるパルス信号vb1，vb2のパル
ス幅と関係なくストレージ・タイムtsが変動する
ため、ストレージ・タイムtsの変動による直流出
力５１の変動を効果的に打消すことができない。
さらに重大な問題は、トランジスタ２０，２１の
破壊事故の原因になることである。つまり、トラ
ンジスタ２０，２１をほゞデユーテイ100％で動
作させる場合、負荷変動その他の原因でストレー
ジ・タイムtsが限界値を越えると、トランジスタ
２０，２１が同時に導通し瞬時に破壊してしま
う。これを防止するためには、トランジスタ２
０，２１等の特性のバラツキを厳しく制限する必
要があり、コストアツプの原因になる。
てトランジスタ２０，２１の導通時間が変動し、
これが直流出力５１（第１図）の電圧変動として
表われる。しかも電圧−パルス幅変換回路８（第
１図）から与えられるパルス信号vb1，vb2のパル
ス幅と関係なくストレージ・タイムtsが変動する
ため、ストレージ・タイムtsの変動による直流出
力５１の変動を効果的に打消すことができない。
さらに重大な問題は、トランジスタ２０，２１の
破壊事故の原因になることである。つまり、トラ
ンジスタ２０，２１をほゞデユーテイ100％で動
作させる場合、負荷変動その他の原因でストレー
ジ・タイムtsが限界値を越えると、トランジスタ
２０，２１が同時に導通し瞬時に破壊してしま
う。これを防止するためには、トランジスタ２
０，２１等の特性のバラツキを厳しく制限する必
要があり、コストアツプの原因になる。
上記の如き問題を軽減するために、第４図に示
すようにトランジスタ２０（２１も同様）のベー
ス回路およびベースとコレクタの間にダイオード
３８，３９，４０を接続し、不飽和型のスイツチ
ングを行なわせることも行なわれている。しかし
ストレージ・タイムtsをゼロにすることはできな
いほか、トランジスタ２０，２１の導通時のコレ
クタ損失が著しく増加する欠点がある。
すようにトランジスタ２０（２１も同様）のベー
ス回路およびベースとコレクタの間にダイオード
３８，３９，４０を接続し、不飽和型のスイツチ
ングを行なわせることも行なわれている。しかし
ストレージ・タイムtsをゼロにすることはできな
いほか、トランジスタ２０，２１の導通時のコレ
クタ損失が著しく増加する欠点がある。
したがつて本発明の目的は、叙上の如き問題点
を解決した直流−交流変換器を提供することにあ
る。
を解決した直流−交流変換器を提供することにあ
る。
しかして本発明にあつては、第１のスイツチン
グ素子によつて断続される出力変圧器の一次電流
の時間幅の平均値と、第１のスイツチング素子を
ドライブするための第２のスイツチング素子をド
ライブするパルス信号の時間幅の平均値との差に
応じて、第１のスイツチング素子の制御端子に流
れる電流値を変化させる。
グ素子によつて断続される出力変圧器の一次電流
の時間幅の平均値と、第１のスイツチング素子を
ドライブするための第２のスイツチング素子をド
ライブするパルス信号の時間幅の平均値との差に
応じて、第１のスイツチング素子の制御端子に流
れる電流値を変化させる。
次に、第５図によつて本発明の一実施例を説明
するが、第２図と同等部分には同符号を付して説
明に代える。
するが、第２図と同等部分には同符号を付して説
明に代える。
出力変圧器４の一次電流に比例した電圧が変流
器２５によつて取出され、整流回路２８で整流さ
れ正極性のパルス状電圧に変換される。整流回路
２８の出力電圧は抵抗２９と定電圧ダイオード
（ツエナーダイオード）３０によつて波高クリツ
プされ、コンデンサ３１によつて平均値化され
る。またドライブ用トランジスタ１０，１１のベ
ースに与えられるパルス信号（第３図のvb1，
vb2）がダイオード３２を介して抵抗３３、定電
圧ダイオード３４およびコンデンサ３５から成る
回路に入力され、波高クリツプされたのち平均値
化される。このようにして、出力変圧器４の一次
電流の時間幅の平均値に比例する電圧と、パルス
信号（vb1，vb2）の時間幅の平均値に比例する電
圧がコンデンサ３１，３５にそれぞれ得られ、こ
れらの電圧が差動増幅器３６の反転入力と非反転
入力に入力される。ドライブ用直流電源１４と直
列に挿入された可変抵抗素子としてのトランジス
タ３７のベースには、差動増幅器３６の出力が印
加される。
器２５によつて取出され、整流回路２８で整流さ
れ正極性のパルス状電圧に変換される。整流回路
２８の出力電圧は抵抗２９と定電圧ダイオード
（ツエナーダイオード）３０によつて波高クリツ
プされ、コンデンサ３１によつて平均値化され
る。またドライブ用トランジスタ１０，１１のベ
ースに与えられるパルス信号（第３図のvb1，
vb2）がダイオード３２を介して抵抗３３、定電
圧ダイオード３４およびコンデンサ３５から成る
回路に入力され、波高クリツプされたのち平均値
化される。このようにして、出力変圧器４の一次
電流の時間幅の平均値に比例する電圧と、パルス
信号（vb1，vb2）の時間幅の平均値に比例する電
圧がコンデンサ３１，３５にそれぞれ得られ、こ
れらの電圧が差動増幅器３６の反転入力と非反転
入力に入力される。ドライブ用直流電源１４と直
列に挿入された可変抵抗素子としてのトランジス
タ３７のベースには、差動増幅器３６の出力が印
加される。
今、トランジスタ２０，２１の飽和度が上がつ
てストレージ・タイムが増大したとする。出力変
圧器４の一次電流の時間幅が拡大するため差動増
幅器３６の反転入力電圧が上昇し、その出力電圧
が低下する。これによりトランジスタ３７のベー
スバイアスが浅くなり、トランジスタ１０，１１
の動作電圧ないしパルス変成器１５の一次巻線電
圧が低下する。これによりトランジスタ２０，２
１のベース電流が減り、その飽和度が低下する。
これによりトランジスタ２０，２１のストレー
ジ・タイムが短かくなり、出力変圧器４の一次電
流の時間幅が短かくなる。
てストレージ・タイムが増大したとする。出力変
圧器４の一次電流の時間幅が拡大するため差動増
幅器３６の反転入力電圧が上昇し、その出力電圧
が低下する。これによりトランジスタ３７のベー
スバイアスが浅くなり、トランジスタ１０，１１
の動作電圧ないしパルス変成器１５の一次巻線電
圧が低下する。これによりトランジスタ２０，２
１のベース電流が減り、その飽和度が低下する。
これによりトランジスタ２０，２１のストレー
ジ・タイムが短かくなり、出力変圧器４の一次電
流の時間幅が短かくなる。
トランジスタ２０，２１の飽和度が低下しスト
レージ・タイムが短かくなり、出力変圧器４の一
次電流の時間幅が短かくなつた場合は、上と逆の
動作によつて補償が行なわれる。
レージ・タイムが短かくなり、出力変圧器４の一
次電流の時間幅が短かくなつた場合は、上と逆の
動作によつて補償が行なわれる。
このようにして、負荷電流の変動やトランジス
タ２０，２１の直流電流増幅率等のバラツキに
かゝわらずトランジスタ２０，２１の飽和度がほ
ぼ一定になるように、当該トランジスタのベース
電流が制御され、ストレージ・タイムの変動がほ
ぼ完全に防止される。したがつて、従来技術にお
けるトランジスタのストレージ・タイムによる不
都合を回避できる。
タ２０，２１の直流電流増幅率等のバラツキに
かゝわらずトランジスタ２０，２１の飽和度がほ
ぼ一定になるように、当該トランジスタのベース
電流が制御され、ストレージ・タイムの変動がほ
ぼ完全に防止される。したがつて、従来技術にお
けるトランジスタのストレージ・タイムによる不
都合を回避できる。
以上、いわゆるハーフブリツジ型の直流−交流
変換器によつて本発明を説明したが、いわゆるブ
リツジ型の直流−交流変換器にも本発明を実施で
きることは勿論である。
変換器によつて本発明を説明したが、いわゆるブ
リツジ型の直流−交流変換器にも本発明を実施で
きることは勿論である。
本発明は以上に述べたように、スイツチング素
子のストレージ・タイムの変動を抑制できるた
め、スイツチング素子の破壊等を防止でき、また
出力安定度を改善でき、さらにスイツチング素子
の特性値に対する要求が緩和されるためコストダ
ウンをはかることができる等、多くの効果を得る
ことができる。
子のストレージ・タイムの変動を抑制できるた
め、スイツチング素子の破壊等を防止でき、また
出力安定度を改善でき、さらにスイツチング素子
の特性値に対する要求が緩和されるためコストダ
ウンをはかることができる等、多くの効果を得る
ことができる。
第１図はスイツチング電源装置の一般的構成を
示すブロツク図、第２図は第１図中に用いられて
いる従来の直流−交流変換器の回路図、第３図は
第２図中の各部信号の波形図、第４図は従来の直
流−交流変換器の他の一例を示す部分回路図、第
５図は本発明の一実施例を示す回路図である。 １，５，２７，２８……整流回路、２，６……
濾波回路、３……直流−交流変換回路、４……出
力変器、７……誤差増幅回路、８……電圧−パル
ス幅変換回路、９……パルス増幅回路、１０，１
１，２０，２１，３７……トランジスタ、１２，
１３，１８，１９，２６，２９，３３……抵抗、
１４……ドライブ用直流電源、１５……パルス変
成器、２２，２３，３１，３５……コンデンサ、
３０，３４……定電圧ダイオード、３２……ダイ
オード、３６……差動増幅器、５０……交流入
力、５１……直流出力。
示すブロツク図、第２図は第１図中に用いられて
いる従来の直流−交流変換器の回路図、第３図は
第２図中の各部信号の波形図、第４図は従来の直
流−交流変換器の他の一例を示す部分回路図、第
５図は本発明の一実施例を示す回路図である。 １，５，２７，２８……整流回路、２，６……
濾波回路、３……直流−交流変換回路、４……出
力変器、７……誤差増幅回路、８……電圧−パル
ス幅変換回路、９……パルス増幅回路、１０，１
１，２０，２１，３７……トランジスタ、１２，
１３，１８，１９，２６，２９，３３……抵抗、
１４……ドライブ用直流電源、１５……パルス変
成器、２２，２３，３１，３５……コンデンサ、
３０，３４……定電圧ダイオード、３２……ダイ
オード、３６……差動増幅器、５０……交流入
力、５１……直流出力。
Claims (1)
- 【特許請求の範囲】 １ 直流電源と出力変圧器の一次巻線との間の電
流路を継続して該出力変圧器の二次巻線に交流電
圧を発生させる第１のスイツチング素子と、該第
１のスイツチング素子の制御端子にドライブ用パ
ルス信号を供給するための第２のスイツチング素
子と、該第２のスイツチング素子の制御端子に供
給されるドライブ用パルス信号の時間幅の平均値
と、該出力変圧器の一次巻線に流れる電流の時間
幅の平均値との差に応じて、該第１のスイツチン
グ素子の制御端子に流れる電流値を変化させる制
御回路とを具備する直流−交流変換器。 ２ 前記第２のスイツチング素子はパルス変成器
の一次巻線に直流電源および可変抵抗素子と直列
に接線され、該パルス変成器の二次巻線は前記第
１のスイツチング素子の制御端子に接続され、該
可変抵抗素子は前記制御回路によつて内部抵抗が
制御されることを特徴とする特許請求の範囲第１
項記載の直流−交流変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9834280A JPS5725174A (en) | 1980-07-18 | 1980-07-18 | Da/ac converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9834280A JPS5725174A (en) | 1980-07-18 | 1980-07-18 | Da/ac converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5725174A JPS5725174A (en) | 1982-02-09 |
| JPS638716B2 true JPS638716B2 (ja) | 1988-02-24 |
Family
ID=14217224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9834280A Granted JPS5725174A (en) | 1980-07-18 | 1980-07-18 | Da/ac converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5725174A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258827A (ja) * | 1985-09-03 | 1987-03-14 | 株式会社日立製作所 | トランジスタの過電流保護方式 |
-
1980
- 1980-07-18 JP JP9834280A patent/JPS5725174A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5725174A (en) | 1982-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680688A (en) | DC/DC converter | |
| US4035710A (en) | Pulse width modulated voltage regulator-converter/power converter having means for improving the static stability characteristics thereof | |
| US4521725A (en) | Series switching regulator | |
| US6683798B2 (en) | Switching power supply with transfer function control circuit | |
| JPH1169787A (ja) | 力率改善回路 | |
| US4460955A (en) | Stabilizing power supply apparatus | |
| JPS638716B2 (ja) | ||
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JPS63249470A (ja) | 多チヤンネルインバ−タ回路 | |
| JP3045204B2 (ja) | スイッチング電源装置 | |
| JP2578118Y2 (ja) | スイッチングレギュレ−タ直流電源装置 | |
| JPH019270Y2 (ja) | ||
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2954441B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPS591418Y2 (ja) | スイツチング形電源回路 | |
| JPH0537664Y2 (ja) | ||
| JP2894954B2 (ja) | 多出力電源装置 | |
| JPH01315259A (ja) | 直流変換器 | |
| JPS5930628Y2 (ja) | スイツチング電源用駆動回路 | |
| JPH0530179Y2 (ja) | ||
| JP2572617Y2 (ja) | スイッチング・レギュレータ | |
| JPH0223105Y2 (ja) | ||
| JPH0112547Y2 (ja) |