JP2012100485A - 電源装置 - Google Patents

Abstract

【課題】軽負荷動作でもほぼ一定に出力電圧を制御するとともに、直流電圧を供給している負荷の電圧変動に応答よく対応できる電源装置を提供する。
【解決手段】交流直流変換部のスイッチング素子をオン／オフ制御するスイッチング動作制御部１５は、オフセット演算部２０において、電圧誤差信号(ＶＰＩ)が予め設定された閾値より低くなると、その差分に基づいて、オフセット値減算演算を行う。時比率演算部２３は、減算されたオフセット値により、スイッチング素子を駆動するパルス幅を短くする時比率ＤＵＴＹの演算制御を行う。
【選択図】図２

Description

本発明は、家電機器や産業機器の各種機器の電力系統における電源装置に関する。

近年、家電機器や産業機器の各種機器の電力系統に高調波電流が流入する問題に対して、機器内の電源装置には、インダクタとスイッチング素子の動作によるエネルギー蓄積効果を利用し、力率を改善しながら出力電圧を昇圧する交流直流変換回路（ＡＣ−ＤＣコンバータ）が用いられるようになっている。
このＡＣ−ＤＣコンバータにおける制御では、直流電圧値（出力電圧計測値Ｖｄｃ）とその目標値（目標出力電圧値Ｖｒｅｆ）との電圧差分値（Ｅｖ）に交流電圧値（入力電圧計測値Ｖｉｎ)を乗算して得られる値に応じて，上記スイッチング素子の導通比（スイッチング素子のスイッチング周期において、スイッチング素子が導通状態となる時間の割合である。時比率ＤＵＴＹとする）を決定し、力率改善（ＰＦＣ：Power Factor Correction）を行っている。

このような電源装置は、例えば特許文献１に示されるように、交流電源から直流電圧を得る少なくともスイッチング素子とインダクタとダイオードからなる交流直流変換部（ＰＦＣ部）と、交流電源の電流値を検出する入力電流検出部と、交流電源の電圧値を検出する入力電圧検出部と、交流直流変換回路が出力する直流電圧値を検出する直流電圧検出部と、電流検出部と入力電圧検出部と直流電圧検出部で得られる各値に基づき力率改善を行い且つ、直流電圧値を予め設定された目標値になるように上記スイッチング素子の動作をＰＦＣ制御するスイッチング動作制御部から構成される（特許文献１の図８参照）。

ＰＦＣ制御は、一般に次のように実行される。上記動作制御部は、電圧制御ループにおいて、出力電圧計測値Ｖｄｃと目標出力電圧値Ｖｒｅｆとの電圧差分値Ｅｖを演算し、電圧誤差信号ＶＰＩを生成する。その後、この電圧誤差信号ＶＰＩと入力電圧計測値Ｖｉｎを正規化した値とを乗算することで、入力電流設定値Ｉｒｅｆを得る。次に、制御部は、電流制御ループにおいて、入力電流設定値Ｉｒｅｆと入力電流計測値Ｉｉｎとの電流差分値Ｅｉを演算し、電流誤差信号ＩＰＩを生成する。

そして、電流誤差信号ＩＰＩの信号レベルに応じ、スイッチング素子の導通比（ＤＵＴＹ）を逐次変換することで、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎと波形が相似し、力率が１となるように、すなわち入力電圧と入力電流の位相が同相となるように、かつ、直流電圧が所定の目標出力電圧値Ｖｒｅｆとなるように制御する。

ここで、直流電圧検出部で得られた直流電圧（出力電圧計測値Ｖｄｃ）には、交流直流変換回路の特性上、交流電源周波数の２倍の周波数のリップル成分が重畳されている。直流電圧にリップル成分が含まれたまま上記制御演算を行うと、電圧誤差信号ＶＰＩにおいてリップル成分の影響が現れ、最終的には入力電流（入力電流計測値Ｉｉｎ）の波形に歪みが生じてしまう。

このリップル成分を排除するために、電圧制御ループにおいて、電圧差分値Ｅｖを演算する際の直流電圧値として、応答速度の遅い（カットオフ周波数１Ｈｚ程度）のローパスフィルタを通した値を用いるのが一般的である。一方、電流制御ループの電流誤差信号ＩＰＩは、入力電流（入力電流計測値Ｉｉｎ）を正弦波状に追従させるように逐次デューティを制御するので、カットオフ周波数を高めに設定するのが一般的である。

また、軽負荷時には、直流電圧（出力電圧計測値Ｖｄｃ）が高くなり、電圧誤差信号ＶＰＩの信号レベルがほぼ０へと低下し、入力電流設定値Ｉｒｅｆを出力する乗算器を構成するオペアンプのオフセット成分が無視できなくなる。すなわち、軽負荷時には、このオフセット成分に起因して、電流制御ループの電流誤差信号ＩＰＩの信号レベルが上昇して、スイッチング素子の導通比（時比率ＤＵＴＹとする）も大きくなり、直流電圧（出力電圧計測値Ｖｄｃ）が目標出力電圧値Ｖｒｅｆを越えてしまうという現象があった。

この現象への対策として、特許文献１においては、オフセット調整電流生成手段を設け、軽負荷時に減少する電圧誤差信号ＶＰＩの信号レベルの変化に応じて、前記乗算器のオフセット電圧をキャンセルする技術が開示されている（特許文献１の図７及び段落「００６３」〜「００６５」参照）。

特開２００２−１７６７６８号公報

しかしながら、上述のような構成によると、軽負荷時における直流電圧（出力電圧計測値Ｖｄｃ）の上昇抑制に対する対策はできるものの、上述したように応答速度の遅い電圧制御ループを用いているので、直流電圧を供給している負荷の電圧変動に対応できないという問題があった。

（１）上記課題を解決するために、本発明は、交流電源の交流電圧から直流電圧を得る少なくともスイッチング素子とインダクタとダイオードからなる交流直流変換部と、前記交流電源の電流値を検出する入力電流検出部と、前記交流電源の電圧値を検出する入力電圧検出部と、前記交流直流変換部が出力する直流電圧の電圧値を検出する直流電圧検出部と、前記入力電流検出部と前記入力電圧検出部と前記直流電圧検出部各々で得られる前記交流電源の電流値、前記交流電源の電圧値及び前記直流電圧の電圧値に基づき、前記直流電圧の電圧値が予め設定された目標出力電圧値になるように前記スイッチング素子をオン／オフ制御するスイッチング動作制御部を備え、前記スイッチング動作制御部は、前記直流電圧の電圧値と前記目標出力電圧値との電圧差分値に基づいて電圧誤差信号を生成する電圧誤差信号生成部を有し、前記スイッチング動作制御部は、前記電圧誤差信号が予め設定された閾値より低くなると、前記スイッチング素子をオンする信号のパルス幅を、前記閾値より高い場合に比べて短くすることを特徴とする電源装置である。

（２）また、本発明は、前記スイッチング動作制御部は、前記交流電源の電圧値と前記電圧誤差信号とに基づいて入力電流設定値を生成する乗算器と、前記入力電流設定値と前記交流電源の電流値との電流差分値に基づいて電流誤差信号を生成する電流誤差信号生成部と、前記電流誤差信号に基づいて前記パルス幅を演算する時比率演算部を有し、前記電圧誤差信号と前記パルス幅制御の閾値との差分に基づいて、前記パルス幅を演算することを特徴とする。

（３）また、本発明は、前記スイッチング動作制御部は、前記時比率演算部において、ＰＩＤ演算処理に求めた電流誤差信号ＩＰＩによって、時比率ＤＵＴＹを、ＤＵＴＹ＝Ｄｍａｘ−ＩＰＩ×Ｋｃｎｖ（Ｄｍａｘは時比率ＤＵＴＹの最大出力値（上限値）であり、Ｋｃｎｖは、電流誤差信号ＩＰＩを時比率ＤＵＴＹに変換する際の係数である。）に従って、演算することを特徴とする。

（４）また、本発明は、前記時比率演算部におけるＰＩＤ演算処理は、電流差分値Ｅｉ（ｔ）を、Ｅｉ（ｔ）＝入力電流設定値Ｉｒｅｆ−入力電流計測値Ｉｉｎ（ｔ）により演算し、ＰＩＤ演算処理で求める電流誤差信号ＩＰＩ＝Ｕｉ（ｔ）を、Ｕｉ（ｔ）＝Ｋｉｐ×Ｅｉ（ｔ）＋｛Ｋｉｉ×Ｅｉ（ｔ−１）＋Ｕｉ（ｔ−１）｝＋Ｋｉｄ×｛Ｅｉ（ｔ）−Ｅｉ（ｔ−ｎ）｝（Ｕｉ（ｔ−１）は、前回のＰＩＤ演算処理で求めた電流誤差信号ＩＰＩであり、Ｅｉ（ｔ−１）、Ｅｉ（ｔ−ｎ）は、それぞれ、１回前、ｎ回前のＰＩＤ演算処理における電流差分値Ｅｉを示し、Ｅｉ（ｔ）は今回の処理結果による値であり、Ｋｉｐ、Ｋｉｉ、Ｋｉｄは、ぞれぞれ、ＰＩＤ演算処理における比例（Ｐ）係数、積分（Ｉ）係数、微分（Ｄ）係数を示す。）により演算することを特徴とする。

（５）また、本発明は、前記スイッチング動作制御部は、前記時比率演算部におけるオフセット減算処理に用いるオフセット値を生成するオフセット演算部を備え、このオフセット演算部において、オフセット判定閾値ＴＨｏｆｆｓｅｔと電圧誤差信号ＶＰＩとの差分により、オフセット値Ｏｆｆｓｅｔを、Ｏｆｆｓｅｔ＝（ＴＨｏｆｆｓｅｔ−ＶＰＩ）×Ｋｏｆｆｓｅｔ（Ｋｏｆｆｓｅｔは、実験またはシミュレーションにより予め算出されている係数値であり、スイッチング動作制御部において設定されている値である。）により演算することを特徴とする。

（６）また、本発明は、前記時比率演算部において、前記オフセット値Ｏｆｆｓｅｔによって、時比率ＤＵＴＹを、ＤＵＴＹ（ｔ）＝ＤＵＴＹ（ｔ−１）−Ｏｆｆｓｅｔ（ＤＵＴＹ（ｔ）は、今回の減算処理で求める時比率ＤＵＴＹであり、ＤＵＴＹ（ｔ−１）は前回の減算処理で求めた時比率ＤＵＴＹである。）により演算することを特徴とする。

本発明によれば、応答速度の遅い電圧制御ループで軽負荷対策を行うのではなく、電圧誤差増幅信号（ＶＰＩ）をモニタし、応答速度の速い電流制御ループにおいて、スイッチング素子の導通比（時比率ＤＵＴＹ）を狭める更新演算を、スイッチング素子のオン／オフ毎に対応して行うことができる。これにより、軽負荷動作でもほぼ一定に出力電圧を制御するとともに、直流電圧を供給している負荷の電圧変動に応答性よく対応できる。

本発明の実施形態における電源装置を示す回路構成図である。 図１に示すスイッチング動作制御部１５の回路構成図である。 スイッチング動作制御部１５の時比率ＤＵＴＹ更新制御を示すフロー図である。 図１に示す電源装置の動作波形図である。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
図１は、本発明の実施形態における電源装置を示す回路構成図である。
図１に示す電源装置は、商用交流電源（ＡＣ電源）に接続される第１、第２の交流入力端子１ａ、１ｂの交流電圧を直流電圧に変換して第１及び第２の直流出力端子２ａ、２ｂとの間に直流電圧を発生し、これら出力端子間に接続されるＤＣ−ＤＣコンバータ等に直流電圧を供給する電源装置である。

電源装置は、第１、第２の交流入力端子１ａ、１ｂと第１及び第２の直流出力端子２ａ、２ｂとの間に、入力段のフィルタ回路ＦＬＴＲと、リレー回路ＲＹと、力率改善回路ＰＦＣとを順番に設けている。電源装置は、更に、力率改善回路ＰＦＣに含まれているスイッチング素子（トランジスタＱ１，Ｑ２、ダイオードＢＤ１，ＢＤ２）をオン／オフ制御するために、入力電圧検出部１１と、入力電流検出部１２と、ＳＷドライブ部１３と、出力電圧検出部１４と、スイッチング動作制御部１５とを有している。

図１の力率改善回路ＰＦＣにおいて、直流出力端子２ａと直流出力端子２ｂとの間に、ダイオードＤ１、トランジスタＱ１、抵抗Ｒ１が直列に接続される。また、直流出力端子２ａ、２ｂとの間には、ダイオードＤ２、トランジスタＱ２、抵抗Ｒ２が直列に接続される。トランジスタＱ１及びトランジスタＱ２各々には、それぞれダイオードＢＤ１及びダイオードＢＤ２が並列に接続され、これら２つの並列回路が力率改善回路ＰＦＣのスイッチング素子として機能する。

また、ダイオードＤ１とトランジスタＱ１との接続点が、インダクタＬ１を介して、交流入力端子１ａ側へ接続され、ダイオードＤ２とトランジスタＱ２との接続点が、インダクタＬ２を介して、交流入力端子１ｂ側へ接続される。直流出力端子２ａ、２ｂとの間には、また、電解コンデンサＣ２が接続される。なお、トランジスタＱ１及びＱ２は、図１において、Ｎチャネル型ＭＯＳトランジスタとしているが、この場合、ダイオードＢＤ１及びＢＤ２は、ＭＯＳトランジスタ中の寄生ダイオードであってよい。また、トランジスタＱ１及びＱ２として、ＮＰＮ型バイポーラトランジスタやＩＧＢＴを用いてもよい。

交流入力端子１ａ、１ｂに接続される交流電源の正方向電圧期間において、トランジスタＱ１がオンしている時には、交流入力端子１ａ、インダクタＬ１、トランジスタＱ１、ダイオードＢＤ２及びインダクタＬ２から成る第１の閉回路が形成され、インダクタＬ１にエネルギーを蓄積する。次に、トランジスタＱ１がオフすると、交流入力端子１ａ、インダクタＬ１、ダイオードＤ１、電解コンデンサＣ２、ダイオードＢＤ２及びインダクタＬ２から成る第２の閉回路が、インダクタＬ１に蓄積されたエネルギーを電解コンデンサＣ２へ供給し、電解コンデンサＣ２を交流電源電圧より高い値に充電する。

一方、交流電源の負方向電圧期間においては、トランジスタＱ２がオンしている時には、交流入力端子１ｂ、インダクタＬ２、トランジスタＱ２、ダイオードＢＤ１、インダクタＬ１から成る第３の閉回路が形成され、インダクタＬ２にエネルギーを蓄積する。次に、トランジスタＱ２がオフすると、交流入力端子１ｂ、インダクタＬ２、ダイオードＤ２、電解コンデンサＣ２、ダイオードＢＤ１、インダクタＬ１から成る第４の閉回路が、インダクタＬ２に蓄積されたエネルギーを電解コンデンサＣ２へ供給し、電解コンデンサＣ２を交流電源電圧より高い値に充電する。
なお、交流電源の正方向電圧期間または負方向電圧期間において、オンオフ動作を求められるのは、上述の通りトランジスタＱ１またはＱ２のいずれか一方のみであるが、２つのトランジスタを同じゲート信号を用いてオン／オフさせてもよい。

このような構成により、力率改善回路ＰＦＣは、スイッチング素子をオン／オフするとともに、電解コンデンサＣ２の両端子間電圧を一定に制御するが、交流入力端子１ａ、１ｂに接続される交流電源の電圧の周波数よりも高い周波数で、スイッチング素子のオン／オフ制御を行う必要がある。そこで、スイッチング動作制御部１５は、スイッチング素子の導通比（時比率ＤＵＴＹ）を決定する演算処理を、交流入力電圧、交流入力電流、直流出力電圧に基づいて行っている。

このため、力率改善回路ＰＦＣにおいて、抵抗Ｒ１及びＲ２の各々の両端は、入力電流検出部１２へと接続され、トランジスタＱ１及びＱ２各々のゲート端子及びソース端子は、ＳＷドライブ部１３へと接続され、直流出力端子２ａ、２ｂ出力端子は、出力電圧検出部１４へと接続される。また、インダクタＬ１及びＬ２の交流入力端子１ａ、１ｂ側が、入力電圧検出部１１へと接続される。

入力電圧検出部１１は、交流電圧を検出して、入力電圧計測値Ｖｉｎ（交流電源の電圧値）をスイッチング動作制御部１５へ出力する。また、入力電流検出部１２は、抵抗Ｒ１及びＲ２に流れる交流電流を検出して、入力電流計測値Ｉｉｎをスイッチング動作制御部１５へ出力する。また、出力電圧検出部１４（直流電圧検出部）は、直流出力端子２ａ、２ｂ間の電圧を検出して、出力電圧計測値Ｖｄｃをスイッチング動作制御部１５へ出力する。

スイッチング動作制御部１５は、これらの入力される信号の電圧レベルに基づいて、時比率ＤＵＴＹを生成し、ＳＷドライブ部１３に出力する。ＳＷドライブ部１３は、時比率ＤＵＴＹに基づいて、スイッチング素子のドライブ信号を生成する。

また、スイッチング動作制御部１５は、リレー回路ＲＹのスイッチをオンさせる。そのため、入力電圧計測値Ｖｉｎを監視し、ＡＣ電源を電解コンデンサＣ２でピーク充電された、概ねＡＣ電源の実効値×√２の電圧値に達し、ＡＣ電源の実効値を認識可能となった時間経過後に、リレー回路ＲＹのスイッチをオンさせ、力率改善回路ＰＦＣの交流入力端子に対するインピーダンスを下げる。なお、リレー回路ＲＹ中の抵抗（抵抗Ｒ３）は、リレー回路ＲＹの前後に設けられたコンデンサ容量とともに、ＣＲ時定数回路を構成し、スイッチング動作開始前の力率改善回路ＰＦＣ部の電解コンデンサＣ２に急激な電流が流れないようにするものである。

図２は、スイッチング動作制御部１５の回路構成図である。
スイッチング動作制御部１５は、オフセット演算部２０、電圧誤差信号生成部２１、電流誤差信号生成部２２、時比率演算部２３、正規化演算部３１〜３３、比較器４１，４３及び乗算器４２を有する。

オフセット演算部２０は、時比率演算部２３におけるオフセット減算処理に用いるオフセット値Ｏｆｆｓｅｔを生成する回路であり、本発明の特徴的部分をなす。なお、詳細については、波形図及び動作フローを参照して後述する。

電圧誤差信号生成部２１は、比較器４１及びＶＰＩ生成部２６より構成され、電圧誤差信号ＶＰＩを生成する。比較器４１は、正規化演算部３１が出力電圧計測値Ｖｄｃを正規化した値（スイッチング動作制御部１５の動作電圧に合うように、出力電圧計測値Ｖｄｃに係数ｋ１、例えば１／１００を乗じた値）と予め設定された目標出力電圧値Ｖｒｅｆとを比較し、その差分をとって電圧差分値Ｅｖを生成する。

ＶＰＩ生成部２６は、電圧差分値Ｅｖと電圧ゲインＧｖとを乗算して、電圧誤差信号ＶＰＩを生成する。ここで、フィードバック制御系では周知の様に、ＰＩＤと呼ばれる、電圧誤差に対して比例Ｐ，積分Ｉ，微分Ｄの演算処理を加え、これらを必要に応じて合成してフィードバックし、系の応答性を改善することが行われる。電圧ゲインＧｖは、このＰＩＤ演算処理によって求められる値である。

乗算器４２は、正規化演算部３２が入力電圧計測値Ｖｉｎを正規化した値（スイッチング動作制御部１５の動作電圧に合うように、例えば、入力電圧計測値Ｖｉｎの最大値ｋ２で除した値）と電圧誤差信号ＶＰＩとを乗算して、入力電流設定値Ｉｒｅｆを生成する。

また、比較器４３は、正規化演算部３３が入力電流計測値Ｉｉｎを正規化した値（スイッチング動作制御部１５の動作電圧に合うように、入力電流計測値Ｉｉｎに係数ｋ３を乗じた値）と入力電流設定値Ｉｒｅｆとを比較し、その差分をとって電流差分値Ｅｉを生成する。ＩＰＩ生成部２７は、電流差分値Ｅｉと電流ゲインＧｉとを乗算して、電流誤差信号ＩＰＩを生成する。電流ゲインＧｉは、上記電圧ゲインＧｖと同様に、ＰＩＤ演算処理によって求められる値である。なお、電流制御ループにおけるＰＩＤ演算処理の詳細については、後述する。

時比率演算部２３は、電流誤差信号ＩＰＩに基づいて、スイッチング素子をオンするパルス幅（時比率ＤＵＴＹ）を、例えば電流誤差信号ＩＰＩから時比率ＤＵＴＹへの変換を行う演算式を用いて演算し、ＳＷドライブ部１３へ出力する。ＳＷドライブ部１３は、入力される時比率ＤＵＴＹでのスイッチング動作を行うか否かを、制御の動作指令などに基づいて判定してドライブ信号を出力し、スイッチング素子をオン／オフする。このスイッチング動作が実行されることにより、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎと波形が相似し、力率が１となるように、すなわち、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎの位相が同相となるように、かつ、直流電圧が所定の目標出力電圧値Ｖｒｅｆとなるように制御される。

なお、上記回路構成においては、電圧差分（電圧差分値Ｅｖ）が大きくなると、誤差信号(ＩＰＩ)の電流または電圧レベルが上がり、デューティを拡げた状態（スイッチング素子がオンする期間が長い状態）でスイッチング動作し、電圧差分（電圧差分値Ｅｖ）が小さくなると、誤差信号(ＩＰＩ)の電流または電圧レベルが下がり、デューティを狭めた状態（スイッチング素子がオンする期間が短い状態）でスイッチング動作する論理構成となっている。

続いて、スイッチング動作制御部１５の時比率ＤＵＴＹ更新制御（ＰＷＭ出力制御）について、図３及び図４を用いて説明する。
図３は、スイッチング動作制御部１５の時比率ＤＵＴＹ更新制御（ＰＷＭ出力制御）を示すフロー図、図４は、電源装置の動作波形図である。
なお、以下の説明において、電源装置は例えば周波数５０ＨｚのＡＣ電源に接続されるものとし、図４においては、１周波数分の入力電圧計測値Ｖｉｎ、電圧誤差信号ＶＰＩ、電流誤差信号ＩＰＩ、時比率ＤＵＴＹ及びトランジスタＱ１、Ｑ２のゲート・ソース間電圧（Ｖｇｓ）の変化を示している。

スイッチング動作制御部１５は、更新サイクル毎に、時比率ＤＵＴＹ更新制御（ＰＷＭ出力制御）を実行する。最初に、スイッチング動作制御部１５は、入力電圧検出部１１から、入力電圧計測値Ｖｉｎを取得し（ステップＳ１）、電圧制御ループにおいて、入力電流設定値Ｉｒｅｆの演算処理を行う（ステップＳ２）。演算は、乗算器４２が、次式（１）により、電圧誤差信号ＶＰＩと、正規化演算部３２が入力電圧計測値Ｖｉｎを正規化した値ＮＶｉｎ（スイッチング動作制御部１５の動作電圧に合うように、入力電圧計測値Ｖｉｎの最大値ｋ２で除した値）とを乗ずることで行う。
Ｉｒｅｆ＝ＶＰＩ×ＮＶｉｎ…（１）

次に、スイッチング動作制御部１５は、入力電流検出部１２から、入力電流計測値Ｉｉｎを取得し（ステップＳ３）、電流制御ループにおいて、電流誤差信号ＩＰＩの演算処理を行う（ステップＳ４）。演算は、電流誤差信号生成部２２が、以下の式（２）〜（４）で示すＰＩＤ演算により、入力電流設定値Ｉｒｅｆと、取得した入力電流計測値Ｉｉｎ（ｔ）とに基づいて行う。
電流差分値Ｅｉ（ｔ）＝入力電流設定値Ｉｒｅｆ−入力電流計測値Ｉｉｎ（ｔ）…（２）
Ｕｉ（ｔ）＝Ｋｉｐ×Ｅｉ（ｔ）＋｛Ｋｉｉ×Ｅｉ（ｔ−１）＋Ｕｉ（ｔ−１）｝＋Ｋｉｄ×｛Ｅｉ（ｔ）−Ｅｉ（ｔ−ｎ）｝…（３）
ＩＰＩ＝Ｕｉ（ｔ）…（４）
ここで、Ｕｉ（ｔ）は、今回のＰＩＤ演算処理で求める電流誤差信号ＩＰＩであり、Ｕｉ（ｔ−１）は、前回のＰＩＤ演算処理で求めた電流誤差信号ＩＰＩである。また、Ｅｉ（ｔ−１）、Ｅｉ（ｔ−ｎ）は、それぞれ、１回前、ｎ回前のＰＩＤ演算処理における電流差分値Ｅｉを示し、Ｅｉ（ｔ）は今回の処理結果による値である。また、Ｋｉｐ、Ｋｉｉ、Ｋｉｄは、ぞれぞれ、ＰＩＤ演算処理における比例（Ｐ）係数、積分（Ｉ）係数、微分（Ｄ）係数を示す。

次に、スイッチング動作制御部１５は、時比率演算部２３において、ＰＩＤ演算処理で求めた電流誤差信号ＩＰＩによって、次式（５）に従って、時比率ＤＵＴＹを演算する。
ＤＵＴＹ＝Ｄｍａｘ−ＩＰＩ×Ｋｃｎｖ…（５）
ここで、Ｄｍａｘは時比率ＤＵＴＹの最大出力値（上限値）であり、最小出力値Ｄｍｉｎ（下限値）とともに、予めスイッチング動作制御部１５において設定されている値である。また、Ｋｃｎｖは、電流誤差信号ＩＰＩを時比率ＤＵＴＹに変換する際の係数であり、実験またはシミュレーションにより予め算出されている係数値であり、同じくスイッチング動作制御部１５において設定されている値である。

続いて、スイッチング動作制御部１５は、先に演算した電圧誤差信号ＶＰＩの示す値が予め設定された閾値（パルス幅制御の閾値。以下、オフセット判定閾値ＴＨｏｆｆｓｅｔとする。）より大きいかどうかを判定する（ステップＳ６）。電圧誤差信号ＶＰＩがオフセット判定閾値ＴＨｏｆｆｓｅｔより小さいと判定した場合、ステップＳ７に進み（ステップＳ６−Ｙｅｓ）、大きいと判定した場合、ステップＳ９に進む（ステップＳ６−Ｎｏ）。

また、スイッチング動作制御部１５は、オフセット演算部２０において、オフセット判定閾値ＴＨｏｆｆｓｅｔと電圧誤差信号ＶＰＩとの差分により、オフセット値Ｏｆｆｓｅｔを、次式（６）により算出する（ステップＳ７）。
Ｏｆｆｓｅｔ＝（ＴＨｏｆｆｓｅｔ−ＶＰＩ）×Ｋｏｆｆｓｅｔ…（６）
ここで、Ｋｏｆｆｓｅｔは、実験またはシミュレーションにより予め算出されている係数値であり、スイッチング動作制御部１５において設定されている値である。

次に、スイッチング動作制御部１５は、時比率演算部２３において、ステップＳ７において求めたオフセット値Ｏｆｆｓｅｔによって、次式（７）に従って、時比率ＤＵＴＹを演算（減算）する（ステップＳ８）。
ＤＵＴＹ（ｔ）＝ＤＵＴＹ（ｔ−１）−Ｏｆｆｓｅｔ…（７）
ここで、ＤＵＴＹ（ｔ）は、今回の減算処理で求める時比率ＤＵＴＹであり、ＤＵＴＹ（ｔ−１）は、前回の時比率ＤＵＴＹ更新制御（ＰＷＭ出力制御）のステップＳ５において算出した時比率ＤＵＴＹである。なお、本減算処理においても、ＤＵＴＹ（ｔ）は、上記最大出力値Ｄｍａｘ（上限値）と最小出力値Ｄｍｉｎ（下限値）との間になるように算出される。

スイッチング動作制御部１５は、時比率演算部２３において、上記ステップＳ８において算出した時比率ＤＵＴＹ（ｔ）を本更新サイクルにおける時比率ＤＵＴＹとし（ステップＳ９）、ＳＷドライブ部１３へ出力する。なお、ステップＳ６において、ＶＰＩがＴＨｏｆｆｓｅｔより大きいと判定した場合（ステップＳ６−Ｎｏ）、前回の処理結果である時比率ＤＵＴＹが、そのまま本更新サイクルにおける時比率ＤＵＴＹとなる。

ＳＷドライブ部１３は、入力される時比率ＤＵＴＹでのスイッチング動作を行うか否かを、制御の動作指令などに基づいて判定してドライブ信号を出力し、時比率ＤＵＴＹに応じたパルス幅のゲート信号を出力し、スイッチング素子（トランジスタＱ１，Ｑ２）をオン／オフする。このスイッチング動作が実行されることにより、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎと波形が相似し、力率が１となるように、すなわち、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎの位相が同相となるように、かつ、直流電圧が所定の目標出力電圧値Ｖｒｅｆとなるように制御される。

以上の動作をまとめると、スイッチング動作制御部１５は、電圧誤差信号ＶＰＩが予め設定されたオフセット判定閾値ＴＨｏｆｆｓｅｔより低くなると、オフセット判定閾値ＴＨｏｆｆｓｅｔと電圧誤差信号ＶＰＩとの差分に基づいて、オフセット値Ｏｆｆｓｅｔを演算する。また、時比率演算部２３はオフセット値Ｏｆｆｓｅｔを基に、時比率ＤＵＴＹに上記式（７）で示すマイナスオフセット演算処理を行い、時比率ＤＵＴＹを狭める決定をする。

すなわち、本実施形態によれば、図４に示すように、電流制御ループにおいて、電流誤差信号ＩＰＩの波形を、図４（ａ）に示す従来波形ＩＣに対して、実質的に図４（ｂ）に示す波形ＩＮとすることができる。従って、図４(ｂ)に示すように、電圧誤差信号ＶＰＩがオフセット判定閾値ＴＨｏｆｆｓｅｔより低くなると、従来（図４（ａ））に比べて、時比率ＤＵＴＹを狭める制御を行うことができる。そして、時比率ＤＵＴＹが入力されるＳＷドライブ部は、スイッチング素子がオンする期間を短くし、或いはオンさせないパルス（図中Ｖｇｓで示す）を出力する。

以上説明したように、本発明によれば、応答速度の遅い電圧制御ループで軽負荷対策を行うのではなく、電圧誤差増幅信号（ＶＰＩ）をモニタし、応答速度の速い電流制御ループにおいて、スイッチング素子の導通比（時比率ＤＵＴＹ）を狭める更新演算を行う。これにより、スイッチング素子のオン／オフ毎（本例の場合、スイッチング周波数５０ｋＨｚ毎）に対応して、スイッチング素子の導通比制御を行うことができ、軽負荷動作でもほぼ一定に出力電圧を制御するとともに、直流電圧を供給している負荷の電圧変動に応答性よく対応できる。

なお、本発明により、通常動作からの負荷急変においても、電流制御ループが、電圧誤差信号ＶＰＩがオフセット判定閾値ＴＨｏｆｆｓｅｔレベル以下になった時点で働き、スイッチング素子のオン／オフ毎（スイッチング周波数毎）の更新を行う。また、軽負荷から定格負荷の負荷急変時は、オフセット判定閾値ＴＨｏｆｆｓｅｔレベル未満になった瞬間、上記マイナスオフセット演算は無視されるので(上記フローにおけるステップＳ６−Ｎｏ)、マイナスオフセットの演算式への組込による影響はなく、この場合も負荷の変動に応答よく対応できる。

また、交流電圧入力の電源起動時においては、電圧誤差信号ＶＰＩの信号レベルがほぼ０の状態から上述の演算制御を開始するが、電圧誤差信号ＶＰＩがオフセット判定閾値ＴＨｏｆｆｓｅｔ以下の期間、時比率ＤＵＴＹが狭められた状態でスイッチング動作する。従って、従来においては、電圧差分値Ｅｖが大きいために時比率ＤＵＴＹが広がった状態でスイッチング動作が行われ、突入電流が増大するという問題があったが、本発明によってソフトスタート動作により突入電流増大を抑制する効果もある。

以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。
また、本実施形態においては、交流電源にダイオードブリッジ回路等の全波整流回路を接続しないブリッジレスブースト方式のＰＦＣ制御について説明したが、本発明を、ダイオードブリッジ回路を用いるダイオードブリッジ方式について適用することも勿論可能である。

１ａ，１ｂ…交流入力端子、２ａ，２ｂ…直流出力端子、ＦＬＴＲ…フィルタ回路、ＲＹ…リレー回路、ＰＦＣ…力率改善回路、Ｌ１，Ｌ２…インダクタ、Ｄ１，Ｄ２…ダイオード、Ｑ１，Ｑ２…トランジスタ、ＢＤ１，ＢＤ２…ダイオード、Ｒ１，Ｒ２，Ｒ３…抵抗、Ｃ２…電解コンデンサ、１１…入力電圧検出部、１２…入力電流検出部、１３…ＳＷドライブ部、１４…出力電圧検出部、１５…スイッチング動作制御部、Ｖｄｃ…出力電圧計測値、Ｉｉｎ…入力電流計測値、Ｖｉｎ…入力電圧計測値、２０…オフセット演算部、２１…電圧誤差信号生成部、２２…電流誤差信号生成部、２３…時比率演算部、２６…ＶＰＩ生成部、２７…ＩＰＩ生成部、３１，３２，３３…正規化演算部、４１，４３…比較器、４２…乗算器、Ｖｒｅｆ…目標出力電圧値、Ｅｖ…電圧差分値、Ｇｖ…電圧ゲイン、ＶＰＩ…電圧誤差信号、Ｉｒｅｆ…入力電流設定値、Ｅｉ…電流差分値、Ｇｉ…電流ゲイン、ＩＰＩ…電流誤差信号、ＤＵＴＹ…時比率、ＴＨｏｆｆｓｅｔ…オフセット判定閾値、Ｏｆｆｓｅｔ…オフセット値

Claims (6)

1. 交流電源の交流電圧から直流電圧を得る少なくともスイッチング素子とインダクタとダイオードからなる交流直流変換部と、
   前記交流電源の電流値を検出する入力電流検出部と、前記交流電源の電圧値を検出する入力電圧検出部と、
   前記交流直流変換部が出力する直流電圧の電圧値を検出する直流電圧検出部と、
   前記入力電流検出部と前記入力電圧検出部と前記直流電圧検出部各々で得られる前記交流電源の電流値、前記交流電源の電圧値及び前記直流電圧の電圧値に基づき、前記直流電圧の電圧値が予め設定された目標出力電圧値になるように前記スイッチング素子をオン／オフ制御するスイッチング動作制御部を備え、
   前記スイッチング動作制御部は、
   前記直流電圧の電圧値と前記目標出力電圧値との電圧差分値に基づいて電圧誤差信号を生成する電圧誤差信号生成部を有し、
   前記スイッチング動作制御部は、前記電圧誤差信号が予め設定された閾値より低くなると、前記スイッチング素子をオンする信号のパルス幅を、前記閾値より高い場合に比べて短くすることを特徴とする電源装置。
2. 前記スイッチング動作制御部は、
   前記交流電源の電圧値と前記電圧誤差信号とに基づいて入力電流設定値を生成する乗算器と、
   前記入力電流設定値と前記交流電源の電流値との電流差分値に基づいて電流誤差信号を生成する電流誤差信号生成部と、
   前記電流誤差信号に基づいて前記パルス幅を演算する時比率演算部を有し、
   前記電圧誤差信号と前記パルス幅制御の閾値との差分に基づいて、前記パルス幅を演算することを特徴とする請求項１記載の電源装置。
3. 前記スイッチング動作制御部は、
   前記時比率演算部において、ＰＩＤ演算処理に求めた電流誤差信号ＩＰＩによって、
   時比率ＤＵＴＹを、
   ＤＵＴＹ＝Ｄｍａｘ−ＩＰＩ×Ｋｃｎｖ（Ｄｍａｘは時比率ＤＵＴＹの最大出力値（上限値）であり、Ｋｃｎｖは、電流誤差信号ＩＰＩを時比率ＤＵＴＹに変換する際の係数である。）に従って、
   演算することを特徴とする請求項２記載の電源装置。
4. 前記時比率演算部におけるＰＩＤ演算処理は、
   電流差分値Ｅｉ（ｔ）を、
   Ｅｉ（ｔ）＝入力電流設定値Ｉｒｅｆ−入力電流計測値Ｉｉｎ（ｔ）
   により演算し、
   ＰＩＤ演算処理で求める電流誤差信号ＩＰＩ＝Ｕｉ（ｔ）を、
   Ｕｉ（ｔ）＝Ｋｉｐ×Ｅｉ（ｔ）＋｛Ｋｉｉ×Ｅｉ（ｔ−１）＋Ｕｉ（ｔ−１）｝＋Ｋｉｄ×｛Ｅｉ（ｔ）−Ｅｉ（ｔ−ｎ）｝
   （Ｕｉ（ｔ−１）は、前回のＰＩＤ演算処理で求めた電流誤差信号ＩＰＩであり、Ｅｉ（ｔ−１）、Ｅｉ（ｔ−ｎ）は、それぞれ、１回前、ｎ回前のＰＩＤ演算処理における電流差分値Ｅｉを示し、Ｅｉ（ｔ）は今回の処理結果による値であり、Ｋｉｐ、Ｋｉｉ、Ｋｉｄは、ぞれぞれ、ＰＩＤ演算処理における比例（Ｐ）係数、積分（Ｉ）係数、微分（Ｄ）係数を示す。）
   により演算することを特徴とする請求項３記載の電源装置。
5. 前記スイッチング動作制御部は、前記時比率演算部におけるオフセット減算処理に用いるオフセット値を生成するオフセット演算部を備え、
   このオフセット演算部において、
   オフセット判定閾値ＴＨｏｆｆｓｅｔと電圧誤差信号ＶＰＩとの差分により、オフセット値Ｏｆｆｓｅｔを、
   Ｏｆｆｓｅｔ＝（ＴＨｏｆｆｓｅｔ−ＶＰＩ）×Ｋｏｆｆｓｅｔ
   （Ｋｏｆｆｓｅｔは、実験またはシミュレーションにより予め算出されている係数値であり、スイッチング動作制御部において設定されている値である。）
   により演算することを特徴とする請求項２ないし４のいずれかに記載の電源装置。
6. 前記時比率演算部において、
   前記オフセット値Ｏｆｆｓｅｔによって、時比率ＤＵＴＹを、
   ＤＵＴＹ（ｔ）＝ＤＵＴＹ（ｔ−１）−Ｏｆｆｓｅｔ
   （ＤＵＴＹ（ｔ）は、今回の減算処理で求める時比率ＤＵＴＹであり、ＤＵＴＹ（ｔ−１）は前回の減算処理で求めた時比率ＤＵＴＹである。）
   により演算することを特徴とする請求項５記載の電源装置。

Images