JP5573454B2 - 力率改善型スイッチング電源装置 - Google Patents

Description

本発明は、交流電圧を直流電圧に変換する力率改善型スイッチング電源装置に関し、特に出力電圧がある閾値以下に低下したとき、出力電圧を素早く上昇させる過渡応答改善機能を有する力率改善型スイッチング電源装置に関する。

近年、電子機器には交流電圧を入力とするスイッチング電源装置が広く利用されている。こうしたスイッチング電源装置は、入力と出力を結ぶスイッチング素子をスイッチング動作させることにより、全波整流された交流入力電圧を所望の大きさの直流出力電圧に変換して負荷に供給するものである。

図１２は、従来の力率改善型スイッチング電源装置の一例を示す回路図である。ここでは、連続導通モードで動作する力率改善（ＰＦＣ：Power Factor Correction）型スイッチング電源回路を示しており、これはアクティブフィルタ方式の電源装置に適用されるものである。

図１２に示す従来の力率改善型スイッチング電源装置は、商用電源２を全波整流する全波整流器４を有し、その出力は、インダクタＬ１の一端に接続される。このインダクタＬ１の他端とダイオードＤ１との接続点は、スイッチング素子６を構成する例えばＮチャネル型のＭＯＳトランジスタ（金属酸化物半導体電界効果トランジスタ）のドレイン端子に接続されている。インダクタＬ１の他端は、ダイオードＤ１およびコンデンサＣ１からなる整流平滑回路を介して負荷８に接続され、負荷８に対し直流出力電圧Ｖｏｕｔが出力される。

スイッチング素子６であるＭＯＳトランジスタは、ソース端子がＧＮＤ（大地）に接続されるとともに、ゲート端子が力率改善制御回路１０の出力端子ＤＯに接続されている。全波整流器４とインダクタＬ１との接続点には、抵抗Ｒ１，Ｒ２からなる直列抵抗回路の一端が接続され、その他端は接地されている。力率改善制御回路１０の乗算器入力端子ＶＤＥＴは全波整流器４で全波整流された交流入力電圧の検出値を入力する端子であり、抵抗Ｒ１，Ｒ２の接続点がこの乗算器入力端子ＶＤＥＴに接続されている。また、全波整流器４は抵抗Ｒ３を介して接地されており、全波整流器４と抵抗Ｒ３との接続点が力率改善制御回路１０のインダクタ電流信号生成用入力端子ＩＳに接続されている。さらに、負荷８には抵抗Ｒ４，Ｒ５の直列回路が並列接続されて、ここに負荷８と同じ直流出力電圧Ｖｏｕｔが印加されている。力率改善制御回路１０のフィードバック電圧入力端子ＦＢは直流出力電圧Ｖｏｕｔの検出値を入力する端子であり、ここでは、抵抗Ｒ４，Ｒ５の接続点がフィードバック電圧入力端子ＦＢと接続され、ここに直流出力電圧Ｖｏｕｔを抵抗分割した電圧信号が帰還される。

つぎに、上述した図１２の従来の力率改善型スイッチング電源装置の動作について簡単に説明する。
図１２の従来の力率改善型スイッチング電源装置は平均電流制御方式や平均電流モード制御などと呼ばれている制御方式を採用していて、力率改善制御回路１０は、直流出力電圧Ｖｏｕｔを安定化しながら交流の商用電源２側に流れる電流を交流入力電圧と同位相の正弦波状に制御するものである。力率改善制御回路１０のフィードバック電圧入力端子ＦＢは、直流出力電圧Ｖｏｕｔに対する電圧指令値を設定する基準電圧源１２とともに、電圧誤差増幅回路１４を構成するオペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）１５の入力端子に接続されている。電圧誤差増幅回路１４は、ＯＴＡ１５およびその出力端子とＧＮＤとの間にそれぞれ接続されているＯＴＡ１５からの電流を電圧に変換するためのコンデンサＣ２および位相補償のための抵抗Ｒ６とコンデンサＣ３の直列回路により構成されている。この電圧誤差増幅回路１４では、直流出力電圧Ｖｏｕｔの検出値（この場合は分圧値）Ｖｆｂと基準電圧源１２の電圧指令値（例えば、２．５Ｖ）との差を増幅した電圧誤差信号Ｖｅｒを生成する。この電圧誤差信号Ｖｅｒは、乗算器２４の第１入力端子に供給されている。

乗算器２４の第２入力端子は、力率改善制御回路１０の乗算器入力端子ＶＤＥＴと接続され、ここから全波整流器４で全波整流された交流入力電圧の検出値（この場合は分圧値）Ｖｄｅｔが入力されている。乗算器２４では、第１入力端子に供給される電圧誤差信号Ｖｅｒと第２入力端子に供給される交流入力電圧の検出値Ｖｄｅｔとを乗算して、電流誤差増幅回路２６への電流指令値（電流基準信号）Ｖｍｕｌとしている。

電流誤差増幅回路２６は、反転増幅回路２７を介してインダクタ電流信号生成用入力端子ＩＳにも接続されている。インダクタ電流信号生成用入力端子ＩＳには、インダクタ電流Ｉ_Lを電流検出用の抵抗Ｒ３で電圧変換した電圧信号が入力され、反転増幅回路２７で反転増幅されたインダクタ電流信号は、電流基準信号Ｖｍｕｌとともに電流誤差増幅回路２６に入力される。この電流誤差増幅回路２６からは、電流基準信号Ｖｍｕｌとインダクタ電流信号との差電圧を増幅した電流誤差信号が出力される。

なお、反転増幅回路２７は、インダクタ電流信号生成用入力端子ＩＳからの電圧信号が負電位であるので、これを正電位のインダクタ電流信号に変換するために設けられている。反転増幅回路２７自体の機能・構成は周知であるので、その説明は省略する。また、発振回路（ＯＳＣ）２８では、スイッチング周期を決める周波数一定の鋸歯状波、もしくは三角波のキャリア信号を生成してＰＷＭコンパレータ（比較器）３０に入力している。このキャリア信号と電流誤差信号が入力されるＰＷＭコンパレータ３０では、これらの信号の大小関係を比較してパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御信号を生成し、これがアンド回路３２およびドライバ回路３４を介してスイッチング素子６のゲート端子に印加されている。

ここで、反転増幅回路２７の出力側には、過電流保護（ＯＣＰ：Over Current Protection）回路３６が接続されている。過電流保護回路３６は、反転増幅回路２７の出力であるインダクタ電流信号に基づいてインダクタ電流Ｉ_Lの最大値を制限するものである。ここでは、所定の閾値を超えたインダクタ電流Ｉ_Lが流れたとき、アンド回路３２にＬ（ＬＯＷ）レベルの過電流制限信号を入力してアンド回路３２の出力を強制的にＬとなるようにしている。力率改善制御回路１０の出力端子ＤＯには、アンド回路３２からドライバ回路３４を介してスイッチング信号が出力されるので、アンド回路３２の出力がＬになるとスイッチング素子６はオフとなる。こうして、スイッチング素子６のオンオフタイミングを制御することで、ダイオードＤ１を介してコンデンサＣ１に流れる電流値を制御することができる。なお、実際には、電流誤差増幅回路２６の入出力端子間に帰還定数設定回路が接続されているが、図１２では帰還定数設定回路の記載を省略している。

力率を向上させる、すなわち交流の商用電源２側に流れる電流の波形を交流入力電圧の５０ないし６０Ｈｚ周期の波形に過不足なく追従させるためには、力率改善型スイッチング電源装置の応答特性を１０Ｈｚ程度とする必要があった。ただし、力率の向上は負荷変動などに対する過渡応答特性とトレードオフの関係にあって、過渡応答特性が要求されるような用途で使用される電源装置では問題があった。

過渡応答特性を改善する方法としては、直流出力電圧Ｖｏｕｔの低下時に電圧誤差増幅回路１４の出力を瞬時に持ち上げることで対策することが可能である（例えば、特許文献１を参照）。力率改善制御回路１０では特許文献１のものと同様に、基準電圧源１６、比較器（コンパレータ）１８、定電流源２０およびＰチャネル型のＭＯＳＦＥＴ２２から構成される過渡応答改善回路３８が用いられる。過渡応答改善回路３８では、基準電圧源１２の電圧指令値（２．５Ｖ）より低い第２の基準電圧（２．４Ｖ）を基準電圧源１６から出力して、直流出力電圧Ｖｏｕｔの低下が判定される。そして、直流出力電圧Ｖｏｕｔが低下したと判定すると、ＯＴＡ１５の出力側に接続されたコンデンサＣ２に定電流源２０からの定電流を注入して、乗算器２４への電圧誤差信号Ｖｅｒを強制的に増加させている。これにより、電圧誤差増幅回路１４の出力を瞬時に持ち上げて、直流出力電圧Ｖｏｕｔを増加させるようにしている。しかしながら、この方法によると、力率改善型スイッチング電源装置の応答特性を無視して電圧誤差信号Ｖｅｒを増加させることになるため、インダクタ電流Ｉ_Lおよび直流出力電圧Ｖｏｕｔが過度に上昇し、負荷８に異常電圧が印加されてしまうことがあるという問題があった。

これに対し、直流出力電圧Ｖｏｕｔの変動に対処するものとして、従来から過電圧保護（ＯＶＰ：Over Voltage Protection）回路が用いられている（例えば、特許文献２を参照）。これは、出力電圧が過大となると、直流出力電圧Ｖｏｕｔがオーバーシュートしないようにスイッチング素子６に対して過電圧保護機能を働かせて、ある時間をおいて、もしくは瞬時にスイッチング素子６のスイッチング動作を完全に停止させてしまうというものである（スイッチング素子６はオフとなる）。ところが、これを過渡応答改善回路３８とともに力率改善型スイッチング電源装置に適用すると、スイッチング停止→出力低下→ＯＶＰが外れてスイッチング再開→出力上昇→オーバーシュート→ＯＶＰ機能によりスイッチング動作が停止する、という繰り返しとなる。

また、上述した過渡応答改善回路３８では、交流入力電圧の大きさにかかわらず過渡応答改善機能が働いてしまう。起動時や交流入力電圧が高いときに過渡応答改善回路３８が機能すると、電圧誤差信号や入力電圧に比例するインダクタ電流Ｉ_Lの増加率が大きくなりすぎる。このような場合、もともと過渡応答特性を落としていることにより、インダクタ電流Ｉ_Lがオーバーシュートして過電流保護状態になってしまい、過電流保護回路３６の過電流保護動作に際して音鳴きが発生する。あるいは、商用電源２に対し図示しないインダクタを有する入力フィルタを設けた場合には、瞬時的な電力が取れすぎると入力電圧ドロップが引き起こされ、各素子にダメージを与えたり誤動作が発生したりすることがあった。

米国特許出願公開第２００７／０２５３２２３号明細書（図１９ａ，１９ｂ、段落［０１１９］〜［０１２２］） 特開２００９−１６５３１６号公報（段落［００２６］〜［００７６］、図１〜５）

このように、力率改善型スイッチング電源装置において過渡応答特性を改善する場合には、直流出力電圧が低下したときに単純に出力電圧帰還ループの応答特性を上げただけではかえって副作用を招き、効率や力率を下げることになりかねない。

本発明はこのような点に鑑みてなされたものであり、簡単な構成の過渡応答改善回路を用いるとともに、当該過渡応答改善回路による副作用を防止し、出力電圧の安定化を計ることができる力率改善型スイッチング電源装置を提供することを目的とする。

本発明では、上記問題を解決するために、ダイオードブリッジにて全波整流された交流入力電圧に基づいて、インダクタとスイッチング素子と出力コンデンサとを有する昇圧型コンバータの直流出力電圧を負荷に供給する力率改善型スイッチング電源装置が提供される。

本発明の力率改善型スイッチング電源装置では、前記直流出力電圧の検出値と第１の基準電圧（２．５Ｖ）との差を増幅して電圧誤差信号を出力する電圧誤差増幅回路（１４）と、前記電圧誤差増幅回路から出力される前記電圧誤差信号および前記全波整流された交流入力電圧の検出値を乗算する乗算器（２４）と、前記乗算器の出力信号および前記インダクタに流れるインダクタ電流を検出したインダクタ電流信号に基づき前記スイッチング素子をオン・オフ制御する制御回路（２６〜３０）と、前記直流出力電圧の検出値に相当するソフト過電圧検出電圧が入力され、前記ソフト過電圧検出電圧が第１の閾値を超えたとき前記ソフト過電圧検出電圧に応じて前記乗算器の出力を低下させるソフト過電圧保護回路（９０）と、前記第１の閾値より高い第２の閾値が設定され、前記ソフト過電圧検出電圧が前記第２の閾値を超えたとき過電圧検出信号を出力することによって前記スイッチング素子を強制的にオフする過電圧保護回路（１００）と、前記第１の基準電圧（２．５Ｖ）より低い第２の基準電圧（２．４Ｖ）が設定され、前記直流出力電圧の検出値が前記第２の基準電圧（２．４Ｖ）以下であれば前記電圧誤差増幅回路の出力を強制的に増加させる出力増加回路（２０，２２）を有する過渡応答改善回路（３８ｓ）と、を備え、前記過渡応答改善回路では、前記交流入力電圧が供給され前記昇圧型コンバータが起動した直後から前記直流出力電圧が最初に所定の閾値に到達するまでの間は、前記出力増加回路の動作を禁止するようにしたことを特徴とする。

本発明の力率改善型スイッチング電源装置によれば、過渡応答改善回路を簡単な回路で実現でき、過渡応答改善動作が機能した場合でも負荷に安定した直流出力電圧を供給できる。

さらに、本発明によれば、力率改善制御回路の起動時、および交流入力電圧が高くなったときに過渡応答改善動作を抑制することで、音鳴きを抑え、瞬時的な電力の取れすぎを防止できる。

本発明の実施の形態１に係る力率改善制御回路の構成を示す回路図である。 入力電圧監視回路の具体的な構成の一例を示す回路図である。 過渡応答改善回路の具体的な構成の一例を示す回路図である。 ソフトＯＶＰ機能をもったソフト過電圧保護回路の具体的構成を示す回路図である。 乗算器をアナログ回路で構成した場合の例であるアナログ乗算器を示す回路図である。 負荷急増時における過渡応答改善回路の動作を説明するためのタイミング図である。 力率改善制御回路の起動時における過渡応答改善回路の動作を説明するためのタイミング図である。 交流入力電圧の変化と、それに対応する過渡応答改善のための許可信号を示す図である。 交流入力の平均入力電圧の変化に対応する過渡応答改善のための許可信号を示す図である。 本発明の実施の形態２に係る力率改善制御回路の構成を示す回路図である。 本発明の実施の形態３に係る力率改善制御回路の構成を示す回路図である。 従来の力率改善型スイッチング電源装置の一例を示す回路図である。

以下、図面を参照してこの発明の３つの実施の形態について説明する。
［実施の形態１］
本発明の実施の形態１である連続モードで動作する力率改善型スイッチング電源装置は、力率改善制御回路１０を力率改善制御回路１０ｓに置き換えた以外は、図１２に示す従来の力率改善型スイッチング電源装置と同じ構成である。

図１は本発明の実施の形態１に係る力率改善制御回路を示す回路図である。力率改善制御回路１０ｓは、力率改善制御回路１０と同様に直流出力電圧Ｖｏｕｔを安定化しながら、交流の商用電源２側に流れる電流を交流入力電圧と同位相の正弦波状に制御するものである。そのフィードバック電圧入力端子ＦＢは、オペレーショナルトランスコンダクタンスアンプ（ＯＴＡ）１５の一方の入力端子（反転入力端子）と接続されている。ＯＴＡ１５の他方の入力端子（非反転入力端子）には、直流出力電圧Ｖｏｕｔに対する電圧指令値（第１の基準電圧：例えば、２．５Ｖ）を設定する基準電圧源１２が接続されている。電圧誤差増幅回路１４は、電圧信号を電流信号に変換するＯＴＡ１５並びにその出力端子とＧＮＤとの間にそれぞれ接続されているＯＴＡ１５からの電流を電圧に変換するためのコンデンサＣ２および位相補償のための抵抗Ｒ６とコンデンサＣ３の直列回路によって構成されている。この電圧誤差増幅回路１４では、直流出力電圧Ｖｏｕｔの検出値（この場合は、直流出力電圧Ｖｏｕｔの分圧値である帰還信号）と基準電圧源１２の電圧指令値との差を増幅した電圧誤差信号Ｖｅｒを生成する。この電圧誤差信号ＶｅｒはコンデンサＣ２の両端電圧であり、過渡応答特性改善時には後に図３により詳述する過渡応答改善回路３８ｓからの電流信号により強制的に増加されて、乗算器２４の第１入力端子に供給されている。

力率改善制御回路１０ｓでは、その乗算器入力端子ＶＤＥＴと乗算器２４の第２入力端子とが接続されており、ここから全波整流器４の出力電圧の検出値（この場合は分圧値）Ｖｄｅｔが乗算器２４に入力されている。また、後に図４により詳述するソフト過電圧保護回路９０からは、直流出力電圧に比例するソフト過電圧検出電圧に基づいて生成されたバイアス電流Ｉｂｉａｓが乗算器２４に供給される。

乗算器２４は、第１の入力信号である電圧誤差信号Ｖｅｒと全波整流器４の出力電圧の分圧値（全波整流された交流入力電圧の検出値）である第２の入力信号Ｖｄｅｔとを乗算している。この乗算結果は、電流誤差増幅回路２６の非反転入力端子へ電流基準信号Ｖｍｕｌとして出力される。電流誤差増幅回路２６には、インダクタ電流信号生成用入力端子ＩＳを介して入力されるインダクタ電流Ｉ_Lを電流検出抵抗Ｒ３で検出した電圧信号を反転増幅回路２７で反転増幅したインダクタ電流信号が入力される。電流誤差増幅回路２６からは、電流基準信号Ｖｍｕｌとインダクタ電流信号の差を増幅した電流誤差信号を出力する。反転増幅回路２７は、インダクタ電流信号生成用入力端子ＩＳからの電圧信号が負電位であるので、これを正電位のインダクタ電流信号に変換するために設けられている。反転増幅回路２７自体の機能・構成は周知であるので、その説明は省略する。また、反転増幅回路２７の出力は、過電流保護（ＯＣＰ）回路３６にも接続されている。過電流保護回路３６の機能は、図１２に示す力率改善制御回路１０のものと同じであるので、説明は省略する。発振回路（ＯＳＣ）２８では、スイッチング素子６のオン・オフ動作の周期であるスイッチング周期を決めるキャリア信号として、周波数一定の鋸歯状、もしくは三角波が生成され、これをＰＷＭコンパレータ３０に入力している。ＰＷＭコンパレータ３０は、このキャリア信号と電流誤差増幅回路２６からの電流誤差信号を入力とし、これらの信号の大小関係を比較することにより、アンド回路３２およびドライバ回路３４を介してスイッチング素子６のゲート端子に印加されるＰＷＭ制御信号を生成する。

過渡応答改善回路３８ｓには、電圧誤差増幅回路１４に対し設定される基準電圧源１２の電圧指令値、すなわち２．５Ｖの第１の基準電圧より低い第２の基準電圧（例えば、２．４Ｖ）が設定されている。第２の基準電圧は、後述する図３に示す基準電圧源１６から出力され、直流出力電圧Ｖｏｕｔの検出値Ｖｆｂがこの第２の基準電圧以下であれば電圧誤差増幅回路１４の出力を強制的に増加させて過渡応答特性を改善するものである。また、入力電圧監視回路３９は、乗算器入力端子ＶＤＥＴと接続され、全波整流された交流入力電圧の検出値Ｖｄｅｔが供給されている（後述する図２参照）。ここでは、検出値Ｖｄｅｔを第３の基準電圧（例えば、１．６Ｖ）もしくは第４の基準電圧（例えば、１．３５Ｖ）と比較しながら、過渡応答改善回路３８ｓに対して過渡応答特性を改善するための許可信号Ｓ１を出力するように動作する。この許可信号Ｓ１は、交流入力電圧の半周期の間に全波整流された交流入力電圧の検出値が第４の基準電圧を超えなければ過渡応答改善回路３８ｓの動作を許可し、第３の基準電圧を超えたとき過渡応答改善回路３８ｓの動作を禁止するものである。

また、力率改善制御回路１０ｓにはソフト過電圧保護回路９０と過電圧保護回路１００とが設けられている。このうち、ソフト過電圧保護回路９０は、フィードバック電圧入力端子ＦＢと接続され、直流出力電圧Ｖｏｕｔの検出値（この場合は、直流出力電圧Ｖｏｕｔの分圧値である帰還信号）に相当するソフト過電圧検出電圧Ｖｆｂが入力されている。ここでは、第１の閾値が設定されており、ソフト過電圧検出電圧Ｖｆｂが第１の閾値を超えたときソフト過電圧検出電圧Ｖｆｂに応じて乗算器２４の出力を低下させるように機能する。

ここで過電圧保護回路１００はソフト過電圧保護回路９０と同様にフィードバック電圧入力端子ＦＢと接続され、ソフト過電圧検出電圧Ｖｆｂが入力される。この過電圧保護回路１００には、第１の閾値より高い第２の閾値が設定され、ソフト過電圧検出電圧Ｖｆｂが第２の閾値を超えたことを検出して、アンド回路３２にＬレベルの過電圧検出信号を入力してアンド回路３２の出力を強制的にＬとするようにしている。力率改善制御回路１０ｓの出力端子ＤＯには、アンド回路３２からドライバ回路３４を介してスイッチング素子６をオン・オフするためのスイッチング信号が出力されていて、アンド回路３２にＬレベルの過電圧検出信号が入力されると、スイッチング素子６は強制的にオフされる。

この力率改善制御回路１０ｓが従来の力率改善制御回路１０と本質的に異なる点は、ソフト過電圧保護回路９０を設けて、乗算器２４の出力を低下させることによりインダクタ電流信号Ｉ_Lの過度な増加を抑制して、音鳴きを防止していることである。また、過電圧保護回路１００を設けて、出力直流電圧が設定値以上に上昇した場合にスイッチング素子６のオン・オフ動作を停止している。

つぎに、上述した力率改善制御回路１０ｓにおいて、過渡応答改善回路３８ｓへの許可信号Ｓ１を出力する入力電圧監視回路３９の具体的な構成について説明する。
図２は、入力電圧監視回路の具体的な構成の一例を示す回路図である。

入力電圧監視回路３９は、許可信号保持部４０と、この許可信号保持部４０に許可信号Ｓ１の切り替えタイミングを指示するタイミング検出部６０とから構成される。許可信号保持部４０は、比較器４２、トランスファゲート４４，４６、ＲＳフリップフロップ４８、Ｄ型フリップフロップ５０、インバータ５２，５４およびノア（ＮＯＲ）ゲート５６によって構成され、交流入力電圧の監視結果に応じた許可信号Ｓ１を生成・保持するものである。

許可信号保持部４０には、互いに異なる大きさの電圧信号（１．６０Ｖと１．３５Ｖ）が入力され、それらは第３の基準電圧および第４の基準電圧としてそれぞれトランスファゲート４４，４６を介して比較器４２の反転入力端子に供給されている。また、比較器４２の非反転入力端子は、コンデンサＣ４を介して接地されるとともに、抵抗Ｒ７を介して乗算器入力端子ＶＤＥＴと接続されている。コンデンサＣ４および抵抗Ｒ７はスイッチング素子６のスイッチング動作に起因する高周波ノイズを除去するためのフィルタ回路を構成している。こうして、比較器４２の非反転入力端子に交流入力電圧に比例する交流入力電圧の検出値Ｖｄｅｔが供給され、比較器４２およびトランスファゲート４４，４６によって、交流入力電圧の大きさを監視する監視回路４０Ａが構成される。

監視回路４０Ａからは、比較器４２の出力信号Ｓａが交流入力電圧の監視結果としてＲＳフリップフロップ４８の一方の入力端子Ｓに供給されている。また、ＲＳフリップフロップ４８の他方の入力端子Ｒには、後述するタイミング検出部６０からワンショット信号Ｓ２が供給されている。ＲＳフリップフロップ４８は、ワンショット信号Ｓ２がＬレベルの状態で入力端子ＳにＨ（Ｈｉｇｈ）レベルの信号が供給されると、出力端子Ｑに同じＨレベルが出力され、その後に比較器４２の出力信号ＳａがＬレベルに戻ってもその状態は変化せず、出力端子Ｑの出力信号Ｓ３がＨレベルに維持される。また、ＲＳフリップフロップ４８では、入力端子Ｓに入力される比較器４２の出力信号ＳａがＬレベルの状態で、他方の入力端子ＲがＨレベルになったとき、出力端子Ｑの出力信号Ｓ３をＬレベルに反転させる。

許可信号保持部４０は、ＲＳフリップフロップ４８、Ｄ型フリップフロップ５０、インバータ５２，５４、およびノアゲート５６によって、監視回路４０Ａによる交流入力電圧の監視結果に応じた許可信号Ｓ１を生成して保持する保持回路４０Ｂを有している。ＲＳフリップフロップ４８の出力端子Ｑは、Ｄ型フリップフロップ５０のＤ入力端子と接続され、ＲＳフリップフロップ４８の出力信号Ｓ３がＤ型フリップフロップ５０のＣＫ端子に供給されるクロック信号Ｃｋに同期して、Ｄ型フリップフロップ５０に読み込まれる。このＲＳフリップフロップ４８の出力信号Ｓ３は、前回のクロック信号Ｃｋによる読み込みから今回のクロック信号Ｃｋによる読み込みの間に比較器４２の出力信号ＳａがＨレベルになることがあれば、Ｈレベルになる。すなわち、交流入力電圧が高くて過渡応答改善回路の動作を禁止すべきと監視回路４０Ａが判断すると、ＲＳフリップフロップ４８の出力端子Ｑの出力信号Ｓ３がＨレベルになり、出力信号ＳａがＨレベルにならなければ、交流入力電圧が低いと判断してＬレベルになる。

保持回路４０ＢのＤ型フリップフロップ５０は、その出力端子Ｑがインバータ５２を介してトランスファゲート４４の第１制御端子、およびトランスファゲート４６の第２制御端子に接続されている。このインバータ５２の出力端子は、さらにインバータ５４を介してトランスファゲート４４の第２制御端子、およびトランスファゲート４６の第１制御端子に接続されている。ここで、トランスファゲート４４，４６は、Ｈレベルの信号が第１制御端子に入力され、Ｌレベルの信号が第２制御端子に入力されたとき、導通状態になって入力された信号を出力側に転送可能な状態となる。また、Ｄ型フリップフロップ５０は、その出力端子Ｑがインバータ５２と５４とを介してノアゲート５６に接続され、ノアゲート５６の出力を許可信号Ｓ１として読み出すように構成されている。ノアゲート５６には、その一方の入力端子にインバータ５４の出力信号が供給され、他方の入力端子にはＲＳフリップフロップ４８の出力信号Ｓ３が供給され、両者の否定論理和演算が行われている。

これにより許可信号Ｓ１は、Ｄ型フリップフロップ５０の出力端子Ｑからの出力信号、もしくはＲＳフリップフロップ４８の出力信号Ｓ３のいずれかがＨレベルであれば、Ｌレベルとなる信号である。すなわち、比較器４２の出力信号ＳａがＨレベルになるタイミングで出力信号Ｓ３がＨレベルとなって許可信号Ｓ１がＬレベルとなり、その後は、出力信号Ｓ３のＨレベルがＤ型フリップフロップ５０に記憶されて許可信号Ｓ１のＬレベルが維持されることになる。ここで、入力電圧監視回路３９の許可信号Ｓ１がＬレベルであるということは、交流入力電圧が高すぎると判断しているということであるから、その場合は後述のように過渡応答改善回路３８ｓの動作を禁止することになる。

監視回路４０Ａは、保持回路４０ＢのＤ型フリップフロップ５０の出力により定まるインバータ５２およびインバータ５４の出力によって制御されるヒステリシスコンパレータを構成している。ここでは、Ｄ型フリップフロップ５０の出力がＬレベルであると、トランスファゲート４４が導通して比較器４２の反転入力端子に第３の基準電圧（１．６０Ｖ）が入力される。このとき交流入力電圧の検出値Ｖｄｅｔが第３の基準電圧を超えると比較器４２の出力信号ＳａがＨレベルになり、ＲＳフリップフロップ４８がセットされる。そして、ＲＳフリップフロップ４８の出力信号Ｓ３がＨレベルになって、これがＤ型フリップフロップ５０に読み込まれる。これにより、Ｄ型フリップフロップ５０の出力がＨレベルになって、今度はトランスファゲート４６が導通して、比較器４２の反転入力端子には第４の基準電圧（１．３５Ｖ）が入力されるようになる。なお、監視回路４０Ａをヒステリシスコンパレータにしなくてもよい場合は、比較器４２の反転入力端子にひとつの基準電圧を入力しておけばよい（第３の基準電圧と第４の基準電圧が等しいことに相当）。

後述のように、タイミング検出部６０ではクロック信号ＣｋによるＤ型フリップフロップ５０の読み込み動作の直後には、ワンショット信号Ｓ２が生成される。このワンショット信号Ｓ２がＲＳフリップフロップ４８に入力されて、ＲＳフリップフロップ４８がリセットされる。その後、交流入力電圧の検出値Ｖｄｅｔが第３の基準電圧（１．６０Ｖ）を下回っても、この検出値Ｖｄｅｔが第４の基準電圧（１．３５Ｖ）を超えていればＲＳフリップフロップ４８は再度セットされ、その出力信号Ｓ３がＨレベルとなるので、Ｄ型フリップフロップ５０ではＨレベルの状態が維持される。

一方、クロック信号ＣｋによりＲＳフリップフロップ４８がリセットされてから次のクロック信号Ｃｋが発生するまでの間に、交流入力電圧の検出値Ｖｄｅｔが第４の基準電圧（１．３５Ｖ）を超えなければ、ＲＳフリップフロップ４８の出力はＬレベルのままになる。すると、この出力信号Ｓ３がＤ型フリップフロップ５０に読み込まれ、その結果、再びトランスファゲート４４が導通して比較器４２の反転入力端子に第３の基準電圧が入力されることになる。その後、交流入力電圧の検出値Ｖｄｅｔが第４の基準電圧（１．３５Ｖ）を上回っても、第３の基準電圧（１．６０Ｖ）を超えなければ、ＲＳフリップフロップ４８がリセットされたままとなるので、Ｄ型フリップフロップ５０ではＬレベルの状態が維持される。

タイミング検出部６０は、比較回路６０Ａとパルス生成回路６０Ｂから構成され、交流入力電圧が零レベル近傍に到達したタイミングを検出して、許可信号保持部４０に許可信号Ｓ１の出力の更新を指示するものである。すなわち、保持回路４０ＢでＤ型フリップフロップ５０がＲＳフリップフロップ４８の出力を読み込むことにより、許可信号Ｓ１を再設定するタイミングが指示される。比較回路６０Ａは、比較器６２、インバータ６４、およびトランスファゲート６６，６８から構成されている。この比較回路６０Ａでは、トランスファゲート６６，６８に互いに異なる大きさの電圧信号（０．３０Ｖと０．３５Ｖ）が入力され、第５の基準電圧および第６の基準電圧としてそれぞれトランスファゲート６６，６８を介して比較器６２の反転入力端子に供給されている。

比較回路６０Ａでは、比較器６２の非反転入力端子に、交流入力電圧（の絶対値）に比例する交流入力電圧の検出値Ｖｄｅｔが供給され、比較器６２の出力信号Ｓｂが、交流入力電圧の監視結果としてパルス生成回路６０Ｂに入力されている。パルス生成回路６０Ｂは、比較回路６０Ａの出力信号Ｓｂに基づき、交流入力電圧の検出値Ｖｄｅｔが低下して第５の基準電圧（０．３０Ｖ）に達するタイミングでクロック信号Ｃｋを立ち上げる。このとき、比較回路６０Ａに供給される第５の基準電圧（０．３０Ｖ）は、第３および第４の基準電圧より小さく設定され、この第５の基準電圧（０．３０Ｖ）を基準にして交流入力電圧を監視し、交流入力電圧が零レベル近傍に到達するタイミングを決定している。

比較回路６０Ａでは、比較器６２の出力端子が、トランスファゲート６６の第１制御端子、およびトランスファゲート６８の第２制御端子に接続されている。比較器６２の出力端子は、さらにインバータ６４を介してトランスファゲート６６の第２制御端子、およびトランスファゲート６８の第１制御端子に接続されている。なお、第６の基準電圧（０．３５Ｖ）は、第３および第４の基準電圧（１．６０Ｖ、１．３５Ｖ）より小さく、かつ第５の基準電圧（０．３０Ｖ）より大きく設定されることにより、比較器６２にヒステリシスを持たせている。すなわち、比較器６２の出力信号ＳｂがＨレベルであれば、トランスファゲート６６が導通して比較器６２の反転入力端子に第５の基準電圧（０．３０Ｖ）が入力される。また、比較器６２の出力信号ＳｂがＬレベルであれば、トランスファゲート６８が導通して比較器６２の反転入力端子に第６の基準電圧（０．３５Ｖ）が入力される。この構成により、全波整流された交流入力電圧の検出値Ｖｄｅｔが減少して零レベル近傍に近づき、第５の基準電圧（０．３０Ｖ）を下回ったとき、比較器６２の出力信号ＳｂがＨレベルからＬレベルに反転する。そして、全波整流された交流入力電圧の検出値Ｖｄｅｔの減少が終了して増加に転じ、その値が第６の基準電圧（０．３５Ｖ）を超えたときに比較器６２の出力信号ＳｂがＬレベルからＨレベルに反転する。すなわち、比較回路６０Ａでは、全波整流された交流入力電圧の検出値Ｖｄｅｔが零レベル近傍になったときに、Ｌレベルの短パルスの出力信号Ｓｂが比較器６２から出力される。

パルス生成回路６０Ｂは、インバータ７０、Ｎチャネル型のＭＯＳＦＥＴ７２、定電流源７４、コンデンサＣ５、インバータ７６，７８およびノアゲート８０から構成されている。ここでは、比較回路６０Ａの出力信号Ｓｂをインバータ７０で反転してクロック信号Ｃｋを生成している。このクロック信号Ｃｋは、Ｎチャネル型のＭＯＳＦＥＴ７２のゲート端子、ノアゲート８０の一方の入力端子、および許可信号保持部４０のＤ型フリップフロップ５０のＣＫ端子に供給される。

Ｎチャネル型のＭＯＳＦＥＴ７２と定電流源７４は、電源Ｖｃｃと接地との間で直列に接続されている。ＭＯＳＦＥＴ７２のドレイン端子と定電流源７４との接続点は、インバータ７６の入力端子に接続される。また、ＭＯＳＦＥＴ７２のドレイン端子と定電流源７４との接続点は、コンデンサＣ５を介して接地されている。定電流源７４とコンデンサＣ５は積分回路を構成していて、クロック信号Ｃｋの立ち下がりを遅延させて伝達する働きをするものである。すなわち、クロック信号Ｃｋが立ち下がると、ＭＯＳＦＥＴ７２がオフ（遮断）してコンデンサＣ５による定電流源７４の定電流の積分が開始される。そして、コンデンサＣ５の積分電圧（コンデンサＣ５の両端電圧）がインバータ７６の閾値電圧に達すると、インバータ７６の出力がＨレベルからＬレベルに反転し、このとき初めてクロック信号Ｃｋの立ち下がりがインバータ７８に伝達されるのである。また、クロック信号Ｃｋが立ち上がると、ＭＯＳＦＥＴ７２がオン（導通）してコンデンサＣ５が即座に放電され、インバータ７６，７８の出力がそれぞれＨレベル、Ｌレベルになる。インバータ７８の出力信号はノアゲート８０の他方の入力端子に入力される。

こうして、ノアゲート８０では、クロック信号ＣｋとＭＯＳＦＥＴ７２のドレイン端子の電圧Ｖｄにより定まるインバータ７８の出力との否定論理和演算が行われる。したがって、クロック信号ＣｋがＨレベルのときはノアゲート８０の一方の入力（クロック信号Ｃｋ）がＨレベルであるため、ノアゲート８０の出力は常にＬレベルとなる。一方、クロック信号ＣｋがＨレベルからＬレベルに立ち下がると、その直後はコンデンサＣ５の積分電圧がインバータ７６の閾値電圧に達していないので、ノアゲート８０の２つの入力がともにＬレベルとなるため、ノアゲート８０の出力はＨレベルとなる。その後、コンデンサＣ５の積分電圧がインバータ７６の閾値電圧に達するとインバータ７８の出力がＨレベルになるため、ノアゲート８０の出力はＬレベルとなる。したがって、ノアゲート８０からは、定電流源７４とコンデンサＣ５とインバータ７６の閾値電圧とで決まる時間幅を有するＨレベルのワンショット信号Ｓ２が生成され、クロック信号Ｃｋの立ち下がりに同期して出力される。

上述のように、全波整流された交流入力電圧の検出値Ｖｄｅｔが零レベル近傍になると、比較器６２からはＬレベルの短パルス信号Ｓｂが出力され、このときクロック信号Ｃｋは信号Ｓｂを反転したＨレベルの短パルス信号となる。保持回路４０ＢのＤ型フリップフロップ５０は、クロック信号Ｃｋの立ち上がりで読み込み動作を行い、ＲＳフリップフロップ４８はクロック信号Ｃｋの立ち下がりに同期したワンショット信号Ｓ２でリセットされる。これにより、交流入力電圧の半周期が終了して交流入力電圧の検出値Ｖｄｅｔが零レベル近傍になると、まずＲＳフリップフロップ４８の状態をＤ型フリップフロップ５０に記憶し、直後にＲＳフリップフロップ４８をリセットして次の半周期における監視回路４０Ａからの出力信号Ｓａに備える。

つぎに、交流入力電圧に比例する交流入力電圧の検出値Ｖｄｅｔを受けて入力電圧監視回路３９が許可信号Ｓ１を生成したとき、過渡応答特性を改善する過渡応答改善回路３８ｓについて説明する。

図３は、過渡応答改善回路の具体的な構成の一例を示す回路図である。
過渡応答改善回路３８ｓは、図１２に示す従来の過渡応答改善回路３８とは異なり、比較器１８とＰチャネル型のＭＯＳＦＥＴ２２との間にフリップフロップ回路８２、インバータ８４，８６およびナンド（ＮＡＮＤ）ゲート８８からなる回路を介在させている。比較器１８の出力端子は、インバータ８４を介してフリップフロップ回路８２のセット入力端子Ｓと接続され、フリップフロップ回路８２のリセット入力端子Ｒには入力電圧監視回路３９から許可信号Ｓ１がナンドゲート８８を介して供給されている。ナンドゲート８８には後述のフリップフロップ回路９８の出力も入力されているが、ここではフリップフロップ回路９８の出力がＨレベルであるとする。そして、フリップフロップ回路８２の出力端子Ｑは、インバータ８６を介してＭＯＳＦＥＴ２２のゲート端子と接続されている。

この過渡応答改善回路３８ｓは、入力電圧監視回路３９からの許可信号Ｓ１がＨレベルであると、フリップフロップ回路８２にリセット信号が入力されていない状態となる。この状態でフィードバック電圧入力端子ＦＢからの帰還電圧が減少して基準電圧源１６の出力である第２の基準電圧（２．４Ｖ）に達すると、フリップフロップ回路８２にセット信号が入力され、その出力端子Ｑからの信号Ｑ（信号と端子に同じ符号を付す）がＨレベルとなる。したがって、その信号Ｑがインバータ８６で反転されＬレベルの信号となってＭＯＳＦＥＴ２２のゲート端子に印加されるため、ＭＯＳＦＥＴ２２がオン（導通）する。こうして、電圧誤差増幅回路１４のコンデンサＣ２には定電流源２０からの電流が注入され、コンデンサＣ２の両端電圧である電圧誤差信号Ｖｅｒを強制的に増加させる。なお、定電流源２０は、例えば抵抗などの、ＭＯＳＦＥＴ２２がオンしたときに有限の電流（一定でなくてもよい）をコンデンサＣ２に注入する電流源の機能をもつ他の回路要素に置き換えてもよい。

反対に、入力電圧監視回路３９からの許可信号Ｓ１がＬレベルになると、フリップフロップ回路８２はリセット状態を保持する。この場合、比較器１８の出力レベルが何であろうと、すなわち負荷８への出力電圧が低下しても、フリップフロップ回路８２の出力端子ＱはＬレベルに保持されるから、ＭＯＳＦＥＴ２２のゲート端子がＨレベルとなる。そこで、ＭＯＳＦＥＴ２２はオフとなって電圧誤差増幅回路１４のコンデンサＣ２に電流は流れ込まない。すなわち、過渡応答改善回路３８ｓの動作は禁止される。したがって、入力電圧監視回路３９からの許可信号Ｓ１に応じて過渡応答改善回路３８ｓでは出力増加動作が許可され、あるいは禁止されることになる。

つぎに、ソフト過電圧保護回路９０とそのソフトＯＶＰ機能について説明する。
図４は、ソフトＯＶＰ機能をもったソフト過電圧保護回路の具体的構成を示す回路図である。

ソフト過電圧保護回路（以下、ソフトＯＶＰ回路という。）９０は、電圧検出部９０ａ、および信号出力部９０ｂから構成されている。電圧検出部９０ａは、フィードバック電圧入力端子ＦＢより入力されるソフト過電圧検出電圧（以下、ソフトＯＶＰ用電圧信号ともいう。）Ｖｆｂを検出してそれを電流信号に変換する。信号出力部９０ｂは、当該電流信号を基にゲイン調整信号としてのバイアス電流を生成して乗算器２４に入力する。

電圧検出部９０ａは、非反転入力端子がフィードバック電圧入力端子ＦＢと接続されたオペアンプ９２と、一端が接地された抵抗Ｒ８と、ＭＯＳトランジスタＱ８〜Ｑ１０とから構成されている。オペアンプ９２は、その反転入力端子が抵抗Ｒ８とＭＯＳトランジスタＱ８との接続点に接続され、その出力端子がＭＯＳトランジスタＱ８のゲート端子に接続されている。ＭＯＳトランジスタＱ８のドレイン端子は別のＭＯＳトランジスタＱ９を介して電源Ｖｃｃに接続される。ＭＯＳトランジスタＱ８のソース端子は、抵抗Ｒ８を介して接地されている。オペアンプ９２の２つの入力端子はイマジナリショート（仮想短絡）しているので、ＭＯＳトランジスタＱ８と抵抗Ｒ８の接続点の電位はフィードバック電圧入力端子ＦＢに入力される直流出力電圧Ｖｏｕｔの分圧値、すなわちソフトＯＶＰ用電圧信号Ｖｆｂに等しい。そのため、抵抗Ｒ８にはソフトＯＶＰ用電圧信号Ｖｆｂに比例した電流が流れる。

また、ＭＯＳトランジスタＱ９とＱ１０はカレントミラー回路を構成している。したがって、ＭＯＳトランジスタＱ１０のソース端子からは、ソフトＯＶＰ用電圧信号Ｖｆｂに比例した過電圧防止電流Ｉｃが信号出力部９０ｂに入力される。

信号出力部９０ｂは、定電流源９４，９６および４つのＭＯＳトランジスタＱ１１〜Ｑ１４から構成されている。ここでは、ＭＯＳトランジスタＱ１１とＱ１２によって前段のカレントミラー回路を構成し、ＭＯＳトランジスタＱ１３とＱ１４によって後段のカレントミラー回路を構成している。

前段のカレントミラー回路には、入力側のＭＯＳトランジスタＱ１１と並列に定電流源９４が設けられ、電圧検出部９０ａから供給される過電圧防止電流Ｉｃは、定電流源９４とＭＯＳトランジスタＱ１１のドレイン端子に分流するように流れる。また、後段のカレントミラー回路には出力側のＭＯＳトランジスタＱ１４と並列に定電流源９６が設けられている。定電流源９６は、図示しない回路により生成された定電圧信号Ｖｂｉａｓが制御信号として入力され、この定電圧信号Ｖｂｉａｓにより定電流源９６の定電流Ｉｂｉａｓ０の大きさが決められている。定電流源９４の定電流値Ｉ９４は、ソフト過電圧検出電圧Ｖｆｂに対する上記第１の閾値に対応する電流値であって、定電流源９４によってソフトＯＶＰを判断する閾値電流値が規定されている。過電圧防止電流Ｉｃが定電流値Ｉ９４を超えて流れるとき、後段のカレントミラー回路からその差分に比例した大きさで変動する電流信号である過電圧防止信号Ｉｄが出力される。そして、定電流源９６からの定電流Ｉｂｉａｓ０に過電圧防止信号Ｉｄを加算したバイアス電流Ｉｂｉａｓが乗算器２４に供給される。

こうして乗算器２４には、ゲイン調整信号としてバイアス電流Ｉｂｉａｓが供給されるとともに、第１の入力信号である電圧誤差信号Ｖｅｒと全波整流器４の出力電圧の検出値（分圧値）に対応する第２の入力信号Ｖｄｅｔが入力される。乗算器２４の構成および動作の詳細については後述するが、乗算器２４は第１と第２の入力信号の乗算を行い、さらにこれをバイアス電流Ｉｂｉａｓで除する（割り算する）ように動作する。すなわち、この乗算器２４のゲインが上述のようにソフトＯＶＰ回路９０の過電圧防止信号Ｉｄを定電流源９６からの定電流Ｉｂｉａｓ０に加算したバイアス電流Ｉｂｉａｓに反比例して変化する。そこで、ソフトＯＶＰ用電圧信号Ｖｆｂが増大してソフトＯＶＰ機能が働くと、バイアス電流Ｉｂｉａｓを増加させて電流誤差増幅回路２６の非反転入力端子へ入力される電流基準信号Ｖｍｕｌを低下させることができる。これによりインダクタ電流Ｉ_Lおよび直流出力電圧Ｖｏｕｔの過度な上昇を抑制することができる。

また、本実施の形態に係る力率改善制御回路１０ｓでは、過渡応答改善回路３８ｓとソフトＯＶＰ回路９０を組み合わせ、さらにソフトＯＶＰ機能が働き始めるソフトＯＶＰ用電圧信号Ｖｆｂの値を、スイッチングを停止してしまう過電圧保護（ＯＶＰ）機能が働き始めるソフトＯＶＰ用電圧信号Ｖｆｂの値より低く設定している。こうすることにより、従来の力率改善型スイッチング電源装置が有していた過渡応答特性を改善する場合の課題を解決することができる。すなわち、過渡応答改善回路３８ｓによりインダクタ電流Ｉ_Lおよび直流出力電圧Ｖｏｕｔが上昇を始めると、過電圧保護回路１００が働き始める前にソフト過電圧保護回路９０が動作してその上昇を抑制することにより、インダクタ電流Ｉ_Lおよび直流出力電圧Ｖｏｕｔの過度な上昇を抑えて、スイッチング停止→出力低下→ＯＶＰが外れてスイッチング再開→出力上昇→オーバーシュート→ＯＶＰ機能によりスイッチング動作が停止する、という繰り返しを防ぐことができる。

つぎに、上述した力率改善制御回路１０ｓで使用可能なアナログ乗算器について説明する。
図５は、乗算器をアナログ回路で構成した場合の例であるアナログ乗算器を示す回路図である。

アナログ乗算器２４ｓは、Ｖ／Ｉ変換部２４ａ、信号入力部２４ｂ、演算部２４ｃ、および信号出力部２４ｄから構成されている。信号出力部２４ｄからは、第１の入力信号である電圧誤差信号Ｖｅｒと第２の入力信号である交流入力電圧の検出値Ｖｄｅｔとの積をゲイン調整用の電流信号でもあるバイアス電流Ｉｂｉａｓで除した値に相当する電圧信号Ｖｍｕｌを出力する。Ｖ／Ｉ変換部２４ａは、定電流源１０２と、抵抗Ｒ１１，Ｒ１２と、第１の差動対をなすＭＯＳトランジスタＱ１６，Ｑ１７と、基準電圧電源１０４と、第１のカレントミラー回路を構成するＮＰＮ型のバイポーラトランジスタＱ１８，Ｑ１９を有している。ここでは、ＭＯＳトランジスタＱ１６のゲート端子に電流信号Ｉｅｒを規定する第１の入力信号（電圧誤差信号）Ｖｅｒが入力されている。

信号入力部２４ｂは、定電流源１０６と、トランジスタ対を構成するＮＰＮ型のバイポーラトランジスタＱ２０，Ｑ２１と、第２の差動対をなすＰＮＰ型のバイポーラトランジスタＱ２２，Ｑ２３と、抵抗Ｒ１３，Ｒ１４を有し、差動回路を構成している。定電流源１０６はバイアス電流Ｉｂｉａｓを生成するものであり、具体的には図４に示すソフト過電圧保護回路（ソフトＯＶＰ回路）９０などで構成される。信号入力部２４ｂでは、ゲイン調整の機能も果たすこのバイアス電流Ｉｂｉａｓが定電流源１０６から供給される。バイポーラトランジスタＱ２２のベース端子は乗算器入力端子ＶＤＥＴに接続され、第２の入力信号である交流入力電圧の検出値Ｖｄｅｔが入力され、信号入力部２４ｂが差動回路としてこれを接地電位（ＧＮＤの電位）と比較し、その差動出力が次段の演算部２４ｃに入力されている。

演算部２４ｃは、第２のカレントミラー回路を構成するＭＯＳトランジスタＱ２４，Ｑ２５と、第３の差動対をなすＮＰＮ型のバイポーラトランジスタＱ２６，Ｑ２７と、第３のカレントミラー回路を構成するＮＰＮ型のバイポーラトランジスタＱ２８，Ｑ２９を有している。ここでは、Ｖ／Ｉ変換部２４ａからの電流信号Ｉｅｒが第３のカレントミラー回路に入力され、信号入力部２４ｂの差動出力が第３の差動対のベース端子に入力されている。

信号出力部２４ｄは、第４のカレントミラー回路を構成するＭＯＳトランジスタＱ３０，Ｑ３１と、第５のカレントミラー回路を構成するＭＯＳトランジスタＱ３２，Ｑ３３と、出力用の抵抗Ｒ１５を有している。この信号出力部２４ｄには、演算部２４ｃから出力される電流信号が第４のカレントミラー回路の入力側のＭＯＳトランジスタＱ３０に供給されている。そして、第５のカレントミラー回路の出力側のＭＯＳトランジスタＱ３３のドレイン端子と抵抗Ｒ１５との接続点の電圧信号Ｖｍｕｌが、アナログ乗算器２４ｓの乗算結果として出力される。

さて、一般にバイポーラトランジスタでは、下記（１）式で規定されるコレクタ電流Ｉｃが流れる。
Ｉｃ＝Ｉｏ×ｅｘｐ（Ｖｂｅ／Ｖｔ）…（１）
Ｉｏは逆方向コレクタ飽和電流、Ｖｔは熱電圧（＝ｋＴ／ｑ）であって、いずれも定数であり、Ｖｂｅはベースエミッタ間電圧値である。

いま、信号入力部２４ｂにおいて、バイポーラトランジスタＱ２０，Ｑ２１のベースエミッタ間電圧値をそれぞれＶ２０，Ｖ２１、コレクタ電流をそれぞれＩ２０，Ｉ２１とする。作動対をなすバイポーラトランジスタＱ２０，Ｑ２１のエミッタ間の電位差ΔＶ１は、
ΔＶ１＝Ｖ２１−Ｖ２０…（２）
である。さらに、式（１）をＶｂｅについて書きなおすと、
Ｖｂｅ＝Ｖｔ×ｌｎ（Ｉｃ／Ｉｏ）…（３）
となるから、式（２）は次のようにあらわすことができる。

ΔＶ１＝Ｖｔ×ｌｎ（Ｉ２１／Ｉｏ）−Ｖｔ×ｌｎ（Ｉ２０／Ｉｏ）
＝Ｖｔ×ｌｎ（Ｉ２１／Ｉ２０）…（４）
同様に、演算部２４ｃのバイポーラトランジスタＱ２６，Ｑ２７では、コレクタ電流をそれぞれＩ２６，Ｉ２７、ベースエミッタ間電圧値をそれぞれＶ２６，Ｖ２７とすると、バイポーラトランジスタＱ２６，Ｑ２７のベース間の電位差ΔＶ２について式（５）が成り立つ。

ΔＶ２＝Ｖｔ×ｌｎ（Ｉ２６／Ｉ２７）…（５）
バイポーラトランジスタＱ２０，Ｑ２１とＱ２６，Ｑ２７では、ベースエミッタ間の電位差ΔＶ１とΔＶ２が等しいことから、コレクタ電流Ｉ２０，Ｉ２１とＩ２６，Ｉ２７の間に以下の関係が成立する。

（Ｉ２６／Ｉ２７）＝（Ｉ２１／Ｉ２０）…（６）
ａ／ｂ＝ｃ／ｄであれば、（ａ−ｂ）／（ａ＋ｂ）＝（ｃ−ｄ）／（ｃ＋ｄ）となることから、式（６）は以下の式（７）のように書き換えることができる。

（Ｉ２６−Ｉ２７）／（Ｉ２６＋Ｉ２７）＝（Ｉ２１−Ｉ２０）／（Ｉ２１＋Ｉ２０）
…（７）
演算部２４ｃでは、バイポーラトランジスタＱ２６，Ｑ２７のコレクタ電流の差分（＝Ｉ２６−Ｉ２７）が信号出力部２４ｄへの電流出力Ｉｏｕｔとなる。そこで、Ｉ２１＋Ｉ２０をＩ１、Ｉ２６＋Ｉ２７をＩ２、Ｉ２１−Ｉ２０をΔｉとすると、式（７）を
Ｉｏｕｔ＝Ｉ２×Δｉ／Ｉ１…（８）
に書き換えることができる。すなわち、演算部２４ｃは、Ｉ２×Δｉの乗算器として機能し、Ｉ１の除算器としても機能することがわかる。

したがって、アナログ乗算器２４ｓでは、Ｖ／Ｉ変換部２４ａに入力される電圧誤差信号Ｖｅｒで規定される電流信号ＩｅｒによってＩ２（＝Ｉ２６＋Ｉ２７）の大きさが決定される。また、バイポーラトランジスタＱ２２のベース端子に印加される第２の入力信号ＶｄｅｔによってΔｉ（＝Ｉ２１−Ｉ２０）の大きさが決定され、信号入力部２４ｂの定電流源１０６で制御信号（Ｖｂａｉｓ）によりＩ１（＝Ｉ２１＋Ｉ２０）となるバイアス電流Ｉｂｉａｓの大きさが決定される。その結果、アナログ乗算器２４ｓの出力となる電圧信号Ｖｍｕｌは、第１の入力信号（電圧誤差信号）Ｖｅｒと第２の入力信号（交流入力電圧の検出値）Ｖｄｅｔとの積をバイアス電流Ｉｂｉａｓで除した商に相当する大きさになる。なお、バイポーラトランジスタＱ２２，Ｑ２３はエミッタフォロワとして機能し、ΔＶ１（＝Ｖ２１−Ｖ２０）は小さいのでこれを無視すると、Δｉは第２の入力信号Ｖｄｅｔに比例することになる。

図６は、負荷急増時における過渡応答改善回路の動作を説明するためのタイミング図である。
いま、同図（Ａ）に示す負荷電流が時刻ｔ０で増加を始めるも、急増した負荷に対応しきれず、同時に同図（Ｂ）に示す出力電圧Ｖｏｕｔの検出値Ｖｆｂが減少し始めた場合を考える。同図（Ｃ）には乗算器２４に出力される電圧誤差信号Ｖｅｒの波形を示す。ここで、出力電圧Ｖｏｕｔが減少して時刻ｔ１にフィードバック電圧入力端子ＦＢからの帰還電圧（ソフト過電圧検出電圧）Ｖｆｂが第２の基準電圧（２．４Ｖ）以下になると比較器１８の出力が立ち下がって、過渡応答改善回路３８ｓでは直流出力電力の低下が判定される。比較器１８が反転すると、電圧誤差増幅回路１４の出力側に接続されたコンデンサＣ２には定電流源２０からの定電流が加えられる（入力電圧監視回路３９から許可信号Ｓ１はＨレベルであるとしている。）。コンデンサＣ２への定電流の注入はソフト過電圧検出電圧Ｖｆｂが再び第２の基準電圧（２．４Ｖ）に達する時刻ｔ２まで続き、この間にコンデンサＣ２は素早く充電され、オンデューティが広がって、負荷電圧Ｖｏｕｔの上昇スピードが高められる。

そして、ソフト過電圧検出電圧Ｖｆｂがソフト過電圧保護回路９０の閾値（第１の閾値）Ｖｔｈ１を超えて増加する時刻ｔ３になってソフト過電圧保護回路９０の動作が開始され、負荷電圧Ｖｏｕｔが上昇しすぎないように、オンデューティを狭めることができる。ソフト過電圧保護回路９０の動作は、ソフト過電圧検出電圧Ｖｆｂがソフト過電圧保護回路９０の閾値（第１の閾値）Ｖｔｈ１まで低下する時刻ｔ４まで継続される。また、ソフト過電圧保護回路９０の閾値を過電圧保護回路１００の閾値よりも低い値に設定することで、過電圧保護動作における音鳴きを抑制することもできる。

また、ソフト過電圧保護動作により緩やかにオンデューティが狭められ、負荷電圧Ｖｏｕｔの上昇が抑制されるため、図６のような負荷急増時においても、出力電圧の低下と上昇を繰り返すことなく出力電圧Ｖｏｕｔを所望の値に近づけることができる。

図７は、力率改善制御回路の起動時における過渡応答改善回路の動作を説明するためのタイミング図である。
図７において、力率改善制御回路１０ｓの起動時（時刻ｔ１０以前）には、フィードバック電圧入力端子ＦＢからの帰還電圧（ソフト過電圧検出電圧）Ｖｆｂが零から上昇を開始する。いま、図１には示していない制御回路から起動時にリセット信号ＲＥＳＥＴを供給するようにして、図３に示すフリップフロップ回路９８をリセット状態としたとする。これにより、フリップフロップ回路９８から過渡応答改善回路３８ｓのナンドゲート８８にＬレベルの信号Ｑが入力され、フリップフロップ回路８２をリセット状態に保つことができる。したがって、起動直後のソフト過電圧検出電圧Ｖｆｂが低い状態で過渡応答改善回路３８ｓの動作を禁止することができる。この過渡応答改善回路３８ｓの動作の禁止は、ソフト過電圧検出電圧Ｖｆｂが第２の基準電圧（２．４Ｖ）に達して比較器１８の出力がＨレベルとなり、フリップフロップ回路９８がセットされてその出力がＨレベルになるまで継続される。

図８は、交流入力電圧の変化と、それに対応する過渡応答改善のための許可信号を示す図である。
図８（Ａ）では、交流入力電圧（の絶対値）に比例する検出値Ｖｄｅｔに対応する波形を示しており、Ａ期間、Ｂ期間、Ｃ期間およびＤ期間でそれぞれのピーク電圧値が異なっている。

Ａ期間では、交流入力電圧の検出値Ｖｄｅｔのピーク電圧値が第３の基準電圧（１．６Ｖ）を下回っているものの、第４の基準電圧として設定された１．３５Ｖは超えている。そのため、許可信号Ｓ１は反転することなくＨレベルのまま維持され、過渡応答改善回路３８ｓに許可信号Ｓ１を送る。

Ｂ期間では、交流入力電圧の検出値Ｖｄｅｔのピーク電圧値は、第３の基準電圧として設定された１．６Ｖを超えている。このような場合には、交流入力電圧が高いと判断して、交流入力電圧の検出値Ｖｄｅｔが１．６Ｖを超えたタイミング（時刻ｔ２１）で、過渡応答改善回路３８ｓに対して出力される許可信号Ｓ１がＨレベルからＬレベルに変更され、過渡応答改善動作が禁止される。

Ｃ期間では、検出値Ｖｄｅｔのピーク電圧値が第３の基準電圧（１．６Ｖ）を下回っているものの、第４の基準電圧として設定された１．３５Ｖは超えている。そのため、許可信号Ｓ１は反転することなくＬレベルのまま維持され、過渡応答改善回路３８ｓには許可信号を送らない。

Ｄ期間になって、検出値Ｖｄｅｔのピーク電圧値が第４の基準電圧（１．３５Ｖ）を下回るようになると、検出値Ｖｄｅｔが第５の基準電圧である０．３Ｖになるタイミング（時刻ｔ２２）で許可信号Ｓ１をＬレベルからＨレベルに変更する。そして、許可信号Ｓ１がＨレベルになったことにより、過渡応答改善回路３８ｓにおける過渡応答改善動作が許可される。この許可信号Ｓ１をＨレベルに反転するタイミングは、インダクタ電流が急激に変化しないように、交流入力電圧の位相角の低いところに設定されている。

このように、図２の入力電圧監視回路３９における交流入力電圧の検出は、交流入力電圧のピーク値がある閾値以上になったときに交流入力電圧が高いと判断して、許可信号Ｓ１を決定している。

なお、図２の入力電圧監視回路３９では、その許可信号保持部４０の監視回路４０Ａに交流入力電圧に比例する検出値Ｖｄｅｔを入力して、そのピーク値を監視するようにしているが、監視回路で交流入力電圧の平均電圧値を監視することも可能である。その場合、検出値Ｖｄｅｔを平均化回路（例えば、増幅器とローパスフィルタの直列回路など）に入力し、交流入力電圧の検出値Ｖｄｅｔに替えてこの平均化回路の出力を図２に示す比較器４２に入力するようにすればよい。なお、この場合、第３の基準電圧と第４の基準電圧の値は見直しをしておく。

図９は、交流入力の平均入力電圧の変化に対応する過渡応答改善のための許可信号を示す図である。
ここでは、同図（Ｂ）に示す交流入力電圧の平均電圧が閾値Ｖｔｈ３（交流入力電圧の検出値Ｖｄｅｔを比較器４２に入力する場合の第３の基準電圧に相当する電圧。）以上となるタイミングｔ３１で、過渡応答改善のための許可信号Ｓ１（同図（Ｃ））をＬレベルに反転している。これにより、交流入力電圧が高いときは、ソフト過電圧検出電圧Ｖｆｂが過渡応答改善回路３８ｓの第２の基準電圧（２．４Ｖ）以下になっても、過渡応答改善動作を機能させないようにすることができる。

［実施の形態２］
つぎに、この発明の実施の形態２に係る力率改善型スイッチング電源装置について説明する。図１０は、本発明の実施の形態２に係る力率改善制御回路の構成を示す回路図である。ここでも、従来の力率改善制御回路１０を力率改善制御回路１０ｔに置き換えた以外は、図１２に示す従来の力率改善型スイッチング電源装置と同じ構成である。

力率改善制御回路１０ｔは、直流出力電圧Ｖｏｕｔを安定化しながら、交流の商用電源２側に流れる電流を交流入力電圧と同位相の正弦波状に制御するものであって、そのフィードバック電圧入力端子ＦＢは、ＯＴＡ１５の一方の入力端子（反転入力端子）と接続されている。ＯＴＡ１５の他方の入力端子（非反転入力端子）には、直流出力電圧Ｖｏｕｔに対する電圧指令値（第１の基準電圧：例えば、２．５Ｖ）を設定する基準電圧源１２が接続されている。電圧誤差増幅回路１４は、電圧信号を電流信号に変換するＯＴＡ１５並びにその出力端子とＧＮＤとの間にそれぞれ接続されているＯＴＡ１５からの電流を電圧に変換するためのコンデンサＣ２および位相補償のための抵抗Ｒ６とコンデンサＣ３の直列回路によって構成されている。この電圧誤差増幅回路１４では、直流出力電圧Ｖｏｕｔの検出値と基準電圧源１２の電圧指令値との差を増幅した電圧誤差信号Ｖｅｒを生成する。この電圧誤差信号ＶｅｒはコンデンサＣ２の両端電圧であり、過渡応答特性改善時には過渡応答改善回路３８ｔからの電流信号により強制的に増加されて、乗算器２４の第１入力端子に供給されている。

全波整流器４とインダクタＬ１との接続点には、抵抗Ｒ１，Ｒ２からなる直列抵抗回路の一端が接続され、その他端は接地されている。力率改善制御回路１０ｔでは、その乗算器入力端子ＶＤＥＴ１と乗算器２４の第２入力端子とが接続されており、ここから全波整流器４の出力電圧の検出値（この場合は分圧値）Ｖｄｅｔが乗算器２４に入力されている。また、図４に示したソフト過電圧保護回路９０からは、直流出力電圧に比例するソフト過電圧検出電圧に基づいて生成されたバイアス電流Ｉｂｉａｓが乗算器２４に供給される。

全波整流器４とインダクタＬ１との接続点には、さらに抵抗Ｒ１６，Ｒ１７からなる直列抵抗回路の一端が接続され、その他端は接地されるとともに、抵抗Ｒ１７と並列にコンデンサＣ６が設けられている。力率改善制御回路１０ｔの入力端子ＶＤＥＴ２は、全波整流器４で全波整流された交流入力電圧の平均値を表す信号である平均値電圧Ｖａｖｅを入力する端子であり、抵抗Ｒ１６，Ｒ１７の接続点がこの入力端子ＶＤＥＴ２に接続されている。

過渡応答改善回路３８ｔは、基準電圧源１６、比較器１８、およびＰチャネル型のＭＯＳＦＥＴ２２から構成され、この比較器１８には、基準電圧源１６から電圧誤差増幅回路１４への電圧指令値である２．５Ｖより低い第２の基準電圧（例えば、２．４Ｖ）が出力されている。そして、直流出力電圧Ｖｏｕｔの検出値Ｖｆｂがこの第２の基準電圧以下であれば、ＭＯＳＦＥＴ２２をオンにして、電圧誤差増幅回路１４の出力を強制的に増加させて過渡応答特性を改善するものである。

また、入力電圧監視回路３９ｓは、乗算器入力端子ＶＤＥＴ１とは別の入力端子ＶＤＥＴ２と接続され、この入力電圧監視回路３９ｓを構成するＯＴＡ４３の反転入力端子に交流入力電圧の平均値を表す平均値電圧Ｖａｖｅが供給されている。ＯＴＡ４３の非反転入力端子には、一端が接地された基準電圧源４１が接続され、その出力端子はダイオード４５を介して過渡応答改善回路３８ｔのＭＯＳＦＥＴ２２と接続されている。ここでは、平均値電圧Ｖａｖｅを第７の基準電圧（例えば、第３の基準電圧と等しい１．６Ｖ）と比較しながら、ダイオード４５をオン（導通）・オフ（非導通）して、過渡応答改善回路３８ｔに対して過渡応答特性を改善するための許可信号Ｓ４を出力するように動作する。この場合の許可信号Ｓ４は、平均値電圧Ｖａｖｅが第７の基準電圧より低い場合にのみ、ダイオード４５から電流を吐き出すことによって形成されるものであって、しかもその大きさは平均値電圧Ｖａｖｅの値が小さくなればなる程、大きな電流値として出力される。

上述した入力電圧監視回路３９ｓでは、基準電圧源４１によって設定される第７の基準電圧の大きさや、直列抵抗Ｒ１６，Ｒ１７の抵抗値を調整して、商用電源２から供給される交流入力電圧の平均値に応じて、電圧誤差増幅回路１４の出力を増大させることができる。すなわち、交流入力電圧の平均値が高ければ、過渡応答改善回路３８ｔの改善効果を連続的に小さくするように変化させ、基準電圧（ここでは、１．６Ｖ）以上になれば、過渡応答改善動作を禁止するように機能している。

なお、乗算器２４の乗算結果は、電流誤差増幅回路２６の非反転入力端子へ電流基準信号Ｖｍｕｌとして出力されるが、電流基準信号Ｖｍｕｌによって生成される力率改善制御回路１０ｔにおけるスイッチング素子６に対するＰＷＭ制御信号は、上述した実施の形態１の場合と同じである。

［実施の形態３］
図１１は、本発明の実施の形態３に係る力率改善制御回路の構成を示す回路図である。
この力率改善制御回路１０ｓでは、ＯＴＡ１５を用いた電圧誤差増幅回路１４に代えて、電圧モードアンプ（オペアンプ）１５ａを用いた電圧誤差増幅回路１４ｓを採用した点に特徴がある。力率改善制御回路１０ｓの他の構成については、図１に示す実施の形態１と対応する符号を付けて、それらの説明を省略する。

ここでは、電圧モードアンプ１５ａの出力端子から乗算器２４へ、乗算器２４の第１の入力信号である電圧誤差信号Ｖｅｒが抵抗Ｒ１８を介して供給されている。また、電圧モードアンプ１５ａの出力端子は端子ＦＢ２と接続されている。２つの端子ＦＢ１，ＦＢ２の間に抵抗ＲａとコンデンサＣａとからなる位相補償回路を接続する。これにより、過渡応答改善回路３８ｓが作動すると、過渡応答改善回路３８ｓから出力される電流が抵抗Ｒ１８を介してコンデンサＣａに流れ、主にこの電流により抵抗Ｒ１８の両端に電圧が発生すること、および過渡応答改善回路３８ｓからの電流の一部がコンデンサＣａを充電して電圧モードアンプ１５ａの出力端子の電圧が上昇することにより、電圧誤差信号Ｖｅｒが強制的に増加されて過渡応答が改善される。

なお、電圧モードアンプ１５ａを用いた電圧誤差増幅回路１４ｓは、実施の形態２にも適用することができる。

２ 商用電源
４ 全波整流器
６ スイッチング素子
８ 負荷
１０，１０ｓ，１０ｔ 力率改善制御回路
１２ 基準電圧源（第１の基準電圧：２．５Ｖ）
１４ 電圧誤差増幅回路
１５ トランスコンダクタンスアンプ（ＯＴＡ）
１５ａ 電圧モードアンプ
１６ 基準電圧源（第２の基準電圧：２．４Ｖ）
１８，４２，６２ 比較器
２０，７４，９４，９６，１０２，１０６ 定電流源
２２，７２ ＭＯＳＦＥＴ
２４ 乗算器
２４ｓ アナログ乗算器
２６ 電流誤差増幅回路
２７ 反転増幅回路
２８ 発振回路（ＯＳＣ）
３０ ＰＷＭコンパレータ
３２ アンド回路
３４ ドライバ回路
３６ 過電流保護回路
３８，３８ｓ，３８ｔ 過渡応答改善回路
３９，３９ｓ 入力電圧監視回路
４０ 許可信号保持部
４０Ａ 監視回路
４０Ｂ 保持回路
４１ 基準電圧源（第７の基準電圧：１．６Ｖ）
４４，４６，６６，６８ トランスファゲート
４５ ダイオード
４８ ＲＳフリップフロップ
５０ Ｄ型フリップフロップ
５２，５４，６４，７０，７６，７８，８４，８６ インバータ
５６，８０ ノア（ＮＯＲ）ゲート
６０ タイミング検出部
６０Ａ 比較回路
６０Ｂ パルス生成回路
８２，９８ フリップフロップ回路
８８ ナンド（ＮＡＮＤ）ゲート
９０ ソフト過電圧保護回路（ソフトＯＶＰ回路）
９０ａ 電圧検出部
９０ｂ 信号出力部
９２ オペアンプ
１００ 過電圧保護回路
１０４ 基準電圧電源
Ｃ１〜Ｃ６，Ｃａ コンデンサ
Ｄ１ ダイオード
Ｌ１ インダクタ
Ｒ１〜Ｒ１８，Ｒａ 抵抗

Claims (12)

1. ダイオードブリッジにて全波整流された交流入力電圧に基づいて、インダクタとスイッチング素子と出力コンデンサとを有する昇圧型コンバータの直流出力電圧を負荷に供給する力率改善型スイッチング電源装置において、
   前記直流出力電圧の検出値と第１の基準電圧との差を増幅して電圧誤差信号を出力する電圧誤差増幅回路と、
   前記電圧誤差増幅回路から出力される前記電圧誤差信号および前記全波整流された交流入力電圧の検出値を乗算する乗算器と、
   前記乗算器の出力信号および前記インダクタに流れるインダクタ電流を検出したインダクタ電流信号に基づき前記スイッチング素子をオン・オフ制御する制御回路と、
   前記直流出力電圧の検出値に相当するソフト過電圧検出電圧が入力され、前記ソフト過電圧検出電圧が第１の閾値を超えたとき前記ソフト過電圧検出電圧に応じて前記乗算器の出力を低下させるソフト過電圧保護回路と、
   前記第１の閾値より高い第２の閾値が設定され、前記ソフト過電圧検出電圧が前記第２の閾値を超えたとき過電圧検出信号を出力することによって前記スイッチング素子を強制的にオフする過電圧保護回路と、
   前記第１の基準電圧より低い第２の基準電圧が設定され、前記直流出力電圧の検出値が前記第２の基準電圧以下であれば前記電圧誤差増幅回路の出力を強制的に増加させる出力増加回路を有する過渡応答改善回路と、
   を備え、
   前記過渡応答改善回路では、前記交流入力電圧が供給され前記昇圧型コンバータが起動した直後から前記直流出力電圧が最初に所定の閾値に到達するまでの間は、前記出力増加回路の動作を禁止するようにしたことを特徴とする力率改善型スイッチング電源装置。
2. 前記制御回路は、
   前記インダクタ電流信号と前記乗算器の出力の差を増幅した電流誤差信号を出力する電流誤差増幅器と、
   前記電流誤差信号によって前記スイッチング素子のオン・オフ期間をパルス幅変調制御するＰＷＭ比較器と、
   を備えたことを特徴とする請求項１記載の力率改善型スイッチング電源装置。
3. 前記全波整流された交流入力電圧の検出値を第３の基準電圧により監視し、前記交流入力電圧の半周期の間に前記全波整流された交流入力電圧の検出値が前記第３の基準電圧を超えなければ前記過渡応答改善回路の動作を許可し、前記第３の基準電圧を超えたとき前記過渡応答改善回路の動作を禁止する入力電圧監視回路を備えることを特徴とする請求項１記載の力率改善型スイッチング電源装置。
4. 前記全波整流された交流入力電圧の検出値を前記第３の基準電圧以下の電圧の第４の基準電圧により監視し、前記交流入力電圧の半周期の間に前記全波整流された交流入力電圧の検出値が前記第４の基準電圧を超えなければ前記過渡応答改善回路の動作の禁止を解除することを特徴とする請求項３記載の力率改善型スイッチング電源装置。
5. 前記入力電圧監視回路は、
   前記交流入力電圧を監視し、その監視結果に応じて前記過渡応答改善回路の動作の許可を指示する許可信号を生成・保持する許可信号保持部と、
   前記交流入力電圧が零レベル近傍に到達したタイミングを検出し、前記許可信号保持部に前記許可信号の出力タイミングを指示するタイミング検出部と、
   を有することを特徴とする請求項３または４に記載の力率改善型スイッチング電源装置。
6. 前記許可信号保持部では、前記交流入力電圧のピーク値を監視して前記許可信号を決定していることを特徴とする請求項５記載の力率改善型スイッチング電源装置。
7. 前記許可信号保持部では、前記交流入力電圧の平均値を監視して前記許可信号を決定していることを特徴とする請求項５記載の力率改善型スイッチング電源装置。
8. 前記タイミング検出部は、
   前記第３の基準電圧より低い電圧の第５の基準電圧が設定され、該第５の基準電圧と前記全波整流された交流入力電圧の検出値とを比較することにより前記交流入力電圧が零レベル近傍に到達するタイミングを検出する比較回路と、
   前記全波整流された交流入力電圧の検出値が前記第５の基準電圧を超えて低下したタイミングで前記比較回路の出力信号からワンショット信号を生成するパルス生成回路と、
   を有することを特徴とする請求項５記載の力率改善型スイッチング電源装置。
9. 前記電圧誤差増幅回路はオペレーショナルトランスコンダクタンスアンプおよび該オペレーショナルトランスコンダクタンスアンプの出力端子に接続された誤差信号用コンデンサを備え、前記出力増加回路は前記オペレーショナルトランスコンダクタンスアンプの出力端子と前記誤差信号用コンデンサとの接続点に電流を供給する電流源を備えていることを特徴とする請求項１記載の力率改善型スイッチング電源装置。
10. 前記乗算器は前記乗算器のゲインを決めるバイアス電流を有し、
    前記ソフト過電圧検出電圧が前記第１の閾値を超えたとき、前記ソフト過電圧検出電圧の増大に応じて前記乗算器のゲインがより低下するよう前記バイアス電流を変更することを特徴とする請求項１記載の力率改善型スイッチング電源装置。
11. 前記全波整流された交流入力電圧の平均値を第７の基準電圧により監視し、前記平均値が前記第７の基準電圧を超えないときに前記過渡応答改善回路の動作を許可するとともに、前記第７の基準電圧と前記平均値との差電圧が大きいほど前記電圧誤差増幅回路の出力を増大させる入力電圧監視回路を備えることを特徴とする請求項１記載の力率改善型スイッチング電源装置。
12. 前記電圧誤差増幅回路は、電圧モードアンプおよび該電圧モードアンプの出力端子に一端が接続された調整用の抵抗回路を備え、前記過渡応答改善回路の出力が前記調整用の抵抗回路の他端と接続されていることを特徴とする請求項１記載の力率改善型スイッチング電源装置。
    

Images