JP5771429B2 - スイッチング電源装置 - Google Patents

Description

本発明は、非線形制御方式のスイッチング電源装置に関するものである。

図１２Ａ〜図１２Ｃは、いずれも、非線形制御方式を採用したスイッチング電源装置の従来例を示す回路ブロック図及び動作波形図であり、図１２Ａではヒステリシス・ウィンドウ方式、図１２Ｂではボトム検出オン時間固定方式、そして、図１２Ｃではアッパー検出オフ時間固定方式を採用したスイッチング電源装置がそれぞれ描写されている。なお、図１２Ａ〜図１２Ｃに各々描写されているスイッチング電源装置は、いずれも、入力電圧ＩＮを降圧して所望の出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータである。

非線形制御方式のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性を得られるという特長を有している。

一方、非線形制御方式のスイッチング電源装置は、出力リップル電圧（＝出力電圧ＯＵＴのリップル成分）を利用してコンパレータを駆動することにより、出力トランジスタのスイッチング制御を行うという構成上、出力リップル電圧を正しく検出するために、ある程度大きな振幅（波高値）の出力リップル電圧が必要であった。そのため、従来では、等価直列抵抗（ＥＳＲ［Equivalent Series Resistance］）が比較的大きい出力コンデンサ（例えば導電性高分子タイプ）を用いなければならず、部品選定の制約やコストアップが招かれていた。

また、従来より、コンパレータに入力される基準電圧Ｖｒｅｆに対してリップル成分を外部から強制的に注入することにより、コンパレータを安定して駆動させる技術（いわゆるリップルインジェクション技術）も提案されている。このリップルインジェクション技術を導入すれば、出力リップル電圧の振幅がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、ＥＳＲの小さい積層セラミックコンデンサを出力コンデンサとして用いることが可能となる。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１０−３５３１６号公報

しかしながら、リップル成分を注入された基準電圧ＶｒｅｆのＤＣ値は、リップル成分の生成に利用されるスイッチ電圧Ｖｓｗ（出力トランジスタの一端に現れるパルス電圧）のデューティに応じて変動する。特に、リップルインジェクション量（基準電圧Ｖｒｅｆに注入されるリップル成分の振幅）を増やすほど、リップル成分を注入された基準電圧ＶｒｅｆのＤＣ値が大きく変動してしまう。

そのため、従来のスイッチング電源装置では、スイッチング動作の安定性やジッタ特性の向上を図るためにリップルインジェクション量を増やすと、そのトレードオフとして、出力電圧精度やロードレギュレーション特性（負荷の変動に対する出力電圧ＯＵＴの安定性）の悪化が招かれる、という問題があった。

本発明は、本願の発明者によって見い出された上記の問題点に鑑み、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やして、スイッチング動作の安定性やジッタ特性の向上を図ることが可能なスイッチング電源装置を提供することを目的とする。

上記目的を達成するために、本発明に係るスイッチング電源装置は、帰還電圧と基準電圧のいずれか一方にリップル成分を注入し、両電圧の比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、前記リップル成分に起因する前記出力電圧のＤＣオフセットをキャンセルするように、前記帰還電圧と前記基準電圧のいずれか一方を調整するオフセット調整部を有する構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチング電源装置は、前記基準電圧を生成する基準電圧生成部と；前記スイッチ素子の一端に現れるスイッチ電圧を利用して前記リップル成分を生成し、これを前記基準電圧に注入するリップルインジェクション部と；前記帰還電圧とリップル注入後の前記基準電圧とを比較するコンパレータと；前記コンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うスイッチング制御部と；を有する構成（第２の構成）にするとよい。

また、上記第２の構成から成るスイッチング電源装置において、前記リップルインジェクション部は、非反転入力端がリップル注入前の前記基準電圧の入力端に接続され、反転入力端が出力端に接続された第１アンプと；前記第１アンプの反転入力端及び出力端と前記スイッチ電圧の入力端の間に接続されたパルス駆動部と；を有する構成（第３の構成）にするとよい。

また、上記第３の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記帰還電圧に基づいて前記リップルインジェクション部のオフセット調整信号を生成する構成（第４の構成）にするとよい。

また、上記第３の構成から成るスイッチング電源装置において、前記オフセット調整部は、リップル注入後の前記基準電圧に基づいて前記リップルインジェクション部のオフセット調整信号を生成する構成（第５の構成）にするとよい。

また、上記第５の構成から成るスイッチング電源装置において、前記オフセット調整部は、リップル注入後の前記基準電圧を平滑化して平滑基準電圧を生成するフィルタと；リップル注入前の前記基準電圧と前記平滑基準電圧とが一致するように前記オフセット調整信号を生成し、これを前記第１アンプに出力する第２アンプと；を有する構成（第６の構成）にするとよい。

また、上記第３の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記帰還電圧に基づいて、前記基準電圧生成部のオフセット調整信号を生成する構成（第７の構成）にするとよい。

また、上記第７の構成から成るスイッチング電源装置において、前記オフセット調整部は、前記帰還電圧と所定の目標電圧とが一致するように、前記オフセット調整信号を生成し、これを前記基準電圧生成部に出力するエラーアンプと；を有する構成（第８の構成）にするとよい。

また、上記第１の構成から成るスイッチング電源装置は、前記基準電圧を生成する基準電圧生成部と；前記スイッチ素子の一端に現れるスイッチ電圧を利用して前記リップル成分を生成し、これを前記帰還電圧に注入するリップルインジェクション部と；リップル注入後の前記帰還電圧と前記基準電圧とを比較するコンパレータと；前記コンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うスイッチング制御部と；を有する構成（第９の構成）にするとよい。

また、上記第９の構成から成るスイッチング電源装置において、前記オフセット調整部は、リップル注入後の前記帰還電圧から前記リップルインジェクション部のオフセット調整信号を生成する構成（第１０の構成）にするとよい。

また、上記第１０の構成から成るスイッチング電源装置において、前記オフセット調整部は、リップル注入後の前記帰還電圧を平滑化して平滑帰還電圧を生成するフィルタと；前記平滑帰還電圧と所定の目標電圧が一致するように前記オフセット調整信号を生成し、これを前記リップルインジェクション部に出力するエラーアンプと；を有する構成（第１１の構成）にするとよい。

本発明に係るスイッチング電源装置であれば、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やして、スイッチング動作の安定性やジッタ特性の向上を図ることが可能となる。

本発明に係るスイッチング電源装置の第１実施形態を示す回路ブロック図 リップルインジェクション部１７の一構成例を示す回路ブロック図 スイッチング動作の一例を示すタイミングチャート 基準電圧ＲＥＦのＳＷデューティ依存性を示す波形図 リップルインジェクション量とジッタ量との関係を示す模式図 本発明に係るスイッチング電源装置の第２実施形態を示す回路ブロック図 本発明に係るスイッチング電源装置の第３実施形態を示す回路ブロック図 オフセット調整部４０の一構成例を示す回路ブロック図 アンプＡＭＰ１の一構成例を示す回路図 アンプＡＭＰ２の一構成例を示す回路図 本発明に係るスイッチング電源装置の第４実施形態を示す回路ブロック図 非線形制御方式を採用したスイッチング電源装置の第１従来例（ヒステリシス・ウィンドウ方式）を示す回路ブロック図及び動作波形図 非線形制御方式を採用したスイッチング電源装置の第２従来例（ボトム検出オン時間固定方式）を示す回路ブロック図及び動作波形図 非線形制御方式を採用したスイッチング電源装置の第３従来例（アッパー検出オフ時間固定方式）を示す回路ブロック図及び動作波形図

（第１実施形態）
図１は、本発明に係るスイッチング電源装置の第１実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置は、非線形制御方式（ここではボトム検出オン時間固定方式）によって入力電圧ＩＮから出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータであり、半導体装置１と、これに外付けされるインダクタＬ１、コンデンサＣ１、並びに、抵抗Ｒ１及びＲ２を有する。

半導体装置１の外部において、インダクタＬ１の第１端は、半導体装置１の外部端子Ｔ１（スイッチ端子）に接続されている。インダクタＬ１の第２端、コンデンサＣ１の第１端、及び、抵抗Ｒ１の第１端は、いずれも出力電圧ＯＵＴの出力端に接続されている。コンデンサＣ１の第２端は、接地端に接続されている。抵抗Ｒ１の第２端、及び、抵抗Ｒ２の第１端は、いずれも半導体装置１の外部端子Ｔ２（帰還端子）に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。

半導体装置１は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１及び１２と、ドライバ１３と、ＳＲフリップフロップ１４と、オン時間設定部１５と、コンパレータ１６と、リップルインジェクション部１７と、バンドギャップ電源部１８と、オフセット調整部２０と、を集積化したいわゆるスイッチング電源ＩＣである。

トランジスタ１１は、入力電圧ＩＮの入力端と外部端子Ｔ１との間に接続され、ドライバ１３から入力されるゲート信号Ｇ１に応じてオン／オフ制御される出力トランジスタである。接続関係について具体的に述べると、トランジスタ１１のドレインは、入力電圧ＩＮの入力端に接続されている。トランジスタ１１のソースは、外部端子Ｔ１に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の入力端に接続されている。

トランジスタ１２は、外部端子Ｔ１と接地端との間に接続され、ドライバ１３から入力されるゲート信号Ｇ２に応じてオン／オフ制御される同期整流トランジスタである。接続関係について具体的に述べると、トランジスタ１２のドレインは、外部端子Ｔ１に接続されている。トランジスタ１２のソースは、接地端に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の入力端に接続されている。なお、整流素子としては、トランジスタ１２に代えてダイオードを用いても構わない。

ドライバ１３は、ＳＲフリップフロップ１４の出力信号Ｇ０に応じてゲート信号Ｇ１、Ｇ２を生成し、トランジスタ１１及び１２を相補的（排他的）にスイッチング制御する。なお、本明細書中で用いられている「相補的（排他的）」という文言は、トランジスタ１１、１２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１１、１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ期間が設けられている場合）も含む。

ＳＲフリップフロップ１４は、セット端（Ｓ）に入力されるオン時間設定信号ＯＮの立ち上がりエッジで出力信号Ｇ０をハイレベルにセットし、リセット端（Ｒ）に入力される比較信号ＣＭＰの立ち上がりエッジで出力信号Ｇ０をローレベルにリセットする（図３の上から３段目〜５段目を参照）。

オン時間設定部１５は、ＳＲフリップフロップ１４の出力信号Ｇ０がローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後に、オン時間設定信号ＯＮにハイレベルのトリガパルスを発生させる（図３の上から４段目及び５段目を参照）。

なお、上記したドライバ１３、ＳＲフリップフロップ１４、及び、オン時間設定部１５は、コンパレータ１６から出力される比較信号ＣＭＰに基づいてトランジスタ１１及び１２のオン／オフ制御を行うスイッチング制御部として機能する。

コンパレータ１６は、外部端子Ｔ２（抵抗Ｒ１と抵抗Ｒ２との接続ノード）から反転入力端（−）に入力される帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、リップルインジェクション部１７から非反転入力端（＋）に入力されるリップル注入後の基準電圧ＲＥＦとを比較して比較信号ＣＭＰを出力する。すなわち、帰還電圧ＦＢがリップル注入後の基準電圧ＲＥＦよりも高ければ、比較信号ＣＭＰはローレベルとなり、逆に、帰還電圧ＦＢがリップル注入後の基準電圧ＲＥＦよりも低ければ、比較信号ＣＭＰはハイレベルとなる（図３の上から２段目及び３段目を参照）。

リップルインジェクション部１７は、外部端子Ｔ１（トランジスタ１１とトランジスタ１２の接続ノード）に現れるスイッチ電圧ＳＷを利用してリップル成分を生成し、これをバンドギャップ基準電圧ＢＧに注入する（図３の上から１段目及び２段目を参照）。

図２は、リップルインジェクション部１７の一構成例を示す回路ブロック図である。図２に示すように、本構成例のリップルインジェクション部１７は、アンプＡＭＰ１と、抵抗Ｒ１１〜Ｒ１３と、コンデンサＣ１１と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１１と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１１と、インバータＩＮＶ１と、論理和演算器ＯＲ１と、否定論理和演算器ＮＯＲ１と、を有する。

アンプＡＭＰ１の第２非反転入力端（＋）は、ソフトスタート電圧ＳＳの入力端に接続されている。ソフトスタート電圧ＳＳとは、半導体装置１の起動後、ゼロ値から所定の目標値（バンドギャップ基準電圧ＢＧよりも高い電圧値）まで緩やかに上昇していくスロープ電圧である。アンプＡＭＰ１の第１非反転入力端（−）は、バンドギャップ基準電圧ＢＧの入力端に接続されている。アンプＡＭＰ１の反転入力端（−）は、抵抗Ｒ１１の第１端に接続されている。アンプＡＭＰ１の出力端は、リップル成分を注入された基準電圧ＲＥＦの出力端に接続されている。抵抗Ｒ１１の第２端は、抵抗Ｒ１２の第１端、抵抗Ｒ１３の第１端、及び、コンデンサＣ１１の第１端にそれぞれ接続されている。抵抗Ｒ１２の第２端、及び、コンデンサＣ１１の第２端は、いずれもアンプＡＭＰ１の出力端に接続されている。抵抗Ｒ１３の第２端は、トランジスタＰ１１のドレイン、及び、トランジスタＮ１１のドレインにそれぞれ接続されている。トランジスタＰ１１のソースは、電源端に接続されている。トランジスタＮ１１のソースは、接地端に接続されている。トランジスタＰ１１のゲートは、論理和演算器ＯＲ１の出力端に接続されている。トランジスタＮ１１のゲートは、否定論理和演算器ＮＯＲ１の出力端に接続されている。論理和演算器ＯＲ１の第１入力端は、インバータＩＮＶ１の出力端に接続されている。インバータＩＮＶ１の入力端、及び、否定論理和演算器ＮＯＲ１の第１入力端は、いずれもスイッチ電圧ＳＷの入力端に接続されている。論理和演算器ＯＲ１の第２入力端、及び、否定論理和演算器ＮＯＲ１の第２入力端は、いずれも過電流保護信号ＯＣＰの入力端に接続されている。過電流保護信号ＯＣＰとは、トランジスタ１１、トランジスタ１２、または、インダクタＬ１に流れる電流が過電流状態となったときにハイレベルとなる異常保護信号である。

上記構成から成るリップルインジェクション部１７において、抵抗Ｒ１１〜Ｒ１３、コンデンサＣ１１、トランジスタＰ１１及びＮ１１、インバータＩＮＶ１、論理和演算器ＯＲ１、並びに、否定論理和演算器ＮＯＲ１は、スイッチ電圧ＳＷに応じてアンプＡＭＰ１の負帰還ループをパルス駆動するパルス駆動部として機能する。このような構成とすることにより、アンプＡＭＰ１から出力される基準電圧ＲＥＦは、バンドギャップ基準電圧ＢＧを基準として電圧値が変動する波形、すなわち、バンドギャップ基準電圧ＢＧにリップル成分が注入された波形となる（図３の上から２段目を参照）。ただし、半導体装置１の起動後、ソフトスタート電圧ＳＳがバンドギャップ基準電圧ＢＧよりも低いソフトスタート期間中には、緩やかに上昇するソフトスタート電圧ＳＳにリップル成分を注入した基準電圧ＲＥＦが生成される。

再び図１に戻り、半導体装置１に集積化された回路ブロックの説明を続ける。

バンドギャップ電源部１８は、電源電圧や周囲温度の変動に依存しない所定のバンドギャップ基準電圧ＢＧ（例えば１．２Ｖ）を生成する。

オフセット調整部２０は、帰還電圧ＦＢに基づいてバンドギャップ電源部１８のオフセット調整信号ＡＤＪを生成する回路ブロックであり、エラーアンプ２１と、直流電圧源２２と、を有する。エラーアンプ２１は、外部端子Ｔ２から反転入力端（−）に入力される帰還電圧ＦＢと、直流電圧源２２から非反転入力端（＋）に入力される所定の目標電圧ＲＥＦ２との差分を増幅し、これをオフセット調整信号ＡＤＪとして出力する。

バンドギャップ電源部１８は、オフセット調整部２０から入力されるオフセット調整信号ＡＤＪに基づいて、バンドギャップ基準電圧ＢＧの電圧値を調整する。より具体的に述べると、バンドギャップ電源部１８は、帰還電圧ＦＢが目標電圧ＲＥＦ２よりも低く、オフセット調整信号ＡＤＪの電圧値が高いほど、バンドギャップ基準電圧ＢＧの電圧値を高く設定する。その結果、リップル成分を注入された基準電圧ＲＥＦのＤＣ値も高くなるので、出力電圧ＯＵＴ（延いては帰還電圧ＦＢ）をより高めるように帰還制御がかかる。

このように、オフセット調整部２０では、帰還電圧ＦＢと所定の目標電圧ＲＥＦ２とが一致するように、バンドギャップ電源部１８のオフセット調整信号ＡＤＪが生成される。従って、図４に示したように、リップル成分を注入された基準電圧ＲＥＦのＤＣ値（ＲＥＦＤＣ）がスイッチ電圧ＳＷのデューティに応じて変動し、これに起因して出力電圧ＯＵＴ（延いては、帰還電圧ＦＢ）に意図しないＤＣオフセットが生じた場合であっても、このＤＣオフセットをキャンセルするように、バンドギャップ基準電圧ＢＧの電圧値を自動調整することができるので、出力電圧精度やロードレギュレーション特性を向上させることが可能となる。

また、従来では、出力電圧精度やロードレギュレーション特性の悪化を懸念して、リップルインジェクション量が抑えられていたが、上記構成を採用することにより、出力電圧精度やロードレギュレーション特性を悪化させることなく、リップルインジェクション量を増やすことができるので、スイッチング動作の安定性やジッタ特性の向上を図ることが可能となる。

図５は、リップルインジェクション量とジッタ量との関係を示す模式図である。リップルインジェクション量の小さい基準電圧ＲＥＦｘと帰還電圧ＦＢとの交差角度よりも、リップルインジェクション量の大きい基準電圧ＲＥＦｙと帰還電圧ＦＢとの交差角度の方がより大きく（深く）なる。従って、例えば、帰還電圧ＦＢの変動（図５の破線を参照）に起因する比較信号ＣＭＰのジッタ成分を考えた場合、ＲＥＦｘ入力時のジッタ成分ＪｘよりもＲＥＦｙ入力時のジッタ成分Ｊｙの方がより小さくなる。このように、ジッタ特性の向上を図るためには、リップルインジェクション量を増やすことが有効であると言える。

（第２実施形態）
図６は、本発明に係るスイッチング電源装置の第２実施形態を示す回路ブロック図である。第２実施形態は、先出の第１実施形態と基本的には同一の構成から成るが、リップル成分を帰還電圧ＦＢに注入している点と、リップル注入後の帰還電圧ＦＢ２をモニタしてリップルインジェクション部１７のオフセット調整信号ＡＤＪを生成している点に特徴を有している。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。

コンパレータ１６は、リップルインジェクション部１７から反転入力端（−）に入力されるリップル注入済みの帰還電圧ＦＢ２と、バンドギャップ電源部１８から非反転入力端（＋）に入力されるバンドギャップ基準電圧ＢＧを比較して比較信号ＣＭＰを出力する。すなわち、リップル注入後の帰還電圧ＦＢ２がバンドギャップ基準電圧ＢＧよりも高ければ、比較信号ＣＭＰはローレベルとなり、逆に、リップル注入後の帰還電圧ＦＢ２がバンドギャップ基準電圧ＢＧよりも低ければ、比較信号ＣＭＰはハイレベルとなる。

リップルインジェクション部１７は、スイッチ電圧ＳＷを利用してリップル成分を生成し、これを帰還電圧ＦＢに注入する。

オフセット調整部３０は、リップル注入後の帰還電圧ＦＢ２からリップルインジェクション部１７のオフセット調整信号ＦＢ２ＤＣを生成する。具体的に述べると、オフセット調整部３０は、リップル注入後の帰還電圧ＦＢ２を平滑化して平滑帰還電圧ＦＢ２ＤＣを生成するＣＲフィルタと、平滑帰還電圧ＦＢ２ＤＣと所定の目標電圧ＲＥＦ３とが一致するようにオフセット調整信号ＡＤＪを生成し、これをリップルインジェクション部１７に出力するエラーアンプと、を有する（図６ではいずれも不図示）。

このような構成とすることにより、先出の第１実施形態と同様の作用・効果を奏することが可能となる。

（第３実施形態）
図７は、本発明に係るスイッチング電源装置の第３実施形態を示す回路ブロック図である。第３実施形態は、先出の第１実施形態と基本的には同一の構成から成るが、リップル注入後の基準電圧ＲＥＦをモニタしてリップルインジェクション部１７のオフセット調整信号ＡＤＪを生成している点に特徴を有している。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分について重点的な説明を行う。

先にも述べたように、オフセット調整部４０は、帰還電圧ＦＢではなく、リップル注入後の基準電圧ＲＥＦに基づいて、リップルインジェクション部１７のオフセット調整信号ＡＤＪを生成する。

図８は、オフセット調整部４０の一構成例を示す回路ブロック図である。本構成例のオフセット調整部４０は、アンプＡＭＰ２と、抵抗Ｒ２１及びＲ２２と、コンデンサＣ２１〜Ｃ２３と、を有する。

抵抗Ｒ２１の第１端は、アンプＡＭＰ１の出力端に接続されている。抵抗Ｒ２１の第２端は、抵抗Ｒ２２の第１端と、コンデンサＣ２１の第１端と、コンデンサＣ２３の第１端に各々接続されている。コンデンサＣ２１の第２端は、接地端に接続されている。抵抗Ｒ２２の第２端、コンデンサＣ２２の第１端、及び、コンデンサＣ２３の第２端は、いずれもアンプＡＭＰ２の非反転入力端（＋）に接続されている。コンデンサＣ２２の第２端は接地端に接続されている。アンプＡＭＰ２の反転入力端（−）は、バンドギャップ基準電圧ＢＧの入力端に接続されている。アンプＡＭＰ２の非反転出力端（＋）は、非反転オフセット調整信号ＡＤＪＰの出力端として、アンプＡＭＰ１に接続されている。アンプＡＭＰ２の反転出力端（−）は、反転オフセット調整信号ＡＤＪＭの出力端として、アンプＡＭＰ１に接続されている。

すなわち、本構成例のオフセット調整部４０は、リップル注入後の基準電圧ＲＥＦを平滑化して平滑基準電圧ＲＥＦＤＣを生成するＣＲフィルタ（抵抗Ｒ２１及びＲ２２、並びに、コンデンサＣ２１〜Ｃ２３）と、リップル注入前のバンドギャップ基準電圧ＢＧと平滑基準電圧ＲＥＦＤＣとが一致するようにオフセット調整信号ＡＤＪＰ及びＡＤＪＭを生成し、これをアンプＡＭＰ１に出力するアンプＡＭＰ２と、を有する構成とされている。

図９は、アンプＡＭＰ１の一構成例を示す回路図である。本構成例のアンプＡＭＰ１はｎｐｎ型バイポーラトランジスタＱ１１及びＱ１２と、ｐｎｐ型バイポーラトランジスタＱ１３〜Ｑ１５と、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ２１と、抵抗Ｒ３１〜Ｒ３９と、定電流源Ｉ１及びＩ２と、を有する。

トランジスタＱ１１及びＱ１２のコレクタは、それぞれ、抵抗Ｒ３２及びＲ３３を介して電源端に接続されている。トランジスタＱ１１及びＱ１２のエミッタは、互いに接続されており、その接続ノードは、定電流源Ｉ１を介して接地端に接続されている。

トランジスタＱ１１のベースは、抵抗Ｒ３７の第１端と、反転オフセット調整信号ＡＤＪＭの入力端と、にそれぞれ接続されている。抵抗Ｒ３７の第２端は、抵抗Ｒ３１を介して電源端に接続される一方、抵抗Ｒ３５及びＲ３６を各々介してトランジスタＱ１３及びＱ１４の各エミッタにも接続されている。トランジスタＱ１３及びＱ１４のコレクタは互いに接続されており、その接続ノードは接地端に接続されている。トランジスタＱ１３のベースは、アンプＡＭＰ１の第２非反転入力端ＩＮＰ２に相当し、ソフトスタート電圧ＳＳの入力端に接続されている。トランジスタＱ１４のベースは、アンプＡＭＰ１の第１非反転入力端ＩＮＰ１に相当し、バンドギャップ基準電圧ＢＧの入力端に接続されている。

トランジスタＱ１２のベースは、抵抗Ｒ３８の第１端と、非反転オフセット調整信号ＡＤＪＰの入力端と、にそれぞれ接続されている。抵抗Ｒ３８の第２端は、抵抗Ｒ３４を介して電源端に接続される一方、抵抗Ｒ３９を介してトランジスタＱ１５のエミッタにも接続されている。トランジスタＱ１５のコレクタは、接地端に接続されている。トランジスタＱ１５のベースは、アンプＡＭＰ１の反転入力端ＩＮＮに相当する。

トランジスタＰ２１のソースは、電源端に接続されている。トランジスタＰ２１のドレインは、リップル成分が注入された基準電圧ＲＥＦの出力端に接続される一方、定電流源Ｉ２を介して接地端にも接続されている。トランジスタＰ２１のゲートは、トランジスタＱ１１のコレクタに接続されている。

図１０は、アンプＡＭＰ２の一構成例を示す回路図である。本構成例のアンプＡＭＰ２は、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ３１〜Ｐ３７と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ２１〜Ｎ２４と、を有する。

トランジスタＰ３１〜Ｐ３３の各ソースは互いに接続されており、その接続ノードは、定電流源Ｉ３を介して電源端に接続されている。トランジスタＰ３１及びＰ３２のドレインは互いに接続されており、その接続ノードは、トランジスタＮ２３のドレインに接続されている。トランジスタＰ３３のドレインは、トランジスタＮ２１のドレインに接続されている。トランジスタＰ３１のゲートは、アンプＡＭＰ２の第１反転入力端ＩＮＮ１に相当し、バンドギャップ基準電圧ＢＧの入力端に接続されている。トランジスタＰ３２のゲートは、アンプＡＭＰ２の第２反転入力端ＩＮＮ２に相当し、ソフトスタート電圧ＳＳの入力端に接続されている。トランジスタＰ３３のゲートは、アンプＡＭＰ２の非反転入力端ＩＮＰに相当し、平滑基準電圧ＲＥＦＤＣの入力端に接続されている。

トランジスタＮ２１及びＮ２２のゲートは、いずれもトランジスタＮ２１のドレインに接続されている。トランジスタＮ２１及びＮ２２のソースは、いずれも接地端に接続されている。トランジスタＮ２２のドレインは、トランジスタＰ３４のドレインに接続されている。トランジスタＰ３４及びＰ３５のゲートは、いずれもトランジスタＰ３４のドレインに接続されている。トランジスタＰ３４及びＰ３５のソースは、いずれも電源端に接続されている。トランジスタＰ３５のドレインは、反転オフセット調整信号ＡＤＪＭの出力端に接続されている。

トランジスタＮ２３及びＮ２４のゲートは、いずれもトランジスタＮ２３のドレインに接続されている。トランジスタＮ２３及びＮ２４のソースは、いずれも接地端に接続されている。トランジスタＮ２４のドレインは、トランジスタＰ３６のドレインに接続されている。トランジスタＰ３６及びＰ３７のゲートは、いずれもトランジスタＰ３６のドレインに接続されている。トランジスタＰ３６及びＰ３７のソースは、いずれも電源端に接続されている。トランジスタＰ３７のドレインは、非反転オフセット調整信号ＡＤＪＰの出力端に接続されている。

このような構成とすることにより、先出の第１実施形態と同様の作用・効果を奏することが可能となる。また、リップル注入後の基準電圧ＲＥＦをモニタする第３実施形態であれば、帰還電圧ＦＢをモニタする第１実施形態と比べて、オフセット調整ループ内の位相特性を合わせ込む作業も容易となる。

（第４実施形態）
図１１は、本発明に係るスイッチング電源装置の第４実施形態を示す回路ブロック図である。第４実施形態は、先出の第１実施形態や第３実施形態と基本的には同一の構成から成るが、帰還電圧ＦＢをモニタしてリップルインジェクション部１７のオフセット調整信号ＡＤＪを生成するオフセット調整部５０を有する点に特徴を有している。すなわち、オフセット調整部５０で帰還電圧ＦＢをモニタする点を鑑みれば、第４実施形態は第１実施形態と類似しており、また、リップルインジェクション部１７のオフセット調整を行う点を鑑みれば、第４実施形態は第３実施形態と類似している。

なお、リップルインジェクション部１７やこれに含まれるアンプＡＭＰ１の構成及び動作については、第１実施形態や第３実施形態（図２、図８、及び、図９を参照）と同様である。また、オフセット調整部５０の構成及び動作については、第１実施形態のオフセット調整部２０（図１を参照）と同様である。

このような構成とすることにより、半導体装置１の内部でオフセット調整ループが閉じている第３実施形態と比べて、出力電圧ＯＵＴの挙動をより反映した帰還制御を行うことが可能となる。

（その他の変形例）
なお、上記の実施形態では、ボトム検出オン時間固定方式を採用したスイッチング電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、その他の非線形制御方式（ヒステリシス・ウィンドウ方式やアッパー検出オフ時間固定方式など）を採用したスイッチング電源装置にも広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明に係るスイッチング電源装置は、パーソナルコンピュータ、液晶テレビ、ＤＶＤレコーダなどに好適に利用することが可能である。

１ 半導体装置（スイッチング電源ＩＣ）
１１ Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２ Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３ ドライバ
１４ ＳＲフリップフロップ
１５ オン時間設定部
１６ コンパレータ
１７ リップルインジェクション部
１８ バンドギャップ電源部
２０ オフセット調整部
２１ エラーアンプ
２２ 直流電圧源
３０ オフセット調整部
４０ オフセット調整部
５０ オフセット調整部
Ｌ１ インダクタ
Ｒ１、Ｒ２、Ｒ１１〜Ｒ１３、Ｒ２１、Ｒ２２、Ｒ３１〜Ｒ３９ 抵抗
Ｃ１、Ｃ１１、Ｃ２１〜Ｃ２３ コンデンサ
ＡＭＰ１、ＡＭＰ２ アンプ
Ｐ１１、Ｐ２１、Ｐ３１〜Ｐ３７ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１１、Ｎ２１〜Ｎ２４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
ＯＲ１ 論理和演算器
ＮＯＲ１ 否定論理和演算器
ＩＮＶ１ インバータ
Ｑ１１、Ｑ１２ ｎｐｎ型バイポーラトランジスタ
Ｑ１３〜Ｑ１５ ｐｎｐ型バイポーラトランジスタ
Ｉ１〜Ｉ３ 定電流源

Claims (6)

1. 基準電圧を生成する基準電圧生成部と；
   スイッチ素子の一端に現れるスイッチ電圧を利用してリップル成分を生成し、これを前記基準電圧に注入するリップルインジェクション部と；
   出力電圧に応じた帰還電圧とリップル注入後の前記基準電圧とを比較するコンパレータと；
   前記コンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うことにより、入力電圧から前記出力電圧を生成する非線形制御方式のスイッチング制御部と；
   前記リップル成分に起因する前記出力電圧のＤＣオフセットをキャンセルするように、リップル注入後の前記基準電圧に基づいて前記リップルインジェクション部のオフセット調整信号を生成するオフセット調整部と；
   を有し、
   前記リップルインジェクション部は、
   その非反転入力端がリップル注入前の前記基準電圧の入力端に接続され、その反転入力端とその出力端とが互いに接続され、その出力端からリップル注入後の前記基準電圧が出力される第１アンプと；
   前記第１アンプの反転入力端及び出力端と前記スイッチ電圧の入力端との間に接続されたパルス駆動部と；
   を含み、
   前記オフセット調整部は、
   リップル注入後の前記基準電圧を平滑化して平滑基準電圧を生成するフィルタと；
   リップル注入前の前記基準電圧と前記平滑基準電圧とが一致するように前記オフセット調整信号を生成し、これを前記第１アンプに出力する第２アンプと；
   を含むことを特徴とするスイッチング電源装置。
2. 前記スイッチ素子として、前記入力電圧の入力端とコイルの第１端との間に接続された出力トランジスタと、前記コイルの第１端と接地端との間に接続された同期整流トランジスタと、を有し、
   前記スイッチ電圧は、前記出力トランジスタと前記同期整流トランジスタとの接続ノードに現れる電圧であることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第１アンプは、
   一対を成すようにそれぞれのエミッタが互いに接続されたｎｐｎ型の第１トランジスタ及び第２トランジスタと；
   コレクタが接地端に接続されてベースが前記第１アンプの第２非反転入力端に相当するｐｎｐ型の第３トランジスタと；
   コレクタが接地端に接続されてベースが前記第１アンプの第１非反転入力端に相当するｐｎｐ型の第４トランジスタと；
   コレクタが接地端に接続されてベースが前記第１アンプの反転入力端に相当するｐｎｐ型の第５トランジスタと；
   第１端が電源端に接続された第１抵抗と；
   第１端が電源端に接続されて第２端が前記第１トランジスタのコレクタに接続された第２抵抗と；
   第１端が電源端に接続されて第２端が前記第２トランジスタのコレクタに接続された第３抵抗と；
   第１端が電源端に接続された第４抵抗と；
   第１端が前記第１抵抗の第２端に接続されて第２端が前記第３トランジスタのエミッタに接続された第５抵抗と；
   第１端が前記第１抵抗の第２端に接続されて第２端が前記第４トランジスタのエミッタに接続された第６抵抗と；
   第１端が前記第１抵抗の第２端に接続されて第２端が前記第１トランジスタのベースに接続された第７抵抗と；
   第１端が前記第２トランジスタのベースに接続されて第２端が前記第４抵抗の第２端に接続された第８抵抗と；
   第１端が前記第４抵抗の第２端に接続されて第２端が前記第５トランジスタのエミッタに接続された第９抵抗と；
   ソースが電源端に接続され、ゲートが前記第１トランジスタのコレクタに接続され、ドレインが前記第１アンプの出力端に相当するＰＭＯＳＦＥＴと；
   前記第１トランジスタ及び前記第２トランジスタの各エミッタと接地端との間に接続された第１電流源と；
   前記ＰＭＯＳＦＥＴのドレインと接地端との間に接続された第２電流源と；
   を含み、
   前記オフセット調整信号は、
   前記第１トランジスタのベースに入力される反転オフセット調整信号と、
   前記第２トランジスタのベースに入力される非反転オフセット調整信号と、
   を含むことを特徴とする請求項１または請求項２に記載のスイッチング電源装置。
4. 前記第２アンプは、
   ゲートが前記第２アンプの第１反転入力端に相当する第１ＰＭＯＳＦＥＴと；
   前記第１ＰＭＯＳＦＥＴと並列に接続されてゲートが前記第２アンプの第２反転入力端に相当する第２ＰＭＯＳＦＥＴと；
   ソースが前記第１ＰＭＯＳＦＥＴのソースと接続されてゲートが前記第２アンプの非反転入力端に相当する第３ＰＭＯＳＦＥＴと；
   前記第１ＰＭＯＳＦＥＴ及び前記第３ＰＭＯＳＦＥＴの各ソースと電源端との間に接続された電流源と；
   ドレインとゲートがいずれも前記第３ＰＭＯＳＦＥＴのドレインに接続されてソースが接地端に接続された第１ＮＭＯＳＦＥＴと；
   ゲートが前記第１ＮＭＯＳＦＥＴのゲートに接続されてソースが接地端に接続された第２ＮＭＯＳＦＥＴと；
   ドレインとゲートがいずれも第２ＮＭＯＳＦＥＴのドレインに接続されてソースが電源端に接続された第４ＰＭＯＳＦＥＴと；
   ゲートが前記第４ＰＭＯＳＦＥＴのゲートに接続され、ソースが電源端に接続され、ドレインが反転オフセット調整信号の出力端に相当する第５ＰＭＯＳＦＥＴと；
   ドレインとゲートがいずれも前記第１ＰＭＯＳＦＥＴ及び前記第２ＰＭＯＳＦＥＴの各ドレインに接続されてソースが接地端に接続された第３ＮＭＯＳＦＥＴと；
   ゲートが前記第３ＮＭＯＳＦＥＴのゲートに接続されてソースが接地端に接続された第４ＮＭＯＳＦＥＴと；
   ドレインとゲートがいずれも第４ＮＭＯＳＦＥＴのドレインに接続されてソースが電源端に接続された第６ＰＭＯＳＦＥＴと；
   ゲートが前記第６ＰＭＯＳＦＥＴのゲートに接続され、ソースが電源端に接続され、ドレインが非反転オフセット調整信号の出力端に相当する第７ＰＭＯＳＦＥＴと；
   を含むことを特徴とする請求項１〜請求項３のいずれか一項に記載のスイッチング電源装置。
5. 前記フィルタは、ＣＲフィルタであることを特徴とする請求項１〜請求項４のいずれか一項に記載のスイッチング電源装置。
6. 前記フィルタは、
   第１端が前記第１アンプの出力端に接続された第１フィルタ抵抗と；
   第１端が前記第１フィルタ抵抗の第２端に接続されて第２端が前記第２アンプの非反転入力端に接続された第２フィルタ抵抗と；
   前記第１フィルタ抵抗の第２端と接地端との間に接続された第１コンデンサと；
   前記第２フィルタ抵抗の第２端と接地端との間に接続された第２コンデンサと；
   前記第２フィルタ抵抗に対して並列に接続された第３コンデンサと；
   を含むことを特徴とする請求項１〜請求項５のいずれか一項に記載のスイッチング電源装置。

Images