JP2017055578A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】動作を安定化しつつ、出力電圧の精度を向上することが可能なＤＣ−ＤＣコンバータを提供する。
【解決手段】ＤＣ−ＤＣコンバータは、出力電圧端子と固定電位との間に接続されたコンデンサを備える。ＤＣ−ＤＣコンバータは、一端が前記出力電圧端子に接続されたインダクタを備える。ＤＣ−ＤＣコンバータは、前記出力電圧端子の出力電圧に基づいたフィードバック信号が第１の基準電圧と等しくなるように第２の基準電圧を調整する調整回路を備える。ＤＣ−ＤＣコンバータは、前記第２の基準電圧に対して変調を掛けた変調信号を出力する変調器を備える。ＤＣ−ＤＣコンバータは、前記変調信号に基づいた基準信号と、前記フィードバック信号とを比較し、この比較結果に基づいた信号を出力するコンパレータを備える。ＤＣ−ＤＣコンバータは、前記コンパレータが出力する信号に基づいたＰＷＭ信号を波形整形し、この波形整形したドライブ信号を前記インダクタの他端に出力するドライバを備える。
【選択図】図１

Description

ＤＣ−ＤＣコンバータに関する。

近年、携帯情報端末などが急速に進歩してきている。これにより、微細化された高集積ＣＰＵなどを駆動するために、直流直流変換装置（以下、ＤＣ−ＤＣコンバータという。）には、大電流、高効率、高速クロック動作、高速負荷変動応答が求められている。

しかし、従来のＤＣ−ＤＣコンバータの回路技術では、ピーク電流制御など非常に複雑な回路構成を用いても、クロック周波数が３〜４ＭＨｚが限界であり、高速負荷変動応答も市場の要求に答えられていない。

このため、リップル注入型のＤＣＤＣコンバータなどが提案されている。

このリップル注入型のＤＣＤＣコンバータは、基準電圧に重畳させる重畳リップルによって制御しているため、出力電圧のフィードバック信号のリップルは重畳リップルよりも十分に小さくなければならない。フィードバック信号のリップルが基準電圧に重畳させるリップルに対して無視できない大きさの場合には、動作が不安定になりやすい。また、重畳リップルを小さくすると、ノイズ耐性が劣化する。しかし、重畳リップルを大きくした場合には、出力電圧の変動が大きくなり、出力電圧の精度が低下してしまう。

このように、上記従来のリップル注入型のＤＣＤＣコンバータは、動作の安定性と出力電圧の精度がトレードオフの関係にある。

特開２０１２−０１０５７９号公報 特開２０１２−１１５０４７号公報 特開２０１４−１１７０４２号公報

動作を安定化しつつ、出力電圧の精度を向上することが可能なＤＣ−ＤＣコンバータを提供する。

実施形態に従ったＤＣ−ＤＣコンバータは、出力電圧端子と固定電位との間に接続されたコンデンサを備える。ＤＣ−ＤＣコンバータは、一端が前記出力電圧端子に接続されたインダクタを備える。ＤＣ−ＤＣコンバータは、前記出力電圧端子の出力電圧に基づいたフィードバック信号が第１の基準電圧と等しくなるように第２の基準電圧を調整する調整回路を備える。ＤＣ−ＤＣコンバータは、前記第２の基準電圧に対して変調を掛けた変調信号を出力する変調器を備える。ＤＣ−ＤＣコンバータは、前記変調信号に基づいた基準信号と、前記フィードバック信号とを比較し、この比較結果に基づいた信号を出力するコンパレータを備える。ＤＣ−ＤＣコンバータは、前記コンパレータが出力する信号に基づいたＰＷＭ信号を波形整形し、この波形整形したドライブ信号を前記インダクタの他端に出力するドライバを備える。

図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ１００の構成の一例を示す回路図である。 図２は、図１に示すＤＣ−ＤＣコンバータ１００の調整回路ＡＣの回路構成の一例を示す回路図である。 図３は、図１に示すＤＣ−ＤＣコンバータ１００における各信号の波形の一例を示す図である。 図４は、第２の実施形態に係るＤＣ−ＤＣコンバータ２００の構成の一例を示す回路図である。 図５は、図４に示すＤＣ−ＤＣコンバータ２００における各信号の波形の一例を示す図である。 図６は、第３の実施形態に係るＤＣ−ＤＣコンバータ３００の構成の一例を示す回路図である。

以下、実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ１００の構成の一例を示す回路図である。また、図２は、図１に示すＤＣ−ＤＣコンバータ１００の調整回路ＡＣの回路構成の一例を示す回路図である。

図１に示すように、ＤＣ−ＤＣコンバータ１００は、出力電圧端子ＴＯＵＴと、平滑化用のコンデンサＣと、平滑化用のインダクタＬと、基準電圧生成回路ＶＣと、調整回路ＡＣと、コンパレータＣＯＭＰと、変調器Ｍと、ドライバＤＲと、を備える。

ここで、図１に示すように、出力電圧端子ＴＯＵＴは、固定電位（以下では、例えば、接地）との間に外部負荷ＬＯが接続されている。この出力電圧端子ＴＯＵＴは、出力電圧ＶＯＵＴを外部負荷ＬＯに出力する。

なお、図１に示す例においては、フィードバック信号Ｖ１は、出力電圧端子ＴＯＵＴから出力される出力電圧ＶＯＵＴである。このフィードバック信号Ｖ１は、出力電圧ＶＯＵＴを分圧回路等に分圧した分圧電圧であってもよい。

また、コンデンサＣは、出力電圧端子ＴＯＵＴと接地（固定電位）との間に接続されている。

インダクタＬは、一端が出力電圧端子ＴＯＵＴに接続され、他端がドライバＤＲの出力に接続されている。

基準電圧生成回路ＶＣは、第１の基準電圧Ｖｒｅｆを生成する。

変調器Ｍは、第２の基準電圧Ｖｒｅｆ２に対して変調を掛けた変調信号を出力する。

なお、図１に示す例では、変調信号は、基準信号ＶＭである。すなわち、変調器Ｍは、第２の基準電圧Ｖｒｅｆ２に対して変調用クロック信号に同期した変調を掛けることにより得られた基準信号ＶＭを出力する。

なお、基準信号ＶＭは、第２の基準電圧Ｖｒｅｆ２を中心とする微少振幅の変調波（例えば、三角波、または、正弦波）である。

また、調整回路ＡＣは、フィードバック信号Ｖ１（出力電圧ＶＯＵＴ）が第１の基準電圧Ｖｒｅｆに等しくなるように、第２の基準電圧Ｖｒｅｆ２を調整する。

この調整回路ＡＣは、例えば、図２に示すように、アンプ回路ＡＭと、スイッチＳＷと、容量ＣＸと、を備える。

アンプ回路ＡＭは、出力電圧ＶＯＵＴと第１の基準電圧Ｖｒｅｆとの差を増幅した誤差信号を出力する。

容量ＣＸはアンプ回路と第１の基準電圧Ｖｒｅｆとの間に接続されており、アンプ回路ＡＭから出力された誤差信号を積分する。容量に積分した誤差を第１の基準電圧Ｖｒｅｆに加算することにより、第２の基準電圧Ｖｒｅｆ２が調整される。

スイッチＳＷは容量ＣＸの初期値を決める目的で第１の基準電圧Ｖｒｅｆと第２の基準電圧Ｖｒｅｆ２との間に接続されている。

また、コンパレータＣＯＭＰは、変調信号に基づいた基準信号ＶＭと、出力電圧端子ＴＯＵＴの出力電圧ＶＯＵＴに基づいたフィードバック信号Ｖ１とを比較し、この比較結果に基づいた信号を出力する。

なお、この図１に示す例においては、コンパレータＣＯＭＰが出力する信号は、ＰＷＭ信号ＳＰＷＭである。

このコンパレータＣＯＭＰは、例えば、図１に示すように、非反転入力端子に基準信号ＶＭが入力され、反転入力端子にフィードバック信号Ｖ１が入力され、ＰＷＭ信号ＳＰＷＭを出力する。

また、ドライバＤＲは、コンパレータＣＯＭＰが出力する信号に基づいたＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号ＳＰＷＭを波形整形し、この波形整形したドライブ信号ＳＤをインダクタＬの他端に出力する。

このドライバＤＲは、例えば、インバータである。この場合、ドライバＤＲは、ＰＷＭ信号ＳＰＷＭが“Ｈｉｇｈ”レベルの場合、電源電圧（“Ｈｉｇｈ”レベル）のドライブ信号を出力する。一方、ドライバＤＲは、ＰＷＭ信号ＳＰＷＭが“Ｌｏｗ”レベルの場合、接地電圧（“Ｌｏｗ”レベル）をドライブ信号として出力する。

このように、ＤＣ−ＤＣコンバータ１００は、第１の基準電圧Ｖｒｅｆを正弦波等で変調し、フィードバック信号Ｖ１と比較することで、出力電圧ＶＯＵＴに応じたパルス幅を持つＰＷＭ信号ＳＰＷＭを得るものである。

次に、以上のような構成を有する本実施形態に係るＤＣ−ＤＣコンバータ１００の動作特性について説明する。ここでは、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値（第１の基準電圧Ｖｒｅｆ）よりも高い初期状態（収束前）から、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値に収束する例について説明する。なお、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値よりも低い初期状態（収束前）から、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値に収束する例も同様に説明される。

図３は、図１に示すＤＣ−ＤＣコンバータ１００における各信号の波形の一例を示す図である。なお、この図３では、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値よりも高い初期状態（収束前）から、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値に収束する例を示している。

図３に示すように、基準電圧生成回路ＶＣにより生成された第１の基準電圧Ｖｒｅｆは、初期状態（収束前）及び収束後において一定の値になっている。

例えば、図３（初期状態）に示すように、初期状態では、調整回路ＡＣは、第１の基準電圧Ｖｒｅｆと等しい第２の基準電圧Ｖｒｅｆ２を出力する。

また、基準信号ＶＭは、変調器Ｍにより、第２の基準電圧Ｖｒｅｆ２に対して変調用クロック信号に同期した変調を掛けられている（基準信号ＶＭの周期は一定でその振幅（重畳リップル）も一定である）。そして、基準信号ＶＭは、第２の基準電圧Ｖｒｅｆ２を中心とする微少振幅の変調波になっている。なお、この図３では、基準信号ＶＭが三角波である例を示している。

そして、既述のように、コンパレータＣＯＭＰは、基準信号ＶＭと、出力電圧ＶＯＵＴに基づいたフィードバック信号Ｖ１とを比較し、この比較結果に基づいた信号（ＰＷＭ信号ＳＰＷＭ）を出力する。

そして、図３（初期状態）に示すように、コンパレータＣＯＭＰは、フィードバック信号Ｖ１が基準信号ＶＭ未満である場合には、ＰＷＭ信号ＳＰＷＭを“Ｈｉｇｈ”レベルにする。一方、コンパレータＣＯＭＰは、フィードバック信号Ｖ１が基準信号ＶＭ以上である場合には、ＰＷＭ信号ＳＰＷＭを“Ｌｏｗ”レベルにする。

そして、ドライバＤＲは、上述のようにしてコンパレータＣＯＭＰが出力したＰＷＭ信号ＳＰＷＭを波形整形し、この波形整形したドライブ信号ＳＤを出力する。このドライブ信号ＳＤがインダクタＬとコンデンサＣにより平滑化されて、出力電圧ＶＯＵＴとして出力端子ＴＯＵＴに出力される。

その後、図３（収束後）に示すように、調整回路ＡＣは、フィードバック信号Ｖ１が第１の基準電圧Ｖｒｅｆに等しくなるように、第２の基準電圧Ｖｒｅｆ２を調整している。

これにより、初期状態と比較して、フィードバック信号Ｖ１（出力電圧ＶＯＵＴ）の電圧が低下して第１の基準電圧Ｖｒｅｆ（目標値）の電圧と等しくなる。

このとき、初期状態と比較して、第２の基準電圧Ｖｒｅｆ２の電圧が低下するように調整回路ＡＣにより調整される。この第２の基準電圧Ｖｒｅｆ２の電圧の低下に合わせて、変調器Ｍが出力する変調信号（基準信号ＶＭ）の電圧も低下する。

そして、図３（収束後）に示すように、コンパレータＣＯＭＰは、フィードバック信号Ｖ１が基準信号ＶＭ未満である場合には、ＰＷＭ信号ＳＰＷＭを“Ｈｉｇｈ”レベルにする。一方、コンパレータＣＯＭＰは、フィードバック信号Ｖ１が基準信号ＶＭ以上である場合には、ＰＷＭ信号ＳＰＷＭを“Ｌｏｗ”レベルにする。

そして、ドライバＤＲは、上述のようにしてコンパレータＣＯＭＰが出力したＰＷＭ信号ＳＰＷＭを波形整形し、この波形整形したドライブ信号ＳＤを出力する。このドライブ信号ＳＤがインダクタＬとコンデンサＣにより平滑化されて、出力電圧ＶＯＵＴとして出力端子ＴＯＵＴに出力される。

このように、ＤＣ−ＤＣコンバータ１００の動作により、フィードバック信号Ｖ１である出力電圧ＶＯＵＴが目標値（ここでは、第１の基準電圧Ｖｒｅｆ）に収束することとなる。

実施形態の調整回路ＡＣのない従来方式ではデューティが５０％から離れるほど収束する電圧値と目標値とがずれる問題を本質的にはらんでいる。特にリップルが大きい場合にこの問題は顕著である。しかし、目標値とのずれを小さくするためにリップルを小さくすると今度はループ安定性、ノイズ耐性、ジッタ特性等が悪化する。本実施形態を用いればリップルを大きくしても調整回路により目標値とのずれを小さくできるため、ループ安定性等の各種特性を確保しつつ出力電圧精度の向上がはかれる。

また、本実施形態に係るＤＣ−ＤＣコンバータ１００は、第１の基準電圧Ｖｒｅｆを生成する基準電圧生成回路ＶＣが１つ有ればよく、この第１の基準電圧Ｖｒｅｆを変更する必要が無い。第１の基準電圧ＶｒｅｆはＤＣ−ＤＣ以外の様々な回路の基準としても使用されるため変更しない方が好ましい。

以上のように、本実施形態に係るＤＣ−ＤＣコンバータによれば、ループ安定性等の各種特性を確保しつつ出力電圧精度の向上がはかれる。

第２の実施形態

図４は、第２の実施形態に係るＤＣ−ＤＣコンバータ２００の構成の一例を示す回路図である。なお、この図４において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。

図４に示すように、ＤＣ−ＤＣコンバータ２００は、出力電圧端子ＴＯＵＴと、平滑化用のコンデンサＣと、平滑化用のインダクタＬと、基準電圧生成回路ＶＣと、調整回路ＡＣと、コンパレータＣＯＭＰと、変調器Ｍと、ドライバＤＲと、を備える。

この第２の実施形態においては、変調器Ｍは、第１の基準電圧Ｖｒｅｆに対して変調を掛けた変調信号を出力する。

なお、図４に示す例では、変調信号は、基準信号ＶＭである。すなわち、変調器Ｍは、第１の基準電圧Ｖｒｅｆに対して変調用クロック信号に同期した変調を掛けることにより得られた基準信号ＶＭを出力する。

そして、コンパレータＣＯＭＰは、基準信号ＶＭと、出力電圧端子ＴＯＵＴの出力電圧ＶＯＵＴに基づいたフィードバック信号Ｖ１とを比較し、この比較結果に基づいた信号（ＰＷＭ信号ＳＰＷＭ）を出力する。

さらに、第２の実施形態においては、調整回路ＡＣは、フィードバック信号Ｖ１が第１の基準電圧Ｖｒｅｆに等しくなるように、コンパレータＣＯＭＰのオフセット電圧を調整する。

このように、第２の実施形態に係るＤＣ−ＤＣコンバータ２００は、第１の実施形態に係るＤＣ−ＤＣコンバータ１００と比較して、変調器Ｍは、第２の基準電圧Ｖｒｅｆ２に代えて第１の基準電圧Ｖｒｅｆに対して変調を掛けた変調信号を出力する点、及び、調整回路ＡＣによる調整の対象が第２の基準電圧Ｖｒｅｆ２に代えてコンパレータＣＯＭＰのオフセット電圧である点が、異なる。

なお、この第２の実施形態に係るＤＣ−ＤＣコンバータ２００のその他の構成および機能は、第１の実施形態と同様である。

次に、以上のような構成を有する本実施形態に係るＤＣ−ＤＣコンバータ２００の動作特性について説明する。ここでは、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値（第１の基準電圧Ｖｒｅｆ）よりも高い初期状態（収束前）から、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値に収束する例について説明する。なお、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値よりも低い初期状態（収束前）から、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値に収束する例も同様に説明される。

図５は、図４に示すＤＣ−ＤＣコンバータ２００における各信号の波形の一例を示す図である。なお、この図５では、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値よりも高い初期状態（収束前）から、出力電圧ＶＯＵＴ（フィードバック信号Ｖ１）が目標値に収束する例を示している。

例えば、図５（初期状態）に示すように、初期状態では、調整回路ＡＣは、コンパレータＣＯＭＰのオフセット電圧は、ゼロである。

また、基準信号ＶＭは、変調器Ｍにより、第１の基準電圧Ｖｒｅｆに対して変調用クロック信号に同期した変調を掛けられている（基準信号ＶＭの周期は一定でその振幅（重畳リップル）も一定である）。そして、基準信号ＶＭは、第１の基準電圧Ｖｒｅｆを中心とする微少振幅の変調波になっている。なお、この図５では、基準信号ＶＭが三角波である例を示している。

そして、既述のように、コンパレータＣＯＭＰは、基準信号ＶＭと、出力電圧ＶＯＵＴに基づいたフィードバック信号Ｖ１とを比較し、この比較結果に基づいた信号（ＰＷＭ信号ＳＰＷＭ）を出力する。

そして、図５（初期状態）に示すように、コンパレータＣＯＭＰは、フィードバック信号Ｖ１が基準信号ＶＭ未満である場合には、ＰＷＭ信号ＳＰＷＭを“Ｈｉｇｈ”レベルにする。一方、コンパレータＣＯＭＰは、フィードバック信号Ｖ１が基準信号ＶＭ以上である場合には、ＰＷＭ信号ＳＰＷＭを“Ｌｏｗ”レベルにする。

そして、ドライバＤＲは、上述のようにしてコンパレータＣＯＭＰが出力したＰＷＭ信号ＳＰＷＭを波形整形し、この波形整形したドライブ信号ＳＤを出力する。このドライブ信号ＳＤがインダクタＬとコンデンサＣにより平滑化されて、出力電圧ＶＯＵＴとして出力端子ＴＯＵＴに出力される。

さらに、第２の実施形態においては、調整回路ＡＣは、出力電圧ＶＯＵＴが第１の基準電圧Ｖｒｅｆに等しくなるように、コンパレータＣＯＭＰのオフセット電圧Ｘを調整している。

これにより、初期状態と比較して、フィードバック信号Ｖ１（出力電圧ＶＯＵＴ）の電圧が低下して第１の基準電圧Ｖｒｅｆ（目標値）の電圧と等しくなる。

このとき、初期状態と比較して、第２の基準電圧Ｖｒｅｆ２の電圧が低下するように調整回路ＡＣにより調整される。この第２の基準電圧Ｖｒｅｆ２の電圧の低下に合わせて、変調器Ｍが出力する変調信号（基準信号ＶＭ）の電圧も低下する。

そして、図５（収束後）に示すように、コンパレータＣＯＭＰは、フィードバック信号Ｖ１＋オフセット電圧Ｘが基準信号ＶＭ未満である場合には、ＰＷＭ信号ＳＰＷＭを“Ｈｉｇｈ”レベルにする。一方、コンパレータＣＯＭＰは、フィードバック信号Ｖ１＋オフセット電圧Ｘが基準信号ＶＭ以上である場合には、ＰＷＭ信号ＳＰＷＭを“Ｌｏｗ”レベルにする。

そして、ドライバＤＲは、上述のようにしてコンパレータＣＯＭＰが出力したＰＷＭ信号ＳＰＷＭを波形整形し、この波形整形したドライブ信号ＳＤを出力する。このドライブ信号ＳＤがインダクタＬとコンデンサＣにより平滑化されて、出力電圧ＶＯＵＴとして出力端子ＴＯＵＴに出力される。

このように、ＤＣ−ＤＣコンバータ２００の動作により、フィードバック信号Ｖ１である出力電圧ＶＯＵＴが目標値（ここでは、第１の基準電圧Ｖｒｅｆ）に収束することとなる。

第２の実施形態においても調整回路が目標値と電圧値との差を補正するためリップルを大きくできる。このため、ＤＣ−ＤＣコンバータ２００のループ安定性等の各種特性を確保しつつ出力電圧精度の向上がはかれる。

すなわち、本実施形態に係るＤＣ−ＤＣコンバータによれば、第１の実施形態と同様に、動作を安定化しつつ、出力電圧の精度を向上することができる。

第３の実施形態

図６は、第３の実施形態に係るＤＣ−ＤＣコンバータ３００の構成の一例を示す回路図である。なお、この図６において、図１と同じ符号は、第１の実施形態と同様の構成を示し、説明を省略する。

図６に示すように、ＤＣ−ＤＣコンバータ３００は、出力電圧端子ＴＯＵＴと、平滑化用のコンデンサＣと、平滑化用のインダクタＬと、基準電圧生成回路ＶＣと、調整回路ＡＣと、コンパレータＣＯＭＰと、変調器Ｍと、ドライバＤＲと、を備える。

第３の実施形態においては、変調器Ｍは、第１の基準電圧Ｖｒｅｆに対して変調を掛けた変調信号を出力する。なお、図６に示す例では、変調器Ｍは、第１の基準電圧Ｖｒｅｆに対して変調用クロック信号に同期した変調を掛ける。さらに、第３の実施形態においては、調整回路ＡＣは、変調器Ｍが出力した変調信号が入力され、フィードバック信号Ｖ１が第１の基準電圧Ｖｒｅｆに等しくなるように、変調信号を調整した基準信号ＶＭを出力する。

この調整回路ＡＣは、例えば、図６に示すように、調整抵抗ＲＩと、アンプ回路ＡＭと、を備える。

調整抵抗ＲＩは、一端に変調器Ｍが出力した変調信号が入力される。

アンプ回路ＡＭは、反転入力端子にフィードバック信号Ｖ１が入力され、非反転入力端子に第１の基準電圧Ｖｒｅｆが入力され、出力が調整抵抗ＲＩの他端に接続されている。

この調整回路ＡＣは、調整抵抗ＲＩの他端から基準信号ＶＭを出力する。なお、この基準信号ＶＭの波形は、第１の実施形態に係るＤＣ−ＤＣコンバータ１００の基準信号ＶＭの波形と同様になる。

また、コンパレータＣＯＭＰは、基準信号ＶＭと、出力電圧端子ＴＯＵＴの出力電圧ＶＯＵＴに基づいたフィードバック信号Ｖ１とを比較し、この比較結果に基づいた信号（ＰＷＭ信号ＳＰＷＭ）を出力する。

このコンパレータＣＯＭＰは、例えば、図６に示すように、非反転入力端子に基準信号ＶＭが入力され、反転入力端子にフィードバック信号Ｖ１が入力され、ＰＷＭ信号ＳＰＷＭを出力する。

このように、第３の実施形態に係るＤＣ−ＤＣコンバータ３００は、第１の実施形態に係るＤＣ−ＤＣコンバータ１００と比較して、変調器Ｍは、第２の基準電圧Ｖｒｅｆ２に代えて第１の基準電圧Ｖｒｅｆに対して変調を掛けた変調信号を出力する点、及び、調整回路ＡＣによる調整の対象が第２の基準電圧Ｖｒｅｆ２に代えて変調信号である点が、異なる。

なお、この第３の実施形態に係るＤＣ−ＤＣコンバータ３００のその他の構成および機能は、第１の実施形態と同様である。また、このＤＣ−ＤＣコンバータ３００の動作特性について説明する。

すなわち、本実施形態に係るＤＣ−ＤＣコンバータによれば、第１の実施形態と同様に、ループ安定性等の各種特性を確保しつつ出力電圧精度の向上がはかれる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１００、２００、３００ ＤＣ−ＤＣコンバータ
ＴＯＵＴ 出力電圧端子
Ｃ コンデンサ
Ｌ インダクタ
ＶＣ 基準電圧生成回路
ＡＣ 調整回路
ＣＯＭＰ コンパレータ
Ｍ 変調器
ＤＲ ドライバ

Claims (5)

1. 出力電圧端子と固定電位との間に接続された第１のコンデンサと、
   一端が前記出力電圧端子に接続されたインダクタと、
   前記出力電圧端子の出力電圧に基づいたフィードバック信号が第１の基準電圧と等しくなるように第２の基準電圧を調整する調整回路と、
   前記第２の基準電圧に対して変調を掛けた変調信号を出力する変調器と、
   前記変調信号に基づいた基準信号と、前記フィードバック信号とを比較し、この比較結果に基づいた信号を出力するコンパレータと、
   前記コンパレータが出力する信号に基づいたＰＷＭ信号を波形整形し、この波形整形したドライブ信号を前記インダクタの他端に出力するドライバと、を備える
   ことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記調整回路は、
   非反転端子に前記フィードバック信号が入力され、反転端子に前記第１の基準電圧が入力され、出力端子から前記第２の基準電圧を出力する第１のアンプ回路と、
   前記第１のアンプ回路の非反転端子と出力端子間に接続された第２のコンデンサと、
   前記第１のアンプ回路の非反転端子と出力端子間に、前記第２のコンデンサと並列に接続されたスイッチと、
   を備えることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 出力電圧端子と固定電位との間に接続されたコンデンサと、
   一端が前記出力電圧端子に接続されたインダクタと、
   第１の基準電圧に対して変調を掛けた変調信号を出力する変調器と、
   前記変調信号に基づいた基準信号と、前記出力電圧端子の出力電圧に基づいたフィードバック信号とを比較し、この比較結果に基づいた信号を出力するコンパレータと、
   前記フィードバック信号が前記第１の基準電圧に等しくなるように、前記コンパレータのオフセット電圧を調整する調整回路と、
   前記コンパレータが出力する信号に基づいたＰＷＭ信号を波形整形し、この波形整形したドライブ信号を前記インダクタの他端に出力するドライバと、を備える
   ことを特徴とするＤＣ−ＤＣコンバータ。
4. 出力電圧端子と固定電位との間に接続されたコンデンサと、
   一端が前記出力電圧端子に接続されたインダクタと、
   第１の基準電圧に対して変調を掛けた変調信号を出力する変調器と、
   前記変調信号が入力され、前記出力電圧端子の出力電圧に基づいたフィードバック信号が前記第１の基準電圧に等しくなるように、前記変調信号を調整した基準信号を出力する調整回路と、
   前記基準信号と、前記フィードバック信号とを比較し、この比較結果に基づいた信号を出力するコンパレータと、
   前記コンパレータが出力する信号に基づいたＰＷＭ信号を波形整形し、この波形整形したドライブ信号を前記インダクタの他端に出力するドライバと、を備える
   ことを特徴とするＤＣ−ＤＣコンバータ。
5. 前記調整回路は、
   一端に前記変調器と接続された調整抵抗と、
   反転入力端子に前記フィードバック電圧が入力され、非反転入力端子に前記第１の基準電圧が入力され、出力が前記調整抵抗の他端に接続されたアンプ回路と、を備え、
   前記調整抵抗の他端から前記基準信号を出力する
   ことを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。

Images