JP4096621B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP4096621B2 JP4096621B2 JP2002144908A JP2002144908A JP4096621B2 JP 4096621 B2 JP4096621 B2 JP 4096621B2 JP 2002144908 A JP2002144908 A JP 2002144908A JP 2002144908 A JP2002144908 A JP 2002144908A JP 4096621 B2 JP4096621 B2 JP 4096621B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- circuit
- power supply
- dead time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチング電源に関するもので、特に、スイッチング素子の低ノイズ化及び低耐圧化並びに出力雑音の低ノイズ化を図るためのスイッチング電源に関する。
【0002】
【従来の技術】
従来、直流電力を供給するスイッチング電源が知られており、広く利用されている。図4は従来のスイッチング電源の構成を示す回路図であり、図5は従来のスイッチング電源の動作を示すタイミングチャートである。
【0003】
このスイッチング電源は、フォワード型のスイッチング方式を採用しており、直流電源1から供給される直流電力を別の直流電力に変換する電力変換回路8、電力変換回路8の出力電圧を検出する出力電圧検出回路14、電力変換回路8の動作を制御する制御回路24cから構成されている。スイッチング電源の電力変換回路8の出力側に負荷9が接続される。
【0004】
電力変換回路8は、スイッチング素子2、主トランス3、ダイオード4,ダイオード5、リアクトル6、及びコンデンサ7から構成されている。電力変換回路8は、直流電源1から供給される直流電力を、例えばパワーMOS FETからなるスイッチング素子2でスイッチングさせることにより別の直流電力に変換する。
【0005】
具体的には、主トランス3の一次巻線Pにはスイッチング素子2が直列に接続され、スイッチング素子2が制御回路24cからの矩形波信号に応じてオン・オフする。これにより、直流電源1から供給された直流電圧が主トランス3の一次巻線Pに供給される。主トランス3は、一次巻線Pに供給された電圧を変換して二次巻線Sに出力する。主トランス3の二次巻線Sには、ダイオード4及び5、リアクトル6、並びにコンデンサ7からなる整流平滑回路が設けられている。整流平滑回路の出力が負荷9に供給されると共に、出力電圧検出回路14に供給される。
【0006】
出力電圧検出回路14は、抵抗器10、フォトカプラに含まれるフォトダイオード11−1、誤差増幅器12及び基準電圧発生器13から構成されている。出力電圧検出回路14は、整流平滑回路の出力電圧と基準電圧発生器13からの基準電圧を比較して、これらの大小を検出する。
【0007】
具体的には、誤差増幅器12は、整流平滑回路の出力電圧と基準電圧発生器13からの基準電圧との差を算出し、差電圧を、整流平滑回路の出力に抵抗器10を介してアノードが接続されたフォトダイオード11−1のカソードに供給する。これにより、整流平滑回路の出力電圧が基準電圧より小さくなると、フォトダイオード11−1の発光が停止され、後述するように、制御回路24cの中のフォトカプラを構成するフォトトランジスタ11−2をオフにする。
【0008】
制御回路24cは、三角波発振器15、抵抗器16,17,18,21,23、PWMコンパレータ22及びフォトカプラに含まれるフォトトランジスタ11−2から構成されている。制御回路24cは、出力電圧検出回路14からの検出結果に基づいて生成されるフィードバック電圧VF、三角波発振器15から出力される三角波電圧及び固定値を有するデットタイム電圧VDTをPWMコンパレータ22によって比較することにより、パルス幅制御を行なう。
【0009】
具体的には、三角波発振器15は、図5に示すような三角波電圧を発生し、PWMコンパレータ22に供給する。また、抵抗器16,17,18は、電源Vccとグランドとの間に直列に接続され、抵抗器17と抵抗器18との接続点の電圧がデットタイム電圧VDTとしてPWMコンパレータ22に供給される。従って、デットタイム電圧VDTは、抵抗器16,17,18による抵抗分割によって決定される固定値である。更に、フォトトランジスタ11−2、抵抗器21及び抵抗器23は、電源Vccとグランドとの間に直列に接続され、抵抗器21と抵抗器23との接続点の電圧がフィードバック電圧VFとしてPWMコンパレータ22に供給される。
【0010】
PWMコンパレータ22は、三角波発振器15からの三角波電圧と、デットタイム電圧VDT及びフィードバック電圧VFの何れか高い方の電圧とを比較し、三角波電圧が高い場合に高レベル(Hレベル)の信号を出力する。このPWMコンパレータ22から出力される矩形波信号はスイッチング素子2に供給される。スイッチング素子2は、PWMコンパレータ22からの矩形波信号がHレベルの間にオンになるスイッチング動作を行う。
【0011】
このように構成された従来のスイッチング電源では、図5に示すように、負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などに起因してフィードバック電圧VFがゼロボルトになった場合、PWMコンパレータ22から出力されるパルス幅が、デットタイム電圧VDTによって決められた最大パルス幅まで広がってしまい、スイッチング素子2にサージ電流が流れる。このサージ電流対策として制御の応答速度を遅くする方法があるが、この方法を用いると出力リップル電圧の増加を生じる。
【0012】
そこで、上述した問題を解消する他のスイッチング電源が開発されている。図6は従来の他のスイッチング電源の構成を示す回路図であり、図7は図6に示した従来のスイッチング電源の動作を示すタイミングチャートである。
【0013】
このスイッチング電源は、図4を参照して説明したスイッチング電源の一次巻線Pに過電流保護回路を追加し、制御回路24dは、過電流保護回路からの信号を更に加味してスイッチング素子2を制御するように構成されている。以下、図4を参照して説明したスイッチング電源と相違する点のみを説明する。
【0014】
過電流保護回路は、カレントトランス26、カレントトランス26の出力側に並列に挿入された抵抗器27、カレントトランス26の出力に接続されたダイオード28、ダイオード28に直列に接続された抵抗器29及び抵抗器29に並列に接続されたコンデンサ31から構成されている。また、ダイオード28のカソードと、抵抗器29及びコンデンサ31との接続点がPWMコンパレータ22に接続され、この接続点の電圧がカレント電圧VCTとして使用される。
【0015】
このスイッチング電源では、図7に示すように、負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などに起因してフィードバック電圧VFがゼロボルトになった場合、一次巻線P側の過電流保護回路が存在しなければ、PWMコンパレータ22から出力されるパルス幅がデットタイム電圧VDTによって決められた最大パルス幅まで広がるが、過電流保護回路によってVCTの電圧がHレベルになり、スイッチング素子2のオン・オフ制御を停止させる。従って、スイッチング素子2へのサージを低減することができる。その結果、サージ対策のために制御の応答速度を遅くする必要がなく、出力リップル電圧を抑制できる。
【0016】
【発明が解決しようとする課題】
しかしながら、上述した従来のスイッチング電源の一次側の過電流保護回路で使用されるカレントトランスは広い実装面積を必要とし、また高価である等の問題がある。
【0017】
本発明は、上述した問題を解消するためになされたものであり、スイッチング素子に流れるサージ電流を抑止することができ、また、実装面積及び価格を低減できるスイッチング電源を提供することにある。
【0018】
【課題を解決するための手段】
前記課題を達成するために、本発明に係るスイッチング電源は、直流電源から供給される直流電力をスイッチング素子でスイッチングさせることにより別の直流電力に変換する電力変換回路と、この電力変換回路の出力電圧を基準電圧と比較して出力電圧の大小を検出する出力電圧検出回路と、この出力電圧検出回路の検出結果に応じて前記スイッチング素子をスイッチングさせるための矩形波信号のパルス幅を変化させる制御回路とを備え、前記制御回路は、三角波電圧を出力する三角波発振器と、前記出力電圧に基づき、前記出力電圧が前記基準電圧より大きいときに第1の電圧値を維持し、前記出力電圧が前記基準電圧より小さくなった場合に前記第1の電圧値からゼロボルトに向けて変化するフィードバック電圧を生成するフィードバック電圧生成回路と、前記出力電圧に基づき、前記出力電圧が前記基準電圧より大きいときに前記第1の電圧値より低い第2の電圧値を維持し、前記出力電圧が前記基準電圧より小さくなった場合に前記第2の電圧値から前記フィードバック電圧の変化速度より遅い変化速度で緩やかに下降して前記フィードバック電圧に追従するデットタイム電圧を生成するデットタイム電圧生成回路と、前記三角波電圧が前記フィードバック電圧及び前記デットタイム電圧の何れか高い方の電圧より高い期間のパルス幅を有する矩形波信号を生成して前記スイッチング素子に供給するコンパレータとを備えたことを特徴とする。
【0019】
このスイッチング電源によれば、電力変換回路の出力電圧に基づき該出力電圧が基準電圧より大きいときには、第1の電圧値を有するフィードバック電圧によってスイッチング素子に供給する矩形波信号のパルス幅は、決定されて所定の電圧を出力する一方、デッドタイム電圧は、第1の電圧値より低い第2の電圧値を維持する。負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などの原因で、電力変換回路の出力電圧が基準電圧より急激に小さくなると、フィードバック電圧が第1の電圧値からゼロボルトに向けて変化する一方、デットタイム電圧は、第2の電圧値からフィードバック電圧の変化速度より遅い変化速度で緩やかに下降してフィードバック電圧に追従する。
【0020】
従って、スイッチング素子に供給される矩形波信号のパルス幅は、徐々に広くなるが、従来のように一気に最大パルス幅まで広がることがない。その結果、スイッチング素子にサージ電流が流れることもない。また、サージ電流が流れることがないので、サージ電流対策として制御の応答速度を遅くする必要もなく出力リップル電圧の増加を生じることもない。
【0021】
本発明のスイッチング電源における前記デットタイム電圧生成回路は、電源とグランドとの間に配置され、第1抵抗器、コンデンサ及び前記フィードバック電圧により駆動される第1のトランジスタからなる並列回路に直列に接続された第2抵抗器及び第3抵抗器からなり、前記デットタイム電圧は、前記第2抵抗器及び第3抵抗器の接続点から取り出すように構成できる。
【0022】
この構成によれば、従来の構成にコンデンサとトランジスタを追加するだけで、第2の電圧値からフィードバック電圧の変化速度より遅い変化速度で緩やかに下降するデットタイム電圧を生成して、スイッチング素子に流れるサージ電流を抑止することができる。従って、実装面積が小さく且つ低価格で、スイッチング素子の低ノイズ化、低耐圧化と出力雑音の低ノイズ化を実現できる。
【0023】
また、スイッチング電源において、前記第1のトランジスタのベース・エミッタ間による電圧降下を補完するように、前記第1のトランジスタと同じ特性を有する第2のトランジスタを更に備えて構成できる。
【0024】
この構成によれば、同じ特性を有する2つのトランジスタによってベース・エミッタ間の電圧降下を補完するので、温度補償回路として機能する。その結果、温度変化に強いスイッチング電源を提供できる。
【0025】
【発明の実施の形態】
以下、本発明のスイッチング電源の実施の形態を図面を参照しながら詳細に説明する。なお、以下では、従来の技術の欄で説明したスイッチング電源と同じ部分又は相当する部分には従来の技術の欄の説明で使用した符号と同じ符号を付して説明する。
【0026】
(第1の実施の形態)
図1は本発明の第1の実施の形態に係るスイッチング電源の構成を示す回路図である。図2は本発明の第1の実施の形態に係るスイッチング電源の動作を示すタイミングチャートである。
【0027】
このスイッチング電源は、フォワード型のスイッチング方式を採用しており、直流電源1から供給される直流電力を別の直流電力に変換する電力変換回路8、電力変換回路8の出力電圧を検出する出力電圧検出回路14、電力変換回路8の動作を制御する制御回路24aから構成されている。スイッチング電源の電力変換回路8の出力側に負荷9が接続される。
【0028】
電力変換回路8は、スイッチング素子2、主トランス3、ダイオード4、ダイオード5、リアクトル6、及びコンデンサ7から構成されている。電力変換回路8は、直流電源1から供給される直流電力を、例えばパワーMOS FETからなるスイッチング素子2でスイッチングさせることにより別の直流電力に変換する。
【0029】
具体的には、主トランス3の一次巻線Pにはスイッチング素子2が直列に接続され、スイッチング素子2が制御回路24aからの矩形波信号に応じてオン・オフする。これにより、直流電源1から供給された直流電圧が主トランス3の一次巻線Pに供給される。主トランス3は、一次巻線Pに供給された電圧を変換して二次巻線Sに出力する。主トランス3の二次巻線Sには、ダイオード4及び5、リアクトル6、並びにコンデンサ7からなる整流平滑回路が設けられている。整流平滑回路の出力が負荷9に供給されると共に、出力電圧検出回路14に供給される。
【0030】
出力電圧検出回路14は、抵抗器10、フォトカプラに含まれるフォトダイオード11−1、誤差増幅器12及び基準電圧発生器13から構成されている。出力電圧検出回路14は、整流平滑回路の出力電圧と基準電圧発生器13からの基準電圧を比較して、これらの大小を検出する。
【0031】
具体的には、誤差増幅器12は、整流平滑回路の出力電圧と基準電圧発生器13からの基準電圧との差を算出し、差電圧を、整流平滑回路の出力に抵抗器10を介してアノードが接続されたフォトダイオード11−1のカソードに供給する。これにより、整流平滑回路の出力電圧が基準電圧より小さくなると、フォトダイオード11−1の発光が停止され、後述するように、制御回路24aの中のフォトカプラを構成するフォトトランジスタ11−2をオフにする。
【0032】
制御回路24aは、三角波発振器15、抵抗器16,17,18,21,23、コンデンサ19、トランジスタ20、PWMコンパレータ22及びフォトカプラを構成するフォトトランジスタ11−2から構成されている。制御回路24aは、出力電圧検出回路14からの検出結果に基づいて生成されるフィードバック電圧VF、三角波発振器15から出力される三角波電圧及びフィードバック電圧VFの変化に対して追従するように変化するデットタイム電圧VDTをPWMコンパレータ22によって比較することにより、パルス幅制御を行なう。
【0033】
具体的には、三角波発振器15は、図2に示すような三角波電圧を発生し、PWMコンパレータ22の非反転入力端子に供給する。また、本発明のフィードバック電圧生成回路は、電源Vccとグランドとの間に直列に接続されたフォトトランジスタ11−2、抵抗器21及び抵抗器23から構成されている。抵抗器21と抵抗器23との接続点はPWMコンパレータ22の反転入力端子に接続されており、この接続点の電位がフィードバック電圧VFとしてPWMコンパレータ22の反転入力端子に供給される。
【0034】
フィードバック電圧生成回路は次のように動作する。即ち、出力電圧検出回路14で整流平滑回路の出力電圧が基準電圧より大きいことが検出されている間はフォトダイオード11−1が発光するので、フォトトランジスタ11−2はオン状態を維持する。この状態では、フィードバック電圧VFは、抵抗器21及び抵抗器23による抵抗分割によって決まる第1の電圧値を維持する。
【0035】
一方、整流平滑回路の出力電圧が基準電圧より小さくなったことが検出されると、フォトダイオード11−1の発光が停止し、フォトトランジスタ11−2はオフ状態に変化する。この変化により、フィードバック電圧VFは、図2に示すように、第1の電圧値からゼロボルトに変化する。
【0036】
また、本発明のデットタイム電圧生成回路は、電源Vccとグランドとの間に配置された、抵抗器16、コンデンサ19及びトランジスタ20からなる並列回路に直列に接続された抵抗器17及び抵抗器18から構成されている。トランジスタ20のベースは、抵抗器21と抵抗器23の接続点に接続され、フィードバック電圧VFが供給されるようになっている。抵抗器16は、本発明の第1抵抗器に対応し、抵抗器17は、本発明の第2抵抗器に対応し、抵抗器18は、本発明の第3抵抗器に対応する。抵抗器17と抵抗器18との接続点は、PWMコンパレータ22の他の反転入力端子に接続されており、この接続点の電位がデットタイム電圧VDTとしてPWMコンパレータ22の非反転入力端子に供給されるようになっている。
【0037】
デットタイム電圧生成回路は次のように動作する。即ち、出力電圧検出回路14で整流平滑回路の出力電圧が基準電圧より大きいことが検出されている間はフォトダイオード11−1が発光するので、フォトトランジスタ11−2はオン状態を維持する。この状態では、フィードバック電圧VFは、上述したように第1の電圧値を維持する。従って、コンデンサ19の充電が行われると共に、デットタイム電圧VDTは、電圧Vaを抵抗器17及び抵抗器18による抵抗分割によって決まる第2の電圧値を維持する。ここで、第2の電圧値は、第1の電圧値より若干低い値になる。
【0038】
一方、整流平滑回路の出力電圧が基準電圧より小さくなったことが検出されるとフォトダイオード11−1の発光が停止し、フォトトランジスタ11−2はオフ状態に変化する。この変化により、フィードバック電圧VFは、上述したように、第1の電圧値からゼロボルトに変化し、デットタイム電圧VDTは、図2に示すように、これに追随して、第2の電圧値から緩やかに下降する。
【0039】
今、抵抗器16、コンデンサ19及びトランジスタ20からなる並列回路と抵抗器17との接続点の電圧をVaとすると、
Va=フィードバック電圧VF−トランジスタ20のベース飽和電圧…式(1)
デットタイム電圧VDT=Va×抵抗器18/(抵抗器17+抵抗器18)…式(2)
が成り立つ。よって、式(1)と式(2)から、デットタイム電圧VDTは一定の電圧差を保ちながらフィードバック電圧VFに追従する。
【0040】
負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などに起因してフィードバック電圧VFがゼロボルトになった場合、トランジスタ20はオフ状態になり、コンデンサ19の働きによってデットタイム電圧VDTは緩やかに減少し、デットタイム電圧VDT=Vcc×抵抗器18/(抵抗器16+抵抗器17+抵抗器18)の値に収束する。
【0041】
つまり、定常状態の時においては、デットタイム電圧VDTは、一定の電圧差を保ちながらフィードバック電圧VFに追従し、負荷短絡時、負荷短絡電流保護状態からの復旧時及び入力電圧急変時においては、デットタイム電圧VDTは、緩やかにフィードバック電圧VFに追従する。
【0042】
PWMコンパレータ22は、三角波発振器15からの三角波電圧と、デットタイム電圧VDT及びフィードバック電圧VFの何れか高い方の電圧とを比較し、三角波電圧が高い場合にHレベルの信号を出力する。
【0043】
従って、図2に示すように、負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などに起因してフィードバック電圧VFがゼロボルトに変化しても、PWMコンパレータ22は、三角波電圧と、第1の電圧値より若干低い第2の電圧値から緩やかに下降するデットタイム電圧VDTとを比較して矩形波信号を生成するので、矩形波信号のパルス幅は徐々に広がることになり、従来のように、急激にパルス幅が広がることはない。このPWMコンパレータ22から出力される矩形波信号はスイッチング素子2に供給される。スイッチング素子2は、PWMコンパレータ22からの矩形波信号がHレベルの間にオンになるスイッチング動作を行う。
【0044】
以上のように構成されたスイッチング電源によれば、急激なパルス幅の広がりがなくなるので、負荷短絡時、負荷短絡電流保護状態からの復旧時及び入力電圧急変時に、スイッチング素子へ流れるサージ電流を低減することができる。また、負荷短絡時、負荷短絡電流保護状態からの復旧時及び入力電圧急変時にのみ、コンデンサ19によって制御の応答速度を遅らせているため、定常時における出力リップル電圧を抑制できる。また、コンデンサ19とトランジスタ20は小信号用の素子を使用することが可能であり、実装面積及び価格を低減できる。
【0045】
(第2の実施の形態)
図3は本発明の第2の実施の形態に係るスイッチング電源の構成を示す回路図である。図2は本発明の第2の実施の形態に係るスイッチング電源の動作を示すタイミングチャートである。
【0046】
第2の実施の形態に係るスイッチング電源は、制御回路24bに形成されるデットタイム電圧生成回路の構成が、上述した第1の実施の形態に係るスイッチング電源のそれとは異なる。従って、以下、制御回路24bに形成されるデットタイム電圧生成回路の構成を中心に説明する。
【0047】
第2の実施の形態に係るスイッチング電源の制御回路24bに形成されるデットタイム電圧生成回路は、上述した第1の実施の形態の制御回路24aにトランジスタ25及び抵抗器30が追加されて構成されている。トランジスタ25としては、トランジスタ20と同じ特性を有するものが使用される。トランジスタ25は、ダイオード接続、つまりベースがコレクタに共通に接続されて使用される。トランジスタ25のコレクタは、トランジスタ20のベースに接続され、エミッタは、抵抗器21と抵抗器23との接続点に接続されている。また、抵抗器30の一端は電源Vccに接続され、他端はトランジスタ20のベースに接続されている。
【0048】
上記の構成においては、
Va=フィードバック電圧VF+トランジスタ25のベース飽和電圧−トランジスタ20のベース飽和電圧…式(3)
デットタイム電圧VDT=Va×抵抗器18/(抵抗器17+抵抗器18)…式(4)
が成り立つ。トランジスタ20とトランジスタ25に同一特性の素子が用いられることにより、トランジスタ25のベース飽和電圧はトランジスタ20のベース飽和電圧と等しくなる。よって、
デットタイム電圧VDT=フィードバック電圧VF×抵抗器18/(抵抗器17+抵抗器18)…式(5)
が成り立ち、デットタイム電圧VDTは温度変化によって誤差を生じることなく一定の電圧差を保ちながらフィードバック電圧VFに追従する。
【0049】
【発明の効果】
以上詳述したように、本発明によれば、パルス幅制御によるスイッチング電源において、負荷短絡時、負荷短絡電流保護状態からの復旧時及び入力電圧急変時、スイッチング素子へ流れるサージ電流を低減することができる。また、定常状態における制御の応答速度を遅くする必要がないため、出力リップル電圧を抑制することができる。また、小信号用の素子を使用できるので、実装面積及び価格を低減できる。従って、スイッチング素子の低ノイズ化、低耐圧化と出力雑音の低ノイズ化を実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るスイッチング電源の構成を示す回路図である。
【図2】本発明の第1及び第2の実施の形態に係るスイッチング電源の動作を示すタイミングチャートである。
【図3】本発明の第2の実施の形態に係るスイッチング電源の構成を示す回路図である。
【図4】従来のスイッチング電源の構成を示す回路図である。
【図5】図4に示したスイッチング電源の動作を示すタイミングチャートである。
【図6】従来の他のスイッチング電源の構成を示す回路図である。
【図7】図6に示したスイッチング電源の動作を示すタイミングチャートである。
【符号の説明】
1 直流電源
2 スイッチング素子
3 主トランス
4,5,28 ダイオード
6 リアクトル
7,19,31 コンデンサ
8 電力変換回路
9 負荷
10,16,17,18,21,23,27,29,30 抵抗器
11−1 フォトダイオード
11−2 フォトトランジスタ
12 誤差増幅器
13 基準電圧
14 出力電圧検出回路
15 三角波発振器
20,25 トランジスタ
22 PWMコンパレータ
24a〜24d 制御回路
26 カレントトランス
Claims (3)
- 直流電源から供給される直流電力をスイッチング素子でスイッチングさせることにより別の直流電力に変換する電力変換回路と、
この電力変換回路の出力電圧を基準電圧と比較して出力電圧の大小を検出する出力電圧検出回路と、
この出力電圧検出回路の検出結果に応じて前記スイッチング素子をスイッチングさせるための矩形波信号のパルス幅を変化させる制御回路とを備え、
前記制御回路は、三角波電圧を出力する三角波発振器と、
前記出力電圧に基づき、前記出力電圧が前記基準電圧より大きいときに第1の電圧値を維持し、前記出力電圧が前記基準電圧より小さくなった場合に前記第1の電圧値からゼロボルトに向けて変化するフィードバック電圧を生成するフィードバック電圧生成回路と、
前記出力電圧に基づき、前記出力電圧が前記基準電圧より大きいときに前記第1の電圧値より低い第2の電圧値を維持し、前記出力電圧が前記基準電圧より小さくなった場合に前記第2の電圧値から前記フィードバック電圧の変化速度より遅い変化速度で緩やかに下降して前記フィードバック電圧に追従するデットタイム電圧を生成するデットタイム電圧生成回路と、
前記三角波電圧が前記フィードバック電圧及び前記デットタイム電圧の何れか高い方の電圧より高い期間のパルス幅を有する矩形波信号を生成して前記スイッチング素子に供給するコンパレータと、
を備えたことを特徴とするスイッチング電源。 - 前記デットタイム電圧生成回路は、
電源とグランドとの間に配置され、第1抵抗器、コンデンサ及び前記フィードバック電圧により駆動される第1のトランジスタからなる並列回路に直列に接続された第2抵抗器及び第3抵抗器からなり、
前記デットタイム電圧は、前記第2抵抗器及び第3抵抗器の接続点から取り出されることを特徴とする請求項1記載のスイッチング電源。 - 前記第1のトランジスタのベース・エミッタ間による電圧降下を補完するように、前記第1のトランジスタと同じ特性を有する第2のトランジスタを更に備えたことを特徴とする請求項2記載のスイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002144908A JP4096621B2 (ja) | 2002-05-20 | 2002-05-20 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002144908A JP4096621B2 (ja) | 2002-05-20 | 2002-05-20 | スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003339160A JP2003339160A (ja) | 2003-11-28 |
JP4096621B2 true JP4096621B2 (ja) | 2008-06-04 |
Family
ID=29704443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002144908A Expired - Fee Related JP4096621B2 (ja) | 2002-05-20 | 2002-05-20 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4096621B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4356977B2 (ja) * | 2003-12-04 | 2009-11-04 | キヤノン株式会社 | 電源装置及び該電源装置を備える記録装置 |
US7535735B2 (en) * | 2004-09-13 | 2009-05-19 | Power Integrations, Inc. | Compensation for parameter variations in a feedback circuit |
KR100721161B1 (ko) | 2005-09-08 | 2007-05-23 | 삼성전기주식회사 | 피드백 단자 회로 |
CN113054834A (zh) * | 2019-12-26 | 2021-06-29 | 明纬(广州)电子有限公司 | 具有输出短路保护功能的切换式电源电路 |
-
2002
- 2002-05-20 JP JP2002144908A patent/JP4096621B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003339160A (ja) | 2003-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI709288B (zh) | 用於電壓調節器之過電流保護電路及方法 | |
EP0993103B1 (en) | Controller for DC-DC converter | |
USRE43516E1 (en) | Fault detection for loss of feedback in forced switching power supplies | |
US6185082B1 (en) | Protection circuit for a boost power converter | |
JP5493738B2 (ja) | 力率改善型スイッチング電源装置 | |
JP3691500B2 (ja) | スイッチング電源装置 | |
JP2001268897A (ja) | 交流−直流変換装置 | |
JP7268507B2 (ja) | ゲート駆動装置及び電力変換装置 | |
JP5890814B2 (ja) | Dc−dcコンバータ、および、半導体集積回路 | |
JP2002252971A (ja) | スイッチング電源装置 | |
US9467044B2 (en) | Timing generator and timing signal generation method for power converter | |
JP6932056B2 (ja) | スイッチングレギュレータ | |
JP6381963B2 (ja) | スイッチング電源回路 | |
JP2007037297A (ja) | 力率改善回路 | |
JP4969204B2 (ja) | 過電流保護回路 | |
JP4096621B2 (ja) | スイッチング電源 | |
JP2002051540A (ja) | 非絶縁型降圧dc−dcコンバータ | |
JP5032447B2 (ja) | スイッチング電源装置 | |
JPH0746828A (ja) | スイッチング電源回路 | |
JPH10229674A (ja) | Dc−dcコンバ−タ | |
JPH0851776A (ja) | 自励式フライバックコンバータ | |
JP2005312105A (ja) | 降圧コンバータ | |
JP2018082574A (ja) | スイッチング電源装置 | |
JP4950254B2 (ja) | スイッチング電源装置 | |
JP2008257525A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4096621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |