JP5834348B2

JP5834348B2 - 力率改善コンバータにおいて使用されるコントローラおよび方法

Info

Publication number: JP5834348B2
Application number: JP2014008425A
Authority: JP
Inventors: ローランド・シルビエ・サン−ピエール
Original assignee: パワー・インテグレーションズ・インコーポレーテッド
Priority date: 2008-11-07
Filing date: 2014-01-21
Publication date: 2015-12-16
Anticipated expiration: 2029-10-30
Also published as: JP2010115106A; EP2518875B1; CN103607111A; US20150323949A1; JP5472712B2; US9116538B2; EP2187511A3; US20100118573A1; US8525493B2; JP2014068536A; EP2518875A1; CN103607111B; CN101741244B; US8040114B2; US20130307495A1; EP2187511A2; US9618955B2; US20110316491A1; CN101741244A

Description

背景
開示の分野
本発明は概して電源の力率改善回路に関し、特に本発明は、力率改善回路の効率を高めることに関する。

背景
電源は、コンセントから与えられた交流（「ａｃ」）電力を電気装置に利用可能な直流（「ｄｃ」）電力に変換するのに典型的に使用される。電源設計に関する重要な検討事項の１つは、どのように効率的に電力が電源に送出されるかという点である。電力送出効率を向上させるには、力率改善（ＰＦＣ）回路を電源において使用し得る。具体的には、力率改善回路は、電流波形を電圧波形の形状に近似するように整形することを意図する。

典型的に、ＰＦＣ回路はパワースイッチを含むように設計され、当該パワースイッチは、配電線から伝送される歪んだ入力電流波形を、入力電圧波形の形状に似たより理想的な電流波形に変形するために、オフ状態とオン状態との間で切換わるように制御される。具体的には、パワースイッチはエネルギ伝達素子に結合され、電源の出力にエネルギを伝達する。しかし動作中、ＰＦＣ回路は、寄生容量によってパワースイッチで生じるスイッチング損失を蒙る。典型的に、寄生容量は、電気構成要素の部品同士の間に、それらが互いに近接していることによって存在する望ましくない容量として規定することができる。追加的な損失がエネルギ伝達素子においても認識される。

図面の簡単な説明
本発明の教示に係る例示的なコントローラを含む例示的な昇圧コンバータの機能ブロック図である。本発明の教示に係る図１の例示的なコントローラをさらに示す機能ブロック図である。図１および図２に関連付けられ、かつ本発明の教示に係るスイッチング信号および負荷信号に対応する例示的な入力波形を示す図である。図３Ａの入力波形のうちの１つの拡大図と対応するスイッチング波形とを示す図である。本発明の教示に係る負荷と平均スイッチング周波数との間の例示的な関係を示す図である。本発明の教示に係る負荷と平均スイッチング周波数との間の代替例的な関係を示す図である。本発明の教示に係る負荷と平均スイッチング周波数との間の代替例的な関係を示す図である。本発明の教示に係る負荷と平均スイッチング周波数との間の代替例的な関係を示す図である。本発明の教示に係る力率改善（ＰＦＣ）のための制御技術を実現する例示的な集積回路を示す図である。本発明の教示に係る例示的なスイッチング周波数調整器を示す図である。本発明の教示に係るエラー電圧、調整されたエラー電圧および負荷の間の例示的な関係を示す図である。本発明の教示に係る調整されたエラー電圧の例示的なグラフである。本発明の教示に係るＰＦＣ回路における変動負荷に応答して平均スイッチング周波数を調整するための例示的な方法を示すフローチャートである。

限定的でなくかつ網羅的でない本発明の実施例を添付の図面を参照して説明する。同様の参照符号は、特に明記しない限り、さまざまな図に亘って同様の部分を指す。

詳細な説明
本発明の一局面において、本明細書に開示される方法および装置は、力率改善（ＰＦＣ）回路における効率を高めるための制御技術を使用する。以下の説明では、本発明を十分に理解できるように多くの具体的な詳細を記載する。しかし、本発明を実施するのにその具体的な詳細を必ずしも採用する必要がないことは当業者にとっては明らかであろう。本発明が不明瞭とならないように、具体化に関連する周知の方法は詳細には記載していない。

本明細書全体に亘る「一実施例」、「ある実施例」、「一例」または「ある例」という言及は、当該実施例または例に関連して記載される特定の特徴、構造または特質が本発明の少なくとも一実施例に含まれることを意味する。したがって、本明細書中のさまざまな箇所に出現する「一実施例において」、「ある実施例において」、または「ある例」という語句は、すべて同じ実施例または例を指すとは限らない。さらに、特定の特徴、構造または特質は、１つ以上の実施例または例において、いずれかの好適な組合せおよび／または副組合わせで組合せられ得る。

以下に述べるように、本発明の教示に係るさまざまな例は、電力効率送出をさらに高めるための力率改善回路に関する制御技術を実現する。具体的には、当該制御技術は、ＰＦＣ回路の出力において結合された変動負荷に応答して、ＰＦＣ回路のパワースイッチの平均スイッチング周波数を調整する。本発明の一実施例において、負荷は、ＰＦＣ改善回路の出力に結合されるｄｃ−ｄｃコンバータを表わす。この概念は、以下に記載する図面に従って説明される。

図示すると、図１は、本発明の教示に係るコントローラ１０２を含む例示的な昇圧ＰＦＣコンバータ１００（ＰＦＣコンバータとも称する）の機能ブロック図である。図示の例では、ＰＦＣコンバータ１００は、ａｃライン電圧Ｖ_G１０６に対応するａｃライン電流Ｉ_G１０４を受取る昇圧パワーコンバータである。典型的に、ａｃライン電流Ｉ_G１０４および対応するａｃライン電圧Ｖ_G１０６は、配電システム（たとえばパワープラント）によって電気ソケットを介して与えられる。図示のように、ブリッジ整流器１０８は、ａｃライン電圧Ｖ_G１０６をｄｃ入力電圧Ｖ_IN１１０に変換する。

図３Ａを参照し、例示的な波形３０２、３０４および３０６は、ａｃライン電圧Ｖ_G１０６、ｄｃ入力電圧Ｖ_IN１１０およびｄｃ入力電流Ｉ_IN１１１をそれぞれ表わす。図示のように、「ａｃ」波形は、ある間隔でその極性を反転させる波形によって示される。たとえば、ａｃライン電圧Ｖ_G１０６は正の値と負の値とが交互する波形３０２によって表わされる。これに対して「ｄｃ」波形は、常に同じ極性である波形によって表わされる。たとえば、波形３０４および３０６によって例示されるように、ｄｃ入力電圧Ｖ_IN１１０およびｄｃ入力電流Ｉ_IN１１１は実質的に常に正である。ｄｃ入力電圧Ｖ_IN１１０（すなわち波形３０４）およびｄｃ入力電流Ｉ_IN１１１（すなわち波形３０６）は、時間とともに大きさが変動する。

図１に戻り、図示の例では、フィルタ１１２がブリッジ整流器１０８の両端に結合され、ｄｃ入力電流Ｉ_IN１１１からの高周波ノイズ電流をフィルタリングする。発明の一局面では、ｄｃ入力電流Ｉ_IN１１１は、ｄｃ入力電圧Ｖ_IN１１０の波形形状に従うように実質的に制御される。図３Ａに示すように、ｄｃ入力電流Ｉ_IN１１１を表わす波形３０６は、ｄｃ入力電圧Ｖ_IN１１０を表わす波形３０４の形状におおむね従う。

図１の例に示すように、インダクタＬ₁１１４として示されるエネルギ蓄積素子の一端はコントローラ１０２に結合され、インダクタＬ₁１１４の他方端はパワースイッチＳＷ₁１１８に結合される。動作の際、パワースイッチＳＷ₁１１８は、スイッチ１１８が電流を伝えることができるときは「オン」すなわち「閉」状態にあり、スイッチ１１８が電流を伝えることができないときは「オフ」すなわち「開」状態にある。スイッチングサイクルは、スイッチがオンである期間、およびその後のスイッチがオフである期間として規定される。たとえば、スイッチングサイクルは、スイッチＳＷ₁１１８が導通することができるオン期間と、その後のスイッチＳＷ₁１１８が導通することができないオフ期間とを含み得る。別の例では、スイッチングサイクルは、スイッチＳＷ₁１１８が導通することができないオフ期間と、その後のスイッチＳＷ₁１１８が導通することができるオン期間とを含み得る。オン期間は、スイッチングサイクル中にスイッチＳＷ₁１１８が導通している期間として規定され得、オフ期間はスイッチングサイクル中にスイッチＳＷ₁１１８が導通していない期間として規定され得る。

図１の例では、入力帰線（ｒｅｔｕｒｎ）１２０がパワースイッチＳＷ₁１１８に結合される。動作の際、エネルギ蓄積インダクタＬ₁１１４は、本発明の教示に係るスイッチＳＷ₁１１８のスイッチングに応答してパワーコンバータ１００の出力にエネルギを伝達する。例に示したように、バルクキャパシタ１２２が、実質的に一定の出力電圧Ｖ_OUT１２４を負荷１２６に供給するように結合される。一例において、負荷１２６はｄｃ−ｄｃ電源の入力であり得る。ダイオードＤ₁１２８は、バルクキャパシタ１２２からの電流がインダクタＬ₁１１４に戻ることを防ぐように結合される。図１の例では、ｄｃ入力電圧Ｖ_IN１１０を表わす入力電圧信号Ｕ_VIN１３０がコントローラ１０２によって受取られる。ｄｃ入力電流Ｉ_IN１１１を表わす入力電流検知信号Ｕ_IIN１３２もコントローラ１０２によって受取られる。具体的には、ｄｃ入力電流Ｉ_IN１１１を測定するために、たとえば変流器のような電流検知器１３４、単体の抵抗器の両端電圧、トランジスタが導通しているときのトランジスタの両端電圧、またはパワースイッチに結合された検知ＦＥＴ素子を使用し得る。図１の例では、出力電圧Ｖ_OUT１２４を表わす出力電圧信号Ｕ_VOUT１３６もコントローラ１０２によって受取られる。一例では、出力電圧信号Ｕ_VOUT１３６は一定の基準値を表わし得る。本発明の一実施例では、検知信号Ｕ_VIN１３０、Ｕ_IIN１３２およびＵ_VOUT１３６は電圧または電流の形態であり得る。

動作の際、コントローラ１０２はスイッチング信号Ｕ_SW１１９を出力する。スイッチング信号Ｕ_SW１１９は、出力電圧Ｖ_OUT１２４を調節し、「入力電圧Ｖ_IN１１０」とも称するｄｃ入力電圧Ｖ_IN１１０の波形に従うようにｄｃ入力電流Ｉ_IN１１１を制御するために、入力電圧信号Ｕ_VIN１３０、入力電流信号Ｕ_IIN１３２および／または出力電圧信号Ｕ_VOUT１３６に応答してスイッチＳＷ₁１１８のスイッチングを制御する。一例において、コントローラ１０２は、可変スイッチング周波数制御技術とも称するスイッチＳＷ₁１１８の各スイッチングサイクルの変動によって、出力電圧Ｖ_OUT１２４を調節し、ｄｃ入力電流Ｉ_IN１１１を制御する。別の例において、コントローラ１０２は、固定周波数制御とも称するスイッチＳＷ₁１１８の一定のスイッチングサイクルの維持によって、出力電圧Ｖ_OUT１２４を調節し、ｄｃ入力電流Ｉ_IN１１１を制御する。本発明の一局面において、コントローラ１０２は、負荷１２４に応答してスイッチの平均スイッチング周波数も調整して、ＰＦＣコンバータ１００の効率をさらに高める。特に、平均スイッチング周波数は、複数のスイッチングサイクルにわたるスイッチング周波数として規定される。具体的には、コントローラ１０２は、負荷１２６に応答してスイッチＳＷ₁１１８の平均スイッチング周波数を調整することにより電力損失を減少させる制御技術を採用する。

図２を参照し、パワーコンバータ１００の機能ブロック図は、本発明の教示に係る図１のコントローラ１０２の一例をさらに例示する。図示のように、コントローラ１０２は、力率改善（ＰＦＣ）回路２０２およびスイッチング周波数調整装置２０４を含む。図２の例によれば、ＰＦＣ回路２０２は、スイッチング信号Ｕ_SW１１９と、ＰＦＣコンバータ１００の出力に結合された負荷１２６を表わす負荷信号Ｕ_LOAD２０６とを出力する。ＰＦＣ回路２０２は、入力電圧信号Ｕ_VIN１３０、出力電圧信号Ｕ_VOUT１３６および／または入力電流信号Ｕ_IIN１３４を受取る。スイッチング周波数調整装置２０４は、負荷信号Ｕ_LOAD２０６を受取り、周波数調整信号ｆ_ADJ２０８を出力する。

動作の際、一例として、ＰＦＣ回路２０２は、電源の出力を調節し、入力電圧信号Ｕ_VIN１３０、入力電流信号Ｕ_IIN１３４および／または出力電圧信号Ｕ_VOUT１３６に応答して、入力電流Ｉ_IN１１１が入力電圧Ｖ_IN１１０の波形に従うように入力電流を制御する。スイッチング周波数調整装置２０４は、負荷信号Ｕ_LOAD２０６に応答して周波数調整信号ｆ_ADJ２０８を出力し、ＰＦＣ回路２０２は、周波数調整信号ｆ_ADJ２０８に応答してパワースイッチＳＷ₁１１８の平均スイッチング周波数を調整する。

図示のように、コントローラ１０２、電流検知器１３４およびスイッチＳＷ₁１１８は、集積回路２１０に含まれ得る。一例において、スイッチＳＷ₁１１８は、コントローラ１０２と同じ１個のモノリシック装置に含まれ得る。代替例では、コントローラ１０２は、スイッチＳＷ₁１１８を有さない１個のモノリシック装置に含まれ得る。一例において、スイッチＳＷ₁１１８は、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり得る。動作の際、スイッチＳＷ₁１１８によって、スイッチＳＷ₁１１８がオンのときにはドレイン端子２１２からソース端子２１４に電流の伝導が可能となり、スイッチＳＷ₁１１８がオフのときには電流の伝導が実質的に妨げられる。別の例において、電流検知器１３４は、図示のスイッチ電流Ｉ_SW２１６を測定するためにスイッチＳＷ₁１１８に結合され得る。スイッチ電流Ｉ_SW２１６は、（図３Ｂに図示の）スイッチングサイクルのオン期間中はｄｃ入力電流Ｉ_IN１１１に実質的に等しいため、スイッチ電流Ｉ_SW２１６は、スイッチングサイクルのオン期間中はｄｃ入力電流Ｉ_IN１１１の代わりに検知され得る。図示のように、電流検知器１３４は、パワースイッチＳＷ₁１１８のドレイン端子２１２における入力電流Ｉ_IN１１１を検知し得る。代替的な実施例において、電流検知器１３４は、パワースイッチＳＷ₁１１８のソース端子２１４における入力電流Ｉ_IN１１１を検知し得る。代替的な実施例において、スイッチ電流Ｉ_SW２１６は、ドレイン端子２１２の前またはソース端子２１４の後で電流検知器１３４によって検知され得る。

図示のように、スイッチＳＷ₁１１８は寄生容量Ｃ_P２２２を含む。具体的には、寄生容量は、電気構成要素の部品同士の間に、それらが互いに近接していることによって存在する望ましくない容量として規定することができる。動作の際、スイッチＳＷ₁１１８がオフ状態に切換ると、ＰＦＣコンバータ１００の寄生容量Ｃ_P２２２は電気エネルギを蓄積する。漂遊容量Ｃ_P２２がパワースイッチＳＷ₁１１８の両端にあると示されているが、漂遊容量はＰＦＣコントローラ１００内のすべての構成要素からもたらされ得る。スイッチＳＷ₁１１８がオン状態に切換ると、ＰＦＣコンバータ１００の構成要素内の蓄積電気エネルギが放出され、エネルギはパワースイッチＳＷ₁１１８で損失される。コントローラ１００の動作中、スイッチＳＷ₁１１８のスイッチング周波数が上昇し、かつスイッチＳＷ₁１１８がオン状態とオフ状態との間でより頻繁に切換るにつれて、より多くのエネルギがスイッチＳＷ₁１１８で損失される。したがって、スイッチＳＷ₁１１８のスイッチング周波数を可能な限り常に最小化することが有益であり得る。一例において、スイッチＳＷ₁１１８における電力損失を制限するために、ＰＦＣコンバータ１００の出力の両端の負荷１２６が低減するにつれて、スイッチＳＷ₁１１８のスイッチング周波数が低下し得る。しかし、スイッチＳＷ₁１１８の周波数を制限すると、エネルギ伝達素子Ｌ₁１１４における損失が増加する。具体的には、パワースイッチＳＷ₁１１８のスイッチング周波数が低下するにつれ、ピーク電流の増加によってより大きな電力損失がインダクタにおいて生じ得る。また、エネルギ変圧器の磁芯の磁束の偏位によって、当該磁芯における損失が増加する。典型的に、ＰＦＣコンバータにおいてスイッチング周波数を低下させると、エネルギ伝達素子Ｌ₁１１４における損失はスイッチＳＷ₁１１８において防がれた損失よりもはるかに大きくなる。しかし、特定のＰＦＣコンバータ構造では、エネルギ伝達素子Ｌ₁１１４から生じる付加的な電力損失よりもパワースイッチにおける損失の方が大きいことから、スイッチング周波数を低下させることが有益であり得る。

図の例に示されるように、フィルタ１１２は、限定はしないが、ｄｃ入力電流Ｉ_IN１１１からの高周波ノイズをフィルタリングするキャパシタ２２０を含む。具体的には、一例において、キャパシタ２２０の容量値は、キャパシタ２２０が高周波ノイズを遮り得るがｄｃ入力電圧Ｖ_IN１１０の時間変動成分を低減するのに十分なほど大きくならないように選択された値である。代替的な実施例では、集積回路２１０は、フライバックコンバータを含むＰＦＣコンバータ１００において使用され得る。

先に参照したように、図３Ａは本発明の教示に係るａｃライン電圧波形３０２、ｄｃ入力電圧波形３０４、ｄｃ入力電流波形３０６、スイッチ信号Ｕ_SW１１９および負荷信号Ｕ_LOAD２０６を例示する。ａｃライン電圧波形３０２はａｃライン電圧Ｖ_G１０６を表わし、実質的に正弦波形である。ラインサイクルは、ａｃライン電圧波形３０２の３つの連続したゼロ交差の間の時間間隔として規定され、１ラインサイクルを完了するのにかかる時間を表わすラインサイクル期間Ｔ_L３１０に対応する。具体的には、図示の例において、ラインサイクル期間Ｔ_L３１０はａｃライン電圧Ｖ_G１０６の周波数に依存する。たとえば、ａｃライン電圧Ｖ_G１０６の周波数が上昇すると、ラインサイクル期間Ｔ_L３１０は短くなる。逆に、ａｃライン電圧Ｖ_G１０６の周波数が低下すると、ラインサイクル期間Ｔ_L３１０は長くなる。本発明の実施例によれば、ラインサイクル期間Ｔ_L３１０はスイッチングサイクル期間Ｔ_SW３１２よりも実質的に長い。さらに例示すると、一例において、ライン周波数は、１６，６６６マイクロ秒のラインサイクル期間Ｔ_L３１０に相当する６０Ｈｚであり、セグメント１における平均スイッチング周波数は、１０マイクロ秒のスイッチングサイクル期間Ｔ_SW３１２に相当する１００ｋＨＺである。

図示のように、ｄｃ入力電圧波形３０４はｄｃ入力電圧Ｖ_IN１１０を表わし、ａｃライン電圧波形３０２の整流された波形である。動作の際、ブリッジ整流器１０８はａｃライン電圧波形３０２によって表わされるａｃライン電圧Ｖ_G１０６を整流して、ｄｃ入力電圧波形３０４によって表わされるｄｃ入力電圧Ｖ_IN１１０を生成する。ｄｃ入力電流波形３０６は、ｄｃ入力電流Ｉ_IN１１１を表わす。図示のように、ｄｃ入力電流Ｉ_IN１１１が、ｄｃ入力電圧Ｖ_IN１１０に従うようスイッチングサイクル中にどのように制御されるかを例示するために、ｄｃ入力電流波形３０６が入力電圧波形３０４に重畳される。ｄｃ入力電流波形３０６の拡大図３１４を図３Ｂに示す。

図３Ａに示すように、スイッチング信号Ｕ_SW１１９の平均スイッチング周波数は、信号Ｕ_LOAD２０６の大きさとともに変動する。本発明の教示によれば、平均スイッチング周波数は、負荷１２６に応答して調整される。具体的には、平均スイッチング周波数は、少なくとも半ラインサイクル以上にわたる平均スイッチング周波数として規定される。したがって、平均スイッチング周波数は、ＰＦＣ回路の制御方式が可変スイッチング周波数を実現するときでも調整することができる。セグメント１に示すように、負荷信号Ｕ_LOAD２０６は最大の大きさにあり、最高平均スイッチング周波数にあるスイッチング信号Ｕ_SW１１９に対応する。セグメント２に示すように、負荷信号Ｕ_LOAD２０６は大きさが低下し、より低い平均スイッチング周波数を有するスイッチング信号Ｕ_SW１１９に対応する。セグメント３に示すように、負荷信号Ｕ_LOAD２０６はさらに大きさが低下し、より一層低い平均スイッチング周波数を有するスイッチング信号Ｕ_SW１１９に対応する。図３Ａに示すように、スイッチング入力電流波形３０６は、入力電流Ｉ_IN１１１を連続導通モードで示す。具体的には、連続導通モードは、エネルギ伝達素子Ｌ₁１１４のエネルギがゼロになる前にスイッチＳＷ₁１１８がオンすることから入力電流Ｉ_IN１１１がスイッチングサイクル中にゼロに達することを防ぐように実現されるスイッチング制御技術である。ＰＦＣコンバータ１００への入力はａｃ信号であるため、入力電圧がゼロのときは、ａｃ入力電流は連続導通モードにおいてもゼロになることが理解されるであろう。不連続導通モード制御技術は、各スイッチングサイクルの各オフ期間中に入力電流Ｉ_IN１１１がゼロになることをＰＦＣコントローラ１０２が防ぐように実現され得る。本発明に係る一実施例において、平均スイッチング周波数が低下すると、ＰＦＣコントローラ１０２は連続導通動作モードから不連続動作モードに切換り得る。逆に、平均スイッチング周波数が上昇すると、入力電流Ｉ_IN１１１は不連続動作モードから連続動作モードに移行し得る。

図３Ｂに示すように、拡大図３１４は、連続導通モードにおける図３Ａの入力電流波形３０６の一部分を示す。図示のように、ｄｃ入力電流Ｉ_IN１１１は、スイッチのオン期間中のスイッチング電流Ｉ_SW２１６に対応する。動作の際、入力電流Ｉ_IN１１１は、コントローラ１０２によって決定される第１のオン期間Ｔ_ON1３１８と第１のオフ期間Ｔ_OFF1３２０とに対応して、第１のスイッチングサイクル期間Ｔ_SW1３１６の間制御される。拡大図３１４に例示されるように、スイッチングサイクルＴ_SW1、Ｔ_SW2およびＴ_SW3は、ＰＦＣ改善のためにコントローラ１０２によって実現される可変周波数制御技術によって変動される。したがって、本発明の一実施例によれば、コントローラ１０２は、変動する負荷に応答して複数のラインサイクルにわたってスイッチＳＷ₁１１８の平均スイッチング周波数を調整し得、また、スイッチングサイクル周波数によりサイクルを調整して、出力電圧を調節し、ＰＦＣへの入力電圧Ｖ_IN１１０に従うように入力電流Ｉ_IN１１１を制御し得る。

図４Ａ、図４Ｂ、図４Ｃおよび図４Ｄを参照し、平均スイッチング周波数は、ＰＦＣコンバータ１００の負荷に応答してさまざまなやり方で調整され得る。図４Ａでは、スイッチＳＷ₁１１８の平均スイッチング周波数は、負荷１２６とともに直線的にかつ連続して変動する。図４Ｂでは、スイッチＳＷ₁１１８の平均スイッチング周波数は、負荷１２６とともに指数関数的にかつ連続して変動する。図４Ｃでは、スイッチＳＷ₁１１８の平均スイッチング周波数は、負荷１２６とともに直線的にかつ離散的に変動する。本発明の実施例によれば、図４Ａ、図４Ｂおよび図４Ｃに例示されるように、平均スイッチング周波数は昇圧コンバータの負荷範囲全体にわたって調整される。つまり、平均スイッチング周波数は、最小負荷状態に応答して最低周波数となり得、昇圧コンバータの最大負荷状態に応答して最高周波数となり得る。別の実施例では、図４Ｄに示されるように、平均スイッチング周波数は、負荷範囲全体の一部分にわたって直線的にかつ連続して調整される。本発明の別の実施例において、スイッチＳＷ₁１１８の平均スイッチング周波数と負荷１２６との関係を決定するために、図４Ａ、図４Ｂ、図４Ｃおよび図４Ｄをいずれかの種類の組合せで組合せてもよい。

図５Ａを参照し、ＰＦＣを実現するために特定の制御技術を利用し、かつ本発明の教示に従って効率を向上させるためにスイッチング周波数調整装置５０１をさらに含む、例示的な集積回路コントローラ５００を示す。この例では、パワーＭＯＳＦＥＴ５０２がオン状態とオフ状態との間で切換わり、ドレイン端子Ｄ５０４とソース端子Ｓ５０６との間の入力電流Ｉ_IN５０３の流れを可能にしたり妨げたりする。電圧端子Ｖ_IN５０７は、入力電圧信号Ｖ_IN１１０を受取るように結合される。図示のように、入力電圧検出器５０８は、ＰＦＣコンバータ１００の瞬間的なｄｃ入力電圧を表わす電流Ｉ_VIN５１２を出力する。動作の際、生成された電流信号Ｉ_VIN2５１３が入力電圧検出器５０８から引出される。本発明の実施例の教示によれば、生成された電流信号Ｉ_VIN2５１３は、半ラインサイクルのピーク入力電圧、または入力電圧の実効値（ｒｍｓｖａｌｕｅ）、または半サイクルの平均入力電圧を表わし得る。フィードバック端子ＦＢ５１４は、ＰＦＣコンバータ１００の出力における出力電圧を表わす電圧Ｖ_VOUTを受取る。一例において、電圧Ｖ_VOUTはいずれかの一定値であり得る。

図示のように、基準電流Ｉ_REFは、電流源５２２から流れる変倍された電流Ｉ_SVINの反対方向に、電流源５２０から流れる。具体的には、変倍された電流Ｉ_SVINは、信号処理のための変倍係数で乗算した電流Ｉ_VINに等しい。キャパシタＣ_OFF５２４は、トランジスタＴ_OFF５２６の両端に結合される。動作の際、キャパシタＣ_OFF５２４は、トランジスタＴ_OFF５２６がオフのときに充電する。具体的には、キャパシタＣ_OFF５２４を充電する電流は、基準電流Ｉ_REFと変倍された電流Ｉ_SVINとの差である。トランジスタＴ_OFF５２６がオンになると、キャパシタＣ_OFF５２４は共通帰線５２９を介して放電する。電圧比較器５２８は、比較器５２８の負端子がキャパシタＣ_OFF５２４と同じ電位の電圧となるようにキャパシタＣ_OFF５２４に結合される。キャパシタＣ_OFF５２４の電圧が調整されたエラー電圧信号Ｖ′_ERR５３０に等しいとき、電圧信号Ｖ_OFF５３２がローからハイに遷移し、その結果パワーＭＯＳＦＥＴ５０２がオン状態に遷移する。このように、パワーＭＯＳＦＥＴ５０２のスイッチングサイクルのオフ期間が調整される。本発明の一実施例において、キャパシタＣ_OFF５２４は、パワーコンバータの定電圧と入力電圧との差を積分してスイッチングサイクルのオフ期間を決定する積分器として機能する。

動作の際、図示の例において、エラー電圧信号Ｖ_ERR５３１はエラー増幅器５３３の出力である。動作の際、エラー増幅器５３３は、電圧Ｖ_VOUTを基準電圧Ｖ_REF５３５と比較して、パワーコンバータの出力における出力電圧を表わすエラー電圧信号Ｖ_ERR５３１を決定する。本発明の一実施例によれば、エラー電圧信号Ｖ_ERR５３１は、パワーコンバータ１００の出力電圧と、コントローラの出力における負荷とを示す。本発明の教示によれば、エラー電圧信号Ｖ_ERR５３１は、スイッチング信号Ｕ_SW１１９（たとえば駆動信号５５４）と比較して実質的により低速な応答時間を有するように設計される。たとえば、一実施例において、エラー電圧信号Ｖ_ERR５３１は、１ラインサイクルにわたって入力電流を制御する際に出力電圧Ｖ_OUT１２４が実質的に一定値と考えられるように、数ラインサイクルにわたる出力電圧Ｖ_OUT１２４の平均された大きさを表わす平均値である。

具体的には、この例において、エラー電圧信号Ｖ_ERR５３１は、１ラインサイクルの出力電圧Ｖ_OUT１２４におけるａｃ時間変動には実質的に応答しない。エラー電圧信号Ｖ_ERR５３１は複数のスイッチングサイクルにわたって実質的に一定であると想定することもできる。一例において、エラー電圧信号Ｖ_ERR５３１は、エラー電圧信号Ｖ_ERR５３１の応答時間を調整する利得設定フィルタにＣＯＭＰ端子５３７を介して出力され得る。

例に示すように、スイッチング周波数調整装置５０１は、エラー増幅器５３３の出力と比較器５２８の非反転端子との間に結合される。スイッチング周波数調整装置５０１は、図２のスイッチング周波数調整装置２０４の可能な実現例の１つであり、集積回路コントローラ５００の残りの回路の一部またはすべては、ＰＦＣ回路２０２の可能な実現例である。動作の際、スイッチング周波数調整装置５０１は、エラー電圧信号Ｖ_ERR５３１の受取りに応答して、調整されたエラー電圧信号Ｖ′_ERR５３０を出力する。本発明の実施例に係る一例において、エラー電圧信号Ｖ_ERR５３１は以下の式に基づいて修正される：
Ｖ′_ERR＝Ｖ_C−Ｖ_ERR …式１
ここでＶ_Cは、ＰＦＣコンバータ１００のフィードバックループの設計パラメータに基づいて決定される一定値である。本発明の教示によれば、エラー電圧信号Ｖ_ERR５３１は図２に示した負荷信号Ｕ_LOAD２０６に等しいと考えることができる。具体的には、エラー電圧信号Ｖ_ERR５３１の大きさは、パワーコンバータの出力における負荷に正比例する。典型的に、エラー電圧信号Ｖ_ERR５３１の大きさは、入力電圧を変動させることと負荷状態を変化させることとによって影響され得、したがってエラー電圧信号Ｖ_ERR５３１の大きさとパワーコンバータの出力における負荷状態との正比例関係は成立させるのが困難であり得る。本発明の実施例によれば、入力電圧検出器が、平均入力電圧値を表わしかつ電流源５３４で乗算される信号電流Ｉ_VIN2を生成して、エラー電圧信号Ｖ_ERR５３１の大きさに対する入力電圧の効果をオフセットする。換言すると、電流Ｉ_VIN2は、エラー電圧信号Ｖ_ERR５３１が入力電圧Ｖ_IN１１１に依存しないようにフィードフォワードシステムにおいて電流源５３４に乗算され、かつＰＦＣコンバータ１００の出力に結合された負荷１２６を表わし得る。本発明に係る一実施例において、調整されたエラー電圧信号Ｖ′_ERR５３０は、図２の周波数調整信号ｆ_ADJ２０８に等しいと考えることができる。

本発明に係る別の実施例において、スイッチング周波数調整装置５０１は、エラー増幅器５３３と電圧比較器５４４の正入力端子との間に結合される。この例の動作の際、調整されたエラー電圧信号Ｖ′_ERR５３０は電圧比較器５４４によって受取られる。

図５Ａの例に示すように、電流源５３４は、信号処理のための変倍係数で乗算した検知入力電流Ｉ_S５３８を表わす変倍された電流Ｉ_SIINを出力する。キャパシタＣ_ON５４０はトランジスタＴ_ON５４２の両端に結合される。動作の際、トランジスタＴ_ON５４２がオフのときには変倍された電流Ｉ_SIINがキャパシタＣ_ON５４０を充電する。トランジスタＴ_ON５４２がオンのときには、キャパシタＣ_ON５４０は共通帰線５２９を介して放電する。電圧比較器５４４は、比較器５４４の負の入力がキャパシタＣ_ON５４０と同じ電位の電圧となるようにキャパシタＣ_ON５４０に結合される。キャパシタＣ_ON５４０の電圧がエラー電圧信号Ｖ_ERR５３１に等しいとき、比較器５４４の出力における電圧信号Ｖ_ON５４６はロー信号からハイ信号に遷移し、その結果パワーＭＯＳＦＥＴ５０２がオフ状態に設定される。このように、パワーＭＯＳＦＥＴ５０２のスイッチングサイクルのオン期間が制御される。本発明の一局面において、キャパシタＣ_ON５４０は、パワーコンバータの入力電流を積分してスイッチングサイクルのオン期間を決定する積分器として機能する。

この例に示すように、電流制限比較器５５８は、検知された入力電流Ｉ_S５３８を電流制限基準Ｉ_LIM５５９と比較する。一例において、検知された入力電流Ｉ_S５３８が電流制限基準Ｉ_LIM５５９に達すると、電流制限比較器５５８の出力はハイになる。具体的には、この例において、検知された入力電流Ｉ_S５３８は入力電流Ｉ_IN５０３の一部分である。一例において、検知された入力電流Ｉ_S５３８は本発明の教示に係る入力電流Ｉ_IN５０３を表わす。一例において、駆動信号５５４は、ＡＮＤゲート５５０の入力に与えられる前に、立上がりエッジ帰線消去（ｌｅａｄｉｎｇｅｄｇｅｂｌａｎｋｉｎｇ：ＬＥＢ）回路５６２によって遅延され、パワーＭＯＳＦＥＴ５０２がオンとなるために漂遊容量を一時的に放出するとき、過電流保護信号５５３が誤った電流制限条件を示すことを防ぐ。具体的には、過電流保護信号５５３は、パワーＭＯＳＦＥＴ５０２の電流が電流制限基準Ｉ_LIM５５９にいつ達したかを示し、パワーＭＯＳＦＥＴ５０２および／または集積回路５００のいずれかの他の内部構成要素への損傷を防ぐ。

上記のように、本発明の教示は、パワーコンバータの入力電流波形を整形するための制御技術をパワーコンバータが採用することを可能とする。また、平均周波数調整回路５０１は、全負荷範囲に沿ってＭＯＳＦＥＴ５０２の平均スイッチング周波数を調整してコントローラにおける損失を制限するために含まれる。上記の例では、ＰＦＣコントローラは、パワーコンバータのパワースイッチのオン期間とオフ期間とを変動させることによって、入力電圧波形の形状に従うように入力電流波形を制御する。具体的には、入力電流は、各半ラインサイクルの入力電圧に正比例するように制御される。しかし、複数の半ラインサイクルにわたって入力電流が平均される場合は、入力電流Ｉ_IN１１１は入力電圧Ｖ_IN１１０に比例しなくなる。具体的には、制御技術は、オフ期間について一定のボルト−秒を設定することによって、パワースイッチのオン期間を整流された時間変動入力電圧Ｖ_IN（ｔ）に反比例させる。オフ期間は以下の式の一定の積となるように制御される：
（Ｖ_OUT−Ｖ_IN）×Ｔ_OFF …式２
特に、オフ期間中に以下の量：
Ｖ_OUT−Ｖ_IN …式３
を積分することによって、オフ期間中に一定のボルト−秒を設定することが可能となる。昇圧インダクタの特性を満たすボルト−秒の均衡を維持するために、一定のボルト−秒を有するようにオフ期間を設定することによって、オン期間のボルト−秒を数スイッチングサイクルにわたって実質的に一定とする。昇圧インダクタのボルト−秒の均衡は、オン期間を入力電圧に実質的に反比例させることを可能とする。入力電圧に対するオン期間のこの関係は、入力ライン電圧を表わす整流された時間変動入力電圧Ｖ_IN（ｔ）の関数として入力電流を制御するための好都合かつ単純な手段をもたらす。オン期間中に入力電流を積分することによって入力電流が検知されると、以下の一定の積分値に達することによってオン期間を終了させることができる：

ここでＴ１からＴ２の継続時間は、数スイッチングサイクルにわたって実質的に一定のフィードバック信号によって決定されるオン期間である。これにより、１スイッチングサイクルの平均入力電流は、入力電圧に実質的に比例することになる。

図５Ｂを参照し、例示的なスイッチング周波数調整装置５０１は、本発明の教示に係るカレントミラー５６０を含む。図示のように、カレントミラー５６０は、第２のトランジスタＴ２５６４のゲートに結合された第１のトランジスタＴ１５６２のゲートをさらに含む。動作の際、カレントミラー５６０は第１の電流Ｉ₁を受取り、第２のトランジスタＴ２５６４を介して第２の電流Ｉ₂を制御する。具体的には、エラー電圧信号Ｖ_ERR５３１が第１の抵抗器Ｒ₁５６６によって第１の電流Ｉ₁に変換され、第２の電流Ｉ₂は、カレントミラー構成により第１の電流Ｉ₁に比例する。換言すると、第１の電流Ｉ₁が増加すると、第２の電流Ｉ₂は比例して増加する。第２の抵抗器Ｒ₂５６８は、図５Ａで述べた定電圧Ｖ_Cを第２の電流Ｉ₂に変換する。調整されたエラー電圧信号Ｖ′_ERR５３０が決定される。例示的な動作において、調整されたエラー電圧信号Ｖ′_ERR５３０の上昇によって第１の電流Ｉ₁が増加すると、比例して第２の電流Ｉ₂が増加する。第２の電流Ｉ₂が増加すると、第２の抵抗器Ｒ₂５６８の両端の電圧降下が増大し、それゆえ調整されたエラー電圧信号Ｖ′_ERR５３０の大きさが低下する。図５Ａの実施例によれば、図５Ａの例示的な制御回路に示すように、調整されたエラー電圧信号Ｖ′_ERR５３０はオフ期間を決定するためのしきい値として機能するため、調整されたエラー電圧信号Ｖ′_ERR５３０は、スイッチングサイクル中にパワースイッチＳＷ₁１１８のオフ期間を変動させることによって、スイッチの平均スイッチング周波数を調整する。

図６Ａを参照し、例示的なグラフ６００は、本発明の実施例に係る平均周波数調整装置５０１によって実現されるエラー電圧信号Ｖ_ERR５３１の関数である調整されたエラー電圧信号Ｖ′_ERR５３０の関数的関係をさらに例示する。一例において、エラー電圧信号Ｖ_ERR５３１は負荷信号Ｕ_LOAD２０６を表わし、調整されたエラー電圧信号Ｖ′_ERR５３０は周波数調整信号ｆ_ADJ２０８を表わす。図示のように、エラー電圧信号Ｖ_ERR５３１の大きさは、負荷が増大するにつれて上昇する。逆に、負荷が低減するにつれて調整されたエラー電圧信号Ｖ′_ERR５３０は低下する。上記のように、一例において、エラー電圧信号Ｖ_ERR５３１、調整されたエラー電圧信号Ｖ′_ERR５３０および定電圧Ｖ_Cの関係は以下のとおりである：
Ｖ′_ERR＝Ｖ_C−Ｖ_ERR …式５
ここでＶ_Cは、ＰＦＣコンバータ１００のフィードバックループの設計パラメータに応じて選択される定電圧である。本発明の教示に係る代替的な実施例において、グラフ６００は、図４Ａ、図４Ｂ、図４Ｃおよび図４Ｄに例示した平均スイッチング周波数と負荷との間の他の関数的関係、またはそれらの組合せに類似し得る。

図６Ｂを参照し、グラフ６５０は、第１の調整されたエラー電圧Ｖ′_ERR1および第２の調整された電圧Ｖ′_ERR2を例示する。図示のように、調整されたエラー電圧信号Ｖ′_ERR５３０は負荷と逆の関係を有し、したがって、調整されたエラー電圧信号Ｖ′_ERR５３０がＶ′_ERR1からＶ′_ERR2に増加するときには、ＰＦＣコンバータ１００の出力において低減する負荷を表わす。

図５に戻り、調整されたエラー電圧しきい値Ｖ′_ERR５３０が上昇すると、上昇した調整しきい値をキャパシタＣ_OFF５２４の両端電圧が満たすにはより長い時間がかかり、したがってＭＯＳＦＥＴ５０２が再びオンする時間が遅延し、それゆえスイッチングサイクルのオフ期間が長くなる。このように、ＰＦＣコンバータ１００の出力における負荷１２６が低減すると、平均スイッチング周波数が低下する。集積コントローラ５００において実現される制御技術により、各スイッチングサイクルのオン期間も同じデューティ比を維持するように延ばされる。逆に、電圧比較器５２８の正端子に結合された調整電圧基準が負荷１２６によって上昇すると、平均スイッチング周波数を上昇させることができ、それゆえＣ_ON５４０を充電するのにかかる時間が短縮され、オフ期間の短縮につながる。

図７は、本発明の教示に係る変動する負荷状態に応答してスイッチング周波数を調整するための例示的な方法を例示するフローチャートである。処理ブロック７１０において、スイッチＳＷ₁１１８が切換えられ、入力電流Ｉ_IN１１１が入力電流Ｖ_IN１１０に正比例するように出力電圧を調節しかつ力率改善を実現する。次の処理ブロック７１５において、ＰＦＣ回路２１２は、負荷１２６を表わす負荷信号Ｕ_LOAD２０６を平均周波数調整装置２０４に出力する。次の処理ブロック７２０において、スイッチング周波数調整装置は周波数調整信号ｆ_ADJ２０８をＰＦＣ回路に出力し、負荷信号Ｕ_LOAD２０６に応答して平均スイッチング周波数を調整する。次の処理ブロック７２５において、ＰＦＣ回路は、ＰＦＣコンバータ１００の出力に結合された負荷１２６に応答してパワースイッチＳＷ₁１１８の平均スイッチング周波数が調整されるように、スイッチング信号Ｕ_SW１１９を調整する。決定ブロック７２５の実行後、処理は処理ブロック７１０に戻る。

要約書に記載されるものを含む例示した本発明の例の上記の説明は、網羅的であるように意図されるものではなく、または開示した厳密な形態に限定されるように意図されるものではない。本発明の具体的な実施例および例は本明細書において例示の目的で記載されており、本発明のより広い精神および範囲から逸脱することなく、種々の等価の変形が可能である。

これらの変形は、上記の詳細な説明に鑑みて、本発明の例に対してなされることができる。以下の特許請求の範囲の中で用いられる用語は、明細書および特許請求の範囲に開示されている具体的な実施例に本発明を限定するように解釈されるべきではない。むしろ、その範囲は専ら以下の特許請求の範囲によって決まり、特許請求の範囲は、確立されたクレーム解釈の原理に従って解釈される。したがって、本明細書および図面は限定的ではなく例示的であると見なされる。

１００力率改善コンバータ、１０２コントローラ、１１８パワースイッチ、１２６負荷、２０２力率改善回路、２０４スイッチング周波数調整装置。

Claims

力率改善（ＰＦＣ）コントローラであって、
ＰＦＣコンバータの瞬間的な入力電圧を表わす第１の電流を生成するように結合された第１の電流源と、
前記ＰＦＣコンバータのパワースイッチがオフであるとき前記第１の電流と基準電流との差で充電されるように結合された第１のキャパシタと、
フィードバック信号を受取り、それに応答してエラー信号を生成するように結合されたエラー増幅器とを備え、
エラー信号は、前記ＰＦＣコンバータの出力における負荷を表わし、さらに、
エラー信号に応答して調整されたエラー信号を生成するように前記エラー増幅器に結合されたスイッチング周波数調整装置と、
前記第１のキャパシタの電圧を調整されたエラー信号と比較し、前記第１のキャパシタの電圧が調整されたエラー信号に達した場合、第１の信号を生成して前記パワースイッチのオフ期間を終了させるように結合された第１の比較器と、
前記ＰＦＣコンバータの入力電流の積分がエラー信号に達したかどうかに基づいて第２の信号を生成して前記パワースイッチのオン期間を終了させる回路と、
前記第１の比較器に結合された駆動信号生成器とを備え、前記駆動信号生成器は、第１の信号および第２の信号に応答して駆動信号を生成して前記パワースイッチのスイッチングを制御することにより、前記ＰＦＣコンバータの入力電圧波形の形状に実質的に従うように前記ＰＦＣコンバータの入力電流波形を制御するように構成され、前記スイッチング周波数調整装置は、エラー信号の大きさの変化に応答して調整されたエラー信号の大きさを変化させて、前記パワースイッチの平均スイッチング周波数を調整する、コントローラ。
平均スイッチング周波数は、前記ＰＦＣコンバータの入力電圧の少なくとも半ラインサイクルの平均スイッチング周波数である、請求項１に記載のコントローラ。
前記スイッチング周波数調整装置は、前記パワースイッチの平均スイッチング周波数が、直線的に、かつ負荷状態の変化に比例して調整されるように、エラー信号の大きさの変化に応答して調整されたエラー信号の大きさを変化させる、請求項１に記載のコントローラ。
前記スイッチング周波数調整装置は、前記パワースイッチの平均スイッチング周波数が負荷状態の変化とともに指数関数的に調整されるように、エラー信号の大きさの変化に応答して調整されたエラー信号の大きさを変化させる、請求項１に記載のコントローラ。
前記スイッチング周波数調整装置は、前記パワースイッチの平均スイッチング周波数が負荷状態の変化とともに離散的に調整されるように、エラー信号の大きさの変化に応答して調整されたエラー信号の大きさを変化させる、請求項１に記載のコントローラ。
前記スイッチング周波数調整装置は、前記パワースイッチの平均スイッチング周波数が、直線的に、かつ負荷状態の第１の範囲にわたる負荷状態の変化に比例して調整されるように、エラー信号の大きさの変化に応答して調整されたエラー信号の大きさを変化させ、
スイッチング周波数は、前記パワースイッチの平均スイッチング周波数が負荷状態の第２の範囲にわたって固定されるように、調整されたエラー信号を出力する、請求項１に記載のコントローラ。
前記第１の比較器は、前記第１のキャパシタの電圧が調整されたエラー信号と等しいときには、第１の信号を生成して前記パワースイッチのオフ期間を終了させる、請求項１に記載のコントローラ。
前記ＰＦＣコンバータの入力電流を表わす第２の電流を生成するように結合された第２の電流源と、
前記ＰＦＣコンバータのパワースイッチがオンであるとき第２の電流で充電されるように結合された第２のキャパシタと、
前記第２のキャパシタの電圧をエラー信号と比較し、前記第２のキャパシタの電圧がエラー信号に達した場合、第２の信号を前記駆動信号生成器に供給して前記パワースイッチのオン期間を終了させるように結合された第２の比較器とをさらに備える、請求項１に記載のコントローラ。
前記第２の比較器は、前記第２のキャパシタの電圧がエラー信号と等しいときには、第２の信号を生成して前記パワースイッチのオン期間を終了させる、請求項８に記載のコントローラ。
前記スイッチング周波数調整装置は、
エラー信号を第３の電流に変換するように結合された第１の抵抗器と、
第３の電流を受取り、第３の電流に比例する第４の電流を生成するように結合されたカレントミラーと、
定電圧に結合された第２の抵抗器とを含み、前記第２の抵抗器は、前記第２の抵抗器の電流が第４の電流となるように前記カレントミラーに結合され、調整されたエラー信号は、前記第２の抵抗器の両端の電圧降下を表わす、請求項１に記載のコントローラ。
前記スイッチング周波数調整装置は、エラー信号の上昇に応答して、調整されたエラー信号を減少させる、請求項１０に記載のコントローラ。
調整されたエラー信号は、低電圧から減じたエラー信号に実質的に等しい、請求項１０に記載のコントローラ。
前記スイッチング周波数調整装置は、前記ＰＦＣコンバータの出力における負荷状態の減少に応答して調整されたエラー信号を上昇させて、前記パワースイッチのオフ期間を長くし、平均スイッチング周波数を低下させる、請求項１に記載のコントローラ。
力率改善コンバータにおいて使用されるコントローラであって、
駆動信号を出力してパワースイッチをオン状態とオフ状態との間で切換え、前記力率改善コンバータの出力にエネルギを伝達するように結合された力率改善コントローラ回路と、
前記力率改善コントローラ回路に周波数調整信号を出力して、前記力率改善コンバータの出力に結合された負荷を表わす負荷信号に応答して前記パワースイッチの平均スイッチング周波数を調整するように結合されたスイッチング周波数調整装置とを備え、
前記力率改善コントローラ回路は、前記力率改善コンバータにおいて前記パワースイッチのオン期間とオフ期間とを変動させることによって、入力電圧波形の形状に従うように前記力率改善コンバータの入力電流の波形を制御し、
前記力率改善コントローラ回路は、前記力率改善コンバータの一定の基準電圧と前記力率改善コンバータの入力電圧との差を積分してスイッチングサイクルのオフ期間を決定する積分器を含む、コントローラ。
無負荷状態中は不連続導通モードで動作し、最大負荷状態中は連続導通モードで動作する、請求項１４に記載のコントローラ。
平均スイッチング周波数は、少なくとも半ラインサイクルの平均スイッチング周波数である、請求項１４に記載のコントローラ。
前記力率改善コントローラ回路は、可変周波数制御技術または固定周波数制御技術を用いて前記パワースイッチを切換えるように結合される、請求項１４に記載のコントローラ。
前記力率改善コンバータは、昇圧コンバータまたはフライバックコンバータを含む、請求項１４に記載のコントローラ。
負荷状態の範囲は、無負荷状態から最大負荷状態までの負荷状態の範囲である、請求項１４に記載のコントローラ。
平均スイッチング周波数は、負荷状態の範囲にわたり負荷に応答して連続してかつ比例して変動する、請求項１４に記載のコントローラ。
平均スイッチング周波数は、負荷状態の範囲にわたり負荷に応答して離散的にかつ比例して変動する、請求項１４に記載のコントローラ。
前記コントローラは集積回路に含まれ、前記パワースイッチは前記集積回路に含まれる、請求項１４に記載のコントローラ。
前記コントローラは、出力電圧信号、入力電圧信号およびスイッチ電流信号からなるグループから選択される１つ以上の信号に応答して、前記力率改善コンバータの出力における出力電圧を調節する、請求項１４に記載のコントローラ。
前記力率改善コントローラ回路の制御技術は、オフ期間について電圧と秒の積の一定値を設定することによって、前記パワースイッチのオン期間を整流された時間変動入力電圧に強制的に反比例させ、
オフ期間中に出力電圧と入力電圧との差を積分することによって、電圧と秒の積の値が決定される、請求項１４に記載のコントローラ。
力率改善コントローラ回路（２０２）は、積分器として機能して前記力率改善コンバータ（１００）の入力電流を積分してスイッチングサイクルのオン期間を決定するキャパシタ（５４０）を含む、請求項１４または２３に記載のコントローラ。
入力電流はオン期間中に積分され、オン期間は、入力電流の積分が

という一定の積分値に到達することによって終了し、
Ｔ１からＴ２の継続時間は、数スイッチングサイクルにわたる実質的に一定のフィードバック信号によって決定されるオン期間である、請求項１４、２４または２５に記載のコントローラ。