JPH09238470A - 電源装置、放電灯点灯装置及び照明装置 - Google Patents
電源装置、放電灯点灯装置及び照明装置Info
- Publication number
- JPH09238470A JPH09238470A JP4382896A JP4382896A JPH09238470A JP H09238470 A JPH09238470 A JP H09238470A JP 4382896 A JP4382896 A JP 4382896A JP 4382896 A JP4382896 A JP 4382896A JP H09238470 A JPH09238470 A JP H09238470A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- switching element
- output
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】昇圧比が低い場合の動作を安定化する。
【解決手段】誤差アンプ３２からの電圧Ｖ６はＬＰＦ３
０を介して電圧Ｖ７として乗算器３３の一方の入力端子
に供給される。ＦＥＴ２５は、大きな電流を高速でオ
ン、オフしており、これにより発生したノイズがスイッ
チング制御回路３１に伝達するが、ＬＰＦ３０がノイズ
を低減するので、コンパレータ３４の反転入力端子
（−）に不必要なノイズが発生しなくなり、動作が安定
化する。
０を介して電圧Ｖ７として乗算器３３の一方の入力端子
に供給される。ＦＥＴ２５は、大きな電流を高速でオ
ン、オフしており、これにより発生したノイズがスイッ
チング制御回路３１に伝達するが、ＬＰＦ３０がノイズ
を低減するので、コンパレータ３４の反転入力端子
（−）に不必要なノイズが発生しなくなり、動作が安定
化する。
Description
【０００１】
【発明の属する技術分野】本発明は直流電源からの電圧
を昇圧チョッパ回路で昇圧し負荷に電源を供給する電源
装置、放電灯点灯装置及び照明装置に関する。
を昇圧チョッパ回路で昇圧し負荷に電源を供給する電源
装置、放電灯点灯装置及び照明装置に関する。
【０００２】
【従来の技術】従来、交流電源からの交流電流を整流し
た電圧を昇圧チョッパ回路で昇圧し負荷に電源を供給す
る電源装置が、特公平３−７９７２５号公報や特開平３
−２３０７５９号公報等に記載され、実用化されてい
る。
た電圧を昇圧チョッパ回路で昇圧し負荷に電源を供給す
る電源装置が、特公平３−７９７２５号公報や特開平３
−２３０７５９号公報等に記載され、実用化されてい
る。
【０００３】図１２は従来の交流電源からの交流電流を
整流した電圧を昇圧チョッパ回路で昇圧し負荷に電源を
供給する電源装置の一例を示す回路図である。
整流した電圧を昇圧チョッパ回路で昇圧し負荷に電源を
供給する電源装置の一例を示す回路図である。
【０００４】図１２において、商用交流電源５０１から
の交流電源電圧は、整流回路５０２によって整流され
て、昇圧チョッパ回路５１０に与えられる。昇圧チョッ
パ回路５１０は、不連続モードの昇圧チョッパであり、
入力された直流電圧の昇圧を行い正極性出力端子５１１
と負極性出力端子５１２による出力端子対から出力す
る。正極性出力端子５１１と負極性出力端子５１２の間
には負荷５３０が接続さており、昇圧チョッパ回路５１
０の出力は、負荷５３０に供給される。
の交流電源電圧は、整流回路５０２によって整流され
て、昇圧チョッパ回路５１０に与えられる。昇圧チョッ
パ回路５１０は、不連続モードの昇圧チョッパであり、
入力された直流電圧の昇圧を行い正極性出力端子５１１
と負極性出力端子５１２による出力端子対から出力す
る。正極性出力端子５１１と負極性出力端子５１２の間
には負荷５３０が接続さており、昇圧チョッパ回路５１
０の出力は、負荷５３０に供給される。
【０００５】昇圧チョッパ回路５１０は、正極性入力端
子がチョーク５１３の一次巻線Ｌ５１及びダイオードＤ
５１のアノード・カソード路を介して正極性出力端子５
１１に接続される。チョーク５１３の二次巻線Ｌ５２
は、一端が基準電位点に接続され他端がスイッチング制
御回路５２１に接続されている。二次巻線Ｌ５２は、一
次巻線Ｌ５１に流れる電流が０になった場合にはハイレ
ベルの電圧Ｖ５１をスイッチング制御回路５２１に供給
し、電流が０にならない場合にはローレベルの電圧Ｖ５
１をスイッチング制御回路５２１に供給する。
子がチョーク５１３の一次巻線Ｌ５１及びダイオードＤ
５１のアノード・カソード路を介して正極性出力端子５
１１に接続される。チョーク５１３の二次巻線Ｌ５２
は、一端が基準電位点に接続され他端がスイッチング制
御回路５２１に接続されている。二次巻線Ｌ５２は、一
次巻線Ｌ５１に流れる電流が０になった場合にはハイレ
ベルの電圧Ｖ５１をスイッチング制御回路５２１に供給
し、電流が０にならない場合にはローレベルの電圧Ｖ５
１をスイッチング制御回路５２１に供給する。
【０００６】ダイオードＤ５１のカソードは出力コンデ
ンサＣ５２を介して負極性出力端子５１２に接続され
る。また昇圧チョッパ回路５１０は、負極性入力端子が
負極性出力端子５１２に接続される。
ンサＣ５２を介して負極性出力端子５１２に接続され
る。また昇圧チョッパ回路５１０は、負極性入力端子が
負極性出力端子５１２に接続される。
【０００７】チョーク５１３の一次巻線Ｌ５１とダイオ
ードＤ５１の接続点は、スイッチング素子であるところ
の電界効果トランジスタ（以下ＦＥＴと呼ぶ）５１５の
ドレインＤ・ソースＳ路及び抵抗Ｒ５１を介して昇圧チ
ョッパ回路５１０の負極性入力端子に接続される。ＦＥ
Ｔ５１５のソースＳの電圧Ｖ５２は、スイッチング制御
回路５２１に供給されるようになっている。
ードＤ５１の接続点は、スイッチング素子であるところ
の電界効果トランジスタ（以下ＦＥＴと呼ぶ）５１５の
ドレインＤ・ソースＳ路及び抵抗Ｒ５１を介して昇圧チ
ョッパ回路５１０の負極性入力端子に接続される。ＦＥ
Ｔ５１５のソースＳの電圧Ｖ５２は、スイッチング制御
回路５２１に供給されるようになっている。
【０００８】昇圧チョッパ回路５１０の正極性入力端子
は、入力電圧検出用の抵抗Ｒ５２，Ｒ５３の直列接続を
介して負極性入力端子に接続されており、抵抗Ｒ５２，
Ｒ５３の接続点の電圧Ｖ５３がスイッチング制御回路５
２１に供給されるようになっている。
は、入力電圧検出用の抵抗Ｒ５２，Ｒ５３の直列接続を
介して負極性入力端子に接続されており、抵抗Ｒ５２，
Ｒ５３の接続点の電圧Ｖ５３がスイッチング制御回路５
２１に供給されるようになっている。
【０００９】昇圧チョッパ回路５１０の正極性出力端子
５１１は、出力電圧検出用の抵抗Ｒ５４，Ｒ５５の直列
接続を介して負極性出力端子５１２に接続されており、
抵抗Ｒ５４，Ｒ５５の接続点の電圧Ｖ５４がスイッチン
グ制御回路５２１に供給されるようになっている。
５１１は、出力電圧検出用の抵抗Ｒ５４，Ｒ５５の直列
接続を介して負極性出力端子５１２に接続されており、
抵抗Ｒ５４，Ｒ５５の接続点の電圧Ｖ５４がスイッチン
グ制御回路５２１に供給されるようになっている。
【００１０】スイッチング制御回路５２１は、二次巻線
Ｌ５２の電圧Ｖ５１、ＦＥＴ５１５のソースＳの電圧Ｖ
５２、抵抗Ｒ５２，Ｒ５３の接続点の電圧Ｖ５３、抵抗
Ｒ５４，Ｒ５５の接続点の電圧Ｖ５４の検出を行い、こ
の検出結果に基づいてＦＥＴ５１５のゲートＧにスイッ
チング制御信号ａ５１を供給している。
Ｌ５２の電圧Ｖ５１、ＦＥＴ５１５のソースＳの電圧Ｖ
５２、抵抗Ｒ５２，Ｒ５３の接続点の電圧Ｖ５３、抵抗
Ｒ５４，Ｒ５５の接続点の電圧Ｖ５４の検出を行い、こ
の検出結果に基づいてＦＥＴ５１５のゲートＧにスイッ
チング制御信号ａ５１を供給している。
【００１１】スイッチング制御回路５２１をさらに詳細
に説明すると、抵抗Ｒ５４，Ｒ５５の接続点から導かれ
る電圧Ｖ５４は、誤差アンプ５２２の反転入力端子
（−）に供給されている。誤差アンプ５２２の非反転入
力端子（＋）には基準電圧Ｖ５５の基準電圧源Ｅ５１が
接続されている。誤差アンプ５２２の出力端子は、コン
デンサＣ５３を介して反転入力端子（−）に接続され
る。これにより、誤差アンプ５２２は、電圧Ｖ５４と基
準電圧Ｖ５５の差の電圧を増幅して電圧Ｖ５６として出
力する。誤差アンプ５２２からの電圧Ｖ５６は乗算器５
２３の一方の入力端子に供給される。乗算器５２３の他
方の入力端子には、抵抗Ｒ５２，Ｒ５３の接続点の電圧
Ｖ５３が供給される。乗算器５２３は、電圧Ｖ５３と電
圧Ｖ５６との乗算を行い電圧Ｖ５７としてコンパレータ
５２４の反転入力端子（−）に供給する。コンパレータ
５２４の非反転入力端子（＋）には、ＦＥＴ５１５のソ
ースＳの電圧Ｖ５２が供給される。コンパレータ５２４
は、電圧Ｖ５２と電圧Ｖ５７の差の電圧を増幅して電圧
Ｖ５８としてフリップフロップ５２５のリセット端子Ｒ
に供給する。フリップフロップ５２５のセット端子Ｓに
は、二次巻線Ｌ５２のからの電圧Ｖ５１が供給される。
フリップフロップ５２５の非反転出力端子は、ＦＥＴ５
１５のゲートＧに接続されており、フリップフロップ５
２５の非反転出力端子からのスイッチング制御信号ａ５
１はＦＥＴ５１５のゲートＧに供給される。このような
接続により、スイッチング制御回路５２１は、ＦＥＴ５
１５に流れる電流ＩＦ５１を制御して、チョーク５１３
の一次巻線Ｌ５１に流れる電流ＩＬ５１を制御してい
る。
に説明すると、抵抗Ｒ５４，Ｒ５５の接続点から導かれ
る電圧Ｖ５４は、誤差アンプ５２２の反転入力端子
（−）に供給されている。誤差アンプ５２２の非反転入
力端子（＋）には基準電圧Ｖ５５の基準電圧源Ｅ５１が
接続されている。誤差アンプ５２２の出力端子は、コン
デンサＣ５３を介して反転入力端子（−）に接続され
る。これにより、誤差アンプ５２２は、電圧Ｖ５４と基
準電圧Ｖ５５の差の電圧を増幅して電圧Ｖ５６として出
力する。誤差アンプ５２２からの電圧Ｖ５６は乗算器５
２３の一方の入力端子に供給される。乗算器５２３の他
方の入力端子には、抵抗Ｒ５２，Ｒ５３の接続点の電圧
Ｖ５３が供給される。乗算器５２３は、電圧Ｖ５３と電
圧Ｖ５６との乗算を行い電圧Ｖ５７としてコンパレータ
５２４の反転入力端子（−）に供給する。コンパレータ
５２４の非反転入力端子（＋）には、ＦＥＴ５１５のソ
ースＳの電圧Ｖ５２が供給される。コンパレータ５２４
は、電圧Ｖ５２と電圧Ｖ５７の差の電圧を増幅して電圧
Ｖ５８としてフリップフロップ５２５のリセット端子Ｒ
に供給する。フリップフロップ５２５のセット端子Ｓに
は、二次巻線Ｌ５２のからの電圧Ｖ５１が供給される。
フリップフロップ５２５の非反転出力端子は、ＦＥＴ５
１５のゲートＧに接続されており、フリップフロップ５
２５の非反転出力端子からのスイッチング制御信号ａ５
１はＦＥＴ５１５のゲートＧに供給される。このような
接続により、スイッチング制御回路５２１は、ＦＥＴ５
１５に流れる電流ＩＦ５１を制御して、チョーク５１３
の一次巻線Ｌ５１に流れる電流ＩＬ５１を制御してい
る。
【００１２】ＦＥＴ５１５のスイッチング状態におい
て、まず、フリップフロップ５２５がハイレベルの出力
を行い、ＦＥＴ５１５がオン状態になると、ＦＥＴ５１
５に流れる電流ＩＦ５１は、チョーク５１３の一次巻線
Ｌ５１に流れる電流ＩＬ５１と同じ電流が流れる。この
場合、チョーク５１３には逆起電力が発生するので、電
流ＩＦ５１，ＩＬ５１は０から所定の傾きで上昇する。
この後、ＦＥＴ５１５のソースＳの電圧Ｖ５２は、抵抗
Ｒ５１に流れる電流ＩＦ５１が上昇することにより上昇
し、電圧Ｖ５２が乗算器５２３の電圧Ｖ５７より大きく
なるとコンパレータ５２４の出力はハイレベルとなる。
この状態において、電圧Ｖ５１はローレベルになってい
るので、フリップフロップ５２５はセットされず、電圧
ａ５１はローレベルとなり、ＦＥＴ５１５はオフ状態と
なり、電流ＩＦ５１は０となる。電流ＩＦ５１が０に切
換わると、チョーク５１３の一次巻線Ｌ５１には、逆の
起電力が発生し、一次巻線Ｌ５１に蓄積されていたエネ
ルギーが放出され、電流ＩＬ５１は所定の傾きで降下す
る。とすると、出力端子５１１，５１２間に生じる電圧
は一旦上昇してから降下するので、これを検出した電圧
Ｖ５４は、同様に一旦上昇してから降下する。電流ＩＬ
５１は所定の傾きで降下してから０になった時点では、
電圧Ｖ５４は基準電圧Ｖ５５を下回り、誤差アンプ５２
２からの電圧Ｖ１５１はハイレベルとなり、コンパレー
タ５２４からの電圧Ｖ５８はローレベルとなる。この状
態において、電流ＩＬ５１が０になるので、電圧Ｖ５１
はハイレベルとなり、フリップフロップ５２５はセット
され、電圧ａ５１はハイレベルとなり、ＦＥＴ５１５は
オン状態となり、電流ＩＦ５１，ＩＬ５１は上述の状態
に戻る。このような動作の繰り返しにおいて、電流ＩＬ
５１から電流ＩＦ５１を引いた電流がダイオードＤ５１
と出力コンデンサＣ５２より成る平滑回路により平滑及
び整流が行われて、負荷５３０に供給される。これによ
り、負荷５３０に昇圧された直流電流が供給されること
になる。
て、まず、フリップフロップ５２５がハイレベルの出力
を行い、ＦＥＴ５１５がオン状態になると、ＦＥＴ５１
５に流れる電流ＩＦ５１は、チョーク５１３の一次巻線
Ｌ５１に流れる電流ＩＬ５１と同じ電流が流れる。この
場合、チョーク５１３には逆起電力が発生するので、電
流ＩＦ５１，ＩＬ５１は０から所定の傾きで上昇する。
この後、ＦＥＴ５１５のソースＳの電圧Ｖ５２は、抵抗
Ｒ５１に流れる電流ＩＦ５１が上昇することにより上昇
し、電圧Ｖ５２が乗算器５２３の電圧Ｖ５７より大きく
なるとコンパレータ５２４の出力はハイレベルとなる。
この状態において、電圧Ｖ５１はローレベルになってい
るので、フリップフロップ５２５はセットされず、電圧
ａ５１はローレベルとなり、ＦＥＴ５１５はオフ状態と
なり、電流ＩＦ５１は０となる。電流ＩＦ５１が０に切
換わると、チョーク５１３の一次巻線Ｌ５１には、逆の
起電力が発生し、一次巻線Ｌ５１に蓄積されていたエネ
ルギーが放出され、電流ＩＬ５１は所定の傾きで降下す
る。とすると、出力端子５１１，５１２間に生じる電圧
は一旦上昇してから降下するので、これを検出した電圧
Ｖ５４は、同様に一旦上昇してから降下する。電流ＩＬ
５１は所定の傾きで降下してから０になった時点では、
電圧Ｖ５４は基準電圧Ｖ５５を下回り、誤差アンプ５２
２からの電圧Ｖ１５１はハイレベルとなり、コンパレー
タ５２４からの電圧Ｖ５８はローレベルとなる。この状
態において、電流ＩＬ５１が０になるので、電圧Ｖ５１
はハイレベルとなり、フリップフロップ５２５はセット
され、電圧ａ５１はハイレベルとなり、ＦＥＴ５１５は
オン状態となり、電流ＩＦ５１，ＩＬ５１は上述の状態
に戻る。このような動作の繰り返しにおいて、電流ＩＬ
５１から電流ＩＦ５１を引いた電流がダイオードＤ５１
と出力コンデンサＣ５２より成る平滑回路により平滑及
び整流が行われて、負荷５３０に供給される。これによ
り、負荷５３０に昇圧された直流電流が供給されること
になる。
【００１３】乗算器５２３には、交流電圧を整流した直
後の脈流電圧を分圧した電圧Ｖ５３と、負荷電圧の基準
値からの誤差分の電圧Ｖ５５が加えられている。交流電
源５０１からの入力電流は、乗算器５２３の作用により
付加に見合った振幅でかつ入力電圧と相似の波形（正弦
波）になるように整形される。
後の脈流電圧を分圧した電圧Ｖ５３と、負荷電圧の基準
値からの誤差分の電圧Ｖ５５が加えられている。交流電
源５０１からの入力電流は、乗算器５２３の作用により
付加に見合った振幅でかつ入力電圧と相似の波形（正弦
波）になるように整形される。
【００１４】ここで、この電源装置は、昇圧チョッパ回
路５１０を用いているから、出力電圧が入力電圧よりも
高い場合に所望の動作を行う。理論的には、入力電圧が
すこしでも高ければ問題ないが、実際には、この差が小
さい場合、言い換えれば昇圧比が低い場合、動作が不安
定になり、交流電源５０１からの入力波形が歪む、騒音
を発する、スイッチング素子の損失が増えるという問題
があった。この問題は、特に出力可変型の電源装置に顕
著であり、出力電圧を低く設定した場合には、入出力の
差が少なくなり、不安定になりやすい。
路５１０を用いているから、出力電圧が入力電圧よりも
高い場合に所望の動作を行う。理論的には、入力電圧が
すこしでも高ければ問題ないが、実際には、この差が小
さい場合、言い換えれば昇圧比が低い場合、動作が不安
定になり、交流電源５０１からの入力波形が歪む、騒音
を発する、スイッチング素子の損失が増えるという問題
があった。この問題は、特に出力可変型の電源装置に顕
著であり、出力電圧を低く設定した場合には、入出力の
差が少なくなり、不安定になりやすい。
【００１５】また、従来の電源装置には、スイッチング
素子のスイッチング周波数がある値以下にならないよう
に制御するものが実用化されている。
素子のスイッチング周波数がある値以下にならないよう
に制御するものが実用化されている。
【００１６】図１３は従来のスイッチング周波数がある
値以下にならないように制御する電源装置を示す回路図
であり、図１２と同様の構成要素には同じ符号を付して
説明を省略している。
値以下にならないように制御する電源装置を示す回路図
であり、図１２と同様の構成要素には同じ符号を付して
説明を省略している。
【００１７】昇圧チョッパ回路６００のスイッチング制
御回路５２１とスイッチング素子のＦＥＴ５１５のゲー
トＧの間には、抵抗Ｒ５９が接続されている。
御回路５２１とスイッチング素子のＦＥＴ５１５のゲー
トＧの間には、抵抗Ｒ５９が接続されている。
【００１８】周波数規制制御回路６０１は、ウオッチド
タイマー機能を有しており、二次巻線Ｌ５２の電圧Ｖ５
１からＦＥＴ５１５のスイッチング周波数を検出し、所
定の周波数以下になった場合に、ＦＥＴ５１５のゲート
にハイレベルの電圧を供給し、ＦＥＴ５１５を強制的に
ターンオンしている。
タイマー機能を有しており、二次巻線Ｌ５２の電圧Ｖ５
１からＦＥＴ５１５のスイッチング周波数を検出し、所
定の周波数以下になった場合に、ＦＥＴ５１５のゲート
にハイレベルの電圧を供給し、ＦＥＴ５１５を強制的に
ターンオンしている。
【００１９】しかしながら、負荷５３０のインピーダン
スが所定値より低い場合、ある一定時間毎にスイッチン
グ制御回路５２１がスイッチング素子をターンオンさせ
るため、出力電圧が上昇しつづけてしまう。
スが所定値より低い場合、ある一定時間毎にスイッチン
グ制御回路５２１がスイッチング素子をターンオンさせ
るため、出力電圧が上昇しつづけてしまう。
【００２０】また、従来の電源装置には、電流遮断時に
スイッチング素子に加わるサージ電圧を低下させるもの
が実用化されている。
スイッチング素子に加わるサージ電圧を低下させるもの
が実用化されている。
【００２１】図１４は従来の電流遮断時にスイッチング
素子に加わるサージ電圧を低下させる電源装置を示す回
路図であり、図１２と同様の構成要素には同じ符号を付
して説明を省略している。また、図１４においては要部
以外の回路を簡略して示している。
素子に加わるサージ電圧を低下させる電源装置を示す回
路図であり、図１２と同様の構成要素には同じ符号を付
して説明を省略している。また、図１４においては要部
以外の回路を簡略して示している。
【００２２】図１４において、直流電源Ｅ６０は、直流
電源電圧を出力するものである。ＦＥＴ５１５のゲート
は、スナバダイオードＤ６１のアノード・カソード路と
スナバコンデンサＣ６１との直列接続を介してＦＥＴ５
１５のソースに接続される。スナバダイオードＤ６１に
は、放電用の抵抗Ｒ６１が並列に接続されている。
電源電圧を出力するものである。ＦＥＴ５１５のゲート
は、スナバダイオードＤ６１のアノード・カソード路と
スナバコンデンサＣ６１との直列接続を介してＦＥＴ５
１５のソースに接続される。スナバダイオードＤ６１に
は、放電用の抵抗Ｒ６１が並列に接続されている。
【００２３】このような、電源回路によればＦＥＴ５１
５がオフとなった場合、サージ電流がスナバダイオード
Ｄ６１を介してスナバコンデンサＣ６１に流れ、ＦＥＴ
５１５に加わるサージ電圧を低減することができる。
５がオフとなった場合、サージ電流がスナバダイオード
Ｄ６１を介してスナバコンデンサＣ６１に流れ、ＦＥＴ
５１５に加わるサージ電圧を低減することができる。
【００２４】しかしながら、スナバコンデンサＣ６１を
溜まった電荷を抵抗Ｒ６１を介してで放電するため、ス
ナバコンデンサＣ６１のエネルギーが抵抗Ｒ６１で消費
されてしまい、エネルギーの無駄になっていた。この問
題は、昇圧チョッパ回路だけではなく反転形のチョッパ
回路においても同様である。
溜まった電荷を抵抗Ｒ６１を介してで放電するため、ス
ナバコンデンサＣ６１のエネルギーが抵抗Ｒ６１で消費
されてしまい、エネルギーの無駄になっていた。この問
題は、昇圧チョッパ回路だけではなく反転形のチョッパ
回路においても同様である。
【００２５】
【発明が解決しようとする課題】上記した従来の電源装
置では、昇圧チョッパ回路を用いた場合、出力電圧が入
力電圧よりも高い場合に所望の動作を行う。理論的に
は、入力電圧がすこしでも高ければ問題ないが、実際に
は、この差が小さい場合、言い換えれば昇圧比が低い場
合、動作が不安定になり、交流電源からの入力波形が歪
む、騒音を発する、スイッチング素子の損失が増えると
いう問題があった。この問題は、特に出力可変型の電源
装置に顕著であり、出力電圧を低く設定した場合には、
入出力の差が少なくなり、不安定になりやすい。また、
昇圧チョッパ回路のスイッチング素子のスイッチング周
波数がある値以下にならないように制御する従来の電源
装置では、負荷が所定値より低い場合、ある一定時間毎
にスイッチング素子をターンオンさせるため、出力電圧
が上昇しつづけてしまう。電流遮断時にチョッパ回路の
スイッチング素子に加わるサージ電圧を低下させる従来
の電源装置には、スナバコンデンサを溜まった電荷を抵
抗を介してで放電するため、スナバコンデンサのエネル
ギーが抵抗で消費されてしまい、エネルギーの無駄にな
っていた。
置では、昇圧チョッパ回路を用いた場合、出力電圧が入
力電圧よりも高い場合に所望の動作を行う。理論的に
は、入力電圧がすこしでも高ければ問題ないが、実際に
は、この差が小さい場合、言い換えれば昇圧比が低い場
合、動作が不安定になり、交流電源からの入力波形が歪
む、騒音を発する、スイッチング素子の損失が増えると
いう問題があった。この問題は、特に出力可変型の電源
装置に顕著であり、出力電圧を低く設定した場合には、
入出力の差が少なくなり、不安定になりやすい。また、
昇圧チョッパ回路のスイッチング素子のスイッチング周
波数がある値以下にならないように制御する従来の電源
装置では、負荷が所定値より低い場合、ある一定時間毎
にスイッチング素子をターンオンさせるため、出力電圧
が上昇しつづけてしまう。電流遮断時にチョッパ回路の
スイッチング素子に加わるサージ電圧を低下させる従来
の電源装置には、スナバコンデンサを溜まった電荷を抵
抗を介してで放電するため、スナバコンデンサのエネル
ギーが抵抗で消費されてしまい、エネルギーの無駄にな
っていた。
【００２６】そこで本発明は、昇圧比が低い場合の動作
を安定化することができる電源装置、放電灯点灯装置及
び照明装置を提供することを目的とするものである。ま
た、スイッチング素子のスイッチング周波数がある値以
下にならないように制御するとともに、負荷が所定値よ
り低い場合に出力電圧が上昇することを防止することが
できる電源装置、放電灯点灯装置及び照明装置を提供す
ることを目的とするものである。また、電流遮断時にス
イッチング素子に加わるサージ電圧を低下させるととも
に、スナバコンデンサに溜まったエネルギーを有効活用
できる電源装置、放電灯点灯装置及び照明装置を提供す
ることを目的とするものである。
を安定化することができる電源装置、放電灯点灯装置及
び照明装置を提供することを目的とするものである。ま
た、スイッチング素子のスイッチング周波数がある値以
下にならないように制御するとともに、負荷が所定値よ
り低い場合に出力電圧が上昇することを防止することが
できる電源装置、放電灯点灯装置及び照明装置を提供す
ることを目的とするものである。また、電流遮断時にス
イッチング素子に加わるサージ電圧を低下させるととも
に、スナバコンデンサに溜まったエネルギーを有効活用
できる電源装置、放電灯点灯装置及び照明装置を提供す
ることを目的とするものである。
【００２７】
【課題を解決するための手段】請求項１記載の構成によ
れば、スイッチング素子より発生したノイズがスイッチ
ング制御回路に伝達するが、ローパスフィルタがノイズ
を低減するので、昇圧比が低い場合の動作を安定化する
ことができる。
れば、スイッチング素子より発生したノイズがスイッチ
ング制御回路に伝達するが、ローパスフィルタがノイズ
を低減するので、昇圧比が低い場合の動作を安定化する
ことができる。
【００２８】請求項２乃至５記載の構成によれば、過電
圧検出回路は、前記出力コンデンサの出力する直流電圧
が所定値を超えた場合に、前記周波数規制制御回路がオ
ン信号を供給した場合にも、前記スイッチング素子を強
制的にオフするので、スイッチング素子のスイッチング
周波数がある値以下にならないように制御するととも
に、負荷が所定値より低い場合に出力電圧が上昇するこ
とを防止することができる。
圧検出回路は、前記出力コンデンサの出力する直流電圧
が所定値を超えた場合に、前記周波数規制制御回路がオ
ン信号を供給した場合にも、前記スイッチング素子を強
制的にオフするので、スイッチング素子のスイッチング
周波数がある値以下にならないように制御するととも
に、負荷が所定値より低い場合に出力電圧が上昇するこ
とを防止することができる。
【００２９】請求項６及び７記載の構成によれば、前記
スナバダイオード及びスナバコンデンサの接続点と前記
主回路用ダイオード及び出力コンデンサの接続点との間
にインピーダンス素子を設け、前記スナバダイオードの
順方向電圧を前記主回路用ダイオードの電圧よりも高く
しているので、電流遮断時にスイッチング素子に加わる
サージ電圧を低下させるとともに、スナバコンデンサに
溜まったエネルギーを有効活用できる。
スナバダイオード及びスナバコンデンサの接続点と前記
主回路用ダイオード及び出力コンデンサの接続点との間
にインピーダンス素子を設け、前記スナバダイオードの
順方向電圧を前記主回路用ダイオードの電圧よりも高く
しているので、電流遮断時にスイッチング素子に加わる
サージ電圧を低下させるとともに、スナバコンデンサに
溜まったエネルギーを有効活用できる。
【００３０】請求項８記載の構成によれば、請求項１乃
至４のいずれか１つに記載の電源装置を放電灯点灯装置
に適用できる。
至４のいずれか１つに記載の電源装置を放電灯点灯装置
に適用できる。
【００３１】請求項９記載の構成によれば、請求項５記
載の放電灯点灯装置を照明装置に適用できる。
載の放電灯点灯装置を照明装置に適用できる。
【００３２】
【発明の実施の形態】以下、発明の実施の形態を図面を
参照して説明する。
参照して説明する。
【００３３】図１は本発明に係る電源装置の第１の発明
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図である。
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図である。
【００３４】図１において、商用交流電源１１からの交
流電源電圧は、整流回路１２によって整流されて、昇圧
チョッパ回路２０に与えられる。昇圧チョッパ回路２０
は、不連続モードの昇圧チョッパであり、入力された直
流電圧の昇圧を行い正極性出力端子２１と負極性出力端
子２２による出力端子対から出力する。正極性出力端子
２１と負極性出力端子２２の間には負荷１３が接続さて
おり、昇圧チョッパ回路２０の出力は、負荷１３に供給
される。
流電源電圧は、整流回路１２によって整流されて、昇圧
チョッパ回路２０に与えられる。昇圧チョッパ回路２０
は、不連続モードの昇圧チョッパであり、入力された直
流電圧の昇圧を行い正極性出力端子２１と負極性出力端
子２２による出力端子対から出力する。正極性出力端子
２１と負極性出力端子２２の間には負荷１３が接続さて
おり、昇圧チョッパ回路２０の出力は、負荷１３に供給
される。
【００３５】昇圧チョッパ回路２０は、正極性入力端子
がチョーク２３の一次巻線Ｌ１及びダイオードＤ１のア
ノード・カソード路を介して正極性出力端子２１に接続
される。チョーク２３の二次巻線Ｌ２は、一端が基準電
位点に接続され他端がスイッチング制御回路３１に接続
されている。二次巻線Ｌ２は、一次巻線Ｌ１に流れる電
流が０になった場合にはハイレベルの電圧Ｖ１をスイッ
チング制御回路３１に供給し、電流が０にならない場合
にはローレベルの電圧Ｖ１をスイッチング制御回路３１
に供給する。
がチョーク２３の一次巻線Ｌ１及びダイオードＤ１のア
ノード・カソード路を介して正極性出力端子２１に接続
される。チョーク２３の二次巻線Ｌ２は、一端が基準電
位点に接続され他端がスイッチング制御回路３１に接続
されている。二次巻線Ｌ２は、一次巻線Ｌ１に流れる電
流が０になった場合にはハイレベルの電圧Ｖ１をスイッ
チング制御回路３１に供給し、電流が０にならない場合
にはローレベルの電圧Ｖ１をスイッチング制御回路３１
に供給する。
【００３６】ダイオードＤ１のカソードは出力コンデン
サＣ１を介して負極性出力端子２２に接続される。また
昇圧チョッパ回路２０は、正極性入力端子が負極性出力
端子２２に接続される。
サＣ１を介して負極性出力端子２２に接続される。また
昇圧チョッパ回路２０は、正極性入力端子が負極性出力
端子２２に接続される。
【００３７】チョーク２３の一次巻線Ｌ１とダイオード
Ｄ１の接続点は、スイッチング素子であるところの電界
効果トランジスタ（以下ＦＥＴと呼ぶ）２５のドレイン
Ｄ・ソースＳ路及び抵抗Ｒ１を介して昇圧チョッパ回路
２０の負極性入力端子に接続される。ＦＥＴ２５のソー
スＳの電圧Ｖ２は、スイッチング制御回路３１に供給さ
れるようになっている。
Ｄ１の接続点は、スイッチング素子であるところの電界
効果トランジスタ（以下ＦＥＴと呼ぶ）２５のドレイン
Ｄ・ソースＳ路及び抵抗Ｒ１を介して昇圧チョッパ回路
２０の負極性入力端子に接続される。ＦＥＴ２５のソー
スＳの電圧Ｖ２は、スイッチング制御回路３１に供給さ
れるようになっている。
【００３８】昇圧チョッパ回路２０の正極性入力端子
は、入力電圧検出用の抵抗Ｒ２，Ｒ３の直列接続を介し
て負極性入力端子に接続されており、抵抗Ｒ２，Ｒ３の
接続点の電圧Ｖ３がスイッチング制御回路３１に供給さ
れるようになっている。
は、入力電圧検出用の抵抗Ｒ２，Ｒ３の直列接続を介し
て負極性入力端子に接続されており、抵抗Ｒ２，Ｒ３の
接続点の電圧Ｖ３がスイッチング制御回路３１に供給さ
れるようになっている。
【００３９】昇圧チョッパ回路２０の正極性出力端子２
１は、出力電圧検出用の抵抗Ｒ４，Ｒ５の直列接続を介
して負極性出力端子２２に接続されており、抵抗Ｒ４，
Ｒ５の接続点の電圧Ｖ４がスイッチング制御回路３１に
供給されるようになっている。
１は、出力電圧検出用の抵抗Ｒ４，Ｒ５の直列接続を介
して負極性出力端子２２に接続されており、抵抗Ｒ４，
Ｒ５の接続点の電圧Ｖ４がスイッチング制御回路３１に
供給されるようになっている。
【００４０】スイッチング制御回路３１は、二次巻線Ｌ
２の電圧Ｖ１、ＦＥＴ２５のソースＳの電圧Ｖ２、抵抗
Ｒ２，Ｒ３の接続点の電圧Ｖ３、抵抗Ｒ４，Ｒ５の接続
点の電圧Ｖ４の検出を行い、この検出結果に基づいてＦ
ＥＴ２５のゲートＧにスイッチング制御信号ａ１を供給
している。
２の電圧Ｖ１、ＦＥＴ２５のソースＳの電圧Ｖ２、抵抗
Ｒ２，Ｒ３の接続点の電圧Ｖ３、抵抗Ｒ４，Ｒ５の接続
点の電圧Ｖ４の検出を行い、この検出結果に基づいてＦ
ＥＴ２５のゲートＧにスイッチング制御信号ａ１を供給
している。
【００４１】スイッチング制御回路３１をさらに詳細に
説明すると、抵抗Ｒ４，Ｒ５の接続点から導かれる電圧
Ｖ４は、誤差アンプ３２の反転入力端子（−）に供給さ
れている。誤差アンプ３２の非反転入力端子（＋）には
基準電圧Ｖ５の基準電圧源Ｅ１が接続されている。誤差
アンプ３２の出力端子は、コンデンサＣ２を介して反転
入力端子（−）に接続される。これにより、誤差アンプ
３２は、電圧Ｖ４と基準電圧Ｖ５の差の電圧を増幅して
電圧Ｖ６として出力する。誤差アンプ３２からの電圧Ｖ
６はローパスィルタ（ＬＰＦ）３０を介して電圧Ｖ７と
して乗算器３３の一方の入力端子に供給される。乗算器
３３の他方の入力端子には、抵抗Ｒ２，Ｒ３の接続点の
電圧Ｖ３が供給される。乗算器３３は、電圧Ｖ３と電圧
Ｖ７との乗算を行い電圧Ｖ８としてコンパレータ３４の
反転入力端子（−）に供給する。コンパレータ３４の非
反転入力端子（＋）には、ＦＥＴ２５のソースＳの電圧
Ｖ２が供給される。コンパレータ３４は、電圧Ｖ２と電
圧Ｖ８の差の電圧を増幅して電圧Ｖ９としてフリップフ
ロップ３５のリセット端子Ｒに供給する。フリップフロ
ップ３５のセット端子Ｓには、二次巻線Ｌ２のからの電
圧Ｖ１が供給される。フリップフロップ３５の非反転出
力端子は、ＦＥＴ２５のゲートＧに接続されており、フ
リップフロップ３５の非反転出力端子からのスイッチン
グ制御信号ａ１はＦＥＴ２５のゲートＧに供給される。
このような接続により、スイッチング制御回路３１は、
ＦＥＴ２５に流れる電流ＩＦ１を制御して、チョーク２
３の一次巻線Ｌ２に流れる電流ＩＬ１を制御している。
説明すると、抵抗Ｒ４，Ｒ５の接続点から導かれる電圧
Ｖ４は、誤差アンプ３２の反転入力端子（−）に供給さ
れている。誤差アンプ３２の非反転入力端子（＋）には
基準電圧Ｖ５の基準電圧源Ｅ１が接続されている。誤差
アンプ３２の出力端子は、コンデンサＣ２を介して反転
入力端子（−）に接続される。これにより、誤差アンプ
３２は、電圧Ｖ４と基準電圧Ｖ５の差の電圧を増幅して
電圧Ｖ６として出力する。誤差アンプ３２からの電圧Ｖ
６はローパスィルタ（ＬＰＦ）３０を介して電圧Ｖ７と
して乗算器３３の一方の入力端子に供給される。乗算器
３３の他方の入力端子には、抵抗Ｒ２，Ｒ３の接続点の
電圧Ｖ３が供給される。乗算器３３は、電圧Ｖ３と電圧
Ｖ７との乗算を行い電圧Ｖ８としてコンパレータ３４の
反転入力端子（−）に供給する。コンパレータ３４の非
反転入力端子（＋）には、ＦＥＴ２５のソースＳの電圧
Ｖ２が供給される。コンパレータ３４は、電圧Ｖ２と電
圧Ｖ８の差の電圧を増幅して電圧Ｖ９としてフリップフ
ロップ３５のリセット端子Ｒに供給する。フリップフロ
ップ３５のセット端子Ｓには、二次巻線Ｌ２のからの電
圧Ｖ１が供給される。フリップフロップ３５の非反転出
力端子は、ＦＥＴ２５のゲートＧに接続されており、フ
リップフロップ３５の非反転出力端子からのスイッチン
グ制御信号ａ１はＦＥＴ２５のゲートＧに供給される。
このような接続により、スイッチング制御回路３１は、
ＦＥＴ２５に流れる電流ＩＦ１を制御して、チョーク２
３の一次巻線Ｌ２に流れる電流ＩＬ１を制御している。
【００４２】負荷１３は、インバータ１４と、バラスト
用コイルＬ４と、始動用コンデンサＣ１３と、放電灯１
５から成る。
用コイルＬ４と、始動用コンデンサＣ１３と、放電灯１
５から成る。
【００４３】インバータ１４は、出力端子２１，２２間
から供給される電源電圧Ｖｏｕｔにより出力端子対から
周波数電圧を出力する。インバータ１４の出力端子対の
間には始動用コンデンサＣ１３と放電灯１５との直列接
続が接続されている。放電灯１５には始動用コンデンサ
Ｃ１３が並列に接続される。このような接続によりイン
バータ１４は放電灯１５を点灯させる。
から供給される電源電圧Ｖｏｕｔにより出力端子対から
周波数電圧を出力する。インバータ１４の出力端子対の
間には始動用コンデンサＣ１３と放電灯１５との直列接
続が接続されている。放電灯１５には始動用コンデンサ
Ｃ１３が並列に接続される。このような接続によりイン
バータ１４は放電灯１５を点灯させる。
【００４４】インバータ１４は、出力周波数を変化可能
で、バラスト用コイルＬ１３と始動用コンデンサＣ１３
との直列共振回路が、出力周波数に応じて放電灯１５に
印加する電圧を変化して、フィラメント予熱→始動が可
能になっている。放電灯１５の点灯時は、昇圧チョッパ
回路３０の出力電圧を変化させる（低下させる）こと
と、出力周波数を変化させる（高くする）ことによるバ
ラスト用コイルＬ１３のインピーダンス値を大きくする
こと、により調光点灯可能になっている。
で、バラスト用コイルＬ１３と始動用コンデンサＣ１３
との直列共振回路が、出力周波数に応じて放電灯１５に
印加する電圧を変化して、フィラメント予熱→始動が可
能になっている。放電灯１５の点灯時は、昇圧チョッパ
回路３０の出力電圧を変化させる（低下させる）こと
と、出力周波数を変化させる（高くする）ことによるバ
ラスト用コイルＬ１３のインピーダンス値を大きくする
こと、により調光点灯可能になっている。
【００４５】このような電源装置の動作を以下に説明す
る。
る。
【００４６】ＦＥＴ２５のスイッチング状態において、
まず、フリップフロップ３５がハイレベルの出力を行
い、ＦＥＴ２５がオン状態になると、ＦＥＴ２５に流れ
る電流ＩＦ１は、チョーク２３の一次巻線Ｌ１に流れる
電流ＩＬ１と同じ電流が流れる。この場合、チョーク２
３には逆起電力が発生するので、電流ＩＦ１，ＩＬ１は
０から所定の傾きで上昇する。この後、ＦＥＴ２５のソ
ースＳの電圧Ｖ２は、抵抗Ｒ１に流れる電流ＩＦ１が上
昇することにより上昇し、電圧Ｖ２が乗算器３３の電圧
Ｖ８より大きくなるとコンパレータ３４の出力はハイレ
ベルとなる。この状態において、電圧Ｖ１はローレベル
になっているので、フリップフロップ３５はセットされ
ず、電圧ａ１はローレベルとなり、ＦＥＴ２５はオフ状
態となり、電流ＩＦ１は０となる。電流ＩＦ１が０に切
換わると、チョーク２３の一次巻線Ｌ１には、逆の起電
力が発生し、一次巻線Ｌ１に蓄積されていたエネルギー
が放出され、電流ＩＬ１は所定の傾きで降下する。とす
ると、出力端子２１，２２間に生じる電圧は一旦上昇し
てから降下するので、これを検出した電圧Ｖ４は、同様
に一旦上昇してから降下する。電流ＩＬ１は所定の傾き
で降下してから０になった時点では、電圧Ｖ４は基準電
圧Ｖ５を下回り、誤差アンプ３２からの電圧Ｖ６はロー
レベルからハイレベルに切替わりとなり、ＬＰＦ３０か
らの電圧Ｖ７はハイレベルとなり、コンパレータ３４か
らの電圧Ｖ９はローレベルとなる。この状態において、
電流ＩＬ１が０になるので、電圧Ｖ１はハイレベルとな
り、フリップフロップ３５はセットされ、電圧ａ１はハ
イレベルとなり、ＦＥＴ２５はオン状態となり、電流Ｉ
Ｆ１，ＩＬ１は上述の状態に戻る。このような動作の繰
り返しにおいて、電流ＩＬ１から電流ＩＦ１を引いた電
流がダイオードＤ１と出力コンデンサＣ１より成る平滑
回路により平滑及び整流が行われて、負荷１３に供給さ
れる。これにより、負荷１３に昇圧された直流電流が供
給されることになる。
まず、フリップフロップ３５がハイレベルの出力を行
い、ＦＥＴ２５がオン状態になると、ＦＥＴ２５に流れ
る電流ＩＦ１は、チョーク２３の一次巻線Ｌ１に流れる
電流ＩＬ１と同じ電流が流れる。この場合、チョーク２
３には逆起電力が発生するので、電流ＩＦ１，ＩＬ１は
０から所定の傾きで上昇する。この後、ＦＥＴ２５のソ
ースＳの電圧Ｖ２は、抵抗Ｒ１に流れる電流ＩＦ１が上
昇することにより上昇し、電圧Ｖ２が乗算器３３の電圧
Ｖ８より大きくなるとコンパレータ３４の出力はハイレ
ベルとなる。この状態において、電圧Ｖ１はローレベル
になっているので、フリップフロップ３５はセットされ
ず、電圧ａ１はローレベルとなり、ＦＥＴ２５はオフ状
態となり、電流ＩＦ１は０となる。電流ＩＦ１が０に切
換わると、チョーク２３の一次巻線Ｌ１には、逆の起電
力が発生し、一次巻線Ｌ１に蓄積されていたエネルギー
が放出され、電流ＩＬ１は所定の傾きで降下する。とす
ると、出力端子２１，２２間に生じる電圧は一旦上昇し
てから降下するので、これを検出した電圧Ｖ４は、同様
に一旦上昇してから降下する。電流ＩＬ１は所定の傾き
で降下してから０になった時点では、電圧Ｖ４は基準電
圧Ｖ５を下回り、誤差アンプ３２からの電圧Ｖ６はロー
レベルからハイレベルに切替わりとなり、ＬＰＦ３０か
らの電圧Ｖ７はハイレベルとなり、コンパレータ３４か
らの電圧Ｖ９はローレベルとなる。この状態において、
電流ＩＬ１が０になるので、電圧Ｖ１はハイレベルとな
り、フリップフロップ３５はセットされ、電圧ａ１はハ
イレベルとなり、ＦＥＴ２５はオン状態となり、電流Ｉ
Ｆ１，ＩＬ１は上述の状態に戻る。このような動作の繰
り返しにおいて、電流ＩＬ１から電流ＩＦ１を引いた電
流がダイオードＤ１と出力コンデンサＣ１より成る平滑
回路により平滑及び整流が行われて、負荷１３に供給さ
れる。これにより、負荷１３に昇圧された直流電流が供
給されることになる。
【００４７】乗算器３３には、交流電圧を整流した直後
の脈流電圧を分圧した電圧Ｖ３と、付加電圧のら基準値
からの誤差分の電圧Ｖ５が加えられている。交流電源１
１からの入力電流は、乗算器３３の作用により付加に見
合った振幅でかつ入力電圧と相似の波形（正弦波）にな
るように整形される。
の脈流電圧を分圧した電圧Ｖ３と、付加電圧のら基準値
からの誤差分の電圧Ｖ５が加えられている。交流電源１
１からの入力電流は、乗算器３３の作用により付加に見
合った振幅でかつ入力電圧と相似の波形（正弦波）にな
るように整形される。
【００４８】ここで、この電源装置は、ＦＥＴ２５は、
大きな電流を高速でオン、オフしており、これにより発
生したノイズがスイッチング制御回路３１に伝達する
が、ＬＰＦ３０がノイズを低減するので、コンパレータ
３４の基準入力側｛図１の場合、反転入力端子（−）｝
に不必要なノイズが発生しなくなり、動作が安定化す
る。これにより、昇圧比が低い場合にも、交流電源１１
からの入力波形を正常な状態に保ち、騒音を防止し、ス
イッチング素子の損失を低減することができ、電源装置
の出力電圧を低く設定することができる。
大きな電流を高速でオン、オフしており、これにより発
生したノイズがスイッチング制御回路３１に伝達する
が、ＬＰＦ３０がノイズを低減するので、コンパレータ
３４の基準入力側｛図１の場合、反転入力端子（−）｝
に不必要なノイズが発生しなくなり、動作が安定化す
る。これにより、昇圧比が低い場合にも、交流電源１１
からの入力波形を正常な状態に保ち、騒音を防止し、ス
イッチング素子の損失を低減することができ、電源装置
の出力電圧を低く設定することができる。
【００４９】尚、ＬＰＦ３０は、乗算器３３とコンパレ
ータ３４の反転入力端子（−）との間に設けてもよい。
ータ３４の反転入力端子（−）との間に設けてもよい。
【００５０】図２は図１のＬＰＦ３０の第１の具体例を
示す回路図である。
示す回路図である。
【００５１】ＬＰＦ３０は、正極性入力端子６１が抵抗
Ｒ６１とコンデンサＣ６１を介して負極性入力端子６２
に接続される。抵抗Ｒ６１とコンデンサＣ６１との接続
点は、正極性入力端子６３に接続される。負極性出力端
子６３は、正極性出力端子６４に接続される。
Ｒ６１とコンデンサＣ６１を介して負極性入力端子６２
に接続される。抵抗Ｒ６１とコンデンサＣ６１との接続
点は、正極性入力端子６３に接続される。負極性出力端
子６３は、正極性出力端子６４に接続される。
【００５２】図３は図１のＬＰＦ３０の第２の具体例を
示す回路図である。
示す回路図である。
【００５３】ＬＰＦ３０は、正極性入力端子７１がコン
デンサＣ７１を介して負極性入力端子７２に接続される
とともに、正極性入力端子７３に接続される。負極性出
力端子７３は、正極性出力端子７４に接続される。
デンサＣ７１を介して負極性入力端子７２に接続される
とともに、正極性入力端子７３に接続される。負極性出
力端子７３は、正極性出力端子７４に接続される。
【００５４】図４は図１の発明の実施の形態を適用した
放電灯点灯装置による照明装置を示す斜視図である。
放電灯点灯装置による照明装置を示す斜視図である。
【００５５】図４において、照明装置８１は、ソケット
８２，８３の間に放電灯１５を取り付け、内部に放電灯
点灯装置（図１に示した放電灯１５と交流電源１１を除
いた部分）１０を内蔵し、放電灯点灯装置１０により放
電灯１５の点灯を行うようにしたものである。
８２，８３の間に放電灯１５を取り付け、内部に放電灯
点灯装置（図１に示した放電灯１５と交流電源１１を除
いた部分）１０を内蔵し、放電灯点灯装置１０により放
電灯１５の点灯を行うようにしたものである。
【００５６】このような構造により図１の発明の実施の
形態を照明装置に適用できる。
形態を照明装置に適用できる。
【００５７】図５は本発明に係る電源装置の第２の発明
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図であり、図１と同じ構成要素には同じ符号を付して
説明を省略している。
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図であり、図１と同じ構成要素には同じ符号を付して
説明を省略している。
【００５８】昇圧チョッパ回路１００のスイッチング制
御回路３１とスイッチング素子のＦＥＴ２５のゲートＧ
の間には、抵抗Ｒ１０が接続されている。
御回路３１とスイッチング素子のＦＥＴ２５のゲートＧ
の間には、抵抗Ｒ１０が接続されている。
【００５９】周波数規制制御回路１０１は、ウオッチド
タイマー機能を有しており、二次巻線Ｌ２の電圧Ｖ１か
らＦＥＴ２５のスイッチング周波数を検出し、所定の周
波数以下になった場合に、ＦＥＴ２５のゲートにハイレ
ベルの電圧を供給し、ＦＥＴ２５にのゲートにオン信号
を供給している。
タイマー機能を有しており、二次巻線Ｌ２の電圧Ｖ１か
らＦＥＴ２５のスイッチング周波数を検出し、所定の周
波数以下になった場合に、ＦＥＴ２５のゲートにハイレ
ベルの電圧を供給し、ＦＥＴ２５にのゲートにオン信号
を供給している。
【００６０】ダイオードＤ１と出力コンデンサＣ１の接
続点は、過電圧検出回路１０２を介してＦＥＴ２５のゲ
ートＧに接続されている。
続点は、過電圧検出回路１０２を介してＦＥＴ２５のゲ
ートＧに接続されている。
【００６１】過電圧検出回路１０２は、コンパレータ１
０３と抵抗Ｒ１１，Ｒ１２とから構成されている。コン
パレータ１０３の反転入力端子（−）は抵抗Ｒ１１を介
してダイオードＤ１と出力コンデンサＣ１の接続点に接
続されるとともに、抵抗Ｒ１２を介して基準電位点に接
続されている。コンパレータ１０３の非反転入力端子
（＋）には基準電圧Ｖｒｅｆが導かれている。コンパレ
ータ１０３の出力端子は、ＦＥＴ２５のゲートＧに接続
されている。
０３と抵抗Ｒ１１，Ｒ１２とから構成されている。コン
パレータ１０３の反転入力端子（−）は抵抗Ｒ１１を介
してダイオードＤ１と出力コンデンサＣ１の接続点に接
続されるとともに、抵抗Ｒ１２を介して基準電位点に接
続されている。コンパレータ１０３の非反転入力端子
（＋）には基準電圧Ｖｒｅｆが導かれている。コンパレ
ータ１０３の出力端子は、ＦＥＴ２５のゲートＧに接続
されている。
【００６２】過電圧検出回路１０２は、ダイオードＤ１
と出力コンデンサＣ１の接続点の電圧が所定値を超えた
場合、即ち、昇圧チョッパ回路１００の出力電圧が所定
値を超えた場合に、ＦＥＴ２５のゲートＧから電荷を引
き抜き、周波数規制制御回路１０１がオン信号を供給し
た場合にも、ＦＥＴ２５を強制的にオフする。
と出力コンデンサＣ１の接続点の電圧が所定値を超えた
場合、即ち、昇圧チョッパ回路１００の出力電圧が所定
値を超えた場合に、ＦＥＴ２５のゲートＧから電荷を引
き抜き、周波数規制制御回路１０１がオン信号を供給し
た場合にも、ＦＥＴ２５を強制的にオフする。
【００６３】このような発明の実施の形態によれば、負
荷１３のインピーダンスが所定値より低い場合、ある一
定時間毎にスイッチング制御回路５２１がスイッチング
素子をＦＥＴ２５ターンオンさせようとするが、過電圧
検出回路１０２は、昇圧チョッパ回路１００の出力電圧
が所定値を超えることを検出し、ＦＥＴ２５を強制的に
オフするので、昇圧チョッパ回路のスイッチング素子の
スイッチング周波数がある値以下にならないように制御
するとともに、負荷１３のインピーダンスが所定値より
低い場合の出力電圧が上昇を防止することができ、装置
の安全性を高めることができる。
荷１３のインピーダンスが所定値より低い場合、ある一
定時間毎にスイッチング制御回路５２１がスイッチング
素子をＦＥＴ２５ターンオンさせようとするが、過電圧
検出回路１０２は、昇圧チョッパ回路１００の出力電圧
が所定値を超えることを検出し、ＦＥＴ２５を強制的に
オフするので、昇圧チョッパ回路のスイッチング素子の
スイッチング周波数がある値以下にならないように制御
するとともに、負荷１３のインピーダンスが所定値より
低い場合の出力電圧が上昇を防止することができ、装置
の安全性を高めることができる。
【００６４】尚、本発明の実施の形態においては、スイ
ッチング制御回路３１には、ＬＰＦ３０を設けなくても
よい。
ッチング制御回路３１には、ＬＰＦ３０を設けなくても
よい。
【００６５】図６は本発明に係る電源装置の第３の発明
の実施の形態を示す過電圧検出回路の回路図であり、他
の回路は図５と同様になっている。
の実施の形態を示す過電圧検出回路の回路図であり、他
の回路は図５と同様になっている。
【００６６】過電圧検出回路１９２は、コンパレータ１
１３と抵抗Ｒ２１，Ｒ２２，Ｒ２３と、反転器１１４と
ら構成されている。コンパレータ１１３の非反転入力端
子（＋）は抵抗Ｒ２１を介してダイオードＤ１と出力コ
ンデンサＣ１の接続点に接続されるとともに、抵抗Ｒ２
２を介して基準電位点に接続されている。コンパレータ
１１３の反転入力端子（−）には基準電圧Ｖｒｅｆが導
かれている。コンパレータ１１３の出力端子は、反転器
１１４を介してＦＥＴ２５のゲートＧに接続さるととも
に、抵抗Ｒ１３を介してコンパレータ１１３の反転入力
端子（−）に接続される。
１３と抵抗Ｒ２１，Ｒ２２，Ｒ２３と、反転器１１４と
ら構成されている。コンパレータ１１３の非反転入力端
子（＋）は抵抗Ｒ２１を介してダイオードＤ１と出力コ
ンデンサＣ１の接続点に接続されるとともに、抵抗Ｒ２
２を介して基準電位点に接続されている。コンパレータ
１１３の反転入力端子（−）には基準電圧Ｖｒｅｆが導
かれている。コンパレータ１１３の出力端子は、反転器
１１４を介してＦＥＴ２５のゲートＧに接続さるととも
に、抵抗Ｒ１３を介してコンパレータ１１３の反転入力
端子（−）に接続される。
【００６７】このような構成によれば、コンパレータ１
１３の出力にヒステリシスを持たせることができ、昇圧
チョッパ回路１００の出力電圧Ｖｅｒｔにリプルが重畳
している場合もに正確な動作が行える。
１３の出力にヒステリシスを持たせることができ、昇圧
チョッパ回路１００の出力電圧Ｖｅｒｔにリプルが重畳
している場合もに正確な動作が行える。
【００６８】図７は本発明に係る電源装置の第４の発明
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図であり、図５と同じ構成要素には同じ符号を付して
説明を省略している。
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図であり、図５と同じ構成要素には同じ符号を付して
説明を省略している。
【００６９】昇圧チョッパ回路２００の周波数規制制御
回路１０１と過電圧検出回路１０２との接続点は、ドラ
イバと逆バイアス回路２０２の直列接続を介してスイッ
チング素子のＦＥＴ２５のゲートＧに接続されている。
回路１０１と過電圧検出回路１０２との接続点は、ドラ
イバと逆バイアス回路２０２の直列接続を介してスイッ
チング素子のＦＥＴ２５のゲートＧに接続されている。
【００７０】逆バイアス回路２０２は、抵抗Ｒ２０とダ
イオードＤ２０とＰＮＰトランジスタＴｒ２０とから構
成されている。
イオードＤ２０とＰＮＰトランジスタＴｒ２０とから構
成されている。
【００７１】ドライバ２０の出力端子は、抵抗Ｒ２０を
介してＦＥＴ２５のゲートＧに接続されるとともに、Ｐ
ＮＰトランジスタＴｒ２０のベースに接続されている。
ダイオードＤ２０は、カソードがドライバ２０の出力端
子に接続され、アノードのＦＥＴ２５のゲートＧに接続
されている。ダイオードＤ２０のアノードは、ＰＮＰト
ランジスタＴｒ２０のエミッタ・コレクタ路を介して基
準電圧入力端子２０３に接続されている。基準電圧入力
端子２０３には、基準電圧Ｖ１０が導かれている。
介してＦＥＴ２５のゲートＧに接続されるとともに、Ｐ
ＮＰトランジスタＴｒ２０のベースに接続されている。
ダイオードＤ２０は、カソードがドライバ２０の出力端
子に接続され、アノードのＦＥＴ２５のゲートＧに接続
されている。ダイオードＤ２０のアノードは、ＰＮＰト
ランジスタＴｒ２０のエミッタ・コレクタ路を介して基
準電圧入力端子２０３に接続されている。基準電圧入力
端子２０３には、基準電圧Ｖ１０が導かれている。
【００７２】このような発明の実施の形態によれば、図
５の発明の実施の形態と同様の効果があるとともに、図
５の発明の実施の形態では、スイッチング制御回路３１
のスイッチング電流が抵抗Ｒ１０をＦＥＴ２５のゲート
Ｇ介して流れるため、ＦＥＴ２５のスイッチング速度が
低下し、ＦＥＴ２５のスイッチングロスが増加するのに
対して、本発明の実施の形態では、ＦＥＴ２５のゲート
電流をドライバ２０から供給し、かつ、バイアス回路を
設けることにより、ＦＥＴ２５のスイッチング速度を改
善し、ＦＥＴ２５のスイッチングロスを低下させてい
る。
５の発明の実施の形態と同様の効果があるとともに、図
５の発明の実施の形態では、スイッチング制御回路３１
のスイッチング電流が抵抗Ｒ１０をＦＥＴ２５のゲート
Ｇ介して流れるため、ＦＥＴ２５のスイッチング速度が
低下し、ＦＥＴ２５のスイッチングロスが増加するのに
対して、本発明の実施の形態では、ＦＥＴ２５のゲート
電流をドライバ２０から供給し、かつ、バイアス回路を
設けることにより、ＦＥＴ２５のスイッチング速度を改
善し、ＦＥＴ２５のスイッチングロスを低下させてい
る。
【００７３】図８は本発明に係る電源装置の第５の発明
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図であり、図１と同じ構成要素には同じ符号を付して
説明を省略している。図８においては要部以外の回路を
簡略して示している。
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図であり、図１と同じ構成要素には同じ符号を付して
説明を省略している。図８においては要部以外の回路を
簡略して示している。
【００７４】図８において、直流電源Ｅ３０は、直流電
源電圧を出力するものである。ＦＥＴ２５のゲートＧ
は、スナバダイオードＤ３１，Ｄ３２のアノード・カソ
ード路の直列接続とスナバコンデンサＣ３１との直列接
続を介してＦＥＴ２５のソースに接続される。スナバダ
イオードＤ３２とスナバコンデンサＣ３１との接続点は
インピーダンス素子の抵抗３０１を介してダイオードＤ
１と出力コンデンサＣ１の接続点に接続される。
源電圧を出力するものである。ＦＥＴ２５のゲートＧ
は、スナバダイオードＤ３１，Ｄ３２のアノード・カソ
ード路の直列接続とスナバコンデンサＣ３１との直列接
続を介してＦＥＴ２５のソースに接続される。スナバダ
イオードＤ３２とスナバコンデンサＣ３１との接続点は
インピーダンス素子の抵抗３０１を介してダイオードＤ
１と出力コンデンサＣ１の接続点に接続される。
【００７５】このような、電源回路によればＦＥＴ２５
がオフとなった場合、サージ電流がスナバダイオードＤ
３１を介してスナバコンデンサＣ３１に流れ、ＦＥＴ２
５に加わるサージ電圧を低減することができる。スナバ
ダイオードＤ３１，Ｄ３２のアノード・カソード路の直
列接続の順方向電圧を主回路用のダイオードＤ１よりも
高くしているので、スナバコンデンサＣ３１を溜まった
電荷を抵抗Ｒ３１を介して出力コンデンサＣ１に供給で
き、エネルギーの無駄を防止することができる。これに
より、主回路の引き回し多少長くても問題を生じること
なく、放熱等、実装上の自由度が増す。
がオフとなった場合、サージ電流がスナバダイオードＤ
３１を介してスナバコンデンサＣ３１に流れ、ＦＥＴ２
５に加わるサージ電圧を低減することができる。スナバ
ダイオードＤ３１，Ｄ３２のアノード・カソード路の直
列接続の順方向電圧を主回路用のダイオードＤ１よりも
高くしているので、スナバコンデンサＣ３１を溜まった
電荷を抵抗Ｒ３１を介して出力コンデンサＣ１に供給で
き、エネルギーの無駄を防止することができる。これに
より、主回路の引き回し多少長くても問題を生じること
なく、放熱等、実装上の自由度が増す。
【００７６】図９は本発明に係る電源装置の第６の発明
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図であり、図８と同じ構成要素には同じ符号を付して
説明を省略している。
の実施の形態を放電灯点灯装置に適用した場合を示す回
路図であり、図８と同じ構成要素には同じ符号を付して
説明を省略している。
【００７７】図９において、ＦＥＴ２５のゲートは、ス
ナバダイオードＤ３３のアノード・カソード路の直列接
続とスナバコンデンサＣ３１との直列接続を介してＦＥ
Ｔ２５のソースに接続される。スナバダイオードＤ３３
とスナバコンデンサＣ３１との接続点はインピーダンス
素子のダイオードＤ３４を介してダイオードＤ１と出力
コンデンサＣ１の接続点に接続される。
ナバダイオードＤ３３のアノード・カソード路の直列接
続とスナバコンデンサＣ３１との直列接続を介してＦＥ
Ｔ２５のソースに接続される。スナバダイオードＤ３３
とスナバコンデンサＣ３１との接続点はインピーダンス
素子のダイオードＤ３４を介してダイオードＤ１と出力
コンデンサＣ１の接続点に接続される。
【００７８】このような発明の実施の形態においても、
図８の発明の実施の形態と同様の効果が得られる。
図８の発明の実施の形態と同様の効果が得られる。
【００７９】図１０は本発明に係る電源装置の第７の発
明の実施の形態を放電灯点灯装置に適用した場合を示す
回路図であり、反転型チョッパ回路を用いた電源装置に
適用したものである。
明の実施の形態を放電灯点灯装置に適用した場合を示す
回路図であり、反転型チョッパ回路を用いた電源装置に
適用したものである。
【００８０】図１０において、直流電源Ｅ４０の正極性
出力端子は、ＦＥＴ４０のドレインＤ・ソースＳ路及び
出力コンデンサＣ４０を介して主回路用のダイオードＤ
４０のカソードに接続される。ダイオードＤ４０のアノ
ードは、直流電源Ｅ４０の負極性出力端子に接続され
る。ＦＥＴ４０のソースＳは、チョーク４２を介してダ
イオードＤ４０のアノードに接続される。ＦＥＴ４０の
ゲートＧには、スイッチング制御回路４３からのスイッ
チング信号ａ４１が供給される。出力コンデンサＣ４０
には負荷４４が並列に接続されている。
出力端子は、ＦＥＴ４０のドレインＤ・ソースＳ路及び
出力コンデンサＣ４０を介して主回路用のダイオードＤ
４０のカソードに接続される。ダイオードＤ４０のアノ
ードは、直流電源Ｅ４０の負極性出力端子に接続され
る。ＦＥＴ４０のソースＳは、チョーク４２を介してダ
イオードＤ４０のアノードに接続される。ＦＥＴ４０の
ゲートＧには、スイッチング制御回路４３からのスイッ
チング信号ａ４１が供給される。出力コンデンサＣ４０
には負荷４４が並列に接続されている。
【００８１】以下、スナバ回路について説明する。ＦＥ
Ｔ４１のゲートＧは、スナバダイオードＤ４１，Ｄ４２
のアノード・カソード路の直列接続とスナバコンデンサ
Ｃ４１との直列接続を介してＦＥＴ４１のソースに接続
される。スナバダイオードＤ３２とスナバコンデンサＣ
４１との接続点はインピーダンス素子の抵抗４０１を介
してダイオードＤ４０と出力コンデンサＣ４０の接続点
に接続される。
Ｔ４１のゲートＧは、スナバダイオードＤ４１，Ｄ４２
のアノード・カソード路の直列接続とスナバコンデンサ
Ｃ４１との直列接続を介してＦＥＴ４１のソースに接続
される。スナバダイオードＤ３２とスナバコンデンサＣ
４１との接続点はインピーダンス素子の抵抗４０１を介
してダイオードＤ４０と出力コンデンサＣ４０の接続点
に接続される。
【００８２】このような発明の実施の形態においても、
図８の発明の実施の形態と同様の効果が得られる。
図８の発明の実施の形態と同様の効果が得られる。
【００８３】図１１は本発明に係る電源装置の第８の発
明の実施の形態を放電灯点灯装置に適用した場合を示す
回路図であり、図１０と同じ構成要素には同じ符号を付
して説明を省略している。
明の実施の形態を放電灯点灯装置に適用した場合を示す
回路図であり、図１０と同じ構成要素には同じ符号を付
して説明を省略している。
【００８４】図１１において、ＦＥＴ４１のゲートは、
スナバダイオードＤ４３のアノード・カソード路の直列
接続とスナバコンデンサＣ４１との直列接続を介してＦ
ＥＴ４１のソースに接続される。スナバダイオードＤ４
３とスナバコンデンサＣ４１との接続点はインピーダン
ス素子のダイオードＤ４４を介してダイオードＤ４０と
出力コンデンサＣ１の接続点に接続される。
スナバダイオードＤ４３のアノード・カソード路の直列
接続とスナバコンデンサＣ４１との直列接続を介してＦ
ＥＴ４１のソースに接続される。スナバダイオードＤ４
３とスナバコンデンサＣ４１との接続点はインピーダン
ス素子のダイオードＤ４４を介してダイオードＤ４０と
出力コンデンサＣ１の接続点に接続される。
【００８５】このような発明の実施の形態においても、
図１０の発明の実施の形態と同様の効果が得られる。
図１０の発明の実施の形態と同様の効果が得られる。
【００８６】尚、図１の発明の実施の形態においては、
スイッチング素子としてＮＰＮトランジスタを用いた
が、ＮＰＮトランジスタ以外のスイッチング素子、例え
ば通常のＦＥＴを用いるように構成してもよい。また、
図４においては、図１の電源装置を照明装置に適用した
が、図５乃至図１１に示す電源装置を照明装置に適用し
てもよい。
スイッチング素子としてＮＰＮトランジスタを用いた
が、ＮＰＮトランジスタ以外のスイッチング素子、例え
ば通常のＦＥＴを用いるように構成してもよい。また、
図４においては、図１の電源装置を照明装置に適用した
が、図５乃至図１１に示す電源装置を照明装置に適用し
てもよい。
【００８７】
【発明の効果】本発明によれば、昇圧比が低い場合の動
作を安定化することができるので、率交流電源からの入
力波形を正常な状態に保ち、騒音を防止し、スイッチン
グ素子の損失を低減することができ、電源装置の出力電
圧を低く設定することができる。また、スイッチング素
子のスイッチング周波数がある値以下にならないように
制御するとともに、負荷が所定値より低い場合に出力電
圧が上昇することを防止することができるので、装置の
安全性を高めることができる。また、電流遮断時にスイ
ッチング素子に加わるサージ電圧を低下させるととも
に、スナバコンデンサに溜まったエネルギーを有効活用
できるので、、エネルギーの無駄を防止することがで
き、主回路の引き回し多少長くても問題を生じることな
く、放熱等、実装上の自由度が増す。
作を安定化することができるので、率交流電源からの入
力波形を正常な状態に保ち、騒音を防止し、スイッチン
グ素子の損失を低減することができ、電源装置の出力電
圧を低く設定することができる。また、スイッチング素
子のスイッチング周波数がある値以下にならないように
制御するとともに、負荷が所定値より低い場合に出力電
圧が上昇することを防止することができるので、装置の
安全性を高めることができる。また、電流遮断時にスイ
ッチング素子に加わるサージ電圧を低下させるととも
に、スナバコンデンサに溜まったエネルギーを有効活用
できるので、、エネルギーの無駄を防止することがで
き、主回路の引き回し多少長くても問題を生じることな
く、放熱等、実装上の自由度が増す。
【図１】本発明に係る電源装置の第１の発明の実施の形
態を示す回路図。
態を示す回路図。
【図２】図１のＬＰＦの第１の具体例を示す回路図。
【図３】図１のＬＰＦの第２の具体例を示す回路図。
【図４】図１の発明の実施の形態を適用した放電灯点灯
装置による照明装置を示す斜視図。
装置による照明装置を示す斜視図。
【図５】本発明に係る電源装置の第２の発明の実施の形
態を示す回路図。
態を示す回路図。
【図６】本発明に係る電源装置の第３の発明の実施の形
態を示す過電圧検出回路の回路図。
態を示す過電圧検出回路の回路図。
【図７】本発明に係る電源装置の第４の発明の実施の形
態を示す回路図。
態を示す回路図。
【図８】本発明に係る電源装置の第５の発明の実施の形
態を示す回路図。
態を示す回路図。
【図９】本発明に係る電源装置の第６の発明の実施の形
態を示す回路図。
態を示す回路図。
【図１０】本発明に係る電源装置の第７の発明の実施の
形態を示す回路図。
形態を示す回路図。
【図１１】本発明に係る電源装置の第８の発明の実施の
形態を示す回路図。
形態を示す回路図。
【図１２】従来の電源装置を示す回路図である。
【図１３】従来のスイッチング周波数がある値以下にな
らないように制御する電源装置を示す回路図。
らないように制御する電源装置を示す回路図。
【図１４】従来の電流遮断時にスイッチング素子に加わ
るサージ電圧を低下させる電源装置を示す回路図。
るサージ電圧を低下させる電源装置を示す回路図。
１１ 交流電源 １２ 整流回路 １３ 負荷 ２０ 昇圧チョッパ回路 ２３ チョーク ２５ ＦＥＴ ３０ ３１ スイッチング制御回路 Ｃ１ 出力コンデンサ Ｄ１ ダイオード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年３月２５日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図２】
【図３】
【図４】
【図１】
【図５】
【図６】
【図８】
【図９】
【図７】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｂ 41/29 Ｈ０５Ｂ 41/29 Ｃ Ｂ
Claims (9)
- 【請求項１】 交流電源からの交流電流を整流した電圧
を昇圧チョッパ回路で昇圧し負荷に電源を供給する電源
装置であって、 前記交流電源からの交流電流を整流した電圧を前記負荷
に電流を供給する経路に設けられたチョークと、 このチョークを介して前記交流電源の出力端子間を短絡
可能に設けられたスイッチング素子と、 ダイオードを介して前記スイッチング素子に並列的に設
けられた、両端から前記負荷に直流電圧を出力する出力
コンデンサと、 この出力コンデンサの出力する直流電圧の誤差を検出し
た誤差電圧と前記交流電源からの交流電流を整流した直
後の脈流電圧とを乗算器により乗算した出力電圧に基づ
き前記スイッチング素子をオフ状態にするタイミングを
決定し、この結果に基づいて前記スイッチング素子のオ
ン・オフ制御を行うスイッチング制御回路と、 このスイッチング制御回路の乗算器に前記誤差電圧を供
給する経路またはこの乗算器が出力電圧を出力する経路
に設けたローパスフィルタと、 を具備したことを特徴とする電源装置。 - 【請求項２】 交流電源からの交流電流を整流した電圧
を昇圧チョッパ回路で昇圧し負荷に電源を供給する電源
装置であって、 前記交流電源からの交流電流を整流した電圧を前記負荷
に電流を供給する経路に設けられたチョークと、 このチョークを介して前記交流電源の出力端子間を短絡
可能に設けられたスイッチング素子と、 ダイオードを介して前記スイッチング素子に並列的に設
けられた、両端から前記負荷に直流電圧を出力する出力
コンデンサと、 この出力コンデンサの出力する直流電圧の誤差を検出し
た誤差電圧と前記交流電源からの交流電流を整流した直
後の脈流電圧とを乗算器により乗算した出力電圧に基づ
き前記スイッチング素子をオフ状態にするタイミングを
決定し、この結果に基づいて前記スイッチング素子のオ
ン・オフ制御を行うスイッチング制御回路と、 前記スイッチング素子のスイッチング周波数を検出し、
この検出結果が所定の周波数以下になった場合に、前記
スイッチング素子にオン信号を供給する周波数規制制御
回路と、 前記出力コンデンサの出力する直流電圧が所定値を超え
た場合に、前記周波数規制制御回路がオン信号を供給し
た場合にも、前記スイッチング素子を強制的にオフする
過電圧検出回路と、 を具備したことを特徴とする電源装置。 - 【請求項３】 前記過電圧検出回路を、基準電圧と前記
出力コンデンサの出力する直流電圧との比較を行うコン
パレータにより構成したことを特徴とする請求項２記載
の電源装置。 - 【請求項４】 前記コンパレータの出力にヒステリシス
を持たせたことを特徴とする請求項３記載の電源装置。 - 【請求項５】 前記周波数規制制御回路が前記スイッチ
ング素子にオン信号を供給するとともに前記過電圧検出
回路が前記スイッチング素子を強制的にオフする経路
に、前記スイッチング素子にオン信号用の電流を供給す
るドライバと逆バイアス回路とを設けたことを特徴とす
る請求項３記載の電源装置。 - 【請求項６】 直流電源からの電圧の昇圧を行い負荷に
供給する電源装置であって、 前記直流電源から前記負荷に電流を供給する経路に設け
られたチョークと、 このチョークを介して前記直流電源の出力端子間を短絡
可能に設けられたスイッチング素子と、 主回路用ダイオードを介して前記スイッチング素子に並
列的に設けられた出力コンデンサと、 前記スイッチング素子のオン・オフ制御を行うスイッチ
ング制御回路と、 前記スイッチング素子に並列に設けられたスナバダイオ
ードとスナバコンデンサとの直列接続によるスナバ回路
と、 前記スナバダイオード及びスナバコンデンサの接続点と
前記主回路用ダイオード及び出力コンデンサの接続点と
の間に設けられたインピーダンス素子とを具備し、 前記スナバダイオードの順方向電圧を前記主回路用ダイ
オードの電圧よりも高くしたことを特徴とする電源装
置。 - 【請求項７】直流電源からの電圧の降圧を行い負荷に供
給する電源装置であって、 前記直流電源から前記負荷に電流を供給する経路に短絡
可能に設けられたスイッチング素子と、 このスイッチング素子を介して前記直流電源の出力端子
間に設けられたチョークと、 主回路用ダイオードを介して前記チョークに並列的に設
けられた出力コンデンサと、 前記スイッチング素子のオン・オフ制御を行うスイッチ
ング制御回路と、 前記スイッチング素子に並列に設けられたスナバダイオ
ードとスナバコンデンサとの直列接続によるスナバ回路
と、 前記スナバダイオード及びスナバコンデンサの接続点と
前記主回路用ダイオード及び出力コンデンサの接続点と
の間に設けられたインピーダンス素子とを具備し、 前記スナバダイオードの順方向電圧を前記主回路用ダイ
オードの電圧よりも高くしたことを特徴とする電源装
置。 - 【請求項８】 前記負荷は周波数電圧を発生するインバ
ータと、このインバータの出力にて点灯される放電灯を
有するものであって、前記インバータの入力電源として
請求項１乃至７のいずれか１つに記載の電源装置を用い
たことを特徴とする放電灯点灯装置。 - 【請求項９】 器具本体と、 この器具本体に装着された放電灯と、 この放電灯を点灯する請求項８記載の放電灯点灯装置と
を具備したことを特徴とする照明装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4382896A JPH09238470A (ja) | 1996-02-29 | 1996-02-29 | 電源装置、放電灯点灯装置及び照明装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4382896A JPH09238470A (ja) | 1996-02-29 | 1996-02-29 | 電源装置、放電灯点灯装置及び照明装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09238470A true JPH09238470A (ja) | 1997-09-09 |
Family
ID=12674626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4382896A Pending JPH09238470A (ja) | 1996-02-29 | 1996-02-29 | 電源装置、放電灯点灯装置及び照明装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09238470A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359977A (ja) * | 2001-05-31 | 2002-12-13 | Sanken Electric Co Ltd | スイッチング電源装置 |
| WO2003058799A1 (fr) * | 2002-01-08 | 2003-07-17 | Sanken Electric Co., Ltd. | Convertisseur permettant l'amelioration du facteur de puissance et son procede de commande |
| JP2004194412A (ja) * | 2002-12-10 | 2004-07-08 | Sanken Electric Co Ltd | スイッチング電源装置、スイッチング制御装置及びスイッチング電源装置の制御方法 |
| JP5354222B2 (ja) * | 2009-06-09 | 2013-11-27 | トヨタ自動車株式会社 | 燃料電池システム |
| JP2016123272A (ja) * | 2016-03-23 | 2016-07-07 | 東芝ライテック株式会社 | 力率改善回路及び電源装置 |
| CN107026565A (zh) * | 2017-04-11 | 2017-08-08 | 青岛海尔特种电冰柜有限公司 | 宽电压输入电路和制冷设备 |
| JP2017175909A (ja) * | 2017-05-26 | 2017-09-28 | 東芝ライテック株式会社 | 電源装置 |
-
1996
- 1996-02-29 JP JP4382896A patent/JPH09238470A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359977A (ja) * | 2001-05-31 | 2002-12-13 | Sanken Electric Co Ltd | スイッチング電源装置 |
| JP4725696B2 (ja) * | 2001-05-31 | 2011-07-13 | サンケン電気株式会社 | スイッチング電源装置 |
| WO2003058799A1 (fr) * | 2002-01-08 | 2003-07-17 | Sanken Electric Co., Ltd. | Convertisseur permettant l'amelioration du facteur de puissance et son procede de commande |
| US6980445B2 (en) | 2002-01-08 | 2005-12-27 | Sanken Electric Co., Ltd. | Power factor improving converter and control method thereof |
| JP2004194412A (ja) * | 2002-12-10 | 2004-07-08 | Sanken Electric Co Ltd | スイッチング電源装置、スイッチング制御装置及びスイッチング電源装置の制御方法 |
| JP5354222B2 (ja) * | 2009-06-09 | 2013-11-27 | トヨタ自動車株式会社 | 燃料電池システム |
| US9502725B2 (en) | 2009-06-09 | 2016-11-22 | Toyota Jidosha Kabushiki Kaisha | Fuel cell system with connector welding prevention |
| JP2016123272A (ja) * | 2016-03-23 | 2016-07-07 | 東芝ライテック株式会社 | 力率改善回路及び電源装置 |
| CN107026565A (zh) * | 2017-04-11 | 2017-08-08 | 青岛海尔特种电冰柜有限公司 | 宽电压输入电路和制冷设备 |
| CN107026565B (zh) * | 2017-04-11 | 2019-10-08 | 青岛海尔特种电冰柜有限公司 | 宽电压输入电路和制冷设备 |
| JP2017175909A (ja) * | 2017-05-26 | 2017-09-28 | 東芝ライテック株式会社 | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2528418B1 (en) | Dimming signal generation device and illumination control system using same | |
| US20060028148A1 (en) | Lighting apparatus for illumination light source | |
| EP3731601A1 (en) | Current drive circuit, and light emitting diode lighting device using the same | |
| CA2605610A1 (en) | Control circuit for maintaining constant power in power factor corrected electronic ballasts and power supplies | |
| CN106028496A (zh) | Led点亮装置以及led照明装置 | |
| JPH09238470A (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
| JPH02284381A (ja) | 照明負荷制御装置 | |
| JP2005285483A (ja) | 無電極放電ランプ電源装置 | |
| JPH06113533A (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
| JP2004328949A (ja) | スイッチング定電流電源装置 | |
| JP2013239387A (ja) | 点灯装置、照明器具および点灯システム | |
| CN218071864U (zh) | 调光控制电路和led照明装置 | |
| JP4547847B2 (ja) | 放電灯点灯装置 | |
| JP7241312B2 (ja) | 点灯システム、照明制御システム、及び照明器具 | |
| JP3304534B2 (ja) | 放電灯点灯装置 | |
| JPH11285266A (ja) | 電源装置 | |
| JPH1052064A (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
| JPH08331867A (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
| JP2003086392A (ja) | 放電ランプ点灯装置、照明器具および調光照明システム | |
| KR200308316Y1 (ko) | 조광 제어 전자식 네온관 안정기 | |
| JPH0574589A (ja) | 放電灯点灯装置 | |
| JP2023168984A (ja) | 照明装置 | |
| JP3394851B2 (ja) | 電源装置 | |
| JPS60250599A (ja) | フリツカ−フリ−型放電灯点灯装置 | |
| KR0185492B1 (ko) | 형광등의 조도제어 장치 |