JP2001069748A - 力率改善回路 - Google Patents
力率改善回路Info
- Publication number
- JP2001069748A JP2001069748A JP23946499A JP23946499A JP2001069748A JP 2001069748 A JP2001069748 A JP 2001069748A JP 23946499 A JP23946499 A JP 23946499A JP 23946499 A JP23946499 A JP 23946499A JP 2001069748 A JP2001069748 A JP 2001069748A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power factor
- input voltage
- input
- factor improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 力率改善に支障をきたすことなく、ブースト
インダクタのコア損および銅損を低減し、部品の小型化
によってコストを削減した力率改善回路を提供する。 【解決手段】 電源からの交流電圧を入力して直流信号
に変換する整流手段と、この直流信号を所定の設定電圧
に昇圧する昇圧手段と、昇圧された信号に基づいて、直
流入力／直流出力を行う負荷としてのDC／DCコンバータ
と、このDC／DCコンバータの負荷変動を検出する負荷変
動検出手段と、この負荷変動検出手段の出力に基づいて
前記交流電圧と直流電流の位相を一致させる制御手段を
有する力率改善回路において、前記交流電圧の変化に応
じて前記昇圧手段の設定電圧を可変とした。
インダクタのコア損および銅損を低減し、部品の小型化
によってコストを削減した力率改善回路を提供する。 【解決手段】 電源からの交流電圧を入力して直流信号
に変換する整流手段と、この直流信号を所定の設定電圧
に昇圧する昇圧手段と、昇圧された信号に基づいて、直
流入力／直流出力を行う負荷としてのDC／DCコンバータ
と、このDC／DCコンバータの負荷変動を検出する負荷変
動検出手段と、この負荷変動検出手段の出力に基づいて
前記交流電圧と直流電流の位相を一致させる制御手段を
有する力率改善回路において、前記交流電圧の変化に応
じて前記昇圧手段の設定電圧を可変とした。
Description
【０００１】
【産業上の利用分野】本発明はスイッチング電源に用い
られる力率改善回路に関し、入力ラインのノイズ対策を
図った力率改善回路の改善に関する。
られる力率改善回路に関し、入力ラインのノイズ対策を
図った力率改善回路の改善に関する。
【０００２】
【従来の技術】図９にアクティブフィルタ方式の従来回
路例を示す。図９において、EMIフィルタ１には例えば1
00〜240Ｖの交流電圧が入力する。ダイオードブリッジ
２（D1）はその交流電圧を整流する。
路例を示す。図９において、EMIフィルタ１には例えば1
00〜240Ｖの交流電圧が入力する。ダイオードブリッジ
２（D1）はその交流電圧を整流する。
【０００３】整流された電気信号はブーストインダクタ
３（L1）、スイッチング素子４（SW1）のスイッチング
時間に応じて昇圧され、フライホイールダイオード５
（D2）及び平滑コンデンサ６（C1）により平滑されて、
設定電圧（例えば400Ｖ）に昇圧されて後段に接続され
た負荷DC/DCコンバータ７に入力する。
３（L1）、スイッチング素子４（SW1）のスイッチング
時間に応じて昇圧され、フライホイールダイオード５
（D2）及び平滑コンデンサ６（C1）により平滑されて、
設定電圧（例えば400Ｖ）に昇圧されて後段に接続され
た負荷DC/DCコンバータ７に入力する。
【０００４】このDC/DCコンバータ７の前段にはコモン
との間に昇圧電圧検出抵抗R2,R3が接続されており、R2,
R3の接続点が制御回路部８を構成するフィードバックア
ンプの入力端子に接続されている。そして、R2,R3の接
続点にはDC/DCコンバータ７の負荷変動に応じて例えば
0.1〜0.15Ｖ程度の差電圧が生じるように設計されてい
る。
との間に昇圧電圧検出抵抗R2,R3が接続されており、R2,
R3の接続点が制御回路部８を構成するフィードバックア
ンプの入力端子に接続されている。そして、R2,R3の接
続点にはDC/DCコンバータ７の負荷変動に応じて例えば
0.1〜0.15Ｖ程度の差電圧が生じるように設計されてい
る。
【０００５】フィードバックアンプ８ａは図１０に示す
ようなエラーアンプ８ａ'で構成されており、非反転入
力端子には例えば2.5Ｖ程度の参照電圧Ｖrefが接続され
ている。エラーアンプ８ａ'の反転端子に接続された電
圧は前述のように例えば0.1〜0.15Ｖの範囲で変化する
がエラーアンプ８ａ'はその変化に応じて例えば０〜5Ｖ
の範囲の電圧を出力する。
ようなエラーアンプ８ａ'で構成されており、非反転入
力端子には例えば2.5Ｖ程度の参照電圧Ｖrefが接続され
ている。エラーアンプ８ａ'の反転端子に接続された電
圧は前述のように例えば0.1〜0.15Ｖの範囲で変化する
がエラーアンプ８ａ'はその変化に応じて例えば０〜5Ｖ
の範囲の電圧を出力する。
【０００６】図９に戻り、コントローラ８ｂは、入力電
流が正弦波状になるような力率改善制御を可能にするた
め、入力電圧信号若しくはこれに相当する信号とエラー
アンプ８ａ'から出力される電圧信号とを演算処理し、
入力電圧波形と同相で昇圧レベルを設定できる波形に変
換する。
流が正弦波状になるような力率改善制御を可能にするた
め、入力電圧信号若しくはこれに相当する信号とエラー
アンプ８ａ'から出力される電圧信号とを演算処理し、
入力電圧波形と同相で昇圧レベルを設定できる波形に変
換する。
【０００７】コントローラ８ｂは内部にコンパレータ
（図示省略）を有しており、ブーストインダクタ３に流
れる電流波形若しくはスイッチング素子４（SW1）に流
れる電流波形と、前述の演算処理後の信号を比較して、
入力電圧に応じてスイッチング素子４（SW1）のオンオ
フのタイミングを決定する。
（図示省略）を有しており、ブーストインダクタ３に流
れる電流波形若しくはスイッチング素子４（SW1）に流
れる電流波形と、前述の演算処理後の信号を比較して、
入力電圧に応じてスイッチング素子４（SW1）のオンオ
フのタイミングを決定する。
【０００８】ブーストインダクタ３若しくはスイッチン
グ素子４（SW1）の電流波形が演算処理後の信号レベル
に達するとコントローラ８ｂから出力されるスイッチン
グ素子４（SW1）のドライブ信号が反転し、スイッチン
グ素子４（SW1）をオフさせる。
グ素子４（SW1）の電流波形が演算処理後の信号レベル
に達するとコントローラ８ｂから出力されるスイッチン
グ素子４（SW1）のドライブ信号が反転し、スイッチン
グ素子４（SW1）をオフさせる。
【０００９】スイッチング素子４（SW1）のオンタイミ
ングは次の２つの方法で行う。ブーストインダクタ３の
電流が不連続の場合には、スイッチング素子４（SW1）
がオフするとブーストインダクタ３に流れる電流が減少
して零になるので、その点を検出してスイッチング素子
４（SW1）をオンさせる。ブーストインダクタ３の電流
が連続の場合には、コントローラ８ｂにスイッチング素
子４（SW1）がオンオフする一周期を設定した発振器
（図示省略）を設置し、発振器がタイムアップしたとき
にスイッチング素子４（SW1）をオンさせる。
ングは次の２つの方法で行う。ブーストインダクタ３の
電流が不連続の場合には、スイッチング素子４（SW1）
がオフするとブーストインダクタ３に流れる電流が減少
して零になるので、その点を検出してスイッチング素子
４（SW1）をオンさせる。ブーストインダクタ３の電流
が連続の場合には、コントローラ８ｂにスイッチング素
子４（SW1）がオンオフする一周期を設定した発振器
（図示省略）を設置し、発振器がタイムアップしたとき
にスイッチング素子４（SW1）をオンさせる。
【００１０】
【発明が解決しようとする課題】このような力率改善回
路の入力電圧は100〜240Ｖ程度と広範囲にわたるが、例
えば昇圧設定電圧を400Ｖ（Ｒ２，Ｒ３とフィードバッ
ク回路で設定）程度としている場合、100Ｖに近い低入
力の場合はブーストインダクタ３（L1）にエネルギーを
蓄積するためにスイッチング素子４（SW1）のオン時間
を長くしなければならない。その結果、ブーストインダ
クタ３（L1）に流れる電流が大きくなり損失が増え、効
率低下を招き、部品を大きくしなければならず、ノイズ
も大きくなるという問題があった。
路の入力電圧は100〜240Ｖ程度と広範囲にわたるが、例
えば昇圧設定電圧を400Ｖ（Ｒ２，Ｒ３とフィードバッ
ク回路で設定）程度としている場合、100Ｖに近い低入
力の場合はブーストインダクタ３（L1）にエネルギーを
蓄積するためにスイッチング素子４（SW1）のオン時間
を長くしなければならない。その結果、ブーストインダ
クタ３（L1）に流れる電流が大きくなり損失が増え、効
率低下を招き、部品を大きくしなければならず、ノイズ
も大きくなるという問題があった。
【００１１】ところで，上述の回路ではDC/DCコンバー
タ７に入力する電圧を例えば400Ｖに昇圧しているがDC/
DCコンバータによっては必ずしもこの入力電圧を一定に
する必要はなく、入力電圧が多少変動しても出力には影
響を及ぼさないものがある。本発明は入力電圧が多少変
動しても出力には影響を及ぼさないDC/DCコンバータを
用いた力率改善回路を前提として、ブーストインダクタ
３（L1）に流れる電流を小さくして他の部分を含めて不
具合が生じることのない力率改善回路を提供することを
目的とする。
タ７に入力する電圧を例えば400Ｖに昇圧しているがDC/
DCコンバータによっては必ずしもこの入力電圧を一定に
する必要はなく、入力電圧が多少変動しても出力には影
響を及ぼさないものがある。本発明は入力電圧が多少変
動しても出力には影響を及ぼさないDC/DCコンバータを
用いた力率改善回路を前提として、ブーストインダクタ
３（L1）に流れる電流を小さくして他の部分を含めて不
具合が生じることのない力率改善回路を提供することを
目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
の本発明の構成は，請求項１においては，電源からの交
流電圧を入力して直流信号に変換する整流手段と、この
直流信号を所定の設定電圧に昇圧する昇圧手段と、昇圧
された信号に基づいて、直流入力／直流出力を行う負荷
としてのDC／DCコンバータと、このDC／DCコンバータの
負荷変動を検出する負荷変動検出手段と、この負荷変動
検出手段の出力に基づいて前記交流電圧と直流電流の位
相を一致させる制御手段を有する力率改善回路におい
て、前記交流電圧の変化に応じて前記昇圧手段の設定電
圧を可変としたことを特徴とする。
の本発明の構成は，請求項１においては，電源からの交
流電圧を入力して直流信号に変換する整流手段と、この
直流信号を所定の設定電圧に昇圧する昇圧手段と、昇圧
された信号に基づいて、直流入力／直流出力を行う負荷
としてのDC／DCコンバータと、このDC／DCコンバータの
負荷変動を検出する負荷変動検出手段と、この負荷変動
検出手段の出力に基づいて前記交流電圧と直流電流の位
相を一致させる制御手段を有する力率改善回路におい
て、前記交流電圧の変化に応じて前記昇圧手段の設定電
圧を可変としたことを特徴とする。
【００１３】請求項２においては，請求項１記載の力率
改善回路において、交流電圧が低い場合は昇圧手段の設
定電圧を低く設定し、交流電圧が高い場合は昇圧手段の
設定電圧を高く設定したことを特徴とする。請求項３に
おいては，請求項１記載の力率改善回路において、設定
電圧の変更は段階的に行うようにしたことを特徴とす
る。
改善回路において、交流電圧が低い場合は昇圧手段の設
定電圧を低く設定し、交流電圧が高い場合は昇圧手段の
設定電圧を高く設定したことを特徴とする。請求項３に
おいては，請求項１記載の力率改善回路において、設定
電圧の変更は段階的に行うようにしたことを特徴とす
る。
【００１４】請求項４においては，請求項１記載の力率
改善回路において、設定電圧の変更はアナログ的に行う
ようにしたことを特徴とする。請求項５においては，請
求項１記載の力率改善回路において、設定電圧の変更は
交流電源の電圧に応じて段階的に行う部分とアナログ的
に行う部分を混在させたことを特徴とする。
改善回路において、設定電圧の変更はアナログ的に行う
ようにしたことを特徴とする。請求項５においては，請
求項１記載の力率改善回路において、設定電圧の変更は
交流電源の電圧に応じて段階的に行う部分とアナログ的
に行う部分を混在させたことを特徴とする。
【００１５】
【実施例】図１は本発明の力率改善回路の構成を示すも
ので、図９に示す従来例とは入力電圧補正回路10を設け
た点が異なっている。この入力電圧補正回路10の一端は
はダイオードブリッジ２（D1）とブーストインダクタ３
（L1）の接続点（Ａ）に接続され、他端は昇圧電圧検出
抵抗R2,R3とコモン電位の間に接続される。
ので、図９に示す従来例とは入力電圧補正回路10を設け
た点が異なっている。この入力電圧補正回路10の一端は
はダイオードブリッジ２（D1）とブーストインダクタ３
（L1）の接続点（Ａ）に接続され、他端は昇圧電圧検出
抵抗R2,R3とコモン電位の間に接続される。
【００１６】図２は入力電圧補正回路10の詳細を示すも
ので、Ａ点からの入力電圧は抵抗R5，R6を介してコモン
電位に接続され、コモン電位に接続された抵抗Ｒ６の両
端にはコンデンサC2の両端が接続されている。スイッチ
SW２として機能するトランジスタ11のゲートはR5とR6の
接続点に接続され、コレクタとエミッタ間には抵抗R4が
接続されて、コレクタが抵抗R3にエミッタがコモン電位
に接続されている。
ので、Ａ点からの入力電圧は抵抗R5，R6を介してコモン
電位に接続され、コモン電位に接続された抵抗Ｒ６の両
端にはコンデンサC2の両端が接続されている。スイッチ
SW２として機能するトランジスタ11のゲートはR5とR6の
接続点に接続され、コレクタとエミッタ間には抵抗R4が
接続されて、コレクタが抵抗R3にエミッタがコモン電位
に接続されている。
【００１７】この入力電圧補正回路10は入力電圧が高く
なるに従いＲ２，Ｒ３の接続点の電圧を低くして昇圧設
定値が大きくできるように、入力電圧の検出部（２点鎖
線で囲ったＥ部）と昇圧設定変更部（２点鎖線で囲った
Ｆ部）で構成されている。入力電圧の検出部Ｅは入力電
圧を直接検出するか、ブーストインダクタ3（L1）の零
電流もしくは零電圧を検出するための、あるいは補助電
源用などに用いられるためのL1に巻かれた補助巻線（図
示省略）を用いて入力電圧を間接的に検出する。
なるに従いＲ２，Ｒ３の接続点の電圧を低くして昇圧設
定値が大きくできるように、入力電圧の検出部（２点鎖
線で囲ったＥ部）と昇圧設定変更部（２点鎖線で囲った
Ｆ部）で構成されている。入力電圧の検出部Ｅは入力電
圧を直接検出するか、ブーストインダクタ3（L1）の零
電流もしくは零電圧を検出するための、あるいは補助電
源用などに用いられるためのL1に巻かれた補助巻線（図
示省略）を用いて入力電圧を間接的に検出する。
【００１８】昇圧設定値変更部は入力電圧に応じて、設
定値を可変もしくは段階的に切り替える。この回路はト
ランジスタ１１（ＳＷ２）を用いたオペアンプやコンパ
レータにより構成される。例えば、100Vac以上で昇圧設
定値が220Vに、200Vac以上で昇圧設定値が400Vになるよ
うにトランジスタ１１を用いてR3若しくは R3＋R4とな
るように切り替える。
定値を可変もしくは段階的に切り替える。この回路はト
ランジスタ１１（ＳＷ２）を用いたオペアンプやコンパ
レータにより構成される。例えば、100Vac以上で昇圧設
定値が220Vに、200Vac以上で昇圧設定値が400Vになるよ
うにトランジスタ１１を用いてR3若しくは R3＋R4とな
るように切り替える。
【００１９】Ａ点からの入力電圧は抵抗：R5、R6で分圧
されるが、入力電圧に応じた切り替えポイントが設定さ
れる。分圧された電圧は脈流波形で、一周期毎に昇圧設
定値が切り替わるため、昇圧電圧が安定して得られな
い。コンデンサC2は安定な昇圧電圧を得るために直流電
圧を平滑する。
されるが、入力電圧に応じた切り替えポイントが設定さ
れる。分圧された電圧は脈流波形で、一周期毎に昇圧設
定値が切り替わるため、昇圧電圧が安定して得られな
い。コンデンサC2は安定な昇圧電圧を得るために直流電
圧を平滑する。
【００２０】この電圧をトランジスタ１１（SW2）のベ
ース-エミッタ間に加え、SW2をON/OFFさせる。入力電圧
の低い100V系ではSW1がOFF状態となり、昇圧設定抵抗は
R3＋R4となる。入力電圧が200Vac以上ではトランジスタ
がONとなり、R4がショートされるため、昇圧設定抵抗は
R3に切り替わる。
ース-エミッタ間に加え、SW2をON/OFFさせる。入力電圧
の低い100V系ではSW1がOFF状態となり、昇圧設定抵抗は
R3＋R4となる。入力電圧が200Vac以上ではトランジスタ
がONとなり、R4がショートされるため、昇圧設定抵抗は
R3に切り替わる。
【００２１】切り替えられた抵抗とR2で昇圧電圧を検出
し、Feedback部８ａのエラーアンプを介して昇圧電圧が
ほぼ一定になるように負帰還制御をする。更に安定動作
を必要とする場合には、図３（ａ）の２点鎖線で囲った
Ｇ部に示すように図２の検出部にヒステリシス回路を設
けるなどの措置を施す。
し、Feedback部８ａのエラーアンプを介して昇圧電圧が
ほぼ一定になるように負帰還制御をする。更に安定動作
を必要とする場合には、図３（ａ）の２点鎖線で囲った
Ｇ部に示すように図２の検出部にヒステリシス回路を設
けるなどの措置を施す。
【００２２】図３（ｂ）はヒステリシス回路Ｇを設けた
場合の入力電圧に対する昇圧値の変化を示すもので、イ
は高入力電圧から低入力電圧に移行した場合、ロは低入
力電圧から高入力電圧に移行した場合を示している。
場合の入力電圧に対する昇圧値の変化を示すもので、イ
は高入力電圧から低入力電圧に移行した場合、ロは低入
力電圧から高入力電圧に移行した場合を示している。
【００２３】図４は他の実施例を示す入力電圧補正回路
である。ここではＡ点からの入力電圧を抵抗R8を介して
エラーアンプの非反転入力端子に接続するとともに、こ
の非反転入力端子に並列に接続された抵抗R8とコンデン
サC2の一端を接続し、他端をコモン電位に接続してい
る。
である。ここではＡ点からの入力電圧を抵抗R8を介して
エラーアンプの非反転入力端子に接続するとともに、こ
の非反転入力端子に並列に接続された抵抗R8とコンデン
サC2の一端を接続し、他端をコモン電位に接続してい
る。
【００２４】即ち、入力電圧に応じてFeedback部８aの
エラーアンプの基準電圧端子を入力電圧に応じてリニア
に可変して昇圧設定値を変えるようにしている。そし
て、図２に示す実施例と同様入力電圧を抵抗:R7、R8で
分圧し、コンデンサ：C2で平滑した電圧をFeedback部８
ａのエラーアンプの基準電圧端子に印加する。
エラーアンプの基準電圧端子を入力電圧に応じてリニア
に可変して昇圧設定値を変えるようにしている。そし
て、図２に示す実施例と同様入力電圧を抵抗:R7、R8で
分圧し、コンデンサ：C2で平滑した電圧をFeedback部８
ａのエラーアンプの基準電圧端子に印加する。
【００２５】このように構成することにより、入力電圧
の増加とともに基準電圧も増加するので、入力電圧が低
い場合には昇圧電圧を低く、入力電圧が高い場合には昇
圧電圧を高く設定することができる。
の増加とともに基準電圧も増加するので、入力電圧が低
い場合には昇圧電圧を低く、入力電圧が高い場合には昇
圧電圧を高く設定することができる。
【００２６】図５（a）は設定電圧を一定として従来例
の平滑コンデンサ（C1）の両端にかかる電圧Ｖｃ１とＡ
点の電圧（入力電圧）の関係を示し、図５（ｂ）は設定
電圧を可変とした本発明のＶｃ１とＡ点の電圧（入力電
圧）の関係を示している。図６（a）は設定電圧をアナ
ログ的に行うようにした例、図６（ｂ）は交流電源の電
圧に応じて段階的に行う部分とアナログ的に行う部分を
混在させた例を示す図である。
の平滑コンデンサ（C1）の両端にかかる電圧Ｖｃ１とＡ
点の電圧（入力電圧）の関係を示し、図５（ｂ）は設定
電圧を可変とした本発明のＶｃ１とＡ点の電圧（入力電
圧）の関係を示している。図６（a）は設定電圧をアナ
ログ的に行うようにした例、図６（ｂ）は交流電源の電
圧に応じて段階的に行う部分とアナログ的に行う部分を
混在させた例を示す図である。
【００２７】図７，８は図２の入力電圧補正回路１０を
用いた実験結果を示すもので、入力電圧100Vac（図
７）、240Vac（図８）とも入力電流波形は正弦波状にな
って力率改善がなされており、本発明を実施した場合で
も支障がないことを示している。
用いた実験結果を示すもので、入力電圧100Vac（図
７）、240Vac（図８）とも入力電流波形は正弦波状にな
って力率改善がなされており、本発明を実施した場合で
も支障がないことを示している。
【００２８】さらに、本発明の構成によれば損失改善効
果もある。即ち、入力電圧が低い場合はブーストインダ
クタ３に印加する電圧は従来方法にくらべて低くなり、
インダクタのコア損失が低減する。また、従来方法に比
べてインダクタに流れる電流実効値も低減し、銅損も小
さくできる。
果もある。即ち、入力電圧が低い場合はブーストインダ
クタ３に印加する電圧は従来方法にくらべて低くなり、
インダクタのコア損失が低減する。また、従来方法に比
べてインダクタに流れる電流実効値も低減し、銅損も小
さくできる。
【００２９】このように損失を低減できたことにより、
インダクタンスを約1/2にし、インダクタのサイズは小
さくできる。インダクタを小型化したにもかかわらず、
従来回路と同等以上の効率95.5%minが入力電圧100Vac時
に得られた。
インダクタンスを約1/2にし、インダクタのサイズは小
さくできる。インダクタを小型化したにもかかわらず、
従来回路と同等以上の効率95.5%minが入力電圧100Vac時
に得られた。
【００３０】本発明の以上の説明は、説明および例示を
目的として特定の好適な実施例を示したに過ぎない。し
たがって本発明はその本質から逸脱せずに多くの変更、
変形をなし得ることは当業者に明らかである。特許請求
の範囲の欄の記載により定義される本発明の範囲は、そ
の範囲内の変更、変形を包含するものとする。
目的として特定の好適な実施例を示したに過ぎない。し
たがって本発明はその本質から逸脱せずに多くの変更、
変形をなし得ることは当業者に明らかである。特許請求
の範囲の欄の記載により定義される本発明の範囲は、そ
の範囲内の変更、変形を包含するものとする。
【００３１】
【発明の効果】以下にＤＣ／ＤＣコンバータ７に負荷電
力60Wとした場合において確認した効果を示す。 入力電圧に応じて、昇圧設定値を可変しても力率改
善に支障がない。 低入力電圧時の昇圧電圧を下げることにより、ブー
ストインダクタに貯えるエネルギーが小さくなり、ブー
ストインダクタのコア損および銅損を低減できる。 損失が低減することによりブーストインダクタのイ
ンダクタンスおよびサイズを小さくできる。ブーストイ
ンダクタは底面積−40%、体積−57%に小型化できた。実
施例における効率は従来例と同等以上であり、電力計等
を用いて算出した結果では入力電圧100Vac時に95.5%min
であった。
力60Wとした場合において確認した効果を示す。 入力電圧に応じて、昇圧設定値を可変しても力率改
善に支障がない。 低入力電圧時の昇圧電圧を下げることにより、ブー
ストインダクタに貯えるエネルギーが小さくなり、ブー
ストインダクタのコア損および銅損を低減できる。 損失が低減することによりブーストインダクタのイ
ンダクタンスおよびサイズを小さくできる。ブーストイ
ンダクタは底面積−40%、体積−57%に小型化できた。実
施例における効率は従来例と同等以上であり、電力計等
を用いて算出した結果では入力電圧100Vac時に95.5%min
であった。
【００３２】 ブーストインダクタに貯えられるエネ
ルギーが小さくてすむので、電流ピーク値が小さくな
る。その結果、入力に帰還する伝導ノイズのノーマルモ
ード分が小さくなり、EMIフィルタも小型化できる。こ
れら部品の小型化によって、コストも削減できる。
ルギーが小さくてすむので、電流ピーク値が小さくな
る。その結果、入力に帰還する伝導ノイズのノーマルモ
ード分が小さくなり、EMIフィルタも小型化できる。こ
れら部品の小型化によって、コストも削減できる。
【図１】本発明の力率改善回路の実施形態の一例を示す
要部構成図である。
要部構成図である。
【図２】本発明の力率改善回路に用いる入力補正回路の
一例を示す回路図である。
一例を示す回路図である。
【図３】図２の回路にヒステリシス回路を設けた実施例
を示す図である。
を示す図である。
【図４】本発明の力率改善回路に用いる入力補正回路の
他の実施例を示す回路図である。
他の実施例を示す回路図である。
【図５】設定電圧を一定とした従来例と設定電圧を可変
とした本発明のＶｃ１とＡ点の電圧（入力電圧）の関係
を示す図である。
とした本発明のＶｃ１とＡ点の電圧（入力電圧）の関係
を示す図である。
【図６】設定電圧をアナログ的に行うようにした例およ
び交流電源の電圧に応じて段階的に行う部分とアナログ
的に行う部分を混在させた例を示す図である。
び交流電源の電圧に応じて段階的に行う部分とアナログ
的に行う部分を混在させた例を示す図である。
【図７】本発明を適用した力率改善回路の電圧に対する
電流波形の一例を示す図である。
電流波形の一例を示す図である。
【図８】本発明を適用した力率改善回路の電圧に対する
電流波形の他の一例を示す図である。
電流波形の他の一例を示す図である。
【図９】従来の力率改善回路の一例を示す図である。
【図１０】フィードバック回路を構成するエラーアンプ
の一例を示す図である。
の一例を示す図である。
１ EMIフィルター ２ ダイオードブリッジ ３ ブーストインダクタ ４ スイッチング素子 ５ フライホイールダイオード ６ 平滑コンデンサ ７ ＤＣ／ＤＣコンバータ ８ 制御回路部 ８ａ フィードバック回路 ８ｂ コントローラ １０ 入力電圧補正回路
Claims (5)
- 【請求項１】電源からの交流電圧を入力して直流信号に
変換する整流手段と、この直流信号を所定の設定電圧に
昇圧する昇圧手段と、昇圧された信号に基づいて、直流
入力／直流出力を行う負荷としてのDC／DCコンバータ
と、このDC／DCコンバータの負荷変動を検出する負荷変
動検出手段と、この負荷変動検出手段の出力に基づいて
前記交流電圧と直流電流の位相を一致させる制御手段を
有する力率改善回路において、前記交流電圧の変化に応
じて前記昇圧手段の設定電圧を可変としたことを特徴と
する力率改善回路。 - 【請求項２】交流電圧が低い場合は昇圧手段の設定電圧
を低く設定し、交流電圧が高い場合は昇圧手段の設定電
圧を高く設定したことを特徴とする請求項1記載の力率
改善回路。 - 【請求項３】設定電圧の変更は段階的に行うようにした
ことを特徴とする請求項1記載の力率改善回路。 - 【請求項４】設定電圧の変更はアナログ的に行うように
したことを特徴とする請求項1記載の力率改善回路。 - 【請求項５】設定電圧の変更は交流電源の電圧に応じて
段階的に行う部分とアナログ的に行う部分を混在させた
ことを特徴とする請求項1記載の力率改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23946499A JP3565416B2 (ja) | 1999-08-26 | 1999-08-26 | 力率改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23946499A JP3565416B2 (ja) | 1999-08-26 | 1999-08-26 | 力率改善回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001069748A true JP2001069748A (ja) | 2001-03-16 |
| JP3565416B2 JP3565416B2 (ja) | 2004-09-15 |
Family
ID=17045160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23946499A Expired - Fee Related JP3565416B2 (ja) | 1999-08-26 | 1999-08-26 | 力率改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3565416B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003009514A (ja) * | 2001-06-19 | 2003-01-10 | Texas Instr Japan Ltd | 駆動信号供給回路 |
| JP2008072836A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 電源装置 |
| KR100869807B1 (ko) | 2007-04-06 | 2008-11-21 | 삼성에스디아이 주식회사 | 역률 보상 회로 |
| JP2009177977A (ja) * | 2008-01-25 | 2009-08-06 | Seiko Epson Corp | 電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタ |
| JP2009268348A (ja) * | 2008-04-23 | 2009-11-12 | Honeywell Internatl Inc | 電源ブーストシステムにおいて実質的に一定の出力電圧を提供するためのシステムおよび方法 |
| JP2011091900A (ja) * | 2009-10-20 | 2011-05-06 | Mitsubishi Electric Corp | 電源回路及び照明装置 |
| JP2012135080A (ja) * | 2010-12-20 | 2012-07-12 | Dx Antenna Co Ltd | 力率改善回路 |
| JP2012249363A (ja) * | 2011-05-25 | 2012-12-13 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
| JP2013063003A (ja) * | 2011-09-15 | 2013-04-04 | Fujitsu Telecom Networks Ltd | ブースト回路とそれを備えるｄｃ−ｄｃコンバータ、電源装置及びブースト回路の動作方法 |
| CN104052284A (zh) * | 2013-03-13 | 2014-09-17 | 拉碧斯半导体株式会社 | 升压型开关稳压器以及半导体装置 |
| JP2015154652A (ja) * | 2014-02-17 | 2015-08-24 | 新電元工業株式会社 | 電源装置 |
| DE102018217255A1 (de) * | 2018-10-10 | 2020-04-16 | Robert Bosch Gmbh | Verfahren zur Spannungsregelung eines Energieversorgungssystems |
| WO2024048904A1 (ko) * | 2022-09-02 | 2024-03-07 | 엘지전자 주식회사 | Pfc 회로 |
-
1999
- 1999-08-26 JP JP23946499A patent/JP3565416B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003009514A (ja) * | 2001-06-19 | 2003-01-10 | Texas Instr Japan Ltd | 駆動信号供給回路 |
| JP2008072836A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 電源装置 |
| KR100869807B1 (ko) | 2007-04-06 | 2008-11-21 | 삼성에스디아이 주식회사 | 역률 보상 회로 |
| JP2009177977A (ja) * | 2008-01-25 | 2009-08-06 | Seiko Epson Corp | 電源回路及びその制御方法、プロジェクタ用電源回路並びにプロジェクタ |
| JP2009268348A (ja) * | 2008-04-23 | 2009-11-12 | Honeywell Internatl Inc | 電源ブーストシステムにおいて実質的に一定の出力電圧を提供するためのシステムおよび方法 |
| JP2011091900A (ja) * | 2009-10-20 | 2011-05-06 | Mitsubishi Electric Corp | 電源回路及び照明装置 |
| JP2012135080A (ja) * | 2010-12-20 | 2012-07-12 | Dx Antenna Co Ltd | 力率改善回路 |
| JP2012249363A (ja) * | 2011-05-25 | 2012-12-13 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
| JP2013063003A (ja) * | 2011-09-15 | 2013-04-04 | Fujitsu Telecom Networks Ltd | ブースト回路とそれを備えるｄｃ−ｄｃコンバータ、電源装置及びブースト回路の動作方法 |
| CN104052284A (zh) * | 2013-03-13 | 2014-09-17 | 拉碧斯半导体株式会社 | 升压型开关稳压器以及半导体装置 |
| JP2014180087A (ja) * | 2013-03-13 | 2014-09-25 | Lapis Semiconductor Co Ltd | 昇圧型スイッチングレギュレータおよび半導体装置 |
| JP2015154652A (ja) * | 2014-02-17 | 2015-08-24 | 新電元工業株式会社 | 電源装置 |
| DE102018217255A1 (de) * | 2018-10-10 | 2020-04-16 | Robert Bosch Gmbh | Verfahren zur Spannungsregelung eines Energieversorgungssystems |
| WO2024048904A1 (ko) * | 2022-09-02 | 2024-03-07 | 엘지전자 주식회사 | Pfc 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3565416B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3969390B2 (ja) | スイッチング電源装置 | |
| JP3994953B2 (ja) | 力率改善回路 | |
| US7352599B2 (en) | Switching power source apparatus | |
| EP0779700A2 (en) | DC power supply with enhanced input power factor | |
| JPH09205766A (ja) | 力率補償回路 | |
| JPH03503713A (ja) | 制御されたスロープ補償を備えた電流モード・コンバータ | |
| JP2019068675A (ja) | 交流−直流変換装置 | |
| JP3565416B2 (ja) | 力率改善回路 | |
| JP2010124567A (ja) | スイッチング電源装置 | |
| JP6911677B2 (ja) | 交流−直流変換装置 | |
| JP4857812B2 (ja) | 電源システム | |
| JPH11332220A (ja) | 直流電源回路 | |
| JPH08223923A (ja) | 電流モード型スイッチング安定化電源装置 | |
| JPH09201043A (ja) | 電源装置 | |
| JPH10127047A (ja) | スイッチング電源装置及び位相制御機器 | |
| CN113872455A (zh) | 电负载供电装置的升压转换器及供电装置和在电负载供电装置中将输入电压升压的方法 | |
| JP2021197853A (ja) | スイッチング制御回路、及び電源回路 | |
| JP2005218252A (ja) | 力率改善回路及び電源装置 | |
| JP2009219329A (ja) | リニアモータ駆動用スイッチング電源 | |
| JP2005341712A (ja) | 電源装置 | |
| JP2000197351A (ja) | 力率改善型電源装置 | |
| JP2001086737A (ja) | 電源装置 | |
| JP4423994B2 (ja) | 力率改善回路 | |
| JPH08331849A (ja) | 整流回路 | |
| JPH0698542A (ja) | 力率改善回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |