JP4970153B2

JP4970153B2 - スイッチング電源装置

Info

Publication number: JP4970153B2
Application number: JP2007150730A
Authority: JP
Inventors: 公義三添
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2007-06-06
Filing date: 2007-06-06
Publication date: 2012-07-04
Anticipated expiration: 2027-06-06
Also published as: JP2008306824A

Description

本発明は、スイッチング電源装置に関し、特に同期整流型ＤＣ−ＤＣコンバータ電源装置として動作するスイッチング電源装置に関するものである。

＜第１の従来例＞
第１の従来例のスイッチング電源装置として、ゼロボルトスイッチパルス幅変調（ＺＶＳ−ＰＷＭ）型スイッチングレギュレータの基本回路を図６に、その制御回路を図７に示す（例えば、特許文献１参照）。図６において、ＭＮ１１，ＭＮ１２はスイッチ素子としてのＮチャネルＭＯＳパワートランジスタ、Ｃ４，Ｃ５はそのトランジスタＭＮ１１，ＭＮ１２と並列に接続したコンデンサ、Ｌ１はチョークコイル、Ｃ１は出力用のコンデンサ、ＲＬは負荷抵抗、Ｖｉは入力端子（入力電圧Ｖｉ）、Ｖｏは出力端子（出力電圧Ｖｏ）である。

トランジスタＭＮ１１，ＭＮ１２が交互にオン／オフするよう、それらトランジスタＭＮ１１，ＭＮ１２のゲート端子Ｇ１，Ｇ２に信号を印加することにより、入力電圧Ｖｉに対して降圧した出力電圧Ｖｏが得られる。ゲート端子Ｇ１，Ｇ２に印加する信号は図７の制御回路で生成される。

図７において、４は出力電圧Ｖｏと基準電圧Ｅｒの誤差を検出増幅して誤差信号Ｅｃとして出力する誤差増幅器、１１は三角波信号Ｅｔを発振する三角波発振回路、１２は誤差増幅器４から出力する誤差信号Ｅｃと三角波矩形波発振回路１１から出力する三角波信号Ｅｔを比較し、パルス幅変調信号ＰＷＭ１を出力する比較器、１３は比較器１２の出力変調信号ＰＷＭ１を反転して変調信号ＰＷＭ１Ｘを出力するインバータ、１４は変調信号ＰＷＭ１を受けるＴフリップフロップ、１５は変調信号ＰＷＭ１Ｘを受けるＴフリップフロップ、１６，１７は積分回路、１８，１９はＸＯＲ回路である。

図７の制御回路の動作を説明する。制御回路の各部の信号の波形を図８に示す。スイッチング電源装置の出力電圧Ｖｏと基準電圧Ｅｒから生じる誤差信号Ｅｃは、三角波矩形波発振回路１１の三角波信号Ｅｔを比較器１２で比較され、変調信号ＰＷＭ１が生成する。図８に示しているように、誤差信号Ｅｃが三角波信号Ｅｔより高い場合には、変調信号ＰＷＭ１がローレベルとなり、低い場合にはハイレベルとなる。

この変調信号ＰＷＭ１は、Ｔフリップフロップ１４に入力し、またインバータ１３で反転変調信号ＰＷＭ１ＸとなってＴフリップフロップ１５に入力する。Ｔフリップフロップ１４，１５は入力信号の立ち上がり毎に出力レベルが反転するトグル動作を行う。よって、Ｔフリップフロップ１４の出力信号Ｑ１は変調信号ＰＷＭ１の立ち上がりで出力レベルが反転し、Ｔフリップフロップ１５の出力信号Ｑ２は変調信号ＰＷＭ１の立下りで出力レベルが反転する。図８において、Ｔフリップフロップ１４，１５の出力信号Ｑ１、Ｑ２の波形を比較すると、変調信号ＰＷＭ１がハイレベルとなる時間だけタイミングがずれるのがわかる。

Ｔフリップフロップ１４の出力信号Ｑ１を積分回路１６へ入力すると、図８に示すように、立上り／立下りのスルーレートが小さい波形の信号ＩＮＴ１が出力される。この信号ＩＮＴ１とＴフリップフロップ１５の出力信号Ｑ２との排他的論理和を、ＸＯＲ回路１８で取ると、変調信号ＰＷＭ３の波形が得られる。この変調信号ＰＷＭ３は、積分回路１６の出力信号ＩＮＴ１のスルーレートとＸＯＲ回路１８の閾値により、比較器１２の出力変調信号ＰＷＭ１の立上りより遅延時間ｔｄだけ遅れて立上がる。

Ｔフリップフロップ１５の出力信号Ｑ２を積分回路１７へ入力すると、図８に示すように、立上り／立下りのスルーレートが小さい波形の信号ＩＮＴ２が出力される。この信号ＩＮＴ２とＴフリップフロップ１４の出力信号Ｑ１Ｘとの排他的論理和を、ＸＯＲ回路１９で取ると、変調信号ＰＷＭ４が得られる。この変調信号ＰＷＭ４は、積分回路１７の出力信号のスルーレートとＸＯＲ回路１９の閾値により、比較器１２の出力変調信号ＰＷＭ１の立下りより遅延時間ｔｄだけ遅れて立上る。

変調信号ＰＷＭ３の立下りのタイミングは変調信号ＰＷＭ１の立下りと同じであり、変調信号ＰＷＭ４の立下りのタイミングは変調信号ＰＷＭ１の立上りと同じである。よって、変調信号ＰＷＭ３，ＰＷＭ４の波形は、お互い反対のレベルとなり、変調信号ＰＷＭ３は図６のゲート端子Ｇ１の制御信号になり、変調信号ＰＷＭ４は図６のゲート端子Ｇ２の制御信号になることにより、トランジスタＭＮ１１，ＭＮ１２は交互にオン／オフを繰り返す。また、ある一定時間ｔｄだけ同時にローレベルとなるが、この期間はトランジスタＭＮ１１，ＭＮ１２が同時にオフとなるデッドタイムであって、トランジスタＭＮ１１，ＭＮ１２が同時にオンして貫通電流が流れて効率を低下させることを防ぐことができる。

＜第２の従来例＞
第２の従来技術のスイッチング電源装置を図９に示す（例えば、特許文献２参照）。図９において、ＭＰ０はスイッチ素子としてのＰチャネルパワーＭＯＳトランジスタ、ＭＮ０もスイッチ素子としてのＮチャネルパワーＭＯＳトランジスタ、Ｄ１はフリーホイール用のダイオード、Ｌ１はチョークコイル、ＲＢ１，ＲＢ２は出力電圧検出用の抵抗、Ｃ１は出力用のコンデンサ、ＲＬは負荷抵抗である。４は誤差増幅器であり、抵抗ＲＢ１，ＲＢ２で検出された出力電圧Ｖｏの分圧値Ｅｏと基準電圧Ｅｒを比較して誤差信号Ｅｃを出力する。２１はその誤差信号Ｅｃと三角波発振回路１１から出力する三角波信号Ｅｔを比較する比較器、２２は誤差信号Ｅｃをレベルシフト回路の２３で正方向にΔＥだけレベルシフトした値Ｅｓと三角波信号Ｅｔを比較する比較器、２４は比較器２２の出力でトランジスタＭＰ０を駆動する増幅器、２５は比較器２４の出力でトランジスタＭＮ０を駆動する増幅器である。

次に動作を説明する。各部の信号波形を図１０に示す。誤差信号Ｅｃとそのシフト値Ｅｓを、比較器２１，２２において三角波信号Ｅｔと比較することで、変調信号ＰＷＭ５，ＰＷＭ６が発生する。比較器２１の出力変調信号ＰＷＭ５は、誤差信号Ｅｃが三角波信号Ｅｔより大きい場合にはローレベルとなり、誤差信号Ｅｃが三角波信号Ｅｔより小さい場合にはハイレベルとなる。

一方、シフト値Ｅｓと三角波信号Ｅｔを比較器２２で比較した出力変調信号ＰＷＭ６は、比較器２１の出力変調信号ＰＷＭ５の立上りよりτだけ遅れて立上り、比較器２１の出力変調信号ＰＷＭ５の立下りよりτだけ早く立下がる。

比較器２１，２２の出力変調信号ＰＷＭ５，ＰＷＭ６は、トランジスタＭＰ０、ＭＮ０の駆動信号になる。図１０では、オン／オフで表した。比較器２１の出力信号と比較器２２出力信号のτの期間に、トランジスタＭＰ０，ＭＮ０の両方がオフになるデッドタイムが生じ、トランジスタＭＰ０，ＭＮ０が同時にオンして貫通電流が流れることを防ぐことになり、効率低下を回避することができる。なお、レベルシフト回路２３の電圧シフト量ΔＥを変えることでデッドタイムτを変えることが可能である。
特開平８−１６８２３９号公報特開平６−２２５５２２号公報

図６〜図８で説明した第１の従来例では、変調信号ＰＷＭ３は比較器１２の出力変調信号ＰＷＭの立上りからｔｄ遅れて立上り、比較器１２の出力変調信号ＰＷＭ１の立下りとほぼ同時に立下る。また、変調信号ＰＷＭ４は比較器１２の出力変調信号ＰＷＭ１の立上りとほぼ同時に立下って、比較器１２の出力信号の立下りからｔｄ遅れて立上る。そうすると、変調信号ＰＷＭ３、ＰＷＭ４は共に比較器１２の出力変調信号ＰＷＭ１の立上りあるいは立下りどちらか一方しか同じタイミングにならず、比較器１２の出力変調信号ＰＷＭ１のデューティと変調信号ＰＷＭ３、又は変調信号ＰＷＭ４のデユーティが異なるという問題点があった。

図９、図１０で説明した第２の従来例では、比較器２１の出力変調信号ＰＷＭ５は増幅器２４を介してトランジスタＭＰ０のゲートへ入力しているため、比較器２１の出力変調信号ＰＷＭ５のデューティでトランジスタＭＰ０がオン／オフするので、第１の従来例の問題点はない。しかしながら、シフト値Ｅｓを一定にして三角波信号Ｅｔの周波数を変化させると、トランジスタＭＰ０，ＭＮ０が同時にオフするデッドタイムが周波数によって変わるという問題点があった。

本発明は以上の問題点を解消し、パルス幅変調を行う比較器の出力変調信号のデューティとスイッチ素子のオン／オフのデューティが同じになり、且つ三角波発振周波数に関係なく一定のデッドタイムが存在するスイッチング電源装置を提供することを目的とする。

請求項１にかかる発明のスイッチング電源装置は、高電位電源に接続した第１のスイッチ素子と、低電位電源に接続した第２のスイッチ素子と、前記第１および第２のスイッチ素子の共通接続点と出力端子との間に接続した誘導素子と、前記出力端子と前記低電位電源との間に接続した第１の容量素子と、前記出力端子の出力電圧を検出する電圧検出素子と、前記電圧検出素子で検出された電圧検出信号と第１の基準値との誤差を検出して誤差信号を出力する誤差増幅器と、前記誤差信号と三角波信号とを比較し第１のパルス幅変調信号を生成する第１の比較器と、該第１のパルス幅変調信号を受けて前記第１のスイッチ素子を駆動する第１のドライバ回路と、前記三角波信号および前記三角波信号の立上り時にハイレベル、立下り時にローレベルとなる矩形波信号を発振する三角波矩形波発振回路と、前記矩形波信号と前記第１のパルス幅変調信号とを受けて第２のパルス幅変調信号を生成するパルス生成回路と、該第２のパルス幅変調信号を受けて前記第２のスイッチ素子を前記第１のスイッチ素子と相補的に駆動する第２のドライバ回路とを具備するスイッチング電源装置であって、前記パルス生成回路は、第１の電流源と、前記第１のパルス幅変調信号と前記矩形波信号の論理積信号によって前記第１の電流源の電流により充放電される第２の容量素子と、該第２の容量素子の充電電圧を第２の基準値と比較して前記第２のパルス幅変調信号を出力する第２の比較器と、を有することを特徴とする。
請求項２にかかる発明は、請求項１に記載のスイッチング電源装置において、前記パルス生成回路に、前記第１の電流源として、前記三角波矩形波発振回路の前記三角波信号および前記矩形波信号を生成するための電流源の電流を用いたことを特徴とする。
請求項３にかかる発明は、請求項２に記載のスイッチング電源装置において、前記パルス生成回路は、前記第２の基準値を、前記第１の電流源の電流に比例した値に設定したことを特徴とする。

請求項１にかかる発明によれば、第１のスイッチ素子は第１のパルス幅変調信号によって駆動されるので、第１のスイッチ素子のオン／オフのデューティは第１のパルス変調信号のデューティと同じなる。また、パルス生成回路において、第２の容量素子を充放電する第１の電流源と第２の容量素子の充電電圧を検出する第２の比較器の基準電圧は、三角波信号の発振周波数と関係を持たないので、その周波数に関係なくデッドタイムを一定にできる利点がある。
請求項２にかかる発明によれば、パルス生成回路における第２の容量素子の充放電のための第１の電流源として、三角波矩形波発振回路の三角波信号および矩形波信号を生成するための電流源の電流を用いるので、パルス生成回路の第２の容量素子の充電電圧波形が三角波信号波形と相似する。よって、請求項１にかかる発明では、定電流で第２の容量素子を充電するため、発振周波数が低い場合には充電時間が長くかかってしまい、第２の容量素子の電圧が電源電圧で飽和することもあり得るが、請求項２にかかる発明では、三角波信号の周波数に拘わらず、第２の容量素子の電圧が飽和しないという利点がある。
請求項３にかかる発明よれば、パルス生成回路における第２の容量素子の充電電圧を検出する基準電圧を、三角波信号の発振周波数に比例させることにより、その周波数に関係なくデッドタイムを一定にすることができる利点がある。

＜第１の実施例＞
図１は本発明の第１の実施例のスイッチング電源装置の全体構成を示すブロック図である。図１において、ＰチャネルパワーＭＯＳトランジスタＭＰ０、ＮチャネルパワーＭＯＳトランジスタＭＮ０、フリーホイーリング用のダイオードＤ１、チョークコイルＬ１、出力電圧検出用の抵抗ＲＢ１，ＲＢ２、出力用のコンデンサＣ１、負荷抵抗ＲＬ１および誤差増幅器４は、図９に示したものと同じである。

本実施例では、これに加えて、三角波信号Ｅｔと矩形波信号Ｅｋを発振する三角波矩形波発振回路１、誤差増幅器４から出力する誤差信号Ｅｃと三角波矩形波発振回路１から出力する三角波信号Ｅｔを比較してパルス幅変調信号ＰＷＭ１を出力する比較器２、この比較器２の出力変調信号ＰＷＭ１と三角波矩形波発振回路１から出力する矩形波信号Ｅｋとを入力してパルス幅変調信号ＰＷＭ２を出力するパルス生成回路３、比較器２の出力変調信号ＰＷＭ１によってトランジスタＭＰ０を駆動するドライバ回路５、およびパルス生成回路３の出力変調信号ＰＷＭ２によってトランジスタＭＮ０を駆動するドライバ回路６を備える。

図２は図１における三角波矩形波発振回路１、比較器２、およびパルス生成回路３からなる制御回路７を具体化した回路の回路図である。三角波矩形波発振回路１は、電流源Ｉ２、カレントミラーを構成するＰチャネルＭＯＳトランジスタＭＰ４，ＭＰ５，ＭＰ６、カレントミラーを構成するＮチャネルＭＯＳトランジスタＭＮ４，ＭＮ６、トランジスタＭＮ４，ＭＮ６を制御するＮチャネルＭＯＳトランジスタＭＮ５、コンデンサＣ２、比較器１０３，１０４、ＮＯＲ回路１０３，１０４で構成されている。比較器１０１には高電位電圧ＶＨが、比較器１０２には低電位電圧ＶＬが、それぞれ比較電圧として印加している。そして、トランジスタＭＰ４，ＭＮ４のドレイン共通接続点に、三角波信号Ｅｔが出力され、ＮＯＲ回路１０３の出力点に矩形波信号Ｅｋが出力される。

パルス生成回路３は、電流源Ｉ１、カレントミラーを構成するＰチャネルＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰ３、カレントミラーを構成するＮチャネルＭＯＳトランジスタＭＮ１，ＭＮ２、トランジスタＭＮ１，ＭＮ２を制御するＮチャネルＭＯＳトランジスタＭＮ３、ＡＮＤ回路３０１、コンデンサＣ３、基準電圧Ｖ１でコンデンサＣ３の電圧を比較する比較器３０２を備える。トランジスタＭＰ１〜ＭＰ３，ＭＮ１〜ＭＮ３、電流源Ｉ１は、コンデンサＣ３を充放電する充放電回路を構成する。

次に、動作を説明する。図５に誤差信号Ｅｃ、三角波矩形波発振回路１から出力する三角波信号Ｅｔと矩形波信号Ｅｋ、比較器２の出力変調信号ＰＷＭ１、比較器３０２の出力変調信号ＰＷＭ２、コンデンサＣ３の電圧ＶＣ３、基準電圧Ｖ１の波形を示す。三角波矩形波発振回路１において、矩形波信号Ｅｋがハイレベルの時に三角波信号Ｅｔは立上り、矩形波信号Ｅｋがローレベルの時に三角波信号Ｅｔは立下がる。比較器２は、誤差増幅器４から出力する誤差信号Ｅｃが三角波信号Ｅｔの電圧より大きい場合に出力変調信号ＰＷＭ１をローレベルに、小さい場合にハイレベルにする。出力変調信号ＰＷＭ１は、矩形波信号Ｅｋと三角波信号Ｅｔの出力関係より、矩形波信号Ｅｋがハイレベルの時に出立上り、ローレベルの時に立下がる。

そこで、矩形波信号Ｅｋと変調信号ＰＷＭ１の論理積をＡＮＤ回路３０１でとると、矩形波信号Ｅｋと変調信号ＰＷＭ１が共にハイレベルの時、ＡＮＤ回路３０１の出力がハイレベルとなり、トランジスタＭＮ３がオンするので、ＭＮ１，ＭＮ２がオフとなり、オンしているトランジスタＭＰ１によりコンデンサＣ３が充電される。このときは、トランジスタＭＰ１，ＭＰ３がカレントミラーとなっているので、電流源Ｉ１に比例した定電流で充電される。また、矩形波信号Ｅｋがローレベルの時、ＡＮＤ回路３０１の出力がローレベルとなり、トランジスタＭＮ３がオフするので、トランジスタＭＮ１，ＭＮ２がオンする。このとき、トランジスタＭＰ１に対してトランジスタＭＮ１の面積を２倍に設定しておけば、トランジスタＭＰ１に流れる電流と同じ電流がコンデンサＣ３から引き抜かれ、そのコンデンサＣ３が放電される。これにより、コンデンサＣ３の電圧ＶＣ３は、変調信号ＰＷＭ１がハイレベルである期間に山形の三角波信号となるので、その電圧ＶＣ３と基準電圧Ｖ１で比較器３０２において電圧比較を行うことにより、新たな変調信号ＰＷＭ２が発生する。

この変調信号ＰＷＭ２は、変調信号ＰＷＭ１の立上りから時間ｔＤｒだけ遅れて立上り、変調信号ＰＷＭ１の立下りより時間ｔＤｆだけ早く立下がる波形であり、ドライバ回路６の入力信号となる。変調信号ＰＷＭ１，ＰＷＭ２によってトランジスタＰＭ０，ＭＮ０がオン／オフする。トランジスタＰＭ０は、変調信号ＰＷＭ１がローレベルの時にオンし、ハイレベルの時にオフする。また、トランジスタＭＮ０は、変調信号ＰＷＭ２がハイレベルの時にオンし、ローレベルの時にオフする。

図５に示すように、変調信号ＰＷＭ２がハイレベルになっている期間は、変調信号ＰＷＭ１がハイレベルになっている期間より短いので、時間ｔＤｒ，ｔＤｆの期間はトランジスタＰＭ０，ＭＮ０の両方がオフとなる。この期間がデットタイムであり、従来例と同様、トランジスタＰＭ０，ＭＮ０が同時にオンして貫通電流が流れることにより効率が低下することを防ぐ。

本実施例では、パルス幅変調を行う比較器２の出力変調信号ＰＷＭ１がドライバ回路５によってトランジスタＭＰ１のゲートに印加するので、変調信号ＰＷＭ１のデューティとトランジスタＭＰ１のオン／オフのデューティが同じになる。また、パルス生成回路３において、コンデンサＣ３を充電する電流源Ｉ１と基準電圧Ｖ１は、三角波信号Ｅｔと関係がないので、デットタイムはその周波数に関係なく、一定となる。

＜第２の実施例＞
図３は図１における三角波矩形波発振回路１、比較器２、およびパルス生成回路３からなる制御回路７を具体化した第２の実施例の回路図である。ここでは、変調信号ＰＷＭ２を生成するパルス生成回路３の一部を、三角波矩形波発振回路１のコンデンサＣ２を充放電する回路と共通にした構成としている。充放電回路はトランジスタＭＰ１，ＭＮ１で構成した部分であり、トランジスタＭＮ１のゲートをトランジスタＭＮ４のゲートに接続して、トランジスタＭＮ１のドレイン電流の流れるタイミングをトランジスタＭＮ４のドレイン電流の流れるタイミングと同じにし、その電流値がトランジスタＭＮ４と比例関係になるようにする。また、トランジスタＭＰ１のゲートをトランジスタＭＰ４のゲートに接続して、トランジスタＭＰ１のドレイン電流の流れるタイミングをトランジスタＭＰ４のドレイン電流の流れるタイミングと同じにし、その電流値がトランジスタＭＰ４と比例関係になるようにする。つまり、パルス生成回路３の電流源として、三角波矩形波発振回路１の電流源Ｉ２を共用した。

三角波矩形波発振回路１の矩形波信号Ｅｋがハイレベルとなると、トランジスタＭＮ５がオンするのでトランジスタＭＮ４はオフし、コンデンサＣ２はトランジスタＭＰ４のドレイン電流で充電して三角波信号Ｅｔの電圧は上昇する。このとき、コンデンサＣ３においては、比較器２の出力変調信号ＰＷＭ１がローレベルであると、トランジスタＭＮ７がオンして、トランジスタＭＰ１のドレイン電流を流すので充電はされないが、出力変調信号ＰＷＭ１がハイレベルになった時点で、トランジスタＭＮ７がオフするので、充電が開始される。コンデンサＣ３が充電されると電圧ＶＣ３は上昇する。

矩形波信号Ｅｋがローレベルになると、トランジスタＭＮ５がオフして、トランジスタＭＮ５，ＭＮ４，ＭＮ１はカレントミラーの動作となる。トランジスタＭＮ４のドレイン電流をトランジスタＭＰ４のドレイン電流より大きく設定しておくと、コンデンサＣ２はトランジスタＭＮ４のドレイン電流により放電して、三角波信号Ｅｔの電圧は下降する。また、コンデンサＣ３においても、変調信号ＰＷＭ１がハイレベルの状態であると、インバータ３０３によってトランジスタＭＮ７はオフのままなので、トランジスタＭＮ１のドレイン電流をトランジスタＭＰ１のドレイン電流より大きく設定しておけば、コンデンサＣ３はトランジスタＭＮ１のドレイン電流により放電して電圧ＶＣ３は下降する。図２の構成と同様、コンデンサＣ３の電圧ＶＣ３を基準電圧Ｖ１と比較器３０２で比較すると、図５の波形の変調信号ＰＷＭ２と同様の波形が得られる。

本実施例によれば、パルス生成回路３のコンデンサＣ３の充放電電流を三角波矩形波発振回路１の充放電電流に比例させることができるので、そのパルス生成回路３のコンデンサＣ３の電圧波形が三角波信号Ｅｔと相似する。よって、第１の実施例のようにコンデンサＣ３を定電流で充電すると、低い周波数では充電時間が長くなり、コンデンサＣ３の電圧が電源電圧で飽和することがあり得るが、第２の実施例では、三角波信号の周波数に拘わらず、コンデンサＣ３の電圧が電源電圧で飽和することを防ぐことができる。

＜第３の実施例＞
図４は図１における三角波矩形波発振回路１、比較器２、およびパルス生成回路３からなる制御回路７を具体化した第３の実施例の回路図である。ここでは、図３で示した回路に対して、電流源Ｉ２と接続されるトランジスタＭＰ６とカレントミラーとなるＰチャネルＭＯＳトランジスタＭＰ７を新たに設けて、そのトランジスタＭＰ７のドレインとグランドとの間に抵抗Ｒ１を接続し、電流源Ｉ２に比例した電流を抵抗Ｒ１に流す。このとき抵抗Ｒ１に発生した電圧を基準電圧Ｖ１とする。このようにすることにより、電流源Ｉ２により三角波信号Ｅｔの発振周波数が決まっているので、基準電圧Ｖ１の値はこの発振周波数に比例することになる。

このように、本実施例によれば、変調信号ＰＷＭ２を生成する比較器３０２の基準電圧Ｖ１が三角波信号Ｅｔの周波数に比例するので、その周波数に関係なく、デッドタイムを一定にできる。

本発明の第１の実施例のスイッチング電源装置の全体のブロック図である。図１のスイッチング電源装置の制御回路の詳細な回路図である。第２の実施例の制御回路の詳細な回路図である。第３の実施例の制御回路の詳細な回路図である。図２〜図４の制御回路の各信号の波形図である。第１の従来例のスイッチング電源装置の回路図である。図６のスイッチング電源装置の制御回路のブロック図である。図７の制御回路の各信号の波形図である。第２の従来例のスイッチング電源装置の回路図である。図９のスイッチング電源回路の各信号の波形図である。

符号の説明

Ｅｏ：出力電圧Ｖｏの分圧値
Ｅｒ：基準電圧
Ｅｃ：誤差信号
Ｅｔ：三角波信号
Ｅｋ：矩形波信号
１：三角波矩形波発振回路、１０１，１０２：比較器、１０３，１０４：ＮＯＲ回路
２：比較器
３：パルス生成回路、３０１：ＡＮＤ回路、３０２：比較器、３０３：インバータ
１１：三角波発振回路
１２：比較器
１３：インバータ
１４，１５：Ｔフリップフロップ
１６，１７：積分回路
１８，１９：ＸＯＲ回路
２１，２２：比較器
２３：レベルシフト回路
２４，２５：増幅器

Claims

高電位電源に接続した第１のスイッチ素子と、低電位電源に接続した第２のスイッチ素子と、前記第１および第２のスイッチ素子の共通接続点と出力端子との間に接続した誘導素子と、前記出力端子と前記低電位電源との間に接続した第１の容量素子と、前記出力端子の出力電圧を検出する電圧検出素子と、前記電圧検出素子で検出された電圧検出信号と第１の基準値との誤差を検出して誤差信号を出力する誤差増幅器と、前記誤差信号と三角波信号とを比較し第１のパルス幅変調信号を生成する第１の比較器と、該第１のパルス幅変調信号を受けて前記第１のスイッチ素子を駆動する第１のドライバ回路と、前記三角波信号および前記三角波信号の立上り時にハイレベル、立下り時にローレベルとなる矩形波信号を発振する三角波矩形波発振回路と、前記矩形波信号と前記第１のパルス幅変調信号とを受けて第２のパルス幅変調信号を生成するパルス生成回路と、該第２のパルス幅変調信号を受けて前記第２のスイッチ素子を前記第１のスイッチ素子と相補的に駆動する第２のドライバ回路とを具備するスイッチング電源装置であって、
前記パルス生成回路は、第１の電流源と、前記第１のパルス幅変調信号と前記矩形波信号の論理積信号によって前記第１の電流源の電流により充放電される第２の容量素子と、該第２の容量素子の充電電圧を第２の基準値と比較して前記第２のパルス幅変調信号を出力する第２の比較器と、を有することを特徴とするスイッチング電源装置。
前記パルス生成回路は、前記第１の電流源として、前記三角波矩形波発振回路の前記三角波信号および前記矩形波信号を生成するための電流源の電流を用いたことを特徴とする請求項１記載のスイッチング電源装置。
前記パルス生成回路は、前記第２の基準値を、前記第１の電流源の電流に比例した値に設定したことを特徴とする請求項２記載のスイッチング電源装置。