JP4970153B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4970153B2 JP4970153B2 JP2007150730A JP2007150730A JP4970153B2 JP 4970153 B2 JP4970153 B2 JP 4970153B2 JP 2007150730 A JP2007150730 A JP 2007150730A JP 2007150730 A JP2007150730 A JP 2007150730A JP 4970153 B2 JP4970153 B2 JP 4970153B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation signal
- triangular wave
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
第1の従来例のスイッチング電源装置として、ゼロボルトスイッチパルス幅変調(ZVS−PWM)型スイッチングレギュレータの基本回路を図6に、その制御回路を図7に示す(例えば、特許文献1参照)。図6において、MN11,MN12はスイッチ素子としてのNチャネルMOSパワートランジスタ、C4,C5はそのトランジスタMN11,MN12と並列に接続したコンデンサ、L1はチョークコイル、C1は出力用のコンデンサ、RLは負荷抵抗、Viは入力端子(入力電圧Vi)、Voは出力端子(出力電圧Vo)である。
第2の従来技術のスイッチング電源装置を図9に示す(例えば、特許文献2参照)。図9において、MP0はスイッチ素子としてのPチャネルパワーMOSトランジスタ、MN0もスイッチ素子としてのNチャネルパワーMOSトランジスタ、D1はフリーホイール用のダイオード、L1はチョークコイル、RB1,RB2は出力電圧検出用の抵抗、C1は出力用のコンデンサ、RLは負荷抵抗である。4は誤差増幅器であり、抵抗RB1,RB2で検出された出力電圧Voの分圧値Eoと基準電圧Erを比較して誤差信号Ecを出力する。21はその誤差信号Ecと三角波発振回路11から出力する三角波信号Etを比較する比較器、22は誤差信号Ecをレベルシフト回路の23で正方向にΔEだけレベルシフトした値Esと三角波信号Etを比較する比較器、24は比較器22の出力でトランジスタMP0を駆動する増幅器、25は比較器24の出力でトランジスタMN0を駆動する増幅器である。
請求項2にかかる発明は、請求項1に記載のスイッチング電源装置において、前記パルス生成回路に、前記第1の電流源として、前記三角波矩形波発振回路の前記三角波信号および前記矩形波信号を生成するための電流源の電流を用いたことを特徴とする。
請求項3にかかる発明は、請求項2に記載のスイッチング電源装置において、前記パルス生成回路は、前記第2の基準値を、前記第1の電流源の電流に比例した値に設定したことを特徴とする。
請求項2にかかる発明によれば、パルス生成回路における第2の容量素子の充放電のための第1の電流源として、三角波矩形波発振回路の三角波信号および矩形波信号を生成するための電流源の電流を用いるので、パルス生成回路の第2の容量素子の充電電圧波形が三角波信号波形と相似する。よって、請求項1にかかる発明では、定電流で第2の容量素子を充電するため、発振周波数が低い場合には充電時間が長くかかってしまい、第2の容量素子の電圧が電源電圧で飽和することもあり得るが、請求項2にかかる発明では、三角波信号の周波数に拘わらず、第2の容量素子の電圧が飽和しないという利点がある。
請求項3にかかる発明よれば、パルス生成回路における第2の容量素子の充電電圧を検出する基準電圧を、三角波信号の発振周波数に比例させることにより、その周波数に関係なくデッドタイムを一定にすることができる利点がある。
図1は本発明の第1の実施例のスイッチング電源装置の全体構成を示すブロック図である。図1において、PチャネルパワーMOSトランジスタMP0、NチャネルパワーMOSトランジスタMN0、フリーホイーリング用のダイオードD1、チョークコイルL1、出力電圧検出用の抵抗RB1,RB2、出力用のコンデンサC1、負荷抵抗RL1および誤差増幅器4は、図9に示したものと同じである。
図3は図1における三角波矩形波発振回路1、比較器2、およびパルス生成回路3からなる制御回路7を具体化した第2の実施例の回路図である。ここでは、変調信号PWM2を生成するパルス生成回路3の一部を、三角波矩形波発振回路1のコンデンサC2を充放電する回路と共通にした構成としている。充放電回路はトランジスタMP1,MN1で構成した部分であり、トランジスタMN1のゲートをトランジスタMN4のゲートに接続して、トランジスタMN1のドレイン電流の流れるタイミングをトランジスタMN4のドレイン電流の流れるタイミングと同じにし、その電流値がトランジスタMN4と比例関係になるようにする。また、トランジスタMP1のゲートをトランジスタMP4のゲートに接続して、トランジスタMP1のドレイン電流の流れるタイミングをトランジスタMP4のドレイン電流の流れるタイミングと同じにし、その電流値がトランジスタMP4と比例関係になるようにする。つまり、パルス生成回路3の電流源として、三角波矩形波発振回路1の電流源I2を共用した。
図4は図1における三角波矩形波発振回路1、比較器2、およびパルス生成回路3からなる制御回路7を具体化した第3の実施例の回路図である。ここでは、図3で示した回路に対して、電流源I2と接続されるトランジスタMP6とカレントミラーとなるPチャネルMOSトランジスタMP7を新たに設けて、そのトランジスタMP7のドレインとグランドとの間に抵抗R1を接続し、電流源I2に比例した電流を抵抗R1に流す。このとき抵抗R1に発生した電圧を基準電圧V1とする。このようにすることにより、電流源I2により三角波信号Etの発振周波数が決まっているので、基準電圧V1の値はこの発振周波数に比例することになる。
Er:基準電圧
Ec:誤差信号
Et:三角波信号
Ek:矩形波信号
1:三角波矩形波発振回路、101,102:比較器、103,104:NOR回路
2:比較器
3:パルス生成回路、301:AND回路、302:比較器、303:インバータ
11:三角波発振回路
12:比較器
13:インバータ
14,15:Tフリップフロップ
16,17:積分回路
18,19:XOR回路
21,22:比較器
23:レベルシフト回路
24,25:増幅器
Claims (3)
- 高電位電源に接続した第1のスイッチ素子と、低電位電源に接続した第2のスイッチ素子と、前記第1および第2のスイッチ素子の共通接続点と出力端子との間に接続した誘導素子と、前記出力端子と前記低電位電源との間に接続した第1の容量素子と、前記出力端子の出力電圧を検出する電圧検出素子と、前記電圧検出素子で検出された電圧検出信号と第1の基準値との誤差を検出して誤差信号を出力する誤差増幅器と、前記誤差信号と三角波信号とを比較し第1のパルス幅変調信号を生成する第1の比較器と、該第1のパルス幅変調信号を受けて前記第1のスイッチ素子を駆動する第1のドライバ回路と、前記三角波信号および前記三角波信号の立上り時にハイレベル、立下り時にローレベルとなる矩形波信号を発振する三角波矩形波発振回路と、前記矩形波信号と前記第1のパルス幅変調信号とを受けて第2のパルス幅変調信号を生成するパルス生成回路と、該第2のパルス幅変調信号を受けて前記第2のスイッチ素子を前記第1のスイッチ素子と相補的に駆動する第2のドライバ回路とを具備するスイッチング電源装置であって、
前記パルス生成回路は、第1の電流源と、前記第1のパルス幅変調信号と前記矩形波信号の論理積信号によって前記第1の電流源の電流により充放電される第2の容量素子と、該第2の容量素子の充電電圧を第2の基準値と比較して前記第2のパルス幅変調信号を出力する第2の比較器と、を有することを特徴とするスイッチング電源装置。 - 前記パルス生成回路は、前記第1の電流源として、前記三角波矩形波発振回路の前記三角波信号および前記矩形波信号を生成するための電流源の電流を用いたことを特徴とする請求項1記載のスイッチング電源装置。
- 前記パルス生成回路は、前記第2の基準値を、前記第1の電流源の電流に比例した値に設定したことを特徴とする請求項2記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150730A JP4970153B2 (ja) | 2007-06-06 | 2007-06-06 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150730A JP4970153B2 (ja) | 2007-06-06 | 2007-06-06 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008306824A JP2008306824A (ja) | 2008-12-18 |
JP4970153B2 true JP4970153B2 (ja) | 2012-07-04 |
Family
ID=40235034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007150730A Active JP4970153B2 (ja) | 2007-06-06 | 2007-06-06 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4970153B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5330084B2 (ja) * | 2009-05-12 | 2013-10-30 | パナソニック株式会社 | 電流検出回路及びこれを用いたスイッチングレギュレータ |
JP5973164B2 (ja) * | 2011-12-22 | 2016-08-23 | ローム株式会社 | 発光素子駆動用のスイッチング電源の制御回路、およびそれを用いた発光装置および電子機器 |
JP5898522B2 (ja) * | 2012-02-20 | 2016-04-06 | ローム株式会社 | Dc−dcコンバータ |
CN104242043A (zh) * | 2014-09-09 | 2014-12-24 | 武汉锐科光纤激光器技术有限责任公司 | 采用FPGA产生1.8-2.3ns的激光脉冲装置 |
CN116885947B (zh) * | 2023-09-07 | 2023-12-26 | 深圳市思远半导体有限公司 | 开关电源及其控制电路和芯片、设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06225522A (ja) * | 1993-01-27 | 1994-08-12 | Fuji Electric Co Ltd | スイッチング電源回路 |
JP2001112241A (ja) * | 1999-10-08 | 2001-04-20 | Nippon Avionics Co Ltd | 同期整流式dc−dcコンバータ |
JP3654103B2 (ja) * | 2000-01-11 | 2005-06-02 | 株式会社豊田自動織機 | スイッチ制御回路 |
JP3951674B2 (ja) * | 2001-11-12 | 2007-08-01 | 富士電機デバイステクノロジー株式会社 | 三角波発振回路 |
-
2007
- 2007-06-06 JP JP2007150730A patent/JP4970153B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008306824A (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
US7248030B2 (en) | Circuit and method for controlling step-up/step-down DC-DC converter | |
JP4925922B2 (ja) | スイッチングレギュレータ | |
JP6403973B2 (ja) | スイッチングレギュレータ | |
JP5727797B2 (ja) | Dc−dcコンバータ | |
US9184658B2 (en) | DC-DC converting circuit | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
KR20100088527A (ko) | Dcdc 컨버터 및 스위칭 제어 회로 | |
JP4970153B2 (ja) | スイッチング電源装置 | |
JP4967395B2 (ja) | 半導体集積回路 | |
JP4341698B2 (ja) | スイッチング電源とその制御回路及び制御方法 | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2017200115A (ja) | 自動調整発振器及びそれを用いたスイッチング電源 | |
JP2012231574A (ja) | Dc−dcコンバータの制御方法およびdc−dcコンバータの制御回路 | |
US20070104304A1 (en) | Semiconductor device | |
JP5521371B2 (ja) | 発振回路およびそれを用いたスイッチング電源装置 | |
US8653863B2 (en) | Sawtooth wave generation circuit | |
JP2007006254A (ja) | 遅延回路 | |
JP5515390B2 (ja) | スイッチング電源装置 | |
JP5251391B2 (ja) | Dc/acコンバータ | |
JP3810316B2 (ja) | 周波数逓倍回路 | |
JP2016063648A (ja) | 駆動装置 | |
JP3622018B2 (ja) | Dc−dcコンバータ | |
JPH09261950A (ja) | パルス制御回路及び同期整流回路 | |
JP2001157443A (ja) | パルス制御回路及び同期整流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4970153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |