JP5898522B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

この発明は、ＤＣ−ＤＣコンバータに関し、特に、電流モード制御のＤＣ−ＤＣコンバータに関するものである。

ＤＣ−ＤＣコンバータの制御方式は、電圧モード制御と電流モード制御とに大別される。電流モード制御は、電圧モード制御に比べて、出力電圧変動に対して高速に応答するともに制御安定性に優れている特徴がある。しかしながら、電流モード制御では、インダクタの通電率が５０％を超えるとインダクタ電流が不安定になることが知られている。通常、インダクタ電流の安定化のためにスロープ補償と呼ばれる手法が用いられる。

たとえば、特開２００９−１５３２８９号公報（特許文献１）に記載されるＤＣ−ＤＣコンバータでは、インダクタ電流の検出信号とスロープ電圧とを加算することによって得られる補償電圧と、出力電圧の帰還電圧と基準電圧との差に応じた誤差電圧とが比較される。そして、補償電圧が誤差電圧を超えたときスイッチング回路がオフ状態になる。さらにこの文献の例では、昇圧コンバータの場合に、スロープ電圧の傾きが出力電圧と入力電圧との差に比例するように設定され、降圧コンバータの場合に、スロープ電圧の傾きが出力電圧に比例するように設定される。

上記の文献と異なり、非線形のスロープ電圧を発生することによって、出力電圧が変化した際にも安定動作を補償するスロープ補償回路が提案されている。たとえば、特開２００５−２２９７４４号公報（特許文献２）は、トランジスタのゲート電圧を線形に変化させることにより、当該トランジスタの電流値を２次的に変化させ、その電流値に対応するスロープ電圧を作成する技術を開示する。特開２００８−７２８３３号公報（特許文献３）は、スイッチング素子に流れる電流に比例する電流を積分することにより、２次曲線の傾斜を有するスロープ電圧を生成する技術を開示する。

特開２００９−１５３２８９号公報 特開２００５−２２９７４４号公報 特開２００８−７２８３３号公報

上記の特開２００５−２２９７４４号公報（特許文献２）および特開２００８−７２８３３号公報（特許文献３）のように非線形なスロープ電圧を生成する場合には、できるだけ簡単な回路構成で非線形の傾斜を有する所望のスロープ電圧を生成することが望ましい。

この発明の目的は、簡単な回路構成で非線形なスロープ電圧を生成することが可能な電流モード制御方式のＤＣ−ＤＣコンバータを提供することである。

この発明は一局面においてＤＣ−ＤＣコンバータであって、入力電圧が与えられる入力ノードと、接地電圧が与えられる接地ノードと、出力電圧を出力するための出力ノードと、第１のスイッチング素子と、インダクタと、スロープ電流を生成するスロープ補償回路と、制御回路とを備える。第１のスイッチング素子は、入力ノードまたは接地ノードに一端が接続される。インダクタは、第１のスイッチング素子の他端と接続される。制御回路は、インダクタを流れる電流に比例した電圧とスロープ電流に比例した電圧との合計電圧と、出力電圧に比例した電圧と所定の参照電圧との差に基づく誤差電圧との比較によって、第１のスイッチング素子をオフ状態に切替える電流モード制御を行なう。上記のスロープ補償回路は、容量素子と、第２のスイッチング素子と、第１のトランジスタと、第２のトランジスタと、電流源回路とを含む。第２のスイッチング素子は、容量素子と並列に接続され、第１のスイッチング素子がオン状態のときにオフ状態となる。第１のトランジスタは、第１の主電極が入力ノードまたは接地ノードに接続される。第２のトランジスタは、ダイオード接続され、第１の主電極が容量素子を介して第１のトランジスタの第１の主電極と接続され、制御電極が第１のトランジスタの制御電極と接続される。電流源回路は、第１および第２のトランジスタの各第２の主電極と接続され、第１および第２のトランジスタのサイズの比に比例した電流を第１および第２のトランジスタにそれぞれ流す。スロープ電流は、第１のトランジスタの第２の主電極と電流源回路との接続経路から分岐した経路を通って、第１のトランジスタに流入または第１のトランジスタから流出する。

好ましくは、電流源回路は、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、定電流源とを含む。第３のトランジスタは、入力ノードと接地ノードとの間に第１のトランジスタと直列に接続される。第４のトランジスタは、入力ノードと接地ノードとの間に第２のトランジスタと直列に接続される。第５のトランジスタは、ダイオード接続され、第３および第４のトランジスタとカレントミラーを構成する。定電流源は、第５のトランジスタに所定の電流を流す。第１および第２のトランジスタのサイズの比は、第３および第４のトランジスタのサイズの比に等しい。

好ましくは、ＤＣ−ＤＣコンバータは、第１のスイッチング素子と入力ノードまたは接地ノードとの間に挿入された第１の抵抗素子をさらに備える。この場合、制御回路は、第２の抵抗素子と、比較器とを含む。第２の抵抗素子は、第１の抵抗素子と第１のスイッチング素子との接続ノードに一端が接続され、他端がスロープ補償回路と接続されることによって、スロープ電流が流れる。比較器は、上記の合計電圧として第２の抵抗素子の他端の電圧を受けて、誤差電圧と比較する。第１のスイッチング素子は、比較器の出力に応じてオフ状態に切替わる。

好ましくは、制御回路は、第３のスイッチング素子と、抵抗素子と、比較器とを含む。第３のスイッチング素子は、第１のスイッチング素子がオン状態のときにオン状態となる。抵抗素子は、インダクタと第１のスイッチング素子との接続ノードに第３のスイッチング素子を介して一端が接続され、他端がスロープ補償回路と接続されることによって、第１のスイッチング素子がオン状態のときにスロープ電流が流れる。比較器は、上記の合計電圧として抵抗素子の他端の電圧を受けて、誤差電圧と比較する。この場合、第１のスイッチング素子は、比較器の出力に応じてオフ状態に切替わる。

好ましくは、制御回路は、さらに、インダクタを流れる電流に比例した電圧が所定の上限電圧を超えたときに第１のスイッチング素子をオフ状態にする過電流制御を行なう。

この発明によれば、簡単な回路構成で非線形なスロープ電圧（スロープ電流に比例した電圧）を生成することができる。

この発明の実施の形態１によるＤＣ−ＤＣコンバータ１の構成を示す回路図である。 図１の各部の信号波形を示す図である。 図１のＤＣ−ＤＣコンバータ１の比較例としてのＤＣ−ＤＣコンバータ９０１の構成を示す図である。 図３の各部の信号波形を示す図である。 図１のＤＣ−ＤＣコンバータ１の変形例としてのＤＣ−ＤＣコンバータ２の構成を示す回路図である。 この発明の実施の形態２によるＤＣ−ＤＣコンバータ３の構成を示す回路図である。 図６のスロープ補償回路２４の変形例の構成を示す回路図である。

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。

＜実施の形態１＞
［ＤＣ−ＤＣコンバータ１の構成］
図１は、この発明の実施の形態１によるＤＣ−ＤＣコンバータ１の構成を示す回路図である。

図１を参照して、ＤＣ−ＤＣコンバータ１は、入力ノードＮＤ１と、接地ノードＮＤ２と、出力ノードＮＤ３と、直流電圧変換を行なう変換部１０と、制御回路１１と、スロープ補償回路１４とを含む。入力ノードＮＤ１には入力電圧Ｖｉｎが与えられ、接地ノードＮＤ２には接地電圧ＧＮＤが与えられる。出力電圧Ｖｏｕｔを出力するための出力ノードＮＤ３と接地ノードＮＤ２との間には負荷９が接続される。

（変換部１０の構成）
変換部１０は、いわゆる降圧チョッパと呼ばれる回路であり、入力された直流電圧Ｖｉｎを降圧することによって出力電圧Ｖｏｕｔを生成する。変換部１０は、スイッチング素子としてのＰＭＯＳ（Positive-channel Metal Oxide Semiconductor）トランジスタＴＲ１と、ＮＭＯＳ（Negative-channel MOS）トランジスタＴＲ２と、インダクタＬと、平滑用のコンデンサＣ１と、インダクタ電流ＩＬの検出用の抵抗素子Ｒ４とを含む。

トランジスタＴＲ１，ＴＲ２は、この順で入力ノードＮＤ１と接地ノードＮＤ２との間に直列に接続される。インダクタＬは、トランジスタＴＲ１，ＴＲ２の接続ノードＮＤ４と出力ノードＮＤ３との間に接続される。コンデンサＣ１は、出力ノードＮＤ３と接地ノードＮＤ２との間に接続される。

トランジスタＴＲ２は、同期整流素子として用いられ、トランジスタＴＲ１がオン状態のときにオフ状態となり、トランジスタＴＲ１がオフ状態のときにオン状態になるように制御回路１１によってオン・オフが制御される。トランジスタＴＲ２に代えてダイオードを設けてもよい。この場合、ダイオードのカソードが接続ノードＮＤ４に接続され、ダイオードのアノードが接地ノードＮＤ２に接続される。

抵抗素子Ｒ４は、トランジスタＴＲ１のソースと入力ノードＮＤ１との間に挿入される。抵抗素子Ｒ４は、トランジスタＴＲ１がオン状態のときにインダクタＬに流れるインダクタ電流ＩＬを検出するために設けられる。

（制御回路１１の構成）
制御回路１１は、インダクタＬを流れるインダクタ電流ＩＬに比例した電圧と、スロープ補償回路１４が生成するスロープ電流Ｉｓに比例した電圧との合計電圧Ｖｓｕｍを生成する。さらに制御回路１１は、出力電圧Ｖｏｕｔに比例した電圧と所定の参照電圧Ｖｒｅｆとの差に基づく誤差電圧Ｖｅを生成し、誤差電圧Ｖｅと合計電圧Ｖｓｕｍとの比較によってトランジスタＴＲ１をオフ状態に切替える電流モード制御を行なう。具体的に、制御回路１１は、誤差アンプＥＡＭＰと、電圧シフト回路１２と、抵抗素子Ｒ１と、比較器ＣＭＰと、ＲＳフリップフロップＦＦと、ドライブ回路ＤＲＶとを含む。

誤差アンプＥＡＭＰは、＋端子に参照電圧Ｖｒｅｆを受け、−端子に出力電圧Ｖｏｕｔまたは出力電圧Ｖｏｕｔを抵抗分圧した電圧を受け、これらの差を増幅した電圧を電圧シフト回路１２に出力する。誤差アンプＥＡＭＰの後段にフィードバック補償回路（位相補償回路）を設け、フィードバック補償回路の出力を電圧シフト回路１２に出力するようにしてもよい。

電圧シフト回路１２は、接地電圧ＧＮＤを基準とした誤差アンプＥＡＭＰの出力を、入力電圧Ｖｉｎを基準とした電圧に変換するための回路である。

具体的に、電圧シフト回路１２は、抵抗素子Ｒ２，Ｒ３と、ＮＰＮ型のバイポーラトランジスタＴＲ３と、ＰＮＰ型のバイポーラトランジスタＴＲ４と、定電流源１３とを含む。抵抗素子Ｒ２、バイポーラトランジスタＴＲ３、および抵抗素子Ｒ３は、この順で入力ノードＮＤ１と接地ノードＮＤ２との間に直列に接続される。定電流源１３およびバイポーラトランジスタＴＲ４は、この順で入力ノードＮＤ１と接地ノードＮＤ２との間に直列に接続される。バイポーラトランジスタＴＲ３のベースが、定電流源１３とバイポーラトランジスタＴＲ４との接続ノードＮＤ７（バイポーラトランジスタＴＲ４のエミッタ）に接続される。バイポーラトランジスタＴＲ４のベースには、誤差アンプＥＡＭＰの出力電圧が入力される。

上記構成の電圧シフト回路１２によれば、誤差アンプＥＡＭＰの出力電圧（すなわち、バイポーラトランジスタＴＲ４のベース電圧）が増加すると、バイポーラトランジスタＴＲ４のコレクタ電流が減少するので、バイポーラトランジスタＴＲ３のベース電流が増加する。この結果、バイポーラトランジスタＴＲ３のコレクタ電流（すなわち、抵抗素子Ｒ２を流れる電流）が増加するので、抵抗素子Ｒ２にかかる電圧が増加する（すわなち、接続ノードＮＤ６の電位が低下する）。抵抗素子Ｒ２の電圧（すなわち、入力ノードＮＤ１と接続ノードＮＤ６との電位差）が、誤差電圧Ｖｅとして比較器ＣＭＰに入力される。

抵抗素子Ｒ１は、スロープ補償回路１４が生成するスロープ電流Ｉｓを電圧に変換するためのものである。抵抗素子Ｒ１の一端は変換部１０の抵抗素子Ｒ４とトランジスタＴＲ１との接続ノードＮＤ９に接続され、抵抗素子Ｒ１の他端（ノードＮＤ５）は、スロープ補償回路１４に接続される。したがって、図１の場合、スロープ電流Ｉｓは、入力ノードＮＤ１から、変換部１０の抵抗素子Ｒ４、ノードＮＤ９、および抵抗素子Ｒ１を順に通って、スロープ補償回路１４に流入する。抵抗素子Ｒ１の他端（ノードＮＤ５）の電位は、インダクタ電流ＩＬによって抵抗素子Ｒ４に生じる電圧降下と、スロープ電流Ｉｓによって抵抗素子Ｒ１に生じる電圧降下との合計電圧Ｖｓｕｍを、入力電圧Ｖｉｎから減じた値（Ｖｉｎ−Ｖｓｕｍ）に等しい。

なお、スロープ電流Ｉｓの大きさはマイクロアンペアオーダーであるので、インダクタ電流ＩＬに比べて極めて小さい。したがって、スロープ電流Ｉｓによって抵抗素子Ｒ４に生じる電圧降下は無視できる。抵抗素子Ｒ１の抵抗値はインダクタＬおよび負荷９のインピーダンスの大きさに比べて十分に大きいので、インダクタ電流ＩＬは抵抗素子Ｒ１にほとんど流れない。

比較器ＣＭＰは、電圧シフト回路１２のノードＮＤ６の電位（Ｖｉｎ−Ｖｅ）と、抵抗素子Ｒ１の端点（ノードＮＤ５）の電位（Ｖｉｎ−Ｖｓｕｍ）とを比較し、ノードＮＤ６の電位よりもノードＮＤ５の電位（Ｖｉｎ−Ｖｓｕｍ）が低くなったときにハイレベル（Ｈレベル）の信号を出力する。すなわち、比較器ＣＭＰは、合計電圧Ｖｓｕｍが誤差電圧Ｖｅを超えたときにＨレベルの信号を出力する。

比較器ＣＭＰは、さらに、過電流保護（ＯＣＰ：Over Current Protection）のための基準電位（Ｖｉｎ−Ｖｏｃｐ）と、抵抗素子Ｒ１の端点（ノードＮＤ５）の電位（Ｖｉｎ−Ｖｓｕｍ）とを比較し、基準電位（Ｖｉｎ−Ｖｏｃｐ）よりもノードＮＤ５の電位が低くなったときにＨレベルの信号を出力する。すなわち、比較器ＣＭＰは、合計電圧Ｖｓｕｍが過電流保護電圧Ｖｏｃｐを超えたときにＨレベルの信号を出力する。

ＲＳフリップフロップＦＦは、セット端子Ｓにクロック信号ＣＬＫを受け、リセット端子Ｒに比較器ＣＭＰの出力を受ける。フリップフロップＦＦは、クロック信号ＣＬＫがＨレベルに切替わったときに（クロック信号ＣＬＫの立上がりエッジで）セット状態になり、比較器ＣＭＰの出力がＨレベルに切替わったときにリセット状態になる。

ドライブ回路ＤＲＶは、フリップフロップＦＦの反転出力／Ｑを増幅した信号を、トランジスタＴＲ１，ＴＲ２の各ゲートに出力する。したがって、フリップフロップＦＦがセット状態のとき、トランジスタＴＲ１がオン状態であり、トランジスタＴＲ２がオフ状態である。フリップフロップＦＦがリセット状態のとき、トランジスタＴＲ１がオフ状態であり、トランジスタＴＲ２がオン状態である。

なお、トランジスタＴＲ１，ＴＲ２を介した貫通電流を防止するために、フリップフロップＦＦがセット状態からリセット状態に切替わったときには、ドライブ回路ＤＲＶはトランジスタＴＲ１を先にオフし、その次にトランジスタＴＲ２をオンするように制御することが望ましい。フリップフロップＦＦがリセット状態からセット状態に切替わったときには、ドライブ回路ＤＲＶは、トランジスタＴＲ２を先にオフし、その次にトランジスタＴＲ１をオンするように制御することが望ましい。

（スロープ補償回路１４の構成）
スロープ補償回路１４は、トランジスタＴＲ１がオン状態に切り替わったときから徐々に増加し、トランジスタＴＲ１がオフ状態に切替わったときに０にリセットされるスロープ電流Ｉｓを生成する。電流モード制御では、インダクタの通電率が５０％を超えるとインダクタ電流が不安定になることが知られており、スロープ電流Ｉｓはその安定化のために用いられる。

具体的にスロープ補償回路１４は、ＰＭＯＳトランジスタＴＲ１０〜ＴＲ１２と、ＮＭＯＳトランジスタＴＲ１３〜ＴＲ１５と、コンデンサＣ２と、定電流源１６とを含む。ＰＭＯＳトランジスタＴＲ１０〜ＴＲ１２と定電流源１６とによって、ＮＭＯＳトランジスタＴＲ１３，ＴＲ１４のドレインに電流Ｉ１，Ｉ２をそれぞれ供給する電流源回路１５が構成される。以下、スロープ補償回路１４を構成する各構成要素間の接続について説明する。

トランジスタＴＲ１３は、そのゲートとドレインとが互いに接続された、いわゆるダイオード接続のトランジスタである。トランジスタＴＲ１３のソースは、コンデンサＣ２を介して接地ノードＮＤ２に接続される。

トランジスタＴＲ１４のゲートは、トランジスタＴＲ１３のゲートに接続され、トランジスタＴＲ１４のソースは接地ノードＮＤ２に接続される。したがって、コンデンサＣ２が設けられていない場合、トランジスタＴＲ１３，ＴＲ１４は通常のカレントミラーを構成する。

トランジスタＴＲ１５は、コンデンサＣ２と並列に接続される。トランジスタＴＲ１５のゲートには、フリップフロップＦＦの反転出力／Ｑが入力される。したがって、フリップフロップＦＦがリセット状態のとき（すなわち、トランジスタＴＲ１がオフ状態のとき）トランジスタＴＲ１５が導通し、これによってコンデンサＣ２に蓄積された電荷が放出される。

トランジスタＴＲ１１は、入力ノードＮＤ１と接地ノードＮＤ２との間にトランジスタＴＲ１３と直列に接続される。すなわち、トランジスタＴＲ１１のソースは入力ノードＮＤ１に接続され、トランジスタＴＲ１１のドレインはトランジスタＴＲ１３のドレインに接続される。

トランジスタＴＲ１２は、入力ノードＮＤ１と接地ノードＮＤ２との間にトランジスタＴＲ１４と直列に接続される。すなわち、トランジスタＴＲ１２のソースは入力ノードＮＤ１に接続され、トランジスタＴＲ１２のドレインはトランジスタＴＲ１４のドレインに接続される。

トランジスタＴＲ１２，ＴＲ１４の接続ノードＮＤ８は、前述の抵抗素子Ｒ１の端点（ノードＮＤ５）に接続される。言い換えると、トランジスタＴＲ１２，ＴＲ１４間を接続する電流経路上のノードＮＤ８から分岐し、抵抗素子Ｒ１の端点（ノードＮＤ５）に達する電流経路が設けられる。スロープ電流Ｉｓは、この電流経路を通ってトランジスタＴＲ１４に流入する。

トランジスタＴＲ１０は、そのゲートとドレインとが互いに接続された、いわゆるダイオード接続のトランジスタである。トランジスタＴＲ１０のソースは入力ノードＮＤ１に接続され、トランジスタＴＲ１０のゲートは、トランジスタＴＲ１１，ＴＲ１２の各ゲートに接続される。すなわち、トランジスタＴＲ１０，ＴＲ１１，ＴＲ１２はカレントミラーを構成する。

定電流源１６は、トランジスタＴＲ１０のドレインと接地ノードＮＤ２との間に接続され、トランジスタＴＲ１０に定電流Ｉ０を流す。したがって、トランジスタＴＲ１０とカレントミラーを構成するトランジスタＴＲ１１，ＴＲ１２には、トランジスタＴＲ１０，ＴＲ１１，ＴＲ１２の各サイズ（ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌ）に応じた電流が流れる。トランジスタＴＲ１１，ＴＲ１２に流れる電流をそれぞれＩ１，Ｉ２とし、トランジスタＴＲ１０，ＴＲ１１，ＴＲ１２のサイズをそれぞれＷ１０／Ｌ１０、Ｗ１１／Ｌ１１、Ｗ１２／Ｌ１２とすれば、
Ｉ０：Ｉ１：Ｉ２＝Ｗ１０／Ｌ１０：Ｗ１１／Ｌ１１：Ｗ１２／Ｌ１２ …(1)
の関係が成立つ。トランジスタＴＲ１０〜ＴＲ１２のサイズが互いに等しい場合には、
Ｉ０＝Ｉ１＝Ｉ２ …(2)
となる。

トランジスタＴＲ１１と直列接続されたトランジスタＴＲ１３には、トランジスタＴＲ１１からの電流Ｉ１が流れる。トランジスタＴＲ１２と直列接続されたトランジスタＴＲ１４には、トランジスタＴＲ１２からの電流Ｉ２とスロープ電流Ｉｓとを合計した電流が流れる。

ここで、この実施の形態のスロープ補償回路１４の場合、トランジスタＴＲ１３，ＴＲ１４のサイズの比を、トランジスタＴＲ１１，ＴＲ１２のサイズの比に等しくする点に特徴がある。すなわち、トランジスタＴＲ１３，ＴＲ１４のサイズをそれぞれＷ１３／Ｌ１３、Ｗ１４／Ｌ１４とすると、
Ｗ１１／Ｌ１１：Ｗ１２／Ｌ１２＝Ｗ１３／Ｌ１３：Ｗ１４／Ｌ１４ …(3)
の関係が成立つ。言い換えると、電流源回路１５は、トランジスタＴＲ１３，ＴＲ１４のサイズの比に比例した電流Ｉ１，Ｉ２を、トランジスタＴＲ１３，ＴＲ１４にそれぞれ供給する。トランジスタＴＲ１３，ＴＲ１４のサイズが互いに等しい場合には、トランジスタＴＲ１１，ＴＲ１２のサイズも互いに等しくなり、この場合、Ｉ１＝Ｉ２の関係が成り立つ。

（スロープ補償回路１４の動作）
次に、スロープ補償回路１４の動作について説明する。

一般に、ＭＯＳトランジスタに流れる電流は、ＭＯＳトランジスタのゲート・ソース間電圧の２乗にほぼ等しい。図１のスロープ補償回路１４の場合、トランジスタＴＲ１４のゲート・ソース間電圧は、トランジスタＴＲ１３のゲート・ソース間電圧とコンデンサＣ２の電圧との和に等しい。したがって、トランジスタＴＲ１４に流れる電流は、コンデンサＣ２の充電電圧に応じて変化する。

まず、フリップフロップＦＦがリセット状態（変換部１０に設けられたＰＭＯＳトランジスタＴＲ１はオフ状態）の場合について説明する。この場合、フリップフロップＦＦの反転出力／ＱがＨレベルとなるので、トランジスタＴＲ１５がオン状態となる。これにより、コンデンサＣ２に蓄積された電荷は放出され、その電圧はほぼ０になる。このとき、トランジスタＴＲ１３，ＴＲ１４はカレントミラー回路を構成しているのと同じであるので、上式（３）の関係から、トランジスタＴＲ１４に流れる電流は、トランジスタＴＲ１２に流れる電流Ｉ２に等しくなり、スロープ電流Ｉｓは０になる。

次に、フリップフロップＦＦがセット状態（変換部１０に設けられたＰＭＯＳトランジスタＴＲ１はオン状態）の場合について説明する。フリップフロップＦＦの反転出力／ＱがＨレベルからＬレベルに切替わると、スロープ補償回路１４に設けられたトランジスタＴＲ１５がオフ状態に切替わるので、コンデンサＣ２は、定電流Ｉ１によって充電を開始する。これにより、コンデンサＣ２の電圧はフリップフロップＦＦがセット状態に切替わってからの時間に比例して増加する。トランジスタＴＲ１４に流れる電流は、電流Ｉ２から非線型的に（時間の２乗にほぼ比例して）増加するので、スロープ電流Ｉｓも０から非線型的に（時間の２乗にほぼ比例して）増加する。その後、フリップフロップＦＦがリセット状態に戻ると、スロープ電流Ｉｓは０に戻る。

［ＤＣ−ＤＣコンバータ１の動作］
図２は、図１の各部の信号波形を示す図である。図２のグラフは、上から順に、図１のフリップフロップＦＦに入力されるクロック信号ＣＬＫの波形、フリップフロップＦＦの反転出力／Ｑ、スロープ補償回路１４のコンデンサＣ２の電圧Ｖ（Ｃ２）、スロープ電流Ｉｓ、インダクタ電流ＩＬ、比較器ＣＭＰの−端子入力（ノードＮＤ５の電位）、比較器ＣＭＰの出力を示す。以下、図１、図２を参照して、ＤＣ−ＤＣコンバータ１の動作について説明する。

時刻ｔ１より前の状態では、フリップフロップＦＦがリセット状態（変換部１０に設けられたＰＭＯＳトランジスタＴＲ１はオフ状態）である。この場合、フリップフロップＦＦの反転出力／ＱがＨレベルとなるので、コンデンサＣ２の電圧は０となり、スロープ電流Ｉｓは０となる。変換部１０に設けられたトランジスタＴＲ１はオフ状態であるので、ノードＮＤ５の電位は入力ノードの電位Ｖｉｎに等しい（合計電圧Ｖｓｕｍは０）。

時刻ｔ１にクロック信号ＣＬＫがＬレベルからＨレベルに切替わる。これによって、フリップフロップＦＦがセット状態になり、フリップフロップＦＦの反転出力／ＱがＬレベルになる。これによりトランジスタＴＲ１５がオフ状態になるので、コンデンサＣ２の電圧は時間の経過に伴って０から直線的に増加し、スロープ電流Ｉｓは、時間の経過に伴って０から非線型的（ほぼ時間の２乗に比例して）増加する。さらに、トランジスタＴＲ１がオン状態になるので、インダクタ電流ＩＬが徐々に増加する。したがって、抵抗素子Ｒ４，Ｒ１の抵抗値をそれぞれｒ４，ｒ１とすれば、ノードＮＤ５の電位は、入力電圧Ｖｉｎから、抵抗素子Ｒ４による電圧降下（ＩＬ×ｒ４）と抵抗素子Ｒ１による電圧降下（Ｉｓ×ｒ１）とを減じた値に等しい。

時刻ｔ３で、ノードＮＤ５の電位が、ノードＮＤ６の電位（Ｖｉｎ−Ｖｅ）または過電流保護の電位レベル（Ｖｉｎ−Ｖｏｃｐ）に達すると、比較器ＣＭＰの出力がＬレベルからＨレベルに切替わる。これによって、フリップフロップＦＦがリセット状態に戻る。時刻ｔ４以降は、時刻ｔ１からの繰返しである。

［実施の形態１の効果］
以上とおり、実施の形態１のＤＣ−ＤＣコンバータ１によれば、簡単な構成のスロープ補償回路１４によって非線型のスロープ電流を生成し、生成したスロープ電流によって電流制御モード時のインダクタ電流を安定化することができる。以下、比較例のスロープ補償回路９１４と対比しながら、この実施の形態の場合のスロープ補償回路１４の特徴について補足する。

図３は、図１のＤＣ−ＤＣコンバータ１の比較例としてのＤＣ−ＤＣコンバータ９０１の構成を示す図である。図３のＤＣ−ＤＣコンバータ９０１は、スロープ補償回路の構成が図１のＤＣ−ＤＣコンバータ１と異なる。図３のスロープ補償回路９１４は、図１の電流源回路１５に代えて、トランジスタＴＲ１３に電流Ｉ０（＝Ｉ１）を供給する定電流源１７が設けられている点で図１のスロープ補償回路１４と異なる。すなわち、スロープ補償回路９１４は、ＮＭＯＳトランジスタＴＲ１３〜ＴＲ１５と、コンデンサＣ２と、定電流源１７とを含む。

ダイオード接続されたトランジスタＴＲ１３のソースは、コンデンサＣ２を介して接地ノードＮＤ２に接続される。トランジスタＴＲ１３のドレインと入力ノードＮＤ１との間にトランジスタＴＲ１３に電流Ｉ０（＝Ｉ１）を流す定電流源１７が設けられる。

トランジスタＴＲ１４のゲートは、トランジスタＴＲ１３のゲートに接続され、ソースは接地ノードＮＤ２に接続される。トランジスタＴＲ１４のドレインは抵抗素子Ｒ１の端点ＮＤ５に接続される。

トランジスタＴＲ１５は、コンデンサＣ２と並列に接続される。トランジスタＴＲ１５のゲートには、フリップフロップＦＦの反転出力／Ｑが入力される。したがって、フリップフロップＦＦがリセット状態のとき（すなわち、トランジスタＴＲ１がオフ状態のとき）トランジスタＴＲ１５が導通し、これによってコンデンサＣ２に蓄積された電荷が放出される。

図３のその他の構成は図１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

図４は、図３の各部の信号波形を示す図である。図４のグラフは、上から順に、図３のフリップフロップＦＦに入力されるクロック信号ＣＬＫの波形、フリップフロップＦＦの反転出力／Ｑ、スロープ補償回路９１４のコンデンサＣ２の電圧Ｖ（Ｃ２）、スロープ電流Ｉｓの波形を示す。

時刻ｔ１より前の状態では、フリップフロップＦＦがリセット状態（変換部１０に設けられたＰＭＯＳトランジスタＴＲ１はオフ状態）である。この場合、フリップフロップＦＦの反転出力／ＱがＨレベルとなるので、コンデンサＣ２の電圧は０となる。この場合、スロープ電流Ｉｓとして、トランジスタＴＲ１３，ＴＲ１４のサイズの比に比例した電流Ｉ２が流れる。トランジスタＴＲ１３，ＴＲ１４のサイズが互いに等しい場合には、電流Ｉ２は定電流源１７の出力電流Ｉ０に等しい。

時刻ｔ１にクロック信号ＣＬＫがＬレベルからＨレベルに切替わる。これによって、フリップフロップＦＦがセット状態になり、フリップフロップＦＦの反転出力／ＱがＬレベルになる。これによりトランジスタＴＲ１５がオフ状態になるので、コンデンサＣ２の電圧は時間の経過に伴って０から直線的に増加し、スロープ電流Ｉｓは、時間の経過に伴って初期値のＩ２から非線型的（ほぼ時間の２乗に比例して）増加する。

時刻ｔ３で、ノードＮＤ５の電位が、ノードＮＤ６の電位（Ｖｉｎ−Ｖｅ）または過電流保護の電位レベル（Ｖｉｎ−Ｖｏｃｐ）に達すると、比較器ＣＭＰの出力がＬレベルからＨレベルに切替わる。これによって、フリップフロップＦＦがリセット状態に戻り、スロープ電流Ｉｓが初期値のＩ２に戻る。時刻ｔ４以降は、時刻ｔ１からの繰返しである。

このように比較例のＤＣ−ＤＣコンバータ９０１の場合には、フリップフロップＦＦがリセット状態の場合にスロープ電流Ｉｓの値が０に戻らない。これに対して、図１のＤＣ−ＤＣコンバータ１の場合には、フリップフロップＦＦがリセット状態の場合にスロープ電流Ｉｓの値が０に戻る。この結果、誤差電圧Ｖｅや過電流保護電圧Ｖｏｃｐとの比較をより精度良く行なうことができる。

＜実施の形態１の変形例＞
図５は、図１のＤＣ−ＤＣコンバータ１の変形例としてのＤＣ−ＤＣコンバータ２の構成を示す回路図である。

図５のＤＣ−ＤＣコンバータ２の変換部１０Ａは、抵抗素子Ｒ４を含んでいない点で図１のＤＣ−ＤＣコンバータ１の変換部１０と異なる。

図５の制御回路１１Ａは、抵抗素子Ｒ５とＰＭＯＳトランジスタＴＲ５とをさらに含む点で図１の制御回路１１と異なる。抵抗素子Ｒ５およびトランジスタＴＲ５はこの順で、入力ノードＮＤ１と接続ノードＮＤ４との間に直列に接続される。抵抗素子Ｒ１の一端は、抵抗素子Ｒ５とトランジスタＴＲ５との接続ノードＮＤ１０に接続される。すなわち、抵抗素子Ｒ１の一端はトランジスタＴＲ１とインダクタＬとの接続ノードＮＤ４にトランジスタＴＲ５を介して接続される。トランジスタＴＲ５のゲートにはドライブ回路ＤＲＶの出力信号が入力される。したがって、トランジスタＴＲ５は、トランジスタＴＲ１がオン状態のときにオン状態になる。

図５に示すＤＣ−ＤＣコンバータ２の場合には、インダクタ電流ＩＬは、トランジスタＴＲ１のオン抵抗を利用して検出される。そして、トランジスタＴＲ１がオン状態のときの抵抗素子Ｒ１の他端（ノードＮＤ５）の電位によって、インダクタ電流ＩＬに比例する電圧（トランジスタＴＲ１のオン抵抗による電圧降下）と、スロープ電流Ｉｓに比例する電圧（抵抗素子Ｒ１による電圧降下）との合計電圧が検出される。トランジスタＴＲ１がオフ状態のときはトランジスタＴＲ５もオフ状態になり、抵抗素子Ｒ５がプルアップ抵抗として機能するので、ノードＮＤ５の電位は入力電圧Ｖｉｎに等しくなる。図５のその他の点は図１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

その他、図１、図５には、変換部１０として、非絶縁型のＤＣ−ＤＣコンバータ１が示されているが、これに代えて絶縁型のＤＣ−ＤＣコンバータにもこの発明を適用することができる。

＜実施の形態２＞
［ＤＣ−ＤＣコンバータ３の構成］
図６は、この発明の実施の形態２によるＤＣ−ＤＣコンバータ３の構成を示す回路図である。実施の形態２のＤＣ−ＤＣコンバータ３では、変換部２０として昇圧チョッパが設けられている点で実施の形態１の場合と異なる。具体的に、図６を参照して、ＤＣ−ＤＣコンバータ３は、入力ノードＮＤ１と、接地ノードＮＤ２と、出力ノードＮＤ３と、直流電圧変換を行なう変換部２０と、制御回路２１と、スロープ補償回路２４とを含む。

（変換部２０の構成）
変換部２０は、いわゆる昇圧チョッパと呼ばれる回路であり、入力ノードＮＤ１に入力された直流電圧Ｖｉｎを昇圧することによって出力電圧Ｖｏｕｔを生成し、生成した出力電圧Ｖｏｕｔを出力ノードＮＤ３を介して負荷９に出力する。変換部２０は、スイッチング素子としてのＮＭＯＳトランジスタＴＲ２１と、同期整流素子としてのＮＭＯＳトランジスタＴＲ２２と、インダクタＬと、平滑用のコンデンサＣ１と、インダクタ電流ＩＬの検出用の抵抗素子Ｒ４とを含む。

インダクタＬ、トランジスタＴＲ２１、および抵抗素子Ｒ４は、この順で入力ノードＮＤ１と接地ノードＮＤ２との間に直列に接続される。トランジスタＴＲ２２は、インダクタＬとトランジスタＴＲ２１の接続ノードＮＤ４と出力ノードＮＤ３との間に接続される。コンデンサＣ１は、出力ノードＮＤ３と接地ノードＮＤ２との間に接続される。

同期整流素子としてのトランジスタＴＲ２２に代えてダイオードを設けてもよい。この場合、ダイオードのアノードが接続ノードＮＤ４に接続され、ダイオードのカソードが出力ノードＮＤ３に接続される。

（制御回路２１の構成）
制御回路２１は、実施の形態１の場合と同様に、スロープ補償付きの電流モード制御によって、トランジスタＴＲ２１，ＴＲ２２をオンおよびオフに切替える。具体的に制御回路２１は、誤差アンプＥＡＭＰと、抵抗素子Ｒ１と、比較器ＣＭＰと、ＲＳフリップフロップＦＦと、ドライブ回路ＤＲＶと、インバータ２２とを含む。

誤差アンプＥＡＭＰは、＋端子に参照電圧Ｖｒｅｆを受け、−端子に出力電圧Ｖｏｕｔまたは出力電圧Ｖｏｕｔを抵抗分圧した電圧を受け、これらの差を増幅した電圧を比較器ＣＭＰに出力する。誤差アンプＥＡＭＰの後段にフィードバック補償回路（位相補償回路）を設け、フィードバック補償回路の出力を比較器ＣＭＰに出力するようにしてもよい。

抵抗素子Ｒ１は、スロープ補償回路２４が生成するスロープ電流Ｉｓを電圧に変換するためのものである。抵抗素子Ｒ１の一端は変換部２０の抵抗素子Ｒ４とトランジスタＴＲ２１との接続ノードＮＤ９に接続され、抵抗素子Ｒ１の他端（ノードＮＤ５）は、スロープ補償回路２４に接続される。したがって、図６の場合、スロープ電流Ｉｓは、スロープ補償回路２４から流出し、抵抗素子Ｒ１、変換部２０のノードＮＤ９、抵抗素子Ｒ４を順に通って接地ノードＮＤ２に流入する。抵抗素子Ｒ１の他端（ノードＮＤ５）の電位は、インダクタ電流ＩＬによって抵抗素子Ｒ４に生じる電圧降下と、スロープ電流Ｉｓによって抵抗素子Ｒ１に生じる電圧降下との合計電圧Ｖｓｕｍに等しい。

比較器ＣＭＰは、誤差アンプＥＡＭＰから出力された誤差電圧Ｖｅと、抵抗素子Ｒ１の端点（ノードＮＤ５）の電位（合計電圧Ｖｓｕｍ）とを比較し、合計電圧Ｖｓｕｍが誤差電圧Ｖｅを超えたときにＨレベルの信号を出力する。

比較器ＣＭＰは、さらに、過電流保護（ＯＣＰ：Over Current Protection）のための基準電位（過電流保護電圧Ｖｏｃｐ）と、抵抗素子Ｒ１の端点（ノードＮＤ５）の電位（合計電圧Ｖｓｕｍ）とを比較し、合計電圧Ｖｓｕｍが過電流保護電圧Ｖｏｃｐを超えたときにＨレベルの信号を出力する。

ＲＳフリップフロップＦＦは、セット端子Ｓにクロック信号ＣＬＫを受け、リセット端子Ｒに比較器ＣＭＰの出力を受ける。フリップフロップＦＦは、クロック信号ＣＬＫがＨレベルに切替わったときに（クロック信号ＣＬＫの立上がりエッジで）セット状態になり、比較器ＣＭＰの出力がＨレベルに切替わったときにリセット状態になる。

ドライブ回路ＤＲＶは、フリップフロップＦＦの出力Ｑを増幅した信号を、トランジスタＴＲ２１のゲートと、インバータ２２を介してトランジスタＴＲ２２のゲートとに出力する。したがって、フリップフロップＦＦがセット状態のとき、トランジスタＴＲ２１がオン状態であり、トランジスタＴＲ２２がオフ状態である。フリップフロップＦＦがリセット状態のとき、トランジスタＴＲ２１がオフ状態であり、トランジスタＴＲ２２がオン状態である。

（スロープ補償回路２４の構成）
スロープ補償回路２４は、トランジスタＴＲ２１がオン状態に切り替わったときから徐々に増加し、トランジスタＴＲ２１がオフ状態に切替わったときに０にリセットされるスロープ電流Ｉｓを生成する。

具体的にスロープ補償回路２４は、ＮＭＯＳトランジスタＴＲ３０〜ＴＲ３２と、ＰＭＯＳトランジスタＴＲ３３〜ＴＲ３５と、コンデンサＣ２と、定電流源３６とを含む。ＮＭＯＳトランジスタＴＲ３０〜ＴＲ３２と定電流源３６とによって、ＰＭＯＳトランジスタＴＲ３３，ＴＲ３４のドレインから電流Ｉ１，Ｉ２をそれぞれ引き出す電流源回路２５が構成される。以下、スロープ補償回路２４を構成する各構成要素間の接続について説明する。

トランジスタＴＲ３３は、そのゲートとドレインとが互いに接続された、いわゆるダイオード接続のトランジスタである。トランジスタＴＲ３３のソースは、コンデンサＣ２を介して入力ノードＮＤ１に接続される。

トランジスタＴＲ３４のゲートは、トランジスタＴＲ３３のゲートに接続され、トランジスタＴＲ３４のソースは入力ノードＮＤ１に接続される。したがって、コンデンサＣ２が設けられていない場合、トランジスタＴＲ３３，ＴＲ３４は通常のカレントミラーを構成する。

トランジスタＴＲ３５は、コンデンサＣ２と並列に接続される。トランジスタＴＲ３５のゲートには、フリップフロップＦＦの出力Ｑが入力される。したがって、フリップフロップＦＦがリセット状態のとき（すなわち、トランジスタＴＲ２１がオフ状態のとき）トランジスタＴＲ３５が導通し、これによってコンデンサＣ２に蓄積された電荷が放出される。

トランジスタＴＲ３１は、入力ノードＮＤ１と接地ノードＮＤ２との間にトランジスタＴＲ３３と直列に接続される。すなわち、トランジスタＴＲ３１のソースは接地ノードＮＤ２に接続され、トランジスタＴＲ３１のドレインはトランジスタＴＲ３３のドレインに接続される。

トランジスタＴＲ３２は、入力ノードＮＤ１と接地ノードＮＤ２との間にトランジスタＴＲ３４と直列に接続される。すなわち、トランジスタＴＲ３２のソースは接地ノードＮＤ２に接続され、トランジスタＴＲ３２のドレインはトランジスタＴＲ３４のドレインに接続される。

トランジスタＴＲ３２，ＴＲ３４の接続ノードＮＤ８は、前述の抵抗素子Ｒ１の端点（ノードＮＤ５）に接続される。言い換えると、トランジスタＴＲ３２，ＴＲ３４間を接続する電流経路上のノードＮＤ８から分岐し、抵抗素子Ｒ１の端点（ノードＮＤ５）に達する電流経路が設けられる。スロープ電流Ｉｓは、トランジスタＴＲ３４から流出し、この電流経路を通って抵抗素子Ｒ１に流入する。

トランジスタＴＲ３０は、そのゲートとドレインとが互いに接続された、いわゆるダイオード接続のトランジスタである。トランジスタＴＲ３０のソースは接地ノードＮＤ２に接続され、トランジスタＴＲ３０のゲートは、トランジスタＴＲ３１，ＴＲ３２の各ゲートに接続される。すなわち、トランジスタＴＲ３０，ＴＲ３１，ＴＲ３２はカレントミラーを構成する。

定電流源３６は、トランジスタＴＲ３０のドレインと入力ノードＮＤ１との間に接続され、トランジスタＴＲ３０に定電流Ｉ０を流す。したがって、トランジスタＴＲ３０とカレントミラーを構成するトランジスタＴＲ３１，ＴＲ３２には、トランジスタＴＲ３０，ＴＲ３１，ＴＲ３２の各サイズ（ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌ）に応じた電流が流れる。トランジスタＴＲ３１，ＴＲ３２に流れる電流をそれぞれＩ１，Ｉ２とし、トランジスタＴＲ３０，ＴＲ３１，ＴＲ３２のサイズをそれぞれＷ３０／Ｌ３０、Ｗ３１／Ｌ３１、Ｗ３２／Ｌ３２とすれば、
Ｉ０：Ｉ１：Ｉ２＝Ｗ３０／Ｌ３０：Ｗ３１／Ｌ３１：Ｗ３２／Ｌ３２ …(4)
の関係が成立つ。

互いに直列接続されたトランジスタＴＲ３１，ＴＲ３３には、等しい電流Ｉ１が流れる。トランジスタＴＲ３４には、トランジスタＴＲ３２を流れる電流Ｉ２とスロープ電流Ｉｓとを合計した電流が流れる。

ここで、この実施の形態のスロープ補償回路２４の場合、トランジスタＴＲ３３，ＴＲ３４のサイズの比を、トランジスタＴＲ３１，ＴＲ３２のサイズの比に等しくする点に特徴がある。すなわち、トランジスタＴＲ３３，ＴＲ３４のサイズをそれぞれＷ３３／Ｌ３３、Ｗ３４／Ｌ３４とすると、
Ｗ３１／Ｌ３１：Ｗ３２／Ｌ３２＝Ｗ３３／Ｌ３３：Ｗ３４／Ｌ３４ …(5)
の関係が成立つ。言い換えると、電流源回路２５は、トランジスタＴＲ３３，ＴＲ３４のサイズの比に比例した電流Ｉ１，Ｉ２を、トランジスタＴＲ３３，ＴＲ３４にそれぞれ流す。トランジスタＴＲ３３，ＴＲ３４のサイズが互いに等しい場合には、トランジスタＴＲ３１，ＴＲ３２のサイズも互いに等しくなり、この場合、Ｉ１＝Ｉ２の関係が成り立つ。

（スロープ補償回路２４の動作）
次に、スロープ補償回路２４の動作について説明する。トランジスタＴＲ３４のゲート・ソース間電圧は、トランジスタＴＲ３３のゲート・ソース間電圧とコンデンサＣ２の電圧との和に等しい。したがって、トランジスタＴＲ３４に流れる電流は、コンデンサＣ２の充電電圧に応じて変化する。

まず、フリップフロップＦＦがリセット状態（変換部２０に設けられたＮＭＯＳトランジスタＴＲ２１はオフ状態）の場合について説明する。この場合、フリップフロップＦＦの出力ＱがＬレベルとなるので、トランジスタＴＲ３５がオン状態となる。これにより、コンデンサＣ２に蓄積された電荷は放出され、その電圧はほぼ０になる。このとき、トランジスタＴＲ３３，ＴＲ３４はカレントミラー回路を構成しているのと同じであるので、上式（５）の関係から、トランジスタＴＲ３４に流れる電流は、トランジスタＴＲ３２に流れる電流Ｉ２に等しくなり、スロープ電流Ｉｓは０になる。

次に、フリップフロップＦＦがセット状態（変換部２０に設けられたＮＭＯＳトランジスタＴＲ２１はオン状態）の場合について説明する。フリップフロップＦＦの出力ＱがＬレベルからＨレベルに切替わると、スロープ補償回路２４に設けられたトランジスタＴＲ３５がオフ状態に切替わるので、コンデンサＣ２は、定電流Ｉ１によって充電を開始する。これにより、コンデンサＣ２の電圧はフリップフロップＦＦがセット状態に切替わってからの時間に比例して増加する。トランジスタＴＲ３４に流れる電流は、電流Ｉ２から非線型的に（時間の２乗にほぼ比例して）増加するので、スロープ電流Ｉｓも０から非線型的に（時間の２乗にほぼ比例して）増加する。フリップフロップＦＦがリセット状態に戻ると、スロープ電流Ｉｓは０に戻る。

以上の構成のＤＣ−ＤＣコンバータ３によれば、簡単な構成のスロープ補償回路２４によって非線型のスロープ電流Ｉｓを生成し、生成したスロープ電流Ｉｓによって電流制御モード時のインダクタ電流を安定化することができる。

なお、図５で説明したように、図６のＤＣ−ＤＣコンバータ３の場合にも、抵抗素子Ｒ４を設けずに、ＮＭＯＳトランジスタＴＲ２１のオン抵抗を利用してインダクタ電流ＩＬを検出することができる。

＜実施の形態２の変形例＞
図７は、図６のスロープ補償回路２４の変形例の構成を示す回路図である。図７を参照して、スロープ補償回路３４は、図１に示したスロープ補償回路１４の構成にさらにＰＭＯＳトランジスタＴＲ１６，ＴＲ１７で構成されるカレントミラーを付加したものである。ダイオード接続されたトランジスタＴＲ１６は、入力ノードＮＤ１とノードＮＤ８との間に接続される。トランジスタＴＲ１７は、入力ノードＮＤ１と、図６のノードＮＤ５との間に接続され、そのゲートはトランジスタＴＲ１６のゲートに接続される。

図１のスロープ補償回路１４は、スロープ電流Ｉｓが流入する電流シンクであった。図７のスロープ補償回路３４は、ＰＭＯＳトランジスタＴＲ１６，ＴＲ１７によって構成されるカレントミラーを追加することによって、スロープ電流Ｉｓを流出する電流ソースとして機能するようにしたものである。

なお、電流シンクとして機能する図１のスロープ補償回路１４も、電流ソースとして機能する図６のスロープ補償回路２４にカレントミラーを構成する２個のＮＭＯＳトランジスタを付加した回路に置き換えることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，２，３ ＤＣ−ＤＣコンバータ、１０，１０Ａ，２０ 変換部、１１，２１ 制御回路、１２ 電圧シフト回路、１３，１６，１７，３６ 定電流源、１４，２４，３４ スロープ補償回路、１５，２５ 電流源回路、２２ インバータ、Ｃ１，Ｃ２ コンデンサ、ＣＬＫ クロック信号、ＣＭＰ 比較器、ＤＲＶ ドライブ回路、ＥＡＭＰ 誤差アンプ、ＦＦ フリップフロップ、ＧＮＤ 接地電圧、ＩＬ インダクタ電流、Ｉｓ スロープ電流、Ｌ インダクタ、ＮＤ１ 入力ノード、ＮＤ２ 接地ノード、ＮＤ３ 出力ノード、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗素子、ＴＲ１，ＴＲ２，ＴＲ５，ＴＲ１０〜ＴＲ１７，ＴＲ２１，ＴＲ２２，ＴＲ３０〜ＴＲ３５ ＭＯＳトランジスタ、ＴＲ３，ＴＲ４ バイポーラトランジスタ、Ｖｉｎ 入力電圧、Ｖｏｃｐ 過電流保護電圧、Ｖｏｕｔ 出力電圧、ＧＮＤ 接地電圧、Ｖｓｕｍ 合計電圧。

Claims (5)

1. 入力電圧が与えられる入力ノードと、
   接地電圧が与えられる接地ノードと、
   出力電圧を出力するための出力ノードと、
   前記入力ノードまたは前記接地ノードに一端が接続された第１のスイッチング素子と、
   前記第１のスイッチング素子の他端と接続されたインダクタと、
   スロープ電流を生成するスロープ補償回路と、
   前記インダクタを流れる電流に比例した電圧と前記スロープ電流に比例した電圧との合計電圧と、前記出力電圧に比例した電圧と所定の参照電圧との差に基づく誤差電圧との比較によって、前記第１のスイッチング素子をオフ状態に切替える電流モード制御を行なう制御回路とを備え、
   前記スロープ補償回路は、
   容量素子と、
   前記容量素子と並列に接続され、前記第１のスイッチング素子がオン状態のときにオフ状態となる第２のスイッチング素子と、
   第１の主電極が前記入力ノードまたは前記接地ノードに接続された第１のトランジスタと、
   第１の主電極が前記容量素子を介して前記第１のトランジスタの第１の主電極と接続され、制御電極が前記第１のトランジスタの制御電極と接続される、ダイオード接続された第２のトランジスタと、
   前記第１および第２のトランジスタの各第２の主電極と接続され、前記第１および第２のトランジスタのサイズの比に比例した電流を前記第１および第２のトランジスタにそれぞれ流す電流源回路とを含み、
   前記スロープ電流は、前記第１のトランジスタの第２の主電極と前記電流源回路との接続経路から分岐した経路を通って、前記第１のトランジスタに流入または前記第１のトランジスタから流出する、ＤＣ−ＤＣコンバータ。
2. 前記電流源回路は、
   前記入力ノードと前記接地ノードとの間に前記第１のトランジスタと直列に接続された第３のトランジスタと、
   前記入力ノードと前記接地ノードとの間に前記第２のトランジスタと直列に接続された第４のトランジスタと、
   前記第３および第４のトランジスタとカレントミラーを構成する、ダイオード接続された第５のトランジスタと、
   前記第５のトランジスタに所定の電流を流す定電流源とを含み、
   前記第１および第２のトランジスタのサイズの比は、前記第３および第４のトランジスタのサイズの比に等しい、請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記第１のスイッチング素子と前記入力ノードまたは前記接地ノードとの間に挿入された第１の抵抗素子をさらに備え、
   前記制御回路は、
   前記第１の抵抗素子と前記第１のスイッチング素子との接続ノードに一端が接続され、他端が前記スロープ補償回路と接続されることによって、前記スロープ電流が流れる第２の抵抗素子と、
   前記合計電圧として前記第２の抵抗素子の前記他端の電圧を受けて、前記誤差電圧と比較する比較器とを含み、
   前記第１のスイッチング素子は、前記比較器の出力に応じてオフ状態に切替わる、請求項１または２に記載のＤＣ−ＤＣコンバータ。
4. 前記制御回路は、
   前記第１のスイッチング素子がオン状態のときにオン状態となる第３のスイッチング素子と、
   前記インダクタと前記第１のスイッチング素子との接続ノードに前記第３のスイッチング素子を介して一端が接続され、他端が前記スロープ補償回路と接続されることによって、前記第１のスイッチング素子がオン状態のときに前記スロープ電流が流れる抵抗素子と、
   前記合計電圧として前記抵抗素子の前記他端の電圧を受けて、前記誤差電圧と比較する比較器とを含み、
   前記第１のスイッチング素子は、前記比較器の出力に応じてオフ状態に切替わる、請求項１または２に記載のＤＣ−ＤＣコンバータ。
5. 前記制御回路は、さらに、前記インダクタを流れる電流に比例した電圧が所定の上限電圧を超えたときに前記第１のスイッチング素子をオフ状態にする過電流制御を行なう、請求項１〜４のいずれか１項に記載のＤＣ−ＤＣコンバータ。

Images